JPH11285271A

JPH11285271A - 電源装置

Info

Publication number: JPH11285271A
Application number: JP10079920A
Authority: JP
Inventors: Hiroshi Niihori; 博市新堀; Tsutomu Shiomi; 務塩見; Takeshi Kamoi; 武志鴨井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1998-03-26
Filing date: 1998-03-26
Publication date: 1999-10-15
Anticipated expiration: 2018-03-26
Also published as: JP3480303B2

Abstract

(57)【要約】【課題】商用交流電源を入力として入力電流の高調波を
抑制しながら低周波矩形波を出力する電源装置におい
て、負荷にＨＩＤランプを使用する場合における無負荷
２次電圧の制御手段を提供する。【解決手段】チョッパ回路により交流電源ＡＣからの入
力歪みを改善するとともに、負荷回路には交流電源ＡＣ
に同期した低周波出力を供給するインバータ回路を備
え、複数の電力変換を行うスイッチング回路がスイッチ
ング素子Ｑ１，Ｑ２を共用する電源装置において、定常
時の負荷状態よりもインピーダンスの高い無負荷状態の
ときに、スイッチング素子の駆動期間の長さあるいは駆
動期間の比率を出力電圧Ｖｏ２が所定値となるように変
化させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は商用交流電源を入力
として入力電流の高調波を抑制しながら低周波矩形波を
出力する電源装置に関するものである。

【０００２】

【従来の技術】図１０は従来の電源装置の回路図であ
る。この電源装置では、スイッチング素子Ｑ１，Ｑ２の
直列回路と、スイッチング素子Ｑ３，Ｑ４の直列回路
と、ダイオ―ドＤ５，Ｄ６の直列回路とが、電解コンデ
ンサＣ１の両端間に並列に接続されている。スイッチン
グ素子Ｑ１，Ｑ２の接続点とスイッチング素子Ｑ３，Ｑ
４の接続点との間にはインダクタＬ２と負荷回路Ｚの直
列回路が接続されており、ダイオードＤ５，Ｄ６の接続
点とスイッチング素子Ｑ１，Ｑ２の接続点との間には交
流電源ＡＣとインダクタＬ１の直列回路が接続されてい
る。なお、各スイッチング素子Ｑ１〜Ｑ４は逆並列のダ
イオ一ドＤ１〜Ｄ４をそれぞれ備えている。

【０００３】まず、この回路の動作の―例を、以下に示
す。入力の交流電源ＡＣのダイオードＤ５，Ｄ６の接続
点側が正極性の場合、図１１（ａ）に示すように、スイ
ッチング素子Ｑ２及びＱ３がＯＮ、スイッチング素子Ｑ
１及びＱ４がＯＦＦの期間（図１２（ａ）参照）と、ス
イッチング素子Ｑ１及びＱ３がＯＮ、スイッチング素子
Ｑ２及びＱ４がＯＦＦの期間（図１２（ｂ）参照）と、
すべてのスイッチング素子がＯＦＦの期間（図１２
（ｃ）参照）が順にあり、それらを周期的に繰り返すよ
うに動作する。

【０００４】また、入力の交流電源ＡＣのダイオ―ドＤ
５，Ｄ６の接続点側が負極性の場合、図１１（ｂ）に示
すように、スイッチング素子Ｑ１及びＱ４がＯＮ、スイ
ッチング素子Ｑ２及びＱ３がＯＦＦの期間（図１３
（ａ）参照）と、スイッチング素子Ｑ２及びＱ４がＯ
Ｎ、スイッチング素子Ｑ１及びＱ３がＯＦＦの期間（図
１３（ｂ）参照）と、すべてのスイッチング素子がＯＦ
Ｆの期間（図１３（ｃ）参照）が順にあり、それらを周
期的に繰り返すように動作する。以上のごとく回路が動
作することにより、負荷Ｚには入力の商用周波電源ＡＣ
と同期した矩形波状の電圧が印加されるものである。

【０００５】そして、兼用されたスイッチング素子Ｑ
１，Ｑ２には２つのル―プの電流が同時に逆向きに流れ
ることで、スイッチング素子に実質的に流れる電流を少
なくして、スイッチング素子の損失を低減し、発熱等を
抑えて、小形且つ低コストの電源装置を提供するもので
ある。

【０００６】

【発明が解決しようとする課題】上述の電源装置によ
り、高輝度放電灯（以下、「ＨＩＤランプ」と呼ぶ）を
点灯するための低周波矩形波点灯方式の放電灯点灯装置
を構成する場合について検討する。一般に、ＨＩＤラン
プは放電を開始するまでの間は極めてインピーダンスの
高い状態（以下、「無負荷状態」と呼ぶ）である。放電
を開始するには、その無負荷状態において、ランプ印加
電圧に高圧パルス電圧を重畳して放電を開始させる。放
電開始直後は管内の温度が低いため、管内の圧力が低
く、低いインピーダンスの状態（すなわち低ランプ電圧
状態）となり、その放電状態を持続することで、管内の
温度の上昇と共に管内の圧力も高くなり、電気的なイン
ピーダンスも上昇し、安定な点灯状態に移行する。この
ように、ＨＩＤランプを安定に始動し、点灯させるため
には、高圧パルスを印加する際に２００Ｖ乃至４００Ｖ
程度の電圧を印加した状態を作る必要がある。また、Ｈ
ＩＤランプは放電の安定化のためにコンデンサを等価的
に並列接続し、電流の高周波成分をバイパスさせて放電
灯に高周波電流が流れないようにする必要がある。これ
は音響的共鳴現象を発生させないためである。

【０００７】以上のようなＨＩＤランプを負荷として使
用する場合の始動時の動作等について従来例では考慮さ
れていない。また、電源電圧と無負荷状態でランプに印
加する電圧と平滑コンデンサＣ１に蓄積される電圧とを
最適な関係に制御することも必要である。例えば、無負
荷状態で３００Ｖの電圧をランプに印加する場合、電源
電圧がＡＣ２００Ｖであれば、昇圧作用により平滑コン
デンサＣ１の電圧が４００Ｖ以上となり得るが、無負荷
電圧３００Ｖを維持しながら極力平滑コンデンサの電圧
を下げるよう動作させる方が良い等、これらの電圧関係
を最適に調整する手段に関して従来例では考慮されてい
ない。

【０００８】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、商用交流電源を入
力として入力電流の高調波を抑制しながら低周波矩形波
を出力する電源装置において、負荷にＨＩＤランプを使
用する場合における無負荷２次電圧の制御手段を提供す
ることにある。

【０００９】

【課題を解決するための手段】本発明の電源装置の主回
路構成は、図１０の従来例と同等である。ただし、図１
０の負荷Ｚとしてランプ負荷ＬＤとコンデンサＣ２の並
列回路が接続されている。Ｃ１は平滑コンデンサであ
る。無負荷状態での各スイッチング素子Ｑ１〜Ｑ４の動
作は、従来例と基本的に同じである（図１１〜図１
３）。各スイッチング素子Ｑ１〜Ｑ４はＭＯＳＦＥＴよ
りなり、それぞれ逆方向ダイオードを内蔵している。

【００１０】無負荷状態のとき、平滑コンデンサＣ１の
両端電圧をＶｃｅ、負荷の両端電圧をＶｏ２として、商
用交流電源ＡＣの正負何れかの極性において、無負荷２
次電圧Ｖｏ２は一定であると考えることが出来る。各ス
イッチング素子Ｑ１〜Ｑ４の動作により、平滑コンデン
サＣ１から負荷にはインダクタＬ２を介して電流が流れ
るが、無負荷２次電圧Ｖｏ２が一定であるとの仮定のも
とでは１スイッチングサイクル中で負荷に流れる電流の
平均値は０でなければならない（もし、負荷に流れる電
流の平均値が０でなければ無負荷２次電圧Ｖｏ２は増加
あるいは減少する）。

【００１１】これを図９により説明すると、例えば、図
９（ａ）の期間でインダクタＬ２に流れる電流は、（Ｖ
ｃｅ−Ｖｏ２）／Ｌ２の傾斜で上昇し、期間ｔ１でピー
ク値に達する。次に図９（ｂ）の期間には、前記ピーク
値から−Ｖｏ２／Ｌ２の傾きで減少し、期間ｔ２で前記
ピーク値と逆極性で絶対値が同じピーク値になる。図９
（ｃ）の期間では、（Ｖｃｅ−Ｖｏ２）／Ｌ２の傾きで
上昇し、やがて電流は０に達する。従って、インダクタ
Ｌ２に流れる電流は正負対称となり平均値は略０にな
る。

【００１２】図９（ａ），（ｂ）の期間を時比率（デュ
ーティ）で表すとそれぞれｄ１＝ｔ１／Ｔ、ｄ２＝ｔ２
／Ｔである。無負荷時では負荷での電力消費が無く、も
し理想回路を考えれば回路損失は０であるから、平滑コ
ンデンサＣ１の電圧Ｖｃｅは回路動作の如何に関わらず
変化しないので、ｄ２＝０でよい（交流電源ＡＣから電
力供給を受けない）が、現実的には回路中に電流が流れ
るので平滑コンデンサＣ１の電圧Ｖｃｅは減少しようと
するため、ｄ２＞０であり、回路損失を補う電力を交流
電源ＡＣから供給するように働く。

【００１３】上述の図９（ｄ）の無負荷時のインダクタ
Ｌ２の電流から、デューティｄ２の丁度半分のところで
インダクタＬ２の電流が一度０に達することが特徴であ
ると言える。従って、これを式で表現すると、（Ｖｃｅ−Ｖｏ２）×ｄ１＝Ｖｏ２×ｄ２／２となり、これをＶｏ２について解いて、Ｖｏ２＝Ｖｃｅ／（ｄ２／２ｄ１＋１）となる。

【００１４】本発明は上式で表現されるような無負荷２
次電圧Ｖｏ２と平滑コンデンサＣの電圧Ｖｃｅ及びデュ
ーティｄ２、ｄ１の関係に着目しものであり、平滑コン
デンサＣの電圧Ｖｃｅと無負荷２次電圧Ｖｏ２の関係を
任意に調整することを可能とするものである。以下、実
施例で説明する。

【００１５】

【発明の実施の形態】（実施例１）図１及び図２に本発
明の実施例１の回路構成を示す。図１に示す主回路の構
成は図１０の従来例と同等である。この電源装置では、
スイッチング素子Ｑ１，Ｑ２の直列回路と、スイッチン
グ素子Ｑ３，Ｑ４の直列回路と、ダイオ―ドＤ５，Ｄ６
の直列回路とが、電解コンデンサＣ１の両端間に並列に
接続されている。スイッチング素子Ｑ１，Ｑ２の接続点
とスイッチング素子Ｑ３，Ｑ４の接続点との間には負荷
回路（放電灯負荷ＬＤとコンデンサＣ２の並列回路）と
インダクタＬ２との直列回路が接続されており、ダイオ
ードＤ５，Ｄ６の接続点とスイッチング素子Ｑ１，Ｑ２
の接続点との間には交流電源ＡＣとインダクタＬ１の直
列回路が接続されている。なお、各スイッチング素子Ｑ
１〜Ｑ４はＭＯＳＦＥＴよりなり、それぞれ逆並列のダ
イオ一ドを内蔵している。

【００１６】商用交流電源ＡＣの両端には、電源極性を
検出するための極性検出器１が接続されている。コンデ
ンサＣ２の両端には、負荷電圧Ｖｏ２の絶対値を検出す
る負荷電圧検出器２が接続されている。各スイッチング
素子Ｑ１，Ｑ２，Ｑ３，Ｑ４には、駆動回路ｄｒｖ１，
ｄｒｖ２，ｄｒｖ３，ｄｒｖ４から駆動信号が入力され
ている。各駆動回路ｄｒｖ１，ｄｒｖ２，ｄｒｖ３，ｄ
ｒｖ４には、図２に示す制御回路から供給されるｄ１、
ｄ２、ｄ１２のタイミング信号が信号分配器３により交
流電源ＡＣの極性に応じて分配されて供給される。

【００１７】図２は本実施例の制御回路の構成を示して
いる。この制御回路は、ＰＷＭ制御器４と誤差増幅器Ｅ
Ａ、単安定マルチバイブレータＭＭ及び論理和回路ＯＲ
を有している。まず、ＰＷＭ制御器４について説明する
と、トランジスタＱ５がＯＦＦのとき、コンデンサＣ３
が定電流源Ｉｏにより充電され、コンデンサＣ３の電圧
Ｖｒｍｐは図３に示すように直線的に増加する。コンデ
ンサＣ３の電圧Ｖｒｍｐが所定電圧Ｖｅｒｒに達する
と、ヒステリシス特性を有するシュミットトリガ素子Ｓ
Ｔによって、トランジスタＱ５をＯＮさせる。これによ
り、コンデンサＣ３は急速に放電される。以上の動作に
より、コンデンサＣ３の電圧Ｖｒｍｐは鋸歯状波とな
る。コンデンサＣ３の電圧Ｖｒｍｐと所定電圧Ｖｅｒｒ
を電圧比較器ＣＰで比較し、パルス幅可変のパルス列信
号ｄ１を生成する。この信号ｄ１は、図１１（ａ）のＱ
２の駆動信号、図１１（ｂ）のＱ１の駆動信号となる。

【００１８】ＥＡは誤差増幅器であり、負荷電圧検出器
２から出力される負荷電圧Ｖｏ２の検出値Ｖｌａｄと目
標値Ｖｒｅｆとを比較し、その差に応じた所定電圧Ｖｅ
ｒｒを発生する。ＭＭは単安定マルチバイブレータであ
り、上述のパルス列信号ｄ１の立ち下がりに応じて一定
期間Ｈｉｇｈレベルの信号ｄ２を発生する。この信号ｄ
２は、図１１（ａ）のＱ１の駆動信号、図１１（ｂ）の
Ｑ２の駆動信号となる。ＯＲは論理和回路であり、信号
ｄ１とｄ２を足し合わせて、信号ｄ１２を発生させる。
この信号ｄ１２は図１１（ａ）のＱ３の駆動信号、図１
１（ｂ）のＱ４の駆動信号となる。

【００１９】このように、実施例１では負荷電圧Ｖｏ２
が所定値に対してずれるとその誤差に応じて信号ｄ１の
デューティのみを変化させるように構成されている。前
述の数式によれば、信号ｄ１のデューティが増加すると
負荷電圧Ｖｏ２を増加する方向に働くので、負荷電圧Ｖ
ｏ２を自動的に所望の値に調整することが出来る。

【００２０】（実施例２）図４は本発明の実施例２の動
作説明図であり、上述の実施例１における負荷電圧Ｖｏ
２とコンデンサＣ１の電圧Ｖｃｅの比率Ｖｏ２／Ｖｃ
ｅ、すなわち、コンデンサＣ１の電圧Ｖｃｅに対する負
荷電圧Ｖｏ２の降圧比とデューティｄ１及びｄ２の関係
を示している。この図４から明らかなように、デューテ
ィｄ１が０〜０．２の範囲Ａでは降圧比Ｖｏ２／Ｖｃｅ
の変化を大きく取れる。したがって、実施例１の動作点
をデューティｄ１が０乃至０．２付近で動作するように
設定すれば、負荷電圧Ｖｏ２の制御幅を大きくすること
が出来る。

【００２１】（実施例３）図５及び図６に本発明の実施
例３の回路構成を示す。図５に示す主回路の構成は図１
の実施例１と同等である。本実施例では、負荷電圧Ｖｏ
２の絶対値を検出する負荷電圧検出器２に代えて、コン
デンサＣ１の両端電圧を検出する平滑電圧検出器５が接
続されている。平滑電圧検出器５による検出電圧Ｖｃｅ
ｄは、誤差増幅器ＥＡ２により目標値Ｖｒｅｆ２との差
に応じた電圧Ｖｅｒｒ２に変換されて、図６に示す制御
回路に与えられる。

【００２２】図６は本実施例の制御回路の構成を示して
いる。この制御回路は、ＰＷＭ制御器４とｄ２信号発生
器６及び論理和回路ＯＲを有している。まず、ｄ２信号
発生器６の動作について説明する。ＰＷＭ制御器４から
出力される信号ｄ１の立ち下がりによって、フリップフ
ロップＦＦの出力ＱがＨｉｇｈレベル、出力Ｑ’がＬｏ
ｗレベルになると、トランジスタＱ６がＯＦＦするの
で、コンデンサＣ４は定電流電源Ｉ１により充電され、
その電圧Ｖｒｍｐ２は直線的に増加する。コンデンサＣ
４の電圧Ｖｒｍｐ２が所定値に達すると、シュミットト
リガ素子ＳＴ２によって検出され、フリップフロップＦ
Ｆのリセット入力端子Ｒを一瞬Ｈｉｇｈレベルにするの
で、フリップフロップＦＦはリセットされ、出力ＱがＬ
ｏｗレベル、出力Ｑ’がＨｉｇｈレベルになり、トラン
ジスタＱ６がＯＮするので、コンデンサＣ４は急速に放
電する。この結果、信号ｄ１に従属して発振する三角波
電圧Ｖｒｍｐ２が作製される。この三角波電圧Ｖｒｍｐ
２と誤差電圧Ｖｅｒｒ２を電圧比較器ＣＰ２で比較し、
その比較出力をフリップフロップＦＦの出力Ｑと共に論
理積回路ＡＮＤに入力して、論理積として信号ｄ２を発
生する。主回路の平滑コンデンサＣ１の電圧Ｖｃｅが目
標値Ｖｒｅｆ２からずれると、誤差電圧Ｖｅｒｒ２が大
きくなり、信号ｄ２のデューティが大きく変化する。

【００２３】実施例１では誤差増幅器ＥＡと負荷電圧検
出器２を用いていたが、本実施例では誤差増幅器ＥＡ２
の出力Ｖｅｒｒ２を抵抗Ｒ３，Ｒ４で分圧し、誤差電圧
ＶｅｒｒとしてＰＷＭ制御器４でＰＷＭ変調を行い、信
号ｄ１のデューティを決定するようにしている。

【００２４】本実施例は上述の数式に鑑みて信号ｄ１，
ｄ２のデューティの比率が一定であれば、コンデンサＣ
１の電圧Ｖｃｅと負荷電圧Ｖｏ２の降圧比が一定である
ことに着目したものであり、コンデンサＣ１の電圧Ｖｃ
ｅを所定値になるように信号ｄ２のデューティを制御す
ることと従属的に信号ｄ１のデューティを、信号ｄ１と
ｄ２のデューティ比が所定値になるように制御すること
によって、負荷電圧Ｖｏ２をも一定に保つことを可能と
したものである。

【００２５】すなわち、本実施例では、信号ｄ１及びｄ
２の期間を決定するために、直線的に上昇する電圧Ｖｒ
ｍｐ，電圧Ｖｒｍｐ２と直流電圧である誤差電圧Ｖｅｒ
ｒ，Ｖｅｒｒ２を比較するので、信号ｄ１のデューティ
は誤差電圧Ｖｅｒｒに、信号ｄ２のデューティは誤差電
圧Ｖｅｒｒ２に比例する。また、誤差電圧Ｖｅｒｒは誤
差電圧Ｖｅｒｒ２を抵抗分圧するだけで決まるようにし
たので、誤差電圧Ｖｅｒｒは誤差電圧Ｖｅｒｒ２に比例
する。したがって、結果的に信号ｄ１，ｄ２のデューテ
ィは比例する関係になるので、ｄ２／ｄ１のデューティ
比は常に一定に動作するものである。

【００２６】例えば、交流電源ＡＣの電圧変動が起こる
と、コンデンサＣ１の電圧Ｖｃｅを所定値に保つように
信号ｄ２のデューティが変化するが、同時に信号ｄ１の
デューティが適切に変化して、ｄ２／ｄ１のデューティ
比を所定値に維持するように働く結果、負荷電圧Ｖｏ２
も電源変動に関わらず一定に保つことが出来る。

【００２７】（実施例４）図８は本発明の実施例４の動
作説明図であり、上述の実施例３における負荷電圧Ｖｏ
２とコンデンサＣ１の電圧Ｖｃｅの比率Ｖｏ２／Ｖｃ
ｅ、すなわち、コンデンサＣ１の電圧Ｖｃｅに対する負
荷電圧Ｖｏ２の降圧比とｄ２／ｄ１のデューティ比の関
係を示している。この図８から明らかなように、ｄ２／
ｄ１のデューティ比が０〜４の範囲Ｂでは降圧比Ｖｏ２
／Ｖｃｅの変化を大きく取れる。そこで、本実施例４で
は、実施例３の回路方式において、ｄ２／ｄ１のデュー
ティ比を０乃至４程度に設定するものである。これによ
り、降圧比の選択幅を広げることが可能となる。

【００２８】

【発明の効果】本発明によれば、以上のように、チョッ
パ回路により交流電源からの入力歪みを改善するととも
に負荷回路には交流電源と同期した低周波出力を供給す
るインバータ回路を備え、複数の電力変換を行うスイッ
チング回路がスイッチング素子を共用する構成の電源装
置において、スイッチング素子の駆動期間を無負荷時に
出力電圧が所定値となるように変化させるものであるか
ら、定常負荷時はスイッチング素子に逆向きに２つの電
流ループの電流が流れて、損失を小さくしつつ、負荷が
電力を殆ど消費しない略無負荷時には必要な電圧を負荷
に印加することが出来る。従って、負荷にＨＩＤランプ
を使用した場合に、定常点灯時にも無負荷時にも良好な
動作を実現できる。

【図面の簡単な説明】

【図１】本発明の実施例１の主回路の構成を示す回路図
である。

【図２】本発明の実施例１の制御回路の構成を示す回路
図である。

【図３】本発明の実施例１の動作説明のための波形図で
ある。

【図４】本発明の実施例２の動作説明図である。

【図５】本発明の実施例３の主回路の構成を示す回路図
である。

【図６】本発明の実施例３の制御回路の構成を示す回路
図である。

【図７】本発明の実施例３の動作説明のための波形図で
ある。

【図８】本発明の実施例４の動作説明図である。

【図９】本発明の電源装置の出力電流の高周波的な変化
を示す波形図である。

【図１０】従来例の回路図である。

【図１１】従来例のスイッチング素子の駆動信号の波形
図である。

【図１２】従来例の電源正極性時のスイッチング動作を
示す回路図である。

【図１３】従来例の電源負極性時のスイッチング動作を
示す回路図である。

【符号の説明】

Ｑ１〜Ｑ４スイッチング素子Ｄ５，Ｄ６ダイオードＣ１コンデンサＬ１第１のインダクタＬ２第２のインダクタＡＣ交流電源ＤＬ放電灯負荷

Claims

【特許請求の範囲】

【請求項１】逆方向通電要素をそれぞれ並列に備え
る第１及び第２のスイッチング素子を順方向が一致する
ように直列に接続した回路と、逆方向通電要素をそれぞ
れ並列に備える第３及び第４のスイッチング素子を順方
向が一致するように直列に接続した回路と、逆方向通電
要素をそれぞれ並列に備える第５及び第６のスイッチン
グ素子を順方向が一致するように直列に接続した回路と
を同じ極性でコンデンサと並列に接続し、前記第１及び
第２のスイッチング素子の接続点と第５及び第６のスイ
ッチング素子の接続点との間に、交流電源と第１のイン
ダクタの直列回路を接続し、前記第１及び第２のスイッ
チング素子の接続点と第３及び第４のスイッチング素子
の接続点との間に、負荷回路と第２のイングクタの直列
回路を接続した回路構成を備え、前記第１のスイッチング素子と第２のスイッチング素子
は昇圧チョッパ回路と降圧チョッパ回路で兼用されてお
り、定常負荷時においては、昇圧動作時の電流と降圧動
作時の電流が兼用されている第１及び第２のスイッチン
グ素子に互いに打ち消す方向に流れる期間を少なくとも
生ずるように動作させる制御回路を備え、負荷には入力
交流電圧と同期した交流電圧を印加する電源装置であっ
て、制御回路の作用により、入力交流電源の第５及び第６のスイッチング素子の接続
点側の極性が正のときは、第２及び第３のスイッチング
素子をＯＮし、第１及び第４のスイッチング素子をＯＦ
Ｆさせる第１の動作期間の後、第１及び第３のスイッチ
ング素子をＯＮし、第２及び第４のスイッチング素子を
ＯＦＦさせる第２の動作期間を設け、その後、すべての
スイッチング素子をＯＦＦさせる第３の動作期間を少な
くとも含むスイッチング周期の動作を行い、入力交流電源の第５及び第６のスイッチング素子の接続
点側の極性が負のときは、第１及び第４のスイッチング
素子をＯＮし、第２及び第３のスイッチング素子をＯＦ
Ｆさせる第４の動作期間の後、第２及び第４のスイッチ
ング素子をＯＮし、第１及び第３のスイッチング素子を
ＯＦＦさせる第５の動作期間を設け、その後、すべての
スイッチング素子をＯＦＦさせる第６の動作期間を少な
くとも含むスイッチング周期の動作を行う電源装置にお
いて、少なくとも入力交流電源の第５及び第６のスイッチング
素子の接続点側の極性が正のときにおける第２及び第３
のスイッチング素子をＯＮし、第１及び第４のスイッチ
ング素子をＯＦＦさせる第１の動作期間、及び、入力交
流電源の第５及び第６のスイッチング素子の接続点側の
極性が負のときにおける第１及び第４のスイッチング素
子をＯＮし、第２及び第３のスイッチング素子をＯＦＦ
させる第４の動作期間を無負荷時に出力電圧が所定値と
なるように変化させることを特徴とする電源装置。
【請求項２】第１及び第４の動作期間が、第１及び
第４の動作期間の変化に対して、無負荷時の出力電圧と
コンデンサの両端電圧の比率としての降圧比が大きく変
化する領域に設定されていることを特徴とする請求項１
記載の電源装置。
【請求項３】入力交流電源の第５及び第６のスイッ
チング素子の接続点側の極性が正のときにおける第１の
動作期間と第２の動作期間の比率、及び、入力交流電源
の第５及び第６のスイッチング素子の接続点側の極性が
負のときにおける第４の動作期間と第５の動作期間の比
率を、無負荷時には一定になるように制御することを特
徴とする請求項１記載の電源装置。
【請求項４】入力交流電源の第５及び第６のスイッ
チング素子の接続点側の極性が正のときにおける第１の
動作期間と第２の動作期間の比率、及び、入力交流電源
の第５及び第６のスイッチング素子の接続点側の極性が
負のときにおける第４の動作期間と第５の動作期間の比
率は、該比率の変化に対して、無負荷時の出力電圧とコ
ンデンサの両端電圧の比率としての降圧比が大きく変化
する領域に設定されていることを特徴とする請求項３記
載の電源装置。
【請求項５】入力交流電源の第５及び第６のスイッ
チング素子の接続点側の極性が正のときにおける第１の
動作期間、及び、入力交流電源の第５及び第６のスイッ
チング素子の接続点側の極性が負のときにおける第４の
動作期間は、無負荷時の出力電圧と一定電圧との差電圧
又はコンデンサの両端電圧と一定電圧との差電圧に応じ
て制御されることを特徴とする請求項４記載の電源装
置。