JPH11282813A - トランザクションパラレル制御方法 - Google Patents

トランザクションパラレル制御方法

Info

Publication number
JPH11282813A
JPH11282813A JP10086073A JP8607398A JPH11282813A JP H11282813 A JPH11282813 A JP H11282813A JP 10086073 A JP10086073 A JP 10086073A JP 8607398 A JP8607398 A JP 8607398A JP H11282813 A JPH11282813 A JP H11282813A
Authority
JP
Japan
Prior art keywords
transaction
cpu
terminal
transactions
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10086073A
Other languages
English (en)
Other versions
JP3531469B2 (ja
Inventor
Hidemi Yamura
英美 八村
Shinobu Nanjo
忍 南城
Masahiro Tsunekawa
正浩 恒川
Masahiko Tsuda
政彦 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP08607398A priority Critical patent/JP3531469B2/ja
Publication of JPH11282813A publication Critical patent/JPH11282813A/ja
Application granted granted Critical
Publication of JP3531469B2 publication Critical patent/JP3531469B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】複数CPU環境におけるオンライン処理システ
ムでのトランザクションを負荷分散する場合に、CPU
間でトランザクションの順序制御及び情報の引き継ぎを
行うことによるオーバーヘッドを排除し、共用メモリの
ない従来のCPU処理装置を使用して、トランザクショ
ンパラレルを実現する。 【解決手段】複数CPUを有するCPU処理装置と該C
PU処理装置に接続された端末からのトランザクション
を処理するオンライン処理システムにおいて、中継プロ
セッサで前記端末からのトランザクションを解析し、ト
ランザクションの処理シーケンスを管理することによ
り、トランザクションを含む業務処理単位に前記CPU
への振り分けを行い、トランザクションパラレルを実現
するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、負荷分散を実現す
るためのトランザクションパラレル技術に関するもので
ある。
【0002】
【従来の技術】単一CPUを有するCPU処理装置から
なる従来のオンライン処理システムを移行して、複数C
PUにトランザクションを負荷分散する場合、端末から
の業務処理が複数トランザクションに分割されている
と、各トランザクションを別CPUで処理することにな
り、CPU間でトランザクションの順序制御や処理情報
の引き継ぎを行うため、共用メモリが必要であった。
【0003】また、端末からのトランザクションを複数
CPUに対して負荷分散をするためには、特開平5−2
74261のように振り分け先のパラメタ情報の設定
や、特開平7−221754のように負荷分散のための
制御情報データの付加など、トランザクションとは別に
追加情報が必要であり、従来のオンライン処理、端末処
理をそのまま使用することはできなかった。
【0004】
【発明が解決しようとする課題】従来のオンライン処理
システムにおいて複数CPUへのトランザクションの負
荷分散を実現するには、CPU間でトランザクションの
順序を制御する必要があり、そのためのオーバーヘッド
が発生したり、共用メモリを持ったCPU処理装置が必
要であった。
【0005】また、従来の単一CPUを有するCPU処
理装置のオンライン処理システムで使用していたトラン
ザクションを移行して、端末からのトランザクションを
複数CPUに負荷分散する場合には、振り分け先のパラ
メタ情報を追加したり、負荷分散のための制御データを
追加するなどの作業が発生していた。
【0006】さらに、トランザクションパラレル処理が
複数のCPU処理装置、複数のオンライン処理を前提と
した技術であることから、複数のオンラインで独立に発
生する端末への分岐トランザクションが競合することの
影響は、従来技術では配慮されていなかった。
【0007】本発明の目的は、複数CPU間でのトラン
ザクションの順序制御によるオーバーヘッドをなくし、
オンライン処理システム全体としてのトランザクション
処理の高速化をはかるとともに、障害発生時に仕掛かり
中の業務処理のみに障害を局所化し、さらに従来の単一
CPUを有するCPU処理装置からなるオンライン処理
システムにおいて使用していた端末処理、オンライン処
理に影響を与えないで、トランザクションパラレルを実
現することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、中継プロセッサにおいて、端末からの各トランザク
ションを通信プロトコルに応じて解析し、トランザクシ
ョンの処理シーケンスの管理と、同一業務処理内のトラ
ンザクションを同じCPUに振り分けるために振り分け
先CPUの管理を行うものである。
【0009】また、各CPUからオンライン処理の負荷
情報を通信手段により入手することで負荷の少ないCP
Uを特定し、業務処理単位にトランザクションを振り分
けるものである。
【0010】また、CPU処理装置障害、CPU処理装
置との通信障害及びオンライン処理障害等の場合の影響
を端末に対して最小限にするためには、端末の仕掛かり
状態の管理を行うものである。
【0011】また、複数CPUで独立に発生した端末へ
の分岐トランザクションがある場合、端末では複数CP
Uを意識せず、単一CPUを有するCPU処理装置から
なるオンライン処理システムにおける端末処理、オンラ
イン処理をそのまま使用できるようにするために、他の
分岐トランザクションがあれば中継プロセッサにおいて
待ち合わせるなどの競合制御をするものである。
【0012】さらに、TCP/IPプロトコルを使用
し、中継プロセッサを通してCPU処理装置と通信する
場合には、業務処理単位が認識できることによって、業
務処理単位にTCPフレームを作成し、複数CPUに負
荷分散することも考えられる。
【0013】
【発明の実施の形態】以下、本発明の一実施例を図面を
用いて説明する。
【0014】図1は、本発明を適用したオンライン処理
システムのトランザクション振り分けの概要を示す図で
ある。本適用例は、CPU11〜13を有するCPU処
理装置1と中継プロセッサ2を介して通信回線4に接続
された端末からのトランザクションを処理するオンライ
ン処理システムとなっている。端末3から、トランザク
ションT11〜T13からなる業務処理G1とトランザ
クションT14〜T16からなる業務処理G2を送信さ
れると、中継プロセッサには、トランザクションT11
→T12→T14→T15→T13→T16のような順
番に入ってくる場合がある。本発明では、中継プロセッ
サ2においてトランザクションを解析して送信元端末と
業務処理を認識することにより、トランザクション単位
ではなく業務処理G1、G2の単位に処理の振り分け先
CPUを決定し、業務処理G1のトランザクションT1
1〜T13はCPU11へ、業務処理G2のトランザク
ションT14〜T16はCPU13へというように、業
務処理単位で負荷分散をする。
【0015】図2は、従来のオンライン処理システムに
おいて使用している通信プロトコルに準拠したトランザ
クションフォーマットの一例である。本発明では、中継
プロセッサにおいて、端末から送信されたトランザクシ
ョンフォーマット5を解析し、端末識別情報(D2)よ
り送信元端末、業務種別(D3)より業務処理を特定
し、トランザクション種別(D1)により問合せ、応
答、分岐などのトランザクションの種別と先頭/中間/
最終を判断し、トランザクション通番(D4)によりト
ランザクションの順序を認識する。
【0016】図3は、本発明による中継プロセッサにお
けるトランザクション振り分けの流れ図である。中継プ
ロセッサは、端末から受信した図2に示すようなトラン
ザクションフォーマットのトランザクションを解析し
て、流れ図に従ってCPUにトランザクションの振り分
けを行う。
【0017】図4は、端末からの問合せ応答トランザク
ションを送信する場合の代表的な通信シーケンスの一例
である。端末3から問合せトランザクションが単独ある
いは分割されて先頭T21、中間T22、最終T23の
順に送信される。問合せトランザクションを受信したC
PU処理装置1は、応答を単独あるいは分割して先頭T
24、中間T25、最終T26の順に送信する。応答を
受信した端末3は、問合せ応答処理が完了したことを完
了確認トランザクションT27としてCPU処理装置1
に送信する。
【0018】図5は、図4に示す問合せ応答トランザク
ションを送信する場合の従来のトランザクション振り分
けと本発明によるトランザクション振り分けの例であ
る。従来のオンライン処理システムでは、(a)のよう
に、従来は単一CPUを有するCPU処理装置6からな
る構成であったため、中継プロセッサ2は、端末からの
トランザクションT21〜T23をそのままCPU処理
装置6に渡していた。
【0019】(b)のように、(a)のオンライン処理
システムを複数CPUを有するCPU処理装置1に適用
した場合、端末からのトランザクションT21〜T23
を中継プロセッサでトランザクション単位に負荷分散す
ると、CPU11にトランザクションT21、CPU1
2にトランザクションT22、CPU13にトランザク
ションT23のように振り分けてしまうことがあり、共
用メモリ7を使用してトランザクションの順序制御を行
わなければならなかった。
【0020】(c)のように、本発明では、業務処理を
意識したトランザクション振り分けを行うため、トラン
ザクションの順序制御を行う必要はない。
【0021】図6は、図4で示した端末からの問合せ応
答トランザクション処理を業務処理単位に負荷分散する
場合の中継プロセッサでのテーブル構造の一例である。
中継プロセッサ2には、端末からの業務処理毎に作成す
るCPU処理装置側管理テーブル8と振り分け管理テー
ブル9がある。
【0022】端末からの問合せ応答トランザクション処
理を、図3の流れ図及び図4のシーケンス図を用いて説
明する。問合せ先頭トランザクションT21を中継プロ
セッサが受信する(101)と、問合せ応答シーケンス
の最初のトランザクションである(102)ため、振り
分け管理テーブル9の振り分け先を参照し、振り分け先
が決定されていないため、CPU処理装置側管理テーブ
ル8の負荷情報を全て参照し、負荷の最も軽いCPUで
あるCPU13を選択して(104)仕掛かり状態に問
合せ中を書き込み、さらに振り分け管理テーブル9の振
り分け先にCPU13、仕掛かり状態に問合せ中を書き
込み(106)、選択したCPU13に対して送信する
(107)。送信したトランザクションは最終シーケン
スではないため(108)次の受信処理を待つ。次に、
問合せ応答トランザクションシーケンスに従い、問合せ
中間トランザクションT22を受信する(101)と、
問合せ応答シーケンスの最初のトランザクションではな
い(102)ため、振り分け管理テーブル9の振り分け
先を参照し(103)、書き込まれているCPU名称の
CPU13を選択し(105)、選択したCPU13に
対して送信する(107)。送信したトランザクション
は最終シーケンスではないので(108)次の受信処理
を待つ。問合せ最終トランザクションT23を受信した
場合も、問合せ中間トランザクションの受信処理と同様
の処理を行う。問合せ応答先頭トランザクションT2
4、中間トランザクションT25、最終トランザクショ
ンT26をCPU処理装置1のCPU13から受信した
場合には、CPU処理装置側管理テーブル8のCPU1
3の仕掛かり状態を参照し、問合せ処理中であるため、
端末にそれぞれの応答トランザクションを送信する。完
了確認トランザクションT27を端末側から受信した場
合には、図3の流れ図に従ってCPU処理装置側に送信
し、問合せ応答シーケンスの最後のトランザクションで
ある(108)ため、振り分け管理テーブル9の振り分
け先とCPU処理装置側管理テーブル8のCPU13の
仕掛かり状態を初期状態にクリアする(109)。この
ようにして、業務処理ごとにトランザクションが順に同
一のCPUに送られるため、CPU間で別CPUが処理
しているトランザクションの完了を待つ必要はなく、C
PU間での共用メモリを用いた順序制御は不要である。
【0023】図7は、CPUから分岐トランザクション
を送信する場合の代表的な通信シーケンスの一例であ
る。CPU処理装置1側から、端末3からの送信を抑止
するための閉塞要求トランザクションT31を送信す
る。端末3は閉塞要求を受諾する場合、閉塞応答トラン
ザクションT32を送信する。閉塞応答を受信したCP
U処理装置は、分岐トランザクションを単独あるいは分
割して先頭T33、中間T34、最終T35の順に送信
する。応答を受信した端末3は、分岐応答トランザクシ
ョンを単独あるいは分割して先頭T36、中間T37、
最終T38の順に送信する。
【0024】図8は、図7に示すCPU処理装置からの
分岐トランザクションを送信する場合の従来の処理と本
発明による処理の一例である。(a)のように、従来の
オンライン処理システムでは単一CPUを有するCPU
処理装置6の構成であるため、トランザクションT31
が同時に複数発生することはなく、中継プロセッサ2は
トランザクションT31をそのまま端末に渡していた。
【0025】(b)のように、(a)のオンライン処理
システムを複数CPUを有するCPU処理装置1の構成
とした場合、トランザクションT31が同時に複数発生
することがあるにも関わらず、中継プロセッサ2では競
合制御が行われていないため、端末3においてトランザ
クション31が同時に送信された場合の対応が必要だっ
た。
【0026】(c)のように、本発明では、トランザク
ションT31が同時に複数発生した場合、中継プロセッ
サ2で2つめのトランザクションT31を保留して競合
を制御しているため、端末3では従来の処理をそのまま
使用できる。
【0027】図9は、図8で示したCPU処理装置から
の分岐トランザクション処理の場合の中継プロセッサの
テーブル構造の一例である。中継プロセッサ2には、端
末からの業務処理毎に作成するCPU処理装置側管理テ
ーブル8と振り分け管理テーブル9がある。
【0028】CPU処理装置からの分岐トランザクショ
ン処理を、図7のシーケンス図を用いて説明する。CP
U処理装置1のCPU13から、分岐トランザクション
シーケンスの最初のシーケンスである閉塞要求トランザ
クションT31を受信すると、CPU処理装置側管理テ
ーブル8の全CPUのテーブルの仕掛かり状態を参照
し、他に分岐中状態がないため、CPU処理装置側管理
テーブル8のCPU13のテーブルの仕掛かり状態に分
岐中を書き込み、さらに振り分け管理テーブル9の振り
分け先にCPU名称としてCPU13、仕掛かり状態に
分岐中を書き込み、端末に対して送信する。さらに、C
PU処理装置1のCPU12からも分岐トランザクショ
ンシーケンスの最初のシーケンスである閉塞要求トラン
ザクションT31を受信した時は、他に分岐中状態があ
るため、CPU処理装置側管理テーブル8のCPU12
のテーブルの仕掛かり状態に分岐送信待ちを書き込み、
閉塞要求トランザクションT31を中継プロセッサ内に
保留する。分岐トランザクションシーケンスの最後であ
る分岐応答最終トランザクションT38を端末から受信
したら、振り分け管理テーブル9の振り分け先とCPU
処理装置側管理テーブル8のCPU13のテーブルの仕
掛かり状態を初期状態にクリアしてCPU13に分岐応
答最終トランザクションT38を送信し、CPU処理装
置側管理テーブル8のクリアしたCPU以外のテーブル
の仕掛かり状態を参照し、CPU12で分岐送信待ちが
あるため、CPU処理装置側管理テーブル8のCPU1
2のテーブルの仕掛かり状態に分岐中を書き込み、振り
分け管理テーブル9の振り分け先には分岐送信待ちであ
ったCPU12、仕掛かり状態には分岐中を書き込み、
端末に対して中継プロセッサ内に保留していた閉塞要求
トランザクションT31を送信することにより、複数の
CPUで同時に発生した同一端末に対する複数の分岐ト
ランザクションを競合制御する。このようにして、端末
側は1つのCPUのみからの分岐トランザクションが送
られてくることを保証されるため、従来の単一CPUを
有するCPU処理装置からなるオンライン処理システム
で使用していた端末処理やオンライン処理をそのまま移
行できる。
【0029】
【発明の効果】本発明によれば、中継プロセッサにおい
て業務処理単位に各CPUへのトランザクション振り分
けを行うため、CPU処理装置では、複数CPU間でト
ランザクションの順序制御のオーバーヘッドや情報引き
継ぎのための共用メモリが不要になり、オンライン処理
システム全体としての性能が向上するトランザクション
パラレルを実現できる効果がある。
【0030】また、中継プロセッサにおいてトランザク
ションを解析して処理シーケンスを管理するため、既存
の通信処理に負荷分散のためのパラメタや制御データを
追加することなく、従来の通信処理からの移行が容易に
なる効果がある。
【0031】また、中継プロセッサにおいてトランザク
ションの仕掛かり状態を管理することにより、CPU処
理装置側の障害発生時には仕掛かり中の業務処理のみを
初期化することで、障害の局所化を実現できる実現でき
る効果がある。
【0032】また、複数CPUから端末に向けて送られ
る分岐トランザクションの排他制御を中継プロセッサで
行うことにより、端末側は1つのCPUからのトランザ
クションを受信することが保証され、従来の単一CPU
を有するCPU処理装置からなるオンライン処理システ
ムで使用していた端末処理、オンライン処理との互換性
が保証される効果がある。
【0033】さらに、オンライン処理で発生するユーザ
ジャーナルファイルを業務処理単位に同一ファイルに書
き込めるため、従来のユーザジャーナルによるバッチ処
理に影響を与えないようにする効果がある。
【図面の簡単な説明】
【図1】本発明によるオンライン処理システムでのトラ
ンザクション振り分けの概要を示す図である。
【図2】通信プロトコルに準拠したトランザクションフ
ォーマットの一例である。
【図3】本発明による中継プロセッサにおけるトランザ
クション振り分けの流れ図である。
【図4】端末からの問合せ応答トランザクションを送信
する場合の代表的な通信シーケンス図である。
【図5】端末からの問合せ応答トランザクションを送信
する場合の従来のトランザクション振り分けと本発明に
よるトランザクション振り分けの例である。
【図6】本発明による端末からの問合せ応答トランザク
ション処理を業務処理単位に負荷分散する場合の中継プ
ロセッサでのテーブル構造図である。
【図7】CPU処理装置からの分岐トランザクションを
送信する場合の代表的な通信シーケンス図である。
【図8】CPU処理装置からの分岐トランザクションを
送信する場合の従来の処理と本発明による処理の例であ
る。
【図9】本発明によるCPU処理装置からの分岐トラン
ザクション処理の場合の中継プロセッサでのテーブル構
造図である。
【符号の説明】
1・・・複数CPUを有するCPU処理装置 2・・・中継プロセッサ 3・・・端末 4・・・通信回線 5・・・トランザクションフォーマット 6・・・単一CPUを有するCPU処理装置 7・・・共用メモリ 8・・・CPU処理装置側管理テーブル 9・・・振り分け管理テーブル 11〜13・・・CPU
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 29/10 H04L 13/00 309C (72)発明者 津田 政彦 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウェア開発本部内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】複数CPUを有するCPU処理装置と該C
    PU処理装置に接続された端末からのトランザクション
    を処理するオンライン処理システムにおいて、中継プロ
    セッサで前記端末のトランザクションを解析し、トラン
    ザクションの処理シーケンスを管理することを特徴とす
    るトランザクションパラレル制御方法。
  2. 【請求項2】請求項1のトランザクションパラレル制御
    方法において、前記中継プロセッサが前記複数CPUの
    負荷情報を受け取り、新規のトランザクションを負荷の
    低いCPUに割り当てることを特徴とするトランザクシ
    ョンパラレル制御方法。
  3. 【請求項3】請求項1のトランザクションパラレル制御
    方法において、前記中継プロセッサでトランザクション
    ごとの状態を管理し、障害発生時に仕掛かり中のトラン
    ザクションを特定し、仕掛かり中のトランザクションを
    含む業務処理のみを初期化することを特徴とするトラン
    ザクションパラレル制御方法。
  4. 【請求項4】請求項1のトランザクションパラレル制御
    方法において、複数CPUから端末へ同時に発生した分
    岐トランザクションを前記中継プロセッサで待ち合わせ
    るなどの競合制御をすることにより、前記端末へは同時
    に1つのCPUのみからのトランザクションが送られる
    ことを特徴とするトランザクションパラレル制御方法。
JP08607398A 1998-03-31 1998-03-31 トランザクション制御方法およびその実施中継装置 Expired - Lifetime JP3531469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08607398A JP3531469B2 (ja) 1998-03-31 1998-03-31 トランザクション制御方法およびその実施中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08607398A JP3531469B2 (ja) 1998-03-31 1998-03-31 トランザクション制御方法およびその実施中継装置

Publications (2)

Publication Number Publication Date
JPH11282813A true JPH11282813A (ja) 1999-10-15
JP3531469B2 JP3531469B2 (ja) 2004-05-31

Family

ID=13876537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08607398A Expired - Lifetime JP3531469B2 (ja) 1998-03-31 1998-03-31 トランザクション制御方法およびその実施中継装置

Country Status (1)

Country Link
JP (1) JP3531469B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472205B2 (en) 2002-04-24 2008-12-30 Nec Corporation Communication control apparatus which has descriptor cache controller that builds list of descriptors
JP2009193409A (ja) * 2008-02-15 2009-08-27 Nec Corp 電文処理システム、電文処理方法、そのプログラム及びその記録媒体
WO2010110183A1 (ja) * 2009-03-23 2010-09-30 日本電気株式会社 分散処理システム、インタフェース、記憶装置、分散処理方法、分散処理プログラム
JP2012048388A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 紐付け処理プログラム、方法及び装置
WO2013065151A1 (ja) * 2011-11-02 2013-05-10 株式会社日立製作所 計算機システム、データ転送方法、および、データ転送プログラム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472205B2 (en) 2002-04-24 2008-12-30 Nec Corporation Communication control apparatus which has descriptor cache controller that builds list of descriptors
JP2009193409A (ja) * 2008-02-15 2009-08-27 Nec Corp 電文処理システム、電文処理方法、そのプログラム及びその記録媒体
JP4645657B2 (ja) * 2008-02-15 2011-03-09 日本電気株式会社 電文処理システム、電文処理方法、そのプログラム及びその記録媒体
WO2010110183A1 (ja) * 2009-03-23 2010-09-30 日本電気株式会社 分散処理システム、インタフェース、記憶装置、分散処理方法、分散処理プログラム
JP5354007B2 (ja) * 2009-03-23 2013-11-27 日本電気株式会社 分散処理システム、インタフェース、記憶装置、分散処理方法、分散処理プログラム
JP2012048388A (ja) * 2010-08-25 2012-03-08 Fujitsu Ltd 紐付け処理プログラム、方法及び装置
WO2013065151A1 (ja) * 2011-11-02 2013-05-10 株式会社日立製作所 計算機システム、データ転送方法、および、データ転送プログラム

Also Published As

Publication number Publication date
JP3531469B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
US5796954A (en) Method and system for maximizing the use of threads in a file server for processing network requests
US8201190B2 (en) Sharing a network I/O adapter between logical partitions
JPH07175763A (ja) マルチメディア・データの相互交換のための方法及び装置
JPH08171526A (ja) 入出力インタフェース装置及びその制御方法
AU2330397A (en) A method and apparatus for client managed flow control on a limited memory computer system
EP1018687A3 (en) A port manager controller for connecting various function modules
US7594229B2 (en) Predictive resource allocation in computing systems
JPH11282813A (ja) トランザクションパラレル制御方法
JP2002319920A (ja) 受信信号のベースバンド処理のための方法および基地局
CN109189581B (zh) 一种作业调度方法和装置
US6141677A (en) Method and system for assigning threads to active sessions
JP2526399B2 (ja) 並列計算機における負荷分散方法
JPS622747A (ja) 受信制御方式
JPH02245864A (ja) 多重プロセッサシステム
JPS61848A (ja) 分散制御システムのバス選択方式
JPS59177638A (ja) メツセ−ジ優先送出制御方式
KR20010048804A (ko) 실시간 시스템의 원격지 입출력 제어 장치 및 방법
JPS61195439A (ja) リモ−トフアイルアクセス方式
KR102237991B1 (ko) Pci 익스프레스 전용 통신 모듈을 이용한 통신 방법과 이를 포함하는 네트워크 장치
JPH0236450A (ja) 通信処理装置のバッファ獲得最適化方式
JPH0581163A (ja) 情報処理システム
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
EP0781433B1 (en) Bus assignment system for dsp processors
JPH11353197A (ja) 共有プール資源制御方式
JPH01174042A (ja) 回線制御方式

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9