JPH1127769A - 電子交換機 - Google Patents
電子交換機Info
- Publication number
- JPH1127769A JPH1127769A JP18009097A JP18009097A JPH1127769A JP H1127769 A JPH1127769 A JP H1127769A JP 18009097 A JP18009097 A JP 18009097A JP 18009097 A JP18009097 A JP 18009097A JP H1127769 A JPH1127769 A JP H1127769A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- clock signal
- electronic exchange
- digital line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 電子交換機の時刻データの誤差を小さくし
て、安価に精度を向上させる。 【解決手段】 第１種通信業者などの単一または複数の
デジタル回線１０〜１ｎに接続され、単一または複数の
デジタル回線トランク回路３０〜３ｎと、時計回路５
と、時計回路５を制御する発振回路４とを有し、時計回
路５が発振回路４から出力されるクロック信号を動作基
本クロック信号として使用する電子交換機２であって、
デジタル回線トランク回路３０〜３ｎが、デジタル回線
１０〜１ｎのそれぞれからデジタル回線１０〜１ｎのそ
れぞれに同期したクロック成分ＣＫ０〜ＣＫｎを抽出
し、発振回路４が、デジタル回線トランク回路３０〜３
ｎで抽出されたクロック成分ＣＫ０〜ＣＫｎのうちの１
つに同期した第１のクロック信号ＣＫを出力する。
て、安価に精度を向上させる。 【解決手段】 第１種通信業者などの単一または複数の
デジタル回線１０〜１ｎに接続され、単一または複数の
デジタル回線トランク回路３０〜３ｎと、時計回路５
と、時計回路５を制御する発振回路４とを有し、時計回
路５が発振回路４から出力されるクロック信号を動作基
本クロック信号として使用する電子交換機２であって、
デジタル回線トランク回路３０〜３ｎが、デジタル回線
１０〜１ｎのそれぞれからデジタル回線１０〜１ｎのそ
れぞれに同期したクロック成分ＣＫ０〜ＣＫｎを抽出
し、発振回路４が、デジタル回線トランク回路３０〜３
ｎで抽出されたクロック成分ＣＫ０〜ＣＫｎのうちの１
つに同期した第１のクロック信号ＣＫを出力する。
Description
【０００１】
【発明の属する技術分野】本発明は電子交換機に関し、
特にデジタル回線に接続された電子交換機の時計回路に
関する。
特にデジタル回線に接続された電子交換機の時計回路に
関する。
【０００２】
【従来の技術】図４は、従来例における電子交換機の構
成を示すブロック図である。図４に示した電子交換機１
０２は、トランク回路１０３と、発振回路１０４と、時
計回路１０５と、中央処理装置（以下、ＣＰＵと記述す
る）１０６と、時分割スイッチ１０７と、加入者回路１
１３とを有する構成となっている。
成を示すブロック図である。図４に示した電子交換機１
０２は、トランク回路１０３と、発振回路１０４と、時
計回路１０５と、中央処理装置（以下、ＣＰＵと記述す
る）１０６と、時分割スイッチ１０７と、加入者回路１
１３とを有する構成となっている。
【０００３】図４において、電子交換機１０２は、第１
種通信業者などの公衆回線１０１を接続している。公衆
回線１０１は、電子交換機１０２内部でトランク回路１
０３に接続されている。トランク回路１０３は、音声や
データの交換を行う時分割スイッチ１０７およびＣＰＵ
１０６に接続されている。電子交換機１０２の端末とし
て使用される電話機１１１は、加入者回路１１３に接続
されている。加入者回路１１３は、時分割スイッチ１０
７およびＣＰＵ１０６に接続されている。ＣＰＵ１０６
は、電子交換機１０２全体の制御を行い、時分割スイッ
チ１０７に対しては呼の接続を行い、トランク回路１０
３や加入者回路１１３に対しての制御も行う。発振回路
１０４は、内部に水晶発振器などの発振器を有し、一定
の周波数のクロック信号ＣＬＫを生成して出力し、時計
回路１０５に入力する。時計回路１０５は、発振回路１
０４から出力されたクロック信号ＣＬＫを用いて時計を
動作させ、電子交換機１０２で必要な時刻データを作成
して出力し、ＣＰＵ１０６に入力する。時刻データは、
ＣＰＵ１０６に読み出されて電子交換機１０２内で使用
される。この時刻データは、電子交換機１０２内で様々
なサービスアプリケーションに必要とされる。
種通信業者などの公衆回線１０１を接続している。公衆
回線１０１は、電子交換機１０２内部でトランク回路１
０３に接続されている。トランク回路１０３は、音声や
データの交換を行う時分割スイッチ１０７およびＣＰＵ
１０６に接続されている。電子交換機１０２の端末とし
て使用される電話機１１１は、加入者回路１１３に接続
されている。加入者回路１１３は、時分割スイッチ１０
７およびＣＰＵ１０６に接続されている。ＣＰＵ１０６
は、電子交換機１０２全体の制御を行い、時分割スイッ
チ１０７に対しては呼の接続を行い、トランク回路１０
３や加入者回路１１３に対しての制御も行う。発振回路
１０４は、内部に水晶発振器などの発振器を有し、一定
の周波数のクロック信号ＣＬＫを生成して出力し、時計
回路１０５に入力する。時計回路１０５は、発振回路１
０４から出力されたクロック信号ＣＬＫを用いて時計を
動作させ、電子交換機１０２で必要な時刻データを作成
して出力し、ＣＰＵ１０６に入力する。時刻データは、
ＣＰＵ１０６に読み出されて電子交換機１０２内で使用
される。この時刻データは、電子交換機１０２内で様々
なサービスアプリケーションに必要とされる。
【０００４】
【発明が解決しようとする課題】第１の問題点は、従来
の電子交換機では、電子交換機全体で使用される時刻デ
ータに誤差が生じるということである。その理由は、従
来の電子交換機は、電子交換機内に有する発振回路が持
つ水晶発振器などの発振器を使用して時計回路を動作さ
せているので、発振器の発振精度によって時刻データの
精度が決められてしまい、時刻データの精度を高めるこ
とができないからである。
の電子交換機では、電子交換機全体で使用される時刻デ
ータに誤差が生じるということである。その理由は、従
来の電子交換機は、電子交換機内に有する発振回路が持
つ水晶発振器などの発振器を使用して時計回路を動作さ
せているので、発振器の発振精度によって時刻データの
精度が決められてしまい、時刻データの精度を高めるこ
とができないからである。
【０００５】一般に電子交換機では、電子交換機内での
通話状態の記録や、電話機に対して日付・時計の表示を
行うなど、様々なサービス・アプリケーションで時刻の
データを使用している。しかし、従来の電子交換機では
時刻データの精度を上げることができないので、時刻の
データに高信頼性を要求するサービス、たとえば課金の
記録などでは、従来の電子交換機内の時計回路を使用す
ると課金の記録に誤差を生じる。
通話状態の記録や、電話機に対して日付・時計の表示を
行うなど、様々なサービス・アプリケーションで時刻の
データを使用している。しかし、従来の電子交換機では
時刻データの精度を上げることができないので、時刻の
データに高信頼性を要求するサービス、たとえば課金の
記録などでは、従来の電子交換機内の時計回路を使用す
ると課金の記録に誤差を生じる。
【０００６】第２の問題点は、電子交換機内の発振器を
高精度にすると、価格が高くなるということである。そ
の理由は、高精度の発振器は価格が高いからである。
高精度にすると、価格が高くなるということである。そ
の理由は、高精度の発振器は価格が高いからである。
【０００７】このような点に鑑み本発明は、電子交換機
の時刻データの誤差を小さくして、安価に精度を向上さ
せることを目的とする。
の時刻データの誤差を小さくして、安価に精度を向上さ
せることを目的とする。
【０００８】
【課題を解決するための手段】本発明の電子交換機は、
第１種通信業者などの単一または複数のデジタル回線
（１０〜１ｎ）に接続され、単一または複数のデジタル
回線トランク回路（３０〜３ｎ）と、時計回路（５）
と、該時計回路（５）を制御する発振回路（４）とを有
し、該時計回路（５）が該発振回路（４）から出力され
るクロック信号を動作基本クロック信号として使用する
電子交換機（２）であって、該単一または複数のデジタ
ル回線トランク回路（３０〜３ｎ）が、該単一または複
数のデジタル回線（１０〜１ｎ）のそれぞれから該単一
または複数のデジタル回線（１０〜１ｎ）のそれぞれに
同期したクロック成分（ＣＫ０〜ＣＫｎ）を抽出し、該
発振回路（４）が、該単一または複数のデジタル回線ト
ランク回路（３０〜３ｎ）で抽出された該クロック成分
（ＣＫ０〜ＣＫｎ）のうちの１つに同期した第１のクロ
ック信号（ＣＫ）を出力する。
第１種通信業者などの単一または複数のデジタル回線
（１０〜１ｎ）に接続され、単一または複数のデジタル
回線トランク回路（３０〜３ｎ）と、時計回路（５）
と、該時計回路（５）を制御する発振回路（４）とを有
し、該時計回路（５）が該発振回路（４）から出力され
るクロック信号を動作基本クロック信号として使用する
電子交換機（２）であって、該単一または複数のデジタ
ル回線トランク回路（３０〜３ｎ）が、該単一または複
数のデジタル回線（１０〜１ｎ）のそれぞれから該単一
または複数のデジタル回線（１０〜１ｎ）のそれぞれに
同期したクロック成分（ＣＫ０〜ＣＫｎ）を抽出し、該
発振回路（４）が、該単一または複数のデジタル回線ト
ランク回路（３０〜３ｎ）で抽出された該クロック成分
（ＣＫ０〜ＣＫｎ）のうちの１つに同期した第１のクロ
ック信号（ＣＫ）を出力する。
【０００９】上記本発明の電子交換機は、前記単一また
は複数のデジタル回線トランク回路（３０〜３ｎ）のそ
れぞれが、前記クロック成分（ＣＫ０〜ＣＫｎ）を抽出
するクロック抽出回路（３５０）を有することができ
る。
は複数のデジタル回線トランク回路（３０〜３ｎ）のそ
れぞれが、前記クロック成分（ＣＫ０〜ＣＫｎ）を抽出
するクロック抽出回路（３５０）を有することができ
る。
【００１０】また、上記本発明の電子交換機は、前記発
振回路（４）が、前記単一または複数のデジタル回線ト
ランク回路（３０〜３ｎ）で抽出された前記クロック成
分（ＣＫ０〜ＣＫｎ）のうちの１つを選択する選択手段
（４４）を有することができる。
振回路（４）が、前記単一または複数のデジタル回線ト
ランク回路（３０〜３ｎ）で抽出された前記クロック成
分（ＣＫ０〜ＣＫｎ）のうちの１つを選択する選択手段
（４４）を有することができる。
【００１１】このようにして、時計回路で作成されて電
子交換機内で使用される時刻データの誤差を小さくし
て、安価に精度を向上させることが可能となる。
子交換機内で使用される時刻データの誤差を小さくし
て、安価に精度を向上させることが可能となる。
【００１２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１３】図１は、本発明の一実施の形態における電
子交換機の構成を示すブロック図である。図１に示した
電子交換機２は、デジタル回線トランク回路３０〜３ｎ
（ｎは正の整数）と、同期発振回路４と、時計回路５
と、ＣＰＵ６と、時分割スイッチ７とを有する構成とな
っている。
子交換機の構成を示すブロック図である。図１に示した
電子交換機２は、デジタル回線トランク回路３０〜３ｎ
（ｎは正の整数）と、同期発振回路４と、時計回路５
と、ＣＰＵ６と、時分割スイッチ７とを有する構成とな
っている。
【００１４】図１において、電子交換機２は、第１種通
信業者などの単一または複数のデジタル回線１０〜１ｎ
を接続している。デジタル回線１０〜１ｎはそれぞれ、
電子交換機２内部でデジタル回線トランク回路３０〜３
ｎのそれぞれに接続されている。デジタル回線トランク
回路３０〜３ｎは、音声やデータの交換を行う時分割ス
イッチ７、ＣＰＵ６および同期発振回路４に接続されて
いる。ＣＰＵ６は、電子交換機２全体の制御を行い、時
分割スイッチ７に対しては呼の接続を行い、デジタル回
線トランク回路３０〜３ｎに対しての制御も行う。
信業者などの単一または複数のデジタル回線１０〜１ｎ
を接続している。デジタル回線１０〜１ｎはそれぞれ、
電子交換機２内部でデジタル回線トランク回路３０〜３
ｎのそれぞれに接続されている。デジタル回線トランク
回路３０〜３ｎは、音声やデータの交換を行う時分割ス
イッチ７、ＣＰＵ６および同期発振回路４に接続されて
いる。ＣＰＵ６は、電子交換機２全体の制御を行い、時
分割スイッチ７に対しては呼の接続を行い、デジタル回
線トランク回路３０〜３ｎに対しての制御も行う。
【００１５】デジタル回線トランク回路３０〜３ｎはそ
れぞれ、デジタル回線１０〜１ｎのそれぞれから、網の
デジタル回線に同期しているクロック信号成分ＣＫ０〜
ＣＫｎを抽出して出力し、同期発振回路４に入力する。
同期発振回路４は、デジタル回線トランク回路３０〜３
ｎから出力されたクロック信号ＣＫ０〜ＣＫｎのうちの
１つを選択し、選択したクロック信号に同期したクロッ
ク信号ＣＫを出力し、時計回路５に入力する。時計回路
５は、同期発振回路４から出力されたクロック信号ＣＫ
を用いて時刻データを作成する。時刻データは、ＣＰＵ
６に読み出されて電子交換機２内で使用される。この時
刻データは、電子交換機２内で様々なサービスアプリケ
ーションに必要とされる。
れぞれ、デジタル回線１０〜１ｎのそれぞれから、網の
デジタル回線に同期しているクロック信号成分ＣＫ０〜
ＣＫｎを抽出して出力し、同期発振回路４に入力する。
同期発振回路４は、デジタル回線トランク回路３０〜３
ｎから出力されたクロック信号ＣＫ０〜ＣＫｎのうちの
１つを選択し、選択したクロック信号に同期したクロッ
ク信号ＣＫを出力し、時計回路５に入力する。時計回路
５は、同期発振回路４から出力されたクロック信号ＣＫ
を用いて時刻データを作成する。時刻データは、ＣＰＵ
６に読み出されて電子交換機２内で使用される。この時
刻データは、電子交換機２内で様々なサービスアプリケ
ーションに必要とされる。
【００１６】
【実施例】図１を用いて説明した実施の形態について、
デジタル回線トランク回路３０および同期発振回路４に
注目して、図２および図３を用いて詳細に説明する。
デジタル回線トランク回路３０および同期発振回路４に
注目して、図２および図３を用いて詳細に説明する。
【００１７】図２は、図１に示したデジタル回線トラン
ク回路の構成を示すブロック図であり、デジタル回線ト
ランク回路３０〜３ｎのうちの１つ（３０）を示してい
る。図２に示したデジタル回線トランク回路３０は、回
線インターフェース３１０と、トランク制御回路３２０
と、時分割スイッチインターフェース３３０と、ＣＰＵ
インターフェース３４０と、クロック抽出回路３５０
と、同期発振回路インターフェース３６０とを有する構
成となっている。
ク回路の構成を示すブロック図であり、デジタル回線ト
ランク回路３０〜３ｎのうちの１つ（３０）を示してい
る。図２に示したデジタル回線トランク回路３０は、回
線インターフェース３１０と、トランク制御回路３２０
と、時分割スイッチインターフェース３３０と、ＣＰＵ
インターフェース３４０と、クロック抽出回路３５０
と、同期発振回路インターフェース３６０とを有する構
成となっている。
【００１８】図２において、デジタル回線トランク回路
３０には、デジタル回線１０が接続されている。回線イ
ンターフェース３１０は、デジタル回線１０とのインタ
ーフェースを行う。トランク制御回路３２０は、回線イ
ンターフェース３１０からの出力を必要なデータに加工
する。時分割スイッチインターフェース３３０は、図１
に示した時分割スイッチ７とのインターフェースを行
う。ＣＰＵインターフェース３４０は、図１に示したＣ
ＰＵ６とのインターフェースを行う。クロック抽出回路
３５０は、回線インターフェース３１０の出力からクロ
ック信号成分ＣＫ０を抽出する。同期発振回路インター
フェース３６０は、クロック抽出回路３５０から出力さ
れたクロック信号成分ＣＫ０を入力して、図１に示した
同期発振回路４とのインターフェースを行う。
３０には、デジタル回線１０が接続されている。回線イ
ンターフェース３１０は、デジタル回線１０とのインタ
ーフェースを行う。トランク制御回路３２０は、回線イ
ンターフェース３１０からの出力を必要なデータに加工
する。時分割スイッチインターフェース３３０は、図１
に示した時分割スイッチ７とのインターフェースを行
う。ＣＰＵインターフェース３４０は、図１に示したＣ
ＰＵ６とのインターフェースを行う。クロック抽出回路
３５０は、回線インターフェース３１０の出力からクロ
ック信号成分ＣＫ０を抽出する。同期発振回路インター
フェース３６０は、クロック抽出回路３５０から出力さ
れたクロック信号成分ＣＫ０を入力して、図１に示した
同期発振回路４とのインターフェースを行う。
【００１９】図３は、図１に示した同期発振回路の構成
を示すブロック図である。図３に示した同期発振回路４
は、位相比較機４１と、フィルタ４２と、電圧制御発振
器４３と、セレクタ４４とを有する構成となっている。
を示すブロック図である。図３に示した同期発振回路４
は、位相比較機４１と、フィルタ４２と、電圧制御発振
器４３と、セレクタ４４とを有する構成となっている。
【００２０】図３において、セレクタ４４は、図２に示
したデジタル回線トランク回路３０〜３ｎ内の同期発振
回路インターフェース３６０から出力されるクロック信
号ＣＫ０〜ＣＫｎのうちの１つ（ＣＫ０）を選択して出
力する。位相比較器４１は、セレクタ４４で選択された
クロック信号ＣＫ０の位相と電圧制御発振器４３から出
力されるクロック信号ＣＫ０＊の位相とを比較して、位
相差を出力する。フィルタ４２は、位相比較器４１から
出力される位相差を入力して、波形整形する。電圧制御
発振器４３は、フィルタ４２からの出力によって、セレ
クタ４４から出力されたクロック信号ＣＫ０に同期した
クロック信号ＣＫを発振する。
したデジタル回線トランク回路３０〜３ｎ内の同期発振
回路インターフェース３６０から出力されるクロック信
号ＣＫ０〜ＣＫｎのうちの１つ（ＣＫ０）を選択して出
力する。位相比較器４１は、セレクタ４４で選択された
クロック信号ＣＫ０の位相と電圧制御発振器４３から出
力されるクロック信号ＣＫ０＊の位相とを比較して、位
相差を出力する。フィルタ４２は、位相比較器４１から
出力される位相差を入力して、波形整形する。電圧制御
発振器４３は、フィルタ４２からの出力によって、セレ
クタ４４から出力されたクロック信号ＣＫ０に同期した
クロック信号ＣＫを発振する。
【００２１】図１〜図３に示したような構成において、
デジタル回線１０から抽出されたクロック信号ＣＫ０に
同期して動作する場合について説明する。
デジタル回線１０から抽出されたクロック信号ＣＫ０に
同期して動作する場合について説明する。
【００２２】デジタル回線１０からデジタル回線トラン
ク回路３０に入力される信号は、回線インターフェース
３１０を介して、クロック抽出回路３５０に入力され
る。クロック抽出回路３５０は、入力されたデジタル回
線１０のクロック信号成分ＣＫ０を抽出する。抽出され
たクロック信号成分ＣＫ０は、同期発振回路インターフ
ェース３６０を介して、同期発振回路４に入力される。
同期発振回路４は、デジタル回線トランク回路３０〜３
ｎから入力されたクロック信号ＣＫ０〜ＣＫｎの中か
ら、デジタル回線１０から抽出されたクロック信号ＣＫ
０を選択して、クロック信号ＣＫ０と電圧制御発振器４
３から出力されるクロック信号ＣＫ０＊との位相差を位
相比較回路４１で検出し、フィルタ４２を介して電圧制
御回路４３に入力する。電圧制御回路４３は、入力した
位相差を用いて、デジタル回線１０から抽出されてセレ
クタ４４で選択されたクロック信号ＣＫ０に同期したク
ロック信号ＣＫを発振する。このようにして、デジタル
回線１０に同期したクロック信号ＣＫを同期発振回路４
から出力する。この同期発振回路４から出力されたクロ
ック信号ＣＫを用いて、時計回路５を動作させる。
ク回路３０に入力される信号は、回線インターフェース
３１０を介して、クロック抽出回路３５０に入力され
る。クロック抽出回路３５０は、入力されたデジタル回
線１０のクロック信号成分ＣＫ０を抽出する。抽出され
たクロック信号成分ＣＫ０は、同期発振回路インターフ
ェース３６０を介して、同期発振回路４に入力される。
同期発振回路４は、デジタル回線トランク回路３０〜３
ｎから入力されたクロック信号ＣＫ０〜ＣＫｎの中か
ら、デジタル回線１０から抽出されたクロック信号ＣＫ
０を選択して、クロック信号ＣＫ０と電圧制御発振器４
３から出力されるクロック信号ＣＫ０＊との位相差を位
相比較回路４１で検出し、フィルタ４２を介して電圧制
御回路４３に入力する。電圧制御回路４３は、入力した
位相差を用いて、デジタル回線１０から抽出されてセレ
クタ４４で選択されたクロック信号ＣＫ０に同期したク
ロック信号ＣＫを発振する。このようにして、デジタル
回線１０に同期したクロック信号ＣＫを同期発振回路４
から出力する。この同期発振回路４から出力されたクロ
ック信号ＣＫを用いて、時計回路５を動作させる。
【００２３】
【発明の効果】第１の効果は、電子交換機の時計回路
が、デジタル回線のクロック信号に同期したクロック信
号を用いて動作することによって、従来の電子交換機の
時刻データよりも高精度の時刻データを使用することが
できるということである。その理由は、第１種通信業者
はクロック供給装置に周波数安定度５×１０-11 程度あ
るいはそれ以上の精度の発振器を使用しており、これに
同期するデジタル回線のクロック信号は高い精度で動作
しているからであり、このデジタル回線から必要なクロ
ック信号を抽出して、時計回路で使用するからである。
が、デジタル回線のクロック信号に同期したクロック信
号を用いて動作することによって、従来の電子交換機の
時刻データよりも高精度の時刻データを使用することが
できるということである。その理由は、第１種通信業者
はクロック供給装置に周波数安定度５×１０-11 程度あ
るいはそれ以上の精度の発振器を使用しており、これに
同期するデジタル回線のクロック信号は高い精度で動作
しているからであり、このデジタル回線から必要なクロ
ック信号を抽出して、時計回路で使用するからである。
【００２４】第２の効果は、１つの網に複数の電子交換
機を接続した場合であっても、デジタル回線のクロック
信号に同期したクロック信号を用いて動作する時計回路
を有することによって、電子交換機間における時刻デー
タの差を常に一定に保持することができるということで
ある。その理由は、全ての電子交換機が第１種通信業者
のデジタル回線に同期したクロック信号で時計回路を動
作させるからであり、第１種通信業者が全ての電子交換
機の時計回路を、クロック供給装置に同期して動作する
ことができるからである。
機を接続した場合であっても、デジタル回線のクロック
信号に同期したクロック信号を用いて動作する時計回路
を有することによって、電子交換機間における時刻デー
タの差を常に一定に保持することができるということで
ある。その理由は、全ての電子交換機が第１種通信業者
のデジタル回線に同期したクロック信号で時計回路を動
作させるからであり、第１種通信業者が全ての電子交換
機の時計回路を、クロック供給装置に同期して動作する
ことができるからである。
【００２５】このようにすることによって本発明の電子
交換機は、時計回路で作成される時刻データの誤差を小
さくして、安価に精度を向上させることができるという
効果を有する。
交換機は、時計回路で作成される時刻データの誤差を小
さくして、安価に精度を向上させることができるという
効果を有する。
【図１】本発明の一実施の形態における電子交換機の構
成を示すブロック図
成を示すブロック図
【図２】図１に示したデジタル回線トランク回路の構成
を示すブロック図
を示すブロック図
【図３】図１に示した同期発振回路の構成を示すブロッ
ク図
ク図
【図４】従来例における電子交換機の構成を示すブロッ
ク図
ク図
１０〜１ｎ デジタル回線 ２ 電子交換機 ３０〜３ｎ デジタル回線トランク回路 ３１０ 回線インターフェース ３２０ トランク制御回路 ３３０ 時分割スイッチインターフェース ３４０ ＣＰＵインターフェース ３５０ クロック抽出回路 ３６０ 同期発振回路インターフェース ４ 同期発振回路 ４１ 位相比較器 ４２ フィルタ ４３ 電圧制御発振器 ４４ セレクタ ５ 時計回路 ６ 中央処理装置（ＣＰＵ） ７ 時分割スイッチ １０１ 公衆回線 １０２ 電子交換機 １０３ トランク回路 １０４ 発振回路 １０５ 時計回路 １０６ 中央処理装置（ＣＰＵ） １０７ 時分割スイッチ １１１ 電話機 １１３ 加入者回路
Claims (3)
- 【請求項１】 単一または複数のデジタル回線に接続さ
れ、単一または複数のデジタル回線トランク回路と、時
計回路と、該時計回路を制御する発振回路とを有し、該
時計回路が該発振回路から出力されるクロック信号を動
作基本クロック信号として使用する電子交換機におい
て、 該単一または複数のデジタル回線トランク回路が、該単
一または複数のデジタル回線のそれぞれから該単一また
は複数のデジタル回線のそれぞれに同期したクロック成
分を抽出し、 該発振回路が、該単一または複数のデジタル回線トラン
ク回路で抽出された該クロック成分のうちの１つに同期
した第１のクロック信号を出力することを特徴とする、
電子交換機。 - 【請求項２】 前記単一または複数のデジタル回線トラ
ンク回路のそれぞれが、前記クロック成分を抽出するク
ロック抽出回路を有することを特徴とする、請求項１に
記載の電子交換機。 - 【請求項３】 前記発振回路が、前記単一または複数の
デジタル回線トランク回路で抽出された前記クロック成
分のうちの１つを選択する選択手段を有することを特徴
とする、請求項１または２に記載の電子交換機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18009097A JPH1127769A (ja) | 1997-07-04 | 1997-07-04 | 電子交換機 |
| AU74163/98A AU749828B2 (en) | 1997-07-04 | 1998-07-03 | Electronic switching system for creating accurate time data and its time data creating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18009097A JPH1127769A (ja) | 1997-07-04 | 1997-07-04 | 電子交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127769A true JPH1127769A (ja) | 1999-01-29 |
Family
ID=16077277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18009097A Pending JPH1127769A (ja) | 1997-07-04 | 1997-07-04 | 電子交換機 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1127769A (ja) |
| AU (1) | AU749828B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2601541B1 (fr) * | 1986-07-10 | 1988-09-23 | Telephonie Ind Commerciale | Systeme de rattachement d'abonnes telephoniques organise autour d'un autocommutateur temporel numerique |
| US5136617A (en) * | 1990-12-03 | 1992-08-04 | At&T Bell Laboratories | Switching technique for attaining synchronization |
| US6072794A (en) * | 1997-04-24 | 2000-06-06 | Daewoo Telecom Co., Ltd. | Digital trunk interface unit for use in remote access system |
-
1997
- 1997-07-04 JP JP18009097A patent/JPH1127769A/ja active Pending
-
1998
- 1998-07-03 AU AU74163/98A patent/AU749828B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU749828B2 (en) | 2002-07-04 |
| AU7416398A (en) | 1999-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
| KR100295121B1 (ko) | 클럭 복구 회로 | |
| JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| US4771441A (en) | Synchronizing unit | |
| US5077734A (en) | Electronic exchange apparatus synchronized with digital network | |
| JPH0417496A (ja) | デジタル交換装置 | |
| JP3294566B2 (ja) | ビット位相同期装置 | |
| JPH1127769A (ja) | 電子交換機 | |
| EP0098653A1 (en) | High-stability clock signal regenerator | |
| CN100349469C (zh) | 自动选择同步时钟脉冲源的isdn专用小型交换机 | |
| CA2259360C (en) | Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system | |
| KR100337839B1 (ko) | 디지탈교환기의동기클럭제어회로 | |
| JP3034561B2 (ja) | フレーム位相同期回路 | |
| US11967965B2 (en) | Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable | |
| KR100197438B1 (ko) | 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 | |
| JPH114218A (ja) | ビット再生回路 | |
| JP3269079B2 (ja) | クロック分配回路 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| KR20000020587A (ko) | 클럭동기장치의 미세위상차 제어회로 및 방법 | |
| KR920001686B1 (ko) | 사설교환기와 u인터페이스 카드와의 프레임 동기회로 | |
| KR100357026B1 (ko) | 타이밍 클럭 공급장치 | |
| JP2912166B2 (ja) | データ選択装置 | |
| KR0132148B1 (ko) | 부가통신시스템의 기본 클럭 발생 및 수신을 위한 장치와 그 방법 | |
| GB2120499A (en) | Clocking arrangement |