JPH11274917A - 分周器 - Google Patents

分周器

Info

Publication number
JPH11274917A
JPH11274917A JP10070527A JP7052798A JPH11274917A JP H11274917 A JPH11274917 A JP H11274917A JP 10070527 A JP10070527 A JP 10070527A JP 7052798 A JP7052798 A JP 7052798A JP H11274917 A JPH11274917 A JP H11274917A
Authority
JP
Japan
Prior art keywords
value
clock
frequency
counter
compare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10070527A
Other languages
English (en)
Inventor
Hitoshi Arimitsu
仁 有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10070527A priority Critical patent/JPH11274917A/ja
Priority to TW088104025A priority patent/TW515142B/zh
Priority to DE19911945A priority patent/DE19911945A1/de
Priority to KR1019990009344A priority patent/KR100342125B1/ko
Priority to CN99103070A priority patent/CN1235408A/zh
Publication of JPH11274917A publication Critical patent/JPH11274917A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 コストの上昇や工数の増加を防いで、任意の
クロックから所望の周波数のクロックを生成することが
できる。 【解決手段】 分周回路1は、基準クロックS1を基に
して分周信号S2及び分周信号S3を生成し、セレクタ
2は、比較信号S7が第1状態を示すとき、分周回路1
からの分周信号S2を分周クロックS4として出力し、
比較信号S7が第2状態を示すとき、分周回路1からの
分周信号S3を分周クロックS4として出力する。切替
え制御手段(カウンタ3A、比較器3B及びコンペア3
C)は、セレクタ2からの分周クロックS4の周波数に
基づいて、上記第1状態と第2状態とを示す上記切替え
信号を生成し、この切替え信号をセレクタ2に出力す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、クロックを分周
する分周器に係り、詳しくは、クロックを分周して所望
の周波数のクロックを発生する分周器に関する。
【0002】
【従来の技術】従来から、調歩同期式のデータ伝送装置
では、送信側の装置がパケット生成手段を備える。この
パケット生成手段は、通信規約で規定されたパケットを
生成し、このパケットによってデータを受信側の装置に
伝送する。上記パケットは、誤り訂正符号の付加や送信
先のアドレス等を、送信するデータに付加することによ
って生成される。通常、上記パケット生成手段は、内部
にCPU(Central Processing Unit)を備え、このC
PUの処理に従って、上記パケットを生成する。
【0003】生成した上記パケットの送信に際して、上
記通信規約で規定された周波数の送信クロックによっ
て、上記パケットを送信する必要がある。このために、
上記送信側の装置は、上記パケット生成手段の後段に送
信手段を備える。この送信手段は、上記送信クロックを
用いて上記パケットを送信する。通常、上記パケット生
成手段のクロック発振器が水晶発振子などによって、基
準クロックを生成する。しかし、上記送信手段が必要と
する上記送信クロックが上記基準クロックと一致しない
ことが多いので、このような不都合を解消するために、
上記送信手段は、上記送信クロックを生成するための発
振回路を内蔵する。また、上記送信手段が、PLL(Ph
ase Locked Loop)回路を内蔵し、このPLL回路に
よって、上記基準クロックから上記送信クロックを生成
する場合もある。
【0004】
【発明が解決しようとする課題】例えば、IRDA(In
frared Data Association)の赤外線通信規格では、
2つの通信モードを有しており、第1の通信速度は4M
bpsであり、第2の通信速度は1.152Mbpsで
ある。この2つの通信速度に対応するために、2つの発
振器を用いれば容易に対応できるが、発振器に要する部
品代、基板に占める面積、更には調整コストが2倍必要
になる。また、1.152Mbpsといった特殊な周波
数は、市販の水晶発振子として入手が困難であったり、
入手できたとしても生産量が少ないので、高価になって
しまう。また、コイルとコンデンサの共振を利用して発
振させれば、安価に、所望の周波数が得られるが、温度
や電源電圧に対する周波数変動を防止する回路設計が必
要になったり、周波数調整作業が必要になる。
【0005】2つの通信速度に対応するクロックを1つ
の発振器から作ろうとすると、2つの通信速度の最小公
倍数のクロック、すなわち、4.608GHzのクロッ
クを準備すればよい。これを4000分周すれば、1.
152MHzのクロックが得られ、1152分周すれ
ば、4MHzのクロックが得られる。しかしながら、発
振周波数が非常に高くなり、1つの半導体集積回路で実
現しようとすると、数10MHz用の製造プロセスと、
数GHz用のプロセスの2段階が必要になり、製造コス
トが上がってしまう。また、周波数が高くて、周波数が
多いので、分周回路の消費電流が大きくなるといった問
題も生ずる。分周回路の代わりにPLL回路を使って
も、同様の問題がある。
【0006】また、別の方法として、例えば48MHz
の発振周波数を使って、2つの通信速度に対応する場合
を考える。この周波数を12分周すれば、正確な4MH
zのクロックが得られるが、41分周したのでは1.1
70MHzになり、42分周したのでは、1.140M
Hzになってしまう。1.142MHzであれば、1.
152MHzに対して約1%の誤差なので、パケット長
が短ければ、問題なく使える。しかしながら、長いパケ
ットを送信するとき、終わりの方のデータ、例えば、1
00バイト目のデータは所定のタイミングより約1クロ
ック分遅く送出されることになり、受信側の装置で正し
いデータを再生することができないという問題が発生す
る。
【0007】この発明は、上述の事清に鑑みてなされた
もので、コストの上昇や工数の増加を防いで、任意のク
ロックから所望の周波数のクロックを生成することがで
きる分周器を提供することを目的としている。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、入力クロックを基にして第
1クロック及び第2クロックを生成する分周手段と、入
力された切替え信号が第1状態を示すとき、前記分周手
段からの第1クロックを出力クロックとして出力し、前
記切替え信号が第2状態を示すとき、前記分周手段から
の第2クロックを出力クロックとして出力する切替え手
段と、前記切替え手段からの出力クロックの周波数に基
づいて、前記第1状態又は前記第2状態を示す前記切替
え信号を生成し、生成した前記切替え信号を前記切替え
手段に出力する切替え制御手段とを備えることを特徴と
している。
【0009】請求項2記載の発明は、請求項1記載の分
周器であって、前記分周手段は、前記入力クロックを分
周して前記第1クロックを生成すると共に、前記第1ク
ロックを生成する際の分周比と異なる値で前記入力クロ
ックを分周して前記第2クロックを生成することを特徴
としている。請求項3記載の発明は、請求項1記載の分
周器であって、前記分周手段は、前記入力クロックを計
数してオーバーフローになる毎に、該オーバーフローを
示す信号を前記第1クロックとして出力する第1カウン
タと、予め第1設定値が設定され、前記第1カウンタの
計数値が前記第1設定値に一致したことを検出する毎
に、該検出結果を示す信号を前記第2クロックとして出
力する第1比較手段とを備えることを特徴としている。
【0010】請求項4記載の発明は、請求項1記載の分
周器であって、前記分周手段は、前記入力クロックを計
数する第2カウンタと、予め第2設定値が設定され、前
記第2カウンタの計数値が前記第2設定値に一致したこ
とを検出する毎に、該検出結果を示す信号を前記第1ク
ロックとして出力する第2比較手段と、予め第3設定値
が設定され、前記第2カウンタの計数値が前記第3設定
値に一致したことを検出する毎に、該検出結果を示す信
号を前記第2クロックとして出力する第3比較手段とを
備えることを特徴としている。請求項5記載の発明は、
請求項1記載の分周器であって、前記切替え制御手段
は、前記出力クロックを計数する第3カウンタと、予め
第4設定値が設定され、前記第3カウンタの計数値が前
記第4設定値に一致するか否かによって、前記第1状態
又は前記第2状態を示す前記切替え信号を生成する第4
比較手段とを備えることを特徴としている。
【0011】請求項6記載の発明は、請求項1記載の分
周器であって、前記切替え制御手段は、前記出力クロッ
クを計数する第4カウンタと、予め第5設定値が設定さ
れ、前記第4カウンタの計数値が前記第5設定値に一致
するか否かによって、前記第1状態又は前記第2状態を
示す前記切替え信号を生成する第5比較手段と、予め第
6設定値が設定され、前記第4カウンタの計数値が前記
第5設定値に一致すると、前記第4カウンタをリセット
する第6比較手段とを備えることを特徴としている。
【0012】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 ◇第1の実施の形態 図1は、この発明の第1の実施の形態である分周器の構
成を概略示すブロック図、図2は、同分周器による比較
信号の生成の様子を示す波形図、図3は、同分周器によ
る分周の様子を示す波形図である。図1において、細い
信号線S2,S3などは1本の信号線を意味し、太い信
号線S5,S6は複数の信号線を表している。
【0013】この分周器は、例えば、調歩同期式による
データ伝送装置(図示略)の中で、パケットを規定の送
信クロックで送信する送信手段に用いられる。この分周
器は、図1に示すように、分周回賂1、セレクタ2、カ
ウンタ3A、比較器3B、コンペア3Cを備えてなって
いる。分周回路1は、入力クロックとして入力された基
準クロックS1を分周する。基準クロックS1は、上記
送信側の装置のクロック発振器(図示を省略する)が発
振するものである。分周回路1は、予め設定された分周
比によって、基準クロックS1をD1(D1は整数)分
周して分周信号S2を発生する。また、分周回路1は、
予め設定された分周比によって、基準クロックS1をD
2(D2整数)分周して分周信号S3を発生する。分周
回路1は、発生した分周信号S2,S3をセレクタ2に
入力する。
【0014】セレクタ2は、比較器3Bからの比較信号
S7に基づいて、切り替え動作をする。すなわち、セレ
クタ2は、比較信号S7を切換え信号とする。比較信号
S7が値「0(ゼロ)」であるとき、セレクタ2は、端
子2Aに入力された分周信号S2を分周クロックS4と
して出力する。また、比較信号S7が値「1」であると
き、セレクタ2は、端子2Bに入力された分周信号S3
を分周クロックS4として出力する。こうして生成され
た分周クロックS4が、上記送信手段の上記送信クロッ
クとして用いられる。
【0015】カウンタ3Aは、セレクタ2が出力する分
周クロックS4を計数するm進カウンタである。カウン
タ3Aは、計数結果であるカウンタ値S5を比較器3B
に入力する。また、カウンタ3Aはm進カウンタである
ので、そのカウンタ値として「0」〜「m−1」を出力
し、分周クロックS4をカウントしたカウンタ値S5が
「m−1」に一致すると、カウンタ3Aは、オーバーフ
ローをする。これにより、カウンタ3Aは、カウンタ値
S5をクリヤして、初期状態「0」から分周クロックS
4の計数を開始する。コンペア3Cは、基準クロックS
1を分周するためのコンペア値S6を比較器3Bに入力
する。コンペア値S6は、予めコンペア3Cに設定され
る設定値である。コンペア値S6は、最大カウント値
「m−1」より小さいことが必要である。
【0016】比較器3Bは、カウンタ3Aからのカウン
タ値S5と、コンペア3Cからのコンペア値S6とに基
づいて、比較信号S7を発生する。すなわち、比較器3
Bは、図2に示すように、カウンタ値S5とコンペア値
S6とを比較し、カウンタ値S5がコンペア値S6以下
であれば、第1状態を示す値「0」の比較信号S7を発
生する。また、カウンタ値S5がコンペア値S6を越え
ると、第2状態を示す値「1」の比較信号S7を発生す
る。こうして、比較器3Bは、比較信号S7を発生し、
コンペア3Cのコンペア値S6を変えることで、第1状
態の期間と第2状態の期間を変えることができる。
【0017】次に、この実施の形態の動作について説明
する。クロック発振器が、図3に示すように、基準クロ
ックS1を発振すると、基準クロックS1は、分周回路
1に入力される。分周回路1は、基準クロックS1を用
いて、分周信号S2と分周信号S3とを発生する。分周
回路1は、発生した分周信号S2,S3をセレクタ2に
入力する。ここでは、カウンタ3Aは6進カウンタと
し、分用信号S2は基準クロックS1を2分周したも
の、分周信号S3は基準クロックS1を4分周したもの
とする。分周信号S2は、基準クロックS1をカウント
してカウンタ値が「2」になると、基準クロックS1が
1周期間「1」となるパルスを発生するとともに、カウ
ンタ値をクリアする。同様に、分周信号S3は,基準ク
ロックS1をカウントしてカウンタ値が「4」になる
と、基準クロックS1が1周期間「1」となるパルスを
生するとともに、カウンタ値をクリアする。
【0018】一方、比較器3Bは、上記第1状態を示
す、値「0」の比較信号S7をセレクタ2に入力する。
この比較信号S7によって、セレクタ2は、分周信号S
2を分周クロックS4として出力する。カウンタ3A
は、分周クロックS4を計数し、計数結果であるカウン
タ値S5を比較器3Bに入力する。また、コンペア3C
には、コンペア値S6として「3」が予め設定され、コ
ンペア3Cは、コンペア値S6を比較器3Bに入力す
る。比較器3Bは、カウンタ3Aからのカウンタ値S5
と、コンペア3Cからのコンペア値S6とを比較する。
カウンタ値S5がコンペア値S6以下であれば、比較器
3Bは、上記第1状態を示す、値「0」の比較信号S7
を発生して、セレクタ2に入力する。
【0019】時刻t0で、カウンタ3Aと分周信号S
2,S3の分周器は、カウンタ値がクリアされ、その出
力は「0」になる。比較器S7の出力は「0」なので、
セレク2は、分周信号S2をクロック信号S4として出
力する。時点t1で、基準クロックS1が「1」になる
と、分周信号S2も「1」になる。時点t2で、基準ク
ロックが「1」になると、分周信号S2は「0」にな
り、この立ち下がりでカウンタ3Aはカウンタ値を
「1」にする。時点t3で、基準クロックS1が「1」
になると、分周信号S2,S3も「1」になる。時点t
4で、基準クロックS1が「1」になると、分周信号S
2は「0」になり、この立ち下がりでカウンタ3Aはカ
ウンタ値を「2」にする。時点t5〜t7も同様な動作
を繰り返す。
【0020】時刻t8で、カウンタ3Aのカウンタ値S
5が増加して「4」になり、コンペア値S6「3」を越
えると、比較器3Bは、上記第2状態を示す、値「1」
の比較信号S7を発生して、セレクタ2に入力する。こ
の比較信号S7により、セレクタ2は、分周信号S3を
分周クロックS4として出力する。時刻t16で、分周
クロックS4のカウンタ値S5がオーバーフローをする
と、カウンタ3Aは、カウンタ値S5をクリヤして
「0」になり、初期状態から分周クロックS4の計数を
開始する。この結果、カウンタ値S5がコンペア値S6
「3」以下になり、比較器3Bは、上記第1状態を示
す、値「0」の比較信号S7を発生する。
【0021】以下、比較器3Bからの比較信号S7によ
って、上記第1状態による分周信号S2の出力と、上記
第2状態による分周信号S3の出力とを繰り返して、分
周クロックS4が生成される。これにより、分周クロッ
クS4は、上記第1状態のときの分周信号S2と、上記
第2状態のときの分周信号S3とによって生成され、最
終的に、基準クロックS1を式(1)で示される分周比
の値(以下、分周値と記す)で分周された周波数にな
る。
【0022】
【数1】
【0023】なお、この式(1)の中で、「CLK1」
は分周信号S2の分周値であり、「CLK2」は分周信
号S3の分周値である。「CON1」は、カウンタ3A
のオーバーフローの値である。カウンタ3Aがm進カウ
ンタであるとき、「CON1」は値「m」になる。「C
OP1」はコンペア値S6である。コンペア値S6とし
て「0」を始めとする値「a」が設定されると、「CO
P1」は値「a+1」である。例えば、コンペア値S6
として、「3」が設定されると、「COP1」は値
「4」である。
【0024】図3の場合、分周信号S2が基準クロック
S1の2分周であるので、「CLK1」は値「2」であ
り、分周信号S3が基準クロックS1の4分周であるの
で、「CLK2」は値「4」である。カウンタ3Aが6
進カウンタであるので、「CON1」は値「6」であ
る。また、図3の場合、コンペア3Cには、コンペア値
S6として「3」が設定されているので、「COP1」
は値「4」になる。これらの値から、図3の場合の分周
値は、式(1)によって次の値になる。
【0025】
【数2】
【0026】例えば、48MHzの基準クロックS1を
41分周した分周信号と42分周した分周信号S3とを
生成し、カウンタ3Aを3進カウンタとし、コンペア値
S6を「0」とする。
【0027】分周値=41×1/3+42×(1−2/
3)=41.66666 となる。この分周値で48MHzを分周すると、分周ク
ロックS4の平均周波数は、 平均周波数=48/41.66666=1.15200
0 となる。また、前述のように、4MHzを生成するに
は、公知の分周器で48MHzを12分周すればよいの
で、1つの基準クロックをもとに2つの通信速度に応さ
せることが容易にできる。
【0028】このように、この実施の形態によれば、コ
ンペア3Cに設定されたコンペア値S6によって、分周
クロックS4の周波数を変えることができるので、基準
クロックS1の周波数を分周して、所望の周波数を発生
することができる。また、基準クロックS1の周波数を
変えることができるので、基準クロックS1を発生する
ために、市販の水晶発振子を用いることができる。この
結果、上記データ伝送装置のコストアップを防ぐことが
できる。さらに、基準クロックS1の周波数を変えるこ
とができるので、別の回路等が使用しているクロックを
基準クロックS1として用いることを可能にする。
【0029】なお、分周信号S2,S3の分周値は任意
の整数値をとり得るが、2つの分周値の差は小さい方が
よい。分周信号S2,S3の分周値が大きく異なると、
これをセレクタ2で切り換えて出力したとき、分周クロ
ックS4の周期の変動、すなわち、ジッタが大きくな
り、好ましくない。分周信号S2,S3の分周値として
は、隣り合う整数値であることが一層好ましい。また、
分周信号S2,S3の周波数差も少ない方がジッタが少
なくなり、望ましい。逆に、多少のジッタが許されて、
分周信号S2,S3の周波数差が多少あってよい場合に
は、分周信号S2,S3を生成する分周器の段数が少な
くできるので、回路規模を削減できる。
【0030】さらに、カウンタ3Aの最大カウント値
「m」も送信データのパケット長の値に比べて小さいこ
とが望ましい。最大カウント値「m」がパケット長の値
に比ベて大きいと、セレクタ2が切り替わる直前の分周
クロックS4と本来あるべきクロックとの誤差が大きく
なってしまうので、受信側で誤ってデータを復調する恐
れがある。従って、望ましくは、パケット長の値に比
べ、最大カウント値「m」は半分以下であることが好ま
しい。
【0031】この実施の形態では、比較器3Bとして、
コンペア値S6を越えると、比較信号S6を第2状態に
するとして説明したが、コンペア値S6以上になると、
比較信号S6を第2状態にするとしてもよい。また、分
周信号S2,S3として、基準クロックS1が1周期間
「1」となるパルスを発生するとともに、カウンタ値を
クリアするとして説明したが、立ち上がりエッジをクロ
ックとして利用するのであれば、デューティ50%のパ
ルスを発生させるようにしてもよい。また、カウンタ3
Aの最大カウント値「m」やコンペア値S6は固定であ
ってよいし、CPUなどから値を設定変更できるように
してもよい。
【0032】◇第2の実施の形態 次に、この発明の第2の実施の形態について説明する。
図4は、この発明の第2の実施の形態である分周器の構
成を概略示すブロック図、図5は、同分周器による比較
信号の生成の様子を示す波形図である。この分周器は、
図4に示すように、セレクタ2、カウンタ3A,11、
比較器3B,12及びコンペア3C,13を備えてなっ
ている。なお、図4において、図1と同じものについて
は、図1と同じ符号を付与して、その説明を省略する。
この実施の形態では、図1の分周回路1の代わりに、カ
ウンタ11、比較器12及びコンペア13を用いるよう
にした。
【0033】カウンタ11は、基準クロックS1を計数
するn進カウンタであり、カウント値として「0」〜
「n−1」を出力する。カウンタ11は、計数結果であ
るカウンタ値S11を比較器12に入力する。また、カ
ウンタ11がn進カウンタであるので、カウンタ11に
は、予め指定値「n−1」が設定されている。基準クロ
ックS1のカウンタ値S11が上記指定値「n−1」に
一致するとパルスを出力し、次のクロックでカウンタ1
1は、オーバーフローをする。これにより、カウンタ1
1は、カウンタ値S11をクリヤして、初期状態から基
準クロックS1の計数を開始する。
【0034】図5(a)において、カウンタ値S11を
鋸波状に記載しているが、図5(b)にその拡大図を示
す。すなわち、カウンタ値S11は、時間の経過ととも
にステップ状に変化し、カウンタ値S11がコンペア値
S12に一致したとき、パルスP1を発生する。そし
て、次の基準クロックS1が入力されると同時に、カウ
ンタ値S11はクリアされて「0」になる。
【0035】また、カウンタ11は、セレクタ2が出力
する分周クロックS4のパルスをクリア信号とする。す
なわち、分周クロックS4のパルスがカウンタ11の端
子CLRに入力されると、ウンタ11は、クリアされ
て、初期状態にされる。さらに、カウンタ11は、上記
オーバーフロー及び上記クリアのときにパルスを発生
し、このパルスを分周信号S13としてセレクタ2の端
子2Aに入力する。コンペア13は、後述する分周信号
S14を生成するためのコンペア値S12を比較器12
に入力する。コンペア値S12は、予めコンペア13に
設定される設定値である。
【0036】比較器12は、カウンタ11からのカウン
タ値S11と、コンペア13からのコンペア値S12と
に基づいて、比較信号を発生する。すなわち、比較器1
2は、カウンタ値S11とコンペア値S12とを比較
し、カウンタ値S11がコンペア値S12に比べて小さ
ければ、値「0」の比較信号を発生する。また、カウン
タ値S11がコンペア値S12に一致すると、比較器1
2は、パルスの比較信号を発生する。このように、比較
器12は、コンペア13からのコンペア値S12に応じ
て、上記パルスを発生するタイミングを変えることにな
る。比較器12は、こうして発生した上記比較信号を分
周信号S14として、セレクタ2の端子2Bに入力す
る。
【0037】次に、この実施の形態の動作について説明
する。クロック発振器が、基準クロックS1を発振する
と、基準クロックS1は、カウンタ11に入力される。
カウンタ11は、図5(a)に示すように、基準クロッ
クS1を計数してオーバーフローOF1をすると、後述
するパルスP1を発生する。また、コンペア13には、
コンペア値S12が予め設定され、コンペア13は、コ
ンペア値S12を比較器12に入力する。比較器12
は、カウンタ11からのカウンタ値S11と、コンペア
13からのコンペア値S12とを比較する。カウンタ値
S11がコンペア値S12に比べて小さければ、比較器
12は、値「0」の比較信号を発生する。
【0038】この後、カウンタ値S11が増加して、カ
ウンタ値S11がコンペア値S12に一致すると、比較
器12は、パルスの比較信号を発生する。比較器12
は、上記比較信号を分周信号S14としてセレクタ2に
入力する。このときのパルスが、図5(a)に示すと共
に後述するパルスP2である。一方、比較器3Bは、上
記第1状態を示す、値「0」の比較信号S7をセレクタ
2に入力する。この比較信号S7により、セレクタ2
は、カウンタ11からの分周信号S13を分周クロック
S4として出力する。このとき、カウンタ11は、基準
クロックS1の計数によるオーバーフローOF1毎に、
先のパルスP1を発生する。このパルスP1を含む分周
信号S13が、分周クロックS4としてセレクタ2から
出力される。
【0039】この後、カウンタ3Aのカウンタ値S5が
増加して、カウンタ値S5がコンペア値S6を越える
と、比較器3Bは、上記第2状態を示す、値「1」の比
較信号S7を発生して、セレクタ2に入力する。この比
較信号S7により、セレクタ2は、分周信号S14を分
周クロックS4として出力する。一方、コンペア13に
は、コンペア値S12が予め設定され、コンペア13
は、コンペア値S12を比較器12に入力する。比較器
12は、カウンタ11からのカウンタ値S11と、コン
ペア13からのコンペア値S12とを比較する。カウン
タ値S11がコンペア値S12以下であれば、比較器1
2は、値「0」の比較信号を発生する。
【0040】この後、カウンタ値S11が増加して、カ
ウンタ値S11がコンペア値S12に一致すると、比較
器12は、図5(a)に示すパルスP2の比較信号を発
生すし、発生した比較信号を分周信号S14としてセレ
クタ2に入力する。そして、カウンタ値S11がコンペ
ア値S12と同じになる毎に、比較器12は、パルスP
2を発生する。このパルスP2を含む分周信号S14
が、分周クロックS4としてセレクタ2から出力され
る。同時に、このパルスP2により、カウンタ11は、
クリアされて、初期状態に戻る。以下、比較器3Bから
の比較信号S7によって、上記第1状態による分周信号
S13の出力と、上記第2状態による分周信号S14の
出力とを繰り返して、分周クロックS4を生成する。こ
れにより、分周クロックS4は、基準クロックS1を式
(3)で示される分周値で分周された周波数になる。
【0041】
【数3】
【0042】なお、式(3)中、「CON2」はカウン
タ11をクリアする値である。カウンタ3Aがm進カウ
ンタであるとき、「CON2」は値「m」になる。「C
OP2」はコンペア値S12である。
【0043】このように、この実施の形態の構成によれ
ば、コンペア3Cに設定されたコンペア値S6によっ
て、基準クロックS1の周波数を所望の値に変更するこ
とができる。また、コンペア13に設定されたコンペア
値S12によって、分周信号S14のパルスが発生する
タイミングを変えることができるので、コンペア値S1
2によっても、基準クロックS1の周波数を所望の値に
変更できる。パラメータ(変数)の数が増えるので、第
1の実施の形態より分周値を所望の値にすることが容易
になる。
【0044】◇第3の実施の形態 次に、この発明の第3の実施の形態について説明する。
図6は、この発明の第3の実施の形態である分周器の構
成を概略示すブロック図、図7は、同分周器による比較
信号の生成の様子を示す波形図である。この分周器は、
図6に示すように、セレクタ2、カウンタ3A,11、
比較器3B,12,21及びコンペア3C,13,22
を備えてなっている。なお、図6において、図1及び図
4と同じものについては、図1及び図4と同じ符号を付
与して、その説明を省略する。この実施の形態では、図
4の分周器に、比較器21及びコンペア22を設けるよ
うにした。
【0045】コンペア22は、後述する分周信号S22
を生成するためのコンペア値S21を比較器21に入力
する。コンペア値S21は、予めコンペア22に設定さ
れる設定値である。比較器21は、カウンタ11からの
カウンタ値S11と、コンペア22からのコンペア値S
21とに基づいて、比較信号を発生する。すなわち、比
較器21は、カウンタ値S11とコンペア値S21とを
比較し、カウンタ値S11がコンペア値S21以下であ
れば、値「0」の比較信号を発生する。また、カウンタ
値S11がコンペア値S21に一致すると、比較器21
は、パルスの比較信号を発生する。このように、比較器
21は、コンペア22からのコンペア値S21に応じ
て、上記パルスを発生するタイミングを変えることにな
る。比較器21は、こうして発生した上記比較信号を分
周信号S22として、セレクタ2の端子2Aに入力す
る。
【0046】次に、この実施の形態の動作について説明
する。クロック発振器が基準クロックS1を発振する
と、基準クロックS1は、カウンタ11に入力される。
カウンタ11は、基準クロックS1を計数し、図7に示
すように、カウンタ値S11を比較器12,21に入力
する。比較器12は、カウンタ値S11を用いて、コン
ペア13と共に分周信号S14を発生する。また、コン
ペア22には、コンペア値S21が予め設定され、コン
ペア22は、コンペア値S21を比較器21に入力す
る。比較器21は、カウンタ11からのカウンタ値S1
1と、コンペア22からのコンペア値S21とを比較す
る。カウンタ値S11がコンペア値S21に比べて小さ
ければ、比較器21は、値「0」の比較信号を発生す
る。
【0047】この後、カウンタ3Aのカウンタ値S11
が増加して、カウンタ値S11がコンペア値S21に一
致すると、比較器21は、パルスの比較信号を発生す
る。比較器21は、上記比較信号を分周信号S22とし
てセレクタ2の端子2Aに入力する。このときのパルス
が、図7に示すと共に後述するパルスP3である。一
方、比較器3Bは、上記第1状態を示す、値「0」の比
較信号S7をセレクタ2に入力する。この比較信号S7
によって、セレクタ2は、比較器21からの分周信号S
22を分周クロックS4として出力する。先に述べたよ
うに、比較器21は、カウンタ値S11とコンペア値S
21とを比較する。そして、カウンタ値S11がコンペ
ア値S21に一致する毎に、比較器21は、図7に示す
パルスP3の比較信号を発生する。同時に、このパルス
P3により、カウンタ11は、クリアされて、初期状態
に戻る。
【0048】この後、カウンタ3Aのカウンタ値S5が
コンペア値S6を越えると、すなわち、S5>S6であ
ると、比較器3Bは、上記第2状態を示す、値「1」の
比較信号S7を発生して、セレクタ2に入力する。この
比較信号S7により、セレクタ2は、比較器12からの
分周信号S14を分周クロックS4として出力する。以
下、この実施の形態では、比較器3Bからの比較信号S
7によって、上記第1状態による分周信号S22の出力
と、上記第2状態による分周信号S14の出力とを繰り
返して、分周クロックS4が生成される。これにより、
分周クロックS4は、基準クロックS1を式(4)で示
される分周値で分周された周波数になる。パラメータの
数が増えるので、第2の実施の形態より分周値を所望の
値にすることが容易になる。
【0049】
【数4】
【0050】なお、式(4)の中で、「COP3」はコ
ンペア値S21である。このように、この実施の形態の
構成によれば、コンペア3C及びコンペア13に設定さ
れたコンペア値S6,S12よって、基準クロックS1
の周波数を所望の値に変更することができる。さらに、
コンペア22に設定されたコンペア値S21によって、
分周信号S22のパルスが発生するタイミングを変える
ことができるので、コンペア値S21によっても、基準
クロックS1の周波数を所望の値に変更することができ
る。
【0051】◇第4の実施の形態 次に、この発明の第4の実施の形態について説明する。
図8は、この発明の第4の実施の形態である分周器の構
成を概略示すブロック図、図9は、同分周器による比較
信号の生成の様子を示す波形図である。この分周器は、
図8に示すように、セレクタ2、カウンタ3A,11、
比較器3B,12,21,31及びコンペア3C,1
3,22,32を備えてなっている。なお、図8におい
て、図1、図4及び図6と同じものについては、図1、
図4及び図6と同じ符号を付与して、その説明を省略す
る。この実施の形態では、図6の分周器に、比較器31
及びコンペア32を設けるようにした。また、この実施
の形態では、カウンタ11の接続を変更している。すな
わち、カウンタ3Aがカウンタ値S5を比較器31に入
力するようにした。
【0052】コンペア32は、後述するクリア信号S3
3を生成するためのコンペア値S31を比較器31に入
力する。コンペア値S31は、予めコンペア32に設定
される値である。比較器31は、カウンタ3Aからのカ
ウンタ値S5と、コンペア32からのコンペア値S31
とに基づいて、比較信号を発生する。すなわち、比較器
31は、カウンタ値S5とコンペア値S31とを比較
し、カウンタ値S5がコンペア値S31に比べて小さけ
れば、値「0」の比較信号を発生する。また、カウンタ
値S5がコンペア値S31に一致すると、比較器31
は、パルスの比較信号を発生する。このように、比較器
31は、コンペア32からのコンペア値S31に応じ
て、上記パルスを発生するタイミングを変えることにな
る。比較器31は、こうして発生した上記比較信号をク
リア信号S33として、カウンタ3Aの端子CLRに入
力する。
【0053】次に、この実施の形態の動作について説明
する。クロック発振器が発振した基準クロックS1は、
カウンタ11に入力される。カウンタ11は、基準クロ
ックS1を計数し、図9に示すように、カウンタ値S1
1を比較器12,21に入力する。比較器12は、カウ
ンタ値S11を用いて、コンペア13と共に分周信号S
14を発生する。また、比較器21は、カウンタ値S1
1を用いて、コンペア22と共に分周信号S22を発生
する。一方、比較器3Bは、上記第1状態を示す、値
「0」の比較信号S7をセレクタ2に入力する。この比
較信号S7によって、セレクタ2は、比較器21からの
分周信号S22を分周クロックS4として出力する。こ
れにより、カウンタ3Aは、分周信号S22を計数する
ことになる。
【0054】この後、カウンタ3Aのカウンタ値S5が
増加して、カウンタ値S5がコンペア値S6を越える
と、比較器3Bは、上記第2状態を示す値「1」の比較
信号S7を発生して、セレクタ2に入力する。この比較
信号S7により、セレクタ2は、比較器12からの分周
信号S14を分周クロックS4として出力する。カウン
タ3Aは、こうして生成された分周クロックS4のパル
スを計数する。比較器31は、コンペア32からのコン
ペア値S31とカウンタ3Aからのカウンタ値S5とを
比較する。カウンタ値S5がコンペア値S31に一致し
た後、比較器31は、クリア信号S33を発生する。こ
れにより、コンペア値S31に応じて、上記第2状態の
期間を変えることができ、上記第2状態のパルスP2の
数を調整することが可能になる。この結果、分周クロッ
クS4は、基準クロックS1を式(5)で示される分周
値で分周された周波数になる。
【0055】
【数5】
【0056】なお、式(5)の中で、「COP4」はコ
ンペア値S31である。このように、この実施の形態の
構成によれば、コンペア3C,13,22に設定された
コンペア値S6,S12,S21よって、基準クロック
S1の周波数を所望の値に変更することができる。さら
に、コンペア32に設定されたコンペア値S31によっ
て、上記第2状態の期間を変えて、分周クロックS4の
周波数を調整するので、コンペア値S31によっても、
基準クロックS1の周波数を所望の値に変更することが
できる。パラメータの数が増えるので、第3の実施の形
態より分周値を所望の値にすることが容易になる。
【0057】以上、この発明の第1、第2、第3及び第
4の実施の形態を図面により詳述してきたが、具体的な
構成は、上記実施の形態に限られるものではなく、この
発明の要旨を逸脱しない範囲の設計変更等があっても、
この発明に含まれる。例えば、クロック発振器が市販の
水晶発振子を用いて基準クロックS1を発生してもよ
い。また、別の回路で使用しているクロックを基準クロ
ックS1として用いてもよい。
【0058】
【発明の効果】以上、説明したように、この発明の構成
によれば、入力クロックを用いて、周波数のぞれぞれ異
なる第1クロックと第2クロックとを生成し、この後、
上記第1クロックと上記第2クロックとを切り換えて、
出力クロックとする。これにより、上記入力クロックの
周波数を所望の値に変更することができる。また、この
発明の構成によれば、各設定値を調整することにより、
上記入力クロックの周波数を所望の値に変更することが
できる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態である分周器の構
成を示すプロック図である。
【図2】同分周器による比較信号の生成の様子を示す波
形図である。
【図3】同分周器による分周の様子を示す波形図であ
る。
【図4】この発明の第2の実施の形態である分周器の構
成を示すブロック図である。
【図5】同分周器による比較信号の生成の様子を示す波
形図である。
【図6】この発明の第3の実施の形態である分周器の構
成を示すブロック図である。
【図7】同分周器による比較信号の生成の様子を示す波
形図である。
【図8】この発明の第4の実施の形態である分周器の構
成を示すブロック図である。
【図9】同分周器による比較信号の生成の様子を示す波
形図である。
【符号の説明】
1 分周回路(分周手段) 2 セレクタ(切替え手段) 3A カウンタ(切替え制御手段) 3B 比較器(切替え制御手段) 3C コンペア(切替え制御手段)
【手続補正書】
【提出日】平成10年3月30日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0025
【補正方法】変更
【補正内容】
【0025】
【数2】 分周値=×4/6+(1−4/)=16/6
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0027
【補正方法】変更
【補正内容】
【0027】分周値=41×1/3+42×(1−
3)=41.66666 となる。この分周値で48MHzを分周すると、分周ク
ロックS4の平均周波数は、 平均周波数=48/41.66666=1.15200
0 となる。また、前述のように、4MHzを生成するに
は、公知の分周器で48MHzを12分周すればよいの
で、1つの基準クロックをもとに2つの通信速度に
させることが容易にできる。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力クロックを基にして第1クロック及
    び第2クロックを生成する分周手段と、 入力された切替え信号が第1状態を示すとき、前記分周
    手段からの第1クロックを出力クロックとして出力し、
    前記切替え信号が第2状態を示すとき、前記分周手段か
    らの第2クロックを出力クロックとして出力する切替え
    手段と、 前記切替え手段からの出力クロックの周波数に基づい
    て、前記第1状態又は前記第2状態を示す前記切替え信
    号を生成し、生成した前記切替え信号を前記切替え手段
    に出力する切替え制御手段とを備えることを特徴とする
    分周器。
  2. 【請求項2】 前記分周手段は、前記入力クロックを分
    周して前記第1クロックを生成すると共に、前記第1ク
    ロックを生成する際の分周比と異なる値で前記入力クロ
    ックを分周して前記第2クロックを生成することを特徴
    とする請求項1記載の分周器。
  3. 【請求項3】 前記分周手段は、 前記入力クロックを計数してオーバーフローになる毎
    に、該オーバーフローを示す信号を前記第1クロックと
    して出力する第1カウンタと、 予め第1設定値が設定され、前記第1カウンタの計数値
    が前記第1設定値に一致したことを検出する毎に、該検
    出結果を示す信号を前記第2クロックとして出力する第
    1比較手段とを備えることを特徴とする請求項1記載の
    分周器。
  4. 【請求項4】 前記分周手段は、 前記入力クロックを計数する第2カウンタと、 予め第2設定値が設定され、前記第2カウンタの計数値
    が前記第2設定値に一致したことを検出する毎に、該検
    出結果を示す信号を前記第1クロックとして出力する第
    2比較手段と、 予め第3設定値が設定され、前記第2カウンタの計数値
    が前記第3設定値に一致したことを検出する毎に、該検
    出結果を示す信号を前記第2クロックとして出力する第
    3比較手段とを備えることを特徴とする請求項1記載の
    分周器。
  5. 【請求項5】 前記切替え制御手段は、 前記出力クロックを計数する第3カウンタと、 予め第4設定値が設定され、前記第3カウンタの計数値
    が前記第4設定値に一致するか否かによって、前記第1
    状態又は前記第2状態を示す前記切替え信号を生成する
    第4比較手段とを備えることを特徴とする請求項1記載
    の分周器。
  6. 【請求項6】 前記切替え制御手段は、 前記出力クロックを計数する第4カウンタと、 予め第5設定値が設定され、前記第4カウンタの計数値
    が前記第5設定値に一致するか否かによって、前記第1
    状態又は前記第2状態を示す前記切替え信号を生成する
    第5比較手段と、 予め第6設定値が設定され、前記第4カウンタの計数値
    が前記第5設定値に一致すると、前記第4カウンタをリ
    セットする第6比較手段とを備えることを特徴とする請
    求項1記載の分周器。
JP10070527A 1998-03-19 1998-03-19 分周器 Pending JPH11274917A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10070527A JPH11274917A (ja) 1998-03-19 1998-03-19 分周器
TW088104025A TW515142B (en) 1998-03-19 1999-03-16 Frequency divider
DE19911945A DE19911945A1 (de) 1998-03-19 1999-03-17 Frequenzteiler
KR1019990009344A KR100342125B1 (ko) 1998-03-19 1999-03-19 분주기
CN99103070A CN1235408A (zh) 1998-03-19 1999-03-19 分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10070527A JPH11274917A (ja) 1998-03-19 1998-03-19 分周器

Publications (1)

Publication Number Publication Date
JPH11274917A true JPH11274917A (ja) 1999-10-08

Family

ID=13434103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10070527A Pending JPH11274917A (ja) 1998-03-19 1998-03-19 分周器

Country Status (5)

Country Link
JP (1) JPH11274917A (ja)
KR (1) KR100342125B1 (ja)
CN (1) CN1235408A (ja)
DE (1) DE19911945A1 (ja)
TW (1) TW515142B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870942B2 (ja) * 2003-10-20 2007-01-24 ソニー株式会社 データ伝送システム及びデータ伝送装置
DE102004006398B4 (de) 2004-02-10 2006-06-08 Atmel Germany Gmbh Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz
EP1728326A1 (en) * 2004-03-11 2006-12-06 Koninklijke Philips Electronics N.V. Frequency divider
US7379723B2 (en) 2004-07-29 2008-05-27 Silicon Laboratories Inc. Local oscillator and mixer for transceiver
CN102412836B (zh) * 2011-09-30 2013-03-27 杭州电子科技大学 一种双可编程减法分频器
CN110545100A (zh) * 2019-09-29 2019-12-06 曹怡珺 一种低功耗行波分频电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222514A (ja) * 1990-01-26 1991-10-01 Kanzaki Paper Mfg Co Ltd パルス信号発生回路

Also Published As

Publication number Publication date
DE19911945A1 (de) 1999-09-30
KR100342125B1 (ko) 2002-06-26
KR19990078065A (ko) 1999-10-25
CN1235408A (zh) 1999-11-17
TW515142B (en) 2002-12-21

Similar Documents

Publication Publication Date Title
US6525616B1 (en) Circuit for locking an oscillator to a data stream
TW510084B (en) Frequency synthesis circuit
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US6281759B1 (en) Digital frequency generation method and apparatus
US7667544B2 (en) Clock reproducing apparatus
JP2002534832A (ja) 部分分割電荷補償手段を有する周波数シンセサイザ
JPH11312962A (ja) 逓倍回路
JPH11274917A (ja) 分周器
US6844785B2 (en) Phase-lock loop for preventing frequency drift and jitter and method thereof
US10211927B1 (en) Signal processing device and signal processing method
US6346833B1 (en) Frequency multiplier circuit
JPH08125884A (ja) Pll回路
KR100492691B1 (ko) 펄스 스왈로 방식의 위상 제어 루프 회로
JPH09261019A (ja) 同期回路
JP3772668B2 (ja) 位相同期ループを用いた発振回路
JPH08148994A (ja) ディジタルpll回路
EP1006659A1 (en) Timer circuit, sequence generator arrangement, fractional-N PLL and method therefor
JP2002280897A (ja) フルディジタルpll回路
JPH0661848A (ja) 位相同期発振器
JP3296139B2 (ja) Fsk検波回路
JP2002057577A (ja) Pll周波数シンセサイザ
JP3517314B2 (ja) クロック供給装置
JP2005303582A (ja) Pllシンセサイザおよびpllシンセサイザ制御方法
JP2001292058A (ja) クロック分周装置
JP2001177394A (ja) Pll回路