DE19911945A1 - Frequenzteiler - Google Patents
FrequenzteilerInfo
- Publication number
- DE19911945A1 DE19911945A1 DE19911945A DE19911945A DE19911945A1 DE 19911945 A1 DE19911945 A1 DE 19911945A1 DE 19911945 A DE19911945 A DE 19911945A DE 19911945 A DE19911945 A DE 19911945A DE 19911945 A1 DE19911945 A1 DE 19911945A1
- Authority
- DE
- Germany
- Prior art keywords
- value
- clock
- frequency
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Die vorliegende Erfindung betrifft einen Frequenzteiler, der eine Kostenerhöhung verhindert und einen Takt, der eine gewünschte Frequenz hat, aus einem beliebigen Takt erzeugt, wobei eine Frequenzteilungsschaltung (1) ein ersten Frequenzteilungssignal (S2) und ein zweites Frequenzteilungssignal (S3) auf der Basis eines Referenztakts (S1) erzeugt und ein Auswähler (2) das erste Frequenzteilungssignal (S2) von der Frequenzteilungsschaltung (1) als Frequenzteilungstakt (S4) ausgibt, wenn ein Vergleichssignal (S7) einen ersten Zustand angibt, wohingegen das zweite Frequenzteilungssignal (S3) von der Frequenzteilungsschaltung (1) als Frequenzteilungstakt (S4) ausgegeben wird, wenn das Vergleichssignal (S7) einen zweiten Zustand angibt, und wobei weiterhin eine Umschaltsteuereinrichtung (3A, 3B und 3C) ein Umschaltsignal erzeugt, das den ersten Zustand und den zweiten Zustand auf der Basis der Frequenz des Frequenzteilungstakts (S4) von dem Auswähler (2) angibt.
Description
Die vorliegende Erfindung betrifft einen Frequenzteiler zum Tei
len der Frequenz eines Taktes und genauer einen Frequenzteiler
zum Teilen der Frequenz eines Taktes, um einen Takt mit einer
gewünschten Frequenz erzeugen zu können.
Überlicherweise enthält eine Vorrichtung auf der Sendeseite in
einer Datensendevorrichtung mit Start-Stop-Synchronisation eine
Datenpaket-Erzeugungseinrichtung. Die Datenpaket-Sendeeinrich
tung erzeugt ein Paket, das mit einem Kommunikationsprotokoll
definiert wird, und sendet Daten mit der Hilfe des Pakets zu
einer Vorrichtung auf der Empfangsseite. Das vorstehend erwähnte
Datenpaket wird durch Kennzeichnen eines Fehlerkorrekturcodes
und durch Kennzeichnen einer Bestimmungsadresse für die Sendeda
ten erzeugt. Die Datenpaket-Erzeugungseinrichtung enthält für
gewöhnlich eine CPU, mit der das Paket erzeugt wird.
Bei der Übertragung des erzeugten Datenpakets ist es notwendig,
daß das Datenpaket einem Sendetakt folgend gesendet wird, der
eine Frequenz hat, die durch das vorstehend erwähnte Sendeproto
koll spezifiziert wird. Für diesen Zweck enthält die zuvor er
wähnte Vorrichtung, die sich auf der Sendeseite befindet, eine
Sendeeinrichtung in einer nachgeordneten Stufe der Datenpaket-
Erzeugungseinrichtung. Die Sendeeinrichtung sendet das Datenpa
ket unter Verwendung des Sendetakts. Für gewöhnlich erzeugt ein
Taktgenerator in der Datenpaket-Erzeugungseinrichtung einen Re
ferenztakt unter Verwendung eines Quarzoszillators. Im Stand der
Technik tritt nun die Schwierigkeit auf, daß der Sendetakt, den
die Sendeeinrichtung benötigt, häufig mit dem Referenztakt nicht
übereinstimmt.
Um dieses Problem zu lösen, enthält die Sendeeinrichtung eine
Oszillationsschaltung zum Erzeugen des Sendetakts. In einer Kon
figuration enthält die Sendeeinrichtung eine PLL (Phase Locked
Loop) -Schaltung, mit der der Sendetakt aus dem Referenztakt er
zeugt wird.
Zum Beispiel stellt ein Kommunikationsstandard für Infrarot der
IRDA (Infrared Data Association) zwei Kommunikationsmodi bereit:
Der erste hat eine Kommunikationsgeschwindigkeit von 4 Mbps und
der zweite hat eine Kommunikationsgeschwindigkeit von 1,152
Mbps. Um diese beiden Kommunikationsgeschwindigkeiten leicht
einrichten zu können, können einfach zwei Oszillatoren bzw.
Schwingkreise verwendet werden, wobei jedoch die erforderlichen
Kosten für die Teile der beiden Oszillatoren, für das Gebiet,
das von der Fläche der Oszillatoren belegt ist, und für die Ein
stellkosten das Zweifache oder mehr als im Fall eines einzigen
Oszillators betragen. Weiterhin ist es schwierig, kommerziell
einen Quarzoszillator mit einer spezifizierten Frequenz von
1,152 Mbps zu erhalten. Auch wenn er erhältlich sein sollte, ist
er teuer, da seine Stückzahl nur niedrig ist. Wenn eine Resonanz
zwischen einer Spule und einem Kondensator für die Schwingung
verwendet wird, wird zwar die gewünschte Schwingungsfrequenz
eingehalten, aber es ist eine Schaltungsauslegung und eine Fre
quenzeinstellung zum Verhindern notwendig, daß sich die Frequenz
aufgrund von Schwankungen der Temperatur und der Versorgungs
spannung ändert.
In dem Fall, daß die Takte, die den beiden Sendegeschwindigkei
ten entsprechen, unter Verwendung eines einzigen Oszillators er
zeugt werden, kann ein Takt mit dem kleinsten gemeinsamen Viel
fachen der beiden Sendegeschwindigkeiten erzeugt werden, d. h.,
ein Takt mit 4,608 GHz. Unter der Voraussetzung, daß die Fre
quenz dieses Taktes durch 4000 dividiert wird, wird ein 1,152
MHz Takt erhalten, und weiterhin wird unter der Voraussetzung,
daß der 4,608 GHz Takt durch 1152 geteilt wird, ein 4 MHz Takt
erhalten.
Die Oszillationsfrequenz ist jedoch sehr hoch und unter der Vor
aussetzung, daß diese Frequenz mit einer halbleiterintegrierten
Schaltung realisiert werden soll, werden zwei Schritte eines
Herstellungsvorgangs für mehrere 10 MHz und ein Herstellungspro
zeß für mehrere GHz benötigt, was erhöhte Herstellungskosten er
gibt.
Es entsteht jedoch noch ein weiteres Problem, das darin besteht,
daß, da viele hohe Frequenzen verwendet werden, ein verbrauchter
Strom erhöht wird, der durch die Frequenzteilungsschaltung ge
leitet wird. Auch wenn eine PLL-Schaltung anstelle der Frequenz
teilungsschaltung verwendet wird, kann dieses Problem auftreten.
Als weiteres Verfahren kann die Konfiguration verwendet werden,
bei der eine Oszillationsfrequenz von zum Beispiel 48 MHz ver
wendet wird, um die beiden Kommunikationsgeschwindigkeiten zu
erzeugen. Wenn diese Frequenz durch 12 geteilt wird, wird genau
ein 4 MHz Takt erhalten. Wenn sie aber durch 41 geteilt werden
würde, würde ein 1,170 MHz Takt resultieren und, wenn sie durch
42 geteilt werden würde, würde ein 1,140 MHz Takt resultieren.
Unter der Voraussetzung, daß 1,152 MHz verwendet werden, ist ein
Fehler von 1% bezüglich den 1,152 MHz gegeben, was so lange
kein Problem ist, so lange die Datenpaketlänge kurz ist. Aber
wenn ein langes Datenpaket gesendet wird, kommen die Daten an
einem Endpunkt, zum Beispiel, wenn 100 Byte von Daten gesendet
werden, um ungefähr einen Takt abweichend von dem vorgegebenen
Timing verzögert an. Die Vorrichtung auf der Empfangsseite kann
deshalb die richtigen Daten nicht wiedergewinnen.
Die vorliegende Erfindung wurde gemacht, um die zuvor erwähnten
Probleme des Stands der Technik zu lösen und hat die Aufgabe,
einen Frequenzteiler bereitzustellen, bei dem weder die Kosten
noch der Herstellungsaufwand erhöht wird und der einen Takt mit
einer gewünschten Frequenz aus einem beliebigen Takt erzeugen
kann.
Diese Aufgabe wird durch den Frequenzteiler des Anspruchs 1 ge
löst. Demnach umfaßt ein Frequenzteiler gemäß der vorliegenden
Erfindung eine Frequenzteilungseinrichtung zum Erzeugen eines
ersten Takts und eines zweiten Taktes auf der Basis eines Ein
gangstakts, eine Umschalteinrichtung zum Ausgeben des ersten
Taktes von der Frequenzteilungseinrichtung als einen Ausgang
stakt, wenn ein eingegebenes Umschaltsignal einen ersten Zustand
angibt, und weiterhin zum Ausgeben des zweiten Taktes von der
Frequenzteilungseinrichtung als einen Ausgangstakt, wenn das zu
vor erwähnte Umschaltsignal einen zweiten Zustand angibt, und
eine Umschaltsteuereinrichtung zum Erzeugen des Umschaltsignals,
das den ersten Zustand oder den zweiten Zustand angibt, und zum
Ausgeben des erzeugten Umschaltsignals zu der Umschalteinrich
tung auf der Basis der Frequenz des Ausgangstaktes von der Um
schalteinrichtung.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfin
dung ist der Frequenzteiler der Erfindung mit dem Merkmal verse
hen, daß die Frequenzteilungseinrichtung die Frequenz des Ein
gangstaktes bzw. eingegebenen Takts herunterteilt, um den er
wähnten ersten Takt zu erzeugen, und die Frequenz des Eingang
staktes mit einem unterschiedlichen Wert gegenüber einem Fre
quenzteilungsquotienten beim Erzeugen des ersten Taktes zu tei
len, um den zweiten Takt zu erzeugen.
Gemäß einer bevorzugten Ausführungsform weist ein Frequenzteiler
der Erfindung weiterhin auf: einen ersten Zähler zum Ausgeben
immer dann, wenn der Eingangstakt gezählt wird und ein Überlauf
vorliegt, eines Signals, das den Überlauf angibt, als den ersten
Takt und eine erste Vergleichseinrichtung, in der ein erster
Setzwert zuvor gesetzt wurde, zum Ausgeben jedesmal dann, wenn
es detektiert wird, daß der Zählwert des ersten Zählers mit dem
ersten Setzwert übereinstimmt, eines Signals, das das Detekti
onsergebnis angibt, als den zweiten Takt.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfin
dung umfaßt ein Frequenzteiler weiterhin: einen zweiten Zähler
zum Zählen des Eingangstaktes, eine zweite Vergleichseinrich
tung, in der ein zweiter Setzwert zuvor gesetzt wurde, zum Aus
geben immer dann, wenn es detektiert wird, daß der Zählwert des
zweiten Zählers mit dem zuvor erwähnten zweiten Setzwert über
einstimmt, eines Signales, das das Detektionsergebnis als den
ersten Takt angibt, und eine dritte Vergleichseinrichtung, in
der ein dritter Setzwert zuvor gesetzt wird, zum Ausgeben immer
dann, wenn es detektiert wird, daß der Zählwert des zweiten Zäh
lers mit dem dritten Setzwert übereinstimmt, eines Signales, das
das Detektionsergebnis angibt, als den zweiten Takt.
Ein Frequenzteiler der Erfindung hat eine Umschalt-Steuerein
richtung, die bevorzugt weiterhin aufweist: einen dritten Zähler
zum Zählen des Ausgangstaktes und eine vierte Vergleichseinrich
tung, in der ein vierter Setzwert zuvor gesetzt wird, zum Erzeu
gen des Umschaltsignales, das den ersten Zustand oder den zwei
ten Zustand angibt, in Abhängigkeit davon, ob der Zählwert des
dritten Zählers mit dem Setzwert übereinstimmt oder nicht.
Ein Frequenzteiler der Erfindung ist mit einer Umschalt-Steu
ereinrichtung versehen, die weiterhin vorzugsweise aufweist:
einen vierten Zähler zum Zählen des Ausgangstaktes, eine fünfte
Vergleichseinrichtung, der ein fünfter Setzwert zuvor zugeführt
wird, zum Erzeugen des Umschaltsignals, das den ersten Zustand
oder den zweiten Zustand in Abhängigkeit davon angibt, ob der
Zählwert des vierten Zählers mit dem fünften Setzwert überein
stimmt, und eine sechste Vergleichseinrichtung, der ein sechster
Setzwert zuvor zugeführt wird, zum Zurücksetzen des vierten Zäh
lers, wenn der Zählwert des vierten Zählers mit dem fünften Set
zwert übereinstimmt.
Weitere vorteilhafte Weiterbildungen der vorliegenden Erfindung
sind den Unteransprüchen zu entnehmen. Weitere Vorteile, vor
teilhafte Weiterbildungen und Anwendungsmöglichkeiten der vor
liegenden Erfindung werden aus der nachfolgenden Beschreibung
von bevorzugten Ausführungsformen der Erfindung in Verbindung
mit den beiliegenden Zeichnungen ersichtlich.
Es zeigen:
Fig. 1 ein Blockdiagramm, das den Aufbau eines Frequenzteilers
gemäß einer ersten bevorzugten Ausführungsform der vor
liegenden Erfindung zeigt und erläutert;
Fig. 2 eine Ansicht von Signalverläufen, die die Situation der
Erzeugung eines Vergleichssignals durch den Frequenztei
ler der Fig. 1 zeigt und erläutert;
Fig. 3 eine Ansicht von Signalverläufen, die die Situation der
Frequenzteilung mittels des Frequenzteilers der Fig. 1
zeigt;
Fig. 4 ein Blockdiagramm, das den Aufbau eines Frequenzteilers
gemäß einer zweiten, bevorzugten Ausführungsform der vor
liegenden Erfindung zeigt und erläutert;
Fig. 5 Ansichten von Signalverläufen, die die Situation der Er
zeugung eines Vergleichssignals durch den Frequenzteiler
der Fig. 4 zeigen;
Fig. 6 ein Blockdiagramm, das den Aufbau eines Frequenzteilers
gemäß einer dritten bevorzugten Ausführungsform der vor
liegenden Erfindung zeigt und erläutert;
Fig. 7 eine Ansicht von Signalverläufen, die die Situation der
Erzeugung eines Vergleichssignals durch den Frequenztei
ler der Fig. 6 zeigt;
Fig. 8 ein Blockdiagramm, das den Aufbau eines Frequenzteilers
gemäß einer vierten, bevorzugten Ausführungsform der vor
liegenden Erfindung zeigt; und
Fig. 9 eine Ansicht von Signalverläufen, die die Situation der
Erzeugung eines Vergleichssignals durch den Frequenztei
ler der Fig. 8 zeigt.
Unter Bezugnahme auf die beiliegenden Zeichnungen werden einige
bevorzugte Ausführungsformen der vorliegenden Erfindung nachfol
gend detaillierter beschrieben.
Fig. 1 ist ein Blockdiagramm, das schematisch den Aufbau eines
Frequenzteilers gemäß einer ersten bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt.
Fig. 2 ist eine Ansicht mit Signalverläufen, die die Situation
bei der Erzeugung eines Vergleichssignals durch den Frequenztei
ler von Fig. 1 zeigt. Fig. 3 ist eine Ansicht mit Signalverläu
fen, die den Vorgang bei der Frequenzteilung durch den Frequenz
teiler erläutern. In der Fig. 1 geben dünne Signallinien S2, S3
einzelne Signalleitungen an und die dicken Signalleitungen S5,
S6 kennzeichnen jeweils eine Vielzahl von Signalleitungen.
Der Frequenzteiler wird in einer Sendeeinrichtung zum Senden
eines (Daten) Pakets bei einem spezifizierten Sendetakt in einer
Sendevorrichtung (nicht gezeigt) in Übereinstimmung mit z. B.
einer Start-Stop-Synchronisation verwendet.
Wie in Fig. 1 gezeigt ist, wird ein Referenztakt S1, der als ein
Eingangstakt eingegeben wird, an die Frequenzteilungsschaltung 1
angelegt, in der er in der Frequenz geteilt wird. Der Referenz
takt S1 wird aus der Schwingung eines Taktgenerators (nicht ge
zeigt) in der zuvor erwähnten Vorrichtung, die sich auf der Sen
deseite befindet, erhalten. Die Frequenzteilungsschaltung 1 er
zeugt ein Frequenzteilungssignal S2 durch Dividieren der Fre
quenz des Referenztakts S1 durch D1 (eine ganze Zahl) in Über
einstimmung mit einem zuvor gesetzten Frequenzteilungsquotienten
und sendet das Frequenzteilungssignal S2 an einen Eingangsan
schluß eines Auswählers 2. Die Frequenzteilungsschaltung 1 er
zeugt weiterhin ein Frequenzteilungssignal S3 durch Teilen der
Frequenz des Referenztaktes S1 durch D2 (eine ganze Zahl) in
Übereinstimmung mit dem zuvor gesetzten Frequenzteilungsquo
tienten und sendet es zu dem anderen Eingangsanschluß 2B des
Auswählers 2.
Der Auswähler 2 dient dazu, einen Umschaltbetrieb zwischen dem
Frequenzteilungssignal S2, das an dem Anschluß 2A eingegeben
wird, und dem Frequenzteilungssignal S3, das an dem Anschluß 2B
eingegeben wird, auf der Basis eines Vergleichssignals S7 von
einem Vergleicher 3B auszuführen. Genauer verwendet der Auswäh
ler 2 das Vergleichssignal S7 als Umschaltsignal. Wenn das Ver
gleichssignal S7 einen Wert "0" hat, gibt der Auswähler 2 das
Frequenzteilungssignal S2, das an dem Anschluß 2A eingegeben
wird, als den Frequenzteilungstakt S4 aus. Im Unterschied hierzu
gibt, wenn das Vergleichssignal S7 gleich "1" ist, der Auswähler
2 das Frequenzteilungssignal S3, das an dem Anschluß 2B eingege
ben wird, als den Frequenzteilungstakt S4 aus. Der Frequenztei
lungstakt S4, der derart erzeugt wird, wird als der zuvor er
wähnte Sendetakt der Sendeeinrichtung verwendet.
Ein Zähler 3A, der mit dem Vergleicher 3B und dem Auswähler 2
verbunden ist, ist ein m-adic Zähler (bzw. ein asynchroner Zäh
ler mit zwei Eingängen) zum Zählen des Frequenzteilungstaktes
S4, der von dem Auswähler 2 ausgegeben wird. Der Zähler 3A gibt
einen Zählwert S5, der einem gezählten Ergebnis entspricht, in
den Vergleicher 3B ein. Da der Zähler 3A ein m-adic Zähler, gibt
er "0" bis "m-1" als Zählwert S5 aus. Wenn der Zählwert S5, der
ein Ergebnis des Zählens des Frequenzteilungstaktes S4 ist, mit
"m-1" übereinstimmt, liegt ein Überlauf des Zählers 3A vor. Der
Zähler 3A löscht (clear) dann den Zählwert S5 und startet mit
dem Zählen des Frequenzteilungstaktes S4 von dem Anfangszustand
"0" aus.
Ein Vergleichswertgeber 3C (compare), der mit dem Vergleicher 3B
verbunden ist, sendet einen Vergleichswert S6 zum Teilen der
Frequenz des Referenztaktes S1 zu dem Teiler 3B. Der Vergleichs
wert S6 ist ein Setzwert bzw. gesetzter Wert, der zuvor in dem
Vergleichswertgeber 3C gesetzt wurde, wobei dieser Wert kleiner
als der maximale Zählwert "m-1" sein muß.
Der Vergleicher 3B erzeugt das Vergleichssignal S7 auf der Basis
des Vergleichswertes S6 von dem Vergleichswertgeber 3C. Genauer
vergleicht der Vergleicher 3B, wie in der Fig. 2 gezeigt ist,
den Zählwert S5 und den Vergleichswert S6 miteinander. Wenn der
Zählwert S5 kleiner als der Vergleichswert S6 ist, erzeugt der
Vergleicher 3B das Vergleichssignal S7 mit einem Wert "0", der
einen ersten Zustand angibt. Wenn der Zählwert S5 den Ver
gleichswert S6 überschreitet, erzeugt der Vergleicher 3B das
Vergleichssignal S7 mit einem Wert "1", der einen zweiten Zu
stand angibt.
Der Vergleicher 3B erzeugt das Vergleichssignal S7 als solches
und ändert Intervalle des ersten Zustands und des zweiten Zu
stands durch Ändern des Vergleichswertes S6 des Vergleichswert
gebers 3C.
Nachfolgend wird der Betrieb der ersten Ausführungsform der vor
liegenden Erfindung beschrieben. Wie in der Fig. 3 gezeigt ist,
erzeugt der Taktgenerator den Referenztakt S1, wobei dieser Takt
wiederum der Frequenzteilungsschaltung 1 eingegeben wird. Auf
der Basis des Referenztakts S1 erzeugt die Frequenzteilungs
schaltung 1 das Frequenzteilungssignal S2 und das Frequenztei
lungssignal S3 und diese erzeugten Frequenzteilungssignale S3
und S2 werden dem Auswähler 2 an seinem Anschluß 2A bzw. seinem
Anschluß 2B eingegeben. Es wird nun davon ausgegangen, daß der
Zähler 3A ein 6-adic Zähler ist und daß das Frequenzteilungssig
nal S2 erhalten wird, indem die Frequenz des Referenztaktes S1
durch 2(D1) geteilt wird und das Frequenzteilungssignal durch
Teilen der Frequenz des gleichen Taktes S1 durch 4(D2) geteilt
wird. Die Frequenzteilungsschaltung 1 erzeugt das Frequenztei
lungssignal S2 durch Zählen des Referenztakts S1 und durch Er
zeugen eines Impulses, d. h., des Frequenzteilungssignals S2,
wenn der Referenztakt S1 gleich "1" ist, für eine Dauer bzw. Pe
riode, wenn der Zählwert gleich "2" ist, und löscht den Zähl
wert.
Ähnlich erzeugt die Frequenzteilungsschaltung 1 das Frequenztei
lungssignal S3 durch Zählen des Referenztaktes S1 und durch Er
zeugen eines Impulses, d. h., des Frequenzteilungssignals S3,
wenn der Referenztakt S1 gleich "1" ist, für eine Zeitdauer bzw.
Periode, wenn der Zählwert gleich "4" ist, und löscht den Zähl
wert.
Im Unterschied hierzu gibt der Vergleicher 3B das Vergleichssig
nal S7 mit einem Wert "0", der den zuvor erwähnten ersten Zu
stand angibt, in den Auswähler 2 ein. Auf der Basis des Ver
gleichssignals S7 gibt der Auswähler 2 das Frequenzteilungssignal
S2 als den Frequenzteilungstakt S4 aus. Der Zähler 3A zählt den
Frequenzteilungstakt S4 und gibt den Zählwert S5, der ein Zäh
lergebnis ist, in den Vergleicher 3B ein. In dem Vergleichswert
geber 3C wurde zuvor "3" als Vergleichswert S6 gesetzt und der
Vergleichswertgeber 3C gibt den Vergleichswert S6 in den Ver
gleicher 3B ein. Der Vergleicher 3B vergleicht den Zählwert S5
von dem Zähler 3A und den Vergleichswert S6 miteinander. Wenn
der Zählwert S5 kleiner als der Vergleichswert S6 ist, erzeugt
der Vergleicher 3B ein Vergleichssignal S7 mit einem Wert "0",
der den ersten Zustand angibt, und gibt es in den Auswähler 2
ein.
Wie in Fig. 3 gezeigt ist, wird der Zählwert des Zählers 3A zum
Zeitpunkt t0 gelöscht (cleared) und sein Ausgang wird "0". Da
der Ausgang des Vergleichers S7 gleich "0" ist, gibt der Auswäh
ler 2 das Frequenzteilungssignal S2 als das Taktsignal S4 aus.
Zum Zeitpunkt t1, wenn der Referenztakt S1 "1" wird, wird das
Frequenzteilungssignal S2 auch "1". Zum Zeitpunkt t2, wenn der
Referenztakt "1" wird, wird das Frequenzteilungssignal S2 zu "0"
und an einer hinteren bzw. abfallenden Flanke zählt der Zähler
3A bis auf "1" hoch.
Beim Zeitpunkt t3, wenn der Referenztakt S1 "1" wird, werden die
Frequenzteilungssignale S2 und S3 auch "1". Zum Zeitpunkt t4,
wenn der Referenztakt S1 "1" wird, wird das Frequenzteilungssig
nal S2 "0" und der Zähler 3A wird bei einer abfallenden Flanke
des Frequenzteilungssignals S2 auf "2" inkrementiert.
Bei den Zeitpunkten t5 bis t7 wird der gleiche Betrieb wieder
holt.
Zum Zeitpunkt t8, wenn der Zählwert S5 des Zählers 3A auf "4"
inkrementiert wird und den Vergleichswert S6 überschreitet,
d. h., den Wert 3, erzeugt der Vergleicher 3B ein Vergleichssig
nal S7 mit einem Wert von "1", der den zweiten Zustand angibt,
und gibt es dem Auswähler 2 ein. Auf der Basis des Vergleichs
signals S7 gibt der Auswähler das Frequenzteilungssignal S3 als
Frequenzteilungstakt S4 aus.
Zum Zeitpunkt t16, wenn der Zählwert S5 des Frequenzteilungstak
tes S4 überläuft, löscht der Zähler 3A den Zählwert S5 auf "0"
und beginnt mit dem Zählen des Frequenzteilungstaktes S4 von dem
Anfangszustand aus. Der Zählwert S5 wird kleiner als der Ver
gleichswert S6 von "3" und der Vergleicher 3B erzeugt das Ver
gleichssignal S7 mit einem Wert "0", der den ersten Zustand an
gibt.
Danach werden auf der Basis des Vergleichssignals S7 bzw. in Ab
hängigkeit von dem Vergleichssignal von dem Vergleicher 3B das
Frequenzteilungssignal S2 im ersten Zustand und das Frequenztei
lungssignal S3 im zweiten Zustand wiederholt ausgegeben.
Der Frequenzteilungstakt S4 wird somit mit dem Frequenzteilungs
signal S2 in dem ersten Zustand und dem Frequenzteilungssignal
S3 in dem zweiten Zustand erzeugt, wobei der Takt S4 eine Fre
quenz hat, die durch Teilen der Frequenz des Referenztakts S1
durch ein Frequenzteilungsverhältnis bzw. -quotienten (nachfol
gend als Frequenzteilungswert bezeichnet) erhalten wird, das
durch die folgende Formel (1) wiedergegeben wird:
Frequenzteilungswert = CLK1.(COP1/CON1) + CLK2.(1 - (COP1/CON1)) (1)
In der Formel (1) ist "CLK1" ein Frequenzteilungswert des Fre
quenzteilungssignals S2 und "CLK2" ist ein Frequenzteilungswert
des Frequenzteilungssignals S3.
"CON1" ist ein Überlaufwert des Zählers 3A. Wenn der Zähler 3A
ein m-adic Zähler ist, hat "CON1" den Wert "m". "COP1" ist der
Vergleichswert S6. Wenn als Vergleichswert S6 "a" gesetzt ist,
der 0 als Anfangswert annimmt, nimmt "COP1" einen Wert "a + 1"
an. Wenn z. B. "3" als Vergleichswert S6 gesetzt ist, hat "COP1"
einen Wert "4".
Im Fall der Fig. 3 hat "CLK1" einen Wert "2", da das Frequenz
teilungssignal S2 eine Frequenz hat, die durch Teilen des Refe
renztakts S1 durch 2 erhalten wird, und das Frequenzteilungssig
nal S3 hat eine Frequenz, die durch Teilung des Referenztakts S1
durch 4 erhalten wird. Da der Zähler 3A ein 6-adic Zähler ist,
hat "CON1" einen Wert von "6". Weiterhin nimmt, da im Fall der
Fig. 3 der Vergleichswertgeber 3C auf "3" als Vergleichswert S6
gesetzt ist, "COP1" den Wert "4" an. Auf der Basis dieser Werte
ergibt sich der Frequenzteilungswert im Fall der Fig. 3 unter
Verwendung der Formel (1) zu:
Frequenzteilungswert = 2 × 4/6 + 4 × (1 - 4/6) = 16/6
Zum Beispiel werden ein Frequenzteilungssignal, das durch Tei
lung der Frequenz des 48 MHz Referenztakts S1 durch 41 erhalten
wird, und ein Frequenzteilungssignal S3 erzeugt, das durch Tei
lung des Referenztakts durch 42 erhalten wird, und es wird vor
ausgesetzt, daß der Zählwert 3A ein 3-adic Zähler ist, und wei
terhin wird davon ausgegangen, daß der Vergleichswert S6 gleich
"0" ist:
Frequenzteilungswert = 41 × 1/3 + 42 × (1 - 1/3) = 41,66666
Wenn 48 MHz durch den Frequenzteilungswert geteilt werden, ist
die Durchschnittsfrequenz des Frequenzteilungstakts S4 wie
folgt:
Durchschnittsfrequenz = 48/41.66666 = 1,152000
Weiterhin können, wie zuvor beschrieben wurde, zur Erzeugung von
4 MHz 48 MHz durch 12 unter der Verwendung des bekannten Fre
quenzteilers geteilt werden. Es wird somit leicht erreicht, daß
zwei Sendegeschwindigkeiten auf der Basis eines Referenztakts
sichergestellt werden.
In Übereinstimmung mit der vorliegenden Erfindung kann die Fre
quenz des Frequenzteilungstakts S4 auf der Basis des Vergleichs
wertes S6, der in dem Vergleichswertgeber 3C gesetzt ist, derart
geändert werden, daß die gewünschte Frequenz durch Teilen der
Frequenz des Referenztakts S1 sichergestellt wird. Weiterhin
kann die Frequenz des Referenztakts S1 derart geändert werden,
daß ein kommerzieller Quarzoszillator zum Erzeugen des Referenz
takts S1 erhältlich ist. Es kann folglich verhindert werden, daß
die Datensendevorrichtung kostenaufwendig wird.
Da die Frequenz des Referenztakts S1 geändert werden kann, ist
weiterhin ein Takt, der durch eine andere Schaltung verwendet
wird, als Referenztakt S1 verwendbar.
Es wird darauf hingewiesen, daß die Frequenzteilungswerte für
die Frequenzteilungssignale S3, S2 beliebige ganze Zahlen anneh
men können, aber eine Differenz zwischen diesen beiden Frequenz
teilungswerten kann auch kleiner sein. Unter der Voraussetzung,
daß die Frequenzteilungswerte der Frequenzteilungssignale S2, S3
sehr unterschiedlich sind, können Schwankungen der Periode bzw.
Dauer des Frequenzteilungstakts S4, d. h. der Jitter, nachteilig
erhöht werden, wenn diese Signale in dem Auswähler 2 umgeschal
tet werden und von diesem ausgegeben werden. Die Frequenztei
lungswerte der Frequenzteilungssignale S2, S3 sind deshalb be
vorzugterweise benachbarte ganze Zahlen. Ein Frequenzunterschied
zwischen den Frequenzteilungssignalen S2, S3 sollte reduziert
sein, da dann auch der Jitter reduziert ist.
Auf der anderen Seite kann unter der Voraussetzung, daß dieser
Jitter mehr oder weniger zugelassen ist und auch der Frequenzun
terschied zwischen den Frequenzteilungssignalen S2, S3 mehr oder
weniger zulässig ist, die Anzahl der Stufen des Frequenzteilers
zum Erzeugen der Frequenzteilungssignale S2, S3 reduziert wer
den.
Der maximale Zählwert "m" des Zählers 3A sollte auch kleiner als
die Datenpaketlänge der Sendedaten sein. Unter der Vorausset
zung, daß der maximale Zählwert "m" größer als die Datenpaket
länge ist, wird ein Fehler zwischen dem Frequenzteilungstakt S4,
der gerade vor dem Umschalten des Auswählers 2 vorliegt, und dem
Takt, der ursprünglich vorhanden war, derart erhöht, daß eine
Wahrscheinlichkeit auftritt, daß Daten fälschlich auf der Emp
fangsseite moduliert bzw. demoduliert werden. Der maximale Zähl
wert "m" ist vorzugsweise deshalb gleich der Hälfte der Datenpa
ketlänge oder kleiner.
Obwohl in der vorliegenden ersten Ausführungsform der Erfindung,
wenn der Zählwert S5 den Vergleichswert S6 in dem Vergleicher 3B
überschreitet, das Vergleichssignal S6 derart beschrieben wurde,
daß es den zweiten Zustand annimmt, kann das Vergleichssignal S6
in den zweiten Zustand gebracht werden, unter der Voraussetzung,
daß der Zählwert S5 gleich dem Vergleichswert S6 oder größer
wird. Obwohl die Frequenzteilungssignale S3, S2 so beschrieben
wurden, daß ein Impuls derart erzeugt wird, daß der Referenztakt
S1 "1" für eine Periode bzw. Dauer ist und der Zählwert hier
durch gelöscht wird, kann unter der Voraussetzung, daß eine an
steigende Flanke als Takt verwendet wird, ein Impuls mit einem
50% Tastverhältnis erzeugt werden.
Weiterhin kann der maximale Zählwert "m" des Zählers 3A und der
Vergleichswert S6 festgelegt sein oder sie können bezüglich ih
rer Setzwerte von einer CPU geändert werden.
Die Fig. 4 ist ein Blockdiagramm, das schematisch den Aufbau
eines Frequenzteilers gemäß einer zweiten bevorzugten Aus
führungsform der vorliegenden Erfindung zeigt. Die Fig. 5 zeigt
Ansichten von Signalverläufen, die die Erzeugung des Vergleichs
signals in dem Frequenzteiler der Fig. 4 erläutern.
In der Fig. 4 weist der vorliegende Frequenzteiler einen Auswäh
ler 2, Zähler 3A und 11, Vergleicher 3B und 12 und Vergleichs
wertgeber 3C und 13 auf und anstelle der Frequenzteilungsschal
tung 1 gibt es einen Zähler 11, einen Vergleicher 12 und einen
Vergleichswertgeber 13. In der Figur sind gleiche Bezugszeichen
für ähnliche bzw. gleiche Komponenten wie in der Fig. 1 verwen
det. Die diesbezügliche Beschreibung wird deshalb zur Vermeidung
von Wiederholungen nachfolgend weggelassen.
In der Fig. 4 ist der Zähler 11 ein n-adic Zähler zum Zählen des
Referenztakts S1 und zum Ausgeben von "0" bis "n - 1" als Zähl
wert. Der Zähler 11 gibt einen Zählwert S11, der ein Zählergeb
nis ist, in den Vergleicher 12 ein. Da der Zähler 11 der n-adic
Zähler ist, ist ein designierter Wert "n - 1" zuvor in dem Zäh
ler 11 gesetzt. Wenn der Zählwert S11 des Referenztakts S1 mit
dem designierten Wert übereinstimmt, gibt der Zähler 11 einen
Impuls aus und der Zähler 11 hat einen Überlauf beim nächsten
Takt. Der Zähler 11 löscht dann den Zählwert S11 und startet da
mit, den Referenztakt S1 von einem Anfangszustand aus zu zählen.
Der Zählwert S11 ist als rechteckiger Verlauf in der Fig. 5(a)
eingezeichnet, der fortgesetzt in der Fig. 5(b) gezeigt ist.
Genauer wird der Zählwert S11 schrittweise mit dem Zeitablauf
geändert und, wenn der Zählwert S11 mit dem Vergleichswert S12
übereinstimmt, werden Impulse P1 erzeugt. Der Zählwert S11 wird
auf "0" gelöscht bzw. zurückgesetzt, sobald der nächste Refe
renztakt S1 eingegeben wird.
Der Zähler 11 verwendet einen Impuls des Frequenzteilungstakts
S4, der von dem Auswähler 2 ausgegeben wird, als Löschsignal
(clear signal). Genauer wird, sobald der Impuls des Frequenztei
lungstakts S4 in einen Anschluß CSR des Zählers 11 eingegeben
wird, der Zähler 11 in einen Anfangszustand gelöscht bzw. zu
rückgesetzt. Der Zähler 11 erzeugt Impulse, wenn der Überlauf
auftritt und das Löschen auftritt und gibt die Impulse in den
Anschluß 2A des Auswählers 2 als Frequenzteilungssignal S13 ein.
Der Vergleichswertgeber 13 gibt einen Vergleichswert S12 zum Er
zeugen des Frequenzteilungssignals S14 ein. Der Vergleichswert
ist ein Setzwert, der zuvor in dem Vergleichswertgeber 13 ge
setzt wurde.
Der Vergleicher 12 erzeugt ein Vergleichssignal auf der Basis
des Zählwerts S11 von dem Zähler 11 und des Vergleichswertes S12
von dem Vergleichswertgeber 13. Genauer vergleicht der Verglei
cher 12 den Zählwert S11 mit dem Vergleichswert S12 und erzeugt
das Vergleichssignal mit dem Wert "0", wenn der Zählwert S11
kleiner als der Vergleichswert S12 ist. Wenn der Zählwert S11
mit dem Vergleichswert S12 übereinstimmt, erzeugt der Ver
gleichswertgeber S12 einen Vergleichssignal-Impuls. Der Verglei
cher 12 ändert das Timing, um die Vergleichssignal-Impulse in
Antwort auf den Vergleichswert S12 von dem Vergleichswertgeber
13 zu erzeugen. Der Vergleicher 12 gibt das Vergleichssignal,
das so erzeugt wurde, in den Anschluß 2B des Auswählers 2 als
Frequenzteilungssignal S14 ein.
Nachfolgend wird der Betrieb der zweiten Ausführungsform der
vorliegenden Erfindung beschrieben. Wenn der Taktgenerator
(nicht gezeigt) einen Referenztakt S1 erzeugt, wird der Refe
renztakt S1 in den Zähler 11 eingegeben. Wie in der Fig. 5A ge
zeigt ist, zählt der Zähler 11 den Referenztakt S1 und wenn der
Überlauf OF1 auftritt, erzeugt er einen Impuls P1, der später
beschrieben wird. In dem Vergleichswertgeber 13 wird der Ver
gleichswert S12 zuvor gesetzt und er gibt den Vergleichswert S12
dem Vergleicher 12 ein.
Der Vergleicher 12 vergleicht den Zählwert S11 von dem Zähler 11
mit dem Vergleichswert S12 von dem Vergleichswertgeber 13. Wenn
der Zählwert S11 kleiner als der Vergleichswert S12 ist, erzeugt
der Vergleicher 12 das Vergleichssignal "0".
Der Zählwert S11 wird danach erhöht und, wenn der Zählwert S11
mit dem Vergleichswert S12 übereinstimmt, erzeugt der Verglei
cher 12 den Vergleichssignal-Impuls. Der Vergleicher 12 gibt das
Vergleichssignal dem Auswähler 2 als Frequenzteilungssignal S14
ein. Der erzeugte Impuls ist ein Impuls P2, der in der Fig. 5
(a) gezeigt ist und später erläutert wird.
Im Unterschied hierzu gibt der Vergleicher 3B das Vergleichssig
nal S7 mit einem Wert "0", der den ersten Zustand angibt, in den
Auswähler 2 ein. Der Auswähler 2 gibt das Frequenzteilungssignal
S13 von dem Zähler 11 als das Frequenzteilungssignal S4 auf der
Basis des Vergleichssignals S7 aus.
Daraufhin erzeugt der Zähler 11 den früheren Impuls P1 für jeden
Überlauf F1, der durch das Hochzählen des Referenztakts S1 ver
ursacht wird. Das Frequenzteilungssignal S13, das den Impuls P1
enthält, wird von dem Auswähler 2 als der Frequenzteilungstakt
S4 ausgegeben.
Der Zählwert S5 des Zählers 3A wird daraufhin erhöht und, wenn
der Zählwert S5 den Vergleichswert S6 überschreitet, erzeugt der
Vergleicher 3B das Vergleichssignal S7 mit einem Wert "1", der
den zweiten Zustand angibt, und gibt es dem Auswähler 2 ein. Der
Auswähler 2 gibt das Frequenzteilungssignal S14 als den Fre
quenzteilungstakt S4 auf der Basis des Vergleichssignals S7 aus.
Im Unterschied hierzu wird in dem Vergleichswertgeber 13 der
Vergleichswert S12 zuvor gesetzt und der Vergleichswertgeber 13
gibt den Vergleichswert S12 in den Vergleicher 12 ein. Der Ver
gleicher 12 vergleicht den Zählwert S11 von dem Zähler 11 mit dem
Vergleichswert S12 von dem Vergleichswertgeber 13. Wenn der
Zählwert S11 niedriger als der Vergleichswert S12 ist, erzeugt
der Vergleicher 12 das Vergleichssignal mit dem Wert "0".
Danach wird der Zählwert S11 erhöht und, wenn der Zählwert S11
mit dem Vergleichswert S12 übereinstimmt, erzeugt der Verglei
cher 12 das Vergleichssignal mit einem Impuls P2, der in der
Fig. 5 (a) gezeigt ist, und gibt das erzeugte Vergleichssignal
in den Auswähler 2 als Frequenzteilungssignal S14 ein. Der Ver
gleicher 12 erzeugt den Impuls P2 immer dann, wenn der Zählwert
S11 mit dem Vergleichswert S12 übereinstimmt. Das Frequenztei
lungssignal S14, das den Impuls P2 enthält, wird von dem Auswäh
ler 2 als Frequenzteilungstakt S4 ausgegeben. Gleichzeitig wird
der Zähler 11 mit dem Impuls P2 in seinen Anfangszustand zurück
gesetzt. Danach werden das Ausgeben des Frequenzteilungssignals
S13 mit dem ersten Zustand und das Ausgeben des Frequenztei
lungssignals S14 mit dem zweiten Zustand auf der Basis des Ver
gleichssignals S7 von dem Vergleicher 3B wiederholt, um den Fre
quenzteilungstakt S4 zu erzeugen.
Der Frequenzteilungstakt S4 nimmt deshalb eine Frequenz an, die
durch Teilen des Referenztakts S1 durch einen Frequenzteilungs
wert erhalten wird, der durch die nachfolgende Formel (2) ange
geben ist:
Frequenzteilungswert = (COP1.CON2 + COP2.(CON1 - COP1))/CON1 (2)
In der Formel (2) ist "CON2" ein Wert zum Löschen des Zählers
11. Wenn der Zähler 3A ein m-adic Zähler ist, nimmt "CON2" einen
Wert "m" an. "COP2" ist der Vergleichswert S12.
In Übereinstimmung mit der vorliegenden zweiten Ausführungsform
kann die Frequenz des Referenztakts S1 auf einen gewünschten
Wert bzw. auf einen Sollwert geändert werden, und zwar auf der
Basis des Vergleichswertes S6, der in dem Vergleichswertgeber 3C
gesetzt ist. Da das Timing für die Erzeugung des Impulses des
Frequenzteilungssignals S14 auf der Basis des Vergleichswertes
S12, der in dem Vergleichswertgeber 13 gesetzt ist, geändert
werden kann, kann die Frequenz des Referenztakts S1 auch auf der
Basis des Vergleichswertes S12 auf einen gewünschten Wert bzw.
Sollwert geändert werden.
Da es hier erhöhte bzw. größere Parameter (Variablen) gibt, ist
es einfacher, den Frequenzteilungswert auf einen gewünschten
Wert zu ändern als in der ersten Ausführungsform.
Die Fig. 6 ist ein Blockdiagramm, das schematisch den Aufbau
eines Frequenzteilers gemäß einer dritten Ausführungsform der
vorliegenden Erfindung zeigt. Die Fig. 7 ist eine Ansicht von
Signalverläufen, die die Erzeugung des Vergleichssignals in dem
Frequenzteiler der Fig. 6 erläutert.
Der Frequenzteiler enthält, wie in der Fig. 6 dargestellt ist,
einen Auswähler 2, Zähler 3A und 11, Vergleicher 3B, 12 und 21
und Vergleichswertgeber 3C, 13 und 22.
Die vorliegende Ausführungsform unterscheidet sich von dem Fre
quenzteiler der Fig. 4 dadurch, daß die vorliegende Ausführungs
form zusätzlich einen Vergleicher 21 und einen Vergleichswertge
ber 22 zu dem Frequenzteiler der Fig. 4 aufweist. Gleiche Symbo
le der Fig. 6 werden auch für diejenigen Elemente verwendet, die
bereits in den Fig. 1 und 4 gezeigt sind.
Wie in der Fig. 6 gezeigt ist, gibt der Vergleichswertgeber 22
den Vergleichswert S21 zum Erzeugen des Frequenzteilungssignals
S22, das später beschrieben wird, in den Vergleicher 21 ein. Der
Vergleichswert S21 ist ein Setzwert, der zuvor in dem Ver
gleichswertgeber 22 gesetzt wurde.
Der Vergleicher 21 erzeugt das Vergleichssignal auf der Basis
des Zählwerts S11 von dem Zähler 11 und des Vergleichswerts S21
vom Vergleichswertgeber 22.
Genauer vergleicht der Vergleicher 21 den Zählwert S11 und den
Vergleichswert S21. Wenn der Zählwert S11 kleiner als der Ver
gleichswert S21 ist, erzeugt der Vergleicher 21 das Vergleichs
signal mit dem Wert "0". Wenn der Zählwert S11 mit dem Ver
gleichswert S21 übereinstimmt, erzeugt der Vergleicher 21 einen
Vergleichssignal-Impuls. Der Vergleicher 21 ändert somit das Ti
ming für die Erzeugung des Impulses in Antwort auf den Ver
gleichswert S21 von dem Vergleichswertgeber 22.
Der Vergleicher 21 gibt das Vergleichssignal, das so erzeugt
wurde, in den Anschluß 2A des Auswählers 2 ein.
Nachfolgend wird der Betrieb der dritten Ausführungsform der
vorliegenden Erfindung mit Bezug auf die Fig. 6 und 7 be
schrieben.
Der Taktgenerator (nicht gezeigt) erzeugt den Referenztakt S1
und der Referenztakt S1 wird dem Zähler 11 eingegeben. Der Zäh
ler 11 zählt den Referenztakt S1 und gibt den Zählwert S11 in
die Vergleicher 12 und 21, wie in der Fig. 7 gezeigt ist, ein.
Der Vergleicher 12 erzeugt das Frequenzteilungssignal S11 zusam
men mit dem Vergleichswertgeber 13 unter Verwendung des Zähl
werts S11.
In dem Vergleichswertgeber 22 wird zuvor der Vergleichswert S21
gesetzt und der Vergleichswertgeber 22 gibt den Vergleichswert
S21 in den Vergleicher 21 ein. Der Vergleicher 21 vergleicht den
Zählwert S11 von dem Zähler 11 mit dem Vergleichswert S21 vom
Vergleichswertgeber 22. Wenn der Zählwert S11 kleiner als der
Vergleichswert S21 ist, erzeugt der Vergleicher 21 das Ver
gleichssignal mit dem Wert "0".
Danach wird der Zählwert S11 des Zählers 3A erhöht und, wenn der
Zählwert S11 mit dem Vergleichswert S21 übereinstimmt, erzeugt
der Vergleicher 21 einen Vergleichssignal-Impuls. Der Verglei
cher 21 gibt das Vergleichssignal in den Anschluß 2A des Auswäh
lers 2 als das Frequenzteilungssignal S22 ein. Der so erzeugte
Impuls ist ein Impuls P3, der in der Fig. 7 gezeigt ist und spä
ter beschrieben wird.
Im Unterschied hierzu gibt der Vergleicher 3B das Vergleichssig
nal S7 mit einem Wert "0", der den ersten Zustand angibt, in den
Auswähler 2 ein.
Der Auswähler 2 gibt das Frequenzteilungssignal 22 von dem Ver
gleicher 21 als Frequenzteilungstakt S4 auf der Basis des Ver
gleichssignals S7 aus.
Wie zuvor beschrieben wurde, vergleicht der Vergleicher 21 den
Zählwert S11 mit dem Vergleichswert S21. Immer dann, wenn der
Zählwert S11 mit dem Vergleichswert S21 übereinstimmt, erzeugt
der Vergleicher 21 das Vergleichssignal mit dem Impuls P3, das
in der Fig. 7 gezeigt ist. Gleichzeitig mit dem Impuls P3 wird
der Zähler 11 in seinen Anfangszustand zurückgesetzt.
Danach, wenn der Zählwert S5 des Zählers 3A den Vergleichswert
S6 überschreitet, d. h., wenn S5 < S6 ist, erzeugt der Verglei
cher 3B das Vergleichssignal S7 mit dem Wert "1", der den zwei
ten Zustand angibt, und gibt es in den Auswähler 2 ein.
Mit dem Vergleichssignal S7 gibt der Auswähler 2 das Frequenz
teilungssignal S14 von dem Vergleicher 12 als Frequenzteilungs
takt S4 aus.
Danach werden in dieser Ausführungsform das Ausgeben des Fre
quenzteilungssignals S22 mit dem ersten Zustand und das Ausgeben
des Frequenzteilungssignals S14 mit dem zweiten Zustand auf der
Basis des Vergleichssignals S7 von dem Vergleicher 3B wieder
holt, um den Frequenzteilungstakt S4 zu erzeugen.
Hierdurch erhält der Frequenzteilungstakt S4 eine Frequenz, die
durch Teilen der Frequenz des Referenztakts S1 mit dem Frequenz
teilungswert erhalten wird, der durch die Formel (3) angegeben
ist. Da die Anzahl der Parameter erhöht wird, ist es hier leich
ter als in der zweiten Ausführungsform, den Frequenzteilungswert
auf einen gewünschten Wert zu ändern bzw. einzustellen.
Frequenzteilungswert = (COP1.COP3 + COP2.(CON1 - COP1))/CON1 (3)
In der Formel (3) ist "COP3" der Vergleichswert S21.
In Übereinstimmung mit der vorliegenden Erfindung kann die Fre
quenz des Referenztakts S1 auf der Basis der Vergleichswerte S6
und S12, die in dem Vergleichswertgeber 3C bzw. in dem Ver
gleichswertgeber 13 gesetzt sind, geändert werden. Da das Timing
für die Generierung des Impulses des Frequenzteilungssignals S22
auf der Basis des Vergleichswertes S21 bzw. in Abhängigkeit von
dem Vergleichswert S21, der in dem Vergleichswertgeber 22 ge
setzt ist, geändert werden kann, kann die Frequenz des Referenz
takts S1 auf einen gewünschten Wert mit dem Vergleichswert S21
eingestellt bzw. geändert werden.
Die Fig. 8 ist ein Blockdiagramm, das schematisch den Aufbau
eines Frequenzteilers gemäß einer vierten Ausführungsform der
vorliegenden Erfindung zeigt. Die Fig. 9 ist eine Ansicht von
Signalverläufen, die die Erzeugung des Vergleichssignals mit dem
Frequenzteiler zeigt.
Der Frequenzteiler enthält, wie in der Fig. 8 gezeigt ist, einen
Auswähler 2, Zähler 3A und 11, Vergleicher 3B, 12, 21 und 31,
Vergleichswertgeber 3C, 13, 22 und 32. Für Elemente der Fig. 8,
für die gleiche Elemente bereits in den Fig. 1, 4 und 6 vor
handen sind, werden in der Fig. 8 wiederum die gleichen Be
zugszeichen verwendet. In der vorliegenden Ausführungsform sind
ein Vergleicher 31 und ein Vergleichswertgeber 32 zusätzlich zu
den Komponenten des Frequenzteilers der Fig. 6 vorgesehen. In
dieser Ausführungsform ist weiterhin die Verbindung des Zählers
3A derart geändert, daß der Zählwert S5 vom Zähler 3A aus in den
Vergleicher 31 eingegeben wird.
Der Vergleichswertgeber 32 gibt den Vergleichswert S31 zum Er
zeugen eines Löschsignals S33, das später beschrieben wird, in
den Vergleicher 31 ein.
Der Vergleicher 31 erzeugt das Vergleichssignal auf der Basis
des Zählwerts S5 von dem Zähler 3A und des Vergleichswertes S31
von dem Vergleichswertgeber 32.
Genauer vergleicht der Vergleicher 31 den Zählwert S5 mit dem
Vergleichswert S31 und, wenn der Zählwert S5 kleiner als der
Vergleichswert S31 ist, erzeugt der Vergleicher 31 das Ver
gleichssignal mit einem Wert "0". Der Vergleicher 31 erzeugt wei
terhin einen Vergleichssignal-Impuls, wenn der Zählwert S5 mit
dem Vergleichswert S31 übereinstimmt. Der Vergleicher 31 ändert
somit das Timing für die Erzeugung des Vergleichssignal-Impulses
in Antwort auf den Vergleichswert S31 vom Vergleichswertgeber 32.
Der Vergleicher 31 gibt das so erzeugte Vergleichssignal in den
Anschluß CLR des Zählers 3A als Löschsignal S33 ein.
Nachfolgend wird der Betrieb dieser Ausführungsform mit Bezug
auf die Fig. 9 beschrieben.
Der Referenztakt S1, der durch den Taktgenerator (nicht gezeigt)
erzeugt wird, wird in den Zähler 11 eingegeben. Der Zähler 11
zählt den Referenztakt S1 und gibt den Zählwert S11 in die Ver
gleicher 12 und 21 ein, wie in der Fig. 9 gezeigt ist. Der Ver
gleicher 12 erzeugt das Frequenzteilungssignal S14 zusammen mit
dem Vergleichswertgeber 13 unter Verwendung des Zählwertes S11.
Der Vergleicher 21 erzeugt weiterhin das Frequenzteilungssignal
S22 zusammen mit dem Vergleichswertgeber 22 unter Verwendung des
Zählwerts S11.
Im Unterschied hierzu gibt der Vergleicher 3B das Vergleichssig
nal S7 mit einem Wert "0", das den ersten Zustand angibt, in den
Auswähler 2 ein. Auf der Basis des Vergleichssignals S7 gibt der
Auswähler 2 das Frequenzteilungssignal S22 von dem Vergleicher
21 als den Frequenzteilungstakt S4 aus.
Hierdurch zählt der Zähler 3A das Frequenzteilungssignal S22.
Danach wird der Zählwert S5 des Zählers 3A erhöht und, wenn der
Zählwert S5 den Vergleichswert S6 überschreitet, erzeugt der
Vergleicher 3B das Vergleichssignal S7 mit einem Wert "1", der
den zweiten Zustand angibt, und gibt es in den Auswähler 2 ein.
Auf der Basis des Vergleichssignals S7 gibt der Auswähler 2 das
Frequenzteilungssignal S14 von dem Vergleicher 12 zu dem Fre
quenzteilungstakt S4 aus. Der Zähler 3A zählt den Impuls bzw.
die Impulse des so erzeugten Frequenzteilungstakts S4. Der Ver
gleicher 31 vergleicht den Vergleichswert S31 von dem Vergleichs
wertgeber 32 mit dem Zählwert S5 von dem Zähler 3A. Nachdem der
Zählwert S5 mit dem Vergleichswert S31 übereinstimmt, erzeugt
der Vergleicher 31 das Löschsignal 33.
Hierdurch kann das Intervall des zweiten Zustands in Antwort auf
den Vergleichswert S31 geändert werden und deshalb kann die An
zahl der Peaks bzw. Spitzen des Impulses bzw. Pulses P2 des
zweiten Zustands eingestellt werden. Der Frequenzteilungstakt S4
erhält somit eine Frequenz, die durch Teilen der Frequenz des
Referenztakts S1 durch einen Frequenzteilungswert erhalten wird,
der durch die nachfolgende Formel (4) wiedergegeben ist:
Frequenzteilungswert = (COP1.COP3 + COP2.(COP4 - COP1))/COP4 (4)
In der Formel (4) ist "COP4" der Vergleichswert S31.
In Übereinstimmung mit der vorliegenden Erfindung kann die Fre
quenz des Referenztakts S1 auf einen gewünschten Wert auf der
Basis der Vergleichswerte S6, S12 und S21 abgeändert werden, die
in den Vergleichswertgebern 3C, 13 und 22 gesetzt sind. Da die
Frequenz des Frequenzteilungstakts S4 durch Ändern des Inter
valls des zweiten Zustands auf der Basis des Vergleichswertes
S31 eingestellt wird, der in dem Vergleichswertgeber 32 gesetzt
ist, kann die Frequenz des Referenztakts S1 auf einen gewünsch
ten Wert auch auf der Basis des Vergleichswerts S31 eingestellt
werden bzw. geändert werden. Da die Anzahl der Parameter erhöht
wird, kann deshalb der Frequenzteilungswert einfacher auf einen
gewünschten Wert als bei der dritten Ausführungsform der Erfin
dung gebracht werden.
Obwohl die erste, die zweite, die dritte und die vierte bevor
zugte Ausführungsform der vorliegenden Erfindung detaillierter
beschrieben worden sind, ist der konkrete Aufbau der vorliegen
den Erfindung nicht auf diese Ausführungsformen beschränkt und
eine Modifikation des Aufbaus der vorliegenden Erfindung kann
durchgeführt werden, ohne daß vom Inhalt der vorliegenden Erfin
dung abgewichen wird.
Zum Beispiel kann der Referenztakt S1 unter Verwendung eines
kommerziell erhältlichen Quarzoszillators als Taktgenerator er
zeugt werden. Desweiteren kann ein Takt, der in einer anderen
Schaltung verwendet wird, als Referenztakt S1 verwendet werden.
Gemäß der vorliegenden Erfindung, wie zuvor beschrieben wurde,
werden ein erster Takt und ein zweiter Takt, die unterschiedli
che Frequenzen haben, unter Verwendung eines Eingangstakts er
zeugt und dann wird der erste Takt und der zweite Takt umge
schaltet, um einen Ausgangstakt zu erzeugen. Hierdurch kann die
Frequenz des Eingangstakts auf eine gewünschte Frequenz abgeän
dert werden.
Gemäß der vorliegenden Erfindung kann die Frequenz des Eingang
stakts auf einen gewünschten Wert durch Einstellen jedes Setz
wertes geändert werden.
Es ist somit offensichtlich, daß die vorliegende Erfindung nicht
auf die zuvor erläuterten Ausführungsformen beschränkt ist, son
dern daß sie geändert und modifiziert werden kann, ohne daß vom
Schutzbereich der Erfindung abgewichen wird.
Die vorliegende Erfindung betrifft einen Frequenzteiler (vgl.
Fig. 1), der eine Kostenerhöhung verhindert und einen Takt, der
eine gewünschte Frequenz hat, aus einem beliebigen Takt erzeugt,
wobei eine Frequenzteilungsschaltung 1 ein erstes Frequenztei
lungssignal S2 und ein zweites Frequenzteilungssignal S3 auf der
Basis eines Referenztakts S1 erzeugt und ein Auswähler 2 das er
ste Frequenzteilungssignal S2 von der Frequenzteilungsschaltung
1 als Frequenzteilungstakt S4 ausgibt, wenn ein Vergleichssignal
S7 einen ersten Zustand angibt, wohingegen das zweite Frequenz
teilungssignal S3 von der Frequenzteilungsschaltung 1 als der
Frequenzteilungstakt S4 ausgegeben wird, wenn das Vergleichssig
nal S7 einen zweiten Zustand angibt, und wobei weiterhin eine
Umschaltsteuereinrichtung 3A, 3B und 3C ein Umschaltsignal er
zeugt, das den ersten Zustand und zweiten Zustand auf der Basis
der Frequenz des Frequenzteilungstakts S4 von dem Auswähler 2
angibt.
Schließlich beansprucht die vorliegende Anmeldung die Priorität
der japanischen Patentanmeldung Nr. Hei 10-070527, die am 19.
März 1998 eingereicht wurde und auf die hier vollinhaltlich Be
zug genommen wird.
Claims (6)
1. Frequenzteiler, der aufweist:
eine Frequenzteilungseinrichtung (1) zum Erzeugen eines er sten Taktes und eines zweiten Taktes auf der Basis eines Ein gangstakts;
eine Umschalteinrichtung (2) zum Ausgeben des ersten Taktes von der Frequenzteilungseinrichtung als einen Ausgangstakt, wenn ein eingegebenes Umschaltsignal einen ersten Zustand an gibt, wohingegen der zweite Takt von der Frequenzteilungsein richtung als ein Ausgangstakt ausgegeben wird, wenn das Um schaltsignal einen zweiten Zustand angibt;
eine Umschaltsteuereinrichtung (3A, 3B, 3C) zum Erzeugen des Umschaltsignals, das den ersten Zustand oder den zweiten Zu stand angibt, und zum Ausgeben des erzeugten Umschaltsignals zu der Umschalteinrichtung auf der Basis der Frequenz des Ausgangstakts von der Umschalteinrichtung (3A, 3B, 3C).
eine Frequenzteilungseinrichtung (1) zum Erzeugen eines er sten Taktes und eines zweiten Taktes auf der Basis eines Ein gangstakts;
eine Umschalteinrichtung (2) zum Ausgeben des ersten Taktes von der Frequenzteilungseinrichtung als einen Ausgangstakt, wenn ein eingegebenes Umschaltsignal einen ersten Zustand an gibt, wohingegen der zweite Takt von der Frequenzteilungsein richtung als ein Ausgangstakt ausgegeben wird, wenn das Um schaltsignal einen zweiten Zustand angibt;
eine Umschaltsteuereinrichtung (3A, 3B, 3C) zum Erzeugen des Umschaltsignals, das den ersten Zustand oder den zweiten Zu stand angibt, und zum Ausgeben des erzeugten Umschaltsignals zu der Umschalteinrichtung auf der Basis der Frequenz des Ausgangstakts von der Umschalteinrichtung (3A, 3B, 3C).
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß
die Frequenzteilungseinrichtung (1) die Frequenz des Eingang
stakts teilt, um den ersten Takt zu erzeugen, und die Fre
quenz des Eingangstakts durch einen unterschiedlichen Wert zu
einem Frequenzteilungsverhältnis bei der Erzeugung des ersten
Taktes teilt, um den zweiten Takt zu erzeugen.
3. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß
die Frequenzteilungseinrichtung (1) weiterhin aufweist:
einen ersten Zähler (3A) zum Ausgeben jedesmal dann, wenn der Eingangstakt gezählt wird und ein Überlauf vorliegt, eines Signales, das den Überlauf angibt, als den ersten Takt; und
eine erste Vergleichseinrichtung (3B), in der ein erster Set zwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn es detektiert wird, daß ein Zählwert des ersten Zählers (3A) mit dem ersten Setzwert übereinstimmt, eines Signals, das das De tektionsergebnis angibt, als den zweiten Takt.
einen ersten Zähler (3A) zum Ausgeben jedesmal dann, wenn der Eingangstakt gezählt wird und ein Überlauf vorliegt, eines Signales, das den Überlauf angibt, als den ersten Takt; und
eine erste Vergleichseinrichtung (3B), in der ein erster Set zwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn es detektiert wird, daß ein Zählwert des ersten Zählers (3A) mit dem ersten Setzwert übereinstimmt, eines Signals, das das De tektionsergebnis angibt, als den zweiten Takt.
4. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß
die Frequenzteilungseinrichtung (1) weiterhin aufweist:
einen zweiten Zähler (11) zum Zählen des Eingangstakts;
eine zweite Vergleichseinrichtung (12), in der ein zweiter Setzwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn es detektiert wird, daß ein Zählwert des zweiten Zählers (11) mit dem zweiten Setzwert übereinstimmt, eines Signales, das das Detektionsergebnis angibt, als den ersten Takt; und
eine dritte Vergleichseinrichtung (21), in der ein dritter Setzwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn ein Zählwert des zweiten Zählers (11) mit dem dritten Set zwert übereinstimmt, eines Signales, das ein Detektionsergeb nis angibt, als den zweiten Takt.
einen zweiten Zähler (11) zum Zählen des Eingangstakts;
eine zweite Vergleichseinrichtung (12), in der ein zweiter Setzwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn es detektiert wird, daß ein Zählwert des zweiten Zählers (11) mit dem zweiten Setzwert übereinstimmt, eines Signales, das das Detektionsergebnis angibt, als den ersten Takt; und
eine dritte Vergleichseinrichtung (21), in der ein dritter Setzwert zuvor gesetzt wird, zum Ausgeben jedesmal dann, wenn ein Zählwert des zweiten Zählers (11) mit dem dritten Set zwert übereinstimmt, eines Signales, das ein Detektionsergeb nis angibt, als den zweiten Takt.
5. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß
die Umschaltsteuereinrichtung (3A, 3B, 3C) weiterhin auf
weist:
einen dritten Zähler zum Zählen des Ausgangstakts; und
eine vierte Vergleichseinrichtung (21), in der ein vierter Setzwert zuvor gesetzt wird, zum Erzeugen des Umschaltsig nals, das den ersten Zustand oder den zweiten Zustand in Ab hängigkeit davon angibt, ob der Zählwert des dritten Zählers mit dem vierten Setzwert übereinstimmt oder nicht.
einen dritten Zähler zum Zählen des Ausgangstakts; und
eine vierte Vergleichseinrichtung (21), in der ein vierter Setzwert zuvor gesetzt wird, zum Erzeugen des Umschaltsig nals, das den ersten Zustand oder den zweiten Zustand in Ab hängigkeit davon angibt, ob der Zählwert des dritten Zählers mit dem vierten Setzwert übereinstimmt oder nicht.
6. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß
die Umschaltsteuereinrichtung (3A, 3B, 3C) weiterhin auf
weist:
einen vierten Zähler zum Zählen des Ausgangstakts;
eine fünfte Vergleichseinrichtung, in der ein fünfter Set zwert zuvor gesetzt wird, zum Erzeugen des Umschaltsignals, das den ersten Zustand oder den zweiten Zustand in Abhängig keit davon angibt, ob der Zählwert des vierten Zählers mit dem fünften Setzwert übereinstimmt;
und eine sechste Vergleichseinrichtung zum Zurücksetzen des vierten Zählers, wenn der Zählwert des vierten Zählers mit dem fünften Setzwert übereinstimmt.
einen vierten Zähler zum Zählen des Ausgangstakts;
eine fünfte Vergleichseinrichtung, in der ein fünfter Set zwert zuvor gesetzt wird, zum Erzeugen des Umschaltsignals, das den ersten Zustand oder den zweiten Zustand in Abhängig keit davon angibt, ob der Zählwert des vierten Zählers mit dem fünften Setzwert übereinstimmt;
und eine sechste Vergleichseinrichtung zum Zurücksetzen des vierten Zählers, wenn der Zählwert des vierten Zählers mit dem fünften Setzwert übereinstimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10070527A JPH11274917A (ja) | 1998-03-19 | 1998-03-19 | 分周器 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19911945A1 true DE19911945A1 (de) | 1999-09-30 |
Family
ID=13434103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19911945A Ceased DE19911945A1 (de) | 1998-03-19 | 1999-03-17 | Frequenzteiler |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH11274917A (de) |
KR (1) | KR100342125B1 (de) |
CN (1) | CN1235408A (de) |
DE (1) | DE19911945A1 (de) |
TW (1) | TW515142B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1526675A2 (de) * | 2003-10-20 | 2005-04-27 | Sony Corporation | Datenübertragungssystem und Datenübertragungsgerät |
EP1564925A2 (de) * | 2004-02-10 | 2005-08-17 | ATMEL Germany GmbH | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz |
CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1728326A1 (de) * | 2004-03-11 | 2006-12-06 | Koninklijke Philips Electronics N.V. | Frequenzteiler |
US7379723B2 (en) | 2004-07-29 | 2008-05-27 | Silicon Laboratories Inc. | Local oscillator and mixer for transceiver |
CN110545100A (zh) * | 2019-09-29 | 2019-12-06 | 曹怡珺 | 一种低功耗行波分频电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03222514A (ja) * | 1990-01-26 | 1991-10-01 | Kanzaki Paper Mfg Co Ltd | パルス信号発生回路 |
-
1998
- 1998-03-19 JP JP10070527A patent/JPH11274917A/ja active Pending
-
1999
- 1999-03-16 TW TW088104025A patent/TW515142B/zh not_active IP Right Cessation
- 1999-03-17 DE DE19911945A patent/DE19911945A1/de not_active Ceased
- 1999-03-19 CN CN99103070A patent/CN1235408A/zh active Pending
- 1999-03-19 KR KR1019990009344A patent/KR100342125B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1526675A2 (de) * | 2003-10-20 | 2005-04-27 | Sony Corporation | Datenübertragungssystem und Datenübertragungsgerät |
EP1526675A3 (de) * | 2003-10-20 | 2006-12-06 | Sony Corporation | Datenübertragungssystem und Datenübertragungsgerät |
EP1564925A2 (de) * | 2004-02-10 | 2005-08-17 | ATMEL Germany GmbH | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz |
EP1564925A3 (de) * | 2004-02-10 | 2006-08-30 | ATMEL Germany GmbH | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz |
US7551702B2 (en) | 2004-02-10 | 2009-06-23 | Atmel Germany Gmbh | Method and circuit arrangement for synchronizing a function unit with a predetermined clock frequency |
CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
CN102412836B (zh) * | 2011-09-30 | 2013-03-27 | 杭州电子科技大学 | 一种双可编程减法分频器 |
Also Published As
Publication number | Publication date |
---|---|
KR100342125B1 (ko) | 2002-06-26 |
JPH11274917A (ja) | 1999-10-08 |
KR19990078065A (ko) | 1999-10-25 |
CN1235408A (zh) | 1999-11-17 |
TW515142B (en) | 2002-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005046350B4 (de) | Anordnung bei einer CAN-Verbindung in einem CAN-System | |
EP2263347B1 (de) | Kommunikationssystem umfassend einen datenbus und mehrere daran angeschlossene teilnehmerknoten sowie verfahren zum betreiben eines solchen kommunikationssystems | |
DE3728022A1 (de) | Analoge phasenverriegelte schleife | |
DE102007001490A1 (de) | Taktwiederherstellungs-Vorrichtung | |
EP1564925B1 (de) | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz | |
DE112006003101T5 (de) | Verfahren und Vorrichtung zum Einstellen von synchronen Taktsignalen | |
DE69821784T2 (de) | Fsk-demodulator mit supralinearem integrator | |
DE19911945A1 (de) | Frequenzteiler | |
DE102008026391A1 (de) | Verfahren und Vorrichtung zur Synchronisation eines Taktsignals mit einem Referenztaktsignal | |
DE3817305A1 (de) | Digitale pll-schaltung | |
EP0627138A1 (de) | Demodulator für radio-daten-signale. | |
DE69929835T2 (de) | Verfahren und schaltung zur neutaktung eines digitalen datensignals | |
DE69918250T2 (de) | Vorrichtung zur Wiedergewinnung und Identifizierung eines Taktsignals | |
DE1809810A1 (de) | Verfahren und Geraet zum Bestimmen der Periodendaueraenderung einer Schwingung | |
DE19732873C2 (de) | Verfahren und Vorrichtung zur Synchronisierung der Datenübertragung zwischen einem dezentralen Satellitengerät und einem zentralen Steuergerät in einem Kraftfahrzeug | |
EP2130300A1 (de) | Verfahren zur erzeugung einer taktfrequenz | |
DE4216148C2 (de) | Verriegelungsschaltung für einen dualen Phasenregelkreis | |
DE10231648B4 (de) | Verfahren und Vorrichtung zur Stuffing-Regelung | |
EP1335549B1 (de) | Verfahren zum Erzeugen und Einrichtung zum Empfangen eines anisochronen binären Signals | |
DE2040037C3 (de) | Untereinander synchronisierte Anordnung mit mehreren Taktgeneratoren | |
DE10059758A1 (de) | Verfahren zum Empfangen von Daten | |
EP2159941A2 (de) | Verfahren zur Taktsynchronisierung in einem Kommunikationsnetz und entsprechendes Kommunikationsnetz | |
EP1012980B1 (de) | Digitaler phase locked loop | |
DE19719547C1 (de) | Digitaler Oszillator | |
DE19653470C2 (de) | Verfahren und Anordnung zur Taktrückgewinnung aus einem Digitalsignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8131 | Rejection |