JPH11274895A

JPH11274895A - 信号処理回路及び加入者回路

Info

Publication number: JPH11274895A
Application number: JP7518398A
Authority: JP
Inventors: Yoshitaka Abe; 義孝阿部; Takao Okazaki; 孝男岡崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-03-24
Filing date: 1998-03-24
Publication date: 1999-10-08
Anticipated expiration: 2018-03-24
Also published as: JP3544617B2

Abstract

(57)【要約】【課題】素子のプロセスばらつきを容易に補償するた
めの技術を提供することにある。【解決手段】アナログ信号を処理するためのアナログフ
ィルタ（ＬＰＦ１，ＬＰＦ２）と、ディジタル信号を処
理するためのディジタルフィルタ（ＤＦＩＬ１，ＤＦＩ
Ｌ２，ＤＦＩＬ３，ＤＦＩＬ４）とを含んで信号処理回
路が構成されるとき、複数のフィルタ係数がテーブル化
されたフィルタ係数テーブル（６）と、上記アナログフ
ィルタを構成する素子のプロセスばらつきに呼応するフ
ィルタ係数を上記フィルタ係数テーブルから選択的に上
記ディジタルフィルタに出力させるための切り替え手段
（７）とを設け、上記アナログフィルタを構成する素子
のプロセスばらつきに呼応するフィルタ係数を上記ディ
ジタルフィルタに出力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号処
理の分野に関し、特にＡ／Ｄ変換後の信号をディジタル
信号処理によりフィルタリング処理した後、Ｄ／Ａ変換
器により出力して終端インピーダンス特性を設定する電
話交換機用の加入者回路に適用して有効な技術に関す
る。

【０００２】

【従来の技術】入力フィルタを介して入力されたアナロ
グの入力信号をＡ／Ｄ変換した後に、ディジタル信号処
理によりフィルタリング処理を行い、さらにＤ／Ａ変換
し、出力フィルタを通してアナログ信号を得る従来技術
としては特公平４−７７４９３号公報の例に示される信
号処理回路がある。この場合、終端インピーダンスを決
定するインピーダンスフィルタの構成を「４(または
８）タップＦＩＲフィルタ」で実現するようになってお
り、当該インピーダンスフィルタの係数は、制御Ｉ／Ｏ
バスによってプログラムされる構成となっている。

【０００３】

【発明が解決しようとする課題】一般に、上記従来技術
と同様に、Ａ／Ｄ変換器の前段に置かれる入力フィル
タ、Ｄ／Ａ変換器の後段の出力フィルタには、抵抗やコ
ンデンサの組み合わせによって形成される低域通過フィ
ルタ（ＬＰＦ）が使用される。半導体チップに抵抗やコ
ンデンサを搭載した場合、抵抗間の比精度、及び容量間
の比精度は、比較的高精度で実現できるが、抵抗値の絶
対値や容量の絶対値は、ばらつきが大きく、精度を上げ
るのが難しい。このため、上記入力フィルタや出力フィ
ルタに使用されている低域通過フィルタのカットオフ周
波数は、抵抗やコンデンサのばらつきの影響を強く受け
る。

【０００４】しかしながら、上記従来技術では、係数を
決定する手段が制御Ｉ／Ｏバスによりプログラムされる
のみであるため、内部の抵抗やコンデンサのばらつきに
対する配慮がされない。そのため、加入者回路などにお
いて終端特性を均一化するには、個別にフィルタ係数を
調整しなければならず、面倒となる。

【０００５】本発明の目的は、素子のプロセスばらつき
を容易に補償するための技術を提供することにある。

【０００６】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】すなわち、入力されたアナログ信号を所定
のフィルタ特性で処理するためのアナログフィルタ（Ｌ
ＰＦ１，ＬＰＦ２）と、ディジタル信号を所定のフィル
タ係数に従って処理するためのディジタルフィルタ（Ｄ
ＦＩＬ１，ＤＦＩＬ２，ＤＦＩＬ３，ＤＦＩＬ４）とを
含んで信号処理回路が構成されるとき、複数のフィルタ
係数がテーブル化されたフィルタ係数テーブル（６）
と、上記アナログフィルタを構成する素子のプロセスば
らつきに呼応するフィルタ係数を上記フィルタ係数テー
ブルから選択的に上記ディジタルフィルタに出力させる
ための切り替え手段（７）とを設ける。

【０００９】上記した手段によれば、切り替え手段は、
上記アナログフィルタを構成する素子のプロセスばらつ
きに呼応するフィルタ係数を上記フィルタ係数テーブル
から選択的に上記ディジタルフィルタに出力させる。こ
のことが、上記アナログフィルタにおける素子のプロセ
スばらつきの補償を達成する。

【００１０】また、入力されたアナログ信号を所定のフ
ィルタ特性で処理するための第１のアナログフィルタ
（ＬＰＦ１）と、上記第１のアナログフィルタの出力信
号をディジタル信号に変換するための第１の変換手段
（ＡＤＣ）と、上記第１の変換手段の出力信号を所定の
フィルタ係数に従って処理するためのディジタルフィル
タ（ＤＦＩＬ１，ＤＦＩＬ２，ＤＦＩＬ３，ＤＦＩＬ
４）と、上記ディジタルフィルタでの処理結果をアナロ
グ信号に変換するための第２の変換手段（ＤＡＣ）とを
含んで信号処理回路が構成されるとき、複数のフィルタ
係数がテーブル化されたフィルタ係数テーブル（６）
と、上記アナログフィルタを構成する素子のプロセスば
らつきに呼応するフィルタ係数を上記フィルタ係数テー
ブルから選択的に上記ディジタルフィルタに出力させる
ための切り替え手段（７）とを設けることができる。

【００１１】そして、入力されたアナログ信号を所定の
フィルタ特性で処理するための第１のアナログフィルタ
（ＬＰＦ１）と、上記第１のアナログフィルタの出力信
号をディジタル信号に変換するための第１の変換手段
（ＡＤＣ）と、上記第１の変換手段の出力信号を所定の
フィルタ係数に従って処理するためのディジタルフィル
タ（ＤＦＩＬ１，ＤＦＩＬ２，ＤＦＩＬ３，ＤＦＩＬ
４）と、上記ディジタルフィルタでの処理結果をアナロ
グ信号に変換するための第２の変換手段（ＤＡＣ）とを
含んで信号処理回路が構成されるとき、複数のフィルタ
係数がテーブル化されたフィルタ係数テーブル（６）
と、上記第２のアナログフィルタの出力信号を上記第１
のアナログフィルタに伝達可能な信号経路を形成するた
めのスイッチ（ＳＷ１）と、上記スイッチにより上記信
号経路が形成された状態で、上記第２の変換手段にディ
ジタルの正弦波信号を入力し、この正弦波信号と上記第
１の変換手段の出力信号との乗算値を上記の正弦波信号
の周期の１以上の倍数期間だけ積分した結果とひとつ以
上の任意のしきい値とを比較することで、上記アナログ
フィルタを構成する素子のプロセスばらつきに呼応する
フィルタ係数を決定するための判定手段（５０１）と、
上記判定手段の決定に基づいて、上記フィルタ係数テー
ブルから対応するフィルタ係数を選択的に上記ディジタ
ルフィルタに出力させるための手段（９６）とを設ける
ことができる。

【００１２】上記した手段によれば、判定手段は、上記
アナログフィルタを構成する素子のプロセスばらつきに
呼応するフィルタ係数を決定し、この結果に基づいて記
フィルタ係数テーブルから対応するフィルタ係数を選択
的に上記ディジタルフィルタに出力される。このこと
が、上記アナログフィルタにおける素子のプロセスばら
つきの補償を達成する。

【００１３】さらに、加入者線に結合された加入者線イ
ンタフェースと、この加入者線インタフェースと上位装
置との間に配置された信号処理手段とを含む加入者回路
において、上記信号処理回路を上記信号処理手段に適用
することができる。

【００１４】

【発明の実施の形態】図２には、本発明にかかる信号処
理回路が適用される加入者回路が示される。

【００１５】加入者回路３０は、特に制限されないが、
電話交換機などに内蔵されるものであり、加入者線に結
合された加入者線インタフェース２０と、この加入者線
インタフェース２０と上位装置４０との間に配置される
信号処理回路１０とを含む。

【００１６】図１には、上記信号処理回路１０の構成例
が示される。

【００１７】１はアナログ入力端子であり、このアナロ
グ入力端子１から入力されたアナログ信号は、エイリア
スを防ぐための第１の低域通過フィルタＬＰＦ１に入力
され、さらに後段のＡ／Ｄ変換器ＡＤＣに入力されてデ
ィジタル信号化される。このディジタル化された信号
は、ディジタル信号処理手段５によって処理される。

【００１８】上記ディジタル信号処理手段５は、ワイヤ
ードロジックによる信号処理回路でも良いし、プロセッ
サを用いたものでも良い。

【００１９】上記ディジタル信号処理手段５では、以下
に述べるディジタルフィルタの信号処理が行われる。

【００２０】ディジタルフィルタＤＦＩＬ１は、加入者
線インピーダンスなどをディジタル的に設定する場合の
ために設けられたフィルタであり、上記Ａ／Ｄ変換器Ａ
ＤＣの出力信号を処理してその結果を加算器１２へ出力
する。加算器１２は、ディジタルフィルタＤＦＩＬ1の
出力信号とディジタルフィルタＤＦＩＬ４の出力信号と
を加算してＤ／Ａ変換器ＤＡＣに帰還する。ディジタル
入力端子４は、ＰＣＭ(Pulse Code Modulation)信号の
入力であり、ディジタルフィルタＤＦＩＬ４に入力され
る。上記ＤＦＩＬ４では低域フィルタ、周波数補正など
のフィルタ処理が行われ、上記ディジタルフィルタＤＦ
ＩＬ１の出力信号との加算器と反響などを打ち消すため
に設けられたディジタルフィルタＤＦＩＬ２へ入力とさ
れる。ディジタルフィルタＦＩＬ２の出力信号は、加算
器１１において上記Ａ／Ｄ変換器ＡＤＣの出力信号と加
算され、ディジタルフィルタＤＦＩＬ３へ入力される。
当該ディジタルフィルタＤＦＩＬ３では、ＰＣＭ信号に
するための周波数補正処理、及び、音声帯域のみを取り
出す帯域通過フィルタの処理が行われる。上記Ｄ／Ａ変
換器ＤＡＣの出力信号は、高調波成分を除去するための
第２の低域通過フィルタＬＰＦ２を介して、出力端子２
から出力される。６は、上記ディジタルフィルタＤＦＩ
Ｌ１、ＤＦＩＬ２、ＤＦＩＬ３、ＤＦＩＬ４のフィルタ
処理におけるフィルタ係数の組み合わせを記憶したフィ
ルタ係数テーブル（ＣＯＥＦ−ＴＢＬ）、７は、上記フ
ィルタ係数テーブルに記載されたフィルタ係数の組み合
わせのうち、どれを使用するかを選択するためのフィル
タ係数切り替え手段であり、８は、上記フィルタ係数切
り替え手段７から上記フィルタ係数テーブル６を選択す
る制御線である。

【００２１】一般に図１に記載の上記信号処理回路１０
に内蔵される低域通過フィルタＬＰＦ１、ＬＰＦ２の一
構成例としては、図３に示されるような２次のアクティ
ブフィルタが用いられる。アンプＯＰの反転入力端子と
出力端子とが結合されてボルテージホロワとされる。抵
抗値をＲとする二つの抵抗が互いに直列接続され、その
一端が入力端子、他端がアンプＯＰの非反転入力端子に
結合される。また、アンプＯＰの非反転入力端子は、容
量Ｃのコンデンサを介してグランドに結合されている。
上記二つの抵抗の直列接続ノードとアンプＯＰの出力端
子との間に、容量２Ｃのコンデンサが結合される。

【００２２】上記低域通過フィルタＬＰＦ１、ＬＰＦ２
は、アナログ回路であり、本信号処理回路１０を半導体
化した場合、半導体製造プロセスのばらつきの影響を受
ける。

【００２３】図４、図５には抵抗Ｒの抵抗値を１００k
Ωとし、コンデンサの単位容量Ｃを１００pＦとした場
合において、仮に抵抗Ｒ及びコンデンサＣが±３０％ば
らついた場合の伝送利得特性と位相特性がそれぞれ示さ
れる。

【００２４】電話交換などの音声帯域(３００〜３４０
０Ｈｚ)を処理すると仮定した場合に、抵抗Ｒ及びコン
デンサＣのばらつきは、伝送利得Ｇへの影響が少ないこ
とが分かる（図４参照）。しかし、位相φは、１ｋＨｚ
近辺から上記抵抗Ｒ及びコンデンサＣのばらつきの影響
を受けている（図５参照）。この位相φへの影響は、加
入者回路の終端特性への影響として非常に大きいものと
なる。

【００２５】例えば、加入者回路の終端インピーダンス
は、アナログ入力端子１からアナログ出力端子２への伝
達特性によって決定しており、伝送利得特性だけでな
く、位相特性においても高精度に伝達特性を合わせるこ
とが要求される。それについて図６を用いて以下に説明
する。

【００２６】図６には、前述の加入者線インタフェース
回路３０の基本的な構成が示される。

【００２７】ここでＢＡ１は、加入者線２３、２４の線
間の差動電圧を任意の係数倍で伝達する電圧電圧変換回
路であり、ＡＦＩＬは、上記電圧電圧変換回路ＢＡ１か
らの信号を信号処理回路１０を通さないで帰還するアナ
ログフィルタであり、ＢＡ２は、端子２２から入力され
た信号と前述のアナログフィルタＡＦＩＬの出力信号を
加入者線２３、２４に差動電流として出力する電圧電流
変換回路である。また、ディジタル信号処理回路１０５
内のディジタルフィルタＤＦＩＬ１１〜ＤＦＩＬ１４
は、図１に示されるのとは異なり、係数の切り替えが行
われない。

【００２８】加入者回路には、加入者線側から見える加
入者回路３０の終端インピーダンスＺＳＬＩＣの良否を
判定する項目として図７に示される回路で測定されるリ
ターンロス(RETURN LOSS)特性がある。これは、抵抗Ｒ
１、Ｒ２を互いに等しく（Ｒ１＝Ｒ２）、抵抗Ｒ１、Ｒ
２と基準インピーダンスＺｒｅｆと加入者回路側のイン
ピーダンスＺＳＬＩＣによりブリッジを構成した状態で
信号源ＶＩＮより信号を印加した場合に発生する電圧Ｖ
Ｍを測定し、次の数１で示される特性を評価するもので
ある。

【００２９】 RETURN LOSS=２０log(２ＶＩＮ／ＶＭ)[ｄＢ]……数１上記で得られるリターンロスの値は、加入者回路４０の
インピーダンスＺＳＬＩＣが、基準インピーダンスＺｒ
ｅｆに近いほど大きな値となり、良好な特性であること
が示される。図７では、基準インピーダンスＺｒｅｆと
して以下に述べる説明を容易にするため、抵抗Ｒ６００
とコンデンサＣ１ＵＦによる２素子による複素インピー
ダンスを一例として示しているが、加入者回路に求めら
れるインピーダンスは、使用される地域によって異な
り、この限りでは無い。

【００３０】図６に示される加入者回路３０の電圧電圧
変換回路ＢＡ１の伝達関数をＡとし、電圧電流変換回路
ＢＡ２の伝達関数をＧｍとし、アナログフィルタＡＦＩ
Ｌの伝達関数をＨＡＦＩＬ、低域通過フィルタＬＰＦ
１、ＬＰＦ２の伝達関数をそれぞれＨＬＰＦ１、ＨＬＰ
Ｆ２とし、ディジタルフィルタＤＦＩＬ１１の伝達関数
をＨＤＦＩＬ１１とし、Ａ／Ｄ変換器、Ｄ／Ａ変換器の
伝達関数は、ＨＡＤＣ、ＨＤＡＣとする。この場合、加
入者回路４０のインピーダンスＺＳＬＩＣは、次の数２
で表される。

【００３１】ＺＳＬＩＣ＝１／(Ａ・Ｇｍ・(ＨＡＦＩＬ＋ＨＬＰＦ１・ＨＡＤＣ・ＨＤＦＩＬ１１・ＨＤＡＣ・ＨＬＰＦ２))……数２ここで、低域通過フィルタＬＰＦ１、ＬＰＦ２には、図
３に示されるようにコンデンサの単位容量をＣ、抵抗値
をＲとした回路を使用したとし、式の簡単化のためにア
ンプＯＰを理想アンプとすると、その伝達関数ＨＬＰＦ
１およびＨＬＰＦ２は、数３に示されるようになる。

【００３２】ＨＬＰＦ１＝ＨＬＰＦ２＝１／(１＋２ｓＣＲ＋２(ｓＣＲ)²)……数３ここで、ｓ＝ｊω、ω＝２πｆであり、πは円周率、ｆ
は周波数である。また、ｊ＝√-1である。

【００３３】ディジタルフィルタＤＦＩＬ１１の構成と
しては、図８に示されるようなＩＩＲ(Infinite Implus
e Response)型のディジタルフィルタを考える。同図に
おいてＺ-1は、単位時間の遅延処理を示し、伝達関数と
しては、サンプリング時間をＴｓとしたとき、Ｚ＝ｅｘ
ｐ(ｊωＴｓ)である。また、Ｋ、Ａ０、Ａ１、Ａ２、Ｂ
１、Ｂ２は、入力された信号に任意の係数を乗算して出
力するための乗算処理が示される。これらの遅延処理、
及び、乗算処理などによりディジタルフィルタＤＦＩＬ
１１によって実現される伝達関数ＨDFIL11は、次の数４
に示されるようになる。

【００３４】ＨＤＦＩＬ１１＝K・(Ａ０＋Ａ１・Ｚ^-1＋Ａ２・Ｚ^-2)/(１−Ｂ１・Ｚ^-1−Ｂ２・Ｚ^-2)……数４数４においてＫ、Ａ０、Ａ１、Ａ２、Ａ２、Ａ３は、各
乗算処理で乗算される任意の係数であり、以下の説明で
は、フィルタ係数と称する。

【００３５】そこで、一例としてディジタルフィルタＤ
ＦＩＬ１１における単位遅延時間ＴｓをＴs＝３１．２
５μｓ(＝１／３２ｋＨｚ)とし、フィルタ係数としてＫ
=０．１２１、Ａ０=１．０００、Ａ１=−０．７９９、
Ａ２=０．２５０、Ｂ１=０．８７５、Ｂ２=０．０７０
とし、リターンロス特性測定における基準インピーダン
スＺｒｅｆを構成する抵抗Ｒ６００としてＲ６００=６
００Ω、容量Ｃ１ＵＦとしてＣ１ＵＦ＝１μＦとした場
合について、リターンロス特性を計算した結果を図９に
示す。

【００３６】ここで、説明の便宜上、電圧電圧変換器Ｂ
Ａ１の伝達関数ＡをＡ＝１、電圧電流変換器ＢＡ２の伝
達関数ＧｍをＧｍ＝１／６００、アナログフィルタＡＦ
ＩＬの伝達関数を１、Ａ／Ｄ変換器ＡＤＣの伝達関数Ｈ
ＡＤＣをＨＡＤＣ＝１、Ｄ／Ａ変換器ＤＡＣの伝達関数
ＨＤＡＣをＨＤＡＣ＝１としている。低域通過フィルタ
ＬＰＦ１、ＬＰＦ２は、単位容量Ｃの中心値をＣ=１０
０ＰＦ、同じく抵抗Ｒの中心値をＲ＝１００kΩとし
た。尚、上記単位容量Ｃと抵抗Ｒがばらついた場合とし
て単位容量Ｃが-３０％と抵抗Ｒ＝−３０％の時、及
び、単位容量Ｃが＋３０％と抵抗Ｒが＋３０％のときに
ついて計算した結果も同時に示している。

【００３７】図１８には、周波数１ｋＨｚにおけるＣＲ
時定数のばらつきに対するリターンロス特性の劣化が示
される。図９及び図１８に示されるようにフィルタ係数
を切り替えない場合は、低域通過フィルタＬＰＦ１、Ｌ
ＰＦ２におけるコンデンサと抵抗のばらつきによりリタ
ーンロス特性に劣化を生じる。

【００３８】以上の説明では、ディジタルフィルタＤＦ
ＩＬ１１の場合について述べたが、同様に、ＤＦＩＬ１
2、ＤＦＩＬ１3、ＤＦＩＬ１4の場合についてもフィル
タ係数を切り替えない場合は、低域通過フィルタＬＰＦ
１、ＬＰＦ２内のコンデンサと抵抗のばらつきにより影
響を受け、劣化度合いは異なるが、伝送損失周波数特性
などの他の特性が劣化することが考えられる。そこで、
伝達関数を決定しているのディジタルフィルタのフィル
タ係数を抵抗Ｒ及びコンデンサＣのばらつきに合わせて
変更することで、プロセスばらつきを補償する。

【００３９】つまり、図１に示されるように上記抵抗Ｒ
及びコンデンサＣのばらつきを吸収するためにフィルタ
係数切り替え手段（ＳＥＬ）７を設け、ディジタルフィ
ルタＤＦＩＬ１〜４のフィルタ係数をフィルタ係数切り
替え手段７により切り替える。この切り替えは、フィル
タ係数切り替え手段７から制御線８を介してフィルタ係
数テーブル６に制御信号が伝達されることによって可能
とされる。

【００４０】図１０には、フィルタ係数を切り替える様
子が示される。

【００４１】ここでは、前述の図８と比較できるように
ディジタルフィルタＤＦＩＬ１の場合が示される。

【００４２】図１０ではディジタルフィルタＤＦＩＬ１
として示しているが、図１に示されるように他のディジ
タルフィルタＤＦＩＬ２〜４についても同様にフィルタ
係数を切り替えることができる。しかし、４つのディジ
タルフィルタＤＦＩＬ１〜４のすべてにフィルタ係数の
切り替えを適用することに限定する必要は無く、ディジ
タルフィルタＤＦＩＬ１のみに適用しても良いし、ＤＦ
ＩＬ１とＤＦＩＬ２に適用しても良い。なぜなら、低域
通過フィルタＬＰＦ１、ＬＰＦ２の抵抗、コンデンサの
ばらつきがすべての特性に大きく劣化要因となる訳では
無く、多少の劣化が許される場合もあるからである。

【００４３】図１０に示されるフィルタ係数テーブル６
で選択されるディジタルフィルタＤＦＩＬ１のフィルタ
係数Ｋ、Ａ０、Ａ１、Ａ２、Ｂ１、Ｂ２の値の一例とし
て、図１７に示されるように組み合わせの種類が３種類
で、抵抗とコンデンサによるＣＲ時定数の中心値に対
し、ＣＲ時定数が−２０％以下のばらつきの時に組合せ
２のフィルタ係数を使用し、ＣＲ時定数が＋２０％以上
のばらつきのときには、組合せ３のフィルタ係数を使用
し、それ以外のときには、組合せ１のフィルタ係数を使
用する場合のリターンロス特性について計算した結果を
図１１に示す。

【００４４】また、図１９には、周波数１ｋＨｚにおけ
るＣＲ時定数ばらつきに対するリターンロス特性が示さ
れる。その結果は、抵抗、コンデンサのばらつきに対応
して、フィルタ係数が切り替わりディジタルフィルタＤ
ＦＩＬ１の特性が変わるので、図９及び図１８に示され
る結果より良好な特性が得られるようになっている。

【００４５】図１３には、上記フィルタ係数切り替え手
段７の一構成例が示される。

【００４６】ここで７１は、トリミングパッドであり、
７２は、フィルタ係数テーブルに切り替え情報を送るバ
ッファ、７３はトリミングにより切断されるヒューズ、
Ｒｐｕｌｌは、プルアップ抵抗、ＶＣＣは電源である。
半導体製造において、通常は半導体ウェーハ上に抵抗Ｒ
の単位抵抗やコンデンサＣの単位容量を確認することに
より、製造ばらつきが許容範囲内であることの確認作業
が行われるから、それによって、プロセスばらつき情報
を得ることができる。そして、この情報に基づいて、チ
ップトリミング時に、フィルタ係数切り替え手段７内の
トリミングヒューズによりフィルタ係数の切り替えを行
う。つまり、トリミングヒューズが溶断されたか否かに
よってフィルタ係数の切り替えを行う。この場合、フィ
ルタ係数テーブル６への制御線８は、単線の１ビットで
示しているが、フィルタ係数切り替え手段７を複数用意
することにより、多ビットに拡張できることは、言うま
でもない。

【００４７】図１４には、抵抗Ｒのばらつきのみに着目
したフィルタ係数切り替え手段７の第２の構成例が示さ
れる。

【００４８】上記の説明では抵抗Ｒのばらつきと容量Ｃ
のばらつきに着目しているが、抵抗Ｒのばらつきの比率
が大きく、容量Ｃのばらつきが無視できる場合がある。
このような場合のフィルタ係数切り替え手段は図１４に
示されるように構成することができる。

【００４９】同図において８１は、外部に外部抵抗Ｒｅ
ｘｔを取り付けるための端子であり、内部抵抗Ｒｉｎｔ
を通して電源ＶＣＣに接続される。ＣＭＰ1、ＣＭＰ2
は、それぞれ、第１、第２の基準電圧Ｖｒｅｆ１、Ｖｒ
ｅｆ２に対して電圧比較を行う第１、第２のコンパレー
タであり、端子８１の電圧と任意の基準電圧Ｖｒｅｆ
１、Ｖｒｅｆ２と比較を行い、その比較結果を制御線８
へ出力する。ここで、第１、第２の基準電圧を内部抵抗
Ｒｉｎｔと外部抵抗Ｒｅｘｔの分圧で決まる電圧とし
て、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を設定しておくこ
とで、内部抵抗Ｒｉｎｔの絶対値のばらつきを得ること
ができる。一般に半導体プロセスでは、抵抗値の絶対値
のばらつきが大きいものの、内部の抵抗同士の比率は比
較的高精度であるので、内部抵抗Ｒｉｎｔの絶対値のば
らつきを得ることで、低域通過フィルタＬＰＦ１、ＬＰ
Ｆ２に使用されている抵抗の絶対値のばらつきを把握す
ることができる。このため、フィルタ係数テーブル（Ｃ
ＯＥＦ−ＴＢＬ）６をこのフィルタ係数切り替え手段で
制御することが可能となる。

【００５０】図１５には、ディジタル信号処理回路５で
信号処理プロセッサを使用した場合に適用例が示され
る。図１５におけるＳＷ１〜ＳＷ４の状態は、抵抗Ｒ及
びコンデンサＣのばらつきを判定する状態を示してい
る。５はディジタル信号処理回路であるが、ディジタル
信号処理プロセッサを使用した場合には、信号処理内容
をソフトウェアにより切り替えることが可能である。同
図におけるＳＷ３、ＳＷ４は、このソフトウェアによる
切り替えを示し、抵抗やコンデンサのばらつきを判定す
るための判定手段５０１や、この判定後の信号処理を行
うための信号処理手段５０２は、ソフトウェアによる信
号処理によって機能的に形成される機能実現手段であ
る。ただし、ディジタル信号処理回路５に信号処理プロ
セッサではなく、ワイヤードロジックを用いてこれらの
信号処理相当で行っても良いことは言うまでもない。

【００５１】ＳＷ１は、第２の低域通過フィルタＬＰＦ
１の出力信号が第１の低域通過フィルタＬＰＦ１の入力
に入力できるようにするスイッチである。ＳＷ２は、ア
ナログ出力端子２へ低域通過フィルタＬＰＦ２の出力信
号が出力されないようにするためのスイッチである。９
１は、ディジタル信号処理による発振手段であり、ディ
ジタルフィルタ手段ＤＬＰＦ９５に信号Ｖｓを入力す
る。ディジタルフィルタ手段９５は、発振手段９１によ
って作成されたＶｓ信号から高長波成分を除去し、基本
波成分のみにするフィルタである。当該ディジタルフィ
ルタ手段９５の出力信号Ｖｘは、Ｄ／Ａ変換器の入力と
乗算器９２の一方の入力に入力される。Ｄ／Ａ変換器に
入力されたＶｘ信号は、Ｄ／Ａ変換器ＤＡＣによりアナ
ログ信号化され、第２のＬＰＦ２、スイッチＳＷ１、Ａ
／Ｄ変換器ＡＤＣを通って再度ディジタル化され、ディ
ジタル信号Ｖｙとして乗算器９２の他方の入力に入力さ
れる。９２は乗算器であり、この乗算器９２は、上記信
号Ｖｘと信号Ｖｙを入力として乗算し、その結果の出力
信号Ｖｚを積分器９３に入力する。積分器９３は、入力
された信号Ｖｚを信号Ｖｘの周期の整数倍の期間積分処
理を行い、積分結果信号Ｖｓｕｍを判定しきい値ＶＴＨ
と比較するコンパレータ９４に入力する。コンパレータ
９４は、積分結果Ｖｓｕｍと判定しきい値ＶＴＨとの判
定結果を結果保持手段（Ｆ／Ｆ）９６に出力する。結果
保持手段９６は、制御線８を通してフィルタ係数テーブ
ル６を制御するように接続される。

【００５２】今、ディジタルフィルタＤＬＰＦの出力信
号Ｖｘが次の数５で表されるものとする。

【００５３】Ｖｘ＝sin(ωt)……数５次に、Ｄ／Ａ変換器ＤＡＣによってアナログ信号に変換
された信号Ｖｘが、次段の低域通過フィルタＬＰＦ２、
ＬＰＦ１を介してＡ／Ｄ変換器ＡＤＣに入力され、そこ
でディジタル信号に変換されて出力された信号Ｖｙは、
次の数６で表される。

【００５４】Ｖｙ＝sin(ωt+θ)……数６ここで、θは、低域通過フィルタＬＰＦ１、ＬＰＦ２内
の抵抗やコンデンサのばらつきにより発生した位相遅れ
であり、抵抗Ｒ及びコンデンサＣの時定数が増大すると
位相θが大きい値となり、逆に抵抗Ｒ及びコンデンサＣ
の時定数が小さいと位相θも小さくなる。乗算器９２
は、上記信号Ｖｘと信号Ｖｙを乗算するのでその乗算結
果Ｖｚは、数７に示されるようになる。

【００５５】Ｖｚ＝(ｃｏｓ(θ)−ｃｏｓ(2ωt＋θ))／２……数７積分器９３は、上記乗算結果Ｖｚを信号Ｖｘの周期の整
数倍だけ積分するので、今、周期をＴとしてｎ周期分だ
け積分するとすると積分結果Ｖｓｕｍは次の数８によっ
て得られる。

【００５６】Ｖｓｕｍ＝ｎＴｃｏｓ(θ)……数８この結果、抵抗Ｒ及びコンデンサＣのばらつきによる時
定数が小さいときは、積分結果Ｖｓｕｍの値が大きくな
り、時定数が大きいときは、小さくなる。したがって、
抵抗Ｒ及びコンデンサＣのばらつきを判定する判定しき
い値ＶＴＨと上記積分結果Ｖｓｕｍとをコンパレータ９
４により比較することにより抵抗Ｒ及びコンデンサＣの
ばらつきを得ることができる。この結果を結果保持手段
９６に保持し、制御線８を介してフィルタ係数テーブル
６を制御する。ここで判定しきい値ＶＴＨは、ひとつで
あっても良いし２つ以上の複数用意しても良い。

【００５７】尚、本例においてディジタルフィルタ９５
は、発振手段９１における信号Ｖｓの作成を簡単にする
ために付加したものであり、発振手段９１でクリアな信
号が得られれば特に必要は無い。

【００５８】以上のようにして判定手段５０１で、低域
通過フィルタＬＰＦ１、ＬＰＦ２の抵抗、コンデンサの
ばらつきを判定した後、信号処理回路５は、信号処理フ
ローを信号処理手段５０２に切り替える。処理的には、
スイッチＳＷ３、ＳＷ４において破線側にスイッチが切
り替わるようにする。同時にスイッチＳＷ１、ＳＷ２も
破線で示されるように切り替えられる。切り替えた後の
信号処理は、図１に基づいて説明したように、結果保持
手段９６によってフィルタ係数テーブル６より選択され
たフィルタ係数を用いてディジタルフィルタＤＦＩＬ１
〜４が信号処理が行われ、加入者回路の終端などの処理
が行われる。

【００５９】このようにディジタル信号処理回路５に信
号処理プロセッサを用いる場合においては、容易に抵抗
Ｒ及びコンデンサＣのばらつきを得ることができるので
ディジタル信号処理回路５により簡単にフィルタ係数の
選択をできる利点がある。

【００６０】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。

【００６１】例えば、図３には２次フィルタが示される
が、高次のフィルタを適用することができる。

【００６２】また、図１０では、ディジタルフィルタの
一構成例としてＩＩＲ構成のディジタルフィルタを示し
ているが、図１２に示されるようにＦＩＲ(Finite Impu
lseResponse)構成でも良く、フィルタ構成に特にこだわ
らないことは、言うまでも無い。さらに図１０ではディ
ジタルフィルタＤＦＩＬ１をひとつのＩＩＲ構成のディ
ジタルフィルタで構成したが、図１６に示されるように
２つ以上のディジタルフィルタ（同図ではＤＦＩＬkと
ＤＦＩＬｍの２つ）に分割し、ディジタルフィルタＤＦ
ＩＬｋのフィルタ係数のみをフィルタ係数テーブルで設
定し、残りのディジタルフィルタＤＦＩＬｍのフィルタ
係数は、固定値とすることも可能である。ここで、図１
０、図１２、図１６においてディジタルフィルタＤＦＩ
Ｌｎ、ＤＦＩＬｋ、ＤＦＩＬｍ内におけるＺ^-1は、遅延
を示し、Ｋ、Ａ０、Ａ１、Ａ２、Ａ３…Ａｎ、Ｂ１、Ｂ
２、ｋ、ａ０、ａ１、ａ２、ｂ１、ｂ２は、ディジタル
フィルタの係数で乗算することを示している。

【００６３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である加入者
回路に適用した場合について説明したが、本発明はそれ
に限定されるものではなく、各種信号処理回路に適用す
ることができる。

【００６４】本発明は、少なくともフィルタを備えるこ
とを条件に適用することができる。

【００６５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００６６】すなわち、半導体製造プロセスのばらつき
で発生した抵抗の絶対値ばらつき、容量の絶対値ばらつ
きに対応して、予め用意されたディジタルフィルタ係数
の組み合わせの中から選択的に切り替えることで、信号
処理回路における上記ばらつきを容易に補償することが
できる。それにより、半導体製造プロセスのばらつきに
対する特性の向上、さらには半導体製品の歩留りの向上
を図ることができる。

【００６７】また、上記信号処理回路を加入者回路に適
用した場合、半導体製造プロセスのばらつきが補償され
るので、加入者回路の終端インピーダンスなどの電気的
特性の品質を均一化することができる。

【図面の簡単な説明】

【図１】本発明係る信号処理回路の第１の構成例ブロッ
ク図である。

【図２】上記信号処理回路を含む加入者回路の構成例ブ
ロック図である。

【図３】上記信号処理回路に含まれる低域通過フィルタ
の構成例回路図である。

【図４】上記低域通過フィルタの伝送利得特性図であ
る。

【図５】上記低域通過フィルタの位相特性図である。

【図６】上記加入者回路の構成例ブロック図である。

【図７】上記加入者回路リターンロス特性の測定回路図
である。

【図８】上記信号処理回路に含まれるディジタルフィル
タの構成例回路図である。

【図９】フィルタ係数を切り替えない場合のリターンロ
ス特性図である。

【図１０】係数テーブルに対応して行われるフィルタ特
性切り替えの説明図である。

【図１１】係数テーブルに対応してフィルタ特性を切り
替えた場合のリターンロス特性図である。

【図１２】係数テーブルに対応して行われる別のフィル
タ特性切り替えの説明図である。

【図１３】係数切り替え回路の構成例回路図である。

【図１４】係数切り替え回路の別の構成例回路図であ
る。

【図１５】本発明に係る信号処理回路の別の構成例ブロ
ック図である。

【図１６】係数テーブルに対応して行われる別のフィル
タ特性切り替えの説明図である。

【図１７】上記係数テーブルのフィルタ係数説明図であ
る。

【図１８】フィルタ係数を切り替えない場合の周波数１
ｋＨｚにおけるリターンロス特性図である。

【図１９】係数テーブルに対応してフィルタ特性を切り
替えた場合の周波数１ｋＨｚにおけるリターンロス特性
図である。

【符号の説明】

１アナログ入力端子２アナログ出力端子３ディジタル出力端子４ディジタル入力端子５ディジタル信号処理回路６フィルタ係数テーブル７フィルタ係数切り替え手段８制御線９ディジタルフィルタ１０信号処理回路１１、１２加算器２０加入者線インタフェース回路２１加入者線インタフェース回路の信号処理回路への
出力端子２２加入者線インタフェース回路の信号処理回路から
の入力端子２３、２４加入者線インタフェース回路の加入者線側
の入出力端子３０加入者回路３１、３２加入者回路30の加入者線側の入出力端子４０上位装置７１トリミングパッド７２バッファ７３トリミングヒューズ８１端子８２比較器９１発振手段９２乗算器９３積分器９４コンパレータ９５ディジタルＬＰＦ９６結果保持手段１０５ディジタル信号処理回路５０１判定手段５０２信号処理手段ＬＰＦ１第１のＬＰＦＬＰＦ２第２のＬＰＦＡ／ＤＡ／Ｄ変換器Ｄ／ＡＤ／Ａ変換器ＤＦＩＬ１、ＤＦＩＬ２、ＤＦＩＬ３、ＤＦＩＬ４デ
ィジタルフィルタＡ１、Ａ２、Ａ３、Ａｎ、Ｂ１、Ｂ２、ａ１、ａ２、ｂ
１、ｂ２フィルタ係数ＶＩＮ信号源Ｒ１、Ｒ２抵抗Ｚｒｅｆ基準インピーダンスＲ６００基準インピーダンスＺｒｅｆの抵抗成分Ｃ１ＵＦ基準インピーダンスＺｒｅｆの容量成分Ｒｐｕｌｌプルアップ抵抗Ｒｅｘｔ外部抵抗Ｒｉｎｔ内部抵抗ＣＭＰ１、ＣＭＰ２コンパレータＶｒｅｆ１、Ｖｒｅｆ２基準電圧ＤＬＰＦディジタル低域通過フィルタＶｓ発振器Ｖｘディジタル低域通過フィルタの出力信号ＶｙＡ／Ｄの出力信号Ｖｚ乗算器の出力Ｖｓｕｍ積分器の出力ＶＴＨ判定しきい値ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４スイッチ

Claims

【特許請求の範囲】

【請求項１】入力されたアナログ信号を所定のフィル
タ特性で処理するためのアナログフィルタと、ディジタ
ル信号を所定のフィルタ係数に従って処理するためのデ
ィジタルフィルタとを含む信号処理回路において、複数のフィルタ係数がテーブル化されたフィルタ係数テ
ーブルと、上記アナログフィルタを構成する素子のプロセスばらつ
きに呼応するフィルタ係数を上記フィルタ係数テーブル
から選択的に上記ディジタルフィルタに出力させるため
の切り替え手段とを含むことを特徴とする信号処理回
路。
【請求項２】入力されたアナログ信号を所定のフィル
タ特性で処理するための第１のアナログフィルタと、上
記第１のアナログフィルタの出力信号をディジタル信号
に変換するための第１の変換手段と、上記第１の変換手
段の出力信号を所定のフィルタ係数に従って処理するた
めのディジタルフィルタと、上記ディジタルフィルタで
の処理結果をアナログ信号に変換するための第２の変換
手段とを含む信号処理回路において、複数のフィルタ係数がテーブル化されたフィルタ係数テ
ーブルと、上記アナログフィルタを構成する素子のプロセスばらつ
きに呼応するフィルタ係数を上記フィルタ係数テーブル
から選択的に上記ディジタルフィルタに出力させるため
の切り替え手段とを含むことを特徴とする信号処理回
路。
【請求項３】入力されたアナログ信号を所定のフィル
タ特性で処理するための第１のアナログフィルタと、上
記第１のアナログフィルタの出力信号をディジタル信号
に変換するための第１の変換手段と、上記第１の変換手
段の出力信号を所定のフィルタ係数に従って処理するた
めのディジタルフィルタと、上記ディジタルフィルタで
の処理結果をアナログ信号に変換するための第２の変換
手段とを含む信号処理回路において、複数のフィルタ係数がテーブル化されたフィルタ係数テ
ーブルと、上記第２のアナログフィルタの出力信号を上記第１のア
ナログフィルタに伝達可能な信号経路を形成するための
スイッチと、上記スイッチにより上記信号経路が形成された状態で、
上記第２の変換手段にディジタルの正弦波信号を入力
し、この正弦波信号と上記第１の変換手段の出力信号と
の乗算値を上記の正弦波信号の周期の１以上の倍数期間
だけ積分した結果とひとつ以上の任意のしきい値とを比
較することで、上記アナログフィルタを構成する素子の
プロセスばらつきに呼応するフィルタ係数を決定するた
めの判定手段と、上記判定手段の決定に基づいて、上記フィルタ係数テー
ブルから対応するフィルタ係数を選択的に上記ディジタ
ルフィルタに出力させるための手段と、を含むことを特徴とする信号処理回路。
【請求項４】加入者線に結合された加入者線インタフ
ェースと、この加入者線インタフェースと上位装置との
間に配置された信号処理手段とを含む加入者回路におい
て、請求項１乃至３のいずれか１項記載の信号処理回路を上
記信号処理手段に適用して成ることを特徴とする加入者
回路。