JP3610290B2 - 出力増幅器及びサンプリング・オシロスコープ - Google Patents
出力増幅器及びサンプリング・オシロスコープ Download PDFInfo
- Publication number
- JP3610290B2 JP3610290B2 JP2000241396A JP2000241396A JP3610290B2 JP 3610290 B2 JP3610290 B2 JP 3610290B2 JP 2000241396 A JP2000241396 A JP 2000241396A JP 2000241396 A JP2000241396 A JP 2000241396A JP 3610290 B2 JP3610290 B2 JP 3610290B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- capacitor
- circuit
- strobe
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、基準受信器（ｒｅｆｅｒｅｎｃｅ ｒｅｃｅｉｖｅｒ）用の出力増幅器及びかかる出力増幅器を用いたサンプリング・オシロスコープに関し、特に、サンプリング回路により支配的に決まるシステム周波数応答曲線（ｓｙｓｔｅｍ ｒｅｓｐｏｎｓｅ ｃｕｒｖｅ）を有する出力増幅器及びサンプリング・オシロスコープに関する。
【０００２】
【従来の技術】
基準受信器は、周波数領域が確定許容限界（ｄｅｆｉｎｅｄ ｔｏｌｅｒａｎｃｅ ｌｉｍｉｔｓ）により制限された測定機器である。理論的には、周波数応答曲線は、ガウス（Ｇａｕｓｓｉａｎ）曲線であるが、かかる応答を、特に、１０Ｇｂ／ｓ以上の如き高いデータ・レートにて得ることは困難である。テレコミュニケーション産業において、代表的な基準受信器のシステム周波数応答曲線は、ベッセル・トンプソン・フィルタ応答に一致する。従来の基準受信器の支配的な（主要な）周波数応答を達成するのに、受信器の入力端に個別（ディスクリート）基準受信器フィルタにより伝統的に用いており、これらフィルタの周波数応答は、４次又は５次のベッセル・トンプソン（Ｂｅｓｓｅｌ−Ｔｈｏｍｐｓｏｎ）周波数応答に一致する。
【０００３】
テレコミュニケーション業界においては、この業界で用いるデータ・レートが常に高くなるような標準が次々と制定されている。大部分のテレコミュニケーション及びデータ・コミュニケーションの業界標準は、ファイバ・ベースの光信号をアイ・パターン適合試験する際に試験機器が具えなければならない許容可能なスカラー周波数応答特性を定めている。これら業界標準が定めているスカラー周波数応答では、ベッセル・トンプソン形状（ガウス形状に類似）が、ビット・レートの３／４で、−３ｄＢ電力応答ロールオフ点になる。例えば、２．４８８ＧｂｐｓのＳＯＮＥＴ信号用の基準受信器は、その公称−３ｄＢ点が１．８７ＧＨｚである。図４は、一般的な基準受信器におけるベッセル・トンプソン形状スカラー周波数応答の特性グラフを示す。この周波数応答の許容上限及び許容下限内で、基準受信器がテレコミュニケーション及びデータ・システムに適合しなければならない。
【０００４】
新たな標準が提案される際には、テレコミュニケーション標準化委員会は、提示した標準の許容上限及び許容下限を確定するための提案を行うように試験機器製造業者に申し入れている。試験機器製造業者が提案した許容限界は、基準受信器の設計と、その設計に用いた部品とに基づいている。図４のデータ分布は、多くの係数によりデータ内に生じる収差（異常：ａｂｅｒｒａｔｉｏｎ）を示している。データ収差の主な原因は、一般には、ディスクリート基準受信器フィルタである。
【０００５】
図６は、テレコミュニケーション業界において、光信号を測定するために設計された典型的な基準受信器１０を示す。この基準受信器は、光電（Ｏ／Ｅ）変換器１２を具えており、被試験光信号を受信する。典型的には、光電変換器１２は、光電変換素子としてフォトダイオード１４を有し、光信号を対応する電気信号に変換する。伝送線は、この電気信号を第１スイッチ１６に結合する。第１スイッチ１６は、第２スイッチ１８を介して一連のディスクリート基準受信器フィルタ２０及び２２に接続されている。また、伝送線を用いて、これらスイッチ及びフィルタを互いに図示のように接続する。光電変換器１２は、単一又は複数の終端抵抗器を含んでおり、光電変換器１２を伝送線の特性インピーダンスで逆終端（reverse terminate: 光電変換器の出力端に接続される伝送線に対する終端）する。光入力信号のデータ・レートに応じて、基準受信器フィルタ２０及び２２が基準受信器に対して選択的に切り替えられる。例えば、これらディスクリート基準受信器フィルタは、６２２Ｍｂｐｓ及び９．９５３Ｇｂｐｓのデータ・レートに対するベッセル・トンプソン形状スカラー周波数応答を有する。ディスクリート基準受信器フィルタ２０、２２の各々でろ波された電気信号出力は、第３スイッチ２６を介して第４スイッチ２８に選択的に結合される。この第４スイッチ２８は、別の伝送線を介して、光電変換器１２からのろ波されていない電気信号も受ける。第４スイッチ２８は、ろ波された電気信号及びろ波されない電気信号をサンプリング回路３０に選択的に供給する。サンプリング回路３０は、伝送線をその特性インピーダンスで終端する終端抵抗器３２を含んでいる。一般的に、伝送線の特性インピーダンスは５０オームであり、５０オームの終端抵抗器を必要とする。サンプリング回路３０は、２個の直列接続ダイオード３４、３６も具えており、これらダイオードの共通接続点３８に、ろ波された電気信号及びろ波されない電気信号を受信する。逆極性の正ストローブ・パルス及び負ストローブ・パルスが、ダイオード３４、３６の対向する端子４０、４２に供給されて、これらダイオード３４、３６を導通状態にゲートする。正及び負のバイアス電圧を抵抗器４４、４６を介してダイオード３４、３６の各々に供給して、選択した導通（オン）切替時間及び非導通（オフ）切替時間となるようにこれらダイオード３４、３６をバイアスする。
【０００６】
現在の基準受信器の設計に関連して多くの欠点がある。主な欠点の１つは、光電変換器に逆終端を必要とするディスクリート電気フィルタから反射が発生することである。光電変換器の逆終端抵抗器（光電変換器の出力端に接続される伝送線用の終端抵抗器）は、これら反射信号のほとんどの部分、例えば、反射信号の９５％を吸収して、ディスクリート・フィルタが存在しても、良好な時間応答を与える。ディスクリート・フィルタが１０％の反射を行うと、１／２％の反射がサンプリング回路に供給される。かかる反射により、図４内のデータの収差が表すように、サンプリングされた信号内に収差が生じる。基準受信器の標準用許容限界を提案する際に、試験機器の製造業者は、上述の形式の収差を考慮する。現在の基準受信器設計における別の欠点は、逆終端抵抗器が、一般的には、システムの周波数応答を平坦にし、逆終端されないシステムよりも非常に急なロールオフを生じることである。その結果は、理想的なガウス応答から更にずれて、帯域幅が完全に望ましいときに、フィルタ不要のアプリケーションに対して逆終端抵抗器を用いた際に、システムに多くの収差を与える。また、高周波経路のディスクリート電気フィルタは、そのフィルタ自身によるグループ遅延歪の可能性が高くなる。
【０００７】
図５は、従来の基準受信器１０に関連した従来の出力増幅器５０を示す回路図である。演算増幅器５２、５４は、バイアス電圧＋Ｖbb及び−Ｖbbに接続された非反転入力端を夫々有する。これら演算増幅器５２、５４の反転入力端は、抵抗器５６、５８による帰還により、非反転入力端の各バイアス電圧レベルに設定される。これら反転入力端のバイアス電圧は、サンプリング・ダイオード３４、３６用のバイアス電圧として、サンプリング回路３０に供給される。オフセット電圧をサンプリング・ダイオード３４、３６に供給して、同相モードにおけるバイアス電圧レベルをシフトする。演算増幅器５２、５４における帰還抵抗器５６、５８は、１００メガオームの範囲の高い抵抗値であり、クリーナー（cleaner：掃除機の騒音の如き雑音）出力信号の発生の基になる増幅器ノイズを減らす。演算増幅器５２、５４からの出力信号を、加算増幅器６０の反転入力端にて互いに加算する。加算増幅器６０からの出力信号をデジタル化し、更に処理して、表示器で表示を行う。バイアス・オフセットのない状態でサンプリング回路３０へのゼロ電圧入力により、各ダイオードへの相対バイアス・レベルを等しくする。正及び負ストローブ・パルスは、サンプリング・ダイオード３４、３６を導通状態に駆動して、各ダイオードからのサンプリング結果の電荷をバランスさせる。演算増幅器５２、５４の各々におけるサンプリング結果のコンデンサの電荷が、これら増幅器の出力端にて積分された電圧を発生し、これら電圧が互いにキャンセルされる。ゼロでない任意の電圧入力は、一方のダイオードと他方のダイオードとの間で瞬間的な総合バイアスをアンバランスさせるので、演算増幅器５２、５４の積分された電圧における差が適度なものとなる。
【０００８】
この形式の増幅器による現在の基準受信器は、４０〜５０Ｋサンプル／秒の範囲でサンプリング回路３０をストローブする。サンプリング回路３０への各ストローブ信号は、サンプリング・ダイオード３４、３６により整流される。その結果、一連の充電インパルスが増幅器５２、５４に入力する。電荷パルスは、積分されて、演算増幅器５２、５４内の１００メグオーム帰還抵抗器５６、５８の各々を介して流れる直流電流を発生する。その結果、増幅器５２、５４の出力端の各々に直流電圧が発生する。４０Ｋサンプル／秒のストローブは、例えば、５０ナノアンペアの直流電流を帰還抵抗器５６、５８の各々に流し、５ボルトの出力電圧レベルを発生する。ストローブ・レートを高くすると、演算増幅器５２、５４に供給される積分直流電流が増加する。あるレートにおいては、帰還抵抗器５６、５８を流れる直流電流が演算増幅器５２、５４をオーバードライブして、出力信号を歪ませる。
【０００９】
【発明が解決しようとする課題】
ディスクリート基準受信器フィルタを有する従来の基準受信器の欠点を改善した光信号用の時間領域基準受信器サンプリング・システムが必要とされている。この基準受信器サンプリング・システムは、高インピーダンスの光電変換器を具えていなければならない。この光電変換器は、実際の光信号に非常に類似した最適時間応答の電気信号を発生すると共に、高インピーダンスで電流出力を効果的に使用するように構成されなければならない。また、基準受信器サンプリング・システムは、従来の基準受信器サンプリング・システムよりも非常に高いサンプリング・レートでストローブされるサンプリング回路を用いなければならない。このサンプリング回路は、歪んだ出力信号を発生することなく、従来の高いストローブ・レートで、出力信号を受信できる出力増幅器を具えなければならない。
【００１０】
したがって、本発明の目的は、高いストローブ・レートのサンプリング回路からの出力信号を受信できる出力増幅器と、かかる出力増幅器を具えたサンプリング・オシロスコープとを提供することにある。
【００１１】
【課題を解決するための手段】
本発明の出力増幅器は、ストローブされる広帯域サンプリング回路でサンプリングされた入力信号であって、サンプリング・ストローブ・パルスの一部を含む上述の入力信号を受ける。また、サンプリング・ストローブ・パルスは、積分されたかかるストローブ・パルスに応答して、直流電流が生じる。この出力増幅器は、第１及び第２演算増幅器を有し、これら演算増幅器は、ストローブされるサンプリング回路でサンプリングされた入力信号を受ける。各演算増幅器は、反転入力端、出力端を有し、抵抗器・コンデンサ（ＲＣ）回路は、充電コンデンサと並列になった高抵抗値の抵抗器を有する。各ＲＣ回路は、夫々の演算増幅器の反転入力端及び出力端の間に結合されており、各コンデンサは、ストローブ・パルスに応答して電荷を蓄積する。第１及び第２スイッチの各々を各演算増幅器のＲＣ回路と並列に結合する。リセット・パルス発生器は、時間遅延したリセット・パルスを発生し、このリセット・パルスをサンプリング・ストローブ・パルスから遅延した時間インターバルで第１及び第２スイッチに供給して、コンデンサに蓄積された電荷を除去する。
【００１２】
本発明の出力増幅器の好適実施例においては、高抵抗値の抵抗器は、１００メグオーム抵抗器であり、第１及び第２スイッチは、電子スイッチである。リセット・パルスの遅延した時間インターバルは、５００ナノ秒の範囲内であり、サンプリング・ストローブ・パルスのスロット・パルス・レートは、１秒当たり３００Ｋサンプルの範囲内である。さらに、バイアス発生器は、負及び正のバイアス電圧を発生し、これらバイアス電圧は、第１及び第２演算増幅器に夫々供給される。
【００１３】
本発明の出力増幅器は、サンプリング・オシロスコープに利用可能であり、かかるサンプリング・オシロスコープは、入力信号を受け、サンプリング・ストローブ・パルスに応答してサンプリングされた出力信号を発生するサンプリング回路を具えている。サンプリングされた出力信号は、サンプリング・ストローブ・パルスの一部を含んでおり、これにより、積分されたストローブ・パルスに応答して直流電流が生じる。サンプリング回路からのサンプリングされた出力信号を出力増幅器に供給する。サンプリング・オシロスコープは、バイアス発生器を具えており、このバイアス発生器は、第１及び第２演算増幅器に夫々供給する負及び正のバイアス電圧を発生する。ストローブ発生器は、タイミング・ストローブ・パルスを受け、サンプリング回路用のサンプリング・ストローブ・パルスを発生する。リセット・パルス発生器もタイミング・ストローブ・パルスを受け、時間遅延されたリセット・パルスを発生する。このタイミング・ストローブ・パルスは、タイムベース発生器又は類似の形式のタイミング回路が発生する。本発明の好適実施例において、サンプリング・ストローブ・パルスのストローブ・パルス・レートは、１秒当たり２００Ｋサンプルの範囲内であり、リセット・パルスの遅延した時間インターバルは、５００ナノ秒の範囲内である。
【００１４】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の説明から更に明らかになろう。
【００１５】
【発明の実施の形態】
図１は、本発明のサンプリング・オシロスコープに用いる基準受信器７０及び本発明の出力増幅器７２を示す回路図である。基準受信器７０は、被試験光信号を受信する光電（Ｏ／Ｅ）変換器７４を具えている。本発明の好適実施例において、光信号のデータ・レートは、１０Ｇｂｐｓの範囲である。かかるデータ・レートには、９．９５２Ｇｂｐｓ、１０．６６７Ｇｂｐｓ、１２．５Ｇｂｐｓ等が含まれる。また、本発明は、４０Ｇｂｐｓの如く高いデータ・レートにも適応できる。光電変換器７４は、光信号を電気電流信号に変換する光電変換素子としてＰＩＮフォトダイオード７６を具えている。光信号感度が問題でない場合、オプションの抵抗器７８、８０を光電変換器７４に付加して、漏洩用、即ち、逆終端用の直流経路を設けてもよい。この漏洩用の直流経路として用いる場合、これら抵抗器は、５０オーム伝送線用の典型的な逆終端抵抗器よりも大幅に高い抵抗値、例えば、２０００オームである。いずれにしても、光電変換器１２は、高インピーダンスとなる。光電変換器７４からの電気信号出力は、伝送線８４を介して、高インピーダンスでサンプリング回路８２に供給される。この好適実施例において、伝送線の特性インピーダンスは、５０オームである。サンプリング回路８２は、伝送線８４をその特性インピーダンスで終端する終端抵抗器８６を有し、この終端抵抗器８６は、電気電流信号に応答した電圧降下を生じる。
【００１６】
サンプリング回路８２は、直列接続されたダイオード８８、９０を有し、これらダイオードの共通接続点９２が伝送線８４に結合される。これらダイオードの各々の対向端は、コンデンサ９４、９６を夫々介して、ストローブ発生器９８からのストローブ・ゲート信号（サンプリング・ストローブ・パルス）を受信するように容量結合されている。サンプリング・オシロスコープに関連したタイムベースからのタイミング・ストローブ・パルスでストローブ発生器９８を駆動してもよい。これらストローブ・ゲート信号は、逆極性の正方向信号と負方向信号とであり、選択した時間インターバル期間中にサンプリング・ダイオード８８、９０を導通状態にゲートする。これらタイミング・ストローブ・パルスは、リセット・パルス発生器１００にも供給され、このリセット・パルス発生器１００は、出力増幅器７２用のリセット・パルスを発生する。バイアス発生器１０２は、演算増幅器１０４、１０６の非反転入力端に供給する＋Ｖｂｂ及び−Ｖｂｂバイアス出力電圧を発生する。制御器などからの制御信号をバイアス発生器１０２に供給して、演算増幅器１０４、１０６へのバイアス出力電圧を可変する。演算増幅器１０４、１０６の反転入力端は、抵抗器１１０、１１２を介しての帰還により、非反転入力端の各バイアス電圧レベルに設定される。（すなわち、演算増幅器１０４、１０６の負帰還作用により、これら演算器の反転入力端及び非反転入力端の電圧が等しくなる。）演算増幅器１０４、１０６の反転入力端における＋Ｖｂｂ及び−Ｖｂｂバイアス電圧は、抵抗器１０８、１０９を介してサンプリング・ダイオード８８の陰極及びサンプリング・ダイオード９０の陽極に夫々供給される。サンプリング・ダイオード８８、９０からの各サンプリングされた電気信号出力は、演算増幅器１０４、１０６の反転入力端に夫々供給される。演算増幅器１０４、１０６の各々は、コンデンサ１１４、１１６及びスイッチ１１８、１２０と並列になった高い値の帰還抵抗器１１０、１１２を夫々有する。演算増幅器１０４、１０６の電気信号出力は、抵抗器１２２、１２４を介して結合され、加算増幅器１２６の反転入力端（ノード）にて加算される。加算増幅器１２６は、帰還抵抗器１２８を有するトランスインピーダンス増幅器である。加算増幅器１２６からの加算電気信号は、図示しない回路でデジタル化されて、表示器で表示するために更に処理される。
【００１７】
図２は、本発明に用いる基準受信器７０及び本発明の出力増幅器７２の動作を説明するのに用いる信号タイミング図である。被試験光入力信号は、光電変換器７４内のフォトダイオード７６に供給され、このフォトダイオードが光信号を電気信号に変換する。この電気信号は、伝送線８４を介して、サンプリング回路８２の共通接続点９２である入力端に供給される。サンプリング・ダイオード８８、９０は、演算増幅器１０４、１０６からの＋Ｖｂｂ及び−Ｖｂｂバイアス電圧によりバイアスされる。バイアス発生器１０２により、同相オフセット電圧をサンプリング・ダイオード８８、９０に供給して、バイアス電圧レベルを同相でシフトしてもよい。ストローブ発生器９８は、受信したタイミング・ストローブ・パルスに応答して、正方向及び負方向のストローブ・パルスを発生する。この好適実施例において、ストローブ・パルスのレートは、２００Ｋサンプル／秒であるが、本発明の要旨を逸脱しなければ、このレートよりも高い又は低いストローブ・レートを用いてもよい。正及び負のストローブ・パルスをサンプリング・ダイオード８８、９０に供給する。ストローブ・パルスの電圧が夫々のバイアス電圧を超えたときに、これらストローブ・パルスがダイオードを導通状態に駆動する。本発明の好適実施例において、このストローブは、特性がいくらかガウスである一定の丸まった三角形状である。ゲート・パルスの三角形状のため、サンプリング・ダイオード８８、９０のゲート時間は、ダイオードのバイアス・レベルの関数で変化する。
【００１８】
バイアス・レベルが下ると、帯域幅ゲート（ゲート時間）が狭くなり、バイアス・レベルが上がると、帯域幅ゲートが広がる。ストローブ・パルスとバイアス電圧との組み合わせを調整して、ベッセル・トンプソン・フィルタ周波数応答を近似する周波数ロールオフ応答を生じるようにする。理想的なサンプラー（サンプリング回路）のフィルタ特性は、時間領域では矩形ゲート関数であり、周波数領域ではｓｉｎ（ｆ）／ｆ特性である。実際のサンプラーは、理想的な応答であるベッセル・トンプソン・フィルタ応答に追従しないが、これを支配的な（主要な）フィルタとして基準受信器内で用いてもよく、基準受信器システムの重要な要素となる。ゲート機能の幅（サンプリング・ダイオードの導通時間）、即ち、サンプリング・アパーチャは、サンプリング・ゲートに供給されるストローブの幅に依存し、電気的に調整可能である。ゲート機能の幅であるサンプリング・アパーチャは、サンプリング・ダイオード８８、９０の＋Ｖｂｂ及び−Ｖｂｂバイアス電圧により設定される。サンプリング・ダイオード８８、９０のバイアス電圧を可変することにより、ストローブ信号がサンプリング・ダイオードをオンにさせる電圧レベルが変化する。ゲート幅τにとって、サンプラーのインパルス応答の１次近似は、幅τの矩形インパルスであり、ステップ応答は、継続時間τの傾斜である。周波数領域において、この応答は、次のようになる。
Ｈ（ｆ）＝ｓｉｎ（πｆτ）／πｆτ ・・・（１）
【００１９】
−３ｄＢ周波数ｆ（３ｄＢ）は、ｆ（３ｄＢ）＝０．４３３／τとなる。サンプラー・フィルタは、ベッセル・トンプソン・フィルタ周波数応答からいくらか外れているとしても、基準受信器で有用な特性となる。サンプラー・フィルタのステップ応答には、オーバーシュートがなく、迅速に安定する。これにより、表示信号内にリンギングとして生じるサンプル・データ内の収差が低下する。ｆ＝１／τ（ビット・レートの１．７倍）における応答にてゼロであるので、サンプラー（サンプリング回路）フィルタは、関心のある周波数帯域にて有力なフィルタであり、標準にて特定された４次応答に近づく。ｆ＝２／τ、即ち、ビット・レートの３．４倍にて、この応答が回復した場合、光電変換器７４の帯域幅の如き他の帯域制限要素が信号を一層減衰する。
【００２０】
サンプリング回路８２の帯域幅を狭くして、基準受信器７０に支配的な周波数ロールオフ又は応答を生じさせると、従来技術で用いたハードウェア・フィルタ及びスイッチング・リレーが不要になるという利点がある。サンプリング回路８２へのストローブの帯域幅は、システム帯域幅を公称目標応答窓に連続的に最適化できるので、ディスクリート・フィルタの特性の変動が光電変換器及び相互接続部品の大きな変動を許容することに最早関心がない。さらに、ディスクリート・フィルタ及びスイッチング・リレーを用いることなく、可能なストローブ帯域幅調整レンジ内で、多数の基準受信器データ・レートを達成できる。９．９５２Ｇｂｐｓ、１０．６６７Ｇｂｐｓ、１２．５Ｇｂｐｓ等のビット・レートに適応するように、サンプリング帯域幅を調整できる。ディスクリート・フィルタを取り外すことにより、反射をなくし、フォトダイオードの逆終端（フォトダイオードの出力端に接続された伝送専用の終端）を取り外すこともできる。この逆終端を取り外すことにより、フォトダイオード電流に対する大きな抵抗負荷のために、全体的な光電変換器の利得が増加して、感度が改善される。さらに、完全な帯域幅が望ましいときに、フィルタを用いないアプリケーション用の受信を用いる場合、逆終端を取り外すことにより、フォトダイオードの時間的応答を最適化できる。
【００２１】
逆極性のストローブ・パルスがサンプリング・ダイオード８８、９０を導通状態に駆動し、各電気信号を演算増幅器１０４、１０６の反転入力端に供給する。同相オフセット電圧が供給されないで状態で、サンプリング回路８２へのゼロ・ボルト入力により、ダイオード８８、９０の各々の相対バイアス・レベルが等しくなるので、演算増幅器１０４、１０６が積分電圧レベルを発生するが、これらは互いにキャンセルされる。ゼロでない任意の電圧入力がこれらダイオード間の瞬時総合バイアスをアンバランスにするので、演算増幅器１０４、１０６の積分電圧に無視できない差が生じる。正方向ストローブ・パルスにより、電流が演算増幅器１０６からサンプリング・ダイオード９０に流れて、この演算増幅器からの正方向出力信号を発生する。負方向ストローブ・パルスにより、電流がサンプリング・ダイオード８８から演算増幅器１０４に流れて、この演算増幅器１０４からの正方向出力信号を発生する。演算増幅器１０４、１０６の帰還抵抗器の好ましいオーム値は、１００メグオームの範囲であり、上述の如く、増幅器ノイズを減らして、従来の低速サンプリング・レートを可能にする。抵抗器１１０及びコンデンサ１１４と、抵抗器１１２及びコンデンサ１１６とで構成される抵抗器コンデンサ（ＲＣ）回路網の各々の時定数は、非常に長い。低速サンプリング・レートにて、コンデンサ１１４、１１６への漏れ電荷が演算増幅器１０４、１０６の出力を駆動するレベルが、これら増幅器の電圧レール（電源電圧）にまで積分されるのを防止するために、抵抗器１１０、１１２が必要である。
【００２２】
本発明用を想到した高いサンプリング・レートにサンプリング回路８２のサンプリング・レートを制限するためには、演算増幅器１０４、１０６が帰還抵抗器１１０、１１２を含むことを必要としない。２００Ｋサンプル／秒のサンプリング・レートに関連した非常に長い時定数と短いストローブ期間とのために、積分されたストローブ・パルスにより生じる直流電流に起因して、抵抗器・コンデンサ（ＲＣ）回路網には、コンデンサ１１４、１１６に蓄積された電荷を放電するための充分な時間がない。コンデンサ１１４、１１６に蓄積された電荷を除去するために、電子スイッチ１１８、１２０が演算増幅器１０４、１０６の帰還ＲＣ回路網と並列に夫々結合される。電子スイッチ１１８、１２０は、リセット・パルス発生器１００からリセット・パルスを受信する。このリセット・パルスは、サンプリング回路８２に供給されたストローブ・パルスと時間的に一致する。ストローブ・パルスからの好ましい時間インターバル、好適な実施例では約５００ナノ秒である時間インターバルにて、リセット・パルスを電子スイッチ１１８、１２０に供給して回路を閉じ、コンデンサ１１４、１１６に蓄積された電荷を放電する。このリセット・パルス用のリセット時間遅延は、高いストローブ・レートよりも短かくできる。５００ナノ秒の範囲内の期間であって、コンデンサに蓄積された電荷を放電するのに充分な程度に短い期間中、電子スイッチ１１８、１２０が閉じて、増幅器が安定する。リセット・パルスが除去されて電子スイッチ１１８、１２０が開いて、演算増幅器１０４、１０６は、次のサンプリング期間中での電気信号を受信する状態になる。
【００２３】
演算増幅器１０４、１０６からの負方向及び正方向出力信号が夫々抵抗器１２２、１２４を介してトランスインピーダンス加算増幅器１２６の反転入力端に供給される。逆極性の出力信号を加算することにより、これら増幅器の積分電荷パルス直流電流（ストローブに対応）を除去するので、サンプリング回路への累積電気入力信号を表す加算出力電圧がサンプリング・アパーチャにわたって発生する。演算増幅器１０４、１０６からの出力信号は、加算増幅器に容量的に（コンデンサを介して）供給してもよい。また、加算増幅器回路を変更するには、この加算増幅器の帰還抵抗器に並列にコンデンサを追加し、加算増幅器の出力信号を容量的に負荷抵抗器に結合してもよい。必要に応じて、帰還コンデンサの両端にスイッチを追加して、このステージ（加算増幅器）をリセットしてもよい。加算した出力信号は、増幅され、デジタル化され、処理され、表示用の付加回路に供給される。
【００２４】
図３は、本発明によるサンプリング・オシロスコープ１３２、関連した基準受信器１３４、及び本発明による出力増幅器１３６を含んだ代表的な時間領域の基準受信器サンプリング・システム１３０を示す。被試験光信号は、基準受信器１３４の光電（Ｏ／Ｅ）変換器１３８に入力する。この図の基準受信器１３４のブロック要素は、図１を参照して説明した基準受信器要素の回路設計やその内容を示す。光電変換器１３８の電気信号出力は、伝送線１４０を介してサンプリング回路１４２に供給する。このサンプリング回路１４２は、ストローブ発生器１４４から正方向及び負方向のストローブ・パルスを受信する。正及び負バイアス電圧＋Ｖｂｂ及び−Ｖｂｂを、バイアス発生器１５０から出力増幅器１３６内の演算増幅器１４６、１４８の非反転入力端に供給する。図１の場合と同様に、バイアス電圧＋Ｖｂｂ及び−Ｖｂｂは、演算増幅器１４６、１４８の反転入力端の電圧レベルを静止状態に設定して、サンプリング回路１４２内のサンプリング・ダイオードをバイアスする。サンプリング回路１４２からのサンプリングされた電気信号は、演算増幅器１４６、１４８の反転入力端に供給される。帰還抵抗器１５２、１５４、充電コンデンサ１５６、１５８、及び電子スイッチ１６０、１６２が、演算増幅器１４６、１４８の各々の反転入力端及び出力端の間に夫々並列接続される。
【００２５】
電子スイッチ１６０、１６２は、リセット・パルス発生器１６４に接続される。このリセット・パルス発生器１６４は、リセット期間中、これらスイッチを選択的に閉じる。演算増幅器１４６、１４８の出力端をトランインピーダンス増幅器１６６の反転入力端に結合する。増幅器１６６の加算出力は、可変利得増幅器１６７を介してトラック・アンド・ホールド（Ｔ／Ｈ）回路１６８に供給される。このトラック・アンド・ホールド回路は、リセット・パルス発生器１６４からのサンプル・ストローブを受信する。トラック・アンド・ホールド回路１６８にホールドされた出力は、増幅器１７０に供給される。この増幅器１７０の出力信号は、アナログ・デジタル（Ａ／Ｄ）変換器１７２に供給される。アナログ・デジタル変換器１７２は、制御器１７４からのデジタル化クロック信号も受信する。アナログ・デジタル変換器１７２からのデジタル化された値が、データ及び制御バス１７６を介して制御器１７４に供給され、メモリ１７８内に蓄積される。メモリ１７８は、ＲＡＭ、ＲＯＭ及びキャッシュ・メモリを含んでおり、ＲＡＭメモリは、光入力信号を表すデータ値の如き揮発性データを蓄積する。好適実施例において、制御器１７４は、アメリカ合衆国カリフォルニア州サンタクララのインテル・コーポレーションが製造販売しているＰＥＮＴＩＵＭ（商標）プロセッサである。
【００２６】
データ及び制御バス１７６は、表示器１８０及びフロント・パネル１８２に結合してもよい。表示器１８０は、液晶表示器、陰極線管などである。フロント・パネル１８２は、ボタン・スイッチ、回転摘みなどを具えたり、キーボード及び／又はマウスの如き制御入力装置を具えている。単一又は複数のマス・ストレージ・ユニット１８４をデータ及び制御バス１７６に接続してもよい。このマス・ストレージ・ユニットは、ハードディスク・ドライブ、ＣＤ−ＲＯＭドライブ、テープ・ドライブ、フロッピー（登録商標）ドライブなどであり、適切なマス・ストレージ媒体との間で、書込み及び読出しを行う。タイムベース発生器１８６及びバイアス発生器１５０もデータ及び制御バス１７６に接続される。ストローブ発生器１４４及びリセット・パルス発生器１６４は、タイムベース発生器１８６からのタイミング・ストローブ信号を受信するように結合されている。好適実施例において、基準受信器サンプリング・システム１３０の機能は、メモリ１７８に蓄積され制御器１７４により実行された処理ルーチンに応じて制御され実行される。処理ルーチン及び命令は、蓄積され、ＲＯＭメモリからアクセスされたり、マス・ストレージ・ユニット１８４のマス・ストレージ媒体からアクセスされたりする。本発明の好適実施例においては、基準受信器サンプリング・システム１３０は、アメリカ合衆国ワシントン州レッドモンドのマイクロソフト・コーポレーションが作成販売しているウィンドウズ（登録商標）９８オペレーティング・システムの下で制御されているＰＣ（パーソナル・コンピュータ）ベースのシステムである。
【００２７】
上述の基準受信器サンプリング・システム１３０は、ペンティアム（登録商標）マイクロプロセッサの如き単一の制御器１７４を用いて制御される。多数の制御器、１個又は複数のデジタル信号プロセッサ（ＤＳＰ）を用いて、基準受信器サンプリング・システム１３０を同程度に実現できる。かかる構成において、直列データ及び制御バスを用いて、ＤＳＰからのデータ及び制御信号を主制御器に結合できる。分散した表示プロセッサを用いて、被試験光信号を表す処理済みデジタル値のフォーマット及び表示を制御する。
【００２８】
サンプリング・オシロスコープ１３２は、好ましくは、等化時間サンプリング・オシロスコープであり、タイムベース発生器１８６からのストローブ・パルスを選択的に遅延することにより、サンプル（サンプル値）から成る波形記録を取り込む。フロント・パネル１８２の制御器を用いて、特定ビット・レートの被試験光信号を受信するように、サンプリング・オシロスコープ１３２及び基準受信器１３４を設定する。例えば、被試験光信号のビット・レートは、９．９５２Ｇｂｐｓでもよい。この９．９５２Ｇｂｐｓデータ標準用のベッセル・トンプソン周波数応答を近似し、サンプリング回路１４２からの周波数ロールオフ応答を発生するレベルに、サンプリング・ダイオードのバイアス電圧＋Ｖｂｂ及び−Ｖｂｂを設定する必要がある。プログラム制御の下に動作する制御器１７４は、デジタル制御値の如き制御信号を発生し、バイアス発生器１５０に供給する。制御信号は、バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを調整して、受信したデータ・レートに対してベッセル・トンプソン周波数応答ロールオフを近似するように、サンプリング回路１４２のサンプリング・アパーチャを発生する。また、制御器１７４は、タイムベース１８６に対して制御信号を発生して、タイミング・ストローブ・パルスの発生を開始させる。これらタイミング・ストローブ・パルスは、ストローブ発生器１４４及びリセット・パルス発生器１６４に供給される。
【００２９】
ストローブ発生器１４４は、タイミング・ストローブ・パルスに応答して、サンプリング回路１４２に供給する正及び負ストローブ・パルスを発生する。ストローブ・パルスの電圧レベルが、サンプリング・ダイオードのバイアス電圧＋Ｖｂｂ及び−Ｖｂｂを超えたときに、これらストローブ・パルスは、サンプリング回路１４２内のサンプリング・ダイオードを順バイアスする。導通したサンプリング・ダイオードは、光電変換器１３８からの電気信号を通過させる。なお、この電気信号は、被試験光入力信号を表す。その結果の２つの電気信号は、演算増幅器１４６、１４８の各々の反転入力端に供給される。これら演算増幅器１４６、１４８は、ストローブ・パルスを積分し、各直流電圧と組合わさった電気試験信号を含む正方向及び負方向の信号を夫々発生する。演算増幅器１４６、１４８からの正方向及び負方向出力信号を加算増幅器１６６の反転入力端にて加算する。ストローブ・パルス直流電流による積分した電圧出力がキャンセルされるので、サンプリング回路への電気入力信号を表す加算出力電圧がサンプリング・アパーチャ期間に現れる。
【００３０】
リセット・パルス発生器１６４は、タイムベース発生器１８６からのタイミング・ストローブ・パルスに応答してリセット・パルスを発生し、このリセット・パルスを電子スイッチ１６０、１６２に供給する。リセット・パルス発生器１６４は、時間遅延回路を具えており、リセット・パルスの発生を所定時間だけ遅延させる。好適実施例において、この遅延は、正方向及び負方向ストローブの発生から約５００ナノ秒である。電子スイッチ１６０、１６２は、このリセット・パルスに応答して閉じ、コンデンサ１５６、１５８に蓄積された累積電荷を放電させる。好適実施例において、リセット・パルスの幅は、約５００ナノ秒である。
【００３１】
サンプリング回路１４２に正及び負ストローブ・パルスを供給する時点と、電子スイッチ１６０、１６２にリセット・パルスを供給する時点との間の期間中、リセット・パルス発生器１６４は、トラック・アンド・ホールド回路１６８へのホールド・ストローブ・パルスを発生する。可変増幅器１６７により、加算増幅器１６６からの出力信号をトラック・アンド・ホールド回路１６８用の適切な入力レベルに調整する。トラック・アンド・ホールド回路１６８は、加算増幅器１６６の出力端における加算電気信号を表す電荷を蓄積する。取り込まれたサンプルは、増幅器１７０により増幅され、アナログ・デジタル変換器１７２に供給される。このアナログ・デジタル変換器１７２は、トラック・アンド・ホールド回路１６８からの電気サンプルを、制御器１７４からのデジタル化クロック信号に応答してデジタル値に変換する。このデジタル化された値をメモリ１７８内に蓄積し、表示器１８０で出力表示を行うように処理する。
【００３２】
サンプリング回路１４２内のサンプリング・ダイオードのバイアス電圧レベル＋Ｖｂｂ及び−Ｖｂｂを変化することにより、基準受信器のフィルタ応答を変更できる。表示器１８０にメニュー選択機能を設けて、サンプリング回路１４２内のベッセル・トンプソン周波数ロールオフ応答を削除できるようにしてもよい。フィルタ・メニュー選択の追加／削除は、制御器１７４により解釈され、この制御器１７４がバイアス発生器１５０への制御信号を発生して、バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを増加させる。バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを増加させることにより、サンプリング回路のサンプリング・アパーチャが減少して（狭くなり）、基準受信器１３４のロウパス周波数応答を増やす。基準受信器１３４のサンプリング回路１４２を用いて、この基準受信器のフィルタを電気的に追加及び除去できることにより、光電変換器１３８からサンプリング回路１４２への同じ伝送線１４０を用いて、被試験光信号のろ波した特性及びろ波しない特性の両方を測定し、表示できる。この点は、サンプリング回路にろ波された電気信号及びろ波されない電気信号を供給する分離した伝送線及びリレー・スイッチを必要とする従来の基準受信器とはだいぶ異なる。これらリレーは、追加的な損失及び有限反射を付加して、帯域幅及び収差の性能を劣化させる。
【００３３】
基準受信器及び関連した出力増幅器について、基準受信器サンプリング・システムに関して説明した。ここでは、基準受信器内のサンプリング回路は、テレコミュニケーション業界の種々のビット・レート標準に対応するベッセル・トンプソン周波数ロールオフ応答曲線に近似するように調整されている。基準受信器は、光電変換器を具えており、この光電変換器は、光信号を電気信号に変換して、伝送線を介してこの電気信号をサンプリング回路に供給する。サンプリング・フィルタとして構成されたサンプリング回路のために、光電変換器における伝送線の逆終端が不要である。よって、反射を生じるディスクリート基準受信器フィルタの必要性がなくなる。可変バイアス電圧レベルを、正方向及び負方向ストローブ・パルスと共にサンプリング回路に供給する。ストローブ・パルスと組み合わせるバイアス電圧レベルは、近似したベッセル・トンプソン周波数ロールオフ応答を生じるサンプリング・アパーチャを確立する。サンプリング回路は、正方向及び負方向出力信号を発生し、これら出力信号は、２個の演算増幅器の反転入力端に夫々供給される。
【００３４】
各演算増幅器は、その反転入力端及び出力端の間に結合されたＲＣ回路網を具えている。各電子スイッチをＲＣ回路と並列接続し、選択的に閉じて、連続したストローブ・パルスの間に、ＲＣ回路のコンデンサに蓄積された電荷を除去する。これら出力電圧を加算増幅器の反転入力端に供給する。この加算増幅器は、演算増幅器のストローブ・パルス直流電流による積分電圧出力が逆相のため、これら積分電圧出力を除去する。この結果、サンプリング回路への累積された電気入力信号を表す加算出力電圧がサンプリング・アパーチャ期間に現れる。基準受信器及び関連した出力増幅器は、サンプリング・オシロスコープ内に組み込まれて、基準受信器サンプリング・システムとなる。サンプリング回路内のバイアス電圧レベルを変化させて、基準受信器のサンプリング・アパーチャを変更し、システムの帯域幅応答を変化させる。これら応答は、種々のテレコミュニケーション標準と一致したベッセル・トンプソン周波数ロールオフ応答を近似する基準受信器から、最大帯域幅測定用の高帯域幅サンプリング・オシロスコープと一致した高周波応答にまで変化できる。これにより、サンプリング・システムは、被試験光信号のろ波したサンプル及びろ波していないサンプルの両方を取り込める。
【００３５】
よって、上述は、サンプリング回路に関連した出力増幅器と、かかる出力増幅器を用いたサンプリング・オシロスコープについて説明した。上述から本発明の種々の変形変更が当業者には可能であるが、上述し図示した特定実施例は、本発明を限定するものではないことが理解できよう。また、好適実施例の細部も本発明の要旨を限定するものではない。
【００３６】
【発明の効果】
上述の如く、本発明によれば、出力増幅器を構成する第１及び第２演算増幅器の各々の反転入力端及び出力端の間に結合された高抵抗値の抵抗器、コンデンサ及びスイッチの並列回路において、リセット・パルスによりスイッチがコンデンサを放電させるので、高いストローブ・レートのサンプリング回路からの出力信号を受信できる。また、かかる出力増幅器を有するサンプリング・オシロスコープは、高いストローブ・パルスのサンプリング回路を使用できる。
【図面の簡単な説明】
【図１】本発明に用いる基準受信器及び本発明の出力増幅器の回路図である。
【図２】本発明に用いる基準受信器及び本発明の出力増幅器の動作を説明するのに用いるタイミング図である。
【図３】本発明に用いる基準受信器及び本発明の出力増幅器を具えた本発明のサンプリング・オシロスコープのブロック図である。
【図４】基準受信器用のベッセル・トンプソン形スケール周波数応答を表す応答特性図である。
【図５】従来の基準受信器に利用可能なサンプリング回路に関連した典型的な出力増幅器回路の回路図である。
【図６】光テレコミュニケーション信号用に設計した従来の基準受信器を示す図である。
【符号の説明】
１０ 基準受信器
１２ 光電変換器
２０、２２ フィルタ
３０ サンプリング回路
５０ 出力増幅器回路
７０ 基準受信器
７２ 出力増幅器
７４ 光電変換器
８２ サンプリング回路
９８ ストローブ発生器
１００ リセット・パルス発生器
１０２ バイアス発生器
１３０ 基準受信器サンプリング・システム
１３２ サンプリング・オシロスコープ
１３４ 基準受信器
１３６ 出力増幅器
１３８ 光電変換器
１４２ サンプリング回路
１４４ ストローブ発生器
１５０ バイアス発生器
１６４ リセット・パルス発生器
１６８ トラック・アンド・ホールド回路
１７２ アナログ・デジタル変換器
１７４ 制御器
１７８ メモリ
１８０ 表示器
１８２ フロント・パネル
１８４ マス・ストレージ
１８６ タイムベース
【発明の属する技術分野】
本発明は、一般に、基準受信器（ｒｅｆｅｒｅｎｃｅ ｒｅｃｅｉｖｅｒ）用の出力増幅器及びかかる出力増幅器を用いたサンプリング・オシロスコープに関し、特に、サンプリング回路により支配的に決まるシステム周波数応答曲線（ｓｙｓｔｅｍ ｒｅｓｐｏｎｓｅ ｃｕｒｖｅ）を有する出力増幅器及びサンプリング・オシロスコープに関する。
【０００２】
【従来の技術】
基準受信器は、周波数領域が確定許容限界（ｄｅｆｉｎｅｄ ｔｏｌｅｒａｎｃｅ ｌｉｍｉｔｓ）により制限された測定機器である。理論的には、周波数応答曲線は、ガウス（Ｇａｕｓｓｉａｎ）曲線であるが、かかる応答を、特に、１０Ｇｂ／ｓ以上の如き高いデータ・レートにて得ることは困難である。テレコミュニケーション産業において、代表的な基準受信器のシステム周波数応答曲線は、ベッセル・トンプソン・フィルタ応答に一致する。従来の基準受信器の支配的な（主要な）周波数応答を達成するのに、受信器の入力端に個別（ディスクリート）基準受信器フィルタにより伝統的に用いており、これらフィルタの周波数応答は、４次又は５次のベッセル・トンプソン（Ｂｅｓｓｅｌ−Ｔｈｏｍｐｓｏｎ）周波数応答に一致する。
【０００３】
テレコミュニケーション業界においては、この業界で用いるデータ・レートが常に高くなるような標準が次々と制定されている。大部分のテレコミュニケーション及びデータ・コミュニケーションの業界標準は、ファイバ・ベースの光信号をアイ・パターン適合試験する際に試験機器が具えなければならない許容可能なスカラー周波数応答特性を定めている。これら業界標準が定めているスカラー周波数応答では、ベッセル・トンプソン形状（ガウス形状に類似）が、ビット・レートの３／４で、−３ｄＢ電力応答ロールオフ点になる。例えば、２．４８８ＧｂｐｓのＳＯＮＥＴ信号用の基準受信器は、その公称−３ｄＢ点が１．８７ＧＨｚである。図４は、一般的な基準受信器におけるベッセル・トンプソン形状スカラー周波数応答の特性グラフを示す。この周波数応答の許容上限及び許容下限内で、基準受信器がテレコミュニケーション及びデータ・システムに適合しなければならない。
【０００４】
新たな標準が提案される際には、テレコミュニケーション標準化委員会は、提示した標準の許容上限及び許容下限を確定するための提案を行うように試験機器製造業者に申し入れている。試験機器製造業者が提案した許容限界は、基準受信器の設計と、その設計に用いた部品とに基づいている。図４のデータ分布は、多くの係数によりデータ内に生じる収差（異常：ａｂｅｒｒａｔｉｏｎ）を示している。データ収差の主な原因は、一般には、ディスクリート基準受信器フィルタである。
【０００５】
図６は、テレコミュニケーション業界において、光信号を測定するために設計された典型的な基準受信器１０を示す。この基準受信器は、光電（Ｏ／Ｅ）変換器１２を具えており、被試験光信号を受信する。典型的には、光電変換器１２は、光電変換素子としてフォトダイオード１４を有し、光信号を対応する電気信号に変換する。伝送線は、この電気信号を第１スイッチ１６に結合する。第１スイッチ１６は、第２スイッチ１８を介して一連のディスクリート基準受信器フィルタ２０及び２２に接続されている。また、伝送線を用いて、これらスイッチ及びフィルタを互いに図示のように接続する。光電変換器１２は、単一又は複数の終端抵抗器を含んでおり、光電変換器１２を伝送線の特性インピーダンスで逆終端（reverse terminate: 光電変換器の出力端に接続される伝送線に対する終端）する。光入力信号のデータ・レートに応じて、基準受信器フィルタ２０及び２２が基準受信器に対して選択的に切り替えられる。例えば、これらディスクリート基準受信器フィルタは、６２２Ｍｂｐｓ及び９．９５３Ｇｂｐｓのデータ・レートに対するベッセル・トンプソン形状スカラー周波数応答を有する。ディスクリート基準受信器フィルタ２０、２２の各々でろ波された電気信号出力は、第３スイッチ２６を介して第４スイッチ２８に選択的に結合される。この第４スイッチ２８は、別の伝送線を介して、光電変換器１２からのろ波されていない電気信号も受ける。第４スイッチ２８は、ろ波された電気信号及びろ波されない電気信号をサンプリング回路３０に選択的に供給する。サンプリング回路３０は、伝送線をその特性インピーダンスで終端する終端抵抗器３２を含んでいる。一般的に、伝送線の特性インピーダンスは５０オームであり、５０オームの終端抵抗器を必要とする。サンプリング回路３０は、２個の直列接続ダイオード３４、３６も具えており、これらダイオードの共通接続点３８に、ろ波された電気信号及びろ波されない電気信号を受信する。逆極性の正ストローブ・パルス及び負ストローブ・パルスが、ダイオード３４、３６の対向する端子４０、４２に供給されて、これらダイオード３４、３６を導通状態にゲートする。正及び負のバイアス電圧を抵抗器４４、４６を介してダイオード３４、３６の各々に供給して、選択した導通（オン）切替時間及び非導通（オフ）切替時間となるようにこれらダイオード３４、３６をバイアスする。
【０００６】
現在の基準受信器の設計に関連して多くの欠点がある。主な欠点の１つは、光電変換器に逆終端を必要とするディスクリート電気フィルタから反射が発生することである。光電変換器の逆終端抵抗器（光電変換器の出力端に接続される伝送線用の終端抵抗器）は、これら反射信号のほとんどの部分、例えば、反射信号の９５％を吸収して、ディスクリート・フィルタが存在しても、良好な時間応答を与える。ディスクリート・フィルタが１０％の反射を行うと、１／２％の反射がサンプリング回路に供給される。かかる反射により、図４内のデータの収差が表すように、サンプリングされた信号内に収差が生じる。基準受信器の標準用許容限界を提案する際に、試験機器の製造業者は、上述の形式の収差を考慮する。現在の基準受信器設計における別の欠点は、逆終端抵抗器が、一般的には、システムの周波数応答を平坦にし、逆終端されないシステムよりも非常に急なロールオフを生じることである。その結果は、理想的なガウス応答から更にずれて、帯域幅が完全に望ましいときに、フィルタ不要のアプリケーションに対して逆終端抵抗器を用いた際に、システムに多くの収差を与える。また、高周波経路のディスクリート電気フィルタは、そのフィルタ自身によるグループ遅延歪の可能性が高くなる。
【０００７】
図５は、従来の基準受信器１０に関連した従来の出力増幅器５０を示す回路図である。演算増幅器５２、５４は、バイアス電圧＋Ｖbb及び−Ｖbbに接続された非反転入力端を夫々有する。これら演算増幅器５２、５４の反転入力端は、抵抗器５６、５８による帰還により、非反転入力端の各バイアス電圧レベルに設定される。これら反転入力端のバイアス電圧は、サンプリング・ダイオード３４、３６用のバイアス電圧として、サンプリング回路３０に供給される。オフセット電圧をサンプリング・ダイオード３４、３６に供給して、同相モードにおけるバイアス電圧レベルをシフトする。演算増幅器５２、５４における帰還抵抗器５６、５８は、１００メガオームの範囲の高い抵抗値であり、クリーナー（cleaner：掃除機の騒音の如き雑音）出力信号の発生の基になる増幅器ノイズを減らす。演算増幅器５２、５４からの出力信号を、加算増幅器６０の反転入力端にて互いに加算する。加算増幅器６０からの出力信号をデジタル化し、更に処理して、表示器で表示を行う。バイアス・オフセットのない状態でサンプリング回路３０へのゼロ電圧入力により、各ダイオードへの相対バイアス・レベルを等しくする。正及び負ストローブ・パルスは、サンプリング・ダイオード３４、３６を導通状態に駆動して、各ダイオードからのサンプリング結果の電荷をバランスさせる。演算増幅器５２、５４の各々におけるサンプリング結果のコンデンサの電荷が、これら増幅器の出力端にて積分された電圧を発生し、これら電圧が互いにキャンセルされる。ゼロでない任意の電圧入力は、一方のダイオードと他方のダイオードとの間で瞬間的な総合バイアスをアンバランスさせるので、演算増幅器５２、５４の積分された電圧における差が適度なものとなる。
【０００８】
この形式の増幅器による現在の基準受信器は、４０〜５０Ｋサンプル／秒の範囲でサンプリング回路３０をストローブする。サンプリング回路３０への各ストローブ信号は、サンプリング・ダイオード３４、３６により整流される。その結果、一連の充電インパルスが増幅器５２、５４に入力する。電荷パルスは、積分されて、演算増幅器５２、５４内の１００メグオーム帰還抵抗器５６、５８の各々を介して流れる直流電流を発生する。その結果、増幅器５２、５４の出力端の各々に直流電圧が発生する。４０Ｋサンプル／秒のストローブは、例えば、５０ナノアンペアの直流電流を帰還抵抗器５６、５８の各々に流し、５ボルトの出力電圧レベルを発生する。ストローブ・レートを高くすると、演算増幅器５２、５４に供給される積分直流電流が増加する。あるレートにおいては、帰還抵抗器５６、５８を流れる直流電流が演算増幅器５２、５４をオーバードライブして、出力信号を歪ませる。
【０００９】
【発明が解決しようとする課題】
ディスクリート基準受信器フィルタを有する従来の基準受信器の欠点を改善した光信号用の時間領域基準受信器サンプリング・システムが必要とされている。この基準受信器サンプリング・システムは、高インピーダンスの光電変換器を具えていなければならない。この光電変換器は、実際の光信号に非常に類似した最適時間応答の電気信号を発生すると共に、高インピーダンスで電流出力を効果的に使用するように構成されなければならない。また、基準受信器サンプリング・システムは、従来の基準受信器サンプリング・システムよりも非常に高いサンプリング・レートでストローブされるサンプリング回路を用いなければならない。このサンプリング回路は、歪んだ出力信号を発生することなく、従来の高いストローブ・レートで、出力信号を受信できる出力増幅器を具えなければならない。
【００１０】
したがって、本発明の目的は、高いストローブ・レートのサンプリング回路からの出力信号を受信できる出力増幅器と、かかる出力増幅器を具えたサンプリング・オシロスコープとを提供することにある。
【００１１】
【課題を解決するための手段】
本発明の出力増幅器は、ストローブされる広帯域サンプリング回路でサンプリングされた入力信号であって、サンプリング・ストローブ・パルスの一部を含む上述の入力信号を受ける。また、サンプリング・ストローブ・パルスは、積分されたかかるストローブ・パルスに応答して、直流電流が生じる。この出力増幅器は、第１及び第２演算増幅器を有し、これら演算増幅器は、ストローブされるサンプリング回路でサンプリングされた入力信号を受ける。各演算増幅器は、反転入力端、出力端を有し、抵抗器・コンデンサ（ＲＣ）回路は、充電コンデンサと並列になった高抵抗値の抵抗器を有する。各ＲＣ回路は、夫々の演算増幅器の反転入力端及び出力端の間に結合されており、各コンデンサは、ストローブ・パルスに応答して電荷を蓄積する。第１及び第２スイッチの各々を各演算増幅器のＲＣ回路と並列に結合する。リセット・パルス発生器は、時間遅延したリセット・パルスを発生し、このリセット・パルスをサンプリング・ストローブ・パルスから遅延した時間インターバルで第１及び第２スイッチに供給して、コンデンサに蓄積された電荷を除去する。
【００１２】
本発明の出力増幅器の好適実施例においては、高抵抗値の抵抗器は、１００メグオーム抵抗器であり、第１及び第２スイッチは、電子スイッチである。リセット・パルスの遅延した時間インターバルは、５００ナノ秒の範囲内であり、サンプリング・ストローブ・パルスのスロット・パルス・レートは、１秒当たり３００Ｋサンプルの範囲内である。さらに、バイアス発生器は、負及び正のバイアス電圧を発生し、これらバイアス電圧は、第１及び第２演算増幅器に夫々供給される。
【００１３】
本発明の出力増幅器は、サンプリング・オシロスコープに利用可能であり、かかるサンプリング・オシロスコープは、入力信号を受け、サンプリング・ストローブ・パルスに応答してサンプリングされた出力信号を発生するサンプリング回路を具えている。サンプリングされた出力信号は、サンプリング・ストローブ・パルスの一部を含んでおり、これにより、積分されたストローブ・パルスに応答して直流電流が生じる。サンプリング回路からのサンプリングされた出力信号を出力増幅器に供給する。サンプリング・オシロスコープは、バイアス発生器を具えており、このバイアス発生器は、第１及び第２演算増幅器に夫々供給する負及び正のバイアス電圧を発生する。ストローブ発生器は、タイミング・ストローブ・パルスを受け、サンプリング回路用のサンプリング・ストローブ・パルスを発生する。リセット・パルス発生器もタイミング・ストローブ・パルスを受け、時間遅延されたリセット・パルスを発生する。このタイミング・ストローブ・パルスは、タイムベース発生器又は類似の形式のタイミング回路が発生する。本発明の好適実施例において、サンプリング・ストローブ・パルスのストローブ・パルス・レートは、１秒当たり２００Ｋサンプルの範囲内であり、リセット・パルスの遅延した時間インターバルは、５００ナノ秒の範囲内である。
【００１４】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の説明から更に明らかになろう。
【００１５】
【発明の実施の形態】
図１は、本発明のサンプリング・オシロスコープに用いる基準受信器７０及び本発明の出力増幅器７２を示す回路図である。基準受信器７０は、被試験光信号を受信する光電（Ｏ／Ｅ）変換器７４を具えている。本発明の好適実施例において、光信号のデータ・レートは、１０Ｇｂｐｓの範囲である。かかるデータ・レートには、９．９５２Ｇｂｐｓ、１０．６６７Ｇｂｐｓ、１２．５Ｇｂｐｓ等が含まれる。また、本発明は、４０Ｇｂｐｓの如く高いデータ・レートにも適応できる。光電変換器７４は、光信号を電気電流信号に変換する光電変換素子としてＰＩＮフォトダイオード７６を具えている。光信号感度が問題でない場合、オプションの抵抗器７８、８０を光電変換器７４に付加して、漏洩用、即ち、逆終端用の直流経路を設けてもよい。この漏洩用の直流経路として用いる場合、これら抵抗器は、５０オーム伝送線用の典型的な逆終端抵抗器よりも大幅に高い抵抗値、例えば、２０００オームである。いずれにしても、光電変換器１２は、高インピーダンスとなる。光電変換器７４からの電気信号出力は、伝送線８４を介して、高インピーダンスでサンプリング回路８２に供給される。この好適実施例において、伝送線の特性インピーダンスは、５０オームである。サンプリング回路８２は、伝送線８４をその特性インピーダンスで終端する終端抵抗器８６を有し、この終端抵抗器８６は、電気電流信号に応答した電圧降下を生じる。
【００１６】
サンプリング回路８２は、直列接続されたダイオード８８、９０を有し、これらダイオードの共通接続点９２が伝送線８４に結合される。これらダイオードの各々の対向端は、コンデンサ９４、９６を夫々介して、ストローブ発生器９８からのストローブ・ゲート信号（サンプリング・ストローブ・パルス）を受信するように容量結合されている。サンプリング・オシロスコープに関連したタイムベースからのタイミング・ストローブ・パルスでストローブ発生器９８を駆動してもよい。これらストローブ・ゲート信号は、逆極性の正方向信号と負方向信号とであり、選択した時間インターバル期間中にサンプリング・ダイオード８８、９０を導通状態にゲートする。これらタイミング・ストローブ・パルスは、リセット・パルス発生器１００にも供給され、このリセット・パルス発生器１００は、出力増幅器７２用のリセット・パルスを発生する。バイアス発生器１０２は、演算増幅器１０４、１０６の非反転入力端に供給する＋Ｖｂｂ及び−Ｖｂｂバイアス出力電圧を発生する。制御器などからの制御信号をバイアス発生器１０２に供給して、演算増幅器１０４、１０６へのバイアス出力電圧を可変する。演算増幅器１０４、１０６の反転入力端は、抵抗器１１０、１１２を介しての帰還により、非反転入力端の各バイアス電圧レベルに設定される。（すなわち、演算増幅器１０４、１０６の負帰還作用により、これら演算器の反転入力端及び非反転入力端の電圧が等しくなる。）演算増幅器１０４、１０６の反転入力端における＋Ｖｂｂ及び−Ｖｂｂバイアス電圧は、抵抗器１０８、１０９を介してサンプリング・ダイオード８８の陰極及びサンプリング・ダイオード９０の陽極に夫々供給される。サンプリング・ダイオード８８、９０からの各サンプリングされた電気信号出力は、演算増幅器１０４、１０６の反転入力端に夫々供給される。演算増幅器１０４、１０６の各々は、コンデンサ１１４、１１６及びスイッチ１１８、１２０と並列になった高い値の帰還抵抗器１１０、１１２を夫々有する。演算増幅器１０４、１０６の電気信号出力は、抵抗器１２２、１２４を介して結合され、加算増幅器１２６の反転入力端（ノード）にて加算される。加算増幅器１２６は、帰還抵抗器１２８を有するトランスインピーダンス増幅器である。加算増幅器１２６からの加算電気信号は、図示しない回路でデジタル化されて、表示器で表示するために更に処理される。
【００１７】
図２は、本発明に用いる基準受信器７０及び本発明の出力増幅器７２の動作を説明するのに用いる信号タイミング図である。被試験光入力信号は、光電変換器７４内のフォトダイオード７６に供給され、このフォトダイオードが光信号を電気信号に変換する。この電気信号は、伝送線８４を介して、サンプリング回路８２の共通接続点９２である入力端に供給される。サンプリング・ダイオード８８、９０は、演算増幅器１０４、１０６からの＋Ｖｂｂ及び−Ｖｂｂバイアス電圧によりバイアスされる。バイアス発生器１０２により、同相オフセット電圧をサンプリング・ダイオード８８、９０に供給して、バイアス電圧レベルを同相でシフトしてもよい。ストローブ発生器９８は、受信したタイミング・ストローブ・パルスに応答して、正方向及び負方向のストローブ・パルスを発生する。この好適実施例において、ストローブ・パルスのレートは、２００Ｋサンプル／秒であるが、本発明の要旨を逸脱しなければ、このレートよりも高い又は低いストローブ・レートを用いてもよい。正及び負のストローブ・パルスをサンプリング・ダイオード８８、９０に供給する。ストローブ・パルスの電圧が夫々のバイアス電圧を超えたときに、これらストローブ・パルスがダイオードを導通状態に駆動する。本発明の好適実施例において、このストローブは、特性がいくらかガウスである一定の丸まった三角形状である。ゲート・パルスの三角形状のため、サンプリング・ダイオード８８、９０のゲート時間は、ダイオードのバイアス・レベルの関数で変化する。
【００１８】
バイアス・レベルが下ると、帯域幅ゲート（ゲート時間）が狭くなり、バイアス・レベルが上がると、帯域幅ゲートが広がる。ストローブ・パルスとバイアス電圧との組み合わせを調整して、ベッセル・トンプソン・フィルタ周波数応答を近似する周波数ロールオフ応答を生じるようにする。理想的なサンプラー（サンプリング回路）のフィルタ特性は、時間領域では矩形ゲート関数であり、周波数領域ではｓｉｎ（ｆ）／ｆ特性である。実際のサンプラーは、理想的な応答であるベッセル・トンプソン・フィルタ応答に追従しないが、これを支配的な（主要な）フィルタとして基準受信器内で用いてもよく、基準受信器システムの重要な要素となる。ゲート機能の幅（サンプリング・ダイオードの導通時間）、即ち、サンプリング・アパーチャは、サンプリング・ゲートに供給されるストローブの幅に依存し、電気的に調整可能である。ゲート機能の幅であるサンプリング・アパーチャは、サンプリング・ダイオード８８、９０の＋Ｖｂｂ及び−Ｖｂｂバイアス電圧により設定される。サンプリング・ダイオード８８、９０のバイアス電圧を可変することにより、ストローブ信号がサンプリング・ダイオードをオンにさせる電圧レベルが変化する。ゲート幅τにとって、サンプラーのインパルス応答の１次近似は、幅τの矩形インパルスであり、ステップ応答は、継続時間τの傾斜である。周波数領域において、この応答は、次のようになる。
Ｈ（ｆ）＝ｓｉｎ（πｆτ）／πｆτ ・・・（１）
【００１９】
−３ｄＢ周波数ｆ（３ｄＢ）は、ｆ（３ｄＢ）＝０．４３３／τとなる。サンプラー・フィルタは、ベッセル・トンプソン・フィルタ周波数応答からいくらか外れているとしても、基準受信器で有用な特性となる。サンプラー・フィルタのステップ応答には、オーバーシュートがなく、迅速に安定する。これにより、表示信号内にリンギングとして生じるサンプル・データ内の収差が低下する。ｆ＝１／τ（ビット・レートの１．７倍）における応答にてゼロであるので、サンプラー（サンプリング回路）フィルタは、関心のある周波数帯域にて有力なフィルタであり、標準にて特定された４次応答に近づく。ｆ＝２／τ、即ち、ビット・レートの３．４倍にて、この応答が回復した場合、光電変換器７４の帯域幅の如き他の帯域制限要素が信号を一層減衰する。
【００２０】
サンプリング回路８２の帯域幅を狭くして、基準受信器７０に支配的な周波数ロールオフ又は応答を生じさせると、従来技術で用いたハードウェア・フィルタ及びスイッチング・リレーが不要になるという利点がある。サンプリング回路８２へのストローブの帯域幅は、システム帯域幅を公称目標応答窓に連続的に最適化できるので、ディスクリート・フィルタの特性の変動が光電変換器及び相互接続部品の大きな変動を許容することに最早関心がない。さらに、ディスクリート・フィルタ及びスイッチング・リレーを用いることなく、可能なストローブ帯域幅調整レンジ内で、多数の基準受信器データ・レートを達成できる。９．９５２Ｇｂｐｓ、１０．６６７Ｇｂｐｓ、１２．５Ｇｂｐｓ等のビット・レートに適応するように、サンプリング帯域幅を調整できる。ディスクリート・フィルタを取り外すことにより、反射をなくし、フォトダイオードの逆終端（フォトダイオードの出力端に接続された伝送専用の終端）を取り外すこともできる。この逆終端を取り外すことにより、フォトダイオード電流に対する大きな抵抗負荷のために、全体的な光電変換器の利得が増加して、感度が改善される。さらに、完全な帯域幅が望ましいときに、フィルタを用いないアプリケーション用の受信を用いる場合、逆終端を取り外すことにより、フォトダイオードの時間的応答を最適化できる。
【００２１】
逆極性のストローブ・パルスがサンプリング・ダイオード８８、９０を導通状態に駆動し、各電気信号を演算増幅器１０４、１０６の反転入力端に供給する。同相オフセット電圧が供給されないで状態で、サンプリング回路８２へのゼロ・ボルト入力により、ダイオード８８、９０の各々の相対バイアス・レベルが等しくなるので、演算増幅器１０４、１０６が積分電圧レベルを発生するが、これらは互いにキャンセルされる。ゼロでない任意の電圧入力がこれらダイオード間の瞬時総合バイアスをアンバランスにするので、演算増幅器１０４、１０６の積分電圧に無視できない差が生じる。正方向ストローブ・パルスにより、電流が演算増幅器１０６からサンプリング・ダイオード９０に流れて、この演算増幅器からの正方向出力信号を発生する。負方向ストローブ・パルスにより、電流がサンプリング・ダイオード８８から演算増幅器１０４に流れて、この演算増幅器１０４からの正方向出力信号を発生する。演算増幅器１０４、１０６の帰還抵抗器の好ましいオーム値は、１００メグオームの範囲であり、上述の如く、増幅器ノイズを減らして、従来の低速サンプリング・レートを可能にする。抵抗器１１０及びコンデンサ１１４と、抵抗器１１２及びコンデンサ１１６とで構成される抵抗器コンデンサ（ＲＣ）回路網の各々の時定数は、非常に長い。低速サンプリング・レートにて、コンデンサ１１４、１１６への漏れ電荷が演算増幅器１０４、１０６の出力を駆動するレベルが、これら増幅器の電圧レール（電源電圧）にまで積分されるのを防止するために、抵抗器１１０、１１２が必要である。
【００２２】
本発明用を想到した高いサンプリング・レートにサンプリング回路８２のサンプリング・レートを制限するためには、演算増幅器１０４、１０６が帰還抵抗器１１０、１１２を含むことを必要としない。２００Ｋサンプル／秒のサンプリング・レートに関連した非常に長い時定数と短いストローブ期間とのために、積分されたストローブ・パルスにより生じる直流電流に起因して、抵抗器・コンデンサ（ＲＣ）回路網には、コンデンサ１１４、１１６に蓄積された電荷を放電するための充分な時間がない。コンデンサ１１４、１１６に蓄積された電荷を除去するために、電子スイッチ１１８、１２０が演算増幅器１０４、１０６の帰還ＲＣ回路網と並列に夫々結合される。電子スイッチ１１８、１２０は、リセット・パルス発生器１００からリセット・パルスを受信する。このリセット・パルスは、サンプリング回路８２に供給されたストローブ・パルスと時間的に一致する。ストローブ・パルスからの好ましい時間インターバル、好適な実施例では約５００ナノ秒である時間インターバルにて、リセット・パルスを電子スイッチ１１８、１２０に供給して回路を閉じ、コンデンサ１１４、１１６に蓄積された電荷を放電する。このリセット・パルス用のリセット時間遅延は、高いストローブ・レートよりも短かくできる。５００ナノ秒の範囲内の期間であって、コンデンサに蓄積された電荷を放電するのに充分な程度に短い期間中、電子スイッチ１１８、１２０が閉じて、増幅器が安定する。リセット・パルスが除去されて電子スイッチ１１８、１２０が開いて、演算増幅器１０４、１０６は、次のサンプリング期間中での電気信号を受信する状態になる。
【００２３】
演算増幅器１０４、１０６からの負方向及び正方向出力信号が夫々抵抗器１２２、１２４を介してトランスインピーダンス加算増幅器１２６の反転入力端に供給される。逆極性の出力信号を加算することにより、これら増幅器の積分電荷パルス直流電流（ストローブに対応）を除去するので、サンプリング回路への累積電気入力信号を表す加算出力電圧がサンプリング・アパーチャにわたって発生する。演算増幅器１０４、１０６からの出力信号は、加算増幅器に容量的に（コンデンサを介して）供給してもよい。また、加算増幅器回路を変更するには、この加算増幅器の帰還抵抗器に並列にコンデンサを追加し、加算増幅器の出力信号を容量的に負荷抵抗器に結合してもよい。必要に応じて、帰還コンデンサの両端にスイッチを追加して、このステージ（加算増幅器）をリセットしてもよい。加算した出力信号は、増幅され、デジタル化され、処理され、表示用の付加回路に供給される。
【００２４】
図３は、本発明によるサンプリング・オシロスコープ１３２、関連した基準受信器１３４、及び本発明による出力増幅器１３６を含んだ代表的な時間領域の基準受信器サンプリング・システム１３０を示す。被試験光信号は、基準受信器１３４の光電（Ｏ／Ｅ）変換器１３８に入力する。この図の基準受信器１３４のブロック要素は、図１を参照して説明した基準受信器要素の回路設計やその内容を示す。光電変換器１３８の電気信号出力は、伝送線１４０を介してサンプリング回路１４２に供給する。このサンプリング回路１４２は、ストローブ発生器１４４から正方向及び負方向のストローブ・パルスを受信する。正及び負バイアス電圧＋Ｖｂｂ及び−Ｖｂｂを、バイアス発生器１５０から出力増幅器１３６内の演算増幅器１４６、１４８の非反転入力端に供給する。図１の場合と同様に、バイアス電圧＋Ｖｂｂ及び−Ｖｂｂは、演算増幅器１４６、１４８の反転入力端の電圧レベルを静止状態に設定して、サンプリング回路１４２内のサンプリング・ダイオードをバイアスする。サンプリング回路１４２からのサンプリングされた電気信号は、演算増幅器１４６、１４８の反転入力端に供給される。帰還抵抗器１５２、１５４、充電コンデンサ１５６、１５８、及び電子スイッチ１６０、１６２が、演算増幅器１４６、１４８の各々の反転入力端及び出力端の間に夫々並列接続される。
【００２５】
電子スイッチ１６０、１６２は、リセット・パルス発生器１６４に接続される。このリセット・パルス発生器１６４は、リセット期間中、これらスイッチを選択的に閉じる。演算増幅器１４６、１４８の出力端をトランインピーダンス増幅器１６６の反転入力端に結合する。増幅器１６６の加算出力は、可変利得増幅器１６７を介してトラック・アンド・ホールド（Ｔ／Ｈ）回路１６８に供給される。このトラック・アンド・ホールド回路は、リセット・パルス発生器１６４からのサンプル・ストローブを受信する。トラック・アンド・ホールド回路１６８にホールドされた出力は、増幅器１７０に供給される。この増幅器１７０の出力信号は、アナログ・デジタル（Ａ／Ｄ）変換器１７２に供給される。アナログ・デジタル変換器１７２は、制御器１７４からのデジタル化クロック信号も受信する。アナログ・デジタル変換器１７２からのデジタル化された値が、データ及び制御バス１７６を介して制御器１７４に供給され、メモリ１７８内に蓄積される。メモリ１７８は、ＲＡＭ、ＲＯＭ及びキャッシュ・メモリを含んでおり、ＲＡＭメモリは、光入力信号を表すデータ値の如き揮発性データを蓄積する。好適実施例において、制御器１７４は、アメリカ合衆国カリフォルニア州サンタクララのインテル・コーポレーションが製造販売しているＰＥＮＴＩＵＭ（商標）プロセッサである。
【００２６】
データ及び制御バス１７６は、表示器１８０及びフロント・パネル１８２に結合してもよい。表示器１８０は、液晶表示器、陰極線管などである。フロント・パネル１８２は、ボタン・スイッチ、回転摘みなどを具えたり、キーボード及び／又はマウスの如き制御入力装置を具えている。単一又は複数のマス・ストレージ・ユニット１８４をデータ及び制御バス１７６に接続してもよい。このマス・ストレージ・ユニットは、ハードディスク・ドライブ、ＣＤ−ＲＯＭドライブ、テープ・ドライブ、フロッピー（登録商標）ドライブなどであり、適切なマス・ストレージ媒体との間で、書込み及び読出しを行う。タイムベース発生器１８６及びバイアス発生器１５０もデータ及び制御バス１７６に接続される。ストローブ発生器１４４及びリセット・パルス発生器１６４は、タイムベース発生器１８６からのタイミング・ストローブ信号を受信するように結合されている。好適実施例において、基準受信器サンプリング・システム１３０の機能は、メモリ１７８に蓄積され制御器１７４により実行された処理ルーチンに応じて制御され実行される。処理ルーチン及び命令は、蓄積され、ＲＯＭメモリからアクセスされたり、マス・ストレージ・ユニット１８４のマス・ストレージ媒体からアクセスされたりする。本発明の好適実施例においては、基準受信器サンプリング・システム１３０は、アメリカ合衆国ワシントン州レッドモンドのマイクロソフト・コーポレーションが作成販売しているウィンドウズ（登録商標）９８オペレーティング・システムの下で制御されているＰＣ（パーソナル・コンピュータ）ベースのシステムである。
【００２７】
上述の基準受信器サンプリング・システム１３０は、ペンティアム（登録商標）マイクロプロセッサの如き単一の制御器１７４を用いて制御される。多数の制御器、１個又は複数のデジタル信号プロセッサ（ＤＳＰ）を用いて、基準受信器サンプリング・システム１３０を同程度に実現できる。かかる構成において、直列データ及び制御バスを用いて、ＤＳＰからのデータ及び制御信号を主制御器に結合できる。分散した表示プロセッサを用いて、被試験光信号を表す処理済みデジタル値のフォーマット及び表示を制御する。
【００２８】
サンプリング・オシロスコープ１３２は、好ましくは、等化時間サンプリング・オシロスコープであり、タイムベース発生器１８６からのストローブ・パルスを選択的に遅延することにより、サンプル（サンプル値）から成る波形記録を取り込む。フロント・パネル１８２の制御器を用いて、特定ビット・レートの被試験光信号を受信するように、サンプリング・オシロスコープ１３２及び基準受信器１３４を設定する。例えば、被試験光信号のビット・レートは、９．９５２Ｇｂｐｓでもよい。この９．９５２Ｇｂｐｓデータ標準用のベッセル・トンプソン周波数応答を近似し、サンプリング回路１４２からの周波数ロールオフ応答を発生するレベルに、サンプリング・ダイオードのバイアス電圧＋Ｖｂｂ及び−Ｖｂｂを設定する必要がある。プログラム制御の下に動作する制御器１７４は、デジタル制御値の如き制御信号を発生し、バイアス発生器１５０に供給する。制御信号は、バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを調整して、受信したデータ・レートに対してベッセル・トンプソン周波数応答ロールオフを近似するように、サンプリング回路１４２のサンプリング・アパーチャを発生する。また、制御器１７４は、タイムベース１８６に対して制御信号を発生して、タイミング・ストローブ・パルスの発生を開始させる。これらタイミング・ストローブ・パルスは、ストローブ発生器１４４及びリセット・パルス発生器１６４に供給される。
【００２９】
ストローブ発生器１４４は、タイミング・ストローブ・パルスに応答して、サンプリング回路１４２に供給する正及び負ストローブ・パルスを発生する。ストローブ・パルスの電圧レベルが、サンプリング・ダイオードのバイアス電圧＋Ｖｂｂ及び−Ｖｂｂを超えたときに、これらストローブ・パルスは、サンプリング回路１４２内のサンプリング・ダイオードを順バイアスする。導通したサンプリング・ダイオードは、光電変換器１３８からの電気信号を通過させる。なお、この電気信号は、被試験光入力信号を表す。その結果の２つの電気信号は、演算増幅器１４６、１４８の各々の反転入力端に供給される。これら演算増幅器１４６、１４８は、ストローブ・パルスを積分し、各直流電圧と組合わさった電気試験信号を含む正方向及び負方向の信号を夫々発生する。演算増幅器１４６、１４８からの正方向及び負方向出力信号を加算増幅器１６６の反転入力端にて加算する。ストローブ・パルス直流電流による積分した電圧出力がキャンセルされるので、サンプリング回路への電気入力信号を表す加算出力電圧がサンプリング・アパーチャ期間に現れる。
【００３０】
リセット・パルス発生器１６４は、タイムベース発生器１８６からのタイミング・ストローブ・パルスに応答してリセット・パルスを発生し、このリセット・パルスを電子スイッチ１６０、１６２に供給する。リセット・パルス発生器１６４は、時間遅延回路を具えており、リセット・パルスの発生を所定時間だけ遅延させる。好適実施例において、この遅延は、正方向及び負方向ストローブの発生から約５００ナノ秒である。電子スイッチ１６０、１６２は、このリセット・パルスに応答して閉じ、コンデンサ１５６、１５８に蓄積された累積電荷を放電させる。好適実施例において、リセット・パルスの幅は、約５００ナノ秒である。
【００３１】
サンプリング回路１４２に正及び負ストローブ・パルスを供給する時点と、電子スイッチ１６０、１６２にリセット・パルスを供給する時点との間の期間中、リセット・パルス発生器１６４は、トラック・アンド・ホールド回路１６８へのホールド・ストローブ・パルスを発生する。可変増幅器１６７により、加算増幅器１６６からの出力信号をトラック・アンド・ホールド回路１６８用の適切な入力レベルに調整する。トラック・アンド・ホールド回路１６８は、加算増幅器１６６の出力端における加算電気信号を表す電荷を蓄積する。取り込まれたサンプルは、増幅器１７０により増幅され、アナログ・デジタル変換器１７２に供給される。このアナログ・デジタル変換器１７２は、トラック・アンド・ホールド回路１６８からの電気サンプルを、制御器１７４からのデジタル化クロック信号に応答してデジタル値に変換する。このデジタル化された値をメモリ１７８内に蓄積し、表示器１８０で出力表示を行うように処理する。
【００３２】
サンプリング回路１４２内のサンプリング・ダイオードのバイアス電圧レベル＋Ｖｂｂ及び−Ｖｂｂを変化することにより、基準受信器のフィルタ応答を変更できる。表示器１８０にメニュー選択機能を設けて、サンプリング回路１４２内のベッセル・トンプソン周波数ロールオフ応答を削除できるようにしてもよい。フィルタ・メニュー選択の追加／削除は、制御器１７４により解釈され、この制御器１７４がバイアス発生器１５０への制御信号を発生して、バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを増加させる。バイアス出力電圧＋Ｖｂｂ及び−Ｖｂｂを増加させることにより、サンプリング回路のサンプリング・アパーチャが減少して（狭くなり）、基準受信器１３４のロウパス周波数応答を増やす。基準受信器１３４のサンプリング回路１４２を用いて、この基準受信器のフィルタを電気的に追加及び除去できることにより、光電変換器１３８からサンプリング回路１４２への同じ伝送線１４０を用いて、被試験光信号のろ波した特性及びろ波しない特性の両方を測定し、表示できる。この点は、サンプリング回路にろ波された電気信号及びろ波されない電気信号を供給する分離した伝送線及びリレー・スイッチを必要とする従来の基準受信器とはだいぶ異なる。これらリレーは、追加的な損失及び有限反射を付加して、帯域幅及び収差の性能を劣化させる。
【００３３】
基準受信器及び関連した出力増幅器について、基準受信器サンプリング・システムに関して説明した。ここでは、基準受信器内のサンプリング回路は、テレコミュニケーション業界の種々のビット・レート標準に対応するベッセル・トンプソン周波数ロールオフ応答曲線に近似するように調整されている。基準受信器は、光電変換器を具えており、この光電変換器は、光信号を電気信号に変換して、伝送線を介してこの電気信号をサンプリング回路に供給する。サンプリング・フィルタとして構成されたサンプリング回路のために、光電変換器における伝送線の逆終端が不要である。よって、反射を生じるディスクリート基準受信器フィルタの必要性がなくなる。可変バイアス電圧レベルを、正方向及び負方向ストローブ・パルスと共にサンプリング回路に供給する。ストローブ・パルスと組み合わせるバイアス電圧レベルは、近似したベッセル・トンプソン周波数ロールオフ応答を生じるサンプリング・アパーチャを確立する。サンプリング回路は、正方向及び負方向出力信号を発生し、これら出力信号は、２個の演算増幅器の反転入力端に夫々供給される。
【００３４】
各演算増幅器は、その反転入力端及び出力端の間に結合されたＲＣ回路網を具えている。各電子スイッチをＲＣ回路と並列接続し、選択的に閉じて、連続したストローブ・パルスの間に、ＲＣ回路のコンデンサに蓄積された電荷を除去する。これら出力電圧を加算増幅器の反転入力端に供給する。この加算増幅器は、演算増幅器のストローブ・パルス直流電流による積分電圧出力が逆相のため、これら積分電圧出力を除去する。この結果、サンプリング回路への累積された電気入力信号を表す加算出力電圧がサンプリング・アパーチャ期間に現れる。基準受信器及び関連した出力増幅器は、サンプリング・オシロスコープ内に組み込まれて、基準受信器サンプリング・システムとなる。サンプリング回路内のバイアス電圧レベルを変化させて、基準受信器のサンプリング・アパーチャを変更し、システムの帯域幅応答を変化させる。これら応答は、種々のテレコミュニケーション標準と一致したベッセル・トンプソン周波数ロールオフ応答を近似する基準受信器から、最大帯域幅測定用の高帯域幅サンプリング・オシロスコープと一致した高周波応答にまで変化できる。これにより、サンプリング・システムは、被試験光信号のろ波したサンプル及びろ波していないサンプルの両方を取り込める。
【００３５】
よって、上述は、サンプリング回路に関連した出力増幅器と、かかる出力増幅器を用いたサンプリング・オシロスコープについて説明した。上述から本発明の種々の変形変更が当業者には可能であるが、上述し図示した特定実施例は、本発明を限定するものではないことが理解できよう。また、好適実施例の細部も本発明の要旨を限定するものではない。
【００３６】
【発明の効果】
上述の如く、本発明によれば、出力増幅器を構成する第１及び第２演算増幅器の各々の反転入力端及び出力端の間に結合された高抵抗値の抵抗器、コンデンサ及びスイッチの並列回路において、リセット・パルスによりスイッチがコンデンサを放電させるので、高いストローブ・レートのサンプリング回路からの出力信号を受信できる。また、かかる出力増幅器を有するサンプリング・オシロスコープは、高いストローブ・パルスのサンプリング回路を使用できる。
【図面の簡単な説明】
【図１】本発明に用いる基準受信器及び本発明の出力増幅器の回路図である。
【図２】本発明に用いる基準受信器及び本発明の出力増幅器の動作を説明するのに用いるタイミング図である。
【図３】本発明に用いる基準受信器及び本発明の出力増幅器を具えた本発明のサンプリング・オシロスコープのブロック図である。
【図４】基準受信器用のベッセル・トンプソン形スケール周波数応答を表す応答特性図である。
【図５】従来の基準受信器に利用可能なサンプリング回路に関連した典型的な出力増幅器回路の回路図である。
【図６】光テレコミュニケーション信号用に設計した従来の基準受信器を示す図である。
【符号の説明】
１０ 基準受信器
１２ 光電変換器
２０、２２ フィルタ
３０ サンプリング回路
５０ 出力増幅器回路
７０ 基準受信器
７２ 出力増幅器
７４ 光電変換器
８２ サンプリング回路
９８ ストローブ発生器
１００ リセット・パルス発生器
１０２ バイアス発生器
１３０ 基準受信器サンプリング・システム
１３２ サンプリング・オシロスコープ
１３４ 基準受信器
１３６ 出力増幅器
１３８ 光電変換器
１４２ サンプリング回路
１４４ ストローブ発生器
１５０ バイアス発生器
１６４ リセット・パルス発生器
１６８ トラック・アンド・ホールド回路
１７２ アナログ・デジタル変換器
１７４ 制御器
１７８ メモリ
１８０ 表示器
１８２ フロント・パネル
１８４ マス・ストレージ
１８６ タイムベース
Claims (7)
- サンプリング・ストローブ・パルスでストローブされる広帯域サンプリング回路でサンプリングされた入力信号を受ける出力増幅器であって、
上記サンプリング回路からの上記入力信号を受け、反転入力端、非反転入力端及び出力端を夫々有する第１及び第２演算増幅器と、
コンデンサに並列接続された高抵抗値の抵抗器を有し、上記第１演算増幅器の反転入力端及び出力端の間に結合され、上記コンデンサが上記ストローブ・パルスに応答して電荷を蓄積する第１抵抗器・コンデンサ回路と、
コンデンサに並列接続された高抵抗値の抵抗器を有し、上記第２演算増幅器の反転入力端及び出力端の間に結合され、上記コンデンサが上記ストローブ・パルスに応答して電荷を蓄積する第２抵抗器・コンデンサ回路と、
上記第１抵抗器・コンデンサ回路に並列結合された第１スイッチと、
上記第２抵抗器・コンデンサ回路に並列接続された第２スイッチと、
時間遅延したリセット・パルスを上記サンプリング・ストローブ・パルスから遅延した時間インターバルで上記第１及び第２スイッチ回路に供給して、上記コンデンサに蓄積された電荷を除去するリセット・パルス発生器と
を具えた出力増幅器。 - 上記第１及び第２演算増幅器に夫々供給される正及び負のバイアス電圧を発生するバイアス発生器を更に具えたことを特徴とする請求項１の出力増幅器。
- サンプリング・ストローブ・パルスに応答して入力信号をサンプリングする広帯域サンプリング回路と、該サンプリング回路に結合された出力増幅器とを有するサンプリング・オシロスコープであって、
上記サンプリング回路からの上記入力信号を受け、反転入力端、非反転入力端及び出力端を夫々有する第１及び第２演算増幅器と、
コンデンサに並列接続された高抵抗値の抵抗器を有し、上記第１演算増幅器の反転入力端及び出力端の間に結合され、上記コンデンサが上記ストローブ・パルスに応答して電荷を蓄積する第１抵抗器・コンデンサ回路と、
コンデンサに並列接続された高抵抗値の抵抗器を有し、上記第２演算増幅器の反転入力端及び出力端の間に結合され、上記コンデンサが上記ストローブ・パルスに応答して電荷を蓄積する第２抵抗器・コンデンサ回路と、
上記第１抵抗器・コンデンサ回路に並列結合された第１スイッチと、
上記第２抵抗器・コンデンサ回路に並列接続された第２スイッチと、
時間遅延したリセット・パルスを上記サンプリング・ストローブ・パルスから遅延した時間インターバルで上記第１及び第２スイッチ回路に供給して、上記コンデンサに蓄積された電荷を除去するリセット・パルス発生器と
を具えたサンプリング・オシロスコープ。 - 上記第１及び第２演算増幅器に夫々供給される正及び負のバイアス電圧を発生するバイアス発生器を更に具えたことを特徴とする請求項３のサンプリング・オシロスコープ。
- タイミング・ストローブ・パルスを受け、上記サンプリング・ストローブ・パルスを発生するストローブ発生器を更に具えたことを特徴とする請求項３のサンプリング・オシロスコープ。
- 上記リセット・パルス発生器が上記タイミング・ストローブ・パルスを受け、上記時間遅延したリセット・パルスを発生することを特徴とする請求項５のサンプリング・オシロスコープ。
- 上記タイミング・ストローブ・パルスを発生するタイムベース発生器を更に具えたことを特徴とする請求項６のサンプリング・オシロスコープ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18719500P | 2000-03-06 | 2000-03-06 | |
| US09/602574 | 2000-06-22 | ||
| US09/602,574 US6292052B1 (en) | 2000-03-06 | 2000-06-22 | Output amplifier for a discrete filter-less optical reference receiver |
| US60/187195 | 2000-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264358A JP2001264358A (ja) | 2001-09-26 |
| JP3610290B2 true JP3610290B2 (ja) | 2005-01-12 |
Family
ID=26882815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000241396A Expired - Fee Related JP3610290B2 (ja) | 2000-03-06 | 2000-08-09 | 出力増幅器及びサンプリング・オシロスコープ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6292052B1 (ja) |
| JP (1) | JP3610290B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184698A (ja) * | 2006-01-05 | 2007-07-19 | Yamatake Corp | 受光アンプ |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518849B1 (en) * | 2000-04-17 | 2003-02-11 | Tripath Technology, Inc. | Dynamic delay compensation versus average switching frequency in a modulator loop and methods thereof |
| US7551024B2 (en) * | 2001-03-13 | 2009-06-23 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US7276965B1 (en) | 2001-03-13 | 2007-10-02 | Marvell International Ltd. | Nested transimpedance amplifier |
| US7605649B2 (en) * | 2001-03-13 | 2009-10-20 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US6593810B2 (en) * | 2001-03-16 | 2003-07-15 | Intel Corporation | 2.5 Gigabits-per-second transimpedance amplifier |
| US6827504B2 (en) * | 2002-03-20 | 2004-12-07 | Tektronix, Inc. | Butt joined electronic assembly and module having an electrical standoff |
| US6707679B2 (en) | 2002-03-20 | 2004-03-16 | Tektronix, Inc. | Butt joined opto-electronic module |
| US6726377B2 (en) * | 2002-03-20 | 2004-04-27 | Tektronix, Inc. | Butt joined electrical apparatus and module |
| US6722795B2 (en) * | 2002-03-20 | 2004-04-20 | Tektronix, Inc. | Butt joined opto-electrical apparatus and module |
| US6954569B2 (en) * | 2002-03-20 | 2005-10-11 | Tektronix, Inc. | Butt joined electronic assembly and module |
| US6577198B1 (en) * | 2002-03-21 | 2003-06-10 | Anadigics, Inc. | Active power splitter with impedance matching |
| US7564982B1 (en) * | 2002-06-25 | 2009-07-21 | Phantom Technologies, Inc. | Two channel audio surround sound circuit |
| FR2864628B1 (fr) * | 2003-12-30 | 2006-02-17 | Commissariat Energie Atomique | Systeme de detection de rayonnements a comptage d'impulsions a double remise a zero |
| US7558014B1 (en) | 2004-06-24 | 2009-07-07 | Marvell International Ltd. | Programmable high pass amplifier for perpendicular recording systems |
| JP4335184B2 (ja) * | 2004-08-12 | 2009-09-30 | インテグラント テクノロジーズ インコーポレーテッド | スイッチを用いた高線形プログラマブル利得増幅器 |
| US7518447B1 (en) | 2005-01-18 | 2009-04-14 | Marvell International Ltd. | Transimpedance amplifier |
| JP4550712B2 (ja) * | 2005-10-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 受光回路 |
| US7358819B2 (en) * | 2006-01-17 | 2008-04-15 | Rockwell Automation Technologies, Inc. | Reduced-size sensor circuit |
| TWI316786B (en) * | 2006-01-24 | 2009-11-01 | Realtek Semiconductor Corp | Circuit utilizing op-sharing technique |
| DE102007038859B4 (de) * | 2006-02-23 | 2020-03-12 | Atmos Medizintechnik Gmbh & Co. Kg | Verfahren und Anordnung zur Erzeugung eines dem Öffnungszustand der Stimmlippen des Kehlkopfes entsprechenden Signals nach Patent DE 10 2006 008 990 B4 |
| US7944290B2 (en) * | 2009-01-26 | 2011-05-17 | Sumitomo Electric Industries, Ltd. | Trans-impedance amplifier |
| JP4928577B2 (ja) * | 2009-03-27 | 2012-05-09 | 旭化成エレクトロニクス株式会社 | アナログ信号出力回路 |
| KR101169253B1 (ko) * | 2010-05-14 | 2012-08-02 | 주식회사 지니틱스 | 반전 적분회로 및 비반전 적분회로가 결합된 적분회로 |
| US9081102B2 (en) * | 2010-05-21 | 2015-07-14 | Lewis Ronald Carroll | Apparatus for extending a scintillation detector's dynamic range |
| US9177917B2 (en) | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| US8971835B2 (en) * | 2011-01-05 | 2015-03-03 | Intel Mobile Communications GmbH | Receiver with wide dynamic range and low power consumption |
| JP2013115562A (ja) * | 2011-11-28 | 2013-06-10 | Sumitomo Electric Ind Ltd | トランスインピーダンスアンプ |
| US8736381B2 (en) * | 2012-10-12 | 2014-05-27 | Schneider Electric Industries Sas | Detection device provided with a transimpedance circuit |
| US9461743B1 (en) * | 2014-07-16 | 2016-10-04 | Rockwell Collins, Inc. | Pulse to digital detection circuit |
| CN109343611B (zh) * | 2018-10-08 | 2023-08-15 | 北方电子研究院安徽有限公司 | 宽电压开关控制型恒电阻加热控制电路 |
| US10972063B2 (en) | 2018-10-17 | 2021-04-06 | Analog Devices Global Unlimited Company | Amplifier systems for measuring a wide range of current |
| US11205338B2 (en) | 2019-12-19 | 2021-12-21 | Micron Technology, Inc. | Extracting the resistor-capacitor time constant of an electronic circuit line |
| US11074805B2 (en) * | 2019-12-19 | 2021-07-27 | Micron Technology, Inc. | Resistor-capacitor sensor circuit |
| WO2022035730A1 (en) * | 2020-08-13 | 2022-02-17 | Owlet Baby Care, Inc. | Multi-channel common-mode coupled ac gain amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363055A (en) * | 1993-03-15 | 1994-11-08 | General Electric Company | Photodiode preamplifier with programmable gain amplification |
| US5585756A (en) * | 1995-02-27 | 1996-12-17 | University Of Chicago | Gated integrator with signal baseline subtraction |
| JP3216490B2 (ja) * | 1995-09-07 | 2001-10-09 | ヤマハ株式会社 | スイッチドキャパシタフィルタ |
| US5751189A (en) * | 1995-10-03 | 1998-05-12 | Omnivision Technologies, Inc. | Charge amplifier for MOS imaging array and method of making same |
| US6225873B1 (en) * | 1995-12-01 | 2001-05-01 | Lear Automotive Dearborn, Inc. | Frequency shift key modulating oscillator |
| JPH09223283A (ja) * | 1996-02-15 | 1997-08-26 | Matsushita Electric Works Ltd | 煙センサ |
| US5923206A (en) * | 1997-03-27 | 1999-07-13 | Exar Corporation | Charge injection cancellation technique |
-
2000
- 2000-06-22 US US09/602,574 patent/US6292052B1/en not_active Expired - Lifetime
- 2000-08-09 JP JP2000241396A patent/JP3610290B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184698A (ja) * | 2006-01-05 | 2007-07-19 | Yamatake Corp | 受光アンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6292052B1 (en) | 2001-09-18 |
| JP2001264358A (ja) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610290B2 (ja) | 出力増幅器及びサンプリング・オシロスコープ | |
| JP3828343B2 (ja) | 基準発振器及びサンプリング・オシロスコープ | |
| EP2273677B1 (en) | Wide bandwidth attenuator input circuit for a measurement probe | |
| JP3565705B2 (ja) | 測定装置のための測定フロントエンドおよび信号電圧から複数個の測定パラメータを得るための方法 | |
| US6307363B1 (en) | Ultrahigh-frequency high-impedance passive voltage probe | |
| US4739189A (en) | Rapid slewing filter | |
| KR0185511B1 (ko) | 전자계측기에서 향상된 측정 정확도를 얻기 위한 적응성 디지털 필터 | |
| JPS60109333A (ja) | 高速データ変換部品を動的にテストするためのサンプリング波形デジタイザ | |
| JPH0219653B2 (ja) | ||
| JP2006345532A (ja) | 信号整形回路 | |
| US10763976B1 (en) | Digital low frequency correction circuit and method for reducing low frequency disturbances within a digital signal | |
| EP0135081A2 (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| US7254498B2 (en) | Method and apparatus for providing bandwidth extension and channel match for oscilloscopes | |
| JPH05196656A (ja) | 実効値測定装置 | |
| US7022967B2 (en) | Photodetector with plural switched feedback resistors | |
| EP2209209A1 (en) | Generating a trigger from a differential signal | |
| CN218958903U (zh) | 模拟数字转换器 | |
| EP0190974B1 (fr) | Amplificateur différentiel de courant | |
| EP0143854A1 (en) | Apparatus for removing ghost images | |
| JP4582999B2 (ja) | 測定機器及び測定方法 | |
| EP1826583A2 (en) | Signal analysis system and calibration method | |
| CN113125989A (zh) | Dc电源轨探头和测量方法 | |
| JP4392940B2 (ja) | Ｄｖｄジッタ計測用ブースト量可変イコライザ | |
| US5528303A (en) | Synchronizing signal active filter and method | |
| US20060061394A1 (en) | Quasi-peak detector with inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3610290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |