JPH11274127A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11274127A JPH11274127A JP7753598A JP7753598A JPH11274127A JP H11274127 A JPH11274127 A JP H11274127A JP 7753598 A JP7753598 A JP 7753598A JP 7753598 A JP7753598 A JP 7753598A JP H11274127 A JPH11274127 A JP H11274127A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- fluorine compound
- adhesion layer
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 エッチバック工程で生成されたフッ素化合物
２８をＨ2 Ｏプラズマの微粒子で洗浄する。また、プラ
ズマ洗浄工程で密着層２０を加熱することによって、プ
ラズマによる洗浄に加えて、加熱によってフッ素化合物
を脱離させる。 【効果】 フッ素化合物２８を十分に除去でき、しか
も、製造工程を簡素化できる。
２８をＨ2 Ｏプラズマの微粒子で洗浄する。また、プラ
ズマ洗浄工程で密着層２０を加熱することによって、プ
ラズマによる洗浄に加えて、加熱によってフッ素化合物
を脱離させる。 【効果】 フッ素化合物２８を十分に除去でき、しか
も、製造工程を簡素化できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にたとえばフッ素を含むエッチング材で密着
層の表面に形成されたコンタクト膜をエッチバックする
工程を備える、半導体装置の製造方法に関する。
に関し、特にたとえばフッ素を含むエッチング材で密着
層の表面に形成されたコンタクト膜をエッチバックする
工程を備える、半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年では、コンタクトホールにおいて良
好なステップカバレッジを得るために、いわゆるブラン
ケットＣＶＤ法によって、コンタクトホール内にプラグ
を埋め込むことが行われている。すなわち、まず、図５
（Ａ）に示すように、層間膜１にコンタクトホール２を
形成し、コンタクトホール２の内部を含む層間膜１の表
面に窒化チタン（ＴｉＮ）等からなる密着層３をＣＶＤ
によって形成し、コンタクトホール２を埋めるようにし
て、密着層３の表面にコンタクト膜４をタングステン−
ＣＶＤ等によって形成する。そして、図５（Ｂ）に示す
ように、コンタクトホール２の内部以外の部分のコンタ
クト膜４をＳＦ6 プラズマ等のようなフッ素（Ｆ）を含
むエッチング材でエッチバックしてプラグ５を形成す
る。このエッチバック工程では、プラズマによって暴露
された密着層３の表面にＴｉＦX 等のようなフッ素化合
物６が異物として生成される。そこで、従来では、図５
（Ｃ）に示すように、水洗処理でフッ素化合物６を溶解
し、さらに、図６（Ｄ）に示すように、アニール（加熱
処理）によってフッ素を脱離させ、その後、図６（Ｅ）
に示すように、プラグ５上にメタル配線７を形成するよ
うにしていた。
好なステップカバレッジを得るために、いわゆるブラン
ケットＣＶＤ法によって、コンタクトホール内にプラグ
を埋め込むことが行われている。すなわち、まず、図５
（Ａ）に示すように、層間膜１にコンタクトホール２を
形成し、コンタクトホール２の内部を含む層間膜１の表
面に窒化チタン（ＴｉＮ）等からなる密着層３をＣＶＤ
によって形成し、コンタクトホール２を埋めるようにし
て、密着層３の表面にコンタクト膜４をタングステン−
ＣＶＤ等によって形成する。そして、図５（Ｂ）に示す
ように、コンタクトホール２の内部以外の部分のコンタ
クト膜４をＳＦ6 プラズマ等のようなフッ素（Ｆ）を含
むエッチング材でエッチバックしてプラグ５を形成す
る。このエッチバック工程では、プラズマによって暴露
された密着層３の表面にＴｉＦX 等のようなフッ素化合
物６が異物として生成される。そこで、従来では、図５
（Ｃ）に示すように、水洗処理でフッ素化合物６を溶解
し、さらに、図６（Ｄ）に示すように、アニール（加熱
処理）によってフッ素を脱離させ、その後、図６（Ｅ）
に示すように、プラグ５上にメタル配線７を形成するよ
うにしていた。
【０００３】なお、上述したフッ素化合物６を除去する
方法は、応用物理学会予稿集１９９２春１８ｐ／ＺＰ／
１４において開示されている。
方法は、応用物理学会予稿集１９９２春１８ｐ／ＺＰ／
１４において開示されている。
【０００４】
【発明が解決しようとする課題】従来技術によれば、フ
ッ素化合物６の水洗処理工程において、密着層の表面の
微細部分にまで水が十分に入り込まないため、微細部分
を十分に洗浄できないという問題点があった。また、水
洗処理とアニール（加熱処理）の２つの工程によって、
フッ素化合物６を除去するようにしていたので、製造工
程が煩雑であるという問題点もあった。
ッ素化合物６の水洗処理工程において、密着層の表面の
微細部分にまで水が十分に入り込まないため、微細部分
を十分に洗浄できないという問題点があった。また、水
洗処理とアニール（加熱処理）の２つの工程によって、
フッ素化合物６を除去するようにしていたので、製造工
程が煩雑であるという問題点もあった。
【０００５】それゆえに、この発明の主たる目的は、エ
ッチバック工程で生成されたフッ素化合物を十分に除去
できる、半導体装置の製造方法を提供することである。
この発明の他の目的は、製造工程を簡素化できる、半導
体装置の製造方法を提供することである。
ッチバック工程で生成されたフッ素化合物を十分に除去
できる、半導体装置の製造方法を提供することである。
この発明の他の目的は、製造工程を簡素化できる、半導
体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】この発明は、層間膜にコ
ンタクトホールを形成し、コンタクトホールの内部を含
む層間膜の表面に密着層を形成し、コンタクトホールを
埋めるようにして密着層の表面にコンタクト膜を形成
し、コンタクトホールの内部以外の部分のコンタクト膜
をフッ素を含むエッチング材でエッチバックしてコンタ
クトホール内にプラグを形成し、プラグの上にメタル配
線を形成するようにした、半導体装置の製造方法におい
て、エッチバック工程において密着層の表面に生成され
たフッ素化合物をプラズマで洗浄するようにしたことを
特徴とする、半導体装置の製造方法である。
ンタクトホールを形成し、コンタクトホールの内部を含
む層間膜の表面に密着層を形成し、コンタクトホールを
埋めるようにして密着層の表面にコンタクト膜を形成
し、コンタクトホールの内部以外の部分のコンタクト膜
をフッ素を含むエッチング材でエッチバックしてコンタ
クトホール内にプラグを形成し、プラグの上にメタル配
線を形成するようにした、半導体装置の製造方法におい
て、エッチバック工程において密着層の表面に生成され
たフッ素化合物をプラズマで洗浄するようにしたことを
特徴とする、半導体装置の製造方法である。
【０００７】
【作用】フッ素化合物をＨ2 Ｏプラズマ等のようなプラ
ズマで洗浄するようにしているので、プラズマ微粒子を
密着層表面の微細部にまで十分に行き届かせることがで
きる。したがって、微細部に付着したフッ素化合物をも
十分に除去できる。また、プラズマ洗浄工程で密着層を
所定温度（たとえば２００℃）に加熱するようにする
と、フッ素化合物のプラズマによる洗浄と加熱による脱
離とを同時に行うことができるので、従来のアニール
（加熱処理）工程を省略できる。
ズマで洗浄するようにしているので、プラズマ微粒子を
密着層表面の微細部にまで十分に行き届かせることがで
きる。したがって、微細部に付着したフッ素化合物をも
十分に除去できる。また、プラズマ洗浄工程で密着層を
所定温度（たとえば２００℃）に加熱するようにする
と、フッ素化合物のプラズマによる洗浄と加熱による脱
離とを同時に行うことができるので、従来のアニール
（加熱処理）工程を省略できる。
【０００８】
【発明の効果】この発明によれば、エッチバック工程で
生成されたフッ素化合物を十分に除去でき、品質を向上
できる。また、プラズマ洗浄工程で密着層を加熱するよ
うにすると、従来のアニール（加熱処理）工程を省略で
きるので、製造工程を簡素化できる。
生成されたフッ素化合物を十分に除去でき、品質を向上
できる。また、プラズマ洗浄工程で密着層を加熱するよ
うにすると、従来のアニール（加熱処理）工程を省略で
きるので、製造工程を簡素化できる。
【０００９】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１０】
【実施例】図１および図２に示すこの実施例の半導体装
置の製造方法は、図３に示すような積層構造を有するＶ
ＬＳＩ等のような半導体装置１０を製造するためのもの
である。半導体装置１０（図３）は、半導体基板１２を
含む。基板１２の表面には、導電膜１４および層間膜１
６が形成され、層間膜１６における導電膜１４の上方に
は、コンタクトホール１８が形成される。そして、コン
タクトホール１８の内面を含む層間膜１６の表面には、
密着層２０が形成され、コンタクトホール１８の内部に
はプラグ２２が埋め込まれる。そして、プラグ２２上に
は、メタル配線２４が形成される。
置の製造方法は、図３に示すような積層構造を有するＶ
ＬＳＩ等のような半導体装置１０を製造するためのもの
である。半導体装置１０（図３）は、半導体基板１２を
含む。基板１２の表面には、導電膜１４および層間膜１
６が形成され、層間膜１６における導電膜１４の上方に
は、コンタクトホール１８が形成される。そして、コン
タクトホール１８の内面を含む層間膜１６の表面には、
密着層２０が形成され、コンタクトホール１８の内部に
はプラグ２２が埋め込まれる。そして、プラグ２２上に
は、メタル配線２４が形成される。
【００１１】以下には、図１および図２に従って、半導
体装置１０の具体的な製造方法を説明する。まず、図１
（Ａ）に示すように、シリコン（Ｓｉ）等からなる半導
体基板１２上に、Poly−シリコン（Poly−Ｓｉ）等から
なる導電膜１４をＣＶＤ等によって積層し、これを覆う
ようにして、酸化シリコン（ＳｉＯ2 ）等からなる層間
膜１６を熱酸化法等によって積層する。そして、図１
（Ｂ）に示すように、層間膜１６をパターン形成したレ
ジスト２６でマスクして、層間膜１６をエッチングし、
導電膜１４に至るコンタクトホール１８を形成する。続
いて、レジスト２６を除去した後、図１（Ｃ）に示すよ
うに、コンタクトホール１８の内部を含む層間膜１６の
表面に、チタン（Ｔｉ）層または窒化チタン（ＴｉＮ）
層若しくはこれら二層（Ｔｉ／ＴｉＮ）等からなる密着
層２０を高温スパッタ法等によって積層し、図１（Ｄ）
に示すように、コンタクトホール１８を埋めるようにし
て、タングステン（Ｗ）等からなるコンタクト膜２２ａ
をＣＶＤによって積層する。
体装置１０の具体的な製造方法を説明する。まず、図１
（Ａ）に示すように、シリコン（Ｓｉ）等からなる半導
体基板１２上に、Poly−シリコン（Poly−Ｓｉ）等から
なる導電膜１４をＣＶＤ等によって積層し、これを覆う
ようにして、酸化シリコン（ＳｉＯ2 ）等からなる層間
膜１６を熱酸化法等によって積層する。そして、図１
（Ｂ）に示すように、層間膜１６をパターン形成したレ
ジスト２６でマスクして、層間膜１６をエッチングし、
導電膜１４に至るコンタクトホール１８を形成する。続
いて、レジスト２６を除去した後、図１（Ｃ）に示すよ
うに、コンタクトホール１８の内部を含む層間膜１６の
表面に、チタン（Ｔｉ）層または窒化チタン（ＴｉＮ）
層若しくはこれら二層（Ｔｉ／ＴｉＮ）等からなる密着
層２０を高温スパッタ法等によって積層し、図１（Ｄ）
に示すように、コンタクトホール１８を埋めるようにし
て、タングステン（Ｗ）等からなるコンタクト膜２２ａ
をＣＶＤによって積層する。
【００１２】そして、図２（Ｅ）に示すように、コンタ
クトホール１８以外の部分のコンタクト膜２２ａをＳＦ
6 プラズマ等のようなフッ素を含むエッチング材でエッ
チバックして除去し、コンタクトホール１８の内部にプ
ラグ２２を形成する。このエッチバック工程では、密着
層（ＴｉＮ等）２０がプラズマ（フッ素）に暴露される
ことによって生成されたフッ素化合物（ＴｉＦX 等）２
８が密着層２０の表面に異物として付着する。このフッ
素化合物２８を残したまま製造プロセスを進めると、密
着層２０とメタル配線２４との密着性が損なわれ、品質
不良を生じるおそれがある。そこで、図２（Ｆ）に示す
次工程では、フッ素化合物２８をＨ2 Ｏプラズマを用い
て洗浄する。
クトホール１８以外の部分のコンタクト膜２２ａをＳＦ
6 プラズマ等のようなフッ素を含むエッチング材でエッ
チバックして除去し、コンタクトホール１８の内部にプ
ラグ２２を形成する。このエッチバック工程では、密着
層（ＴｉＮ等）２０がプラズマ（フッ素）に暴露される
ことによって生成されたフッ素化合物（ＴｉＦX 等）２
８が密着層２０の表面に異物として付着する。このフッ
素化合物２８を残したまま製造プロセスを進めると、密
着層２０とメタル配線２４との密着性が損なわれ、品質
不良を生じるおそれがある。そこで、図２（Ｆ）に示す
次工程では、フッ素化合物２８をＨ2 Ｏプラズマを用い
て洗浄する。
【００１３】Ｈ2 Ｏプラズマによる洗浄工程では、図４
に示すような洗浄装置３０が用いられる。洗浄装置３０
は反応室３２を含み、反応室３２の上部には、ガス導入
管３４が設けられており、下部には、排気管３６が設け
られている。また、ガス導入管３４の端部には、複数の
ガス吐出口３８を有する電極４０が設けられており、電
極４０と対向する位置には、ヒータブロック４２が設け
られている。フッ素化合物２８を洗浄する際には、反応
室３２内を真空に保持した状態で、ヒータブロック４２
に基板１２を載置し、密着層２０を約２００℃またはそ
れ以下の所定温度に加熱する。そして、ガス導入管３４
から反応室３２内に水蒸気を供給するとともに、電極４
０に高周波電力を付与し、電極４０とヒータブロック４
２との間でプラズマ放電を起こす。すると、水蒸気がＨ
2 Ｏプラズマとなって、密着層２０の表面に付着したフ
ッ素化合物２８と反応し、フッ素化合物２８が除去され
る。たとえば、フッ素化合物２８がＴｉＦx である場合
には、以下の化学反応式に従ってＴｉＦx が除去され
る。
に示すような洗浄装置３０が用いられる。洗浄装置３０
は反応室３２を含み、反応室３２の上部には、ガス導入
管３４が設けられており、下部には、排気管３６が設け
られている。また、ガス導入管３４の端部には、複数の
ガス吐出口３８を有する電極４０が設けられており、電
極４０と対向する位置には、ヒータブロック４２が設け
られている。フッ素化合物２８を洗浄する際には、反応
室３２内を真空に保持した状態で、ヒータブロック４２
に基板１２を載置し、密着層２０を約２００℃またはそ
れ以下の所定温度に加熱する。そして、ガス導入管３４
から反応室３２内に水蒸気を供給するとともに、電極４
０に高周波電力を付与し、電極４０とヒータブロック４
２との間でプラズマ放電を起こす。すると、水蒸気がＨ
2 Ｏプラズマとなって、密着層２０の表面に付着したフ
ッ素化合物２８と反応し、フッ素化合物２８が除去され
る。たとえば、フッ素化合物２８がＴｉＦx である場合
には、以下の化学反応式に従ってＴｉＦx が除去され
る。
【００１４】
【化１】ＴｉＦx → ＴｉＦ4 ↑ ＴｉＦ4 ＋４Ｈ2 Ｏ → Ｔｉ（ＯＨ）4 ＋４ＨＦ すなわち、ＴｉＦX が、加熱されることによってＴｉＦ
4 となり、ＴｉＦ4 とＨ2 Ｏプラズマとが反応すること
によってＨＦが生成され、このＨＦが排気管３６から排
出される。
4 となり、ＴｉＦ4 とＨ2 Ｏプラズマとが反応すること
によってＨＦが生成され、このＨＦが排気管３６から排
出される。
【００１５】フッ素化合物２８を除去した後、図２
（Ｇ）に示すように、プラグ２２上に銅（Ｃｕ）または
アルミニウム（Ａｌ）等からなるメタル配線２４をスパ
ッタリング等によって形成する。この実施例によれば、
粒子の小さいＨ2 Ｏプラズマを用いてフッ素化合物２８
を洗浄するようにしているので、密着層２０表面の微細
部に付着したフッ素化合物２８をも十分に除去できる。
また、洗浄装置３０内におけるプラズマ洗浄工程で密着
層２０を加熱し、それによって、フッ素化合物２８を脱
離させるようにしているので、従来のアニール（加熱処
理）工程を省くことができ、製造工程を簡素化できる。
（Ｇ）に示すように、プラグ２２上に銅（Ｃｕ）または
アルミニウム（Ａｌ）等からなるメタル配線２４をスパ
ッタリング等によって形成する。この実施例によれば、
粒子の小さいＨ2 Ｏプラズマを用いてフッ素化合物２８
を洗浄するようにしているので、密着層２０表面の微細
部に付着したフッ素化合物２８をも十分に除去できる。
また、洗浄装置３０内におけるプラズマ洗浄工程で密着
層２０を加熱し、それによって、フッ素化合物２８を脱
離させるようにしているので、従来のアニール（加熱処
理）工程を省くことができ、製造工程を簡素化できる。
【図１】この発明の一実施例を示す図解図である。
【図２】この発明の一実施例を示す図解図である。
【図３】この発明の一実施例で製造される半導体装置を
示す図解図である。
示す図解図である。
【図４】異物を洗浄するための洗浄装置を示す図解図で
ある。
ある。
【図５】従来技術を示す図解図である。
【図６】従来技術を示す図解図である。
１０ …半導体装置 １２ …半導体基板 １６ …層間膜 １８ …コンタクトホール ２０ …密着層 ２２ …プラグ ２４ …メタル配線
Claims (4)
- 【請求項１】層間膜にコンタクトホールを形成し、前記
コンタクトホールの内部を含む前記層間膜の表面に密着
層を形成し、前記コンタクトホールを埋めるようにして
前記密着層の表面にコンタクト膜を形成し、前記コンタ
クトホールの内部以外の部分の前記コンタクト膜をフッ
素を含むエッチング材でエッチバックして前記コンタク
トホール内にプラグを形成し、前記プラグの上にメタル
配線を形成するようにした、半導体装置の製造方法にお
いて、 前記エッチバック工程において前記密着層の表面に生成
されたフッ素化合物をプラズマで洗浄するようにしたこ
とを特徴とする、半導体装置の製造方法。 - 【請求項２】前記プラズマはＨ2 Ｏプラズマである、請
求項１記載の半導体装置の製造方法。 - 【請求項３】前記密着層はチタンを含む、請求項１また
は２記載の半導体装置の製造方法。 - 【請求項４】前記プラズマによる洗浄工程では前記密着
層の表面を所定温度に加熱するようにした、請求項１な
いし３のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7753598A JPH11274127A (ja) | 1998-03-25 | 1998-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7753598A JPH11274127A (ja) | 1998-03-25 | 1998-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274127A true JPH11274127A (ja) | 1999-10-08 |
Family
ID=13636690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7753598A Withdrawn JPH11274127A (ja) | 1998-03-25 | 1998-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7267127B2 (en) * | 2004-12-02 | 2007-09-11 | Matsushita Electric Inductrial Co., Ltd. | Method for manufacturing electronic device |
-
1998
- 1998-03-25 JP JP7753598A patent/JPH11274127A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7267127B2 (en) * | 2004-12-02 | 2007-09-11 | Matsushita Electric Inductrial Co., Ltd. | Method for manufacturing electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804505A (en) | Method of producing semiconductor device having buried contact structure | |
| JP4350337B2 (ja) | 半導体装置 | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| US20060128159A1 (en) | Method of removing etch residues | |
| US5504038A (en) | Method for selective tungsten sidewall and bottom contact formation | |
| JPH01289252A (ja) | 塩素保有剤を用いて局部相互接続を形成する改良方法 | |
| JP7007745B2 (ja) | 保護キャップ層を用いるプラチナ含有薄膜のエッチング | |
| US5700740A (en) | Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| US5521121A (en) | Oxygen plasma etch process post contact layer etch back | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| US6784109B2 (en) | Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper | |
| JPH06204191A (ja) | 金属プラグ形成後の表面処理方法 | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JPH11274127A (ja) | 半導体装置の製造方法 | |
| JP2745216B2 (ja) | 半導体素子のタングステンプラグ形成方法 | |
| JP3953058B2 (ja) | 半導体装置の製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JP3632198B2 (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |