JPH11272553A - プログラムキャッシュシステム - Google Patents
プログラムキャッシュシステムInfo
- Publication number
- JPH11272553A JPH11272553A JP10345324A JP34532498A JPH11272553A JP H11272553 A JPH11272553 A JP H11272553A JP 10345324 A JP10345324 A JP 10345324A JP 34532498 A JP34532498 A JP 34532498A JP H11272553 A JPH11272553 A JP H11272553A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cache
- contents
- storage device
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6028—Prefetching based on hints or prefetch instructions
Abstract
(57)【要約】
【課題】 ヒット率を高めて性能を向上させたプログラ
ムキャッシュシステムを提供すること。 【解決手段】 キャッシュ制御命令を識別可能なように
プログラムされた実行プログラムの内容を記憶している
主記憶装置と、前記主記憶装置のプログラムの内容を実
行する中央処理装置と、前記主記憶装置から出力される
プログラムの内容がキャッシュ制御命令であるか否かを
識別する命令識別装置と、中央処理装置の次に実行する
プログラムの内容を予め判断して主記憶装置のプログラ
ムの内容を読み出し、命令識別装置によりキャッシュ制
御命令として選別されると、予め該当するプログラムを
読み出すキャッシュコントローラと、キャッシュコント
ローラの制御によって主記憶装置のプログラムの内容を
一時記憶し、中央処理装置が必要とする該当プログラム
の内容を供給するキャッシュ記憶装置とを備える。
ムキャッシュシステムを提供すること。 【解決手段】 キャッシュ制御命令を識別可能なように
プログラムされた実行プログラムの内容を記憶している
主記憶装置と、前記主記憶装置のプログラムの内容を実
行する中央処理装置と、前記主記憶装置から出力される
プログラムの内容がキャッシュ制御命令であるか否かを
識別する命令識別装置と、中央処理装置の次に実行する
プログラムの内容を予め判断して主記憶装置のプログラ
ムの内容を読み出し、命令識別装置によりキャッシュ制
御命令として選別されると、予め該当するプログラムを
読み出すキャッシュコントローラと、キャッシュコント
ローラの制御によって主記憶装置のプログラムの内容を
一時記憶し、中央処理装置が必要とする該当プログラム
の内容を供給するキャッシュ記憶装置とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はプログラムキャッシ
ュシステムに関し、特にヒット率を高めて性能を向上さ
せたプログラムキャッシュシステムに関する。
ュシステムに関し、特にヒット率を高めて性能を向上さ
せたプログラムキャッシュシステムに関する。
【０００２】
【従来の技術】一般に、中央処理装置（ＣＰＵ）よりも
相対的に動作速度が遅い主記憶装置を用いる際、命令語
をより速く中央処理装置に伝達するためにキャッシュ装
置を用いる。この種のキャッシュ装置は、キャッシュコ
ントローラとキャッシュ記憶装置とからなり、中央処理
装置が必要とするプログラムの内容を主記憶装置から予
め持ってきて記憶しておき、これを中央処理装置からの
要求に応じて中央処理装置に送り出す装置である。この
キャッシュ装置は、主記憶装置より速度が速い記憶装置
を用いて、中央処理装置がプログラムをより速く実行で
きるようにする。キャッシュ記憶装置の容量が主記憶装
置に比べて非常に小さいため、現在又は近い将来に中央
処理装置が必要とするプログラムの内容を適切に選択し
てキャッシュ記憶装置に記憶しておくことが肝心であ
る。このように、中央処理装置が要求するプログラムの
内容がキャッシュ記憶装置に記憶されている比率をキャ
ッシュ記憶装置のヒット率という。
相対的に動作速度が遅い主記憶装置を用いる際、命令語
をより速く中央処理装置に伝達するためにキャッシュ装
置を用いる。この種のキャッシュ装置は、キャッシュコ
ントローラとキャッシュ記憶装置とからなり、中央処理
装置が必要とするプログラムの内容を主記憶装置から予
め持ってきて記憶しておき、これを中央処理装置からの
要求に応じて中央処理装置に送り出す装置である。この
キャッシュ装置は、主記憶装置より速度が速い記憶装置
を用いて、中央処理装置がプログラムをより速く実行で
きるようにする。キャッシュ記憶装置の容量が主記憶装
置に比べて非常に小さいため、現在又は近い将来に中央
処理装置が必要とするプログラムの内容を適切に選択し
てキャッシュ記憶装置に記憶しておくことが肝心であ
る。このように、中央処理装置が要求するプログラムの
内容がキャッシュ記憶装置に記憶されている比率をキャ
ッシュ記憶装置のヒット率という。
【０００３】一方、中央処理装置が要求したプログラム
の内容がキャッシュ記憶装置に存しない場合、中央処理
装置は、そのプログラムの内容を速度の遅い主記憶装置
から取り出す。このため、処理時間の遅延が生じて能率
が低下する。ゆえに、ヒット率が高ければ高いほど中央
処理装置の性能がよくなる。このようなヒット率の向上
のためにキャッシュ記憶装置を制御するキャッシュコン
トローラは、主記憶装置からキャッシュ記憶装置へ適切
なプログラムの内容を持ってきておくための様々な方法
を使用している。
の内容がキャッシュ記憶装置に存しない場合、中央処理
装置は、そのプログラムの内容を速度の遅い主記憶装置
から取り出す。このため、処理時間の遅延が生じて能率
が低下する。ゆえに、ヒット率が高ければ高いほど中央
処理装置の性能がよくなる。このようなヒット率の向上
のためにキャッシュ記憶装置を制御するキャッシュコン
トローラは、主記憶装置からキャッシュ記憶装置へ適切
なプログラムの内容を持ってきておくための様々な方法
を使用している。
【０００４】以下、添付図面に基づき従来のプログラム
キャッシュシステムについて説明する。図１は従来のプ
ログラムキャッシュシステムを示すブロック図である。
図１に示すように、実行するプログラムの内容を記憶し
ている主記憶装置１１と、前記主記憶装置１１に貯蔵さ
れたプログラムの内容を抽出するキャッシュコントロー
ラ１２と、キャッシュコントローラ１２が抽出したプロ
グラムを一時的に記憶するキャッシュ記憶装置１３と、
キャッシュ記憶装置１３に記憶されたプログラムを必要
に応じて呼び出してそのプログラムを実行する中央処理
装置１４とを備える。
キャッシュシステムについて説明する。図１は従来のプ
ログラムキャッシュシステムを示すブロック図である。
図１に示すように、実行するプログラムの内容を記憶し
ている主記憶装置１１と、前記主記憶装置１１に貯蔵さ
れたプログラムの内容を抽出するキャッシュコントロー
ラ１２と、キャッシュコントローラ１２が抽出したプロ
グラムを一時的に記憶するキャッシュ記憶装置１３と、
キャッシュ記憶装置１３に記憶されたプログラムを必要
に応じて呼び出してそのプログラムを実行する中央処理
装置１４とを備える。
【０００５】このように構成される従来のプログラムキ
ャッシュシステムの動作を以下に説明する。まず、主記
憶装置１１には中央処理装置１４が実行しようとするプ
ログラムが記憶されている。あるプログラムを実行する
際、中央処理装置１４はアドレスバスラインを介してそ
のプログラムのアドレスを出力する。その出力に応じ
て、主記憶装置１１はそのアドレスに対応するプログラ
ムの内容（命令語及びデータ）を中央処理装置１４に供
給する。そのとき、主記憶装置１１は中央処理装置１４
よりも動作速度が遅いため、中央処理装置１４が主記憶
装置１１から直接プログラムの内容を抽出するとき、中
央処理装置１４は主記憶装置１１の動作を待たなければ
ならず、このためその動作の能力が低下する。従って、
より速くプログラムを取り込むため、キャッシュコント
ローラ１２を用いて中央処理装置１４が必要とすると推
定するプログラムの内容を、動作速度が主記憶装置１１
より遥かに速い前記キャッシュ記憶装置１３に予め記憶
しておく。
ャッシュシステムの動作を以下に説明する。まず、主記
憶装置１１には中央処理装置１４が実行しようとするプ
ログラムが記憶されている。あるプログラムを実行する
際、中央処理装置１４はアドレスバスラインを介してそ
のプログラムのアドレスを出力する。その出力に応じ
て、主記憶装置１１はそのアドレスに対応するプログラ
ムの内容（命令語及びデータ）を中央処理装置１４に供
給する。そのとき、主記憶装置１１は中央処理装置１４
よりも動作速度が遅いため、中央処理装置１４が主記憶
装置１１から直接プログラムの内容を抽出するとき、中
央処理装置１４は主記憶装置１１の動作を待たなければ
ならず、このためその動作の能力が低下する。従って、
より速くプログラムを取り込むため、キャッシュコント
ローラ１２を用いて中央処理装置１４が必要とすると推
定するプログラムの内容を、動作速度が主記憶装置１１
より遥かに速い前記キャッシュ記憶装置１３に予め記憶
しておく。
【０００６】したがって、中央処理装置１４はプログラ
ムのアドレスを主記憶装置１１に直接出力しないで、キ
ャッシュ記憶装置１３にアクセスする。その際、もしも
中央処理装置１４が必要とするプログラムがキャッシュ
記憶装置１３にあれば、そのキャッシュ記憶装置からプ
ログラムを取り出すことができる。逆にない場合、中央
処理装置１４は前述のように主記憶装置１１へアクセス
する。
ムのアドレスを主記憶装置１１に直接出力しないで、キ
ャッシュ記憶装置１３にアクセスする。その際、もしも
中央処理装置１４が必要とするプログラムがキャッシュ
記憶装置１３にあれば、そのキャッシュ記憶装置からプ
ログラムを取り出すことができる。逆にない場合、中央
処理装置１４は前述のように主記憶装置１１へアクセス
する。
【０００７】すなわち、キャッシュコントローラ１２
は、中央処理装置１１の動作の遅延を避けるため、プロ
グラムの進行状況に基づいて主記憶装置１１からキャッ
シュ記憶装置１３へプログラムの内容を記憶しておく。
従来の上記したキャッシュコントローラ１２がプログラ
ムの内容の必要性を予測する方法は、現在の中央処理装
置１４のプログラムのアドレスに依存してその次のアド
レスのプログラムの内容を持ってくるか、又は現在の中
央処理装置１４が実行する命令が別のアドレスに移動す
る内容であるとき、その目的地アドレスのプログラムの
内容を持ってくることなどである。
は、中央処理装置１１の動作の遅延を避けるため、プロ
グラムの進行状況に基づいて主記憶装置１１からキャッ
シュ記憶装置１３へプログラムの内容を記憶しておく。
従来の上記したキャッシュコントローラ１２がプログラ
ムの内容の必要性を予測する方法は、現在の中央処理装
置１４のプログラムのアドレスに依存してその次のアド
レスのプログラムの内容を持ってくるか、又は現在の中
央処理装置１４が実行する命令が別のアドレスに移動す
る内容であるとき、その目的地アドレスのプログラムの
内容を持ってくることなどである。
【０００８】
【発明が解決しようとする課題】かかる従来のプログラ
ムキャッシュシステムにおいては、プログラムの構成に
係わらずに現在の中央処理装置の動作に依存してプログ
ラムの内容の必要性を予測すべきなのに従来は上記のよ
うにそのようにはなっておらず、正確な予測が不可能で
あるため、中央処理装置がプログラムの内容を主記憶装
置へ直接アクセスする可能性が高くなり、ヒット率が低
下するという問題点があった。本発明は上記の問題点を
解決するためになされたものであり、その目的とすると
ころは、キャッシュ装置を効率よく制御することによ
り、ヒット率を高めるようにしたプログラムキャッシュ
システムを提供することである。
ムキャッシュシステムにおいては、プログラムの構成に
係わらずに現在の中央処理装置の動作に依存してプログ
ラムの内容の必要性を予測すべきなのに従来は上記のよ
うにそのようにはなっておらず、正確な予測が不可能で
あるため、中央処理装置がプログラムの内容を主記憶装
置へ直接アクセスする可能性が高くなり、ヒット率が低
下するという問題点があった。本発明は上記の問題点を
解決するためになされたものであり、その目的とすると
ころは、キャッシュ装置を効率よく制御することによ
り、ヒット率を高めるようにしたプログラムキャッシュ
システムを提供することである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のプログラムキャッシュシステムは、キャッ
シュ制御命令を識別可能なようにプログラムされた実行
プログラムの内容を記憶している主記憶装置と、主記憶
装置のプログラムの内容を実行する中央処理装置と、主
記憶装置から出力されるプログラムの内容がキャッシュ
制御命令であるか否かを識別する命令識別装置と、中央
処理装置の次に実行するプログラムの内容を予め判断し
て主記憶装置のプログラムの内容を読み出し、命令識別
装置によってキャッシュ制御命令として識別されると該
当するプログラムを予め読んでくるキャッシュコントロ
ーラと、キャッシュコントローラの制御によって主記憶
装置のプログラムの内容を一時記憶し、中央処理装置が
必要とする該当するプログラムの内容を供給するキャッ
シュ記憶装置とを備えることを特徴とする。
めの本発明のプログラムキャッシュシステムは、キャッ
シュ制御命令を識別可能なようにプログラムされた実行
プログラムの内容を記憶している主記憶装置と、主記憶
装置のプログラムの内容を実行する中央処理装置と、主
記憶装置から出力されるプログラムの内容がキャッシュ
制御命令であるか否かを識別する命令識別装置と、中央
処理装置の次に実行するプログラムの内容を予め判断し
て主記憶装置のプログラムの内容を読み出し、命令識別
装置によってキャッシュ制御命令として識別されると該
当するプログラムを予め読んでくるキャッシュコントロ
ーラと、キャッシュコントローラの制御によって主記憶
装置のプログラムの内容を一時記憶し、中央処理装置が
必要とする該当するプログラムの内容を供給するキャッ
シュ記憶装置とを備えることを特徴とする。
【００１０】
【発明の実施の形態】以下、添付図面を参照して本発明
実施形態のプログラムキャッシュシステムを詳しく説明
する。図２は本実施形態のプログラムキャッシュシステ
ムを示すブロック図であり、図３は本実施形態のキャッ
シュ装置を制御するための機械語実行プログラムにキャ
ッシュ制御命令を挿入する方法を示すブロック図であ
る。図２に示すように、プログラムを実行する中央処理
装置２１と、中央処理装置２１が実行しようとするキャ
ッシュ制御命令を識別可能なようにプログラムされた実
行プログラムの内容を記憶している主記憶装置２２と、
中央処理装置２１が実行しようとするプログラムのアド
レス信号を受けて、主記憶装置２２に記憶されているプ
ログラムの内容を抽出するキャッシュコントローラ２３
と、主記憶装置２２に記憶されたプログラムの内容が、
キャッシュ制御命令であるか否かを選別する命令識別装
置２４と、キャッシュコントローラ２３の制御によって
主記憶装置２２のプログラムの内容を命令識別装置２４
を介して一時記憶し、中央処理装置２１が必要とするプ
ログラムの内容を供給するキャッシュ記憶装置２５とを
備える。
実施形態のプログラムキャッシュシステムを詳しく説明
する。図２は本実施形態のプログラムキャッシュシステ
ムを示すブロック図であり、図３は本実施形態のキャッ
シュ装置を制御するための機械語実行プログラムにキャ
ッシュ制御命令を挿入する方法を示すブロック図であ
る。図２に示すように、プログラムを実行する中央処理
装置２１と、中央処理装置２１が実行しようとするキャ
ッシュ制御命令を識別可能なようにプログラムされた実
行プログラムの内容を記憶している主記憶装置２２と、
中央処理装置２１が実行しようとするプログラムのアド
レス信号を受けて、主記憶装置２２に記憶されているプ
ログラムの内容を抽出するキャッシュコントローラ２３
と、主記憶装置２２に記憶されたプログラムの内容が、
キャッシュ制御命令であるか否かを選別する命令識別装
置２４と、キャッシュコントローラ２３の制御によって
主記憶装置２２のプログラムの内容を命令識別装置２４
を介して一時記憶し、中央処理装置２１が必要とするプ
ログラムの内容を供給するキャッシュ記憶装置２５とを
備える。
【００１１】ここで、キャッシュコントローラ２３は、
中央処理装置２１が実行しようとするプログラムを予め
判断して主記憶装置２２からプログラムを読み出し、そ
れが命令識別装置２４でキャッシュ制御命令と識別され
ると、予めそのプログラムを読んでくる。さらに、命令
識別装置２４でキャッシュ制御命令と識別された命令
は、キャッシュコントローラ２３に入力され、キャッシ
ュ装置の全ての動作を制御する。
中央処理装置２１が実行しようとするプログラムを予め
判断して主記憶装置２２からプログラムを読み出し、そ
れが命令識別装置２４でキャッシュ制御命令と識別され
ると、予めそのプログラムを読んでくる。さらに、命令
識別装置２４でキャッシュ制御命令と識別された命令
は、キャッシュコントローラ２３に入力され、キャッシ
ュ装置の全ての動作を制御する。
【００１２】図３に示すように、本発明のキャッシュ装
置を制御するための機械語実行プログラムにキャッシュ
制御命令を挿入する方法においては、高級言語（Ｃ言語
等）からなるソースプログラム２６を、中央処理装置が
解読可能なようにコンパイラー２７により機械語実行プ
ログラムに変換する。コンパイラー２７がコンパイルす
るに際して、機械語実行プログラム（主記憶装置に記憶
されるプログラムの内容）に、キャッシュ装置が最適動
作可能なように実行プログラム及びキャッシュ制御命令
２８を挿入する。
置を制御するための機械語実行プログラムにキャッシュ
制御命令を挿入する方法においては、高級言語（Ｃ言語
等）からなるソースプログラム２６を、中央処理装置が
解読可能なようにコンパイラー２７により機械語実行プ
ログラムに変換する。コンパイラー２７がコンパイルす
るに際して、機械語実行プログラム（主記憶装置に記憶
されるプログラムの内容）に、キャッシュ装置が最適動
作可能なように実行プログラム及びキャッシュ制御命令
２８を挿入する。
【００１３】このように構成される本発明のプログラム
キャッシュシステムの動作について以下に説明する。ま
ず、キャッシュコントローラ２３は、自ずから制御命令
をデコードし、かつ実行できるようになっており、ソー
スプログラム２６がコンパイラー２７によりコンパイル
される際、キャッシュ装置が最適動作可能なように実行
プログラム及びキャッシュ制御命令２８を機械語実行プ
ログラム内に挿入する。例えば、コンパイラー２７は、
ソースプログラム２６をコンパイルする際、現在の実行
プログラムルーチンのサブルーチンがいくつなのか、ど
のアドレスに位置するのかを把握可能である。このよう
な情報を実行プログラム及びキャッシュ制御命令２８と
して機械語実行プログラム内に挿入しておくと、命令識
別装置２４は、プログラム実行中に主記憶装置２２から
命令語（プログラムの内容）を取り出し、その命令語が
キャッシュ制御命令であればキャッシュ記憶装置２５に
記憶せずにキャッシュコントローラ２３に送ることがで
きる。すなわち、Ｃ言語等の高級言語にてプログラムを
作成するときに、メインルーチンで遂行中のサブルーチ
ンの長さをキャッシュ制御情報にコンパイルし、主記憶
装置２２のプログラムに挿入しておくと、キャッシュコ
ントローラ２３は、コンパイルされたキャッシュ制御情
報を検出して、中央処理装置２１が必要とする命令語
（プログラムの内容）を記憶装置２２から予めキャッシ
ュ記憶装置２５へ取り出すので、キャッシュ動作が一層
速く行われる。これにより、プログラムの実行速度が向
上する。
キャッシュシステムの動作について以下に説明する。ま
ず、キャッシュコントローラ２３は、自ずから制御命令
をデコードし、かつ実行できるようになっており、ソー
スプログラム２６がコンパイラー２７によりコンパイル
される際、キャッシュ装置が最適動作可能なように実行
プログラム及びキャッシュ制御命令２８を機械語実行プ
ログラム内に挿入する。例えば、コンパイラー２７は、
ソースプログラム２６をコンパイルする際、現在の実行
プログラムルーチンのサブルーチンがいくつなのか、ど
のアドレスに位置するのかを把握可能である。このよう
な情報を実行プログラム及びキャッシュ制御命令２８と
して機械語実行プログラム内に挿入しておくと、命令識
別装置２４は、プログラム実行中に主記憶装置２２から
命令語（プログラムの内容）を取り出し、その命令語が
キャッシュ制御命令であればキャッシュ記憶装置２５に
記憶せずにキャッシュコントローラ２３に送ることがで
きる。すなわち、Ｃ言語等の高級言語にてプログラムを
作成するときに、メインルーチンで遂行中のサブルーチ
ンの長さをキャッシュ制御情報にコンパイルし、主記憶
装置２２のプログラムに挿入しておくと、キャッシュコ
ントローラ２３は、コンパイルされたキャッシュ制御情
報を検出して、中央処理装置２１が必要とする命令語
（プログラムの内容）を記憶装置２２から予めキャッシ
ュ記憶装置２５へ取り出すので、キャッシュ動作が一層
速く行われる。これにより、プログラムの実行速度が向
上する。
【００１４】ここで、主記憶装置２２に入力される命令
語は２進数で構成されており、中央処理装置２１の命令
語を表現して、その残りのコードを用いてキャッシュ制
御命令を作る。例えば、最上位から３つのビットが全て
１であるものを、中央処理装置２１の命令語とせずにキ
ャッシュコントローラ２３の命令とすると、最上位から
３つのビットのみを命令識別装置でデコーディングする
ことにより、その命令語が中央処理装置２１の命令なの
かキャッシュコントローラ２３の命令なのかが判別でき
る。すなわち、命令識別装置２４に入力された命令をデ
コーダを用いて選別することにより、中央処理装置２１
の命令はキャッシュ記憶装置２５へ転送し、キャッシュ
コントローラ２３の命令はキャッシュコントローラ２３
へ転送する。
語は２進数で構成されており、中央処理装置２１の命令
語を表現して、その残りのコードを用いてキャッシュ制
御命令を作る。例えば、最上位から３つのビットが全て
１であるものを、中央処理装置２１の命令語とせずにキ
ャッシュコントローラ２３の命令とすると、最上位から
３つのビットのみを命令識別装置でデコーディングする
ことにより、その命令語が中央処理装置２１の命令なの
かキャッシュコントローラ２３の命令なのかが判別でき
る。すなわち、命令識別装置２４に入力された命令をデ
コーダを用いて選別することにより、中央処理装置２１
の命令はキャッシュ記憶装置２５へ転送し、キャッシュ
コントローラ２３の命令はキャッシュコントローラ２３
へ転送する。
【００１５】一方、キャッシュコントローラ２３は、命
令識別装置２４からの制御命令に基づいて中央処理装置
２１が必要とするプログラムの内容の位置を正確に予測
して、主記憶装置２２からプログラムの内容を取り出し
てキャッシュ記憶装置２５に記憶する。キャッシュ記憶
装置２５は、中央処理装置２１が必要とするプログラム
の内容を記憶しておき、中央処理装置２１の要求があっ
た時にその記憶されたプログラムの内容を中央処理装置
２１に供給する。
令識別装置２４からの制御命令に基づいて中央処理装置
２１が必要とするプログラムの内容の位置を正確に予測
して、主記憶装置２２からプログラムの内容を取り出し
てキャッシュ記憶装置２５に記憶する。キャッシュ記憶
装置２５は、中央処理装置２１が必要とするプログラム
の内容を記憶しておき、中央処理装置２１の要求があっ
た時にその記憶されたプログラムの内容を中央処理装置
２１に供給する。
【００１６】このようなキャッシュ装置の制御内容によ
り、現在の実行プログラムルーチンの長さ（始めアドレ
ス、終わりアドレス等）、現在のプログラムルーチンが
アクセス可能なサブルーチンの個数及び各々のアドレス
の長さ、使用終了したプログラムルーチンのアドレス
（キャッシュ記憶装置に空き空間が足りない場合に、必
要な空間を確保するべく不要なプログラムの内容を削除
する）等の必要に応じて様々な制御方法を適用すること
ができる。
り、現在の実行プログラムルーチンの長さ（始めアドレ
ス、終わりアドレス等）、現在のプログラムルーチンが
アクセス可能なサブルーチンの個数及び各々のアドレス
の長さ、使用終了したプログラムルーチンのアドレス
（キャッシュ記憶装置に空き空間が足りない場合に、必
要な空間を確保するべく不要なプログラムの内容を削除
する）等の必要に応じて様々な制御方法を適用すること
ができる。
【００１７】
【発明の効果】上述したように、本発明のプログラムキ
ャッシュシステムは、キャッシュ制御命令を識別可能な
ようにプログラムされた実行プログラムから命令識別装
置を介してキャッシュ制御命令を選別することにより、
中央処理装置が必要とするデータプログラムの内容を正
確に予測することができるため、キャッシュ装置のヒッ
ト率を上昇させて全体装置の性能を向上させることがで
きる。請求項２の発明によれば、キャッシュコントロー
ラは、命令識別装置からのキャッシュ制御命令に基づい
て中央処理装置が必要とするデータプログラムの内容の
位置を正確に予測して、主記憶装置からデータプログラ
ムの内容を持ってきてキャッシュ記憶装置に貯蔵するた
め、ヒット率の高いキャッシュ装置を具現することがで
きる。
ャッシュシステムは、キャッシュ制御命令を識別可能な
ようにプログラムされた実行プログラムから命令識別装
置を介してキャッシュ制御命令を選別することにより、
中央処理装置が必要とするデータプログラムの内容を正
確に予測することができるため、キャッシュ装置のヒッ
ト率を上昇させて全体装置の性能を向上させることがで
きる。請求項２の発明によれば、キャッシュコントロー
ラは、命令識別装置からのキャッシュ制御命令に基づい
て中央処理装置が必要とするデータプログラムの内容の
位置を正確に予測して、主記憶装置からデータプログラ
ムの内容を持ってきてキャッシュ記憶装置に貯蔵するた
め、ヒット率の高いキャッシュ装置を具現することがで
きる。
【図１】従来のプログラムキャッシュシステムを示すブ
ロック図。
ロック図。
【図２】本発明のプログラムキャッシュシステムを示す
ブロック図。
ブロック図。
【図３】本発明のキャッシュ装置を制御するための機械
語実行プログラムにキャッシュ制御命令を挿入する方法
を示すブロック図。
語実行プログラムにキャッシュ制御命令を挿入する方法
を示すブロック図。
２１ 中央処理装置 ２２ 主記憶装置 ２３ キャッシュコントローラ ２４ 命令識別装置 ２５ キャッシュ記憶装置 ２６ ソースプログラム ２７ コンパイラー ２８ 実行プログラム及びキャッシュ制御命令
Claims (2)
- 【請求項１】 キャッシュ制御命令を識別可能なように
プログラムされた実行プログラムの内容を記憶している
主記憶装置と、 前記主記憶装置のプログラムの内容を実行する中央処理
装置と、 前記主記憶装置から出力されるプログラムの内容がキャ
ッシュ制御命令であるか否かを識別する命令識別装置
と、 前記中央処理装置の次に実行するプログラムの内容を予
め判断して主記憶装置のプログラムの内容を読み出し、
それが命令識別装置によりキャッシュ制御命令として識
別されると、予め該当するプログラムを読んでくるキャ
ッシュコントローラと、 前記キャッシュコントローラの制御によって主記憶装置
のプログラムの内容を一時記憶し、前記中央処理装置が
必要とする該当するプログラムの内容を供給するキャッ
シュ記憶装置と、を備えることを特徴とするプログラム
キャッシュシステム。 - 【請求項２】 前記命令識別装置によりキャッシュ制御
命令と識別された命令は、キャッシュコントローラに入
力されるとともに、キャッシュ装置の動作を制御するこ
とを特徴とする請求項１記載のプログラムキャッシュシ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970068194A KR19990049284A (ko) | 1997-12-12 | 1997-12-12 | 데이터 프로그램 장치 |
| KR68194/1997 | 1997-12-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11272553A true JPH11272553A (ja) | 1999-10-08 |
Family
ID=19527156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10345324A Pending JPH11272553A (ja) | 1997-12-12 | 1998-12-04 | プログラムキャッシュシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6851025B2 (ja) |
| JP (1) | JPH11272553A (ja) |
| KR (1) | KR19990049284A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4103460B2 (ja) * | 2002-06-17 | 2008-06-18 | ソニー株式会社 | サービス提供システムおよび方法、並びにプログラム |
| TW594486B (en) * | 2002-12-30 | 2004-06-21 | Icp Electronics Inc | The improvement to the 4-wire/3-wire NVRAM control instruction |
| US8346740B2 (en) | 2005-07-22 | 2013-01-01 | Hewlett-Packard Development Company, L.P. | File cache management system |
| US8566531B2 (en) | 2009-08-21 | 2013-10-22 | Google Inc. | System and method of selectively caching information based on the interarrival time of requests for the same information |
| AU2015201273B2 (en) * | 2009-08-21 | 2016-07-07 | Google Llc | System and method of caching information |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5778423A (en) * | 1990-06-29 | 1998-07-07 | Digital Equipment Corporation | Prefetch instruction for improving performance in reduced instruction set processor |
| GB2285524B (en) * | 1994-01-11 | 1998-02-04 | Advanced Risc Mach Ltd | Data memory and processor bus |
| EP0752645B1 (en) * | 1995-07-07 | 2017-11-22 | Oracle America, Inc. | Tunable software control of Harvard architecture cache memories using prefetch instructions |
| EP0752644A3 (en) * | 1995-07-07 | 2001-08-22 | Sun Microsystems, Inc. | Memory management unit incorporating prefetch control |
| JP3717212B2 (ja) * | 1995-10-27 | 2005-11-16 | 株式会社日立製作所 | 情報処理装置及び情報処理ユニット |
| US6055621A (en) * | 1996-02-12 | 2000-04-25 | International Business Machines Corporation | Touch history table |
| US5854934A (en) * | 1996-08-23 | 1998-12-29 | Hewlett-Packard Company | Optimizing compiler having data cache prefetch spreading |
| JP3546341B2 (ja) * | 1997-04-17 | 2004-07-28 | 株式会社日立製作所 | 多重ループ向けデータプリフェッチ方法およびプログラム生成方法 |
| US6139199A (en) * | 1997-06-11 | 2000-10-31 | Sun Microsystems, Inc. | Fast just-in-time (JIT) scheduler |
| US6128703A (en) * | 1997-09-05 | 2000-10-03 | Integrated Device Technology, Inc. | Method and apparatus for memory prefetch operation of volatile non-coherent data |
| JP3289661B2 (ja) * | 1997-11-07 | 2002-06-10 | 日本電気株式会社 | キャッシュメモリシステム |
| US5964867A (en) * | 1997-11-26 | 1999-10-12 | Digital Equipment Corporation | Method for inserting memory prefetch operations based on measured latencies in a program optimizer |
| US6070009A (en) * | 1997-11-26 | 2000-05-30 | Digital Equipment Corporation | Method for estimating execution rates of program execution paths |
| US6000044A (en) * | 1997-11-26 | 1999-12-07 | Digital Equipment Corporation | Apparatus for randomly sampling instructions in a processor pipeline |
| US5948095A (en) * | 1997-12-31 | 1999-09-07 | Intel Corporation | Method and apparatus for prefetching data in a computer system |
| US6249845B1 (en) * | 1998-08-19 | 2001-06-19 | International Business Machines Corporation | Method for supporting cache control instructions within a coherency granule |
-
1997
- 1997-12-12 KR KR1019970068194A patent/KR19990049284A/ko active Search and Examination
-
1998
- 1998-12-04 JP JP10345324A patent/JPH11272553A/ja active Pending
- 1998-12-11 US US09/209,279 patent/US6851025B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020026561A1 (en) | 2002-02-28 |
| KR19990049284A (ko) | 1999-07-05 |
| US6851025B2 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9569186B2 (en) | Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control | |
| CN101539853B (zh) | 信息处理单元、执行方法和指令序列生成方法 | |
| US7797520B2 (en) | Early branch instruction prediction | |
| US6321328B1 (en) | Processor having data buffer for speculative loads | |
| US9304750B2 (en) | System and method for processor with predictive memory retrieval assist | |
| US7017030B2 (en) | Prediction of instructions in a data processing apparatus | |
| JP3977931B2 (ja) | データプロセッサにおける条件分岐実行を制御するための方法および装置 | |
| US20020056027A1 (en) | Information processing system | |
| US7051195B2 (en) | Method of optimization of CPU and chipset performance by support of optional reads by CPU and chipset | |
| JP2008186233A (ja) | 命令キャッシュプリフェッチ制御方法及びその装置 | |
| JPH0816394A (ja) | システムメモリから命令コードを先取りするための先取り装置および方法 | |
| JPH11272553A (ja) | プログラムキャッシュシステム | |
| KR100985239B1 (ko) | 인스트럭션 캐시 관리 방법, 캐시 메모리, 집적 회로 및저장 매체 | |
| JP3842218B2 (ja) | 命令フェッチ制御ビットを有するコンピュータ命令 | |
| CN1326036C (zh) | 数据处理装置、数据处理方法和编译装置及编译方法 | |
| JP5105359B2 (ja) | 中央処理装置、選択回路および選択方法 | |
| KR920006613B1 (ko) | 파이프라인으로 동작하는 프로세서의 명령어 페취 유니트 | |
| JP2534674B2 (ja) | 情報処理装置 | |
| JP3471691B2 (ja) | マイクロ命令における分岐命令制御方式 | |
| JPH0553807A (ja) | 条件分岐命令先行制御方式 | |
| JPH08286914A (ja) | メモリ制御装置 | |
| JP2001117819A (ja) | 命令メモリ回路及び情報処理システム | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JPH08328857A (ja) | マイクロプロセッサ | |
| JPH10254782A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060621 |