JP3977931B2 - データプロセッサにおける条件分岐実行を制御するための方法および装置 - Google Patents
データプロセッサにおける条件分岐実行を制御するための方法および装置 Download PDFInfo
- Publication number
- JP3977931B2 JP3977931B2 JP21492898A JP21492898A JP3977931B2 JP 3977931 B2 JP3977931 B2 JP 3977931B2 JP 21492898 A JP21492898 A JP 21492898A JP 21492898 A JP21492898 A JP 21492898A JP 3977931 B2 JP3977931 B2 JP 3977931B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- unit
- control
- instructions
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000004044 response Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3846—Speculative instruction execution using static prediction, e.g. branch taken strategy
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はデータ処理に関し、かつより特定的にはデータプロセッサにおいて条件分岐（ｃｏｎｄｉｔｉｏｎａｌ ｂｒａｎｃｈ）の実行を制御するための方法および装置に関する。
【０００２】
【従来の技術】
データ処理システムはもしそれがプログラム実行のための数多くの段階またはステージを含んでいれば「パイプライン化される（ｐｉｐｅｌｉｎｅｄ）」ことになる。例えば、４ステージのパイプラインはフェッチステージ、デコードステージ、実行ステージ、および書戻しステージ（ｗｒｉｔｅ−ｂａｃｋ ｓｔａｇｅ）を含むことができる。フェッチステージの間に、次の命令があるメモリロケーションから読み出される。次に、該命令はデコードされ、実行され、かつメモリのロケーションにまたはレジスタに書戻される。これらのステージの各々は完了するのに１つまたはそれ以上のクロックサイクルを必要とするであろう。また、第１の命令がデコードされるのと同時に、第２の命令をフェッチすることができ、かつ第１の命令が実行されている間に、第２の命令をデコードし、以下同様に行うことができ、従って、「パイプライン」が満杯（ｆｕｌｌ）状態に留まっているようにされる。パイプライン化データ処理システムは実行されるプログラムが命令の流れの変化またはチェンジオブフロー（ｃｈａｎｇｅ ｏｆ ｆｌｏｗ）、すなわち順次的でない流れ、を含む場合に実行ペナルティを受けることがある。チェンジオブフローが生じた場合、データ処理システムは命令パイプラインを再充填するためにプログラムフローの実行を停止することが必要であろう。
【０００３】
【発明が解決しようとする課題】
チェンジオブフローが生じた場合に性能を改善するために使用される技術の内で、分岐予測、プリフェッチおよび条件的実行のような種々の機構がある。しかしながら、これらの機構の多くはデータ処理システムに増大した複雑さを加えかつすべての環境で効果的でないかもしれない。従って、種々の異なる環境に適用できる分岐予測デスティネイションプリフェッチおよび条件的実行に対する制御を提供する必要性が存在する。
【０００４】
【課題を解決するための手段】
一般に、本発明は種々の分岐の筋書きに対する命令のプリフェッチ（ｐｒｅｆｅｔｃｈｉｎｇ）および条件的実行（ｃｏｎｄｉｔｉｏｎａｌ ｅｘｅｃｕｔｉｏｎ）のみならず、順方向または前方向（ｆｏｒｗａｒｄ）分岐予測および逆方向または後方向（ｂａｃｋｗａｒｄ）分岐予測を選択的に制御する方法およびデータ処理システムを提供する。３ビットのプログラマがアクセス可能な制御フィールドが使用されて前方向および後方向条件分岐の双方に対する命令のプリフェッチの独立した制御を可能にすることにより条件分岐命令と共に使用される活動または行動（ａｃｔｉｖｉｔｙ）の形式を特定する。また、条件的実行に対する制御が前方向および後方向分岐の双方に対して提供される。前方向および後方向分岐予測および条件的実行の独立した制御を可能にすることにより、パイプラインストール（ｐｉｐｅｌｉｎｅ ｓｔａｌｌｓ）が低減できかつ異なる環境に対してより柔軟性あるプログラムの実行が達成できる。より詳細には、本発明はさらに図１〜図１２を参照して説明することができる。
【０００５】
本発明の一態様では、少なくとも１つのチェンジオブフロー命令を含む、複数の命令を実行するデータプロセッサ（１０）が提供され、該データプロセッサは、前記複数の命令の内の選択されたものを順次フェッチするための命令プリフェッチユニット（２６）、前記命令プリフェッチユニット（２６）に結合され前記命令プリフェッチユニット（２６）によってフェッチされた前記複数の命令の内の選択されたものを選択的にデコードするための命令デコードユニット（３２）、前記命令デコードユニット（３２）に結合された命令実行ユニット（４０）であって、該命令実行ユニット（４０）は前記命令デコードユニット（４０）によってデコードされた前記複数の命令を選択的に実行するもの、そして前記命令プリフェッチユニット（２６）、前記命令デコードユニット（３２）および前記命令実行ユニット（４０）に結合された制御ユニット（１８）であって、該制御ユニット（１８）は記憶された制御値を有し、該記憶された制御値は前記命令デコードユニット（３２）によって条件的フロー命令が検出されたことに直接応答して命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを所定の量の時間の間選択的にディスエーブルすることにより命令プリフェッチユニット（２６）を直接制御し、前記命令プリフェッチユニット（２６）のディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることによりデータプロセッサ（１０）のオーバヘッドを低減し、所定量の時間が経過した時点で命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開されるもの、を具備することを特徴とする。
【０００６】
本発明の別の態様では、データプロセッサ（１０）における、条件分岐命令の実行を制御するための装置が提供され、該装置は、命令エンコード値を得るために命令アドレスを提供する命令フェッチ回路（２６）であって、該命令フェッチ回路は制御入力を有するもの、前記命令フェッチ回路（２６）に結合された入力を有し前記命令エンコード値を受けるための命令デコーダ（３２）であって、該命令デコーダ（３２）は前記命令エンコード値を前記データプロセッサによって実行できる形式に変換することにより前記命令エンコード値を準備するもの、前記命令デコーダ（３２）に結合され命令を実行するための実行ユニット（４０）、そして前記命令フェッチ回路（２６）、前記命令デコーダ（３２）および前記実行ユニット（４０）の各々に結合された制御ユニット（１８）であって、該制御ユニット（１８）は分岐制御値に応答して制御信号を前記命令フェッチ回路（２６）の前記制御入力に提供し、前記分岐制御値は前記命令デコーダ（３２）が条件分岐命令に遭遇したことを判定した場合にさらなる命令をフェッチする複数の動作モードの内の１つを決定し、前記複数の動作モードは前記条件分岐命令によって示される命令フローの方向によって決定されるもの、を具備することを特徴とする。
【０００７】
本発明のさらに別の態様では、データプロセッサ（１０）においてチェンジオブフロー命令を実行する方法が提供され、該方法は、命令プリフェッチユニット（２６）によって複数の命令の内の選択されたものを順次フェッチする段階、フェッチされた前記複数の命令の内の選択されたものを選択的にデコードする段階、デコードされた前記複数の命令の内の選択されたものを選択的に実行する段階、そして条件フロー命令が検出されたことに直接応答して所定量の時間の間前記命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを選択的にディスエーブルすることによって前記命令プリフェッチユニット（２６）を直接制御する制御値を使用する段階であって、前記ディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることにより前記データプロセッサ（１０）のオーバベッドを低減し、前記所定量の時間が経過した時点で前記命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開されるもの、を具備することを特徴とする。
【０００８】
本発明のさらに別の態様では、データプロセッサ（１０）における、条件分岐命令の実行を制御する方法が提供され、該方法は、命令アドレスをフェッチしかつ命令エンコード値を得る段階、前記命令エンコード値をデコードする段階、前記命令エンコード値を実行する段階、そして前記フェッチする段階を制御するために制御信号を提供する段階であって、該制御信号は分岐制御値に応じて提供され、該分岐制御値は条件分岐命令に遭遇した場合にさらなる命令がフェッチされる複数のモードの命令フェッチの１つを決定し、前記複数のモードの動作は前記条件分岐命令によって示される命令フローの方向によって決定されるもの、を具備することを特徴とする。
【０００９】
本発明のさらに別の態様では、データプロセッサ（１０）における条件分岐命令の実行を行う方法が提供され、該方法は、命令フェッチユニット（２６）によって実行されるべき複数の命令をフェッチする段階、実行ユニット（４０）によって実行するために前記命令をデコードする段階、そして条件分岐命令の検出に応じて命令フェッチユニット（２６）に対し制御信号を提供する制御回路（１８）によって前記データプロセッサ（１０）の動作を制御する段階であって、前記制御信号は前記条件分岐命令によって要求される命令フローの変化の方向が前方向であるかあるいは後方向であるかの決定に基づき、それぞれ命令フェッチユニットに順次的な方法で付加的な命令をフェッチさせかつ条件的に実行するか、あるいは予測されたデスティネイションの命令にジャンプすることにより付加的な命令をフェッチしかつ条件的に実行するかを制御するもの、を具備することを特徴とする。
【００１０】
【発明の実施の形態】
図１は、ブロック図形式で、本発明に係わるパイプライン化されたデータ処理システム１０を示す。データ処理システム１０はメモリ１２およびデータプロセッサ１４を含む。データプロセッサ１４はアドレスバッファ１６、アドレスマルチプレクサ２４、制御ユニット１８、分岐制御ビットフィールド１９、命令フェッチユニット２６、命令デコーダ３２、実行ユニット４０、バスインタフェースユニット２３、データ入力バッファ２０、およびデータ出力バッファ２２を含む。命令フェッチユニット２６はプログラム制御計算ブロック２８および命令バッファ３０を含む。
【００１１】
メモリ１２はアドレスを受けるためにアドレスバスにかつデータを受けかつ提供するためにデータバスに結合されている。メモリ１２はスタティックランダムアクセスメモリ（ＳＲＡＭ）、およびダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような揮発性メモリまたは電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）およびフラッシュメモリのような不揮発性メモリを含む任意の種類の伝統的なメモリとすることができる。また、メモリ１２はプロセッサ１４と同じ集積回路上にあってもよく、あるいはプロセッサ１４の外部に配置されてもよい。アドレスマルチプレクサ２４は実行ユニット（ｅｘｅｃｕｔｉｏｎ ｕｎｉｔ）４０からオペランドアドレスを受けるための第１の複数の入力端子、命令フェッチユニット２６から命令アドレスを受けるための第２の複数の入力端子、およびアドレスバッファ１６に結合された複数の出力端子を有する。アドレスマルチプレクサ２４は前記オペランドアドレスあるいは前記命令アドレスをメモリ１２に向けるためにバスインタフェースユニット２３によって制御される。命令フェッチユニット２６はメモリから選択された命令をその後フェッチするためにデータ入力バッファ２０に結合されている。
【００１２】
命令デコーダ３２はバス４２および４４を介して命令フェッチユニット２６に結合されている。命令フェッチユニット２６は命令エンコード値（ｉｎｓｔｒｕｃｔｉｏｎ ｅｎｃｏｄｉｎｇ ｖａｌｕｅ）を得るために命令アドレスを提供する。命令デコーダ３２は命令フェッチユニット２６から命令エンコード値を受け、該命令エンコード値をデータプロセッサ１４によって実行できるフォーマットに変換することにより該命令エンコード値を準備し、かつ命令フェッチユニット２６によってフェッチされた命令を選択的にデコードする。命令デコーダ３２はバス４２および４４を介して実行ユニット４０に結合されている。実行ユニット４０はメモリ１２からデータを受けるためにデータ入力バッファ２０に結合されている。同様に、実行ユニット４０はメモリ１２にデータを提供するためにデータ出力バッファ２２に結合されている。実行ユニット４０は命令デコーダ３２によってデコードされた命令を選択的に実行し、かつ結果をデータ出力バッファ２２に提供する。実行ユニット４０は、例えば、演算論理ユニット（ＡＬＵ）を含むことができる。
【００１３】
バスインタフェースユニット２３は命令ユニット４０からオペランドアクセス要求を受け、かつこれに応じて、演算または操作されるべきデータにアクセスするためにアクセス制御信号をメモリ１２に提供する。また、バスインタフェースユニット２３は命令フェッチユニット２６に結合されて命令のためにメモリ１２にアクセスするための命令アクセス要求を受信する。バスインタフェースユニット２３はデータ処理システム１０において命令のシーケンスを調整するためにバス５４を介して制御ユニット１８に双方向的に結合されている。
【００１４】
制御ユニット１８は制御バス４８を介して命令フェッチユニット２６に双方向的に結合され命令フェッチユニット２６の動作を制御する。制御ユニット１８は制御バス５０を介して命令デコーダ３２に双方向的に結合され、かつ制御ユニット１８は制御バス５２を介して実行ユニット４０に双方向的に結合されている。実行ユニット４０は条件バス（ｃｏｎｄｉｔｉｏｎ ｂｕｓ）４６を介して命令フェッチユニット２６に結合されて条件情報を命令フェッチユニット２６に提供する。図示された実施形態では、分岐制御フィールド１９は前方向および後方向分岐プリフェッチおよび条件命令の実行を制御するための政策（ｐｏｌｉｃｉｅｓ）を選択するための情報を格納する制御ユニット１８内のレジスタの３ビットの制御フィールドである。他の実施形態では、制御フィールドは１つまたはそれ以上のビットを含むことができる。制御フィールド１９は条件フロー命令（ｃｏｎｄｉｔｉｏｎａｌ ｆｌｏｗ ｉｎｓｔｒｕｃｔｉｏｎ）（条件分岐命令）が命令デコーダ３２によって検出されたことに応じて所定の量の時間の間命令フェッチユニット２６をディスエーブルすることにより命令フェッチユニット２６を直接制御する。制御ユニットは分岐制御フィールド１９に格納された値に応じて命令フェッチユニット２６に制御信号を提供する。分岐制御フィールド１９は命令デコーダ３２が条件分岐命令に遭遇したことを判定した場合に命令フェッチユニット２６がさらに命令をフェッチするいくつかのモードの動作の内の１つを決定する（図１２を参照）。前記動作モードは条件分岐命令によって示される命令フローの方向（後方向分岐または前方向分岐）によって決定される。条件フロー命令は、例えば、トラップ（ｔｒａｐ）またはジャンプ（ｊｕｍｐ）命令とすることができる。
【００１５】
命令フェッチユニット２６をディスエーブルすることは所定の量の時間が経過するまでフェッチ動作を完全に避けることによりデータ処理システム１０のオーバヘッドを低減する。所定量の時間が経過した後、命令フェッチユニット２６は自動的に動作を再開する。命令フェッチユニット２６はまた前方向および後方向分岐の双方に対してディスエーブルされるようにすることができる。
【００１６】
データ処理システム１０は４ステージパイプラインで命令を実行する。該４ステージはフェッチステージ、デコードステージ、実行ステージ、および書戻しステージを含む。命令フェッチステージの間に、命令が、メモリ１２のような、メモリから読み出される。該命令は次に命令デコーダ３２においてデコードされる。デコードされた命令はバス４２を介して実行ユニット４０に提供される。実行ユニット４０は命令を実行しかつ次に結果をデータ出力バッファ２２を介してメモリ１２に書き戻す。
【００１７】
図２は、本発明を説明するのに有用な一連の命令を示す。本発明を説明する目的で、命令の形式は重要ではない。従って、図２における各々の命令番号に関連する命令は単一の文字で表されている。図２の命令を実行する間に、データ処理システム１０は、例えば、条件分岐命令のような次の順次の（ｓｅｑｕｅｎｔｉａｌ）命令でなくてもよい他の命令へとデータ処理システム１０が移行することを要求する命令に遭遇するまで、順次各命令を実行することになる。図２においては、命令番号４は“Ｖ”と名付けられた条件分岐命令を示している。命令Ｖを実行した後、データ処理システム１０は順次次の命令を実行するかあるいは命令Ｖを実行した後に得られた結果に基づき命令Ｗに移行することを要求される。条件または条件的フローは命令Ｖで発出する曲がった矢印で表されている。図２に示された一連の命令をより効率的に実行するため、データ処理システム１０は分岐制御フィールド１９に含まれる所定の制御情報に基づき分岐が命令Ｘへのものかあるいは命令Ｗへのものかを予測しようと試みる。分岐予測を行うべきか否かを決定することに加えて、分岐制御フィールド１９はまた予測された次の命令ステップの条件的実行が行われるか否かを決定するために使用できる。
【００１８】
分岐制御フィールド１９はプリフェッチ、予測および、条件フロー命令に関連する、条件的実行に対して独立の制御を可能にする。本発明の一態様によれば、分岐制御フィールド１９の制御ビットに基づき、次の命令は実行されている現在の命令において条件が解明される（ｒｅｓｏｌｖｅｄ）までフェッチされない。次の命令がフェッチされないから、データ処理ユニット１０において後に捨てられるかもしれない命令をプリフェッチすることにより生じる遅延は低減される。また、不必要なプリフェッチおよび実行を除去することにより電力消費も低減できる。さらに、データ処理システムは命令をより高速かつより効率的に実行する。加えて、本発明はユーザが前方向分岐ではなく後方向分岐を、もしそれが特定のプログラムがパイプライン化プロセッサにおいてより効率的に実行されるようにするものであれば、選択できるようにすることによって柔軟性を加える。
【００１９】
図３〜図１１は、タイミング図形式で、本発明に係わる分岐制御を説明するための種々の場合を示している。図３〜図１１に示された例は説明の目的で図２の命令フローを使用する。
【００２０】
図３は、データ処理システム１０において前方向または後方向分岐におけるプリフェッチが行われないケース１（ＣＡＳＥ１）のタイミング図を示す。図３において、データプロセッサ１０の４つのパイプラインステージの各々が示されている。最初のクロックサイクルの間に、図２における命令２である、命令Ｔがフェッチされる。第２のクロックサイクルの間に、命令Ｕがフェッチされ、かつ命令Ｕがフェッチされると同時に、命令Ｔがデコードされる。クロックサイクル３において、命令Ｕがデコードされている間に命令Ｖがフェッチされる。命令Ｖは命令Ｘおよび命令Ｗをさし示す矢印によって示されるように前方向分岐命令として示されている。もし分岐制御フィールド１９（図１）における制御ビットが何らの前方向分岐もプリフェッチされるべきでないことを示せば、クロックサイクル４において、プロセッサ１０はワード「ストール（ｓｔａｌｌ）」で示されるように次の命令をプリフェッチしないことになる。しかしながら、命令Ｖはデコードされかつ命令Ｕは実行されることになり、それはこれらがパイプラインのより後のステージにあるからである。クロックサイクル４におけるストールは次のクロックサイクルにおいて命令Ｘあるいは命令Ｗのいずれがフェッチされるべきかを知るために命令Ｖが解明できるようにするために挿入される。クロックサイクル４の終わりに示されるようにいったん条件が解明されると、適切な命令が次にフェッチできる。ケース１に適用される制御フィールドの値については図１２を参照。
【００２１】
図４は、タイミング図形式で、プリフェッチのデスティネイション（ｄｅｓｔｉｎａｔｉｏｎ）が正しく予測されたケース２（ＣＡＳＥ２）を示している。説明の目的で、図４は後方向分岐を示している。しかしながら、図４は前方向分岐にも同様に適用される。クロックサイクル１において、図２に示される命令Ｚがフェッチされる。クロックサイクル２において、命令Ｚがデコードされている間に次の順次的な命令、命令Ｗ、がフェッチされる。クロックサイクル３において、命令Ｑがフェッチされ、命令Ｗがデコードされ、かつ命令Ｚが実行される。命令Ｑは条件的後方向分岐命令であり、この場合次の命令は命令Ｓまたは命令Ｒとすることができる。説明の目的で、命令Ｓが次の命令となるべきことが予測される。従って、命令Ｓがプリフェッチされ、命令Ｑがデコードされ、命令Ｗが実行され、かつ命令Ｚが書き戻される。クロックサイクル４の終わりに、条件が解明されて命令Ｓが正しい命令であったことが示されかつクロックサイクル５において、命令Ｔがプリフェッチされ、命令Ｑが実行され、かつ命令Ｗが書き戻される間に命令Ｓがデコードされる。ケース２においては、パイプラインストールは受けない。
【００２２】
図５は、タイミング図形式で、プリフェッチのデスティネイションが間違って予測されたケース３（ＣＡＳＥ３）を示している。クロックサイクル１において、命令Ｚ（図２）がフェッチされる。クロックサイクル２において、命令Ｗがフェッチされかつクロックサイクル３において、命令Ｑがフェッチされ、かつ命令Ｑは条件的後方向分岐命令である。もし後方向分岐プリフェッチが分岐制御フィールド１９において選択されていれば、命令Ｓがクロックサイクル４においてプリフェッチされる。（ケース３に適用される制御フィールドの値に対しては図１２を参照。）クロックサイクル５の間に、命令Ｑが実行されかつ命令Ｓのプリフェッチが正しくなかったことが判定される。正しい命令、命令Ｒがフェッチされる間パイプラインはストールされる。クロックサイクル６においていったん命令Ｒがフェッチされると、通常の実行が再開される。
【００２３】
図６は、タイミング図形式で、順次のプリフェッチが正しく予測されたケース４（ＣＡＳＥ４）を示している。クロックサイクル３において、分岐命令Ｖがフェッチされるが、それは分岐制御フィールド１９がプリフェッチが続いて起こるべきことを示しているためである。クロックサイクル４の間に、命令Ｘがフェッチされる。クロックサイクル５において、命令Ｖが実行されかつ条件が解明されて命令Ｘがプリフェッチすべき正しい命令であったことを示す。命令Ｘによって通常の実行が再開される。
【００２４】
図７は、タイミング図形式で、命令プリフェッチが順次的またはシーケンシャルでありかつ間違って予測されるケース５（ＣＡＳＥ５）を示している。クロックサイクル３において、命令Ｖがプリフェッチされ、この場合命令Ｖは条件的前方向分岐命令である。次の命令はクロックサイクル４において命令Ｘであるから、命令Ｘがフェッチされる。クロックサイクル５において、命令Ｖが実行される。条件が解明され命令Ｘがプリフェッチすべき間違った命令であったことを示す。プリフェッチが間違っていたから、クロッサクイクル６において、正しい命令、命令Ｗ、がフェッチされかつパイプラインが再充填される（ｒｅｆｉｌｌｅｄ）。
【００２５】
図８は、タイミング図形式で、条件的実行がイネーブルされかつ行われた分岐の予測が正しかったケース６（ＣＡＳＥ６）を示している。クロックサイクル３において、前方向分岐命令Ｖがフェッチされる。分岐が取られることが予測され、従って命令Ｗがフェッチされる。命令Ｗは条件が解明される前にクロックサイクル６において実行される。クロックサイクル６の後に、条件が解明され、かつ予測が正しかったことになり、従ってパイプラインフローは継続することができる。
【００２６】
図９は、タイミング図形式で、分岐がとられるものとして間違って予測された条件的実行を示すケース７（ＣＡＳＥ７）を示している。図８について上で述べたように、命令Ｗは次の命令であるべきことが予測される。しかしながら、この場合命令Ｗは間違った命令である。従って、クロックサイクル６の終わりに、条件が解明されかつクロックサイクル７において、正しい命令、命令Ｘ、がフェッチされかつパイプラインは正しい命令によって再充填されなければならない。
【００２７】
図１０は、タイミング図形式で、分岐がとられないものと正しく予測された条件的実行を示すケース８（ＣＡＳＥ８）を図示している。クロックサイクル３において、命令Ｖは前方向分岐命令であり、かつ予測が行われないから、次の順次的な命令、命令Ｘ、がフェッチされる。命令Ｘが実行されたクロックサイクル６の終わりに、条件が正しく解明されかつパイプラインフローは乱されない状態に留まっている。
【００２８】
図１１は、タイミング図形式で、分岐予測が行われないものと間違って予測された条件的実行を示すケース９（ＣＡＳＥ９）を図示している。クロックサイクル３において分岐命令Ｖをフェッチした後、フェッチされるべき次の順次的な命令は命令Ｘである（図２を参照）。図１１のクロックサイクル６の終わりに、条件が間違いで解明される。正しい命令は命令Ｗであるべきであるから、命令Ｗがクロックサイクル７においてフェッチされかつパイプラインはそれが正しい命令によって充填される間ストールする。
【００２９】
図１２は、図１の分岐制御フィールド１９に対する制御値および各々の制御値に対応する適用可能なケース１〜９のテーブルを示す。分岐制御フィールド１９はデータ処理１０に対するプログラマのモデルの部分である。図示された実施形態では、分岐制御フィールド１９は実行されるべき命令のシーケンス内で適切な命令を挿入することにより更新できる。これはプリフェッチおよび条件的実行の双方に対する前方向および後方向条件分岐の双方において分岐予測の効率的な使用を可能にする。
【００３０】
次に、図１２における各々の制御値に対してとられる動作または行動（ａｃｔｉｏｎｓ）の概要を示す。
【００３１】
もし分岐制御フィールドが０００を含んでいれば、前方向あるいは後方向分岐に対するプリフェッチ予測は分岐条件が解明されるまで行われない。
【００３２】
もし分岐制御フィールドが００１を含んでいれば、後方向分岐のデスティネイションがプリフェッチされるが、前方向分岐に対するプリフェッチ予測はない。
【００３３】
もし分岐制御フィールドが０１０を含んでいれば、デスティネイションをプリフェッチしかつ後方向分岐デスティネイションの条件的実行を可能にし（すなわち、後方向予測が行われかつ、条件的実行と共に、デスティネイションをプリフェッチ）、前方向分岐に対するプリフェッチ予測はない。
【００３４】
もし分岐制御フィールドが０１１を含んでいれば、後方向分岐のデスティネイションをプリフェッチし（すなわち、予測が行われかつデスティネイションをプリフェッチするが、条件的実行はない）、前方向分岐に対する順次的な命令をプリフェッチする（すなわち、予測は行われないが、条件的実行はない）。
【００３５】
もし分岐制御フィールドが１００を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチする（すなわち、予測が行われるが、条件的実行はない）。
【００３６】
もし分岐制御フィールドが１０１を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチし、予測された後方向分岐の条件的実行を可能にする（すなわち、予測が行われるが、前方向分岐に対する条件的実行はない）。
【００３７】
もし分岐制御フィールドが１１０を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチし、予測された分岐の条件的実行を可能にする（すなわち、予測が行われ、かつすべての分岐に対する条件的実行を可能にする）。
【００３８】
もし分岐制御フィールドが１１１を含んでいれば、後方向分岐のデスティネイションをプリフェッチし、予測された後方向分岐の条件的実行を可能にする（すなわち、予測が行われかつデスティネイションをプリフェッチし、条件的実行を可能にする）。前方向分岐に対する順次的な命令をプリフェッチする（すなわち、予測は行われず、条件的実行を可能にする）。
【００３９】
【発明の効果】
プリフェッチ予測または予測プリフェッチおよび分岐命令に対する条件的実行に対して独立に制御を可能にすることにより、処理時間をより効率的に使用することが可能になり、それは間違った予測の結果としてのパイプラインストールが低減できるからである。
【００４０】
本発明がその特定の実施形態に関して説明されかつ示されたが、本発明はこれらの例示的な実施形態に限定されるものではない。当業者は本発明の精神から離れることなく変更および修正を行うことができることを認識するであろう。従って、本発明は添付の特許請求の範囲内に入るすべてのそのような変更および修正を含むことを意図している。
【図面の簡単な説明】
【図１】本発明に係わるパイプライン化データ処理システムを示すブロック図である。
【図２】本発明を説明するのに有用な一連の命令を示す説明図である。
【図３】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図４】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図５】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図６】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図７】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図８】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図９】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１０】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１１】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１２】図１の分岐制御フィールドに対する制御値および各々の制御値に関連する行動に対応する適用可能なケース１〜９をテーブル形式で示す説明図である。
【符号の説明】
１０ パイプライン化データ処理システム
１２ メモリ
１４ データプロセッサ
１６ アドレスバッファ
１８ 制御ユニット
１９ 分岐制御ビットフィールド
２０ データ入力バッファ
２２ データ出力バッファ
２３ バスインタフェースユニット
２４ アドレスマルチプレクサ
２６ 命令フェッチユニット
２８ プログラム制御計算ブロック
３０ 命令バッファ
３２ 命令デコーダ
４０ 実行ユニット
【発明の属する技術分野】
この発明はデータ処理に関し、かつより特定的にはデータプロセッサにおいて条件分岐（ｃｏｎｄｉｔｉｏｎａｌ ｂｒａｎｃｈ）の実行を制御するための方法および装置に関する。
【０００２】
【従来の技術】
データ処理システムはもしそれがプログラム実行のための数多くの段階またはステージを含んでいれば「パイプライン化される（ｐｉｐｅｌｉｎｅｄ）」ことになる。例えば、４ステージのパイプラインはフェッチステージ、デコードステージ、実行ステージ、および書戻しステージ（ｗｒｉｔｅ−ｂａｃｋ ｓｔａｇｅ）を含むことができる。フェッチステージの間に、次の命令があるメモリロケーションから読み出される。次に、該命令はデコードされ、実行され、かつメモリのロケーションにまたはレジスタに書戻される。これらのステージの各々は完了するのに１つまたはそれ以上のクロックサイクルを必要とするであろう。また、第１の命令がデコードされるのと同時に、第２の命令をフェッチすることができ、かつ第１の命令が実行されている間に、第２の命令をデコードし、以下同様に行うことができ、従って、「パイプライン」が満杯（ｆｕｌｌ）状態に留まっているようにされる。パイプライン化データ処理システムは実行されるプログラムが命令の流れの変化またはチェンジオブフロー（ｃｈａｎｇｅ ｏｆ ｆｌｏｗ）、すなわち順次的でない流れ、を含む場合に実行ペナルティを受けることがある。チェンジオブフローが生じた場合、データ処理システムは命令パイプラインを再充填するためにプログラムフローの実行を停止することが必要であろう。
【０００３】
【発明が解決しようとする課題】
チェンジオブフローが生じた場合に性能を改善するために使用される技術の内で、分岐予測、プリフェッチおよび条件的実行のような種々の機構がある。しかしながら、これらの機構の多くはデータ処理システムに増大した複雑さを加えかつすべての環境で効果的でないかもしれない。従って、種々の異なる環境に適用できる分岐予測デスティネイションプリフェッチおよび条件的実行に対する制御を提供する必要性が存在する。
【０００４】
【課題を解決するための手段】
一般に、本発明は種々の分岐の筋書きに対する命令のプリフェッチ（ｐｒｅｆｅｔｃｈｉｎｇ）および条件的実行（ｃｏｎｄｉｔｉｏｎａｌ ｅｘｅｃｕｔｉｏｎ）のみならず、順方向または前方向（ｆｏｒｗａｒｄ）分岐予測および逆方向または後方向（ｂａｃｋｗａｒｄ）分岐予測を選択的に制御する方法およびデータ処理システムを提供する。３ビットのプログラマがアクセス可能な制御フィールドが使用されて前方向および後方向条件分岐の双方に対する命令のプリフェッチの独立した制御を可能にすることにより条件分岐命令と共に使用される活動または行動（ａｃｔｉｖｉｔｙ）の形式を特定する。また、条件的実行に対する制御が前方向および後方向分岐の双方に対して提供される。前方向および後方向分岐予測および条件的実行の独立した制御を可能にすることにより、パイプラインストール（ｐｉｐｅｌｉｎｅ ｓｔａｌｌｓ）が低減できかつ異なる環境に対してより柔軟性あるプログラムの実行が達成できる。より詳細には、本発明はさらに図１〜図１２を参照して説明することができる。
【０００５】
本発明の一態様では、少なくとも１つのチェンジオブフロー命令を含む、複数の命令を実行するデータプロセッサ（１０）が提供され、該データプロセッサは、前記複数の命令の内の選択されたものを順次フェッチするための命令プリフェッチユニット（２６）、前記命令プリフェッチユニット（２６）に結合され前記命令プリフェッチユニット（２６）によってフェッチされた前記複数の命令の内の選択されたものを選択的にデコードするための命令デコードユニット（３２）、前記命令デコードユニット（３２）に結合された命令実行ユニット（４０）であって、該命令実行ユニット（４０）は前記命令デコードユニット（４０）によってデコードされた前記複数の命令を選択的に実行するもの、そして前記命令プリフェッチユニット（２６）、前記命令デコードユニット（３２）および前記命令実行ユニット（４０）に結合された制御ユニット（１８）であって、該制御ユニット（１８）は記憶された制御値を有し、該記憶された制御値は前記命令デコードユニット（３２）によって条件的フロー命令が検出されたことに直接応答して命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを所定の量の時間の間選択的にディスエーブルすることにより命令プリフェッチユニット（２６）を直接制御し、前記命令プリフェッチユニット（２６）のディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることによりデータプロセッサ（１０）のオーバヘッドを低減し、所定量の時間が経過した時点で命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開されるもの、を具備することを特徴とする。
【０００６】
本発明の別の態様では、データプロセッサ（１０）における、条件分岐命令の実行を制御するための装置が提供され、該装置は、命令エンコード値を得るために命令アドレスを提供する命令フェッチ回路（２６）であって、該命令フェッチ回路は制御入力を有するもの、前記命令フェッチ回路（２６）に結合された入力を有し前記命令エンコード値を受けるための命令デコーダ（３２）であって、該命令デコーダ（３２）は前記命令エンコード値を前記データプロセッサによって実行できる形式に変換することにより前記命令エンコード値を準備するもの、前記命令デコーダ（３２）に結合され命令を実行するための実行ユニット（４０）、そして前記命令フェッチ回路（２６）、前記命令デコーダ（３２）および前記実行ユニット（４０）の各々に結合された制御ユニット（１８）であって、該制御ユニット（１８）は分岐制御値に応答して制御信号を前記命令フェッチ回路（２６）の前記制御入力に提供し、前記分岐制御値は前記命令デコーダ（３２）が条件分岐命令に遭遇したことを判定した場合にさらなる命令をフェッチする複数の動作モードの内の１つを決定し、前記複数の動作モードは前記条件分岐命令によって示される命令フローの方向によって決定されるもの、を具備することを特徴とする。
【０００７】
本発明のさらに別の態様では、データプロセッサ（１０）においてチェンジオブフロー命令を実行する方法が提供され、該方法は、命令プリフェッチユニット（２６）によって複数の命令の内の選択されたものを順次フェッチする段階、フェッチされた前記複数の命令の内の選択されたものを選択的にデコードする段階、デコードされた前記複数の命令の内の選択されたものを選択的に実行する段階、そして条件フロー命令が検出されたことに直接応答して所定量の時間の間前記命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを選択的にディスエーブルすることによって前記命令プリフェッチユニット（２６）を直接制御する制御値を使用する段階であって、前記ディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることにより前記データプロセッサ（１０）のオーバベッドを低減し、前記所定量の時間が経過した時点で前記命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開されるもの、を具備することを特徴とする。
【０００８】
本発明のさらに別の態様では、データプロセッサ（１０）における、条件分岐命令の実行を制御する方法が提供され、該方法は、命令アドレスをフェッチしかつ命令エンコード値を得る段階、前記命令エンコード値をデコードする段階、前記命令エンコード値を実行する段階、そして前記フェッチする段階を制御するために制御信号を提供する段階であって、該制御信号は分岐制御値に応じて提供され、該分岐制御値は条件分岐命令に遭遇した場合にさらなる命令がフェッチされる複数のモードの命令フェッチの１つを決定し、前記複数のモードの動作は前記条件分岐命令によって示される命令フローの方向によって決定されるもの、を具備することを特徴とする。
【０００９】
本発明のさらに別の態様では、データプロセッサ（１０）における条件分岐命令の実行を行う方法が提供され、該方法は、命令フェッチユニット（２６）によって実行されるべき複数の命令をフェッチする段階、実行ユニット（４０）によって実行するために前記命令をデコードする段階、そして条件分岐命令の検出に応じて命令フェッチユニット（２６）に対し制御信号を提供する制御回路（１８）によって前記データプロセッサ（１０）の動作を制御する段階であって、前記制御信号は前記条件分岐命令によって要求される命令フローの変化の方向が前方向であるかあるいは後方向であるかの決定に基づき、それぞれ命令フェッチユニットに順次的な方法で付加的な命令をフェッチさせかつ条件的に実行するか、あるいは予測されたデスティネイションの命令にジャンプすることにより付加的な命令をフェッチしかつ条件的に実行するかを制御するもの、を具備することを特徴とする。
【００１０】
【発明の実施の形態】
図１は、ブロック図形式で、本発明に係わるパイプライン化されたデータ処理システム１０を示す。データ処理システム１０はメモリ１２およびデータプロセッサ１４を含む。データプロセッサ１４はアドレスバッファ１６、アドレスマルチプレクサ２４、制御ユニット１８、分岐制御ビットフィールド１９、命令フェッチユニット２６、命令デコーダ３２、実行ユニット４０、バスインタフェースユニット２３、データ入力バッファ２０、およびデータ出力バッファ２２を含む。命令フェッチユニット２６はプログラム制御計算ブロック２８および命令バッファ３０を含む。
【００１１】
メモリ１２はアドレスを受けるためにアドレスバスにかつデータを受けかつ提供するためにデータバスに結合されている。メモリ１２はスタティックランダムアクセスメモリ（ＳＲＡＭ）、およびダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような揮発性メモリまたは電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）およびフラッシュメモリのような不揮発性メモリを含む任意の種類の伝統的なメモリとすることができる。また、メモリ１２はプロセッサ１４と同じ集積回路上にあってもよく、あるいはプロセッサ１４の外部に配置されてもよい。アドレスマルチプレクサ２４は実行ユニット（ｅｘｅｃｕｔｉｏｎ ｕｎｉｔ）４０からオペランドアドレスを受けるための第１の複数の入力端子、命令フェッチユニット２６から命令アドレスを受けるための第２の複数の入力端子、およびアドレスバッファ１６に結合された複数の出力端子を有する。アドレスマルチプレクサ２４は前記オペランドアドレスあるいは前記命令アドレスをメモリ１２に向けるためにバスインタフェースユニット２３によって制御される。命令フェッチユニット２６はメモリから選択された命令をその後フェッチするためにデータ入力バッファ２０に結合されている。
【００１２】
命令デコーダ３２はバス４２および４４を介して命令フェッチユニット２６に結合されている。命令フェッチユニット２６は命令エンコード値（ｉｎｓｔｒｕｃｔｉｏｎ ｅｎｃｏｄｉｎｇ ｖａｌｕｅ）を得るために命令アドレスを提供する。命令デコーダ３２は命令フェッチユニット２６から命令エンコード値を受け、該命令エンコード値をデータプロセッサ１４によって実行できるフォーマットに変換することにより該命令エンコード値を準備し、かつ命令フェッチユニット２６によってフェッチされた命令を選択的にデコードする。命令デコーダ３２はバス４２および４４を介して実行ユニット４０に結合されている。実行ユニット４０はメモリ１２からデータを受けるためにデータ入力バッファ２０に結合されている。同様に、実行ユニット４０はメモリ１２にデータを提供するためにデータ出力バッファ２２に結合されている。実行ユニット４０は命令デコーダ３２によってデコードされた命令を選択的に実行し、かつ結果をデータ出力バッファ２２に提供する。実行ユニット４０は、例えば、演算論理ユニット（ＡＬＵ）を含むことができる。
【００１３】
バスインタフェースユニット２３は命令ユニット４０からオペランドアクセス要求を受け、かつこれに応じて、演算または操作されるべきデータにアクセスするためにアクセス制御信号をメモリ１２に提供する。また、バスインタフェースユニット２３は命令フェッチユニット２６に結合されて命令のためにメモリ１２にアクセスするための命令アクセス要求を受信する。バスインタフェースユニット２３はデータ処理システム１０において命令のシーケンスを調整するためにバス５４を介して制御ユニット１８に双方向的に結合されている。
【００１４】
制御ユニット１８は制御バス４８を介して命令フェッチユニット２６に双方向的に結合され命令フェッチユニット２６の動作を制御する。制御ユニット１８は制御バス５０を介して命令デコーダ３２に双方向的に結合され、かつ制御ユニット１８は制御バス５２を介して実行ユニット４０に双方向的に結合されている。実行ユニット４０は条件バス（ｃｏｎｄｉｔｉｏｎ ｂｕｓ）４６を介して命令フェッチユニット２６に結合されて条件情報を命令フェッチユニット２６に提供する。図示された実施形態では、分岐制御フィールド１９は前方向および後方向分岐プリフェッチおよび条件命令の実行を制御するための政策（ｐｏｌｉｃｉｅｓ）を選択するための情報を格納する制御ユニット１８内のレジスタの３ビットの制御フィールドである。他の実施形態では、制御フィールドは１つまたはそれ以上のビットを含むことができる。制御フィールド１９は条件フロー命令（ｃｏｎｄｉｔｉｏｎａｌ ｆｌｏｗ ｉｎｓｔｒｕｃｔｉｏｎ）（条件分岐命令）が命令デコーダ３２によって検出されたことに応じて所定の量の時間の間命令フェッチユニット２６をディスエーブルすることにより命令フェッチユニット２６を直接制御する。制御ユニットは分岐制御フィールド１９に格納された値に応じて命令フェッチユニット２６に制御信号を提供する。分岐制御フィールド１９は命令デコーダ３２が条件分岐命令に遭遇したことを判定した場合に命令フェッチユニット２６がさらに命令をフェッチするいくつかのモードの動作の内の１つを決定する（図１２を参照）。前記動作モードは条件分岐命令によって示される命令フローの方向（後方向分岐または前方向分岐）によって決定される。条件フロー命令は、例えば、トラップ（ｔｒａｐ）またはジャンプ（ｊｕｍｐ）命令とすることができる。
【００１５】
命令フェッチユニット２６をディスエーブルすることは所定の量の時間が経過するまでフェッチ動作を完全に避けることによりデータ処理システム１０のオーバヘッドを低減する。所定量の時間が経過した後、命令フェッチユニット２６は自動的に動作を再開する。命令フェッチユニット２６はまた前方向および後方向分岐の双方に対してディスエーブルされるようにすることができる。
【００１６】
データ処理システム１０は４ステージパイプラインで命令を実行する。該４ステージはフェッチステージ、デコードステージ、実行ステージ、および書戻しステージを含む。命令フェッチステージの間に、命令が、メモリ１２のような、メモリから読み出される。該命令は次に命令デコーダ３２においてデコードされる。デコードされた命令はバス４２を介して実行ユニット４０に提供される。実行ユニット４０は命令を実行しかつ次に結果をデータ出力バッファ２２を介してメモリ１２に書き戻す。
【００１７】
図２は、本発明を説明するのに有用な一連の命令を示す。本発明を説明する目的で、命令の形式は重要ではない。従って、図２における各々の命令番号に関連する命令は単一の文字で表されている。図２の命令を実行する間に、データ処理システム１０は、例えば、条件分岐命令のような次の順次の（ｓｅｑｕｅｎｔｉａｌ）命令でなくてもよい他の命令へとデータ処理システム１０が移行することを要求する命令に遭遇するまで、順次各命令を実行することになる。図２においては、命令番号４は“Ｖ”と名付けられた条件分岐命令を示している。命令Ｖを実行した後、データ処理システム１０は順次次の命令を実行するかあるいは命令Ｖを実行した後に得られた結果に基づき命令Ｗに移行することを要求される。条件または条件的フローは命令Ｖで発出する曲がった矢印で表されている。図２に示された一連の命令をより効率的に実行するため、データ処理システム１０は分岐制御フィールド１９に含まれる所定の制御情報に基づき分岐が命令Ｘへのものかあるいは命令Ｗへのものかを予測しようと試みる。分岐予測を行うべきか否かを決定することに加えて、分岐制御フィールド１９はまた予測された次の命令ステップの条件的実行が行われるか否かを決定するために使用できる。
【００１８】
分岐制御フィールド１９はプリフェッチ、予測および、条件フロー命令に関連する、条件的実行に対して独立の制御を可能にする。本発明の一態様によれば、分岐制御フィールド１９の制御ビットに基づき、次の命令は実行されている現在の命令において条件が解明される（ｒｅｓｏｌｖｅｄ）までフェッチされない。次の命令がフェッチされないから、データ処理ユニット１０において後に捨てられるかもしれない命令をプリフェッチすることにより生じる遅延は低減される。また、不必要なプリフェッチおよび実行を除去することにより電力消費も低減できる。さらに、データ処理システムは命令をより高速かつより効率的に実行する。加えて、本発明はユーザが前方向分岐ではなく後方向分岐を、もしそれが特定のプログラムがパイプライン化プロセッサにおいてより効率的に実行されるようにするものであれば、選択できるようにすることによって柔軟性を加える。
【００１９】
図３〜図１１は、タイミング図形式で、本発明に係わる分岐制御を説明するための種々の場合を示している。図３〜図１１に示された例は説明の目的で図２の命令フローを使用する。
【００２０】
図３は、データ処理システム１０において前方向または後方向分岐におけるプリフェッチが行われないケース１（ＣＡＳＥ１）のタイミング図を示す。図３において、データプロセッサ１０の４つのパイプラインステージの各々が示されている。最初のクロックサイクルの間に、図２における命令２である、命令Ｔがフェッチされる。第２のクロックサイクルの間に、命令Ｕがフェッチされ、かつ命令Ｕがフェッチされると同時に、命令Ｔがデコードされる。クロックサイクル３において、命令Ｕがデコードされている間に命令Ｖがフェッチされる。命令Ｖは命令Ｘおよび命令Ｗをさし示す矢印によって示されるように前方向分岐命令として示されている。もし分岐制御フィールド１９（図１）における制御ビットが何らの前方向分岐もプリフェッチされるべきでないことを示せば、クロックサイクル４において、プロセッサ１０はワード「ストール（ｓｔａｌｌ）」で示されるように次の命令をプリフェッチしないことになる。しかしながら、命令Ｖはデコードされかつ命令Ｕは実行されることになり、それはこれらがパイプラインのより後のステージにあるからである。クロックサイクル４におけるストールは次のクロックサイクルにおいて命令Ｘあるいは命令Ｗのいずれがフェッチされるべきかを知るために命令Ｖが解明できるようにするために挿入される。クロックサイクル４の終わりに示されるようにいったん条件が解明されると、適切な命令が次にフェッチできる。ケース１に適用される制御フィールドの値については図１２を参照。
【００２１】
図４は、タイミング図形式で、プリフェッチのデスティネイション（ｄｅｓｔｉｎａｔｉｏｎ）が正しく予測されたケース２（ＣＡＳＥ２）を示している。説明の目的で、図４は後方向分岐を示している。しかしながら、図４は前方向分岐にも同様に適用される。クロックサイクル１において、図２に示される命令Ｚがフェッチされる。クロックサイクル２において、命令Ｚがデコードされている間に次の順次的な命令、命令Ｗ、がフェッチされる。クロックサイクル３において、命令Ｑがフェッチされ、命令Ｗがデコードされ、かつ命令Ｚが実行される。命令Ｑは条件的後方向分岐命令であり、この場合次の命令は命令Ｓまたは命令Ｒとすることができる。説明の目的で、命令Ｓが次の命令となるべきことが予測される。従って、命令Ｓがプリフェッチされ、命令Ｑがデコードされ、命令Ｗが実行され、かつ命令Ｚが書き戻される。クロックサイクル４の終わりに、条件が解明されて命令Ｓが正しい命令であったことが示されかつクロックサイクル５において、命令Ｔがプリフェッチされ、命令Ｑが実行され、かつ命令Ｗが書き戻される間に命令Ｓがデコードされる。ケース２においては、パイプラインストールは受けない。
【００２２】
図５は、タイミング図形式で、プリフェッチのデスティネイションが間違って予測されたケース３（ＣＡＳＥ３）を示している。クロックサイクル１において、命令Ｚ（図２）がフェッチされる。クロックサイクル２において、命令Ｗがフェッチされかつクロックサイクル３において、命令Ｑがフェッチされ、かつ命令Ｑは条件的後方向分岐命令である。もし後方向分岐プリフェッチが分岐制御フィールド１９において選択されていれば、命令Ｓがクロックサイクル４においてプリフェッチされる。（ケース３に適用される制御フィールドの値に対しては図１２を参照。）クロックサイクル５の間に、命令Ｑが実行されかつ命令Ｓのプリフェッチが正しくなかったことが判定される。正しい命令、命令Ｒがフェッチされる間パイプラインはストールされる。クロックサイクル６においていったん命令Ｒがフェッチされると、通常の実行が再開される。
【００２３】
図６は、タイミング図形式で、順次のプリフェッチが正しく予測されたケース４（ＣＡＳＥ４）を示している。クロックサイクル３において、分岐命令Ｖがフェッチされるが、それは分岐制御フィールド１９がプリフェッチが続いて起こるべきことを示しているためである。クロックサイクル４の間に、命令Ｘがフェッチされる。クロックサイクル５において、命令Ｖが実行されかつ条件が解明されて命令Ｘがプリフェッチすべき正しい命令であったことを示す。命令Ｘによって通常の実行が再開される。
【００２４】
図７は、タイミング図形式で、命令プリフェッチが順次的またはシーケンシャルでありかつ間違って予測されるケース５（ＣＡＳＥ５）を示している。クロックサイクル３において、命令Ｖがプリフェッチされ、この場合命令Ｖは条件的前方向分岐命令である。次の命令はクロックサイクル４において命令Ｘであるから、命令Ｘがフェッチされる。クロックサイクル５において、命令Ｖが実行される。条件が解明され命令Ｘがプリフェッチすべき間違った命令であったことを示す。プリフェッチが間違っていたから、クロッサクイクル６において、正しい命令、命令Ｗ、がフェッチされかつパイプラインが再充填される（ｒｅｆｉｌｌｅｄ）。
【００２５】
図８は、タイミング図形式で、条件的実行がイネーブルされかつ行われた分岐の予測が正しかったケース６（ＣＡＳＥ６）を示している。クロックサイクル３において、前方向分岐命令Ｖがフェッチされる。分岐が取られることが予測され、従って命令Ｗがフェッチされる。命令Ｗは条件が解明される前にクロックサイクル６において実行される。クロックサイクル６の後に、条件が解明され、かつ予測が正しかったことになり、従ってパイプラインフローは継続することができる。
【００２６】
図９は、タイミング図形式で、分岐がとられるものとして間違って予測された条件的実行を示すケース７（ＣＡＳＥ７）を示している。図８について上で述べたように、命令Ｗは次の命令であるべきことが予測される。しかしながら、この場合命令Ｗは間違った命令である。従って、クロックサイクル６の終わりに、条件が解明されかつクロックサイクル７において、正しい命令、命令Ｘ、がフェッチされかつパイプラインは正しい命令によって再充填されなければならない。
【００２７】
図１０は、タイミング図形式で、分岐がとられないものと正しく予測された条件的実行を示すケース８（ＣＡＳＥ８）を図示している。クロックサイクル３において、命令Ｖは前方向分岐命令であり、かつ予測が行われないから、次の順次的な命令、命令Ｘ、がフェッチされる。命令Ｘが実行されたクロックサイクル６の終わりに、条件が正しく解明されかつパイプラインフローは乱されない状態に留まっている。
【００２８】
図１１は、タイミング図形式で、分岐予測が行われないものと間違って予測された条件的実行を示すケース９（ＣＡＳＥ９）を図示している。クロックサイクル３において分岐命令Ｖをフェッチした後、フェッチされるべき次の順次的な命令は命令Ｘである（図２を参照）。図１１のクロックサイクル６の終わりに、条件が間違いで解明される。正しい命令は命令Ｗであるべきであるから、命令Ｗがクロックサイクル７においてフェッチされかつパイプラインはそれが正しい命令によって充填される間ストールする。
【００２９】
図１２は、図１の分岐制御フィールド１９に対する制御値および各々の制御値に対応する適用可能なケース１〜９のテーブルを示す。分岐制御フィールド１９はデータ処理１０に対するプログラマのモデルの部分である。図示された実施形態では、分岐制御フィールド１９は実行されるべき命令のシーケンス内で適切な命令を挿入することにより更新できる。これはプリフェッチおよび条件的実行の双方に対する前方向および後方向条件分岐の双方において分岐予測の効率的な使用を可能にする。
【００３０】
次に、図１２における各々の制御値に対してとられる動作または行動（ａｃｔｉｏｎｓ）の概要を示す。
【００３１】
もし分岐制御フィールドが０００を含んでいれば、前方向あるいは後方向分岐に対するプリフェッチ予測は分岐条件が解明されるまで行われない。
【００３２】
もし分岐制御フィールドが００１を含んでいれば、後方向分岐のデスティネイションがプリフェッチされるが、前方向分岐に対するプリフェッチ予測はない。
【００３３】
もし分岐制御フィールドが０１０を含んでいれば、デスティネイションをプリフェッチしかつ後方向分岐デスティネイションの条件的実行を可能にし（すなわち、後方向予測が行われかつ、条件的実行と共に、デスティネイションをプリフェッチ）、前方向分岐に対するプリフェッチ予測はない。
【００３４】
もし分岐制御フィールドが０１１を含んでいれば、後方向分岐のデスティネイションをプリフェッチし（すなわち、予測が行われかつデスティネイションをプリフェッチするが、条件的実行はない）、前方向分岐に対する順次的な命令をプリフェッチする（すなわち、予測は行われないが、条件的実行はない）。
【００３５】
もし分岐制御フィールドが１００を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチする（すなわち、予測が行われるが、条件的実行はない）。
【００３６】
もし分岐制御フィールドが１０１を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチし、予測された後方向分岐の条件的実行を可能にする（すなわち、予測が行われるが、前方向分岐に対する条件的実行はない）。
【００３７】
もし分岐制御フィールドが１１０を含んでいれば、両方の分岐方向のデスティネイションをプリフェッチし、予測された分岐の条件的実行を可能にする（すなわち、予測が行われ、かつすべての分岐に対する条件的実行を可能にする）。
【００３８】
もし分岐制御フィールドが１１１を含んでいれば、後方向分岐のデスティネイションをプリフェッチし、予測された後方向分岐の条件的実行を可能にする（すなわち、予測が行われかつデスティネイションをプリフェッチし、条件的実行を可能にする）。前方向分岐に対する順次的な命令をプリフェッチする（すなわち、予測は行われず、条件的実行を可能にする）。
【００３９】
【発明の効果】
プリフェッチ予測または予測プリフェッチおよび分岐命令に対する条件的実行に対して独立に制御を可能にすることにより、処理時間をより効率的に使用することが可能になり、それは間違った予測の結果としてのパイプラインストールが低減できるからである。
【００４０】
本発明がその特定の実施形態に関して説明されかつ示されたが、本発明はこれらの例示的な実施形態に限定されるものではない。当業者は本発明の精神から離れることなく変更および修正を行うことができることを認識するであろう。従って、本発明は添付の特許請求の範囲内に入るすべてのそのような変更および修正を含むことを意図している。
【図面の簡単な説明】
【図１】本発明に係わるパイプライン化データ処理システムを示すブロック図である。
【図２】本発明を説明するのに有用な一連の命令を示す説明図である。
【図３】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図４】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図５】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図６】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図７】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図８】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図９】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１０】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１１】本発明に係わる分岐制御を説明するために種々の場合を示すタイミング図である。
【図１２】図１の分岐制御フィールドに対する制御値および各々の制御値に関連する行動に対応する適用可能なケース１〜９をテーブル形式で示す説明図である。
【符号の説明】
１０ パイプライン化データ処理システム
１２ メモリ
１４ データプロセッサ
１６ アドレスバッファ
１８ 制御ユニット
１９ 分岐制御ビットフィールド
２０ データ入力バッファ
２２ データ出力バッファ
２３ バスインタフェースユニット
２４ アドレスマルチプレクサ
２６ 命令フェッチユニット
２８ プログラム制御計算ブロック
３０ 命令バッファ
３２ 命令デコーダ
４０ 実行ユニット
Claims (5)
- 少なくとも１つのチェンジオブフロー命令を含む、複数の命令を実行するデータプロセッサ（１０）であって、
前記複数の命令の内の選択されたものを順次フェッチするための命令プリフェッチユニット（２６）、
前記命令プリフェッチユニット（２６）に結合され前記命令プリフェッチユニット（２６）によってフェッチされた前記複数の命令の内の選択されたものを選択的にデコードするための命令デコードユニット（３２）、
前記命令デコードユニット（３２）に結合された命令実行ユニット（４０）であって、該命令実行ユニット（４０）は前記命令デコードユニット（４０）によってデコードされた前記複数の命令を選択的に実行するもの、そして
前記命令プリフェッチユニット（２６）、前記命令デコードユニット（３２）および前記命令実行ユニット（４０）に結合された制御ユニット（１８）であって、該制御ユニット（１８）は記憶された制御値を有し、該記憶された制御値は前記命令デコードユニット（３２）によって条件的フロー命令が検出されたことに直接応答して命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを所定の量の時間の間選択的にディスエーブルすることにより命令プリフェッチユニット（２６）を直接制御し、前記命令プリフェッチユニット（２６）のディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることによりデータプロセッサ（１０）のオーバヘッドを低減し、所定量の時間が経過した時点で命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開されるもの、
を具備することを特徴とする少なくとも１つのチェンジオブフロー命令を含む、複数の命令を実行するデータプロセッサ（１０）。 - データプロセッサ（１０）における、条件分岐命令の実行を制御するための装置であって、
命令エンコード値を得るために命令アドレスを提供する命令フェッチ回路（２６）であって、該命令フェッチ回路は制御入力を有するもの、
前記命令フェッチ回路（２６）に結合された入力を有し前記命令エンコード値を受けるための命令デコーダ（３２）であって、該命令デコーダ（３２）は前記命令エンコード値を前記データプロセッサによって実行できる形式に変換することにより前記命令エンコード値を準備するもの、
前記命令デコーダ（３２）に結合され命令を実行するための実行ユニット（４０）、そして
前記命令フェッチ回路（２６）、前記命令デコーダ（３２）および前記実行ユニット（４０）の各々に結合された制御ユニット（１８）であって、該制御ユニット（１８）は分岐制御値に応答して制御信号を前記命令フェッチ回路（２６）の前記制御入力に提供し、前記分岐制御値は前記命令デコーダ（３２）が条件分岐命令に遭遇したことを判定した場合にさらなる命令をフェッチする複数の動作モードの内の１つを決定し、前記複数の動作モードは前記条件分岐命令によって示される命令フローの方向によって決定されるもの、
を具備することを特徴とするデータプロセッサ（１０）における、条件分岐命令の実行を制御するための装置。 - データプロセッサ（１０）においてチェンジオブフロー命令を実行する方法であって、
命令プリフェッチユニット（２６）によって複数の命令の内の選択されたものを順次フェッチする段階、
フェッチされた前記複数の命令の内の選択されたものを選択的にデコードする段階、
デコードされた前記複数の命令の内の選択されたものを選択的に実行する段階、そして
条件フロー命令が検出されたことに直接応答して所定量の時間の間前記命令プリフェッチユニット（２６）がさらなる命令をフェッチすることを選択的にディスエーブルすることによって前記命令プリフェッチユニット（２６）を直接制御する制御値を使用する段階であって、前記ディスエーブルは前記所定量の時間が経過するまでフェッチ動作を完全に避けることにより前記データプロセッサ（１０）のオーバベッドを低減し、前記所定量の時間が経過した時点で前記命令プリフェッチユニット（２６）によるプリフェッチは自動的に再開される、段階、
を具備することを特徴とするデータプロセッサ（１０）におけるチェンジオブフロー命令を実行する方法。 - データプロセッサ（１０）における、条件分岐命令の実行を制御する方法であって、
命令アドレスをフェッチしかつ命令エンコード値を得る段階、
前記命令エンコード値をデコードする段階、
前記命令エンコード値を実行する段階、そして
前記フェッチする段階を制御するために制御信号を提供する段階であって、該制御信号は分岐制御値に応じて提供され、該分岐制御値は条件分岐命令に遭遇した場合にさらなる命令がフェッチされる複数のモードの命令フェッチの１つを決定し、前記複数のモードの動作は前記条件分岐命令によって示される命令フローの方向によって決定される、段階、
を具備することを特徴とするデータプロセッサ（１０）における、条件分岐命令の実行を制御する方法。 - データプロセッサ（１０）における条件分岐命令の実行を行う方法であって、
命令フェッチユニット（２６）によって実行されるべき複数の命令をフェッチする段階、
実行ユニット（４０）によって実行するために前記命令をデコードする段階、そして
制御フィールドに単数または複数の制御値を提供するための単数または複数の制御ビットを有する制御回路（１８）を使用して命令フェッチユニット（２６）の動作を制御する段階であって、条件分岐命令の検出に応じて、前記単数または複数の制御値は、前記条件分岐命令によって要求される命令フローの変化の方向が前方向であるかあるいは後方向であるかの決定に基づき、それぞれ前記命令フェッチユニットに順次的な方法で付加的な命令をフェッチさせかつ条件的に実行するか、あるいは予測されたデスティネイションの命令にジャンプすることにより付加的な命令をフェッチしかつ条件的に実行するかを制御するために前記制御回路によって使用され、前記制御フィールドはプログラマによってアクセス可能である、段階、
を具備することを特徴とするデータプロセッサ（１０）における条件分岐命令の実行を行う方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/900,796 US5951678A (en) | 1997-07-25 | 1997-07-25 | Method and apparatus for controlling conditional branch execution in a data processor |
| US08/900,796 | 1997-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196004A JPH1196004A (ja) | 1999-04-09 |
| JP3977931B2 true JP3977931B2 (ja) | 2007-09-19 |
Family
ID=25413089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21492898A Expired - Fee Related JP3977931B2 (ja) | 1997-07-25 | 1998-07-14 | データプロセッサにおける条件分岐実行を制御するための方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5951678A (ja) |
| EP (1) | EP0893756B1 (ja) |
| JP (1) | JP3977931B2 (ja) |
| KR (1) | KR100570906B1 (ja) |
| DE (1) | DE69831370T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100347668C (zh) * | 1997-08-29 | 2007-11-07 | 松下电器产业株式会社 | 指令变换装置 |
| US6353880B1 (en) * | 1998-07-22 | 2002-03-05 | Scenix Semiconductor, Inc. | Four stage pipeline processing for a microcontroller |
| EP1049100B1 (en) * | 1999-04-28 | 2005-01-19 | STMicroelectronics S.r.l. | Semiconductor device with selectionable pads |
| US6859875B1 (en) * | 2000-06-12 | 2005-02-22 | Freescale Semiconductor, Inc. | Processor having selective branch prediction |
| US7168005B2 (en) * | 2000-09-14 | 2007-01-23 | Cadence Design Systems, Inc. | Programable multi-port memory BIST with compact microcode |
| US6662294B1 (en) * | 2000-09-28 | 2003-12-09 | International Business Machines Corporation | Converting short branches to predicated instructions |
| US6948054B2 (en) * | 2000-11-29 | 2005-09-20 | Lsi Logic Corporation | Simple branch prediction and misprediction recovery method |
| TW477954B (en) * | 2000-12-05 | 2002-03-01 | Faraday Tech Corp | Memory data accessing architecture and method for a processor |
| US6931494B2 (en) * | 2002-09-09 | 2005-08-16 | Broadcom Corporation | System and method for directional prefetching |
| US7103757B1 (en) * | 2002-10-22 | 2006-09-05 | Lsi Logic Corporation | System, circuit, and method for adjusting the prefetch instruction rate of a prefetch unit |
| US7139902B2 (en) * | 2002-10-29 | 2006-11-21 | Broadcom Corporation | Implementation of an efficient instruction fetch pipeline utilizing a trace cache |
| US7140003B2 (en) * | 2003-02-14 | 2006-11-21 | International Business Machines Corporation | Method and system for specifying sets of instructions for selection by an instruction generator |
| US7013383B2 (en) * | 2003-06-24 | 2006-03-14 | Via-Cyrix, Inc. | Apparatus and method for managing a processor pipeline in response to exceptions |
| KR100591769B1 (ko) | 2004-07-16 | 2006-06-26 | 삼성전자주식회사 | 분기 예측 정보를 가지는 분기 타겟 버퍼 |
| US8521996B2 (en) * | 2009-02-12 | 2013-08-27 | Via Technologies, Inc. | Pipelined microprocessor with fast non-selective correct conditional branch instruction resolution |
| US8635437B2 (en) * | 2009-02-12 | 2014-01-21 | Via Technologies, Inc. | Pipelined microprocessor with fast conditional branch instructions based on static exception state |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742451A (en) * | 1984-05-21 | 1988-05-03 | Digital Equipment Corporation | Instruction prefetch system for conditional branch instruction for central processor unit |
| US5228131A (en) * | 1988-02-24 | 1993-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data processor with selectively enabled and disabled branch prediction operation |
| US4974155A (en) * | 1988-08-15 | 1990-11-27 | Evans & Sutherland Computer Corp. | Variable delay branch system |
| CA2045791A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Branch performance in high speed processor |
| US5261063A (en) * | 1990-12-07 | 1993-11-09 | Ibm Corp. | Pipeline apparatus having pipeline mode eecuting instructions from plural programs and parallel mode executing instructions from one of the plural programs |
| US5623615A (en) * | 1994-08-04 | 1997-04-22 | International Business Machines Corporation | Circuit and method for reducing prefetch cycles on microprocessors |
| JPH08106387A (ja) * | 1994-10-06 | 1996-04-23 | Oki Electric Ind Co Ltd | 命令プリフェッチ回路及びキャッシュ装置 |
| US5701448A (en) * | 1995-12-15 | 1997-12-23 | Cyrix Corporation | Detecting segment limit violations for branch target when the branch unit does not supply the linear address |
| US5734881A (en) * | 1995-12-15 | 1998-03-31 | Cyrix Corporation | Detecting short branches in a prefetch buffer using target location information in a branch target cache |
-
1997
- 1997-07-25 US US08/900,796 patent/US5951678A/en not_active Expired - Lifetime
-
1998
- 1998-06-02 DE DE69831370T patent/DE69831370T2/de not_active Expired - Fee Related
- 1998-06-02 EP EP98109970A patent/EP0893756B1/en not_active Expired - Lifetime
- 1998-07-14 JP JP21492898A patent/JP3977931B2/ja not_active Expired - Fee Related
- 1998-07-24 KR KR1019980029786A patent/KR100570906B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0893756A2 (en) | 1999-01-27 |
| EP0893756B1 (en) | 2005-08-31 |
| DE69831370D1 (de) | 2005-10-06 |
| JPH1196004A (ja) | 1999-04-09 |
| EP0893756A3 (en) | 2000-11-15 |
| DE69831370T2 (de) | 2006-03-09 |
| US5951678A (en) | 1999-09-14 |
| KR100570906B1 (ko) | 2006-10-24 |
| KR19990014132A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3977931B2 (ja) | データプロセッサにおける条件分岐実行を制御するための方法および装置 | |
| KR101225075B1 (ko) | 실행되는 명령의 결과를 선택적으로 커밋하는 시스템 및 방법 | |
| US7478228B2 (en) | Apparatus for generating return address predictions for implicit and explicit subroutine calls | |
| US6338136B1 (en) | Pairing of load-ALU-store with conditional branch | |
| JP4030999B2 (ja) | 飛び越し命令を使用してハザードを消去する方法と装置 | |
| US7444501B2 (en) | Methods and apparatus for recognizing a subroutine call | |
| JP4134179B2 (ja) | ソフトウエアによる動的予測方法および装置 | |
| JPH0816394A (ja) | システムメモリから命令コードを先取りするための先取り装置および方法 | |
| JP5128382B2 (ja) | 複数のロード命令を実行するための方法および装置 | |
| JP2004519028A (ja) | 命令フェッチ制御ビットを有するコンピュータ命令 | |
| US7472264B2 (en) | Predicting a jump target based on a program counter and state information for a process | |
| US6769057B2 (en) | System and method for determining operand access to data | |
| JP4728877B2 (ja) | マイクロプロセッサおよびパイプライン制御方法 | |
| JP2004062427A (ja) | マイクロプロセッサ | |
| JP2503223B2 (ja) | 先行制御方式 | |
| JPH09311787A (ja) | データ処理装置 | |
| JPH03291724A (ja) | マイクロプログラム制御方式 | |
| JPH0425903A (ja) | プログラマブルコントローラ | |
| JPH11306019A (ja) | 情報処理装置及びプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070221 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |