JPH0553807A - 条件分岐命令先行制御方式 - Google Patents
条件分岐命令先行制御方式Info
- Publication number
- JPH0553807A JPH0553807A JP20972691A JP20972691A JPH0553807A JP H0553807 A JPH0553807 A JP H0553807A JP 20972691 A JP20972691 A JP 20972691A JP 20972691 A JP20972691 A JP 20972691A JP H0553807 A JPH0553807 A JP H0553807A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- prefetch
- conditional branch
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】
【構成】 ソースプログラム１が、コンパイラで翻訳さ
れ、ローダ３でメモリ４に、分岐予測ビットを持つ条件
分岐命令を含む形態で記憶される。分岐検出回路９は、
条件分岐命令が読出されると、その分岐予測ビットを見
る。分岐しない予測であれば、次の命令のアドレスを、
分岐する予測であれば、飛先きの命令のアドレスを、命
令先取りアドレスレジスタ６に入れる。命令先取り待ち
行列１０は、プリフェッチの命令を保持して命令の先取
り制御をする。 【効果】 条件分岐命令を含むプログラムの実行を、有
効な命令の先取り制御により、高速に処理することがで
きる。
れ、ローダ３でメモリ４に、分岐予測ビットを持つ条件
分岐命令を含む形態で記憶される。分岐検出回路９は、
条件分岐命令が読出されると、その分岐予測ビットを見
る。分岐しない予測であれば、次の命令のアドレスを、
分岐する予測であれば、飛先きの命令のアドレスを、命
令先取りアドレスレジスタ６に入れる。命令先取り待ち
行列１０は、プリフェッチの命令を保持して命令の先取
り制御をする。 【効果】 条件分岐命令を含むプログラムの実行を、有
効な命令の先取り制御により、高速に処理することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は条件分岐命令先行制御方
式に関し、特に情報処理装置の命令の先取り制御におけ
る条件分岐命令先行制御方式に関する。
式に関し、特に情報処理装置の命令の先取り制御におけ
る条件分岐命令先行制御方式に関する。
【０００２】
【従来の技術】従来の条件分岐命令先行制御方式は、命
令の先取り制御に際して、必ず次の命令を先取りする
か、又は、前回と同じ条件分岐命令を実行する場合に
は、前回に実行した方向であると予測してその方向にあ
る命令を先取りするかしていた。
令の先取り制御に際して、必ず次の命令を先取りする
か、又は、前回と同じ条件分岐命令を実行する場合に
は、前回に実行した方向であると予測してその方向にあ
る命令を先取りするかしていた。
【０００３】
【発明が解決しようとする課題】上述した従来の条件分
岐命令先行制御方式は、必ず次の命令を先取りするか、
又は、前回と同じ条件分岐命令を実行する場合には、前
回に実行した方向であると予測して命令の先取りをする
かしていたので、本来の条件分岐命令の処理に反した動
作が多く発生するという欠点を有している。
岐命令先行制御方式は、必ず次の命令を先取りするか、
又は、前回と同じ条件分岐命令を実行する場合には、前
回に実行した方向であると予測して命令の先取りをする
かしていたので、本来の条件分岐命令の処理に反した動
作が多く発生するという欠点を有している。
【０００４】
【課題を解決するための手段】本発明の条件分岐命令先
行制御方式は、情報処理装置の条件分岐命令先行制御方
式において、条件分岐命令のフィールド中に分岐予測が
できる分岐予測ビットを有し、前記条件分岐命令に続く
命令の先取り制御に際して、前記条件分岐命令のフィー
ルド中にある前記分岐予測ビットを見て、分岐しない予
測であれば、前記分岐命令の次の命令のプリフェッチを
行い、分岐する予測であれば、前記分岐命令の飛先きの
命令のプリフェッチを行う機能を有して構成されてい
る。
行制御方式は、情報処理装置の条件分岐命令先行制御方
式において、条件分岐命令のフィールド中に分岐予測が
できる分岐予測ビットを有し、前記条件分岐命令に続く
命令の先取り制御に際して、前記条件分岐命令のフィー
ルド中にある前記分岐予測ビットを見て、分岐しない予
測であれば、前記分岐命令の次の命令のプリフェッチを
行い、分岐する予測であれば、前記分岐命令の飛先きの
命令のプリフェッチを行う機能を有して構成されてい
る。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は、本発明の条件分岐命令先行制御方
式の一実施例を示すブロック図である。図１を参照する
と、本実施例は、コンパイラ２と、ローダ３と、条件分
岐命令のフィールド中の予測ビットを判定して動作する
ことができる中央処理装置１４とから構成されている。
式の一実施例を示すブロック図である。図１を参照する
と、本実施例は、コンパイラ２と、ローダ３と、条件分
岐命令のフィールド中の予測ビットを判定して動作する
ことができる中央処理装置１４とから構成されている。
【０００７】そして、条件分岐命令が入ったソースプロ
グラム１は、コンパイラ２でオブジェクトモジュールに
展開され、条件分岐命令のフィールド中に分岐の予測ビ
ットを付加されて、ローダ３によりメモリ４に転送され
る。
グラム１は、コンパイラ２でオブジェクトモジュールに
展開され、条件分岐命令のフィールド中に分岐の予測ビ
ットを付加されて、ローダ３によりメモリ４に転送され
る。
【０００８】そこで、中央処理装置１４は、命令先取り
アドレスレジスタ６の内容をアドレス線７に乗せてアド
レス指定することにより、メモリ４に転送されたプログ
ラムの命令をメモリ４からメモリ読出しデータ線８に乗
せて読出し、分岐検出回路９と命令先取り待ち行列１０
にロードする。
アドレスレジスタ６の内容をアドレス線７に乗せてアド
レス指定することにより、メモリ４に転送されたプログ
ラムの命令をメモリ４からメモリ読出しデータ線８に乗
せて読出し、分岐検出回路９と命令先取り待ち行列１０
にロードする。
【０００９】そして、分岐検出回路９は、条件分岐命令
がロードされると、その条件分岐命令のフィールド中の
分岐予測ビットを見て、次の命令に行くか飛先き命令に
行くかを判断する。次の命令に行く場合には、命令先取
りアドレス更新回路５で次の命令のアドレスを命令先取
りアドレスレジスタ６にロードし、次の命令の取出しを
行う。飛先き命令に行く場合には、命令先取りアドレス
更新回路５で、飛先きアドレスを命令先取りアドレスレ
ジスタ６にロードし、飛先き命令の取出しを行う。
がロードされると、その条件分岐命令のフィールド中の
分岐予測ビットを見て、次の命令に行くか飛先き命令に
行くかを判断する。次の命令に行く場合には、命令先取
りアドレス更新回路５で次の命令のアドレスを命令先取
りアドレスレジスタ６にロードし、次の命令の取出しを
行う。飛先き命令に行く場合には、命令先取りアドレス
更新回路５で、飛先きアドレスを命令先取りアドレスレ
ジスタ６にロードし、飛先き命令の取出しを行う。
【００１０】また、命令先取り待ち行列１０は、メモリ
４から読込んだ命令を保持し、前の命令の処理が終了す
ると、カレント命令レジスタ１１に命令先取り待ち行列
１０の先頭の内容をロードして実行ユニット１２で処理
する。そして、条件分岐命令が実行ユニット１２で処理
されると、条件分岐命令のフィールド中の分岐予測ビッ
トと実行ユニット１２の実行結果とが一致しているかど
うかを判定し、分岐予測結果線１３に実行結果を乗せて
分岐検出回路９に入力し、条件分岐命令のフィールド中
の分岐予測ビットと実行結果とが、一致していれば、そ
のままで処理を継続し、不一致であれば条件分岐命令の
フィールド中の分岐予測ビットが示す方向と反対の方向
にある命令の読出しを行うように処理を変える。
４から読込んだ命令を保持し、前の命令の処理が終了す
ると、カレント命令レジスタ１１に命令先取り待ち行列
１０の先頭の内容をロードして実行ユニット１２で処理
する。そして、条件分岐命令が実行ユニット１２で処理
されると、条件分岐命令のフィールド中の分岐予測ビッ
トと実行ユニット１２の実行結果とが一致しているかど
うかを判定し、分岐予測結果線１３に実行結果を乗せて
分岐検出回路９に入力し、条件分岐命令のフィールド中
の分岐予測ビットと実行結果とが、一致していれば、そ
のままで処理を継続し、不一致であれば条件分岐命令の
フィールド中の分岐予測ビットが示す方向と反対の方向
にある命令の読出しを行うように処理を変える。
【００１１】
【発明の効果】以上説明したように、本発明の条件分岐
命令先行制御方式は、条件分岐命令のフィールド中に分
岐予測ビットを有することにより、条件分岐命令があっ
ても、有効な命令の先取り制御ができるので、条件分岐
命令を含むプログラムの実行を高速に処理することがで
きるという効果を有している。
命令先行制御方式は、条件分岐命令のフィールド中に分
岐予測ビットを有することにより、条件分岐命令があっ
ても、有効な命令の先取り制御ができるので、条件分岐
命令を含むプログラムの実行を高速に処理することがで
きるという効果を有している。
【図１】本発明の条件分岐命令先行制御方式の一実施例
を示すブロック図である。
を示すブロック図である。
１ ソースプログラム ２ コンパイラ ３ ローダ ４ メモリ ５ 命令先取りアドレス更新回路 ６ 命令先取りアドレスレジスタ ７ アドレス線 ８ メモリ読出しデータ線 ９ 分岐検出回路 １０ 命令先取り待ち行列 １１ カレント命令レジスタ １２ 実行ユニット １３ 分岐予測結果線 １４ 中央処理装置
Claims (1)
- 【請求項１】 情報処理装置の条件分岐命令先行制御方
式において、条件分岐命令のフィールド中に分岐予測が
できる分岐予測ビットを有し、前記条件分岐命令に続く
命令の先取り制御に際して、前記条件分岐命令のフィー
ルド中にある前記分岐予測ビットを見て、分岐しない予
測であれば、前記分岐命令の次の命令のプリフェッチを
行い、分岐する予測であれば、前記分岐命令の飛先きの
命令のプリフェッチを行う機能を有することを特徴とす
る条件分岐命令先行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20972691A JPH0553807A (ja) | 1991-08-22 | 1991-08-22 | 条件分岐命令先行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20972691A JPH0553807A (ja) | 1991-08-22 | 1991-08-22 | 条件分岐命令先行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553807A true JPH0553807A (ja) | 1993-03-05 |
Family
ID=16577628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20972691A Pending JPH0553807A (ja) | 1991-08-22 | 1991-08-22 | 条件分岐命令先行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234901B2 (en) | 2002-09-11 | 2007-06-26 | Kyocera Corporation | Throw-away tip |
-
1991
- 1991-08-22 JP JP20972691A patent/JPH0553807A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234901B2 (en) | 2002-09-11 | 2007-06-26 | Kyocera Corporation | Throw-away tip |
| US7494302B2 (en) | 2002-09-11 | 2009-02-24 | Kyocera Corporation | Throw-away tip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06208463A (ja) | 命令をその少なくとも１つの実行装置へ迅速にディスパッチする方法および装置 | |
| EP0655679B1 (en) | Method and apparatus for controlling instruction in pipeline processor | |
| JP3532835B2 (ja) | データ処理装置およびプログラム変換装置 | |
| JPH0553807A (ja) | 条件分岐命令先行制御方式 | |
| KR100465250B1 (ko) | 마이크로프로세서 | |
| US6851025B2 (en) | Cache management system using cache control instructions for controlling the operation of cache | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPS61250754A (ja) | 簡易型キヤツシユメモリ | |
| JP2534674B2 (ja) | 情報処理装置 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JP2902847B2 (ja) | 自己変更コード実行方式 | |
| JPH08137690A (ja) | プログラム実行制御方法 | |
| KR19980052331A (ko) | 프로세서의 캐시 메모리 제어 방법 | |
| JPH04246728A (ja) | 情報処理装置 | |
| KR19990026795A (ko) | 마이크로프로세서 | |
| JPH04213727A (ja) | 情報処理装置 | |
| JPS6235694B2 (ja) | ||
| JPH05173786A (ja) | 自己変更コード実行方式 | |
| JPH03262040A (ja) | 分岐経路による命令取出し回路 | |
| JPH1153188A (ja) | 命令キャッシュ制御方式 | |
| JPS6355640A (ja) | 分岐命令処理装置 | |
| JPH0490038A (ja) | データ処理装置 | |
| JPH0373022A (ja) | 中央処理装置 | |
| JPH0749782A (ja) | 情報処理装置 | |
| JPH1040163A (ja) | データ読み出し方法および装置 |