JPH1127173A - ダブルコンバージョンチューナ - Google Patents

ダブルコンバージョンチューナ

Info

Publication number
JPH1127173A
JPH1127173A JP18212997A JP18212997A JPH1127173A JP H1127173 A JPH1127173 A JP H1127173A JP 18212997 A JP18212997 A JP 18212997A JP 18212997 A JP18212997 A JP 18212997A JP H1127173 A JPH1127173 A JP H1127173A
Authority
JP
Japan
Prior art keywords
ground electrode
shield plate
circuit block
frame
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18212997A
Other languages
English (en)
Other versions
JP3610196B2 (ja
Inventor
Mutsumi Yoshida
睦 吉田
Michihiro Komatsu
道広 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP18212997A priority Critical patent/JP3610196B2/ja
Publication of JPH1127173A publication Critical patent/JPH1127173A/ja
Application granted granted Critical
Publication of JP3610196B2 publication Critical patent/JP3610196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane

Abstract

(57)【要約】 【課題】 回路ブロック41の接地電極41aの接地電
流と回路ブロック43の接地電極43aの接地電流と
が、接地電極41a、43aと一体に同一材料にて形成
された前記接地電極パターン44dを介して容易に流
れ、回路ブロック41、43に相互で干渉が生じ、画質
を悪化させる。 【解決手段】 回路基板の一方の面に設けられた一方の
回路ブロックの一方の接地電極と他方の回路ブロックの
他方の接地電極とが分断されていることである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばVHF放送
帯や、UHF放送帯のテレビ放送を受信することができ
るテレビ受信機やビデオテープレコーダなどに用いて好
適なダブルコンバージョンチューナに関する。
【0002】
【従来の技術】図5は、一般的なダブルスーパー方式の
ダブルコンバージョンチューナの一構成例を示すブロッ
ク図である。図5に示すようにVHF放送帯や、UHF
放送帯のテレビ信号は、アンテナ(図示せず)から入力
端子21に入力される。この入力端子21から入力され
たテレビ信号は、入力帯域通過フィルタ22を通過し、
高周波増幅器23によって増幅された後、第一の混合器
24の第一の入力端に入力される。
【0003】一方、第一の局部発振器26においては、
位相同期ループ(PLL)回路25によってロックされ
た周波数fLO1の第一の局部発振信号が発振され、こ
の第一の局部発振信号がバッファアンプ27によって増
幅された後、第一の混合器24の第二の入力端に入力さ
れている。
【0004】これにより、高周波増幅器23の出力信号
は、第一の混合器24において、第一の局部発振信号と
混合されて第一の中間周波信号に変換された後、第一の
中間周波バンドパスフィルタ(以下、BPFという)2
8を通過し、第一の中間周波増幅器29によって増幅さ
れた後、第二の混合器30の第一の入力端に入力され
る。従って、第一の中間周波増幅器29の出力信号は、
第二の混合器30において、第二の局部発振器31で発
振された第二の局部発振信号と混合されて第二の中間周
波信号に変換された後、第二の中間周波BPF34に入
力される。これによって、第二の中間周波信号は、第二
の中間周波BPF34を通過し、出力増幅器35で増幅
され、出力端子36から出力される。
【0005】上述したダブルコンバージョンチューナ
は、二つの発振器、つまり第一の局部発振器26と第二
の局部発振器31との発振信号が相互に干渉したり、ま
た、他の回路ブロックに影響を及ぼすのを阻止するとと
もに、アイソレーションなどを改善する目的から、上述
の各回路ブロックを例えば4つの回路ブロック40、4
1、42、43に分け、この各回路ブロック40、4
1、42、43は、それぞれ各回路ブロック40、4
1、42、43毎にシールドした構成となっている。こ
のダブルコンバージョンチューナを例えば4つの回路ブ
ロック40、41、42、43に分けてそれぞれシール
ドしたとき、回路ブロック40は、前記入力端子21と
前記入力帯域通過フィルタ22とで構成され、また、回
路ブロック41は、前記高周波増幅器23と前記第一の
混合器24と前記PLL回路25と前記第一の局部発振
器26と前記バッファアンプ27とで構成されている。
さらに、回路ブロック42は、前記第一の中間周波BP
F28で構成され、さらにまた、回路ブロック43は、
前記第一の中間周波増幅器29と前記第二の混合器30
と前記第二の局部発振器31と前記第二の中間周波BP
F34と出力増幅器35と出力端子36とで構成されて
いる。
【0006】図6は、従来のダブルスーパー方式のダブ
ルコンバージョンチューナから上下のカバーを外した状
態の一構成例の概要を示す斜視図、図7は、図6を底面
から見た斜視図、図8は、図7の平面図である。
【0007】図6〜図8において、ダブルコンバージョ
ンチューナの枠体1は、金属材料からなり、略矩形であ
る。この枠体1は、ダブルコンバージョンチューナの4
つの側壁1a、1a、1b、1bを構成し、枠体1の上
方と下方とは開口している。また、図6に示すように長
手方向の側壁1aには下方に突出した4つの取付脚1c
が設けられ、短手方向の側壁1bにはアンテナ(図示せ
ず)に接続するためのコネクタ1gが取り付けられてい
る。また、前記枠体1内には、枠体1の一部が折り曲げ
られて形成された第一、第二及び第三のシールド板1
d、1e、1fが配置されており、また、図6に示すよ
うにその第一、第二及び第三のシールド板1d、1e、
1fの上端は、枠体1の上方の開口まで延び、下端は、
枠体1の下方の開口まで延びている。
【0008】また、第一のシールド板1dと、第二のシ
ールド板1eとは短手方向の側壁1bに平行に所定の距
離をおいて配置され、第三のシールド板1fは前記第二
のシールド板1eと直交する配置で、第二のシールド板
1eと側壁1bとの間に配置されている。この第一、第
二及び第三のシールド板1d、1e、1fと枠体1とに
よって、枠体1の内部には、第一、第二、第三及び第四
の区画室2、3、4、5が形成される。そして、この前
記枠体1内に、回路基板6が枠体1に対して水平に配置
されている。また、前記枠体1の上下には枠体1の開口
を覆うカバー(図示せず)が配置されている。
【0009】回路基板6は、平板状であって一枚の樹脂
材料からなる。該回路基板6の上面(図6参照)には、
図示していないが所定の機能を備えた回路パターンと該
回路パターン上に載置された例えばコイルや集積回路や
チップ部品などの電気部品とが配置されている。また、
回路基板6には、所定の箇所に貫通されたスリット(図
示せず)が設けられている。また、回路基板6の下面に
は、前記スリットの近傍を除くほぼ全面に同一材料から
なる接地電極が形成されている。
【0010】前記回路基板6は、前記第一、第二及び第
三のシールド板1d、1e、1fが、前記スリットを貫
通して延び、接地電極側に突出しており、この第一、第
二及び第三のシールド板1d、1e、1fによって、回
路基板6は、図7に示すように第一、第二、第三及び第
四の領域2a、3a、4a、5aに区分けされている。
そして、該第一の領域2aは前記第一の区画室2と、第
二領域3aは第二の区画室3と、第三の領域4aは第三
の区画室4と、そして、第四の領域5aは第四の区画室
5とそれぞれ対応している。そして、回路基板6上の第
一の領域2aには、図5に示す前記回路ブロック40を
構成する各種電子部品が実装され、前記第二の領域3a
には、同様に前記回路ブロック41を構成する各種電子
部品が実装され、前記第三の領域4aには、同様に前記
回路ブロック42を構成する各種電子部品が、また、前
記第四の領域5aには、同様に前記回路ブロック43を
構成する各種電子部品が実装されている。
【0011】また、前記回路基板6の下面には、前記回
路ブロック40に対応する接地電極40aと、前記回路
ブロック41に対応する接地電極41aと、前記回路ブ
ロック42に対応する接地電極42aと、前記回路ブロ
ック43に対応する接地電極43aとがそれぞれ設けら
れている。また、前記接地電極40aは、枠体1の側壁
1a、側壁1b及び第一のシールド板1dと半田7にて
電気的に接続され、さらに前記接地電極41aは、側壁
1a、第一のシールド板1d及び第二のシールド板1e
と半田7にて電気的に接続され、さらにまた前記接地電
極42aは、側壁1a、側壁1b、第二のシールド板1
e及び第三のシールド板1fと半田7にて電気的に接続
され、また前記接地電極43aは、側壁1a、側壁1
b、第二のシールド板1e及び第三のシールド板1fと
半田7にて電気的に接続されている。
【0012】また、前記接地電極40aと接地電極41
aとは、第一のシールド板1dの両方の端部と側壁1a
との間に設けられている隙間に形成されている接地電極
と同一材料からなる接地電極パターン44a、44bに
て接続されている。また、同様に前記接地電極41aと
接地電極42aとは、第二のシールド板1eの一方の端
部と側壁1aとの間に設けられている隙間に形成されて
いる接地電極パターン44cにて接続され、同様に前記
接地電極41aと接地電極43aとは、第二のシールド
板1eの他方の端部と側壁1aとの間に設けられている
隙間に形成されている接地電極パターン44dにて接続
され、さらに同様に前記接地電極42aと接地電極43
aとは、第三のシールド板1fの一方の端部と第二のシ
ールド板1eとの間に設けられている隙間に形成されて
いる接地電極パターン44eと、第三のシールド板1f
の他方の端部と側壁1bとの間に設けられている隙間に
形成されている接地電極パターン44fとにて接続され
ている。
【0013】上述の如く、接地電極40aと接地電極4
1aと接地電極42aと接地電極43aとは、各接地電
極と同一材料からなるそれぞれ接地電極パターン44
a、44b、44c、44d、44e、44fによって
接続されている。
【0014】
【発明が解決しようとする課題】しかしながら、従来の
ダブルコンバージョンチューナにおいては、各接地電極
40a、接地電極41a、接地電極42a、接地電極4
3aが、接地電極パターン44a、44b、44c、4
4d、44e、44fによって相互に接続されているの
で、特に、第一の局部発振器26と第二の局部発振器3
1とが相互干渉するという問題がある。即ち、第一の局
部発振器26が構成された回路ブロック41における接
地電極41aと、第二の局部発振器31が構成された回
路ブロック43における接地電極43aとには大きな接
地電流が流れており、また、それぞれの接地電極41
a、43aの接地電位が異なっている。そのため、例え
ば接地電位の高い方の接地電極41aから接地電位の低
い方の接地電極43aに前記接地電極パターン44dを
介して接地電流が容易に流れることになる。
【0015】この結果、回路ブロック43の第二の局部
発振器31の発信信号と回路ブロック41の第一の局部
発振器26の発信信号とが相互に干渉して不要なビート
信号を発生し、これがテレビ受信機の画像を乱し、画質
を劣化させるという問題が生じる。
【0016】本発明のダブルコンバージョンチューナで
は、上述の問題点に解決を与えるものであり、テレビ受
信機の画像を安定させ、良好な画質を提供することを目
的とする。
【0017】
【課題を解決するための手段】本発明のダブルコンバー
ジョンチューナは、金属材からなる枠体と、該枠体と一
体であって該枠体の内部を少なくとも二つ以上の区画室
に区分けするシールド板と、前記枠体内に配置され、前
記シールド板によって前記区画室に対応した領域に区分
けされた一枚の回路基板とを備え、前記回路基板の一方
の領域には、第一の局部発振信号を出力する第一の局部
発振器を含む一方の回路ブロックが配置され、前記回路
基板の他方の領域には、第二の局部発振信号を出力する
第二の局部発振器を含む他方の回路ブロックが配置さ
れ、前記回路基板の一方の面に設けられた前記一方の回
路ブロックの一方の接地電極と前記他方の回路ブロック
の他方の接地電極とが分断されていることである。
【0018】また、本発明のダブルコンバージョンチュ
ーナは、一方の回路ブロックの一方の接地電極と他方の
回路ブロックの他方の接地電極とがシールド板と枠体と
のみを介して導通されていることである。
【0019】また、本発明のダブルコンバージョンチュ
ーナは、金属材からなる枠体と、該枠体と一体であって
該枠体の内部を少なくとも二つ以上の区画室に区分けす
るシールド板と、前記枠体内に配置され、前記シールド
板によって前記区画室に対応した領域に区分けされた一
枚の回路基板とを備え、前記回路基板の一方の領域に
は、第一の局部発振信号を出力する第一の局部発振器を
含む一方の回路ブロックが配置され、前記回路基板の他
方の領域には、第二の局部発振信号を出力する第二の局
部発振器を含む他方の回路ブロックが配置され、前記回
路基板の一方の面に設けられた前記一方の回路ブロック
の一方の接地電極と前記他方の回路ブロックの他方の接
地電極とが前記シールド板の端部の近傍において前記シ
ールド板に接続されていることである。
【0020】
【発明の実施の形態】図1〜図3を参照して本発明のダ
ブルコンバージョンチューナの第一の実施の形態を説明
する。図1は、本発明のダブルコンバージョンチューナ
の上下のカバーを外した状態の概要を示す斜視図、図2
は、本発明のダブルコンバージョンチューナの上下のカ
バーを外した状態の概要を示す底面から見た斜視図、図
3は、図2の平面図である。
【0021】図1〜図3に示すようにダブルコンバージ
ョンチューナの枠体1は、従来と同様に、矩形で金属材
料からなる。この枠体1は、4つの側壁1a、1a、1
b、1bを構成し、枠体1の上下は開口されている。ま
た、側壁1bには、コネクタ1gが取り付けられてい
る。また、前記枠体1内には、該枠体1の一部が折り曲
げられて形成された第一、第二及び第三のシールド板1
h、1i、1jが配置されており、該第一、第二及び第
三のシールド板1h、1i、1jの上端は、図1に示す
ように枠体1の上側の開口まで延びている。また、第一
のシールド板1hの上方の両端部は側壁1a、1aに直
交・当接されて一体化され、第二のシールド板1iの上
方の両端部も側壁1a、1aに直交・当接されて一体化
されている。そして、第三のシールド板1jの上方の両
端部は、前記第二のシールド板1iのほぼ中央部に第二
のシールド板1iと直交して配置され、該第二のシール
ド板1iと前記側壁1bとに当接されて一体化されてい
る。
【0022】そして、前記第一、第二及び第三のシール
ド板1h、1i、1jの下端は、枠体1の下側の開口ま
で延びている。また、第一のシールド板1hの下方の両
端部(図2では上方)は側壁1a、1aに当接すること
なく側壁1a、1aから所定の間隔をもって配置され、
第二のシールド板1iの下方の両端部も側壁1a、1a
に当接することなく所定の間隔をもって配置されてい
る。そして、第三のシールド板1jの下方の一方の端部
は、前記第二のシールド板1iのほぼ中央部に第二のシ
ールド板1iと当接して配置され、また他方の端部は、
前記側壁1bとは所定の間隔をもって配置されている。
ここで、第二のシールド板1iと第三のシールド板1j
との下方は、L字状に配置されている。
【0023】そして、図1に示すように前記枠体1と前
記第一、第二及び第三のシールド板1h、1i、1jと
によって、枠体1の内部には、第一、第二、第三及び第
四の区画室2、3、4、5が形成される。この第一の区
画室2は、枠体1と前記第一のシールド板1hとによっ
て囲まれて形成され、以下従来と同様に第二の区画室
3、第三の区画室4、第四の区画室5が形成される。ま
た、回路基板6は、従来と同様に、一枚の樹脂材料から
なり、前記第一、第二及び第三のシールド板1h、1
i、1jが挿通されるスリット(図示せず)が設けられ
ている。そして、回路基板6は、前記スリットに前記第
一、第二及び第三のシールド板1h、1i、1jを挿通
した状態で、前記枠体1内に水平に配置されている。ま
た、これも従来と同様に、回路基板6の上面(図1参
照)には、回路パターン(図示せず)と電子部品(図示
せず)とが配置されている。また、下面には、従来と同
様に、前記回路ブロック40(図5参照)に対応して設
けられた接地電極40aと、前記回路ブロック41に対
応して設けられた接地電極41aと、前記回路ブロック
42に対応して設けられた接地電極42aと、前記回路
ブロック43に対応して設けられた接地電極43aとが
設けられている。
【0024】前記回路基板6は、前記枠体1と前記第
一、第二及び第三のシールド板1h、1i、1jとによ
って、第一の領域2aと、第二の領域3aと、第三の領
域4aと、第四の領域5aとに区分される。これを細述
すると、回路基板6には、前記枠体1と前記第一のシー
ルド板1hとによって囲まれて第一の領域2aが設けら
れ、また、前記枠体1と第一のシールド板1hと第二の
シールド板1iとによって囲まれて第二の領域3aが設
けられ、さらに、前記枠体1と第三のシールド板1jと
によって囲まれて第三の領域4aが設けられ、さらにま
た、前記枠体1と第二のシールド板1iと第三のシール
ド板1jとによって囲まれて第四の領域5aが設けられ
る。
【0025】そして、本発明の特徴的な点は、第二の局
部発振器31が構成された回路ブロック43に対応して
設けられた接地電極43aが、第四の領域5a内のみに
独立して設けられ、他の接地電極40a、41a、42
a、とりわけ第一の局部発振器26が構成された回路ブ
ロック41に対応して設けられた接地電極41aおよび
この接地電極41aに連設された接地電極42aとは接
地電極パターンによる接続はされていないことである。
【0026】また、回路基板6上の第一の領域2aに
は、図5に示す前記回路ブロック40を構成する各種電
子部品が実装され、また、前記第二の領域3aには、同
様に前記回路ブロック41を構成する各種電子部品が実
装され、さらに、前記第三の領域4aには、同様に前記
回路ブロック42を構成する各種電子部品が、さらにま
た、第四の領域5aには、同様に前記回路ブロック43
を構成する各種電子部品が実装されている。また、前記
第四の領域5a内のみに独立して設けられ接地電極43
aは、半田7によって、枠体1と第二のシールド板1i
と第三のシールド板1jとに複数箇所で接続されてい
る。
【0027】また、その他の回路ブロック40、41、
42にそれぞれ対応して設けられた接地電極40a、4
1a、42aは、従来と同様に枠体1と第一のシールド
板1h及び第二のシールド板1iとの間にそれぞれ設け
られた隙間にて、接地電極40aと接地電極41aとが
同一材料で形成された接地電極パターン44a、44b
にて接続され、さらに、接地電極41aと接地電極42
aとが同様に接地電極パターン44cにて接続される。
また、前記接地電極40a、41a、42aは、半田7
によって、枠体1と第一のシールド板1h、第二のシー
ルド板1i及び第三のシールド板1jとに複数箇所接続
されている。
【0028】そして、前記第一の局部発振器26が配置
されている回路ブロック41の接地電極41aと前記回
路ブロック43の接地電極43aとは、それぞれ前記第
二のシールド板1iに半田7によって、しっかりと接続
される。この第二のシールド板1iへの半田7付けによ
って、前記接地電極41aと前記接地電極43aとは、
第二のシールド板1iを接地電位として、第二のシール
ド板1iと接地電極41aとの電位差および第二のシー
ルド板1iと接地電極43aとの電位差によって生じる
接地電流は第二のシールド板1iに吸収され、接地電極
41aと前記接地電極43aとの間には接地電流の流入
出は生じない。また、上記の実施の形態は、接地電極4
1aと接地電極43aとを第二のシールド板1iにそれ
ぞれ半田7付けしたが、これに限定されず、第二のシー
ルド板1iに半田7付けせず接地電極41aと接地電極
43aとを分断しておいても良い。
【0029】なお、ダブルコンバージョンチューナの枠
体1と第一のシールド板1h、第二のシールド板1i及
び第三のシールド板1jとは、前述の如くそれぞれ折り
曲げられて一体に形成されていることから最も安定した
接地電位、換言すればゼロ電位として用いられている。
【0030】図4は、本発明のダブルコンバージョンチ
ューナの第二の実施の形態を示す平面図である。図4に
示すように、本発明の第一の実施の形態と同一構成に
は、同一部番を付与して詳細な説明は、省略する。そし
て、第二の実施の形態のダブルコンバージョンチューナ
の特徴的な点は、図5に示す第一の局部発振器26が構
成された回路ブロック41に対応して設けられた接地電
極41aと、図5に示す第二の局部発振器31が構成さ
れた回路ブロック43に対応して設けられた接地電極4
3aとが第二のシールド板1iの端部の近傍において、
第二のシールド板1iに半田7aで半田付けされている
ことである。また、回路ブロック42に対応して設けら
れた接地電極42aと回路ブロック43に対応して設け
られた接地電極43aとが第三のシールド板1jの端部
の近傍において、第三のシールド板1jに半田7aで半
田付けされていることである。
【0031】このようにすることで、例えば図4に示す
ように第二のシールド板1iの端部に接地電極41aと
接地電極43aとを結ぶ幅狭な接地電極パターン45a
が設けられても、この幅狭な接地電極パターン45aの
近傍で接地電極41a、43aが第二のシールド板1i
に半田7a接続されているので、接地電流がこの第二の
シールド板1iに流れるので接地電極パターン45aに
よる影響はない。また同様に、図4に示すように第三の
シールド板1jの端部に接地電極42aと接地電極43
aとを結ぶ幅狭な接地電極パターン45bが設けられて
も、この幅狭な接地電極パターン45bの近傍で接地電
極42a、43aが第三のシールド板1jに半田7a接
続されているので、接地電流がこの第三のシールド板1
jに流れるので接地電極パターン45bによる影響はな
い。そして、シールド板1i、1jの端部の近傍で各接
地電極41a、42a、43aを半田7aにて接地する
ので各接地電極は、広い範囲にわたってゼロ電位とな
る。
【0032】上述の如き第二の実施の形態の構成によっ
て、接地電極41a、42a、43aの接地電流は、そ
れぞれ第二、第三のシールド板1i、1jに吸収され、
特に接地電極41aと接地電極43aとの間には接地電
流の流入出は生じない。
【0033】なお、本発明の実施の形態のダブルコンバ
ージョンチューナでは、回路ブロックを4つのシールド
されたブロックに区分したが、これに限定されず少なく
とも2つ以上のシールドされたブロックに区分されてお
り、それぞれの回路ブロックの接地電極が分断されてい
るか、または枠体とシールド板とのみを介して導通され
て、接地電極間での接続がなければ良いことは勿論であ
る。
【0034】
【発明の効果】以上詳述したように、本発明のダブルコ
ンバージョンチューナでは、一枚の回路基板上に第一の
局部発振器26が配置されている回路ブロック41の接
地電極41aと、第二の局部発振器31が配置されてい
る回路ブロック43の接地電極43aとが設けられ、前
記接地電極41aと前記接地電極43aとが分断されて
いることから、それぞれの接地電極41a、43aを流
れる接地電流は、相互に流入出がなく、よって局部発振
器間の干渉などが生じることなく良好な画質を得ること
ができるダブルコンバージョンチューナを提供すること
が出来る。また、本発明のダブルコンバージョンチュー
ナでは、回路ブロック41の接地電極41aと回路ブロ
ック43の接地電極43aとがシールド板と枠体のみを
介して導通されていることから、接地電流はシールド板
と枠体とに流れ、回路ブロック41、43の接地電流が
シールド板と枠体とに吸収され、安定した接地電位が得
られるという効果を奏する。
【0035】また、本発明のダブルコンバージョンチュ
ーナでは、一方の回路ブロックの一方の接地電極と他方
の回路ブロックの他方の接地電極とがシールド板の端部
の近傍において、シールド板に接続されているので、接
地電極を広い範囲にわたって安定した接地電位とするこ
とができる。また、シールド板の端部の近傍に幅狭な接
地電極パターンが設けられていても、その幅狭な接地電
極パターンを通して接地電極間で接地電流が流れること
がないので接地電位は、安定する。
【図面の簡単な説明】
【図1】本発明のダブルコンバージョンチューナの上下
のカバーを外した状態の概要を示す斜視図である。
【図2】本発明のダブルコンバージョンチューナの上下
のカバーを外した状態の概要を示す底面から見た斜視図
である。
【図3】図2の平面図である。
【図4】本発明の第二の実施の形態のダブルコンバージ
ョンチューナの上下のカバーを外した状態の概要を示す
平面図である。
【図5】ダブルスーパー方式のダブルコンバージョンチ
ューナの一構成例を示すブロック図である。
【図6】従来のダブルコンバージョンチューナから上下
のカバーを外した状態の一構成例の概要を示す斜視図で
ある。
【図7】図6の底面から見た斜視図である。
【図8】図7の平面図である。
【符号の説明】
1 枠体 1h、1i、1j シールド板 2、3、4、5 区画室 2a、3a、4a、5a 領域 6 回路基板 7 半田 24 第一の混合器 26 第一の局部発振器 30 第二の混合器 31 第二の局部発振器 40、41、42、43 回路ブロック 40a、41a、42a、43a 接地電極 45a、45b 接地電極パターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 金属材からなる枠体と、該枠体と一体で
    あって該枠体の内部を少なくとも二つ以上の区画室に区
    分けするシールド板と、前記枠体内に配置され、前記シ
    ールド板によって前記区画室に対応した領域に区分けさ
    れた一枚の回路基板とを備え、前記回路基板の一方の領
    域には、第一の局部発振信号を出力する第一の局部発振
    器を含む一方の回路ブロックが配置され、前記回路基板
    の他方の領域には、第二の局部発振信号を出力する第二
    の局部発振器を含む他方の回路ブロックが配置され、前
    記回路基板の一方の面に設けられた前記一方の回路ブロ
    ックの一方の接地電極と前記他方の回路ブロックの他方
    の接地電極とが分断されていることを特徴とするダブル
    コンバージョンチューナ。
  2. 【請求項2】前記一方の回路ブロックの一方の接地電極
    と前記他方の回路ブロックの他方の接地電極とが前記シ
    ールド板と前記枠体とのみを介して導通されていること
    を特徴とする請求項1記載のダブルコンバージョンチュ
    ーナ。
  3. 【請求項3】 金属材からなる枠体と、該枠体と一体で
    あって該枠体の内部を少なくとも二つ以上の区画室に区
    分けするシールド板と、前記枠体内に配置され、前記シ
    ールド板によって前記区画室に対応した領域に区分けさ
    れた一枚の回路基板とを備え、前記回路基板の一方の領
    域には、第一の局部発振信号を出力する第一の局部発振
    器を含む一方の回路ブロックが配置され、前記回路基板
    の他方の領域には、第二の局部発振信号を出力する第二
    の局部発振器を含む他方の回路ブロックが配置され、前
    記回路基板の一方の面に設けられた前記一方の回路ブロ
    ックの一方の接地電極と前記他方の回路ブロックの他方
    の接地電極とが前記シールド板の端部の近傍において前
    記シールド板に接続されていることを特徴とするダブル
    コンバージョンチューナ。
JP18212997A 1997-07-08 1997-07-08 ダブルコンバージョンチューナ Expired - Fee Related JP3610196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18212997A JP3610196B2 (ja) 1997-07-08 1997-07-08 ダブルコンバージョンチューナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18212997A JP3610196B2 (ja) 1997-07-08 1997-07-08 ダブルコンバージョンチューナ

Publications (2)

Publication Number Publication Date
JPH1127173A true JPH1127173A (ja) 1999-01-29
JP3610196B2 JP3610196B2 (ja) 2005-01-12

Family

ID=16112845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18212997A Expired - Fee Related JP3610196B2 (ja) 1997-07-08 1997-07-08 ダブルコンバージョンチューナ

Country Status (1)

Country Link
JP (1) JP3610196B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992326B1 (ko) 2009-02-25 2010-11-05 삼성전기주식회사 케이블 디지털 텔레비전의 복합 튜너 모듈
EP2590401A1 (en) * 2011-11-01 2013-05-08 Samsung Electronics Co., Ltd. Television tuner module and broadcast receiving apparatus having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992326B1 (ko) 2009-02-25 2010-11-05 삼성전기주식회사 케이블 디지털 텔레비전의 복합 튜너 모듈
EP2590401A1 (en) * 2011-11-01 2013-05-08 Samsung Electronics Co., Ltd. Television tuner module and broadcast receiving apparatus having the same
US9819893B2 (en) 2011-11-01 2017-11-14 Samsung Electronics Co., Ltd. Television tuner module and broadcast receiving apparatus having the same

Also Published As

Publication number Publication date
JP3610196B2 (ja) 2005-01-12

Similar Documents

Publication Publication Date Title
KR0131177B1 (ko) Uhf 부와 vhf부를 가진 튜너 유니트
JP2002271080A (ja) 高周波装置
JPH06284024A (ja) 高周波装置
JPH11122133A (ja) テレビジョンチュ−ナ
US20030202126A1 (en) Tuner that suppresses outside radiation of inside oscillated signal
US7046982B2 (en) High frequency device having a frame with segmented compartments for prevented unwanted signal propagation
JPH1127173A (ja) ダブルコンバージョンチューナ
JP3277979B2 (ja) 電磁気的結合の遮蔽構造
JP3923405B2 (ja) 低雑音コンバータ
JP2003143024A (ja) 電子機器、チューナモジュール、およびモジュール基板
US20060174283A1 (en) Integrated tuner for satellite and terrestrial broadcast reception
EP1453370A2 (en) Television tuner having input and output signals sufficiently isolated from each other
JP3599948B2 (ja) Rf変調器内蔵型tvチューナ
US20040169776A1 (en) Television tuner unit having a small motherboard-mounted surface area
US7194245B2 (en) High-frequency signal receiving apparatus
JP4611902B2 (ja) ダイバーシティ受信用チューナ
JP3099668B2 (ja) 電子チューナー
JP2003124826A (ja) 放送受信機
JPH0215402Y2 (ja)
JPH08274676A (ja) 高周波装置
JP3093322U (ja) テレビジョンチューナユニット
JPH0697781A (ja) 高周波スイッチ回路
JPH10209669A (ja) 高周波機器ユニットのシールド構造
JPH05110459A (ja) カード型電子チユーナ
JPH05122012A (ja) カード型電子チユーナ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081022

LAPS Cancellation because of no payment of annual fees