JPH1126645A - Semiconductor integrated circuit device and its manufacture - Google Patents
Semiconductor integrated circuit device and its manufactureInfo
- Publication number
- JPH1126645A JPH1126645A JP9178082A JP17808297A JPH1126645A JP H1126645 A JPH1126645 A JP H1126645A JP 9178082 A JP9178082 A JP 9178082A JP 17808297 A JP17808297 A JP 17808297A JP H1126645 A JPH1126645 A JP H1126645A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor device
- semiconductor
- sealing agent
- frequency integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、封印剤を用いた
半導体装置の気密フリップチップ実装時における半導体
装置の高周波帯、特にマイクロ波帯以上の周波数帯にお
ける利得や出力電力の低下等、半導体装置における高周
波特性の劣化を防ぐ気密半導体パッケージを実現するこ
とを可能とする半導体集積回路装置，およびその製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a sealing agent, such as a reduction in gain or output power in a high frequency band, particularly in a frequency band higher than a microwave band, when the semiconductor device is mounted in an airtight flip chip. The present invention relates to a semiconductor integrated circuit device capable of realizing an airtight semiconductor package for preventing deterioration of high-frequency characteristics in a semiconductor device, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】図８は、従来の封印剤を用いた半導体装
置の気密フリップチップ実装時における半導体集積回路
装置を示す図であり、同図(a) は、断面図であり、同図
(b) は、主要構成を示す模式図である。図において、１
は半導体装置、３は電極用金属バンプ、４は電極用金パ
ッド、５は信号線、６は封印剤、７は金属電極パッド４
及び信号線５を形成する高周波集積回路基板（以下、
「ＭＩＣ基板」という）である。2. Description of the Related Art FIG. 8 is a diagram showing a semiconductor integrated circuit device when a conventional semiconductor device using a sealing agent is mounted on an airtight flip chip, and FIG. 8 (a) is a sectional view and FIG.
(b) is a schematic diagram showing a main configuration. In the figure, 1
Is a semiconductor device, 3 is a metal bump for an electrode, 4 is a gold pad for an electrode, 5 is a signal line, 6 is a sealant, 7 is a metal electrode pad 4
And a high-frequency integrated circuit board (hereinafter, referred to as a signal line 5)
"MIC board").
【０００３】従来の半導体集積回路装置は、ＭＩＣ基板
７上に実装した半導体装置１に封印剤６を覆い被せて気
密フリップチップ実装を実現しているものである。半導
体装置１の実装面側には、ＭＩＣ基板７上に形成する電
極用金パッド４に対応する位置に電極用金属バンプ３が
形成されて、この電極用金属バンプ３によって半導体装
置１と信号線５との電気的な接続がなされている。ま
た、半導体集積回路装置は、半導体装置１が長期間大気
（特に水分）に触れ、それにより交流・直流諸特性が劣
化するのを防ぐため、半導体装置１の全体に封印剤６を
被せて気密フリップチップ実装を実現している（参考文
献：M.Matloubian:1996 Asia Pacific Microwave Confe
rence, pp.1619-1622.）。In a conventional semiconductor integrated circuit device, an airtight flip-chip mounting is realized by covering a semiconductor device 1 mounted on an MIC substrate 7 with a sealing agent 6. On the mounting surface side of the semiconductor device 1, an electrode metal bump 3 is formed at a position corresponding to the electrode gold pad 4 formed on the MIC substrate 7, and the semiconductor device 1 is connected to the signal line by the electrode metal bump 3. 5 is electrically connected. Further, in order to prevent the semiconductor device 1 from being exposed to the atmosphere (particularly moisture) for a long period of time and thereby deteriorating various AC / DC characteristics, the semiconductor device 1 is hermetically sealed by covering the entire semiconductor device 1 with a sealing agent 6. Flip-chip mounting is realized (Reference: M. Matloubian: 1996 Asia Pacific Microwave Confe
rence, pp.1619-1622.).
【０００４】つぎに、この半導体集積回路装置を製造す
る方法としては、まず、ＭＩＣ基板７に対する半導体装
置１の実装位置を決定した後、半導体装置１をＭＩＣ基
板７上に載せて、半導体装置１、電極用金属バンプ３、
及びＭＩＣ基板７を熱圧着によって接着する。その後、
半導体装置１の全体を覆い被せるようにして樹脂などか
らなる封印剤６を塗布すると、図８(a) に示すような半
導体集積回路装置が完成する。Next, as a method of manufacturing the semiconductor integrated circuit device, first, a mounting position of the semiconductor device 1 with respect to the MIC substrate 7 is determined, and then the semiconductor device 1 is mounted on the MIC substrate 7 and the semiconductor device 1 is mounted. , Metal bumps for electrodes 3,
Then, the MIC substrate 7 is bonded by thermocompression bonding. afterwards,
When a sealing agent 6 made of resin or the like is applied so as to cover the entire semiconductor device 1, a semiconductor integrated circuit device as shown in FIG. 8A is completed.
【０００５】[0005]
【発明が解決しようとする課題】従来の上記封印剤６を
用いた半導体装置の気密フリップチップ実装法では、半
導体装置１の側面、及び電極用金属バンプ３の隙間から
封印剤６が半導体装置１とＭＩＣ基板７との間に侵入
し、その封印剤６が半導体装置１表面に付着する。半導
体装置１表面に付着した封印剤６は、高周波帯、特にマ
イクロ波帯以上の周波数帯において半導体装置１のイン
ピーダンスを変化させる原因となるため、それに起因す
る利得や出力電力の低下等、半導体装置１の高周波特性
を劣化させるという問題があった。In the conventional method for airtight flip-chip mounting of a semiconductor device using the sealing agent 6, the sealing agent 6 is applied to the semiconductor device 1 from the side surface of the semiconductor device 1 and the gap between the metal bumps 3 for electrodes. And the MIC substrate 7, and the sealing agent 6 adheres to the surface of the semiconductor device 1. The sealant 6 attached to the surface of the semiconductor device 1 causes the impedance of the semiconductor device 1 to change in a high frequency band, particularly in a frequency band equal to or higher than a microwave band. 1 has a problem of deteriorating the high frequency characteristics.
【０００６】本発明は、上記のような問題点を解決する
ためになされたものであり、半導体装置の特にマイクロ
波帯以上の周波数の高周波特性の劣化を防ぎ、かつ封印
剤を用いた安価な半導体パッケージの気密フリップチッ
プ実装を実現する半導体集積回路装置及びその製造方法
を提供するものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is intended to prevent the deterioration of the high-frequency characteristics of a semiconductor device, particularly at a frequency higher than the microwave band, and to use an inexpensive sealant. An object of the present invention is to provide a semiconductor integrated circuit device that realizes airtight flip-chip mounting of a semiconductor package and a method of manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】この発明の請求項１に係
る半導体集積回路装置は、高周波集積回路基板上に実装
した半導体装置に封印剤を覆い被せて気密フリップチッ
プ実装を実現している半導体集積回路装置において、上
記半導体装置の実装面側に、上記高周波集積回路基板上
の電極パッドに対応した位置に形成する電極用金属バン
プと、該電極用金属バンプより外側に、半導体装置と高
周波集積回路基板との間から上記封印剤が侵入してくる
ことを防ぐ封印剤侵入防止機構とを有してなることを特
徴とするものである。According to a first aspect of the present invention, there is provided a semiconductor integrated circuit device in which a semiconductor device mounted on a high-frequency integrated circuit board is covered with a sealing agent to realize airtight flip-chip mounting. In the integrated circuit device, on the mounting surface side of the semiconductor device, an electrode metal bump formed at a position corresponding to the electrode pad on the high frequency integrated circuit substrate, and outside the electrode metal bump, the semiconductor device and the high frequency integrated A sealing agent intrusion prevention mechanism for preventing the sealing agent from intruding from between the circuit board and the circuit board.
【０００８】また、この発明の請求項２に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１）
において、上記封印剤侵入防止機構は、熱可塑性樹脂，
セラミック，または金属からなるものであることを特徴
とするものである。A semiconductor integrated circuit device according to a second aspect of the present invention is the above-mentioned semiconductor integrated circuit device.
In the above, the sealing agent intrusion prevention mechanism comprises a thermoplastic resin,
It is characterized by being made of ceramic or metal.
【０００９】また、この発明の請求項３に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは２）において、上記高周波集積回路基板は、信号線
路を内部に保持する多層構造のものであることを特徴と
するものである。According to a third aspect of the present invention, there is provided the semiconductor integrated circuit device according to the first aspect of the present invention, wherein the high-frequency integrated circuit board has a multi-layer structure for holding a signal line therein. It is characterized by that.
【００１０】また、この発明の請求項４に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは３）において、上記高周波集積回路基板は、上記半
導体装置の実装位置における中央部に開口部を設けたも
のであることを特徴とするものである。According to a fourth aspect of the present invention, there is provided a semiconductor integrated circuit device according to the first aspect, wherein the high-frequency integrated circuit board is located at a center portion of a mounting position of the semiconductor device. In which an opening is provided.
【００１１】また、この発明の請求項５に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは４）において、上記半導体装置は、側面メタライズ
によって金属シールドを形成したものであることを特徴
とするものである。According to a fifth aspect of the present invention, there is provided a semiconductor integrated circuit device according to the first aspect of the present invention, wherein the metal shield is formed by side metallization. It is characterized by the following.
【００１２】また、この発明の請求項６に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは５）において、上記高周波集積回路基板は、上記電
極パッドより外側の基板表面に誘電体膜をコーティング
したものであることを特徴とするものである。According to a sixth aspect of the present invention, in the semiconductor integrated circuit device according to the first aspect of the present invention, the high-frequency integrated circuit substrate is provided on a substrate surface outside the electrode pad. It is characterized by being coated with a dielectric film.
【００１３】また、この発明の請求項７に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは６）において、上記封印剤侵入防止機構は、上記高
周波集積回路基板上に実装した該半導体装置に対して側
面メタライズによって形成した金属シールドからなるも
のであることを特徴とするものである。According to a seventh aspect of the present invention, in the semiconductor integrated circuit device, the sealing agent intrusion prevention mechanism is mounted on the high frequency integrated circuit board. And a metal shield formed by side metallization of the semiconductor device.
【００１４】また、この発明の請求項８に係る半導体集
積回路装置は、上記の半導体集積回路装置（請求項１ま
たは７）において、上記高周波集積回路基板は、上記半
導体基板の実装位置における外周部に封印剤トラップ用
溝を設けたものであることを特徴とするものである。According to an eighth aspect of the present invention, in the semiconductor integrated circuit device according to the first aspect of the present invention, the high-frequency integrated circuit board is provided at an outer peripheral portion at a mounting position of the semiconductor substrate. And a groove for sealing agent trapping is provided on the groove.
【００１５】一方、この発明の請求項９に係る半導体集
積回路装置の製造方法は、高周波集積回路基板上に実装
した半導体装置に封印剤を覆い被せて気密フリップチッ
プ実装を実現している半導体集積回路装置の製造方法に
おいて、上記半導体装置の実装面側に、上記高周波集積
回路基板上の電極パッドに対応して形成する電極用金属
バンプと、該電極用金属バンプの外周部に、上記封印剤
が半導体装置と高周波集積回路基板との間に侵入して半
導体装置の表面に付着することを防ぐ封印剤侵入防止機
構とを有してなり、上記高周波集積回路基板に対する上
記半導体装置の実装位置を決定した後、該半導体装置の
実装面側を該高周波集積回路基板上に対向させて該半導
体装置を該高周波集積回路基板上に載せて、その電極用
金属バンプ，および封印剤侵入防止機構を介して熱圧
着，導電性接着剤，またはハンダを用いて該半導体装置
を該高周波集積回路基板上に接着して該半導体装置の上
から封印剤を覆い被せて固定することを特徴とするもの
である。On the other hand, according to a method of manufacturing a semiconductor integrated circuit device according to a ninth aspect of the present invention, a semiconductor integrated device mounted on a high-frequency integrated circuit board is covered with a sealing agent to realize airtight flip-chip mounting. In the method for manufacturing a circuit device, a metal bump for an electrode formed corresponding to an electrode pad on the high-frequency integrated circuit substrate is provided on a mounting surface side of the semiconductor device, and the sealing agent is provided on an outer peripheral portion of the metal bump for the electrode. Has a sealing agent intrusion prevention mechanism that prevents the semiconductor device and the high-frequency integrated circuit board from intruding between the semiconductor device and the high-frequency integrated circuit board and adhering to the surface of the semiconductor device. After the determination, the semiconductor device is mounted on the high-frequency integrated circuit board with the mounting surface side of the semiconductor device facing the high-frequency integrated circuit board, and the metal bumps for the electrodes, and Bonding the semiconductor device to the high-frequency integrated circuit board using a thermocompression bonding, a conductive adhesive, or solder through a sealing agent intrusion prevention mechanism, and covering and fixing the sealing agent from above the semiconductor device; It is characterized by the following.
【００１６】また、この発明の請求項１０に係る半導体
集積回路装置の製造方法は、高周波集積回路基板上に実
装した半導体装置に封印剤を覆い被せて気密フリップチ
ップ実装を実現している半導体集積回路装置の製造方法
において、上記半導体装置の実装面側に、上記高周波集
積回路基板上の電極パッドに対応して形成する電極用金
属バンプと、該電極用金属バンプの外周部に、上記封印
剤が半導体装置と高周波集積回路基板との間に侵入して
半導体装置の表面に付着することを防ぐ封印剤侵入防止
機構とを有してなり、上記高周波集積回路基板に対する
上記半導体装置の実装位置を決定した後、該半導体装置
の実装面側を該高周波集積回路基板上に対向させて該半
導体装置を該高周波集積回路基板上に載せて、該半導体
装置の上から封印剤を覆い被せて該封印剤のみによって
固定することを特徴とするものである。According to a tenth aspect of the present invention, in a method of manufacturing a semiconductor integrated circuit device, a semiconductor device mounted on a high-frequency integrated circuit board is covered with a sealing agent to realize airtight flip-chip mounting. In the method for manufacturing a circuit device, a metal bump for an electrode formed corresponding to an electrode pad on the high-frequency integrated circuit substrate is provided on a mounting surface side of the semiconductor device, and the sealing agent is provided on an outer peripheral portion of the metal bump for the electrode. Has a sealing agent intrusion prevention mechanism for preventing the semiconductor device and the high-frequency integrated circuit board from intruding between the semiconductor device and the high-frequency integrated circuit board and adhering to the surface of the semiconductor device. After the determination, the semiconductor device is mounted on the high-frequency integrated circuit substrate with the mounting surface side of the semiconductor device facing the high-frequency integrated circuit substrate, and sealed from above the semiconductor device. It is characterized in that the fixing only by encapsulating mark agent overmolded a.
【００１７】[0017]
実施の形態１．図１は、この発明の実施の形態１による
半導体集積回路装置を示す図であり、同図(a) は、半導
体集積回路装置の主要構成を現した模式図、同図(b)
は、半導体集積回路装置の全体構成を示す断面図であ
る。図において、１１は半導体装置、１２は半導体装置
１１の外周部に形成する封印剤侵入防止機構としてのリ
ング、１３は半導体装置１１と外部回路との電気的接続
を行うための電極用金属バンプ、１４は電極用金属バン
プ１３が接着される金属電極パッド、１５は信号線、１
６は金属電極パッド１４，及び信号線１５を有する多層
高周波集積回路基板（以下、「多層ＭＩＣ基板」とい
う）、１７は多層ＭＩＣ基板１６に設けられたバイアホ
ール、１８は半導体装置１１と多層ＭＩＣ基板１６との
間に形成される空間、１９は半導体装置１１を覆い被せ
る封印剤である。Embodiment 1 FIG. FIG. 1 is a diagram showing a semiconductor integrated circuit device according to Embodiment 1 of the present invention. FIG. 1A is a schematic diagram showing a main configuration of the semiconductor integrated circuit device, and FIG.
1 is a cross-sectional view showing the entire configuration of a semiconductor integrated circuit device. In the figure, 11 is a semiconductor device, 12 is a ring as a sealant intrusion prevention mechanism formed on the outer peripheral portion of the semiconductor device 11, 13 is an electrode metal bump for electrically connecting the semiconductor device 11 and an external circuit, 14 is a metal electrode pad to which the electrode metal bump 13 is bonded, 15 is a signal line, 1
Reference numeral 6 denotes a multilayer high-frequency integrated circuit board having a metal electrode pad 14 and a signal line 15 (hereinafter, referred to as a “multilayer MIC board”), 17 a via hole provided on the multilayer MIC board 16, 18 a semiconductor device 11 and a multilayer MIC. A space 19 formed between the semiconductor device 11 and the substrate 16 is a sealant for covering the semiconductor device 11.
【００１８】この実施の形態１による半導体集積回路装
置は、多層ＭＩＣ基板１６上に実装した半導体装置１１
に、樹脂からなる封印剤１９を覆い被せて半導体装置１
１の気密フリップチップ実装を実現しているものであ
る。The semiconductor integrated circuit device according to the first embodiment includes a semiconductor device 11 mounted on a multilayer MIC substrate 16.
Is covered with a sealing agent 19 made of resin.
1 realizes airtight flip chip mounting.
【００１９】上記多層ＭＩＣ基板１６は、電極パッド１
４を最上層に有し、かつ信号線１５を２枚のセラミック
板で挟んだ多層構造を有するものである。その上側のセ
ラミック板には、電極バッド１４と信号線１５とを電気
的に接続するためのバイアホール１７が設けられてい
る。The multi-layer MIC substrate 16 is provided with the electrode pad 1
4 in the uppermost layer and a multilayer structure in which the signal line 15 is sandwiched between two ceramic plates. The upper ceramic plate is provided with a via hole 17 for electrically connecting the electrode pad 14 and the signal line 15.
【００２０】上記半導体装置１１は、その実装面側に、
上記多層ＭＩＣ基板１６上の電極パッド１４に対応して
形成する電極用金属バンプ１３と、この電極用金属バン
プ１３の外周部に半導体装置１１の外周とほぼ同じ大き
さのリング１２とを有するものである。このリング１２
は、上記電極用金属バンプ１３と同じ高さにしてあり、
半導体装置１１の気密フリップチップ実装を行うための
封印剤１９が半導体装置１１と多層ＭＩＣ基板１６との
間に侵入し、半導体装置１１の表面に付着することを防
ぐためのものである。このリング１２の材質としては、
例えば、アクリロニトリル系樹脂，ポリエチレン系樹
脂，熱可塑性ポリイミド，エチレン系樹脂等の熱可塑性
樹脂や、セラミック，または金属が用いられる。The semiconductor device 11 has, on its mounting surface side,
An electrode metal bump 13 formed corresponding to the electrode pad 14 on the multilayer MIC substrate 16, and a ring 12 having the same size as the outer periphery of the semiconductor device 11 on the outer periphery of the electrode metal bump 13. It is. This ring 12
Has the same height as the metal bumps 13 for electrodes,
This is for preventing the sealing agent 19 for performing the airtight flip-chip mounting of the semiconductor device 11 from entering between the semiconductor device 11 and the multilayer MIC substrate 16 and adhering to the surface of the semiconductor device 11. As a material of the ring 12,
For example, a thermoplastic resin such as acrylonitrile-based resin, polyethylene-based resin, thermoplastic polyimide, and ethylene-based resin, ceramic, or metal is used.
【００２１】上記半導体集積回路装置における電気信号
は、１３の電極用バンプ、１４の電極パッド、１７のバ
イアホールを介して、１６の多層ＭＩＣ基板１６内部に
ある信号線１５を通る。An electric signal in the semiconductor integrated circuit device passes through a signal line 15 inside 16 multilayer MIC substrates 16 via 13 electrode bumps, 14 electrode pads, and 17 via holes.
【００２２】次に、気密フリップチップ実装された実施
の形態１による半導体集積回路装置の製造方法について
説明する。第１の製造方法について説明する。まず、図
１(a) に示すように、半導体装置１１の実装面側におい
て、電極用金属バンプ１３，およびこの電極用金属バン
プ１３より外側に環状のリング１２を形成したものを準
備する。電極用金属バンプ１３は、多層ＭＩＣ基板１６
上に形成した８つの電極パッド１４にそれぞれ対応して
８つ形成される。なお、電極用金属バンプ１３、リング
１２の半導体装置１１への形成は、ハンダ，導電性接着
剤などを用いて行われる。Next, a method of manufacturing the semiconductor integrated circuit device according to the first embodiment mounted on an airtight flip chip will be described. The first manufacturing method will be described. First, as shown in FIG. 1 (a), on the mounting surface side of the semiconductor device 11, a metal bump 13 for an electrode and an annular ring 12 formed outside the metal bump 13 for the electrode are prepared. The metal bumps 13 for the electrodes are
Eight are formed corresponding to the eight electrode pads 14 formed above, respectively. The formation of the electrode metal bumps 13 and the ring 12 on the semiconductor device 11 is performed using solder, a conductive adhesive, or the like.
【００２３】上記半導体装置１１を多層ＭＩＣ基板１６
に実装する位置を決定した後、この半導体基板１１を、
その実装面側を向けて多層ＭＩＣ基板１６上に搭載す
る。このとき、半導体装置１１の各電極用金属バンプ１
３が多層ＭＩＣ基板１６の電極パッド１４上に配置され
る。The semiconductor device 11 is mounted on a multilayer MIC substrate 16
After determining the mounting position, the semiconductor substrate 11 is
It is mounted on the multilayer MIC substrate 16 with its mounting surface side facing. At this time, the metal bump 1 for each electrode of the semiconductor device 11 is formed.
3 are arranged on the electrode pads 14 of the multilayer MIC substrate 16.
【００２４】つぎに、半導体装置１１のリング１２が特
に熱可塑性樹脂を用いた場合については、熱圧着を用い
て、あるいは導電性接着剤か、ハンダを用いて、半導体
装置１１の電極用金属バンプ１３、リング１２を多層Ｍ
ＩＣ基板１６に接着する。Next, when the ring 12 of the semiconductor device 11 is made of a thermoplastic resin in particular, the metal bumps for the electrodes of the semiconductor device 11 can be formed by thermocompression bonding or by using a conductive adhesive or solder. 13, the ring 12 is a multilayer M
It is adhered to the IC substrate 16.
【００２５】また、半導体装置１１のリング１２が特に
金属を用いた場合については、導電性接着剤またはハン
ダを用いて半導体装置１１の電極用金属バンプ１３、リ
ング１２を多層ＭＩＣ基板１６に接着する。In the case where the ring 12 of the semiconductor device 11 is particularly made of metal, the electrode metal bumps 13 and the ring 12 of the semiconductor device 11 are bonded to the multilayer MIC substrate 16 by using a conductive adhesive or solder. .
【００２６】この後、半導体装置１１の上からその全体
を覆い被せるように封印剤１９によって半導体装置１１
を多層ＭＩＣ基板１６上に固定することにより、多層Ｍ
ＩＣ基板１６上に半導体装置１１が気密フリップチップ
実装された半導体集積回路装置が完成する。Thereafter, the semiconductor device 11 is sealed with a sealant 19 so as to cover the entire semiconductor device 11 from above.
Is fixed on the multilayer MIC substrate 16 so that the multilayer M
A semiconductor integrated circuit device in which the semiconductor device 11 is hermetically flip-chip mounted on the IC substrate 16 is completed.
【００２７】第２の製造方法について説明する。本法で
は、半導体装置１１を多層ＭＩＣ基板１６に実装する位
置を決定して半導体装置１１をその実装面側を向けて多
層ＭＩＣ基板１６上に搭載した後、半導体装置１１の上
から封印剤１９を覆い被せて、半導体装置１１、リング
１２、多層ＭＩＣ基板１６の全てをこの封印剤１９のみ
によって固定することにより、実施の形態１による半導
体集積回路装置が製造される。The second manufacturing method will be described. In this method, the position at which the semiconductor device 11 is mounted on the multilayer MIC substrate 16 is determined, and the semiconductor device 11 is mounted on the multilayer MIC substrate 16 with its mounting surface side facing. And the semiconductor device 11, the ring 12, and the multi-layer MIC substrate 16 are all fixed by the sealant 19 alone, whereby the semiconductor integrated circuit device according to the first embodiment is manufactured.
【００２８】このように、実施の形態１による半導体集
積回路装置によれば、多層ＭＩＣ基板１６上に実装した
半導体装置１１に封印剤１９を覆い被せて気密フリップ
チップ実装を実現しているものであって、上記半導体装
置１１の実装面側に、上記多層ＭＩＣ基板１６上の電極
パッド１４に対応して形成する電極用金属バンプ１３
と、この電極用金属バンプ１３の外周部に、半導体装置
１１と多層ＭＩＣ基板１６との間から封印剤１９が侵入
して半導体装置１１の表面に付着することを防ぐリング
（封印剤侵入防止機構）１２とを有してなるので、この
リング１２によって半導体装置１１と多層ＭＩＣ基板１
６との間からの封印剤１９の侵入を防止して半導体装置
１１と多層ＭＩＣ基板１６との間に空間１８が形成され
て封印剤１９が半導体装置１１の表面へ付着することを
防止でき、その結果、半導体装置１１の高周波における
性能の劣化を防ぐ気密フリップチップ実装を実現するこ
とができるという効果がある。As described above, according to the semiconductor integrated circuit device of the first embodiment, the hermetic flip-chip mounting is realized by covering the semiconductor device 11 mounted on the multilayer MIC substrate 16 with the sealing agent 19. An electrode metal bump 13 formed on the mounting surface side of the semiconductor device 11 so as to correspond to the electrode pad 14 on the multilayer MIC substrate 16.
And a ring (sealing agent intrusion prevention mechanism) for preventing the sealing agent 19 from entering the outer peripheral portion of the electrode metal bump 13 from between the semiconductor device 11 and the multilayer MIC substrate 16 and attaching to the surface of the semiconductor device 11. ) 12, the semiconductor device 11 and the multilayer MIC substrate 1
6, a space 18 is formed between the semiconductor device 11 and the multilayer MIC substrate 16 to prevent the sealing agent 19 from adhering to the surface of the semiconductor device 11, As a result, there is an effect that airtight flip-chip mounting that prevents deterioration of performance of the semiconductor device 11 at high frequencies can be realized.
【００２９】また、半導体装置１１、リング１２、多層
ＭＩＣ基板１６の全てを半導体装置１１の上に覆い被せ
られる封印剤１９のみで固定した第２の製造方法を用い
た場合、各種接着剤、ハンダなどによる接着の工程が不
必要であるため製造工程を削減することができるという
効果を有する。In the case of using the second manufacturing method in which the semiconductor device 11, the ring 12, and the multi-layer MIC substrate 16 are all fixed by the sealing agent 19 that covers the semiconductor device 11, various adhesives, solders, and the like are used. This eliminates the need for a bonding step, for example, so that the number of manufacturing steps can be reduced.
【００３０】実施の形態２．図２は、この発明の実施の
形態２による半導体集積回路装置を示す図であり、同図
(a) は、半導体集積回路装置の主要構成を現した模式
図、同図(b) は、半導体集積回路装置の全体構成を示す
断面図である。図において、２０は封印剤侵入防止機構
としての金属バンプ群であり、その他の符号は図１と同
一または相当するものである。Embodiment 2 FIG. FIG. 2 is a diagram showing a semiconductor integrated circuit device according to a second embodiment of the present invention.
1A is a schematic diagram showing a main configuration of a semiconductor integrated circuit device, and FIG. 1B is a cross-sectional view showing an entire configuration of the semiconductor integrated circuit device. In the figure, reference numeral 20 denotes a group of metal bumps as a sealing agent intrusion prevention mechanism, and other reference numerals are the same as or correspond to those in FIG.
【００３１】この実施の形態２による半導体集積回路装
置は、封印剤侵入防止機構として多数の金属バンプを半
導体装置１１の外周に沿って並べた金属バンプ群２０を
配置したものを用いたものである。この金属バンプ群２
０は、上記電極用金属バンプ１３と同じ高さにしてあ
り、半導体装置１１の気密フリップチップ実装を行う封
印剤１９が半導体装置１１と多層ＭＩＣ基板１６との間
に侵入し、半導体装置１１の表面に付着することを防い
でいる。なお、半導体装置１１には、上記金属バンプ群
２０を並べる位置に溝を設けるようにしてもよく、これ
により金属バンプ群２０を半導体装置１１の所定位置に
確実に配置させることができる。The semiconductor integrated circuit device according to the second embodiment uses a metal bump group 20 in which a number of metal bumps are arranged along the outer periphery of the semiconductor device 11 as a sealing agent intrusion prevention mechanism. . This metal bump group 2
Reference numeral 0 denotes the same height as the electrode metal bumps 13, and a sealing agent 19 for performing airtight flip-chip mounting of the semiconductor device 11 penetrates between the semiconductor device 11 and the multilayer MIC substrate 16, and It prevents sticking to the surface. The semiconductor device 11 may be provided with a groove at a position where the metal bump group 20 is arranged, so that the metal bump group 20 can be securely arranged at a predetermined position of the semiconductor device 11.
【００３２】次に、上記実施の形態２による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われる。すなわち、金属バンプ群２０を
半導体装置１１の所定位置に並べ、ハンダや導電性接着
剤を用いて接着し、ついで、この半導体装置１１を多層
ＭＩＣ基板１６上での実装位置を決定し、導電性接着
剤、ハンダ、または熱圧着も用いて接着し、その後、半
導体装置１１全体を封印剤１９で覆い被せて固定する
か、あるいは、半導体装置１１、金属バンプ群２０、多
層ＭＩＣ基板１６を全て熱圧着によって接着し、半導体
装置１１全体を封印剤１９で覆い被せて固定することに
より、実施の形態２による半導体集積回路装置が製造さ
れる。また、半導体装置１１を多層ＭＩＣ基板１６上に
搭載した後、半導体装置１１の上から封印剤１９を覆い
被せて、半導体装置１１、金属バンプ群２０、多層ＭＩ
Ｃ基板１６の全てをこの封印剤１９のみによって固定す
ることにより製造される。Next, the method of manufacturing the semiconductor integrated circuit device according to the second embodiment is performed in substantially the same manner as in the first embodiment. That is, the metal bump group 20 is arranged at a predetermined position on the semiconductor device 11 and bonded using solder or a conductive adhesive. Then, the mounting position of the semiconductor device 11 on the multilayer MIC substrate 16 is determined. Adhesion is also performed using an adhesive, solder, or thermocompression bonding. Thereafter, the entire semiconductor device 11 is covered and sealed with a sealing agent 19, or the semiconductor device 11, the metal bump group 20, and the multilayer MIC substrate 16 are all heated. The semiconductor integrated circuit device according to the second embodiment is manufactured by bonding the semiconductor device 11 by pressure bonding and covering and fixing the entire semiconductor device 11 with the sealing agent 19. After mounting the semiconductor device 11 on the multilayer MIC substrate 16, the semiconductor device 11 is covered with a sealing agent 19 from above, so that the semiconductor device 11, the metal bump group 20, the multilayer MI
It is manufactured by fixing all of the C substrate 16 with only the sealing agent 19.
【００３３】このように、実施の形態２による半導体集
積回路装置によれば、上記半導体装置１１の実装面側に
おいて、電極用金属バンプ１３より外側に、半導体装置
１１と多層ＭＩＣ基板１６との間から封印剤１９が侵入
して半導体装置１１の表面に付着することを防ぐ金属バ
ンプ群（封印剤侵入防止機構）２０を有してなるので、
この金属バンプ群２０によって半導体装置１１と多層Ｍ
ＩＣ基板１６との間からの封印剤１９の侵入を防止して
半導体装置１１と多層ＭＩＣ基板１６との間に空間１８
が形成されて封印剤１９が半導体装置１１の表面へ付着
することを防止でき、その結果、半導体装置１１の高周
波における性能の劣化を防ぐ気密フリップチップ実装を
実現することができるという効果がある。また、上記金
属バンプ群２０の個数を変えることによってあらゆる大
きさの半導体装置に適応することができるという汎用性
を有する効果もある。As described above, according to the semiconductor integrated circuit device of the second embodiment, between the semiconductor device 11 and the multilayer MIC substrate 16 on the mounting surface side of the semiconductor device 11 and outside the metal bumps 13 for electrodes. A metal bump group (sealing agent intrusion prevention mechanism) 20 that prevents the sealing agent 19 from entering and adhering to the surface of the semiconductor device 11.
The semiconductor device 11 and the multilayer M
The sealing agent 19 is prevented from entering the space between the IC substrate 16 and the space 18 between the semiconductor device 11 and the multilayer MIC substrate 16.
Is formed and the sealing agent 19 can be prevented from adhering to the surface of the semiconductor device 11, and as a result, there is an effect that an airtight flip-chip mounting that prevents deterioration of the performance of the semiconductor device 11 at high frequencies can be realized. Further, by changing the number of the metal bump groups 20, there is an effect of having versatility that it can be applied to semiconductor devices of all sizes.
【００３４】実施の形態３．図３は、この発明の実施の
形態３による半導体集積回路装置を示す断面図である。
図において、２２は中央部に開口部を有する多層ＭＩＣ
基板、２４は封印剤侵入防止機構としてのリング、ある
いは金属バンプ群であり、その他の符号は図１と同一ま
たは相当するものである。Embodiment 3 FIG. 3 is a sectional view showing a semiconductor integrated circuit device according to a third embodiment of the present invention.
In the figure, reference numeral 22 denotes a multilayer MIC having an opening at the center.
The substrate 24 is a ring or a group of metal bumps as a sealing agent intrusion prevention mechanism, and other reference numerals are the same as or correspond to those in FIG.
【００３５】この実施の形態３による半導体集積回路装
置は、多層ＭＩＣ基板として、半導体装置１１の実装位
置の中央部に開口部を設けた基板２２を用いたものであ
る。封印剤防止機構２４は、上記実施の形態１のリング
１２、または上記実施の形態２の金属バンプ群２０のい
ずれを使用してもよい。The semiconductor integrated circuit device according to the third embodiment uses a substrate 22 having an opening at the center of the mounting position of the semiconductor device 11 as a multilayer MIC substrate. The sealant preventing mechanism 24 may use either the ring 12 of the first embodiment or the metal bump group 20 of the second embodiment.
【００３６】次に、上記実施の形態３による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われるが、半導体装置１１を実装する前
に、多層ＭＩＣ基板２２には開口部を設けておく。Next, the method of manufacturing the semiconductor integrated circuit device according to the third embodiment is performed in substantially the same manner as in the first embodiment, but before mounting the semiconductor device 11, the multilayer MIC substrate 22 is mounted. Is provided with an opening.
【００３７】このように、実施の形態３による半導体集
積回路装置によれば、上記半導体装置１１の実装面側に
おいて封印剤侵入防止機構（リング／金属バンプ群）２
４を有してなるので、これにより、封印剤１９の侵入を
防止して半導体装置１１と多層ＭＩＣ基板１６との間に
空間１８が形成されて封印剤１９が半導体装置１１の表
面へ付着することを防止でき、その結果、半導体装置１
１の高周波における性能の劣化を防ぐ気密フリップチッ
プ実装を実現することができるという効果がある。ま
た、半導体装置１１とリング／金属バンプ群２４の間、
または、多層ＭＩＣ基板２２とリング／金属バンプ群２
４の間から染みだした封印剤１９は、全て多層ＭＩＣ基
板２２の開口部部分に入り込み、これにより、封印剤１
９が半導体装置１１と多層ＭＩＣ基板２２との間に侵入
して半導体装置１１表面に付着することを防止すること
ができる。As described above, according to the semiconductor integrated circuit device of the third embodiment, the sealing agent intrusion prevention mechanism (ring / metal bump group) 2 on the mounting surface side of the semiconductor device 11.
As a result, the space 18 is formed between the semiconductor device 11 and the multi-layer MIC substrate 16 so that the sealant 19 adheres to the surface of the semiconductor device 11. Can be prevented, and as a result, the semiconductor device 1
1 has the effect that airtight flip-chip mounting that prevents performance degradation at high frequencies can be realized. Further, between the semiconductor device 11 and the ring / metal bump group 24,
Alternatively, the multilayer MIC substrate 22 and the ring / metal bump group 2
4, all of the sealant 19 that has permeated out of the space between the multilayer MIC substrate 22 and the sealant 1
9 can be prevented from entering between the semiconductor device 11 and the multilayer MIC substrate 22 and adhering to the surface of the semiconductor device 11.
【００３８】実施の形態４．図４は、この発明の実施の
形態４による半導体集積回路装置を示す断面図である。
図において、２３は金属シールド、２４は封印剤侵入防
止機構としてのリング／金属バンプ群、２５はＧＮＤ線
であり、その他の符号は図１と同一または相当するもの
である。Embodiment 4 FIG. FIG. 4 is a sectional view showing a semiconductor integrated circuit device according to a fourth embodiment of the present invention.
In the figure, 23 is a metal shield, 24 is a ring / metal bump group as a sealant intrusion prevention mechanism, 25 is a GND line, and other symbols are the same as or correspond to those in FIG.
【００３９】この実施の形態４による半導体集積回路装
置は、半導体装置１１に対して側面メタライズによって
金属シールド２３でリング／金属バンプ群２４と半導体
装置１１の裏面（図４中、封印剤１９で覆われている側
の面）にある接地金属とを接続し、この半導体装置１１
をシールドしたものである。この半導体集積回路装置
は、半導体装置１１の裏面にある接地金属、金属シール
ド２３、リング／金属バンプ群２４を介して、多層ＭＩ
Ｃ基板１６の表面上にあるＧＮＤ線２５にアースしてい
る。In the semiconductor integrated circuit device according to the fourth embodiment, the ring / metal bump group 24 and the back surface of the semiconductor device 11 (covered with a sealing agent 19 in FIG. The semiconductor device 11 is connected to a ground metal on the
Is shielded. This semiconductor integrated circuit device has a multilayer MI via a ground metal, a metal shield 23, and a ring / metal bump group 24 on the back surface of the semiconductor device 11.
The GND line 25 on the surface of the C substrate 16 is grounded.
【００４０】次に、上記実施の形態４による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われるが、封印剤１９が被せられる前
に、半導体装置１１に対し金属スパッタ，または金属蒸
着によって金属シールド２３を形成しておく。Next, the method of manufacturing the semiconductor integrated circuit device according to the fourth embodiment is substantially the same as that of the first embodiment, except that the semiconductor device 11 is mounted on the semiconductor device 11 before the sealing agent 19 is covered. On the other hand, the metal shield 23 is formed by metal sputtering or metal evaporation.
【００４１】このように、実施の形態４による半導体集
積回路装置によれば、上記半導体装置１１の実装面側に
おいて封印剤侵入防止機構（リング／金属バンプ群）２
４を有してなるので、半導体装置１１と多層ＭＩＣ基板
１６との間に封印剤１９の侵入を防止して空間１８が形
成されて封印剤１９が半導体装置１１の表面へ付着する
ことを防止でき、これにより半導体装置１１の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
１１には金属シールド２３が形成されているため、この
金属シールド２３による半導体装置１１のシールド効
果、接地の強化が実現されるという効果もある。As described above, according to the semiconductor integrated circuit device of the fourth embodiment, the sealing agent intrusion prevention mechanism (ring / metal bump group) 2 on the mounting surface side of the semiconductor device 11.
4 prevents the sealing agent 19 from entering between the semiconductor device 11 and the multilayer MIC substrate 16 to form a space 18 and prevent the sealing agent 19 from adhering to the surface of the semiconductor device 11. Thus, there is an effect that an airtight flip-chip mounting for preventing the performance of the semiconductor device 11 at high frequencies from deteriorating can be realized. Further, since the metal shield 23 is formed in the semiconductor device 11, there is an effect that the shielding effect of the semiconductor device 11 and the enhancement of grounding are realized by the metal shield 23.
【００４２】実施の形態５．図５は、この発明の実施の
形態５による半導体集積回路装置を示す断面図である。
図において、７は上面に信号線５が形成された単層の高
周波集積回路基板（以下、「ＭＩＣ基板」という。）、
２６は信号線５上に形成される誘電体膜であり、その他
の符号は図１と同一または相当するものである。Embodiment 5 FIG. FIG. 5 is a sectional view showing a semiconductor integrated circuit device according to a fifth embodiment of the present invention.
In the drawing, reference numeral 7 denotes a single-layer high-frequency integrated circuit substrate (hereinafter, referred to as an “MIC substrate”) having a signal line 5 formed on an upper surface thereof;
Reference numeral 26 denotes a dielectric film formed on the signal line 5, and the other reference numerals are the same as or correspond to those in FIG.
【００４３】この実施の形態５による半導体集積回路装
置は、上面に信号線５が形成された単層のＭＩＣ基板７
上に半導体装置１１を実装したものであり、また、ＭＩ
Ｃ基板７には信号線５上には電極用金属バンプ１３と接
触する部分を除き、誘電体膜２６がコーティングされて
いる。この誘電体膜２６としては、ＳｉＯ2 膜などが使
用される。The semiconductor integrated circuit device according to the fifth embodiment has a single-layer MIC substrate 7 on which signal lines 5 are formed on the upper surface.
The semiconductor device 11 is mounted on the
The C substrate 7 is coated with a dielectric film 26 on the signal line 5 except for a portion in contact with the electrode metal bump 13. As the dielectric film 26, an SiO 2 film or the like is used.
【００４４】次に、上記実施の形態５による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われるが、ＭＩＣ基板７上に半導体装置
１１を実装する前に、ＭＩＣ基板７の信号線５上には、
電極用金属バンプ１３と接触される部分を除き、ＣＶＤ
法などで誘電体膜２６を形成しておく。Next, the method of manufacturing the semiconductor integrated circuit device according to the fifth embodiment is performed in substantially the same manner as in the first embodiment, but before the semiconductor device 11 is mounted on the MIC substrate 7. , On the signal line 5 of the MIC substrate 7,
Except for the portion that is in contact with the electrode metal bumps 13, CVD
The dielectric film 26 is formed by a method or the like.
【００４５】このように、実施の形態５による半導体集
積回路装置によれば、金属バンプ群２０を有してなるの
で、半導体装置１１と多層ＭＩＣ基板１６との間に封印
剤１９の侵入を防止して空間１８が形成されて封印剤１
９が半導体装置１１の表面へ付着することを防止でき、
その結果、半導体装置１１の高周波における性能の劣化
を防ぐ気密フリップチップ実装を実現することができる
という効果がある。また、信号線５上には、電極用金属
バンプ１３と接触される部分を除き、誘電体膜２６でコ
ーティングされているので、半導体装置１１とＭＩＣ基
板７との絶縁性がよくなるという効果もある。As described above, since the semiconductor integrated circuit device according to the fifth embodiment includes the metal bump group 20, the sealing agent 19 is prevented from entering between the semiconductor device 11 and the multilayer MIC substrate 16. The space 18 is formed and the sealing agent 1
9 can be prevented from adhering to the surface of the semiconductor device 11,
As a result, there is an effect that airtight flip-chip mounting that prevents deterioration of performance of the semiconductor device 11 at high frequencies can be realized. In addition, since the signal line 5 is coated with the dielectric film 26 except for a portion that is in contact with the metal bump 13 for an electrode, the insulating property between the semiconductor device 11 and the MIC substrate 7 is improved. .
【００４６】実施の形態６．図６は、この発明の実施の
形態６による半導体集積回路装置を示す断面図である。
この実施の形態６による半導体集積回路装置は、封印剤
侵入防止機構として、半導体装置１１に対して側面メタ
ライズによる金属シールド２３を用いたものである。こ
の金属シールド２３は、半導体装置１１と多層ＭＩＣ基
板１６との間を塞いでいるので、これが封印剤侵入防止
機構の役目を果たし、かつ、この金属シールド２３によ
って半導体装置１１の裏面にある接地金属と接続され
る。また、この半導体集積回路装置は、半導体装置１１
の裏面にある接地金属、金属シールド２３を介して、多
層ＭＩＣ基板１６の表面上にあるＧＮＤ線２５にアース
している。Embodiment 6 FIG. FIG. 6 is a sectional view showing a semiconductor integrated circuit device according to a sixth embodiment of the present invention.
The semiconductor integrated circuit device according to the sixth embodiment uses a metal shield 23 by side metallization on the semiconductor device 11 as a sealing agent intrusion prevention mechanism. Since the metal shield 23 closes the gap between the semiconductor device 11 and the multilayer MIC substrate 16, this serves as a sealing agent intrusion prevention mechanism, and the metal shield 23 serves as a ground metal on the back surface of the semiconductor device 11. Connected to Further, this semiconductor integrated circuit device includes a semiconductor device 11
Is grounded to the GND line 25 on the surface of the multilayer MIC substrate 16 via a ground metal and a metal shield 23 on the back surface of the multilayer MIC substrate 16.
【００４７】次に、上記実施の形態６による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われるが、封印剤１９が被せられる前
に、半導体装置１１に対し金属スパッタ，または金属蒸
着によって金属シールド２３を形成しておく。このと
き、金属が半導体装置１１と多層ＭＩＣ基板１６との隙
間に入り込んで半導体装置１１と多層ＭＩＣ基板１６と
の隙間を塞ぐ。Next, the method of manufacturing the semiconductor integrated circuit device according to the sixth embodiment is substantially the same as that of the first embodiment, except that the semiconductor device 11 is mounted on the semiconductor device 11 before the sealing agent 19 is covered. On the other hand, the metal shield 23 is formed by metal sputtering or metal evaporation. At this time, the metal enters the gap between the semiconductor device 11 and the multilayer MIC board 16 and closes the gap between the semiconductor device 11 and the multilayer MIC board 16.
【００４８】このように、実施の形態６による半導体集
積回路装置によれば、金属シールド２３によって半導体
装置１１と多層ＭＩＣ基板１６との隙間を塞いで、この
金属シールド２３が封印剤侵入防止機構となるので、こ
れにより、半導体装置１１と多層ＭＩＣ基板１６との間
に封印剤１９の侵入を防止して空間１８が形成されて封
印剤１９が半導体装置１１の表面へ付着することを防止
でき、その結果、半導体装置１１の高周波における性能
の劣化を防ぐ気密フリップチップ実装を実現することが
できるという効果がある。また、上記金属シールド２３
によって半導体装置１１のシールド効果、接地の強化が
実現されるという効果もある。As described above, according to the semiconductor integrated circuit device of the sixth embodiment, the gap between semiconductor device 11 and multi-layer MIC substrate 16 is closed by metal shield 23, and this metal shield 23 has a sealing agent intrusion prevention mechanism. As a result, it is possible to prevent the sealing agent 19 from entering between the semiconductor device 11 and the multilayer MIC substrate 16, thereby forming a space 18 and preventing the sealing agent 19 from adhering to the surface of the semiconductor device 11, As a result, there is an effect that airtight flip-chip mounting that prevents deterioration of performance of the semiconductor device 11 at high frequencies can be realized. The metal shield 23
This also has the effect that the shielding effect of the semiconductor device 11 and the strengthening of the ground are realized.
【００４９】実施の形態７．図７は、この発明の実施の
形態７による半導体集積回路装置を示す断面図である。
図において、２１は溝を有する多層ＭＩＣ基板、２７は
半導体装置１１の実装位置における外周付近に設けた樹
脂トラップ用溝であり、その他の符号は図１と同一また
は相当するものである。Embodiment 7 FIG. FIG. 7 is a sectional view showing a semiconductor integrated circuit device according to a seventh embodiment of the present invention.
In the figure, 21 is a multilayer MIC substrate having a groove, 27 is a resin trap groove provided near the outer periphery at the mounting position of the semiconductor device 11, and the other reference numerals are the same as or correspond to those in FIG.
【００５０】この実施の形態７による半導体集積回路装
置は、半導体装置１１の実装位置の外周付近に溝２７を
設けた多層ＭＩＣ基板２１を用いたものである。この樹
脂トラップ用溝２７は、電極用金属バンプ１３と封印剤
侵入防止機構としての金属バンプ群２０との間において
環状に形成されている。The semiconductor integrated circuit device according to the seventh embodiment uses a multilayer MIC substrate 21 having a groove 27 provided near the outer periphery of the mounting position of the semiconductor device 11. The resin trap groove 27 is formed annularly between the electrode metal bump 13 and the metal bump group 20 as a sealing agent intrusion prevention mechanism.
【００５１】次に、上記実施の形態７による半導体集積
回路装置の製造方法としては、上記実施の形態１の場合
とほぼ同様に行われるが、半導体装置１１を実装する前
に、多層ＭＩＣ基板２１に樹脂トラップ用溝２７を設け
ておく。Next, the method of manufacturing the semiconductor integrated circuit device according to the seventh embodiment is substantially the same as that of the first embodiment, but before mounting the semiconductor device 11, the multilayer MIC substrate 21 Is provided with a groove 27 for resin trap.
【００５２】このように、上記実施の形態７による半導
体集積回路装置によれば、上記半導体装置１１の実装面
側において封印剤侵入防止機構としての金属バンプ群２
０を有してなるので、半導体装置１１と多層ＭＩＣ基板
１６との間に封印剤１９の侵入を防止して空間１８が形
成されて封印剤１９が半導体装置１１の表面へ付着する
ことを防止でき、その結果、半導体装置１１の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
１１と金属バンプ群２０の間、または、多層ＭＩＣ基板
２１と金属バンプ群２０の間から染みだした封印剤１９
は全て樹脂トラップ用溝２７に入り込み、これにより、
封印剤１９が半導体装置１１と多層ＭＩＣ基板２１との
間に侵入して半導体装置１１表面に付着することを防止
することができる。As described above, according to the semiconductor integrated circuit device of the seventh embodiment, the metal bump group 2 as a sealing agent intrusion prevention mechanism is provided on the mounting surface side of the semiconductor device 11.
0, the sealing agent 19 is prevented from entering between the semiconductor device 11 and the multilayer MIC substrate 16 to form a space 18 and prevent the sealing agent 19 from adhering to the surface of the semiconductor device 11. As a result, there is an effect that airtight flip-chip mounting that prevents deterioration of the performance of the semiconductor device 11 at high frequencies can be realized. In addition, the sealing agent 19 that has permeated between the semiconductor device 11 and the metal bump group 20 or between the multilayer MIC substrate 21 and the metal bump group 20.
All enter the resin trap groove 27, thereby
It is possible to prevent the sealing agent 19 from entering between the semiconductor device 11 and the multilayer MIC substrate 21 and adhering to the surface of the semiconductor device 11.
【００５３】[0053]
【発明の効果】本発明に係る半導体集積回路装置によれ
ば、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有してなるので、これにより、この封印剤
侵入防止機構によって半導体装置とＭＩＣ基板との間か
らの封印剤の侵入を防止して半導体装置とＭＩＣ基板と
の間に空間が形成されて封印剤が半導体装置の表面へ付
着することを防止でき、その結果、半導体装置の高周波
における性能の劣化を防ぐ気密フリップチップ実装を実
現するものが得られるという効果がある。According to the semiconductor integrated circuit device of the present invention, the semiconductor device mounted on a high-frequency integrated circuit board is covered with a sealing agent to realize airtight flip-chip mounting. On the mounting surface side of the semiconductor device, a metal bump for an electrode formed at a position corresponding to the electrode pad on the high-frequency integrated circuit board, and outside the metal bump for the electrode, between the semiconductor device and the high-frequency integrated circuit board. A sealing agent intrusion prevention mechanism for preventing the sealing agent from intruding, thereby preventing the sealing agent from intruding between the semiconductor device and the MIC substrate by the sealing agent intrusion prevention mechanism. As a result, a space is formed between the semiconductor device and the MIC substrate to prevent the sealing agent from adhering to the surface of the semiconductor device. As a result, the semiconductor device has poor performance at high frequencies. There is an effect that can be obtained which realizes the hermetic flip chip mounting prevented.
【００５４】また、上記高周波集積回路基板が、上記半
導体装置の実装位置における中央部に開口部を設けたも
の、あるいは外周部に封印剤トラップ用溝を設けた場
合、半導体装置と封印剤侵入防止機構の間、または、Ｍ
ＩＣ基板と封印剤侵入防止機構の間から染みだした封印
剤は全てＭＩＣ基板の開口部部分、あるいは溝に入り込
み、これにより、封印剤が半導体装置とＭＩＣ基板との
間に侵入し、半導体装置表面に付着することを防止でき
るという効果がある。In the case where the high-frequency integrated circuit board has an opening at the center in the mounting position of the semiconductor device or a groove for a sealant trap on the outer periphery, the semiconductor device and the sealant are prevented from entering. During the mechanism or M
All of the sealant that has permeated between the IC substrate and the sealant intrusion prevention mechanism enters the opening or groove of the MIC substrate, whereby the sealant penetrates between the semiconductor device and the MIC substrate, and There is an effect that adhesion to the surface can be prevented.
【００５５】また、上記半導体装置が、側面メタライズ
によって金属シールドを形成したものである場合、この
金属シールドによる半導体装置シールド効果、および接
地の強化が実現されるという効果がある。When the semiconductor device has a metal shield formed by side metallization, there is an effect that the shield effect of the semiconductor device by the metal shield and the strengthening of the ground are realized.
【００５６】また、上記高周波集積回路基板が、上記電
極パッドより外側の基板表面に誘電体膜をコーティング
したものである場合、半導体装置とＭＩＣ基板との絶縁
性がよくなるという効果がある。Further, when the high-frequency integrated circuit substrate has a substrate surface outside the electrode pads coated with a dielectric film, there is an effect that the insulation between the semiconductor device and the MIC substrate is improved.
【００５７】一方、本発明に係る半導体集積回路装置の
製造方法によれば、高周波集積回路基板上に実装した半
導体装置に封印剤を覆い被せて気密フリップチップ実装
を実現している半導体集積回路装置の製造方法におい
て、上記半導体装置の実装面側に、上記高周波集積回路
基板上の電極パッドに対応して形成する電極用金属バン
プと、該電極用金属バンプの外周部に、上記封印剤が半
導体装置と高周波集積回路基板との間に侵入して半導体
装置の表面に付着することを防ぐ封印剤侵入防止機構と
を有してなり、上記高周波集積回路基板に対する上記半
導体装置の実装位置を決定した後、該半導体装置の実装
面側を該高周波集積回路基板上に対向させて該半導体装
置を該高周波集積回路基板上に載せて、その電極用金属
バンプ，および封印剤侵入防止機構を介して熱圧着，導
電性接着剤，またはハンダを用いて該半導体装置を該高
周波集積回路基板上に接着して該半導体装置の上から封
印剤を覆い被せて固定するものであるので、封印剤の侵
入を防止して半導体装置とＭＩＣ基板との間に空間が形
成されて封印剤が半導体装置の表面へ付着することを防
止でき、その結果、半導体装置の高周波における性能の
劣化を防ぐ気密フリップチップ実装を実現することがで
きるという効果がある。On the other hand, according to the method of manufacturing a semiconductor integrated circuit device according to the present invention, a semiconductor integrated circuit device mounted on a high-frequency integrated circuit board is covered with a sealing agent to realize hermetic flip-chip mounting. In the manufacturing method, the metal bump for an electrode formed corresponding to the electrode pad on the high-frequency integrated circuit board is formed on the mounting surface side of the semiconductor device, and the sealing agent is formed on the outer periphery of the metal bump for the electrode. A sealing agent intrusion prevention mechanism for preventing the semiconductor device from invading between the device and the high-frequency integrated circuit board and adhering to the surface of the semiconductor device, and the mounting position of the semiconductor device with respect to the high-frequency integrated circuit board is determined. Thereafter, the semiconductor device is mounted on the high-frequency integrated circuit board with the mounting surface side of the semiconductor device facing the high-frequency integrated circuit board, and the metal bumps for the electrodes and the sealing are performed. The semiconductor device is adhered to the high-frequency integrated circuit board using thermocompression bonding, a conductive adhesive, or solder via an intrusion prevention mechanism, and a sealing agent is covered and fixed from above the semiconductor device. Therefore, it is possible to prevent the sealing agent from invading and form a space between the semiconductor device and the MIC substrate, thereby preventing the sealing agent from adhering to the surface of the semiconductor device. As a result, the performance of the semiconductor device at high frequencies is deteriorated. This has the effect that airtight flip-chip mounting can be realized.
【００５８】また、上記高周波集積回路基板に対する上
記半導体装置の実装位置を決定した後、該半導体装置の
実装面側を該高周波集積回路基板上に対向させて該半導
体装置を該高周波集積回路基板上に載せて、該半導体装
置の上から封印剤を覆い被せて該封印剤のみによって固
定することにより製造する場合、各種接着剤、ハンダな
どによる接着の工程が不必要であるため製造工程を削減
することができるという効果を有する。After the mounting position of the semiconductor device with respect to the high-frequency integrated circuit board is determined, the semiconductor device is mounted on the high-frequency integrated circuit board with the mounting surface of the semiconductor device facing the high-frequency integrated circuit board. In the case where the semiconductor device is manufactured by covering the semiconductor device with a sealing agent over the semiconductor device and fixing the semiconductor device only with the sealing agent, the number of manufacturing steps is reduced because the bonding process using various adhesives and solder is unnecessary. It has the effect of being able to.
【図１】 実施の形態１による半導体集積回路装置を示
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。1A and 1B show a semiconductor integrated circuit device according to a first embodiment, FIG. 1A is a schematic diagram showing a main configuration, and FIG.
It is sectional drawing.
【図２】 実施の形態２による半導体集積回路装置を示
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。2A and 2B show a semiconductor integrated circuit device according to a second embodiment, in which FIG. 2A is a schematic diagram showing a main configuration, and FIG.
It is sectional drawing.
【図３】 実施の形態３による半導体集積回路装置を示
す断面図である。FIG. 3 is a sectional view showing a semiconductor integrated circuit device according to a third embodiment;
【図４】 実施の形態４による半導体集積回路装置を示
す断面図である。FIG. 4 is a sectional view showing a semiconductor integrated circuit device according to a fourth embodiment;
【図５】 実施の形態５による半導体集積回路装置を示
す断面図である。FIG. 5 is a sectional view showing a semiconductor integrated circuit device according to a fifth embodiment.
【図６】 実施の形態６による半導体集積回路装置を示
す断面図である。FIG. 6 is a sectional view showing a semiconductor integrated circuit device according to a sixth embodiment.
【図７】 実施の形態７による半導体集積回路装置を示
す断面図である。FIG. 7 is a sectional view showing a semiconductor integrated circuit device according to a seventh embodiment.
【図８】 従来の半導体集積回路装置を示し、同図(a)
は、断面図、同図(b) は、主要構成を示す模式図であ
る。FIG. 8 shows a conventional semiconductor integrated circuit device, and FIG.
Is a cross-sectional view, and FIG. 2B is a schematic view showing a main configuration.
１ 半導体装置、３ 電極用金属バンプ、４ 電極用金
パッド、５ 信号線、６ 封印剤、７ 高周波集積回路
基板（ＭＩＣ基板）、１１ 半導体装置、１２ リング
（封印剤侵入防止機構）、１３ 電極用金属バンプ、１
４ 電極パッド、１５ 信号線、１６ 多層高周波集積
回路基板（多層ＭＩＣ基板）、１７ バイアホール、１
８ 空間、１９ 封印剤、２０ 金属バンプ群（封印剤
侵入防止機構）、２１ 溝を有する多層ＭＩＣ基板、２
２ 開口部を有する多層ＭＩＣ基板、２３ 金属シール
ド、２４ リング／バンプ群（封印剤侵入防止機構）、
２５ ＧＮＤ線、２６ 誘電体膜、２７ 樹脂トラップ
用溝。REFERENCE SIGNS LIST 1 semiconductor device, 3 electrode metal bump, 4 electrode gold pad, 5 signal line, 6 sealant, 7 high frequency integrated circuit board (MIC substrate), 11 semiconductor device, 12 ring (sealing agent intrusion prevention mechanism), 13 electrodes Metal bump for 1
4 electrode pads, 15 signal lines, 16 multilayer high frequency integrated circuit board (multilayer MIC board), 17 via holes, 1
Reference Signs List 8 space, 19 sealing agent, 20 metal bump group (sealing agent intrusion prevention mechanism), 21 multilayer MIC substrate having groove, 2
2 Multilayer MIC substrate with opening, 23 metal shield, 24 ring / bump group (sealing agent intrusion prevention mechanism),
25 GND line, 26 dielectric film, 27 groove for resin trap.
Claims (10)
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応した位置に形成する電極用金属バ
ンプと、 該電極用金属バンプより外側に、半導体装置と高周波集
積回路基板との間から上記封印剤が侵入してくることを
防ぐ封印剤侵入防止機構とを有してなることを特徴とす
る半導体集積回路装置。1. A semiconductor integrated circuit device in which a semiconductor device mounted on a high-frequency integrated circuit substrate is covered with a sealing agent to realize airtight flip-chip mounting, wherein the high-frequency integrated circuit is mounted on a mounting surface side of the semiconductor device. A metal bump for an electrode formed at a position corresponding to the electrode pad on the substrate; and a seal for preventing the sealing agent from intruding from between the semiconductor device and the high-frequency integrated circuit board outside the metal bump for the electrode. A semiconductor integrated circuit device, comprising: an agent intrusion prevention mechanism.
おいて、 上記封印剤侵入防止機構は、熱可塑性樹脂，セラミッ
ク，または金属からなるものであることを特徴とする半
導体集積回路装置。2. The semiconductor integrated circuit device according to claim 1, wherein said sealing agent intrusion prevention mechanism is made of a thermoplastic resin, ceramic, or metal.
路装置において、 上記高周波集積回路基板は、信号線路を内部に保持する
多層構造のものであることを特徴とする半導体集積回路
装置。3. The semiconductor integrated circuit device according to claim 1, wherein the high-frequency integrated circuit substrate has a multilayer structure in which a signal line is held.
導体集積回路装置において、 上記高周波集積回路基板は、上記半導体装置の実装位置
における中央部に開口部を設けたものであることを特徴
とする半導体集積回路装置。4. The semiconductor integrated circuit device according to claim 1, wherein the high-frequency integrated circuit board has an opening at a center of a mounting position of the semiconductor device. Semiconductor integrated circuit device.
導体集積回路装置において、 上記半導体装置は、側面メタライズによって金属シール
ドを形成したものであることを特徴とする半導体集積回
路装置。5. The semiconductor integrated circuit device according to claim 1, wherein the semiconductor device has a metal shield formed by side metallization.
導体集積回路装置において、 上記高周波集積回路基板は、上記電極パッドより外側の
基板表面に誘電体膜をコーティングしたものであること
を特徴とする半導体集積回路装置。6. The semiconductor integrated circuit device according to claim 1, wherein the high-frequency integrated circuit substrate has a substrate surface outside the electrode pads coated with a dielectric film. Semiconductor integrated circuit device.
導体集積回路装置において、 上記封印剤侵入防止機構は、上記高周波集積回路基板上
に実装した該半導体装置に対して側面メタライズによっ
て形成した金属シールドからなるものであることを特徴
とする半導体集積回路装置。7. The semiconductor integrated circuit device according to claim 1, wherein the sealing agent intrusion prevention mechanism is formed by side metallization of the semiconductor device mounted on the high frequency integrated circuit board. A semiconductor integrated circuit device comprising a metal shield.
導体集積回路装置において、 上記高周波集積回路基板は、上記半導体基板の実装位置
における外周部に封印剤トラップ用溝を設けたものであ
ることを特徴とする半導体集積回路装置。8. The semiconductor integrated circuit device according to claim 1, wherein the high-frequency integrated circuit substrate has a sealant trap groove formed in an outer peripheral portion at a mounting position of the semiconductor substrate. A semiconductor integrated circuit device characterized by the above-mentioned.
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置の製造方法において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応して形成する電極用金属バンプ
と、該電極用金属バンプの外周部に、上記封印剤が半導
体装置と高周波集積回路基板との間に侵入して半導体装
置の表面に付着することを防ぐ封印剤侵入防止機構とを
有してなり、 上記高周波集積回路基板に対する上記半導体装置の実装
位置を決定した後、該半導体装置の実装面側を該高周波
集積回路基板上に対向させて該半導体装置を該高周波集
積回路基板上に載せて、その電極用金属バンプ，および
封印剤侵入防止機構を介して熱圧着，導電性接着剤，ま
たはハンダを用いて該半導体装置を該高周波集積回路基
板上に接着して該半導体装置の上から封印剤を覆い被せ
て固定することを特徴とする半導体集積回路装置の製造
方法。9. A method of manufacturing a semiconductor integrated circuit device in which a sealing agent is covered over a semiconductor device mounted on a high-frequency integrated circuit substrate to realize airtight flip-chip mounting. An electrode metal bump formed corresponding to an electrode pad on a high-frequency integrated circuit board, and the sealing agent penetrates between the semiconductor device and the high-frequency integrated circuit board at an outer peripheral portion of the electrode metal bump. A sealing agent intrusion prevention mechanism for preventing the semiconductor device from adhering to the surface of the high frequency integrated circuit board. After the mounting position of the semiconductor device with respect to the high frequency integrated circuit board is determined, the mounting surface side of the semiconductor device is moved to the high frequency integrated circuit board. The semiconductor device is placed on the high-frequency integrated circuit board so as to face upward, and is subjected to thermocompression bonding, conductive adhesive, or solder via the metal bumps for the electrodes and the sealing agent intrusion prevention mechanism. The method of manufacturing a semiconductor integrated circuit device characterized by adhering said semiconductor device to said high-frequency integrated circuit substrate to fix overmolded a seal agent from the top of the semiconductor device used.
体装置に封印剤を覆い被せて気密フリップチップ実装を
実現している半導体集積回路装置の製造方法において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応して形成する電極用金属バンプ
と、該電極用金属バンプの外周部に、上記封印剤が半導
体装置と高周波集積回路基板との間に侵入して半導体装
置の表面に付着することを防ぐ封印剤侵入防止機構とを
有してなり、 上記高周波集積回路基板に対する上記半導体装置の実装
位置を決定した後、該半導体装置の実装面側を該高周波
集積回路基板上に対向させて該半導体装置を該高周波集
積回路基板上に載せて、該半導体装置の上から封印剤を
覆い被せて該封印剤のみによって固定することを特徴と
する半導体集積回路装置の製造方法。10. A method of manufacturing a semiconductor integrated circuit device in which a sealing agent is covered over a semiconductor device mounted on a high-frequency integrated circuit substrate to realize airtight flip-chip mounting. An electrode metal bump formed corresponding to an electrode pad on a high-frequency integrated circuit board, and the sealing agent penetrates between the semiconductor device and the high-frequency integrated circuit board at an outer peripheral portion of the electrode metal bump. A sealing agent intrusion prevention mechanism for preventing the semiconductor device from adhering to the surface of the high frequency integrated circuit board. After the mounting position of the semiconductor device with respect to the high frequency integrated circuit board is determined, the mounting surface of the semiconductor device is moved to the high frequency integrated circuit board. The semiconductor device is mounted on the high-frequency integrated circuit substrate so as to face upward, and a sealing agent is covered from above the semiconductor device and fixed only by the sealing agent. Method for producing a body integrated circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17808297A JP3538526B2 (en) | 1997-07-03 | 1997-07-03 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17808297A JP3538526B2 (en) | 1997-07-03 | 1997-07-03 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126645A true JPH1126645A (en) | 1999-01-29 |
| JP3538526B2 JP3538526B2 (en) | 2004-06-14 |
Family
ID=16042319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17808297A Expired - Fee Related JP3538526B2 (en) | 1997-07-03 | 1997-07-03 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538526B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013024A2 (en) | 2005-07-25 | 2007-02-01 | Nxp B.V. | Flip-chip package with air cavity |
| JP2009218467A (en) * | 2008-03-12 | 2009-09-24 | Nec Electronics Corp | Semiconductor device |
| CN101978445A (en) * | 2008-03-18 | 2011-02-16 | 日东电工株式会社 | Permanent magnet and method for manufacturing the same |
| KR101197189B1 (en) * | 2010-05-04 | 2012-11-02 | (주)와이솔 | Chip package and method of manufacturing the same |
| JP2013536586A (en) * | 2010-08-25 | 2013-09-19 | エプコス アーゲー | Electronic component and manufacturing method thereof |
| JP2014017429A (en) * | 2012-07-11 | 2014-01-30 | Murata Mfg Co Ltd | Electronic component and manufacturing method of the same |
| JP2015111735A (en) * | 2015-03-05 | 2015-06-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2021097170A (en) * | 2019-12-18 | 2021-06-24 | 日亜化学工業株式会社 | Light-emitting element and light-emitting device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451144U (en) * | 1990-09-03 | 1992-04-30 | ||
| JPH06204291A (en) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | Semiconductor device |
| JPH077105A (en) * | 1993-06-16 | 1995-01-10 | Sony Corp | Semiconductor element and resin sealed semiconductor device |
| JPH08153753A (en) * | 1994-11-28 | 1996-06-11 | Kyocera Corp | Semiconductor element mounting method |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
-
1997
- 1997-07-03 JP JP17808297A patent/JP3538526B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451144U (en) * | 1990-09-03 | 1992-04-30 | ||
| JPH06204291A (en) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | Semiconductor device |
| JPH077105A (en) * | 1993-06-16 | 1995-01-10 | Sony Corp | Semiconductor element and resin sealed semiconductor device |
| JPH08153753A (en) * | 1994-11-28 | 1996-06-11 | Kyocera Corp | Semiconductor element mounting method |
| JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013024A2 (en) | 2005-07-25 | 2007-02-01 | Nxp B.V. | Flip-chip package with air cavity |
| WO2007013024A3 (en) * | 2005-07-25 | 2007-05-31 | Koninkl Philips Electronics Nv | Flip-chip package with air cavity |
| US8153480B2 (en) | 2005-07-25 | 2012-04-10 | Nxp B.V. | Air cavity package for flip-chip |
| JP2009218467A (en) * | 2008-03-12 | 2009-09-24 | Nec Electronics Corp | Semiconductor device |
| CN101978445A (en) * | 2008-03-18 | 2011-02-16 | 日东电工株式会社 | Permanent magnet and method for manufacturing the same |
| KR101197189B1 (en) * | 2010-05-04 | 2012-11-02 | (주)와이솔 | Chip package and method of manufacturing the same |
| JP2013536586A (en) * | 2010-08-25 | 2013-09-19 | エプコス アーゲー | Electronic component and manufacturing method thereof |
| US9382110B2 (en) | 2010-08-25 | 2016-07-05 | Epcos Ag | Component and method for producing a component |
| JP2014017429A (en) * | 2012-07-11 | 2014-01-30 | Murata Mfg Co Ltd | Electronic component and manufacturing method of the same |
| JP2015111735A (en) * | 2015-03-05 | 2015-06-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2021097170A (en) * | 2019-12-18 | 2021-06-24 | 日亜化学工業株式会社 | Light-emitting element and light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3538526B2 (en) | 2004-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492194B1 (en) | Method for the packaging of electronic components | |
| US7518201B2 (en) | Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method | |
| JP3420748B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5448106A (en) | Thin semiconductor integrated circuit device assembly | |
| JPH11251866A (en) | Chip element and manufacture of the same | |
| JPH1155066A (en) | Surface elastic wave device and its producing method | |
| JP3483720B2 (en) | Semiconductor device | |
| JPH07307416A (en) | Mounting of semiconductor chip and semiconductor device | |
| KR101016531B1 (en) | Printed circuit board and fabrication method thereof | |
| JP2003273571A (en) | High-frequency module for shielding inter-element radio wave interference | |
| JP2001094390A (en) | Surface acoustic wave device and its manufacturing method | |
| JP3538526B2 (en) | Semiconductor integrated circuit device | |
| JPH0831988A (en) | Sealing structure of tape carrier package | |
| JP2004153412A (en) | Surface acoustic wave device and manufacturing method thereof | |
| JPH0818390A (en) | Surface acoustic wave device | |
| JP2003163341A (en) | Solid state imaging device | |
| JP2003229533A (en) | Semiconductor device and method for manufacturing same | |
| JP3141020B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2703908B2 (en) | Compound semiconductor device | |
| KR100401018B1 (en) | attaching method of wafer for semiconductor package | |
| JP2001118957A (en) | Semiconductor device | |
| US20230197548A1 (en) | Method for fabricating electronic package structure | |
| JP2006279483A (en) | Surface acoustic wave device of surface mount type | |
| JP3670863B2 (en) | Semiconductor device | |
| JPH0287655A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |