JPH11265958A - Formation of semiconductor package - Google Patents

Formation of semiconductor package

Info

Publication number
JPH11265958A
JPH11265958A JP6728398A JP6728398A JPH11265958A JP H11265958 A JPH11265958 A JP H11265958A JP 6728398 A JP6728398 A JP 6728398A JP 6728398 A JP6728398 A JP 6728398A JP H11265958 A JPH11265958 A JP H11265958A
Authority
JP
Japan
Prior art keywords
substrate
resin
gas
ceramic substrate
resin wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6728398A
Other languages
Japanese (ja)
Inventor
Yasuaki Yasumoto
恭章 安本
Yasushi Iyogi
靖 五代儀
Hideki Yamaguchi
秀樹 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP6728398A priority Critical patent/JPH11265958A/en
Publication of JPH11265958A publication Critical patent/JPH11265958A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

PROBLEM TO BE SOLVED: To prevent the defective adhesion and peeling between the respective surfaces and the bonding layers of a ceramics substrate and a resin wiring substrate and to improve the yield rate. SOLUTION: In a semiconductor package, wherein a resin wiring substrate 30 is laminated on a ceramics substrate 10 through a bonding layer and a compound ceramics/resin substrate is utilized, surface activating process is performed on the surface of the ceramics substrate 10 and the surface of the resin wiring substrate 30. The surface activating process is performed by etching such as reactive sputter etching. The surface activating process is performed by the plasma using the gas such as SF6 gas and CF4 gas. For the formation of the plasma, microwaves, helicon waves and the like are used. Furthermore, in the surface activating process, the substrate temperature is adjusted in the range of -40 deg.-250 deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体パッケージの
形成方法に関する。特に本発明は、セラミックス基板に
接着層を介在して樹脂配線基板が張り合わされ、セラミ
ックス基板の端子と樹脂配線基板の端子との間が突起電
極を介在して電気的に接続された半導体パッケージの形
成方法に関する。さらに、本発明は、このような半導体
パッケージに半導体素子が実装された半導体装置に関す
る。
The present invention relates to a method for forming a semiconductor package. In particular, the present invention provides a semiconductor package in which a resin wiring substrate is bonded to a ceramic substrate with an adhesive layer interposed therebetween, and terminals between the ceramic substrate and the resin wiring substrate are electrically connected to each other via a protruding electrode. It relates to a forming method. Further, the present invention relates to a semiconductor device in which a semiconductor element is mounted on such a semiconductor package.

【0002】[0002]

【従来の技術】高い放熱性を有ししかも多端子化に好適
な半導体パッケージとして、セラミックス・樹脂複合基
板を利用した半導体パッケージが開発されている。この
種の半導体パッケージは、セラミックス基板と樹脂配線
基板とを張り合わせ、セラミックス基板の端子と樹脂配
線基板の端子との間を電気的に接続する。
2. Description of the Related Art A semiconductor package using a ceramic / resin composite substrate has been developed as a semiconductor package having high heat dissipation and suitable for increasing the number of terminals. In this type of semiconductor package, a ceramic substrate and a resin wiring substrate are bonded to each other, and the terminals of the ceramic substrate and the terminals of the resin wiring substrate are electrically connected.

【0003】セラミックス基板は表面に端子が形成され
たセラミックスグリーンシートを脱脂、焼成することに
より形成される。樹脂配線基板においては、樹脂フィル
ムのセラミックス基板に張り合わされる表面に端子が形
成され、樹脂フィルムの他の表面には配線が形成され
る。
The ceramic substrate is formed by degrease and firing a ceramic green sheet having terminals formed on the surface. In the resin wiring board, terminals are formed on the surface of the resin film that is bonded to the ceramic substrate, and wiring is formed on the other surface of the resin film.

【0004】セラミックス基板と樹脂配線基板との間の
張り合わせには接着層が使用される。接着層は、セラミ
ックス基板と樹脂配線基板との間に塗布、積層などの方
法により形成された後、熱圧着プロセスによりセラミッ
クス基板と樹脂配線基板との間を機械的に接合する。熱
圧着プロセスは、接着面に対して垂直な方向から約0.2M
Pa-15MPaの圧力で加圧しつつ、約250℃の温度で加熱を
行い、完全な接着状態を確保している。
[0004] An adhesive layer is used for bonding between the ceramic substrate and the resin wiring substrate. The adhesive layer is formed between the ceramic substrate and the resin wiring substrate by a method such as coating or lamination, and then mechanically joined between the ceramic substrate and the resin wiring substrate by a thermocompression bonding process. The thermocompression process is about 0.2M from the direction perpendicular to the bonding surface
Heating is performed at a temperature of about 250 ° C while applying pressure at a pressure of Pa-15MPa to ensure a perfect adhesion state.

【0005】セラミックス基板の端子と樹脂配線基板の
端子との間の電気的な接続には突起電極が使用される。
突起電極には導電性ペースト、半田等が使用される。
[0005] Protruding electrodes are used for electrical connection between the terminals of the ceramic substrate and the terminals of the resin wiring substrate.
A conductive paste, solder, or the like is used for the protruding electrodes.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前述の
セラミックス・樹脂複合基板を利用した半導体パッケー
ジにおいては、以下の点について配慮がなされていな
い。
However, in the semiconductor package using the above-mentioned ceramic / resin composite substrate, no consideration is given to the following points.

【0007】半導体パッケージの製作中において、セラ
ミックス基板表面、樹脂配線基板表面にはそれぞれ有機
物、無機物などの汚染源が付着し、またこの汚染源を吸
着する結合層が生成される。これら汚染源、結合層は、
いずれも熱圧着プロセスの加熱によってセラミックス基
板表面と接着層との間の界面、樹脂配線基板と接着層と
の間の界面に気泡やふくれを発生させる。このため、界
面に剥がれや接着不良が発生し、半導体パッケージの製
造上の歩留まりが低下する。
During the manufacture of a semiconductor package, a contaminant such as an organic substance or an inorganic substance adheres to the surface of the ceramic substrate and the surface of the resin wiring board, respectively, and a bonding layer for absorbing the contaminant is formed. These sources of contamination, the bonding layer,
In both cases, bubbles and blisters are generated at the interface between the ceramic substrate surface and the adhesive layer and the interface between the resin wiring substrate and the adhesive layer by heating in the thermocompression bonding process. For this reason, peeling or poor adhesion occurs at the interface, and the production yield of the semiconductor package decreases.

【0008】前述の界面での剥がれ、接着不良はセラミ
ックス基板の端子と樹脂配線基板の端子との間の電気的
な接続不良を引き起こす原因にもなり、半導体装置の製
造上の歩留まりが同様に低下する。
The above-mentioned peeling and poor adhesion at the interface also cause poor electrical connection between the terminals of the ceramic substrate and the terminals of the resin wiring substrate, and the production yield of the semiconductor device similarly decreases. I do.

【0009】熱圧着プロセスにおいて加圧力、加熱温度
をいずれも増加すればある程度の接着力が得られるが、
逆に加圧力、加熱温度の増加はセラミックス基板の割れ
や、樹脂配線基板の変形、亀裂又は変質を招くことにな
る。
In the thermocompression bonding process, a certain amount of adhesive strength can be obtained by increasing both the pressing force and the heating temperature.
Conversely, an increase in the pressing force and the heating temperature causes cracking of the ceramic substrate and deformation, cracking or deterioration of the resin wiring substrate.

【0010】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、セラミックス
基板と接着層との間、樹脂配線基板と接着層との間の剥
がれや接着不良を防止し、製造上の歩留まりが向上でき
る半導体パッケージの形成方法を提供することである。
The present invention has been made to solve the above problems. Accordingly, an object of the present invention is to provide a method of forming a semiconductor package which can prevent peeling or poor adhesion between a ceramic substrate and an adhesive layer and between a resin wiring substrate and an adhesive layer, and can improve the production yield. That is.

【0011】さらに、本発明の目的は、セラミックス基
板の割れ、樹脂配線基板の変形等を防止し、製造上の歩
留まりが向上できる半導体パッケージの形成方法を提供
することである。
It is a further object of the present invention to provide a method of forming a semiconductor package capable of preventing cracking of a ceramic substrate, deformation of a resin wiring substrate, and the like, and improving the production yield.

【0012】さらに、本発明の目的は、セラミックス基
板の端子と樹脂配線基板の端子との間の導通不良を防止
し、製造上の歩留まりが向上できる半導体装置の形成方
法を提供することである。
It is a further object of the present invention to provide a method of forming a semiconductor device capable of preventing poor conduction between terminals of a ceramic substrate and terminals of a resin wiring substrate and improving the production yield.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、この発明は、半導体パッケージの形成方法におい
て、それぞれ表面に端子が配設されたセラミックス基板
及び樹脂配線基板を形成する工程と、セラミックス基板
表面、樹脂配線基板表面にそれぞれ表面活性化処理を行
う工程と、セラミックス基板表面に接着層を介在して樹
脂配線基板表面を張り合わせるとともに、セラミックス
基板の端子と樹脂配線基板の端子との間を突起電極を介
在して電気的に接続する工程と、を備えたことを特徴と
する。
In order to solve the above-mentioned problems, the present invention relates to a method of forming a semiconductor package, comprising the steps of forming a ceramic substrate and a resin wiring substrate each having terminals disposed on the surface thereof; A step of performing a surface activation treatment on the surface of the substrate and the surface of the resin wiring substrate, and bonding the surface of the resin wiring substrate with an adhesive layer interposed between the ceramic substrate surface and the terminal between the ceramic substrate terminal and the resin wiring substrate terminal. And electrically connecting them via a protruding electrode.

【0014】表面活性化処理は、SF6ガス、CF4ガス、O2
ガス、CHF3ガス、HFガス、Ar及びH2の混合ガス、BCl3
ス、HBrガスのうち、少なくとも一種類のガスを使用し
たプラズマにより行われる。プラズマの生成には、マイ
クロ波、高周波、ヘリコン波、誘導結合のうち、少なく
とも一種類が併用される。さらに、表面活性化処理は-4
0℃〜250℃の基板温度範囲内において行われることが好
ましい。
The surface activation treatment includes SF 6 gas, CF 4 gas, O 2
This is performed by plasma using at least one of gas, CHF 3 gas, HF gas, a mixed gas of Ar and H 2 , BCl 3 gas, and HBr gas. At least one of microwave, high frequency, helicon wave, and inductive coupling is used in combination for plasma generation. Furthermore, the surface activation treatment is -4
It is preferable that the heating is performed within a substrate temperature range of 0 ° C. to 250 ° C.

【0015】前述の半導体パッケージにはワイヤボンデ
ィング方式又はフリップチップ方式により半導体素子
(半導体チップ)が実装され、半導体装置が組み立てら
れる。この半導体装置は半導体パッケージのセラミック
ス基板裏面の端子と外部機器との間を半田ボールで電気
的にかつ機械的に接続するBGA(Ball Grid Array)構造
で形成されることが好ましい。
A semiconductor element (semiconductor chip) is mounted on the semiconductor package by a wire bonding method or a flip chip method, and a semiconductor device is assembled. This semiconductor device is preferably formed in a BGA (Ball Grid Array) structure in which terminals on the back surface of the ceramic substrate of the semiconductor package and external devices are electrically and mechanically connected by solder balls.

【0016】このような半導体パッケージの形成方法に
おいては、セラミックス基板表面、樹脂配線基板表面の
それぞれに付着した有機物、無機物等の汚染源や、汚染
源との結合層が表面活性化処理で取り除かれる。さら
に、表面活性化処理によりセラミックス基板表面、樹脂
配線基板表面のそれぞれには接着性が高まる表面改質が
行われる。汚染源や結合層が取り除かれた結果、セラミ
ックス基板表面と接着層との間の界面、樹脂配線基板表
面と接着層との間の界面のいずれにも気泡、ふくれなど
の発生がなくなり、セラミックス基板と樹脂配線基板と
の間の接着不良や剥がれが防止できる。セラミックス基
板、樹脂配線基板のそれぞれに表面改質が行われる場合
にはより一層接着不良や剥がれの防止が期待できる。従
って、半導体パッケージの製作においては歩留まりが向
上できる。
In such a method of forming a semiconductor package, a contamination source such as an organic substance and an inorganic substance adhered to each of the surface of the ceramic substrate and the surface of the resin wiring substrate and a bonding layer with the contamination source are removed by a surface activation treatment. Further, the surface activation treatment is performed on the surface of the ceramic substrate and the surface of the resin wiring substrate to perform surface modification for increasing the adhesiveness. As a result of removing the contamination source and the bonding layer, no bubbles and blisters are generated at the interface between the ceramic substrate surface and the adhesive layer and the interface between the resin wiring substrate surface and the adhesive layer. Poor adhesion and peeling from the resin wiring board can be prevented. When the surface modification is performed on each of the ceramic substrate and the resin wiring substrate, further prevention of poor adhesion and peeling can be expected. Therefore, the yield can be improved in the production of a semiconductor package.

【0017】さらに、界面における接着力が改善される
結果、熱圧着プロセスの加熱温度が低く設定でき、かつ
加圧力が小さく設定できる。加えて、マイクロ波等を併
用して生成されるプラズマの使用により、表面活性化処
理は比較的低温度で行われる。従って、セラミックス基
板の割れや、樹脂配線基板の分解などに起因する割れ、
変形(反り)、亀裂、変質等の発生が防止できる。この
点からも、半導体パッケージの製作においては歩留まり
が向上できるさらに、表面活性化処理の際に基板温度を
適正に調節することにより、汚染源や結合層の除去速度
が速くできる。
Furthermore, as a result of the improvement in the adhesive strength at the interface, the heating temperature in the thermocompression bonding process can be set low and the pressing force can be set small. In addition, the surface activation treatment is performed at a relatively low temperature by using plasma generated by using microwaves or the like. Therefore, cracks caused by cracking of the ceramic substrate, decomposition of the resin wiring board, etc.
Deformation (warpage), cracks, deterioration and the like can be prevented. From this point of view, the yield can be improved in the production of the semiconductor package, and the removal rate of the contamination source and the bonding layer can be increased by appropriately adjusting the substrate temperature during the surface activation treatment.

【0018】さらに、半導体パッケージに半導体素子を
実装する半導体装置の製作においても、歩留まりが向上
できる。
Furthermore, the yield can be improved in the manufacture of a semiconductor device in which a semiconductor element is mounted on a semiconductor package.

【0019】[0019]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の実施の形態について図面を参照して説明する。図1
は本発明の第1の実施の形態に係る半導体パッケージに
半導体素子を実装した半導体装置の要部断面構造図であ
る。図1に示すように、半導体装置1はセラミックス・
樹脂複合基板を使用した半導体パッケージに半導体素子
50を実装して形成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) An embodiment of the present invention will be described below with reference to the drawings. FIG.
FIG. 1 is a sectional view showing a main part of a semiconductor device in which a semiconductor element is mounted on a semiconductor package according to a first embodiment of the present invention. As shown in FIG. 1, a semiconductor device 1 is made of a ceramic material.
It is formed by mounting the semiconductor element 50 on a semiconductor package using a resin composite substrate.

【0020】半導体パッケージはセラミックス基板10
の表面(図1中、上側表面)上に接着層20を介在し樹
脂配線基板30を張り合わせて構成される。セラミック
ス基板10の表面に形成された端子13と樹脂配線基板
30の表面に形成された端子31との間は突起電極(バ
ンプ電極)40を介在して電気的に接続される。
The semiconductor package is a ceramic substrate 10
1 (an upper surface in FIG. 1) with an adhesive layer 20 interposed therebetween and a resin wiring substrate 30 bonded thereto. The terminals 13 formed on the surface of the ceramic substrate 10 and the terminals 31 formed on the surface of the resin wiring substrate 30 are electrically connected via a bump electrode (bump electrode) 40.

【0021】セラミックス基板10は基板本体11、接
続孔配線(ビアホール型内部配線)12、端子(ラン
ド)13、14及び内部配線15を備える。基板本体1
1は窒化アルミニウム基板で形成される。本実施の形態
に係る基板本体11は、例えば0.5-0.8mmの厚さを有す
るセラミックスグリーンシートを複数枚積層し、このセ
ラミックスグリーンシートに応じた雰囲気で脱脂、焼成
することにより形成される。基板本体11の内部に配線
層を形成しない場合には、1枚のセラミックスグリーン
シートで基板本体11が形成される。接続孔配線12は
基板本体11において基板厚さ方向に形成された接続孔
(スルーホール)の内部に埋設される。接続孔配線12
は高融点金属、例えばWペースト又はMoペーストのいず
れかの高融点金属ペーストで形成され、この高融点金属
ペーストはスクリーン印刷により形成される。スクリー
ン印刷された高融点金属ペーストはセラミックスグリー
ンシートの脱脂、焼成の際に同時に脱脂、焼成される。
The ceramic substrate 10 includes a substrate body 11, connection hole wiring (via hole type internal wiring) 12, terminals (lands) 13, 14, and internal wiring 15. Substrate body 1
1 is formed of an aluminum nitride substrate. The substrate body 11 according to the present embodiment is formed by laminating a plurality of ceramic green sheets having a thickness of, for example, 0.5 to 0.8 mm, and degreased and fired in an atmosphere corresponding to the ceramic green sheets. When the wiring layer is not formed inside the substrate main body 11, the substrate main body 11 is formed of one ceramic green sheet. The connection hole wiring 12 is embedded in a connection hole (through hole) formed in the substrate body 11 in the thickness direction of the substrate. Connection hole wiring 12
Is formed of a high melting point metal, for example, either a W paste or a Mo paste high melting point metal paste, and this high melting point metal paste is formed by screen printing. The screen printed high melting point metal paste is simultaneously degreased and fired when the ceramic green sheet is degreased and fired.

【0022】端子13は、図中、基板本体11の上側表
面上に配設され、半導体パッケージの内部側端子として
使用される。端子13は接続孔配線12に電気的に接続
される。端子13は接続孔配線12と同様に高融点金属
ペースト(Wペースト又はMoペーストのいずれか)で形
成され、高融点金属ペーストはスクリーン印刷で形成さ
れた後にセラミックスグリーンシートと同時に脱脂、焼
成される。図示しないが、端子13の表面上には必要に
応じてめっき層が形成される。めっき層は、本実施の形
態において、Niめっき層上にAuめっき層を形成した2層
構造で形成される。
The terminal 13 is provided on the upper surface of the substrate body 11 in the figure, and is used as an internal terminal of the semiconductor package. The terminal 13 is electrically connected to the connection hole wiring 12. The terminal 13 is formed of a high melting point metal paste (either W paste or Mo paste), like the connection hole wiring 12, and the high melting point metal paste is formed by screen printing and then degreased and fired simultaneously with the ceramic green sheet. . Although not shown, a plating layer is formed on the surface of the terminal 13 as necessary. In the present embodiment, the plating layer has a two-layer structure in which an Au plating layer is formed on a Ni plating layer.

【0023】端子14は、基板本体11の下側表面上に
配設され、半導体パッケージをマザーボード、ドータボ
ード等の配線基板に接続する外部側端子として使用され
る。端子14は、接続孔配線12に電気的に接続され、
端子13と同様に高融点金属ペーストで形成される。
The terminals 14 are provided on the lower surface of the substrate main body 11 and are used as external terminals for connecting the semiconductor package to a wiring board such as a motherboard or a daughter board. The terminal 14 is electrically connected to the connection hole wiring 12,
Like the terminal 13, it is formed of a high melting point metal paste.

【0024】内部配線15は基板本体11の内部に形成
される。内部配線15は接続孔配線12に電気的に接続
され、端子13と同様に高融点金属ペーストで形成され
る。
The internal wiring 15 is formed inside the substrate main body 11. The internal wiring 15 is electrically connected to the connection hole wiring 12, and is formed of a high melting point metal paste similarly to the terminal 13.

【0025】なお、セラミックス基板10の基板本体1
1は窒化アルミニウム基板に限定されず、アルミナ基
板、窒化珪素基板、低温焼結ガラスセラミックス基板の
いずれかが使用できる。
The substrate body 1 of the ceramic substrate 10
1 is not limited to an aluminum nitride substrate, and any one of an alumina substrate, a silicon nitride substrate, and a low-temperature sintered glass ceramic substrate can be used.

【0026】接着層20はセラミックス基板10と樹脂
配線基板30との間の機械的な接合を行う。接着層20
は本実施の形態においてエポキシ系樹脂シート(フィル
ム)又はエポキシ系樹脂ペーストを使用する。エポキシ
系樹脂シート又はエポキシ系樹脂ペーストは例えば100-
120μmの膜厚で形成される。なお、接着層20には、
これらの他に、熱硬化性樹脂シート、熱硬化性樹脂ペー
スト、異方性導電シート、異方性導電ペースト、ポリイ
ミド樹脂ペーストのいずれかが実用的に使用できる。
The adhesive layer 20 performs mechanical bonding between the ceramic substrate 10 and the resin wiring substrate 30. Adhesive layer 20
In this embodiment, an epoxy resin sheet (film) or an epoxy resin paste is used. Epoxy resin sheet or epoxy resin paste is 100-
It is formed with a thickness of 120 μm. In addition, the adhesive layer 20 includes
In addition to these, any of a thermosetting resin sheet, a thermosetting resin paste, an anisotropic conductive sheet, an anisotropic conductive paste, and a polyimide resin paste can be practically used.

【0027】樹脂配線基板30は基板本体33、接続孔
配線32、端子31及び配線34を備える。基板本体3
3は本実施の形態において液晶ポリマーシートで形成さ
れる。液晶ポリマーシートは例えば50-60μmの膜厚で
形成される。なお、基板本体33は液晶ポリマーシート
に限定されず、ポリイミド系樹脂シート、ガラスエポキ
シシートのいずれかが実用的に使用できる。接続孔配線
32は基板本体33の基板厚さ方向に形成された接続孔
内部に埋設される。接続孔配線32は例えばAgペースト
で形成される。
The resin wiring substrate 30 includes a substrate main body 33, connection hole wirings 32, terminals 31, and wirings. Substrate body 3
3 is formed of a liquid crystal polymer sheet in the present embodiment. The liquid crystal polymer sheet is formed with a thickness of, for example, 50 to 60 μm. The substrate body 33 is not limited to a liquid crystal polymer sheet, and any one of a polyimide resin sheet and a glass epoxy sheet can be used practically. The connection hole wiring 32 is embedded in a connection hole formed in the substrate body 33 in the thickness direction of the substrate. The connection hole wiring 32 is formed of, for example, Ag paste.

【0028】端子31は、図中、基板本体33の下側表
面に配設され、半導体パッケージの内部側端子として使
用される。端子31は接続孔配線32に電気的に接続さ
れる。端子31は本実施の形態においてCu箔で形成さ
れ、Cu箔は例えば40-70μmの膜厚で形成される。図示
しないが、端子31の表面上には、セラミックス基板1
0の端子13に形成しためっき層と同等のめっき層が形
成される。
The terminal 31 is provided on the lower surface of the substrate main body 33 in the figure, and is used as an internal terminal of the semiconductor package. The terminal 31 is electrically connected to the connection hole wiring 32. The terminal 31 is formed of Cu foil in the present embodiment, and the Cu foil is formed with a thickness of, for example, 40 to 70 μm. Although not shown, a ceramic substrate 1 is provided on the surface of the terminal 31.
A plating layer equivalent to the plating layer formed on the 0 terminal 13 is formed.

【0029】配線34は基板本体33の上側表面に形成
される。配線34の一端側は接続孔配線32に電気的に
接続され、配線34の他端側は半導体素子50の端子
(ボンディングパッド)51に電気的に接続される。配
線34は端子31と同様に例えばCu箔で形成される。
The wiring 34 is formed on the upper surface of the substrate body 33. One end of the wiring 34 is electrically connected to the connection hole wiring 32, and the other end of the wiring 34 is electrically connected to a terminal (bonding pad) 51 of the semiconductor element 50. The wiring 34 is formed of, for example, Cu foil similarly to the terminal 31.

【0030】樹脂配線基板30の中央部分の表面上には
半導体素子50が実装される。半導体素子50と樹脂配
線基板30との間は接着層53により機械的に接合され
る。また、半導体素子50の裏面に特定の電位を印加す
る場合には配線34が半導体素子50の実装領域まで引
き延ばされ、半導体素子50の裏面と配線34との間が
導電性を有する接着層53により電気的にかつ機械的に
接続される。半導体素子50の端子51と樹脂配線基板
30の配線34との間はボンディングワイヤ52により
電気的に接続される。すなわち、本実施の形態に係る半
導体装置1はワイヤボンディング方式が採用される。半
導体素子50の回路搭載面となる表面上には保護層54
が形成される。保護層54には例えばポリイミド系樹脂
が使用される。
The semiconductor element 50 is mounted on the surface of the central portion of the resin wiring board 30. The semiconductor element 50 and the resin wiring board 30 are mechanically joined by an adhesive layer 53. When a specific potential is applied to the back surface of the semiconductor element 50, the wiring 34 is extended to the mounting region of the semiconductor element 50, and a conductive layer is formed between the back surface of the semiconductor element 50 and the wiring 34. 53 electrically and mechanically connect. The terminals 51 of the semiconductor element 50 and the wirings 34 of the resin wiring board 30 are electrically connected by bonding wires 52. That is, the semiconductor device 1 according to the present embodiment employs a wire bonding method. A protective layer 54 is provided on the surface of the semiconductor element 50 which is to be the circuit mounting surface
Is formed. For the protective layer 54, for example, a polyimide resin is used.

【0031】突起電極40は本実施の形態においてAgフ
ィラーを含有したエポキシ系導電ペーストで形成され
る。
In the present embodiment, the bump electrode 40 is formed of an epoxy-based conductive paste containing an Ag filler.

【0032】次に、前述の半導体パッケージの形成方法
並びに半導体装置1の形成方法について、図2乃至図5
を使用し説明する。
Next, a method for forming the semiconductor package and a method for forming the semiconductor device 1 will be described with reference to FIGS.
It is explained using.

【0033】(1)まず、図2(A)及び図2(B)に
示すように、セラミックス基板10を形成する。セラミ
ックス基板10の形成に際して例えば窒化アルミニウム
シートからなるセラミックスグリーンシート11aを準
備し、このセラミックスグリーンシート11aに接続孔
を形成する。図2(A)に示すように、接続孔内に高融
点金属ペースト12aを充填し、さらにセラミックスグ
リーンシート11aの表面に端子13、14、内部配線
15のそれぞれを形成する高融点金属ペースト13a、
14a、15aのそれぞれを形成する。高融点金属ペー
スト12a、13a、14a及び15aには例えばWペ
ーストが使用され、このWペーストはスクリーン印刷に
より形成される。
(1) First, as shown in FIGS. 2A and 2B, a ceramic substrate 10 is formed. In forming the ceramic substrate 10, a ceramic green sheet 11a made of, for example, an aluminum nitride sheet is prepared, and a connection hole is formed in the ceramic green sheet 11a. As shown in FIG. 2A, a high-melting metal paste 12a is filled in the connection holes, and the terminals 13, 14 and the internal wiring 15 are formed on the surface of the ceramic green sheet 11a.
Each of 14a and 15a is formed. For example, a W paste is used for the high melting point metal pastes 12a, 13a, 14a, and 15a, and the W paste is formed by screen printing.

【0034】(2)図2(B)に示すように、セラミッ
クスグリーンシート11aに脱脂、焼成を行い、基板本
体11を形成する。この脱脂、焼成と同時に、高融点金
属ペースト12a、13a、14a、15aのそれぞれ
に脱脂、焼成が行われ、接続孔配線12、端子13、1
4及び内部配線15が形成される。必要に応じて端子1
3、14のそれぞれの表面にめっき層を形成する。これ
ら一連の工程を行うことにより、セラミックス基板10
が完成する。
(2) As shown in FIG. 2B, the ceramic green sheet 11a is degreased and fired to form the substrate body 11. At the same time as the degreasing and firing, the high melting point metal pastes 12a, 13a, 14a and 15a are respectively degreased and fired, and the connection hole wiring 12, the terminals 13, 1
4 and the internal wiring 15 are formed. Terminal 1 as required
A plating layer is formed on each of the surfaces 3 and 14. By performing these series of steps, the ceramic substrate 10
Is completed.

【0035】(3)一方、図3(A)乃至図3(D)に
示すように、樹脂配線基板30を形成する。樹脂配線基
板30の形成に際してCu箔31aが準備され、図3
(A)に示すように、接続孔配線32の形成領域におい
てCu箔31aの表面上に突起状導電物質32aを形成す
る。突起状導電物質32aには例えばスクリーン印刷で
形成されたAgペーストが使用され、このAgペーストは例
えば80μmの高さで形成される。突起状導電物質32a
は、基板本体33となる樹脂シート(樹脂フィルム)を
突き破るために、先端形状を円錐形状、角錐形状、円錐
と角錐とを混合したような混合形状のいずれかで形成す
る。突起状導電物質32aの先端以外の形状は、先端形
状の連続か、円柱形状、角柱形状、円柱と角柱とを混合
したような混合形状のいずれかで形成される。
(3) On the other hand, as shown in FIGS. 3A to 3D, a resin wiring substrate 30 is formed. When the resin wiring board 30 is formed, the Cu foil 31a is prepared, and FIG.
As shown in (A), a protruding conductive material 32a is formed on the surface of the Cu foil 31a in the region where the connection hole wiring 32 is formed. An Ag paste formed by, for example, screen printing is used for the protruding conductive material 32a, and the Ag paste is formed to have a height of, for example, 80 μm. Projecting conductive material 32a
In order to penetrate the resin sheet (resin film) serving as the substrate body 33, the tip is formed in any one of a conical shape, a pyramid shape, and a mixed shape such as a mixture of a cone and a pyramid. The shape other than the tip of the protruding conductive material 32a is formed by any of a continuation of the tip shape, a columnar shape, a prismatic shape, or a mixed shape such as a mixture of a cylinder and a prism.

【0036】(4)図3(B)に示すようにCu箔31a
の突起状導電物質32aが形成された表面上に基板本体
33、Cu箔34aのそれぞれが重ね合わされる。そし
て、図3(C)に示すように、突起状導電物質32aが
基板本体33を突き破りCu箔34aに電気的に接続する
ように、熱圧着処理が行われる。熱圧着処理は、Cu箔3
1aと基板本体33との間の密着強度、Cu箔34aと基
板本体33との間の密着強度がいずれも保たれる条件下
で行われる。この熱圧着処理により突起状導電物質32
aは押しつぶされ、Cu箔31aとCu箔34aとの間を電
気的に接続する接続孔配線32が形成される。
(4) As shown in FIG. 3B, the Cu foil 31a
The substrate body 33 and the Cu foil 34a are overlaid on the surface on which the protruding conductive material 32a is formed. Then, as shown in FIG. 3C, thermocompression bonding is performed so that the protruding conductive material 32a breaks through the substrate body 33 and is electrically connected to the Cu foil 34a. Thermocompression treatment is Cu foil 3
This is performed under the condition that both the adhesion strength between the substrate 1a and the substrate body 33 and the adhesion strength between the Cu foil 34a and the substrate body 33 are maintained. By this thermocompression bonding, the protruding conductive material 32 is formed.
a is crushed to form a connection hole wiring 32 for electrically connecting the Cu foil 31a and the Cu foil 34a.

【0037】(5)図3(D)に示すように、Cu箔31
a、Cu箔34aのそれぞれをパターンニングし、Cu箔3
1aにより少なくともセラミックス基板10の端子13
と接続するための端子31が形成され、Cu箔34aによ
り配線34が形成される。パターンニングには、マスク
を形成するフォトリソグラフィ技術と、エッチング技術
とが使用される。端子31、配線34のそれぞれを形成
することにより、樹脂配線基板30が完成する。
(5) As shown in FIG.
a, each of the Cu foils 34a is patterned and Cu foil 3
1a, at least the terminals 13 of the ceramic substrate 10
A terminal 31 is formed for connection with the wiring, and a wiring 34 is formed by the Cu foil 34a. For patterning, a photolithography technique for forming a mask and an etching technique are used. By forming each of the terminal 31 and the wiring 34, the resin wiring substrate 30 is completed.

【0038】(6)図3(E)に示すように、樹脂配線
基板30の端子31に突起電極40を形成する。突起電
極40は前述のように例えばAgフィラーを含有したエポ
キシ系導電ペーストで形成され、このAgフィラーを含有
したエポキシ系導電ペーストはスクリーン印刷により形
成される。
(6) As shown in FIG. 3E, the protruding electrodes 40 are formed on the terminals 31 of the resin wiring board 30. As described above, the bump electrode 40 is formed of, for example, an epoxy-based conductive paste containing an Ag filler, and the epoxy-based conductive paste containing the Ag filler is formed by screen printing.

【0039】(7)次に、図4(A)及び図4(B)に
示すように、セラミックス基板10の接着面となる表
面、樹脂配線基板30の接着面となる表面に表面活性化
処理を行う。表面活性化処理は、セラミックス、金属、
樹脂のそれぞれの表面に付着している有機物、無機物等
の汚染源や、この汚染源を吸着するような結合層を取り
除き、セラミックス、金属、樹脂のそれぞれの表面と接
着層20の表面との間の界面において気泡やふくれの発
生を防止できる。すなわち、表面活性化処理は、気泡や
ふくれの発生に起因する、界面の接着不良や剥がれを未
然に防止する。さらに、表面活性化処理は、セラミック
ス、金属、樹脂のそれぞれの表面において微細な凹凸を
形成し接着面積を増加する表面改質を行い、また樹脂表
面においては条件により粘性を生じさせる表面改質を行
う。このように表面改質が行われると、界面の接着力自
体を高め、接着不良や剥がれがより一層防止できる。
(7) Next, as shown in FIGS. 4 (A) and 4 (B), the surface serving as the bonding surface of the ceramic substrate 10 and the surface serving as the bonding surface of the resin wiring substrate 30 are subjected to a surface activation treatment. I do. The surface activation treatment is for ceramics, metals,
A contamination source such as an organic substance and an inorganic substance adhering to each surface of the resin and a bonding layer that adsorbs the contamination source are removed, and an interface between each surface of the ceramics, metal, and resin and the surface of the adhesive layer 20 is removed. Can prevent the occurrence of bubbles and blisters. That is, the surface activation treatment prevents poor adhesion or peeling of the interface due to the generation of bubbles or blisters. In addition, the surface activation treatment performs surface modification to increase the bonding area by forming fine irregularities on the surface of each of ceramics, metal, and resin. Do. When the surface modification is performed in this manner, the adhesive force itself at the interface is increased, and adhesion failure and peeling can be further prevented.

【0040】本実施の形態において、表面活性化処理は
反応性イオンエッチング(RIE)により行う。図4
(A)に示すように、セラミックス基板10は反応性イ
オンエッチング装置の基板ホルダを兼ねた下側電極60
上に載置され、このセラミックス基板10には下側電極
60と上側電極61との間に発生させたプラズマにより
表面活性化処理が行われる。図4(B)に示すように、
樹脂配線基板30も同様に反応性イオンエッチング装置
で表面活性化処理が行われる。表面活性化処理は、SF6
ガス、CF4ガス、O2ガス、CHF3ガス、HFガス、Ar及びH2
の混合ガス、BCl3ガス、HBrガスのうち、少なくとも一
種類のガスを使用したプラズマにより行われる。SF6
ス又はCF4ガスは、半導体製造技術で実用的に使用され
ており、取り扱い易い点でも最適なガスである。
In this embodiment, the surface activation treatment is performed by reactive ion etching (RIE). FIG.
As shown in FIG. 1A, a ceramic substrate 10 has a lower electrode 60 which also serves as a substrate holder of a reactive ion etching apparatus.
The ceramic substrate 10 is placed thereon, and a surface activation process is performed on the ceramic substrate 10 by plasma generated between the lower electrode 60 and the upper electrode 61. As shown in FIG.
Similarly, the resin wiring board 30 is subjected to a surface activation treatment by a reactive ion etching apparatus. Surface activation treatment is SF 6
Gas, CF 4 gas, O 2 gas, CHF 3 gas, HF gas, Ar and H 2
This is performed by plasma using at least one kind of gas among mixed gas, BCl 3 gas and HBr gas. SF 6 gas or CF 4 gas is practically used in semiconductor manufacturing technology, and is an optimal gas in terms of easy handling.

【0041】表面活性化処理は、RIEに限定されず、CD
E、ICPエッチングのいずれかを使用でき、また紫外線照
射が使用できる。CDEにおいては、放電管でマイクロ波
を照射して作られた活性ガスが輸送管によりエッチング
室に輸送され、この活性ガスで生成したプラズマにより
表面活性化処理が行われる。マイクロ波を利用して生成
されるプラズマは比較的温度が低く、特に耐熱性が劣る
樹脂配線基板30の表面活性化処理には適している。す
なわち、樹脂配線基板30特に液晶ポリマーで形成され
た基板本体33の分解などに起因する亀裂、割れ、反り
などの悪影響が減少できる。プラズマの生成には、マイ
クロ波の他に、高周波、ヘリコン波、誘導結合のいずれ
かが併用できる。
The surface activation treatment is not limited to RIE,
E or ICP etching can be used, and ultraviolet irradiation can be used. In CDE, an active gas generated by irradiating a microwave with a discharge tube is transported to an etching chamber by a transport tube, and a surface activation process is performed by plasma generated by the active gas. The plasma generated by using microwaves has a relatively low temperature, and is particularly suitable for the surface activation treatment of the resin wiring board 30 having poor heat resistance. That is, it is possible to reduce the adverse effects such as cracks, cracks, and warpages caused by the decomposition of the resin wiring substrate 30, particularly the substrate main body 33 formed of the liquid crystal polymer. For the generation of plasma, any of high frequency, helicon wave, and inductive coupling can be used in addition to microwaves.

【0042】さらに、表面活性化処理においては、汚染
源や結合層を取り除く際の温度、詳細には表面活性化処
理中のセラミックス基板10の表面温度並びに樹脂配線
基板30の表面温度が、除去速度を速めるために重要な
要素となる。表面温度は-60℃から300℃までの範囲内に
設定することが好ましい。セラミックスや金属は-20℃
から300℃までの温度範囲内に設定することが好まし
い。樹脂は-60℃から75℃までの温度範囲内に設定する
ことが好ましい。特に樹脂配線基板30の表面活性化処
理をRIEで行う場合には、樹脂表面が直接プラズマに晒
されるので、表面温度を低く設定することにより、樹脂
表面が保護される。セラミックスや金属の表面温度が30
0℃を超えると、セラミックス表面や金属表面とエッチ
ングガスとの反応による化合物の形態が複雑になった
り、この化合物の形成速度が汚染源や結合層の除去速度
を上回りエッチング速度の低下が生じ結果的に表面活性
化処理ができなくなる。逆に表面温度が-60℃未満にな
ると、セラミックス表面、金属表面、樹脂表面のそれぞ
れとエッチングガスとの反応性が極端に低下し、表面活
性化処理ができなくなる。プロセスの安定性を考慮する
と、表面活性化処理の表面温度は-40℃から250℃までの
温度範囲内が最も好ましい。
Further, in the surface activation treatment, the temperature at which the contamination source and the bonding layer are removed, more specifically, the surface temperature of the ceramic substrate 10 and the surface temperature of the resin wiring substrate 30 during the surface activation treatment, determine the removal rate. It is an important factor to speed up. The surface temperature is preferably set in a range from -60 ° C to 300 ° C. -20 ℃ for ceramics and metals
It is preferable to set the temperature within a temperature range from to 300 ° C. The resin is preferably set within a temperature range from -60 ° C to 75 ° C. In particular, when the surface activation treatment of the resin wiring substrate 30 is performed by RIE, the resin surface is directly exposed to plasma, so that the resin surface is protected by setting the surface temperature low. Surface temperature of ceramics and metal is 30
If the temperature exceeds 0 ° C, the morphology of the compound due to the reaction between the ceramic surface or metal surface and the etching gas becomes complicated, or the formation rate of this compound exceeds the removal rate of the contamination source or the bonding layer, resulting in a decrease in the etching rate. Surface activation treatment cannot be performed. Conversely, when the surface temperature is lower than -60 ° C, the reactivity between the ceramic surface, metal surface, and resin surface and the etching gas is extremely reduced, and the surface activation treatment cannot be performed. In consideration of the stability of the process, the surface temperature of the surface activation treatment is most preferably in a temperature range from -40 ° C to 250 ° C.

【0043】表面活性化処理において、プラズマの発生
を伴う方式を採用する場合、5.5×10-2Pa-103Paの範囲
内でガス圧力を設定することが実用的である。また、紫
外線照射を利用する方式の場合、1kPa-105Paの範囲内で
ガス圧力を設定することが好ましい。表面活性化処理は
約1分から10分程度の短時間で行われる。樹脂配線基板
30の基板本体33に液晶ポリマーが使用される場合に
は、表面活性化処理は1分程度で充分な効果を得ること
ができる。基板本体33にポリイミド系樹脂シートが使
用される場合には、液晶ポリマーに比べて若干長く表面
活性化処理を行う。この場合、前述したように表面改質
効果が顕著にあらわれ、基板本体33の表面には粘性が
生じる。
In the case of employing a method involving generation of plasma in the surface activation treatment, it is practical to set the gas pressure within the range of 5.5 × 10 −2 Pa−10 3 Pa. Further, when the method using ultraviolet irradiation, it is preferable to set the gas pressure in the range of 1kPa-10 5 Pa. The surface activation treatment is performed in a short time of about 1 to 10 minutes. When a liquid crystal polymer is used for the substrate body 33 of the resin wiring substrate 30, the surface activation treatment can obtain a sufficient effect in about one minute. When a polyimide resin sheet is used for the substrate body 33, the surface activation treatment is performed for a slightly longer time than the liquid crystal polymer. In this case, as described above, the surface modification effect is conspicuous, and the surface of the substrate body 33 becomes viscous.

【0044】(8)図5(A)及び図5(B)に示すよ
うに、半導体パッケージを形成する。まず、図5(A)
に示すように、前述の表面活性化処理が終了したセラミ
ックス基板10の表面上に接着層20を介在して同様に
表面活性化処理が終了した樹脂配線基板30を重ね合わ
せる。接着層20は本実施の形態においてエポキシ系樹
脂シートを使用する。この接着層20は樹脂配線基板3
0の端子31に形成された突起電極40と対応する位置
に接続開口20Hを有する。接続開口20Hは機械的な
打ち抜きにより形成される。エポキシ系樹脂ペースト
等、ペースト系の接着層20を使用する場合には、セラ
ミックス基板10の表面上にスクリーン印刷により接着
層20を塗布しておく。
(8) As shown in FIGS. 5A and 5B, a semiconductor package is formed. First, FIG.
As shown in the figure, the resin wiring substrate 30 which has been similarly subjected to the surface activation treatment is superposed on the surface of the ceramic substrate 10 which has undergone the above-described surface activation treatment with the adhesive layer 20 interposed therebetween. The adhesive layer 20 uses an epoxy resin sheet in the present embodiment. The adhesive layer 20 is formed on the resin wiring board 3
A connection opening 20H is provided at a position corresponding to the protruding electrode 40 formed on the 0 terminal 31. The connection opening 20H is formed by mechanical punching. When using a paste-based adhesive layer 20 such as an epoxy-based resin paste, the adhesive layer 20 is applied on the surface of the ceramic substrate 10 by screen printing.

【0045】(9)図5(B)に示すように、熱圧着処
理によりセラミックス基板10の表面に接着層20で樹
脂配線基板30を張り合わせる。熱圧着処理は、セラミ
ックス基板10と接着層20との間、樹脂配線基板30
と接着層20との間の接着が充分に行われる温度と、セ
ラミックス基板10の端子13と突起電極40との間の
電気的な接続が確実に行われる圧力とで行われる。熱圧
着処理の加熱温度は例えば120℃から160℃の範囲を使用
し、加圧力は例えば1MPから5MPまでの範囲を使用する。
表面活性化処理が行われている結果、セラミックス基板
10と樹脂配線基板30との間は機械的に強固に接合さ
れ、またセラミックス基板10の端子13と樹脂配線基
板30の端子31との間は電気的に確実に接続される。
この張り合わせが終了すると、半導体パッケージが完成
する。
(9) As shown in FIG. 5B, a resin wiring substrate 30 is bonded to the surface of the ceramic substrate 10 with an adhesive layer 20 by thermocompression bonding. The thermocompression bonding is performed between the ceramic substrate 10 and the adhesive layer 20 and between the resin wiring substrate 30
The bonding is performed at a temperature at which the bonding between the substrate and the adhesive layer 20 is sufficiently performed and a pressure at which the electrical connection between the terminal 13 of the ceramic substrate 10 and the protruding electrode 40 is reliably performed. The heating temperature of the thermocompression bonding is, for example, in the range of 120 ° C. to 160 ° C., and the pressing force is, for example, in the range of 1MP to 5MP.
As a result of the surface activation treatment, the ceramic substrate 10 and the resin wiring substrate 30 are mechanically firmly joined together, and the terminal 13 of the ceramic substrate 10 and the terminal 31 of the resin wiring substrate 30 It is securely connected electrically.
When this bonding is completed, the semiconductor package is completed.

【0046】(10)前述の図1に示すように、半導体
パッケージに半導体素子50を取り付け、半導体素子5
0の端子51と樹脂配線基板30の配線34との間をボ
ンディングワイヤ52で電気的に接続する。そして、保
護層54を形成することにより、ワイヤボンディング方
式を採用する半導体装置1が完成する。この半導体装置
1は、BGA構造を有し、セラミックス基板10の端子1
4に突起電極(高融点半田ボール)を介在して外部機器
に実装される。
(10) As shown in FIG. 1, the semiconductor element 50 is attached to the semiconductor package,
The terminal 51 of the No. 0 and the wiring 34 of the resin wiring board 30 are electrically connected by bonding wires 52. Then, by forming the protective layer 54, the semiconductor device 1 employing the wire bonding method is completed. This semiconductor device 1 has a BGA structure, and a terminal 1 of a ceramic substrate 10.
4 is mounted on an external device via a protruding electrode (high melting point solder ball).

【0047】図6は本実施の形態に係る半導体パッケー
ジの表面活性化処理に基づく効果を説明するための図で
ある。図6中、試料番号1から10までの半導体パッケ
ージには、セラミックス基板10及び樹脂配線基板30
に図中に示す条件で表面活性化処理が行われている。表
面活性化処理が行われた半導体パッケージにおいては、
いずれも表面活性化処理が行われない半導体パッケージ
に比べて、2桁程度、接触角が小さい。接触角とは、セ
ラミックス基板20の接着側の表面、樹脂配線基板30
の接着側の表面に純水を滴下し、滴下され純水の膜表面
がなす角度をいう。このように表面活性化処理が行われ
た半導体パッケージにおいては、耐熱試験を行っても接
着界面に気泡やふくれの発生は見られず、接着界面の接
着不良並びに剥がれは皆無であった。耐熱試験は、半導
体装置1を外部機器に実装する条件、すなわち高融点半
田ボールのリフロー条件と同等の条件、具体的には230
℃の温度で1分間行った。
FIG. 6 is a diagram for explaining an effect based on the surface activation treatment of the semiconductor package according to the present embodiment. 6, the semiconductor packages of sample numbers 1 to 10 include a ceramic substrate 10 and a resin wiring substrate 30.
The surface activation treatment is performed under the conditions shown in FIG. In semiconductor packages that have been surface activated,
In each case, the contact angle is smaller by about two orders of magnitude than a semiconductor package in which the surface activation treatment is not performed. The contact angle refers to the surface of the ceramic substrate 20 on the bonding side, the resin wiring substrate 30.
And the angle formed by the surface of the pure water film that is dropped. In the semiconductor package subjected to the surface activation treatment as described above, no bubbles or blisters were observed at the bonding interface even when the heat resistance test was performed, and there was no poor bonding or peeling at the bonding interface. The heat resistance test is performed under the condition that the semiconductor device 1 is mounted on an external device, that is, the same condition as the reflow condition of the high melting point solder ball, specifically, 230
Performed at a temperature of ° C. for 1 minute.

【0048】一方、試料番号11から13までの表面活
性化処理を行わない半導体パッケージは耐熱試験後に接
着界面に気泡やふくれが観察され、接着不良や剥がれが
発生していた。
On the other hand, in the semiconductor packages of Sample Nos. 11 to 13 which were not subjected to the surface activation treatment, bubbles and blisters were observed at the bonding interface after the heat resistance test, and poor bonding and peeling occurred.

【0049】以上説明したように、本実施の形態に係る
半導体パッケージにおいては、セラミックス基板10の
表面、樹脂配線基板30の表面のそれぞれに付着した有
機物、無機物等の汚染源や、汚染源との結合層が表面活
性化処理で取り除かれる。さらに、表面活性化処理によ
りセラミックス基板10の表面、樹脂配線基板30の表
面のそれぞれには接着性が高まる表面改質が行われる。
汚染源や結合層が取り除かれた結果、セラミックス基板
10の表面と接着層20との間の界面、樹脂配線基板3
0の表面と接着層20との間の界面のいずれにも気泡、
ふくれなどの発生がなくなり、セラミックス基板10と
樹脂配線基板30との間の接着不良や剥がれが防止でき
る。セラミックス基板10、樹脂配線基板30のそれぞ
れの表面改質が行われる場合にはより一層接着不良や剥
がれの防止が期待できる。従って、半導体パッケージの
製作においては歩留まりが向上できる。
As described above, in the semiconductor package according to the present embodiment, a contamination source such as an organic substance and an inorganic substance adhered to each of the surface of the ceramic substrate 10 and the surface of the resin wiring substrate 30 and a bonding layer with the contamination source are provided. Are removed by the surface activation treatment. Further, the surface activation treatment is performed to modify the surface of the ceramic substrate 10 and the surface of the resin wiring substrate 30 so that the adhesiveness is improved.
As a result of removing the contamination source and the bonding layer, the interface between the surface of the ceramic substrate 10 and the adhesive layer 20 and the resin wiring substrate 3
Air bubbles at any of the interfaces between the surface of
The occurrence of blisters and the like is eliminated, and poor adhesion and peeling between the ceramic substrate 10 and the resin wiring substrate 30 can be prevented. When the surface of each of the ceramic substrate 10 and the resin wiring substrate 30 is modified, further prevention of poor adhesion and peeling can be expected. Therefore, the yield can be improved in the production of a semiconductor package.

【0050】さらに、界面における接着力が改善される
結果、熱圧着プロセスの加熱温度が低く設定でき、かつ
加圧力が小さく設定できる。加えて、マイクロ波等を併
用して生成されるプラズマにより表面活性化処理は比較
的低温度で行われる。従って、セラミックス基板10の
割れや、樹脂配線基板30の分解などに起因する割れ、
変形(反り)、亀裂、変質等の発生が防止できる。この
点からも、半導体パッケージの製作においては歩留まり
が向上できるさらに、表面活性化処理の際に基板温度を
適正に調節することにより、汚染源や結合層の除去速度
が速くできる。
Furthermore, as a result of the improvement in the adhesive strength at the interface, the heating temperature in the thermocompression bonding process can be set low and the pressing force can be set small. In addition, the surface activation treatment is performed at a relatively low temperature by plasma generated by using a microwave or the like. Therefore, cracks due to cracking of the ceramic substrate 10 and decomposition of the resin wiring board 30,
Deformation (warpage), cracks, deterioration and the like can be prevented. From this point of view, the yield can be improved in the production of the semiconductor package, and the removal rate of the contamination source and the bonding layer can be increased by appropriately adjusting the substrate temperature during the surface activation treatment.

【0051】さらに、半導体パッケージに半導体素子5
0を実装する半導体装置1の製作においても、歩留まり
が向上できる。
Further, the semiconductor element 5 is mounted on the semiconductor package.
In the manufacture of the semiconductor device 1 on which the “0” is mounted, the yield can be improved.

【0052】(第2の実施の形態)本実施の形態は、フ
リップチップ方式を採用する半導体装置に本発明を適用
した場合を説明する。図7は本発明の第2の実施の形態
に係る半導体パッケージに半導体素子を実装した半導体
装置の要部断面構造図である。図7に示すように、本実
施の形態に係る半導体装置1は、樹脂配線基板30の配
線34と半導体素子50の端子51との間が突起電極5
5を介在して電気的に接続され、フリップチップ方式を
採用する。突起電極55は例えば半田ボールで形成され
る。このように構成される半導体装置1においても、前
述の第1の実施の形態と同様に、半導体パッケージの形
成においては表面活性化処理が行われる。
(Second Embodiment) In this embodiment, a case where the present invention is applied to a semiconductor device employing a flip-chip method will be described. FIG. 7 is a sectional view showing a main part of a semiconductor device in which a semiconductor element is mounted on a semiconductor package according to a second embodiment of the present invention. As shown in FIG. 7, in the semiconductor device 1 according to the present embodiment, the protruding electrode 5 is provided between the wiring 34 of the resin wiring substrate 30 and the terminal 51 of the semiconductor element 50.
5 are electrically connected to each other with a flip chip method. The protruding electrode 55 is formed of, for example, a solder ball. Also in the semiconductor device 1 configured as described above, a surface activation process is performed in forming a semiconductor package as in the first embodiment.

【0053】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は、セラミックス基板10の相
対向する表面にそれぞれ樹脂配線基板30を形成した半
導体パッケージにおいても適用できる。前述の第1の実
施の形態において説明したように、この場合にもセラミ
ックス基板10、樹脂配線基板30のそれぞれの接着表
面には表面活性化処理が行われる。
The present invention is not limited to the above embodiment. For example, the present invention can also be applied to a semiconductor package in which the resin wiring substrates 30 are formed on opposing surfaces of the ceramic substrate 10, respectively. As described in the first embodiment, also in this case, the surface activation treatment is performed on the bonding surfaces of the ceramic substrate 10 and the resin wiring substrate 30.

【0054】さらに、本発明は、半導体パッケージに限
定されず、セラミックス基板(又はセラミックス配線基
板)と樹脂配線基板とを張り合わせた配線基板にも適用
できる。
Further, the present invention is not limited to a semiconductor package, but is also applicable to a wiring board in which a ceramic substrate (or ceramic wiring board) and a resin wiring board are bonded.

【0055】[0055]

【発明の効果】以上説明したように、本発明は、セラミ
ックス基板と接着層との間、樹脂配線基板と接着層との
間のいずれにおいても接着不良や剥がれを防止し、製造
上の歩留まりが向上できる半導体パッケージの形成方法
を提供できる。
As described above, according to the present invention, poor adhesion and peeling can be prevented between the ceramic substrate and the adhesive layer and between the resin wiring substrate and the adhesive layer, and the production yield can be reduced. A method of forming a semiconductor package that can be improved can be provided.

【0056】さらに、本発明は、セラミックス基板の割
れ、樹脂配線基板の変形等を防止し、製造上の歩留まり
が向上できる半導体パッケージの形成方法を提供でき
る。
Further, the present invention can provide a method of forming a semiconductor package which can prevent cracking of a ceramic substrate, deformation of a resin wiring substrate, and the like, and can improve production yield.

【0057】さらに、本発明は、セラミックス基板の端
子と樹脂配線基板の端子との間の導通不良を防止し、製
造上の歩留まりが向上できる半導体装置の形成方法を提
供できる。
Further, the present invention can provide a method of forming a semiconductor device capable of preventing a conduction failure between a terminal of a ceramic substrate and a terminal of a resin wiring substrate and improving a production yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体パッケ
ージに半導体素子を実装した半導体装置の要部断面構造
図である。
FIG. 1 is a sectional view showing a principal part of a semiconductor device in which a semiconductor element is mounted on a semiconductor package according to a first embodiment of the present invention;

【図2】(A)及(B)はセラミックス基板の形成方法
を説明するための図である。
FIGS. 2A and 2B are diagrams for explaining a method of forming a ceramic substrate.

【図3】(A)乃至(D)は樹脂配線基板の形成方法を
説明するための図である。
FIGS. 3A to 3D are views for explaining a method for forming a resin wiring board.

【図4】(A)及(B)は表面活性化処理を説明するた
めの図である。
FIGS. 4A and 4B are diagrams for explaining a surface activation treatment.

【図5】(A)及(B)は半導体パッケージの形成方法
を説明するための図である。
FIGS. 5A and 5B are views for explaining a method of forming a semiconductor package; FIGS.

【図6】表面活性化処理による効果を説明するための図
である。
FIG. 6 is a diagram for explaining the effect of the surface activation treatment.

【図7】本発明の第2の実施の形態に係る半導体パッケ
ージに半導体素子を実装した半導体装置の要部断面構造
図である。
FIG. 7 is a cross-sectional structural view of a main part of a semiconductor device in which a semiconductor element is mounted on a semiconductor package according to a second embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 半導体装置 10 セラミックス基板 11,33 基板本体 13,33 端子 20 接着層 30 樹脂配線基板 40 突起電極 50 半導体素子 DESCRIPTION OF SYMBOLS 1 Semiconductor device 10 Ceramic substrate 11, 33 Substrate main body 13, 33 Terminal 20 Adhesive layer 30 Resin wiring board 40 Projection electrode 50 Semiconductor element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 秀樹 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hideki Yamaguchi 7-1 Nisshincho, Kawasaki-ku, Kawasaki-shi, Kanagawa Prefecture Toshiba Electronic Engineering Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 それぞれ表面に端子が配設されたセラミ
ックス基板及び樹脂配線基板を形成する工程と、 前記セラミックス基板表面、樹脂配線基板表面にそれぞ
れ表面活性化処理を行う工程と、 前記セラミックス基板表面に接着層を介在して樹脂配線
基板表面を張り合わせるとともに、セラミックス基板の
端子と樹脂配線基板の端子との間を突起電極を介在して
電気的に接続する工程と、 を備えたことを特徴とする半導体パッケージの形成方
法。
A step of forming a ceramic substrate and a resin wiring substrate each having terminals disposed on the surface thereof; a step of performing a surface activation treatment on each of the ceramic substrate surface and the resin wiring substrate surface; Bonding the resin wiring board surface with an adhesive layer interposed therebetween, and electrically connecting the terminals of the ceramic substrate and the terminals of the resin wiring board with the protruding electrodes interposed therebetween. Semiconductor package forming method.
【請求項2】 前記表面活性化処理を行う工程は、 SF6ガス、CF4ガス、02ガス、CHF3ガス、HFガス、Ar及び
H2の混合ガス、BCl3ガス、HBrガスのうち、少なくとも
一種類のガスを使用したプラズマにより、セラミックス
基板、樹脂配線基板のそれぞれの表面に活性化処理を行
う工程であることを特徴とする請求項1に記載の半導体
パッケージの形成方法。
Wherein the step of performing the surface activation treatment, SF 6 gas, CF 4 gas, 0 2 gas, CHF 3 gas, HF gas, Ar and
A mixed gas of H 2, BCl 3 gas, out of the HBr gas, by a plasma using at least one gas, wherein the ceramic substrate is a step of performing an activation treatment on each surface of the resin wiring substrate A method for forming a semiconductor package according to claim 1.
JP6728398A 1998-03-17 1998-03-17 Formation of semiconductor package Pending JPH11265958A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6728398A JPH11265958A (en) 1998-03-17 1998-03-17 Formation of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6728398A JPH11265958A (en) 1998-03-17 1998-03-17 Formation of semiconductor package

Publications (1)

Publication Number Publication Date
JPH11265958A true JPH11265958A (en) 1999-09-28

Family

ID=13340505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6728398A Pending JPH11265958A (en) 1998-03-17 1998-03-17 Formation of semiconductor package

Country Status (1)

Country Link
JP (1) JPH11265958A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310505A (en) * 2005-04-28 2006-11-09 Citizen Electronics Co Ltd Light emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310505A (en) * 2005-04-28 2006-11-09 Citizen Electronics Co Ltd Light emitting diode
JP4681343B2 (en) * 2005-04-28 2011-05-11 シチズン電子株式会社 Manufacturing method of light emitting diode

Similar Documents

Publication Publication Date Title
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US6798070B2 (en) Electronic device assembly and a method of connecting electronic devices constituting the same
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
JP2001338947A (en) Flip chip type semiconductor device and its manufacturing method
JP2002170921A (en) Semiconductor device and its manufacturing method
JP4176961B2 (en) Semiconductor device
JP2002184904A (en) Semiconductor device and method for manufacturing the same
JP2010153822A (en) Electronic device, method of manufacturing the same, and electronic equipment
JP2001135663A (en) Semiconductor device and its manufacturing method
JP3451987B2 (en) Functional element, substrate for mounting functional element, and method of connecting them
JP2004207566A (en) Semiconductor device, display apparatus, and manufacturing method thereof
JP5543754B2 (en) Semiconductor package and manufacturing method thereof
WO2000019514A1 (en) Semiconductor package and flip-chip bonding method therefor
JP2003197679A (en) Semiconductor device, method of mounting the same and mounting body
WO2020090601A1 (en) Semiconductor packaging wiring substrate and method of manufacturing semiconductor packaging wiring substrate
JP7351107B2 (en) Wiring board and wiring board manufacturing method
JP2001144123A (en) Method of manufacturing semiconductor device and the semiconductor device
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
JP3925752B2 (en) Bumped wiring board and manufacturing method of semiconductor package
JP2000306949A (en) Semiconductor device, manufacture thereof and mounting structure thereof
JPH11265958A (en) Formation of semiconductor package
JP7347440B2 (en) Manufacturing method of wiring board for semiconductor package
JP2000269378A (en) Formation of lump electrode, manufacture of film substrate and semiconductor device provided therewith
JP2001127194A (en) Flip chip semiconductor device and its manufacturing method
WO2003100850A1 (en) Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817