JP2004207566A - Semiconductor device, display apparatus, and manufacturing method thereof - Google Patents

Semiconductor device, display apparatus, and manufacturing method thereof Download PDF

Info

Publication number
JP2004207566A
JP2004207566A JP2002376094A JP2002376094A JP2004207566A JP 2004207566 A JP2004207566 A JP 2004207566A JP 2002376094 A JP2002376094 A JP 2002376094A JP 2002376094 A JP2002376094 A JP 2002376094A JP 2004207566 A JP2004207566 A JP 2004207566A
Authority
JP
Japan
Prior art keywords
semiconductor element
interposer
electrode
circuit board
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002376094A
Other languages
Japanese (ja)
Other versions
JP3967263B2 (en
Inventor
Tsutomu Matsudaira
努 松平
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2002376094A priority Critical patent/JP3967263B2/en
Publication of JP2004207566A publication Critical patent/JP2004207566A/en
Application granted granted Critical
Publication of JP3967263B2 publication Critical patent/JP3967263B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

<P>PROBLEM TO BE SOLVED: To enable the high density mount of a semiconductor element by attaining the electric connection of the semiconductor element whose electrode pitch is 30 μm or smaller to a circuit board. <P>SOLUTION: An interposer 1 is face-down connected to the circuit board 7, and the semiconductor element 4 is face-down connected to the interposer 1 so as to attain the connection of the semiconductor element 4 in a semiconductor wire pitch level and the connection of an interposer to the circuit board 7 in a pitch level of a prior art. Further, a semiconductor substrate with a functional circuit integrated thereto is employed for the interposer so as to considerably reduce the size of the substrate, thereby allowing this technology to greatly contribute to the downsizing of a product. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子が高密度に実装された半導体装置やこの半導体装置を備える電子機器に関する。詳しくは、半導体素子を高密度に実装する半導体装置の実装構造およびその実装方法に関するものである。また、このような実装構造の半導体装置を駆動回路、コントロール回路、電源回路などに用いた、有機ＥＬ、液晶、プラズマ、ＦＥＤ、ＬＥＤなどの表示パネルを有する電子機器に関する。
【０００２】
【従来の技術】
従来、シリコンチップに代表される半導体素子は、リードフレームを有するダイパッド上に搭載され、半導体素子の電極部とリードフレームのリードとをワイヤーボンダーによりφ２０〜１００μｍの極細の金線等を用いて接続された後、トランスファーモールドによって樹脂封止し、半導体装置である半導体パッケージを形成していた。そして、半導体素子への回路素子の高集積化が進むにつれ、電極部の数が近年急速に増大し、半導体パッケージは、多ピン化していく一方であった。一方、半導体素子を使用する電子機器には、小型薄型化や高機能化が要求されている。そのため、半導体素子をより高密度に実装する必要が生じ、より小型の半導体パッケージが望まれている。
【０００３】
そこで、半導体素子（ＩＣチップ）を高密度に実装するため、１つの半導体パッケージの中に中間基板（インターポーザ）を内蔵させ、パッケージ内部でシリコンチップとインターポーザとの接続を行うことにより、パッケージの入出力端子間隔を大きくする方法が提案されてきている（例えば、特許文献１参照）。
【０００４】
このような従来の実装構造の模式的断面を図４に示す。図４に示すように、まず半導体素子１２のバンプ電極１６をインターポーザ１８にあらかじめ設置されている端子２１と接合し、アンダーフィル材２６を半導体素子１２の電極面１４とインターポーザ１８の電極面２０間に塗布して固着する。次に、インターポーザ１８の半導体素子１２が実装されている面２０と相反する面２４に設けられたバンプ電極部２２と基板３０にあらかじめ設置されている端子３１と接合する。
【０００５】
図４に示した従来例は、半導体素子を直接、基板３０に実装するには端子間ピッチが微細で不可能なため、半導体素子の端子１５のピッチを基板３０の端子３１のピッチに合うようにインターポーザ１８の配線２３によって広げることで、半導体素子の端子１５と基板３０の端子３１との接合を可能とするものである。つまり、４０μｍ以下の端子ピッチを有する半導体素子１２を、インターポーザ１８を介して基板３０の端子に接合することを可能にした。
【０００６】
また、液晶表示装置の実装構造には、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）がある。半導体素子半導体とキャリアテープの接続はＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）によりキャリアテープに形成したフライングリードと半導体素子のバンプを金とスズの共晶接続で接続していた。ＴＣＰを用いた実装には、キャリアテープと接続した半導体素子上に別の半導体素子を実装する方法もある。キャリアテープに接続される半導体素子には、別の半導体素子を実装するための第二の金バンプがキャリアテープとの接続のために設けられた第一の金バンプと同時に形成されている。また、別の半導体素子にも第二の金バンプと対応する位置に金バンプが形成されており、これらの金バンプ同士を加熱加圧により接続する（例えば、特許文献２参照）。あるいは、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いて接続してもよい。
【０００７】
【特許文献１】
米国特許第５７１９４４０号明細書（第１図）
【０００８】
【特許文献２】
特開２００２−２２２８３０号公報（第３−５頁、第１図）
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体素子の実装構造では、下記に述べるような問題点が存在した。
【００１０】
（１）インターポーザの機能は端子間ピッチを広げるためだけの中間基板であるにもかかわらず、実装工程が増え、かつ、コスト高になっていた。
【００１１】
（２）半導体素子とインターポーザを加熱により接合する場合、半導体素子とインターポーザの熱膨張係数の違いから、加熱接合中に半導体素子のバンプ電極とインターポーザの端子の位置にずれが生じ、３０μｍピッチ以下のバンプ電極と端子の接合は不可能であった。
【００１２】
（３）インターポーザの端子パターン幅の公差が±８μｍ、端子パターンの累積ピッチ誤差±０．０６％が生じているため、３０μｍピッチ以下のバンプ電極と端子の位置合わせは不可能であり、半導体素子とインターポーザを接着により電気的接合することができなかった。
【００１３】
（４）従来の製造プロセスでは、半導体素子とインターポーザを実装してからインターポーザと基板を接続しているが、基板に薄箔のフィルム基板を用いた場合、半導体素子が実装されたインターポーザをフィルム基板に接続することが困難であった。
【００１４】
また、ＴＣＰを用いた方法では、インナーリードが微細化により細くなった場合や、フェイスツーフェイスで半導体素子とインターポーザを実装した場合に、インナーリードの断線が多発した。特に、インナーリードのピッチが５０μｍ以下の場合にインナーリードの断線が著しかった。また、ＩＬＢ実装後に実装する半導体素子のボンディング位置や荷重の関係より、インナーリードの断線が発生した。更に、ＴＣＰのインナーリードとバンプの接続は、インナーリード側から行うため、半導体素子と接続するインターポーザのバンプが汚染し、半導体素子との接続が不安定になる問題があった。
【００１５】
そこで、本発明は、半導体素子に形成された３０μｍピッチ以下のバンプ電極とインターポーザ端子との接合を可能にし、半導体素子を高密度に実装でき、さらに、後工程で実装する部品に代替して、インターポーザにマルチ回路搭載し、フィルム基板に実装可能とした、超軽薄短小製品に対応した実装方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記の課題を解決するため、本発明の半導体装置は、第一の接続電極と、第一の接続電極より外側に設けられた第二の接続電極とが形成されるとともに、半導体素子がフェイスダウン実装されたインターポーザ基板と、このインターポーザ基板が第二の接続電極を用いてフェイスダウン実装された回路基板を備える構成とした。
【００１７】
また、インターポーザ基板に、電気回路が形成されたシリコン基板を用いることとした。また、インターポーザ基板は、回路基板と半導体素子を同一面で接続する構造であり、回路基板には、半導体素子と重なる位置に、半導体素子の外形より大きい穴が設けられている。さらに、インターポーザ基板と接続するために回路基板に設けられた電極は、この穴からはみ出ないように形成されている。さらに、インターポーザ基板と接続するために回路基板に設けられた電極は、その先端が第二の接続電極から５０μｍ以上インターポーザ基板の内側方向に伸延するように設けられている。
【００１８】
また、半導体素子の電極と第一の接続電極は金−金接続され、第二の接続電極と回路基板の電極は金−スズ接続されている。
【００１９】
また、本発明による半導体装置の製造方法は、第一の接続電極と第一の接続電極より外側に設けられた第二の接続電極が形成されたインターポーザ基板に、第二の接続電極を用いて回路基板を接続する工程と、インターポーザ基板に、第一の接続電極を用いて半導体素子を接続する工程を備えることとした。
【００２０】
また、本発明による表示装置は、半導体素子の電極と接続する第一の接続電極と、第一の接続電極より外側に設けられた第二の接続電極が形成され、半導体素子がフェイスダウン実装されたインターポーザ基板と、第二の接続電極と電気的に接続する端子電極が形成され、インターポーザ基板がフェイスダウン実装された回路基板と、回路基板に接続され、半導体素子から出力される信号を用いて表示を行う表示素子を備える構成とした。
【００２１】
また、本発明による表示装置の製造方法は、第一の接続電極と第一の接続電極より外側に設けられた第二の接続電極をインターポーザ基板に形成する工程と、第二の接続電極を用いて回路基板にインターポーザ基板を接続する工程と、第一の接続電極を用いてインターポーザ基板に半導体素子を接続する工程と、回路基板を表示素子に接続する工程を備えることとした。
【００２２】
【発明の実施の形態】
本発明の半導体装置の構成は、半導体素子と基板がインターポーザを介して接続されている。すなわち、インターポーザにはその同一面上に半導体素子と接続するための電極と基板に接続するための電極が形成されている。基板にはインターポーザに接続するための電極や配線パターンが形成されている。さらに、基板には半導体素子と対応する位置に穴が設けられている。基板上の電極や配線パターンはこの穴から露出しないように形成されている。
【００２３】
半導体素子をインターポーザにフェイスダウン方式で接続させるには様々な方式があるが、この接続方式については限定されるものではない。フェイスダウン方式の１つとして、インターポーザに実装する部品、例えば、半導体素子にバリアメタル層を蒸着またはスパッタを用いて形成し、その上にはんだバンプを同様に蒸着、スパッタを用いて形成した後、加熱工程を通すことで、電極上にはんだボールを形成させ、このはんだボールとインターポーザの電極とが対向するように半導体素子を配置した後、再び加熱することで接合させるフリップチップ実装が従来から知られている。さらに、他の実装方法としては、半導体素子の電極部にワイヤーボンディング装置を改造した金ボール形成装置により金ボールのみを形成させる金スタッドバンプ法を用いた後、基板電極上にはんだ材を供給し、その上に金スタッドバンプが形成された半導体素子を配置し加熱工程を通すことにより、金スタッドバンプとインターポーザ電極とをはんだ材により接続させる方法もある。この場合、半導体素子のはんだボールあるいは金スタッドバンプにより基板より持ち上げられた形で接続されており、インターポーザと半導体素子の間には空間が生じる。そこで、接続部を補強し接続信頼性を得るため、この空間をアンダーフィル材と呼ばれる絶縁性の補強樹脂により充填する。さらに、上述の金スタッドバンプあるいは、半導体素子がウェハ状態の段階で表面に導電性膜を形成し、その上にレジスト材を電極部以外に形成させた後、導電性膜を共通電極として電気メッキにより半導体素子電極上に金バンプを形成させるメッキバンプ付きの半導体素子とインターポーザとを対向させ、その間に異方性導電膜を挟むかまたは異方性導電接着剤で接着し、加圧および加熱することで接続させる方法も使用してもよい。この場合には、異方性導電膜等の接着剤成分が半導体素子とインターポーザとの間を密着することから上述のアンダーフィル材は、不要となる。
【００２４】
さらに、半導体素子電極上に金バンプを形成させるメッキバンプ付きの半導体素子とインターポーザ電極上に錫メッキ処理された基板とを対向させ、加熱・加圧工程を通すことで、金メッキバンプと基板電極とを金錫共晶接合により接続させる方法もある。また、接続部を補強し接続信頼性を得るため、半導体素子とインターポーザとの間をアンダーフィル材と呼ばれる絶縁性の補強樹脂により充填する。
【００２５】
さらに、半導体素子の電極上に金バンプが形成されたメッキバンプ付きの半導体素子とインターポーザ電極上に金メッキ処理されたインターポーザとを対向させ、加熱・加圧または超音波振動工程を通すことで、金メッキバンプと基板電極とを金−金接合により接続させる方法もある。また、接続部を補強し接続信頼性を得るため、半導体素子とインターポーザとの間をアンダーフィル材と呼ばれる絶縁性の補強樹脂により充填する。
【００２６】
さらに、メッキバンプ付きの半導体素子とインターポーザ電極上に金メッキ処理されたインターポーザとを対向させ、加圧・接着または、導電性ペースト塗布工程を通すことで、金メッキバンプと基板電極とを接着剤の硬化収縮または、導電性ペーストの硬化により接続させる方法もある。
【００２７】
このように、インターポーザを介して半導体素子を回路基板へ接続することにより、半導体素子を回路基板に接続するために半導体素子の端子ピッチを大きくする必要がなくなるので、半導体素子のチップサイズを最小限にすることが可能になる。つまり、インターポーザにシリコン基板を使用すれば、半導体配線間隔レベル（現在は１μｍピッチ）で接続が可能となる。また、インターポーザにシリコン基板を使用することにより、後工程で実装される部品の機能をインターポーザ内に組み込むことが可能となり、製造工数や部品点数を減らすことが可能となる。
【００２８】
また、半導体素子の接続部が外部に露出しないことから、製造工程中の破壊もなくなる。さらに、半導体素子が実装された状態で検査を行うことにより、半導体素子の実装後の不良を選別でき、選別された良品のみの半導体素子を搭載できるようになり、製造歩留まりを大幅に向上させることが可能となる。
【００２９】
更に表示パネルとフレキシブル基板と駆動ドライバ，電源，コントローラー等の半導体素子からなる表示装置の場合、インターポーザを電源半導体素子の回路と兼用することで駆動ドライバの微細化と共に電源半導体素子の実装面積の低減および、従来ＦＰＣに両面配線板を使用しなければならなかった配線構造が、片面配線構造が可能となる。
【００３０】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する。
（実施例１）
本実施例による半導体装置の断面構造を図１に模式的に示す。図のように、パターン１０が形成された回路基板７には、半導体素子４がインターポーザ１を介して接続されている。本実施例において、インターポーザ１には、半導体素子４と接続するための接続用電極と、回路基板７と接続するための第二の接続用電極が形成されており、接続用電極は金メッキされている。半導体素子４の表面に設けられた電極とインターポーザ１の接続用電極は金バンプを介して接続されている。すなわち、半導体素子４の電極に形成された金バンプ２と、インターポーザ１の接続用電極の金メッキとが融合されており、これにより電気的接続がなされている。また、この金バンプはインターポーザ１の接続用電極に形成しても良いし、インターポーザ及び半導体素子の両方の電極に形成しても良い。すなわち、半導体素子４の電極に形成された金バンプ２がインターポーザ１の接続用電極と対向する位置関係になるように位置合わせを行い、金バンプの融点以上の温度になるまでインターポーザ１と半導体素子４とを加熱し、金バンプ２とインターポーザ１の電極部の金メッキとを融合させる。または、半導体素子４の電極に形成された金バンプ２がインターポーザ１の接続用電極と対向する位置関係になるように位置合わせを行い、その後、加圧し、超音波振動を印加することにより、金バンプ２とインターポーザ１の電極部の金メッキを接合させる。また、この金バンプはインターポーザ１の接続用電極に形成しても良いし、インターポーザ及び半導体素子の両方の電極部に形成して良い。
【００３１】
この金バンプ２は半導体プロセスで製造できるため、半導体プロセスの微細化が進めば進むほど微細なものが出来る。つまり、半導体素子４の電極部に形成された金バンプ２がインターポーザ１の接続用電極と対向する位置関係になるように位置決めさえ可能ならば、半導体プロセスの配線間隔レベルで、接合が可能となる。例えば、位置合わせ用ＸＹテーブルの繰り返し位置決め精度が±０．１μｍならば、計算上０．３μｍピッチの接合が可能となる。
【００３２】
また、インターポーザ１と半導体素子４の間には、エポキシ系樹脂からなるアンダーフィル材３が設けられている。
【００３３】
一方、インターポーザ１の表面に設けられた第二の接続用電極にあらかじめ形成してあった金属バンプと回路基板７に設けられている接続用電極部とが接合されている。この金属バンプは、回路基板に設けられている接続用の電極ピッチに応じて、金属の種類を決定する。例えば、基板に設けられている接続用電極ピッチが４０μｍ未満なら金を使用し、４０μｍ以上ならはんだを使用する。
【００３４】
また、接合方法により金属バンプの金属の種類、及び、基板に設けられている接続用電極の表面処理が決定できる。例えば、金−錫共晶接合の場合はバンプを金にし、基板電極の表面処理を錫にする。超音波接合または金−金溶融接合の場合はバンプを金にし、基板電極の表面処理を金にする。はんだ溶融接合の場合はバンプをはんだにし、基板電極の表面処理を金、はんだ、あるいは、表面処理無しにする。
【００３５】
また、インターポーザ１と回路基板の接合を保護するため、エポキシ系樹脂からなる封止樹脂をこれらの周りに設ける。この封止樹脂は、ポッティング法により塗布された後で、加熱により硬化される。
【００３６】
以上のような半導体素子の実装構造にすることで、小型で、半導体配線間隔レベルでの微細ピッチで、多ピンの安定した接続と特性を得ることが可能であり、さらに半導体素子を小型に出来ることから高速化が可能となる。
【００３７】
さらに、本実施例のインターポーザに、基板へ後工程で実装するチップ部品の機能を盛り込む設計をすることにより、基板に占める実装面積が大幅に削減可能となり、製品の小型化に大きく貢献できる。
【００３８】
また、シリコン基板の熱膨張係数に近いセラミック、または、ビルドアップ基板などをインターポーザに使用することにより、シリコン基板より安価に製造でき、実装工程の中間検査が可能であることから高歩留まりで製造できる。
【００３９】
さらに、シリコン基板の熱膨張係数に近いインターポーザに、後工程で基板へ実装するチップ部品の機能を盛り込む設計をすることにより、基板に占める実装面積が大幅に削減可能となり、製品の小型化に大きく貢献できる。
（実施例２）
本実施例による表示装置の構造の断面を図２に模式的に示す。半導体素子４はインターポーザ１にフェイスダウン実装されている。このとき、それぞれに設けられたバンプ２、５により電気的に接続されている。さらに、インターポーザ１は回路基板７に接続され、回路基板７は異方性接着剤９により表示パネル８に接続されている。半導体素子４であるシリコンチップは、駆動ドライバであり、０．１８μｍプロセスで製造されている。微細プロセスのため、出力電極間ピッチが２５μｍである。バンプは、スペース１０μｍバンプ幅１５μで形成してある。バンプの配列はペリフェラル配置で、１列で形成してある。但し、これ以下のピッチにするには、バンプ形成のフォトレジストの形成が困難なため、スペース１０μｍ以下にはできない。そのため、２段千鳥形状でバンプの配列を形成する。２段千鳥配列の場合には、基本的にピッチが倍になるため実装マージンは広くなる。配列は３段でも４段でも良い。原理的には、２段千鳥で１２．５μｍピッチ，３段千鳥で８．３μｍピッチ，４段千鳥で６．２５μｍピッチが可能である。
【００４０】
単結晶シリコンからなるインターポーザ１には、アルミによる配線で形成されており、回路によっては多層配線も可能である。配線部全体には、酸化シリコンからなるパッシベーションが形成されている。高密度配線の場合は、ストレスマイグレーション防止のための４〜１０μｍのポリイミド膜を形成してもよい。バンプ５は通常の半導体素子に使用されているものと同様で、フォト法と電気メッキで形成する。インターポーザ上のバンプ５は、回路基板７と半導体素子４との電極に対応した電極に形成してある。バンプ２またはインターポーザ上のバンプ５のどちらか一方のバンプの形状が他方のバンプ形状より大きいほうが良い。両方のバンプが金−金接続の場合は、位置ずれによりバンプの重なり面積が減り、単位面積あたりの荷重が大きくなることとなり、金バンプの変形が生ずるおそれがある。これを防ぐために、マシンの実装精度の分を考慮したバンプ幅、すなわちバンプの大きさ、に差をつけることとした。これにより、小さい方のバンプが大きいバンプよりはみ出すことが無く、安定した圧力がバンプ間にかかることになる。
【００４１】
超音波接続を用いる場合には、バンプ５またはバンプ２のどちらか一方は無くても良く、金バンプとアルミパットを超音波で接続することが可能である。
【００４２】
このインターポーザ１に半導体回路を内蔵しても良い。電源やコントローラーを構成する半導体回路をインターポーザ１上に形成することにより、電源やコントローラー等を構成する機能部品を基板上に実装する必要が無くなり、基板の配線エリアの削減ができる。半導体素子４とインターポーザ１はＡｕ−Ａｕ加熱加圧で接続されている。有機膜などの汚染皮膜を除去する前処理を行った後に接続してもよい。実装する半導体素子は１個に限るものではなく、複数でもよい。
【００４３】
回路基板７には２５μｍの厚みのポリイミドフィルム上に４μの銅箔からなるパターン１０が直接設けられた二層式のフレキシブル基板が適している。ポリイミドフィルムの厚みは２５μｍにこだわるものではなく、１２．５μｍでも３８μｍでも５０μｍでも良い。銅箔の厚みは、パターンピッチにより変り、３５μｍピッチ以下の場合は、１〜４μｍの厚みが使用される。厚みが薄いとパターニングは容易であるが、パターン断線の危険があるため、できるだけ厚いものを用いる。本実施例では４０μｍピッチで銅箔は８μｍである。二層式のフレキシブル基板は、ポリイミドフィルムにＮｉやＣｒからなる銅との密着性を改善するシード層をスパッタリングで形成し、連続してＣｕをスパッタリングで１０００〜２０００Å形成し、電解銅メッキ厚付けする。
【００４４】
パターン１０は、フォト法を用いてパターニングレジスト形成し、エッチングで形成する。パターン形成方法はこれに限るものではなく、Ｃｕのスパッタリング後にフォト法を用いてレジストを形成し銅メッキでパターンを形成し、レジスト下のスパッタで形成したＣｕとＮｉ、Ｃｒをエッチングにより除去するセミアディテブ法でもよい。パターン１０には無電解Ｓｎメッキが純スズ層として０．２μｍ形成してある。メッキは、スズに限るものではなくＮｉ＋Ａｕでもよい。但し実装工法との兼ね合いが生ずる。つまり実装工法にあわせたメッキが必要となる。本実施例では、金とスズの共晶接続で接続してある。パターンピッチは基板が安定して製造できる４０μｍピッチを用いている。
【００４５】
回路基板には、半導体素子４と重なる位置には穴を形成してあり、シリコンチップ（半導体素子）を逃がす構造とした。インターポーザ１と接続するパターンは、ポリイミドフィルムと同面で穴を形成するよりも、ポリイミドフィルムの穴から最低５０μｍ以上間隔をあけた方が、穴をパンチで形成できるため安価となる。また、インターポーザと接続するパターンの先端は接続するインターポーザのバンプから最低５０μｍは必要とする。金−スズ共晶接続の場合、スズのフィレットが接続強度を向上する。そのためには、一定以上のスズの量が必要であり、そのために最低５０μｍの長さあたりのスズが必要となるためである。
【００４６】
また、アンダーフィル３を一方から塗布して、インターポーザと半導体素子の側面に安定してフィレットを形成するには、基板の穴の端部から半導体素子４までの間隔は、最低２０μｍ必要である。これはアンダーフィルが流動するために必要な間隔であり、これより間隔が狭いとフィレットの形成は不安定になる。
【００４７】
このような構成によれば、基板よりインターポーザ１に入力した信号が半導体素子４に供給され、駆動信号が出力される。半導体素子４から出力された駆動信号はインターポーザ１、回路基板を経由して表示パネル８に供給され、絵や文字などの表示ができる。
【００４８】
本発明による表示装置の製造方法を示す工程フロー図を図３に示す。まず、図３（ａ）に示すように、パターン１０が形成された回路基板７をシリコンからなるインターポーザ１に接続する。次に、図３（ｂ）に示すように、半導体素子４をインターポーザ１に接合する。さらに、図３（ｃ）に示すように、インターポーザ１と半導体素子４および回路基板７との接合部にアンダーフィル３を充填する。その後、図３（ｄ）に示すように、異方性接着剤９を用いて回路基板を表示素子８の電極部に接続する。
【００４９】
本実施例では、回路基板７に２５μｍのポリイミドフィルム基板を用い、２μｍの銅箔でパターン１０が形成されている。このパターン上には無電解スズめっきにより０．２μｍの純スズ層が設けられている。インターポーザ１には、所定の配線が形成されるとともに、フィルム基板と接続するための電極が形成されている。この電極にはＡｕバンプが形成されている。これにより、インターポーザ１とフィルム基板は金−スズ共晶接続されている。共晶接続は、接続温度に加熱したインターポーザとフィルム基板のそれぞれの接続部を位置あわせして加熱加圧することで実現できる。加熱は接続部が３６０℃、加圧条件はバンプとリードの重なり面積に対して１２００ｋｇ/ｍｍ2 の荷重を２秒かける。この接続は共晶接続に限ったものではなく、ＡＣＦ，ＮＣＰ，Ａｕ−Ａｕなどで接続しても良い。
【００５０】
次に、図３（ｂ）に示すように半導体素子４をインターポーザ１に接続する。接続する前に、バンプの表面の洗浄をおこなう。本実施例では、Ａｒプラズマ洗浄を行った。半導体素子４とインターポーザ１を金−金接続で行う場合には、半導体素子とインターポーザの両方のバンプを洗浄した方が、金バンプ表面が活性化するため接続が安定することとなる。また、基板とインターポーザを金−スズ共晶接続する場合には、インターポーザが接続温度まで上昇するため、少なくともインターポーザのバンプの洗浄を行う必要がある。
【００５１】
そして、半導体素子４を４００℃に加熱し、１２００ｋｇ／ｍｍ２ の荷重を２秒かけてインターポーザ１と半導体素子４を接続する。
【００５２】
次に、図３（ｃ）に示すように、エポキシ系樹脂からなるアンダーフィル材３をシリコンチップ４の側面もしくはインターポーザ１の側面に塗布して、インターポーザ１と半導体素子４の間に充填する。シリコンチップ及びインターポーザの側面にフィレットが形成できたところで充填が完了する。その後、１００〜１５０℃程度に加熱しアンダーフィル材３を硬化させる。
【００５３】
ここで、インターポーザの替わりに半導体回路が形成された半導体チップを用いることができる。この場合、ウェハから半導体チップを分離する際のダイシングをシングルカットで行うと、ダイシング部にアルミ捲れが発生して、捲くれたアルミが回路基板７のパターンとショートするおそれがある。このショートを防止するために、アンダーフィルをＵＶ硬化・熱硬化併用タイプを使用する。すなわち、アンダーフィルを塗布した後に半導体チップのエッジと基板の間隔を広げるようにフォーミングすると同時にアンダーフィルにＵＶを照射して硬化させることで、この間隔を保持する。ＵＶ硬化を使用するのは、短時間で硬化することができるためである。更にオーブンで紫外線の当たらない部分を熱で硬化する。このアルミ捲れが無い場合には、このアンダーフィルは熱硬化型だけでも良い。
【００５４】
また、この後で、抵抗やコンデンサ等の電子部品を回路基板上に実装しても良い。具体的には、半田マスクを使用した印刷やディスペンサによりクリーム半田を回路基板上に設け、チップマウンタで部品搭載する。その後で、光ビーム、ＩＲ、熱風、ホットプレート、レーザーなどの方法でクリーム半田を加熱し、半田接合する。
【００５５】
次に、異方性接着剤である異方性導電膜を表示素子８または回路基板の表示素子との接続端子に仮付けし、回路基板と表示素子８を位置あわせする。位置があった状態で加熱加圧して異方性導電膜の接着剤を熱硬化させて接続が完了する。異方性導電膜は熱硬化に限るものではなく、紫外線硬化でも良い。異方性導電膜は、フィルム状のものでも液状でもよい。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、インターポーザにシリコン基板を使用すれば、半導体素子を１０μｍピッチで接合することが可能である。さらに、半導体素子の多ピン化に対応することが可能であり、半導体素子を小型化できることから高速化及びウエハー当たりの取り個数が増えることによる製造コストの低減化が可能となる。
【００５７】
さらに、基板へ後工程で実装されるチップ部品の機能をインターポーザに盛り込むことが可能である。さらに、インターポーザをシリコン基板の熱膨張係数に近い基板へ代替すれば安価に製造することが可能である。さらに、微細ピッチ半導体素子を接続する中間工程で、検査が可能であることから高歩留まりで実装することができるため、ローコストで提供できる。
【００５８】
また、この実装方法により、表示装置の微細接続とともに、表示装置の小型化が可能となった。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す模式的断面図である。
【図２】本発明の表示装置を示す模式的断面図である。
【図３】本発明の表示装置の製造方法を模式的に示す工程フロー図である。
【図４】従来の接続構造を示す模式的断面図である。
【符号の説明】
１ インターポーザ
２ 半導体素子の電極上に設けられた金バンプ
３ アンダーフィル材
４ 半導体素子
５ インターポーザの電極上に設けられたバンプ
７ 回路基板
８ 表示素子
１０ パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device on which semiconductor elements are mounted at a high density and an electronic apparatus including the semiconductor device. More specifically, the present invention relates to a mounting structure of a semiconductor device for mounting semiconductor elements at high density and a mounting method thereof. In addition, the present invention relates to an electronic device including a display panel such as an organic EL, a liquid crystal, a plasma, an FED, or an LED, using the semiconductor device having such a mounting structure as a driving circuit, a control circuit, a power supply circuit, or the like.
[0002]
[Prior art]
Conventionally, a semiconductor element typified by a silicon chip is mounted on a die pad having a lead frame, and an electrode portion of the semiconductor element and a lead of the lead frame are connected by a wire bonder using a fine gold wire of φ20 to 100 μm or the like. After that, it is sealed with resin by transfer molding to form a semiconductor package which is a semiconductor device. As the degree of integration of circuit elements into semiconductor elements has increased, the number of electrode portions has rapidly increased in recent years, and the number of pins in semiconductor packages has been increasing. On the other hand, electronic devices using semiconductor elements are required to be smaller and thinner and have higher functions. Therefore, it is necessary to mount the semiconductor elements at higher density, and a smaller semiconductor package is desired.
[0003]
Therefore, in order to mount a semiconductor element (IC chip) at a high density, an intermediate substrate (interposer) is built in one semiconductor package, and the silicon chip and the interposer are connected inside the package, so that the package is inserted. A method of increasing the interval between output terminals has been proposed (for example, see Patent Document 1).
[0004]
FIG. 4 shows a schematic cross section of such a conventional mounting structure. As shown in FIG. 4, first, the bump electrode 16 of the semiconductor element 12 is joined to a terminal 21 previously provided on the interposer 18, and the underfill material 26 is placed between the electrode surface 14 of the semiconductor element 12 and the electrode surface 20 of the interposer 18. And fix it. Next, the bump electrode portion 22 provided on the surface 24 of the interposer 18 opposite to the surface 20 on which the semiconductor element 12 is mounted is joined to the terminal 31 previously provided on the substrate 30.
[0005]
In the conventional example shown in FIG. 4, the pitch between terminals is too small to mount the semiconductor element directly on the substrate 30. Therefore, the pitch of the terminals 15 of the semiconductor element is set to match the pitch of the terminals 31 of the substrate 30. The connection between the terminal 15 of the semiconductor element and the terminal 31 of the substrate 30 is enabled by widening the wiring with the wiring 23 of the interposer 18. That is, the semiconductor element 12 having a terminal pitch of 40 μm or less can be joined to the terminal of the substrate 30 via the interposer 18.
[0006]
Further, there is a TCP (Tape Carrier Package) as a mounting structure of the liquid crystal display device. The connection between the semiconductor element semiconductor and the carrier tape was such that the flying leads formed on the carrier tape by the ILB (Inner Lead Bonding) and the bumps of the semiconductor element were connected by eutectic connection of gold and tin. For mounting using TCP, there is a method of mounting another semiconductor element on a semiconductor element connected to a carrier tape. On the semiconductor element connected to the carrier tape, a second gold bump for mounting another semiconductor element is formed simultaneously with the first gold bump provided for connection with the carrier tape. Further, another semiconductor element also has a gold bump formed at a position corresponding to the second gold bump, and these gold bumps are connected to each other by heating and pressing (for example, see Patent Document 2). Alternatively, the connection may be made using an NCP (Non Conductive Paste).
[0007]
[Patent Document 1]
US Pat. No. 5,719,440 (FIG. 1)
[0008]
[Patent Document 2]
JP-A-2002-222830 (pages 3 to 5, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, the conventional semiconductor element mounting structure has the following problems.
[0010]
(1) Although the function of the interposer is an intermediate substrate only for widening the pitch between terminals, the number of mounting steps is increased and the cost is increased.
[0011]
(2) In the case where the semiconductor element and the interposer are joined by heating, the position of the bump electrode of the semiconductor element and the position of the terminal of the interposer are displaced during the heat joining due to the difference in the coefficient of thermal expansion between the semiconductor element and the interposer. Bonding of the bump electrode and the terminal was impossible.
[0012]
(3) Since the tolerance of the terminal pattern width of the interposer is ± 8 μm and the cumulative pitch error of the terminal pattern is ± 0.06%, it is impossible to align the bump electrode with the pitch of 30 μm or less and the terminal, and the semiconductor element And the interposer could not be electrically connected by bonding.
[0013]
(4) In the conventional manufacturing process, the interposer and the substrate are connected after the semiconductor element and the interposer are mounted. However, when a thin film substrate is used as the substrate, the interposer on which the semiconductor element is mounted is mounted on the film substrate. It was difficult to connect to.
[0014]
Further, in the method using TCP, disconnection of the inner lead frequently occurred when the inner lead became thin due to miniaturization or when the semiconductor element and the interposer were mounted face-to-face. In particular, when the pitch of the inner leads was 50 μm or less, the disconnection of the inner leads was remarkable. Further, disconnection of the inner lead occurred due to the relationship between the bonding position and the load of the semiconductor element mounted after the ILB mounting. Further, since the connection between the inner lead and the bump of the TCP is performed from the inner lead side, there is a problem that the bump of the interposer connected to the semiconductor element is contaminated and the connection with the semiconductor element becomes unstable.
[0015]
Therefore, the present invention enables the bonding between the bump electrode having a pitch of 30 μm or less formed on the semiconductor element and the interposer terminal, enables the semiconductor element to be mounted at a high density, and further substitutes for a component to be mounted in a later step. It is an object of the present invention to provide a mounting method corresponding to an ultra-light, thin and short product in which a multi-circuit is mounted on an interposer and mountable on a film substrate.
[0016]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor device according to the present invention includes a first connection electrode and a second connection electrode provided outside the first connection electrode, and the semiconductor element is face-down. The interposer substrate is provided with a mounted circuit board, and the interposer substrate is provided with a circuit board mounted face down using the second connection electrode.
[0017]
Further, a silicon substrate on which an electric circuit is formed is used as the interposer substrate. Further, the interposer substrate has a structure in which the circuit board and the semiconductor element are connected on the same surface, and a hole larger than the outer shape of the semiconductor element is provided at a position overlapping the semiconductor element. Further, the electrodes provided on the circuit board for connection to the interposer board are formed so as not to protrude from the holes. Further, the electrode provided on the circuit board for connection to the interposer substrate is provided such that its tip extends from the second connection electrode to the inside of the interposer substrate by 50 μm or more.
[0018]
The electrode of the semiconductor element and the first connection electrode are gold-gold connected, and the second connection electrode and the electrode of the circuit board are gold-tin connection.
[0019]
Further, the method for manufacturing a semiconductor device according to the present invention uses the second connection electrode on the interposer substrate on which the first connection electrode and the second connection electrode provided outside the first connection electrode are formed. The method includes a step of connecting a circuit board and a step of connecting a semiconductor element to the interposer substrate using the first connection electrode.
[0020]
Further, in the display device according to the present invention, the first connection electrode connected to the electrode of the semiconductor element and the second connection electrode provided outside the first connection electrode are formed, and the semiconductor element is mounted face down. The interposer substrate and the terminal electrode that is electrically connected to the second connection electrode are formed, and the interposer substrate is connected to the circuit board face-down mounted, and the signal output from the semiconductor element is connected to the circuit board. A configuration including a display element for performing display was adopted.
[0021]
Further, the method for manufacturing a display device according to the present invention includes a step of forming a first connection electrode and a second connection electrode provided outside the first connection electrode on the interposer substrate, and using the second connection electrode. Connecting the interposer substrate to the circuit board, connecting the semiconductor element to the interposer substrate using the first connection electrode, and connecting the circuit board to the display element.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
In the configuration of the semiconductor device of the present invention, a semiconductor element and a substrate are connected via an interposer. That is, an electrode for connecting to the semiconductor element and an electrode for connecting to the substrate are formed on the same surface of the interposer. An electrode and a wiring pattern for connecting to the interposer are formed on the substrate. Further, holes are provided in the substrate at positions corresponding to the semiconductor elements. The electrodes and wiring patterns on the substrate are formed so as not to be exposed from the holes.
[0023]
There are various methods for connecting the semiconductor element to the interposer in a face-down manner, but the connection method is not limited. As one of the face-down methods, a component to be mounted on the interposer, for example, a barrier metal layer is formed on a semiconductor element by vapor deposition or sputtering, and a solder bump is similarly formed on the barrier metal layer by vapor deposition or sputtering. Flip-chip mounting, in which a solder ball is formed on an electrode by passing through a heating process, a semiconductor element is arranged so that the solder ball and the electrode of the interposer face each other, and then heated to be joined again, has been conventionally known. Have been. Further, as another mounting method, after using a gold stud bump method in which only a gold ball is formed by a gold ball forming apparatus in which a wire bonding apparatus is modified on an electrode portion of a semiconductor element, a solder material is supplied on the substrate electrode. There is also a method in which a semiconductor element having a gold stud bump formed thereon is arranged and passed through a heating step, so that the gold stud bump and the interposer electrode are connected by a solder material. In this case, the semiconductor elements are connected by being lifted from the substrate by solder balls or gold stud bumps, and a space is created between the interposer and the semiconductor elements. Therefore, in order to reinforce the connection portion and obtain connection reliability, this space is filled with an insulating reinforcing resin called an underfill material. Further, a conductive film is formed on the surface of the above-mentioned gold stud bump or the semiconductor element at the stage of a wafer state, and a resist material is formed thereon other than the electrode portion, and then the conductive film is electroplated as a common electrode. A semiconductor element with a plated bump for forming a gold bump on a semiconductor element electrode is opposed to an interposer, and an anisotropic conductive film is sandwiched therebetween or bonded with an anisotropic conductive adhesive, and then pressurized and heated. Alternatively, a connection method may be used. In this case, since the adhesive component such as an anisotropic conductive film adheres tightly between the semiconductor element and the interposer, the above-mentioned underfill material is not required.
[0024]
Further, the semiconductor element with a plated bump for forming a gold bump on the semiconductor element electrode and the substrate plated with tin on the interposer electrode are opposed to each other, and are subjected to a heating / pressing process, so that the gold-plated bump and the substrate electrode May be connected by gold-tin eutectic bonding. Further, in order to reinforce the connection portion and obtain connection reliability, the space between the semiconductor element and the interposer is filled with an insulating reinforcing resin called an underfill material.
[0025]
Further, the semiconductor element with a plated bump in which a gold bump is formed on the electrode of the semiconductor element and the interposer which is gold-plated on the interposer electrode are opposed to each other, and subjected to a heating / pressing or ultrasonic vibration process, so that the gold plating is performed. There is also a method of connecting the bump and the substrate electrode by gold-gold bonding. Further, in order to reinforce the connection portion and obtain connection reliability, the space between the semiconductor element and the interposer is filled with an insulating reinforcing resin called an underfill material.
[0026]
In addition, the gold-plated bump and the substrate electrode are cured by bonding the semiconductor element with the plated bump and the gold-plated interposer on the interposer electrode by applying pressure and bonding or applying a conductive paste. There is also a method of making connection by shrinking or curing of the conductive paste.
[0027]
By connecting the semiconductor element to the circuit board via the interposer in this manner, it is not necessary to increase the terminal pitch of the semiconductor element to connect the semiconductor element to the circuit board. It becomes possible to. That is, if a silicon substrate is used for the interposer, connection can be made at a semiconductor wiring interval level (currently, 1 μm pitch). In addition, by using a silicon substrate for the interposer, it becomes possible to incorporate the functions of components to be mounted in a later process into the interposer, and to reduce the number of manufacturing steps and the number of components.
[0028]
Further, since the connection portion of the semiconductor element is not exposed to the outside, destruction during the manufacturing process is eliminated. In addition, by performing inspections with the semiconductor elements mounted, defects after mounting the semiconductor elements can be selected, and semiconductor elements of only selected good products can be mounted, thereby greatly improving the manufacturing yield. Becomes possible.
[0029]
Furthermore, in the case of a display device including a display panel, a flexible substrate, and a semiconductor device such as a driver, a power supply, and a controller, the interposer is also used as a circuit of the power supply semiconductor device, thereby miniaturizing the drive driver and reducing the mounting area of the power supply semiconductor device. In addition, a single-sided wiring structure becomes possible instead of a wiring structure in which a double-sided wiring board had to be used for an FPC.
[0030]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Example 1)
FIG. 1 schematically shows a cross-sectional structure of the semiconductor device according to the present embodiment. As shown in the figure, a semiconductor element 4 is connected via an interposer 1 to a circuit board 7 on which a pattern 10 is formed. In this embodiment, the interposer 1 is provided with a connection electrode for connecting to the semiconductor element 4 and a second connection electrode for connecting to the circuit board 7, and the connection electrode is plated with gold. I have. The electrodes provided on the surface of the semiconductor element 4 and the connection electrodes of the interposer 1 are connected via gold bumps. That is, the gold bumps 2 formed on the electrodes of the semiconductor element 4 and the gold plating of the connection electrodes of the interposer 1 are fused, thereby making electrical connection. Further, this gold bump may be formed on the connection electrode of the interposer 1, or may be formed on both electrodes of the interposer and the semiconductor element. That is, the positioning is performed so that the gold bumps 2 formed on the electrodes of the semiconductor element 4 face the connection electrodes of the interposer 1, and the interposer 1 and the semiconductor element are brought into contact with each other until the temperature becomes equal to or higher than the melting point of the gold bumps. 4 is heated to fuse the gold bump 2 and the gold plating of the electrode portion of the interposer 1. Alternatively, the gold bumps 2 formed on the electrodes of the semiconductor element 4 are aligned so as to face the connection electrodes of the interposer 1, and then the gold bumps 2 are pressurized and ultrasonic vibrations are applied to the gold bumps 2. The bump 2 and the gold plating of the electrode portion of the interposer 1 are joined. Further, this gold bump may be formed on the connection electrode of the interposer 1, or may be formed on both electrode portions of the interposer and the semiconductor element.
[0031]
Since the gold bump 2 can be manufactured by a semiconductor process, a finer bump can be produced as the miniaturization of the semiconductor process progresses. In other words, as long as the gold bumps 2 formed on the electrode portions of the semiconductor element 4 can be positioned so as to have a positional relationship facing the connection electrodes of the interposer 1, bonding can be performed at the wiring interval level of the semiconductor process. . For example, if the repetitive positioning accuracy of the positioning XY table is ± 0.1 μm, bonding at a 0.3 μm pitch can be calculated.
[0032]
An underfill material 3 made of an epoxy resin is provided between the interposer 1 and the semiconductor element 4.
[0033]
On the other hand, the metal bump formed in advance on the second connection electrode provided on the surface of the interposer 1 and the connection electrode portion provided on the circuit board 7 are joined. The metal bump determines the type of metal in accordance with the pitch of the connection electrodes provided on the circuit board. For example, if the connection electrode pitch provided on the substrate is less than 40 μm, gold is used, and if it is 40 μm or more, solder is used.
[0034]
Further, the type of metal of the metal bump and the surface treatment of the connection electrode provided on the substrate can be determined by the bonding method. For example, in the case of gold-tin eutectic bonding, the bump is made of gold, and the surface treatment of the substrate electrode is made of tin. In the case of ultrasonic bonding or gold-gold fusion bonding, the bump is made of gold and the surface treatment of the substrate electrode is made of gold. In the case of solder fusion bonding, the bumps are made into solder, and the surface treatment of the substrate electrode is made of gold, solder, or no surface treatment.
[0035]
In order to protect the junction between the interposer 1 and the circuit board, a sealing resin made of an epoxy resin is provided around them. This sealing resin is cured by heating after being applied by a potting method.
[0036]
By adopting the mounting structure of the semiconductor element as described above, it is possible to obtain a small-sized, fine-pitch, semiconductor-interconnect-level, stable connection and characteristics of many pins, and furthermore, the semiconductor element can be downsized. Therefore, the speed can be increased.
[0037]
Furthermore, by designing the interposer of this embodiment to incorporate the functions of the chip components to be mounted on the substrate in a later step, the mounting area occupied by the substrate can be significantly reduced, which greatly contributes to miniaturization of the product.
[0038]
In addition, by using a ceramic having a coefficient of thermal expansion close to that of a silicon substrate or a build-up substrate as an interposer, it can be manufactured at a lower cost than a silicon substrate, and can be manufactured at a high yield because an intermediate inspection of a mounting process is possible. .
[0039]
Furthermore, by designing the interposer, which has a coefficient of thermal expansion close to that of the silicon substrate, to incorporate the functions of chip components to be mounted on the substrate in a later process, the mounting area occupied by the substrate can be significantly reduced, greatly reducing product size. Can contribute.
(Example 2)
FIG. 2 schematically shows a cross section of the structure of the display device according to the present embodiment. The semiconductor element 4 is mounted face-down on the interposer 1. At this time, they are electrically connected by the bumps 2 and 5 provided respectively. Further, the interposer 1 is connected to a circuit board 7, and the circuit board 7 is connected to a display panel 8 by an anisotropic adhesive 9. The silicon chip as the semiconductor element 4 is a drive driver and is manufactured by a 0.18 μm process. Because of the fine process, the pitch between the output electrodes is 25 μm. The bumps are formed with a space of 10 μm and a bump width of 15 μ. The bumps are arranged in a peripheral arrangement in a single row. However, if the pitch is smaller than this, it is difficult to form a photoresist for bump formation, so that the space cannot be reduced to 10 μm or less. Therefore, an arrangement of bumps is formed in a two-stage staggered shape. In the case of the two-stage staggered arrangement, the pitch is basically doubled, so that the mounting margin is widened. The arrangement may be three or four. In principle, a two-stage stagger can have a 12.5 μm pitch, a three-stage stagger can have an 8.3 μm pitch, and a four-stage stagger can have a 6.25 μm pitch.
[0040]
The interposer 1 made of single-crystal silicon is formed of aluminum wiring, and depending on the circuit, multilayer wiring is also possible. Passivation made of silicon oxide is formed on the entire wiring portion. In the case of high-density wiring, a polyimide film of 4 to 10 μm may be formed to prevent stress migration. The bumps 5 are formed by a photo method and electroplating in the same manner as those used for ordinary semiconductor elements. The bumps 5 on the interposer are formed on electrodes corresponding to the electrodes of the circuit board 7 and the semiconductor element 4. It is preferable that the shape of one of the bump 2 and the bump 5 on the interposer is larger than the shape of the other bump. If both bumps are gold-gold connections, the displacement will reduce the overlapping area of the bumps, increasing the load per unit area, and possibly causing deformation of the gold bumps. In order to prevent this, a difference is made in the bump width, that is, the size of the bump in consideration of the mounting accuracy of the machine. As a result, the smaller bump does not protrude from the larger bump, and a stable pressure is applied between the bumps.
[0041]
When using the ultrasonic connection, either the bump 5 or the bump 2 may not be provided, and the gold bump and the aluminum pad can be connected by ultrasonic waves.
[0042]
A semiconductor circuit may be built in the interposer 1. By forming the semiconductor circuit that constitutes the power supply and the controller on the interposer 1, it is not necessary to mount the functional components that constitute the power supply and the controller on the board, and the wiring area of the board can be reduced. The semiconductor element 4 and the interposer 1 are connected by Au-Au heating and pressing. The connection may be made after performing a pretreatment for removing a contaminant film such as an organic film. The number of semiconductor elements to be mounted is not limited to one, but may be plural.
[0043]
As the circuit board 7, a two-layer flexible board in which a pattern 10 made of a 4μ copper foil is directly provided on a polyimide film having a thickness of 25μm is suitable. The thickness of the polyimide film is not limited to 25 μm, but may be 12.5 μm, 38 μm, or 50 μm. The thickness of the copper foil varies depending on the pattern pitch, and when the pitch is 35 μm or less, a thickness of 1 to 4 μm is used. If the thickness is small, patterning is easy, but there is a risk of disconnection of the pattern. In this embodiment, the copper foil is 8 μm at a pitch of 40 μm. A two-layer flexible substrate is formed by sputtering a seed layer on a polyimide film to improve the adhesion with copper made of Ni or Cr, and then continuously forming Cu by 1000 to 2000 mm by sputtering and electrolytic copper plating. I do.
[0044]
The pattern 10 is formed by forming a patterning resist using a photo method and etching it. The pattern forming method is not limited to this, but a semi-additive method in which a resist is formed using a photo method after Cu sputtering, a pattern is formed by copper plating, and Cu, Ni, and Cr formed by sputtering under the resist are removed by etching. It may be a law. The pattern 10 is formed by electroless Sn plating of 0.2 μm as a pure tin layer. The plating is not limited to tin, but may be Ni + Au. However, there is a balance with the mounting method. That is, plating suitable for the mounting method is required. In this embodiment, the connection is made by eutectic connection of gold and tin. As the pattern pitch, a 40 μm pitch at which a substrate can be manufactured stably is used.
[0045]
A hole is formed in the circuit board at a position overlapping with the semiconductor element 4 so that a silicon chip (semiconductor element) is released. The pattern connected to the interposer 1 is inexpensive if a hole is formed at least 50 μm or more away from the hole in the polyimide film rather than forming a hole on the same surface as the polyimide film because the hole can be formed by a punch. The tip of the pattern connected to the interposer needs to be at least 50 μm from the bump of the interposer to be connected. In the case of a gold-tin eutectic connection, a fillet of tin improves the connection strength. For that purpose, a certain amount or more of tin is required, and for that, tin per length of at least 50 μm is required.
[0046]
In addition, in order to form the fillet stably on the side surface of the interposer and the semiconductor element by applying the underfill 3 from one side, the distance from the end of the hole of the substrate to the semiconductor element 4 must be at least 20 μm. This is an interval required for the underfill to flow, and if the interval is smaller than this, fillet formation becomes unstable.
[0047]
According to such a configuration, a signal input to the interposer 1 from the substrate is supplied to the semiconductor element 4, and a drive signal is output. The drive signal output from the semiconductor element 4 is supplied to the display panel 8 via the interposer 1 and the circuit board, and can display pictures, characters, and the like.
[0048]
FIG. 3 is a process flowchart showing a method for manufacturing a display device according to the present invention. First, as shown in FIG. 3A, the circuit board 7 on which the pattern 10 is formed is connected to the interposer 1 made of silicon. Next, as shown in FIG. 3B, the semiconductor element 4 is joined to the interposer 1. Further, as shown in FIG. 3C, the underfill 3 is filled in the junction between the interposer 1, the semiconductor element 4, and the circuit board 7. Thereafter, as shown in FIG. 3D, the circuit board is connected to the electrode portion of the display element 8 using the anisotropic adhesive 9.
[0049]
In this embodiment, a pattern 10 is formed of a 2 μm copper foil using a 25 μm polyimide film substrate as the circuit board 7. On this pattern, a pure tin layer of 0.2 μm is provided by electroless tin plating. In the interposer 1, predetermined wiring is formed, and electrodes for connecting to the film substrate are formed. Au bumps are formed on the electrodes. Thus, the interposer 1 and the film substrate are connected to each other by gold-tin eutectic. The eutectic connection can be realized by aligning the respective connection portions of the interposer and the film substrate heated to the connection temperature and heating and pressing. Heating is performed at 360 ° C at the connection part, and pressing conditions are 1200 kg / mm for the overlapping area of the bump and the lead.Two Apply for 2 seconds. This connection is not limited to the eutectic connection, but may be connected by ACF, NCP, Au-Au or the like.
[0050]
Next, the semiconductor element 4 is connected to the interposer 1 as shown in FIG. Before connecting, clean the surface of the bump. In this embodiment, Ar plasma cleaning was performed. When the semiconductor element 4 and the interposer 1 are connected by gold-gold connection, cleaning the bumps of both the semiconductor element and the interposer activates the surface of the gold bump, so that the connection is stabilized. When the substrate and the interposer are connected to each other by gold-tin eutectic connection, the temperature of the interposer rises to the connection temperature, so that it is necessary to clean at least the bumps of the interposer.
[0051]
Then, the semiconductor element 4 is heated to 400 ° C. and 1200 kg / mm2The load is applied for 2 seconds to connect the interposer 1 and the semiconductor element 4.
[0052]
Next, as shown in FIG. 3C, an underfill material 3 made of an epoxy resin is applied to the side surface of the silicon chip 4 or the side surface of the interposer 1, and is filled between the interposer 1 and the semiconductor element 4. Filling is completed when fillets are formed on the side surfaces of the silicon chip and the interposer. Thereafter, the underfill material 3 is cured by heating to about 100 to 150 ° C.
[0053]
Here, a semiconductor chip on which a semiconductor circuit is formed can be used instead of the interposer. In this case, if the dicing for separating the semiconductor chip from the wafer is performed in a single cut, an aluminum curl may occur in the dicing part, and the curled aluminum may short-circuit with the pattern of the circuit board 7. In order to prevent this short-circuit, a UV curing / heat curing combination type is used for the underfill. That is, after the underfill is applied, forming is performed so as to increase the distance between the edge of the semiconductor chip and the substrate, and at the same time, the underfill is irradiated with UV and cured to maintain the distance. UV curing is used because it can be cured in a short time. Further, the part which is not exposed to ultraviolet rays is cured by heat in an oven. If there is no aluminum roll-up, the underfill may be only a thermosetting type.
[0054]
Thereafter, electronic components such as a resistor and a capacitor may be mounted on the circuit board. Specifically, cream solder is provided on a circuit board by printing using a solder mask or by a dispenser, and components are mounted by a chip mounter. Thereafter, the cream solder is heated by a method such as a light beam, IR, hot air, a hot plate, or a laser, and soldered.
[0055]
Next, an anisotropic conductive film, which is an anisotropic adhesive, is temporarily attached to a connection terminal between the display element 8 and the display element of the circuit board, and the circuit board and the display element 8 are aligned. The connection is completed by heating and pressurizing the adhesive of the anisotropic conductive film in a state where the position is present, thereby thermally curing the adhesive of the anisotropic conductive film. The anisotropic conductive film is not limited to thermal curing, but may be ultraviolet curing. The anisotropic conductive film may be in the form of a film or liquid.
[0056]
【The invention's effect】
As described above, according to the present invention, when a silicon substrate is used for an interposer, semiconductor elements can be bonded at a pitch of 10 μm. Further, it is possible to cope with the increase in the number of pins of the semiconductor element, and it is possible to reduce the size of the semiconductor element, thereby increasing the speed and reducing the manufacturing cost by increasing the number of semiconductor elements to be manufactured.
[0057]
Furthermore, it is possible to incorporate the function of the chip component mounted on the substrate in a later step into the interposer. Furthermore, if the interposer is replaced with a substrate having a thermal expansion coefficient close to that of a silicon substrate, it is possible to manufacture the substrate at low cost. Further, since inspection is possible in an intermediate step of connecting fine pitch semiconductor elements, mounting can be performed at a high yield, and therefore, it can be provided at low cost.
[0058]
In addition, this mounting method has made it possible to miniaturize the display device together with the fine connection of the display device.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a semiconductor device of the present invention.
FIG. 2 is a schematic sectional view showing a display device of the present invention.
FIG. 3 is a process flowchart schematically showing a method for manufacturing a display device of the present invention.
FIG. 4 is a schematic sectional view showing a conventional connection structure.
[Explanation of symbols]
1 Interposer
2 Gold bumps provided on electrodes of semiconductor elements
3 Underfill material
4 Semiconductor elements
5 Bumps provided on the electrodes of the interposer
7 Circuit board
8 Display element
10 patterns

Claims (11)

所定の回路が設けられ、かつ外表面に電極が設けられた半導体素子と、
前記電極と接続する第一の接続電極と、前記第一の接続電極より外側に設けられた第二の接続電極とが形成されるとともに、前記半導体素子がフェイスダウン実装されたインターポーザ基板と、
前記インターポーザ基板が前記第二の接続電極を用いてフェイスダウン実装された回路基板と、
を備えることを特徴とする半導体装置。A semiconductor element in which a predetermined circuit is provided, and an electrode is provided on an outer surface,
A first connection electrode connected to the electrode and a second connection electrode provided outside the first connection electrode are formed, and an interposer substrate on which the semiconductor element is face-down mounted,
A circuit board in which the interposer board is face-down mounted using the second connection electrode,
A semiconductor device comprising: 前記インターポーザ基板は、電気回路が形成されたシリコン基板であることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the interposer substrate is a silicon substrate on which an electric circuit is formed. 前記インターポーザ基板は、前記回路基板および前記半導体素子を同一面で接続した構造であり、前記回路基板は、前記半導体素子と重なる位置に、前記半導体素子の外形より大きい穴が設けられたことを特徴とする請求項１または２に記載の半導体装置。The interposer substrate has a structure in which the circuit board and the semiconductor element are connected on the same surface, and the circuit board is provided with a hole larger than the outer shape of the semiconductor element at a position overlapping the semiconductor element. 3. The semiconductor device according to claim 1, wherein: 前記インターポーザ基板と接続するために前記回路基板に設けられた電極は、前記回路基板に設けられた穴からはみ出ないように設けられたことを特徴とする請求項３に記載の半導体装置。4. The semiconductor device according to claim 3, wherein an electrode provided on the circuit board for connecting to the interposer board is provided so as not to protrude from a hole provided on the circuit board. 前記インターポーザ基板と接続するために前記回路基板に設けられた電極は、その先端が前記第二の接続電極から５０μｍ以上伸延するように設けられたことを特徴とする請求項４に記載の半導体装置。5. The semiconductor device according to claim 4, wherein an electrode provided on the circuit board for connecting to the interposer substrate has a tip extending at least 50 μm from the second connection electrode. 6. . 前記半導体素子の電極と前記第一の接続電極は金−金接続され、前記第二の接続電極と前記回路基板の電極は金−スズ接続されたことを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。The electrode of the semiconductor element and the first connection electrode are gold-gold connected, and the second connection electrode and the electrode of the circuit board are gold-tin connected. The semiconductor device according to claim 1. 第一の接続電極と前記第一の接続電極より外側に設けられた第二の接続電極とが形成されたインターポーザ基板に、前記第二の接続電極を用いて回路基板を接続する工程と、
前記インターポーザ基板に、前記第一の接続電極を用いて半導体素子を接続する工程と、
を備えることを特徴とする半導体装置の製造方法。A step of connecting a circuit board using the second connection electrode to an interposer substrate on which a first connection electrode and a second connection electrode provided outside the first connection electrode are formed,
A step of connecting a semiconductor element to the interposer substrate using the first connection electrode;
A method for manufacturing a semiconductor device, comprising: 所定の回路が設けられ、かつ外表面に電極が設けられた半導体素子と、
前記電極と接続する第一の接続電極と、前記第一の接続電極より外側に設けられた第二の接続電極とが形成されるとともに、前記半導体素子がフェイスダウン実装されたインターポーザ基板と、
前記第二の接続電極と電気的に接続する端子電極が形成され、前記インターポーザ基板がフェイスダウン実装された回路基板と、
前記回路基板に接続され、前記半導体素子から出力される信号を用いて表示を行う表示素子を備えることを特徴とする表示装置。A semiconductor element in which a predetermined circuit is provided, and an electrode is provided on an outer surface,
A first connection electrode connected to the electrode and a second connection electrode provided outside the first connection electrode are formed, and an interposer substrate on which the semiconductor element is face-down mounted,
A terminal electrode that is electrically connected to the second connection electrode is formed, and the interposer substrate is a circuit board face-down mounted,
A display device, comprising: a display element connected to the circuit board and performing display using a signal output from the semiconductor element. 前記インターポーザ基板は、前記回路基板および前記半導体素子を同一面で接続した構造であり、前記回路基板は、前記半導体素子と重なる位置に、前記半導体素子の外形より大きい穴が設けられたことを特徴とする請求項８に記載の表示装置。The interposer substrate has a structure in which the circuit board and the semiconductor element are connected on the same surface, and the circuit board is provided with a hole larger than the outer shape of the semiconductor element at a position overlapping the semiconductor element. The display device according to claim 8, wherein 前記インターポーザ基板は、機能回路が形成されたシリコン基板であることを特徴とする請求項８または９に記載の表示装置。The display device according to claim 8, wherein the interposer substrate is a silicon substrate on which a functional circuit is formed. 第一の接続電極と前記第一の接続電極より外側に設けられた第二の接続電極とをインターポーザ基板に形成する工程と、前記第二の接続電極を用いて回路基板に前記インターポーザ基板を接続する工程と、前記第一の接続電極を用いて前記インターポーザ基板に半導体素子を接続する工程と、前記回路基板を表示素子に接続する工程と、
を備えることを特徴とする表示装置の製造方法。Forming a first connection electrode and a second connection electrode provided outside the first connection electrode on the interposer substrate, and connecting the interposer substrate to a circuit board using the second connection electrode; And connecting a semiconductor element to the interposer substrate using the first connection electrode, and connecting the circuit board to a display element,
A method for manufacturing a display device, comprising:
JP2002376094A 2002-12-26 2002-12-26 Semiconductor device and display device Expired - Fee Related JP3967263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002376094A JP3967263B2 (en) 2002-12-26 2002-12-26 Semiconductor device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002376094A JP3967263B2 (en) 2002-12-26 2002-12-26 Semiconductor device and display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007121071A Division JP4705070B2 (en) 2007-05-01 2007-05-01 Semiconductor device, manufacturing method thereof, and display device manufacturing method,

Publications (2)

Publication Number Publication Date
JP2004207566A true JP2004207566A (en) 2004-07-22
JP3967263B2 JP3967263B2 (en) 2007-08-29

Family

ID=32813641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002376094A Expired - Fee Related JP3967263B2 (en) 2002-12-26 2002-12-26 Semiconductor device and display device

Country Status (1)

Country Link
JP (1) JP3967263B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210765A (en) * 2005-01-31 2006-08-10 Brother Ind Ltd Substrate joint, ink jet head and their manufacturing method
WO2006112447A1 (en) * 2005-04-18 2006-10-26 Hallys Corporation Electronic component and method for manufacturing such electronic component
WO2007052761A1 (en) * 2005-11-07 2007-05-10 Sharp Kabushiki Kaisha Ic chip mounted package
WO2008041507A1 (en) * 2006-10-04 2008-04-10 Sharp Kabushiki Kaisha Semiconductor package, and display
JP2008091798A (en) * 2006-10-04 2008-04-17 Olympus Corp Electric circuit device and its manufacturing method
WO2008050582A1 (en) * 2006-10-26 2008-05-02 Sharp Kabushiki Kaisha Semiconductor device, display device and electronic device
WO2008069135A1 (en) * 2006-12-06 2008-06-12 Sharp Kabushiki Kaisha Ic chip mounting package
WO2008069044A1 (en) * 2006-12-04 2008-06-12 Sharp Kabushiki Kaisha Semiconductor device
WO2008072551A1 (en) * 2006-12-08 2008-06-19 Sharp Kabushiki Kaisha Ic chip-mounted package and image display device using the same
WO2008072510A1 (en) * 2006-12-15 2008-06-19 Sharp Kabushiki Kaisha Semiconductor device
WO2008072491A1 (en) * 2006-12-11 2008-06-19 Sharp Kabushiki Kaisha Ic chip mounting package and process for manufacturing the same
JP2008182283A (en) * 2008-04-21 2008-08-07 Sharp Corp Semiconductor device
JP2008187202A (en) * 2008-04-24 2008-08-14 Sharp Corp Ic chip mounting package and image display device having the same
JP2008227527A (en) * 2008-04-24 2008-09-25 Sharp Corp Ic chip mounting package and image display device with the same
JP2010141365A (en) * 2010-03-23 2010-06-24 Panasonic Electric Works Co Ltd Semiconductor device and method of manufacturing the same
US7759794B2 (en) 2005-03-14 2010-07-20 Sumitomo Bakelite Company, Ltd. Semiconductor device
JP2011192854A (en) * 2010-03-16 2011-09-29 Casio Computer Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2012123809A (en) * 2011-12-12 2012-06-28 Kovio Inc Rf tag/device and/or rfid tag/device having integrated interposer, and methods for manufacturing and using the same
CN103098207A (en) * 2010-09-24 2013-05-08 Ati科技无限责任公司 Stacked semiconductor chip device with thermal management
WO2015068433A1 (en) * 2013-11-07 2015-05-14 シャープ株式会社 Press-bonding device and method for producing display device
US9041221B2 (en) 2010-12-24 2015-05-26 Panasonic Intellectual Property Management Co., Ltd. Electronic component implementing structure intermediate body, electronic component implementing structure body and manufacturing method of electronic component implementing structure body

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705070B2 (en) * 2007-05-01 2011-06-22 セイコーインスツル株式会社 Semiconductor device, manufacturing method thereof, and display device manufacturing method,

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210765A (en) * 2005-01-31 2006-08-10 Brother Ind Ltd Substrate joint, ink jet head and their manufacturing method
JP4552671B2 (en) * 2005-01-31 2010-09-29 ブラザー工業株式会社 Substrate assembly, inkjet head, and manufacturing method thereof
US7759794B2 (en) 2005-03-14 2010-07-20 Sumitomo Bakelite Company, Ltd. Semiconductor device
WO2006112447A1 (en) * 2005-04-18 2006-10-26 Hallys Corporation Electronic component and method for manufacturing such electronic component
WO2007052761A1 (en) * 2005-11-07 2007-05-10 Sharp Kabushiki Kaisha Ic chip mounted package
WO2008041507A1 (en) * 2006-10-04 2008-04-10 Sharp Kabushiki Kaisha Semiconductor package, and display
JP2008091790A (en) * 2006-10-04 2008-04-17 Sharp Corp Semiconductor package and display device using the same
JP2008091798A (en) * 2006-10-04 2008-04-17 Olympus Corp Electric circuit device and its manufacturing method
WO2008050582A1 (en) * 2006-10-26 2008-05-02 Sharp Kabushiki Kaisha Semiconductor device, display device and electronic device
WO2008069044A1 (en) * 2006-12-04 2008-06-12 Sharp Kabushiki Kaisha Semiconductor device
WO2008069135A1 (en) * 2006-12-06 2008-06-12 Sharp Kabushiki Kaisha Ic chip mounting package
US8129825B2 (en) 2006-12-06 2012-03-06 Sharp Kabushiki Kaisha IC chip package employing substrate with a device hole
CN101548372B (en) * 2006-12-08 2012-04-18 夏普株式会社 IC chip-mounted package and image display device using the same
WO2008072551A1 (en) * 2006-12-08 2008-06-19 Sharp Kabushiki Kaisha Ic chip-mounted package and image display device using the same
US8080823B2 (en) 2006-12-08 2011-12-20 Sharp Kabushiki Kaisha IC chip package and image display device incorporating same
US8193627B2 (en) 2006-12-11 2012-06-05 Sharp Kabushiki Kaisha IC chip mounting package provided with IC chip located in device hole formed within a package base member
WO2008072491A1 (en) * 2006-12-11 2008-06-19 Sharp Kabushiki Kaisha Ic chip mounting package and process for manufacturing the same
WO2008072510A1 (en) * 2006-12-15 2008-06-19 Sharp Kabushiki Kaisha Semiconductor device
JP2008182283A (en) * 2008-04-21 2008-08-07 Sharp Corp Semiconductor device
JP4750149B2 (en) * 2008-04-21 2011-08-17 シャープ株式会社 Semiconductor device
JP2008227527A (en) * 2008-04-24 2008-09-25 Sharp Corp Ic chip mounting package and image display device with the same
JP4699495B2 (en) * 2008-04-24 2011-06-08 シャープ株式会社 IC chip mounting package and image display device having the same
JP4699494B2 (en) * 2008-04-24 2011-06-08 シャープ株式会社 IC chip mounting package and image display device having the same
JP2008187202A (en) * 2008-04-24 2008-08-14 Sharp Corp Ic chip mounting package and image display device having the same
JP2011192854A (en) * 2010-03-16 2011-09-29 Casio Computer Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2010141365A (en) * 2010-03-23 2010-06-24 Panasonic Electric Works Co Ltd Semiconductor device and method of manufacturing the same
CN103098207A (en) * 2010-09-24 2013-05-08 Ati科技无限责任公司 Stacked semiconductor chip device with thermal management
EP2619795A1 (en) * 2010-09-24 2013-07-31 ATI Technologies ULC Stacked semiconductor chip device with thermal management
US9041221B2 (en) 2010-12-24 2015-05-26 Panasonic Intellectual Property Management Co., Ltd. Electronic component implementing structure intermediate body, electronic component implementing structure body and manufacturing method of electronic component implementing structure body
JP2012123809A (en) * 2011-12-12 2012-06-28 Kovio Inc Rf tag/device and/or rfid tag/device having integrated interposer, and methods for manufacturing and using the same
WO2015068433A1 (en) * 2013-11-07 2015-05-14 シャープ株式会社 Press-bonding device and method for producing display device

Also Published As

Publication number Publication date
JP3967263B2 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
JP3967263B2 (en) Semiconductor device and display device
JP3633559B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3994262B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
JP4928945B2 (en) Bump-on-lead flip chip interconnect
JP4199588B2 (en) Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board
JP2001257288A (en) Flip-chip semiconductor device and method of manufacturing the same
KR20020033522A (en) Thin film attachment to laminate using a dendritic interconnection
WO2007102358A1 (en) Electronic device package, module and electronic device
JPH06232561A (en) Multilayer printed circuit board or card, manufacture thereof and ball dispenser
JPH10173003A (en) Semiconductor device and its manufacturing method, and film carrier tape and its manufacturing method
JPH11121526A (en) Semiconductor element mounting structure
JP2002359323A (en) Semiconductor device and its manufacturing method
JP2001024085A (en) Semiconductor device
JP4736762B2 (en) BGA type semiconductor device and manufacturing method thereof
JPWO2020090601A1 (en) Manufacturing method of wiring board for semiconductor package and wiring board for semiconductor package
JP2000150560A (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine
JP2570468B2 (en) Manufacturing method of LSI module
JPH118474A (en) Manufacture of multilevel board
JP4705070B2 (en) Semiconductor device, manufacturing method thereof, and display device manufacturing method,
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2002231765A (en) Semiconductor device
JP2003229513A (en) Substrate incorporating element and method of manufacturing the same
JP4285140B2 (en) Manufacturing method of semiconductor device
JP2008311347A (en) Semiconductor module and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees