JP2008311347A - Semiconductor module and its manufacturing method - Google Patents

Semiconductor module and its manufacturing method Download PDF

Info

Publication number
JP2008311347A
JP2008311347A JP2007156303A JP2007156303A JP2008311347A JP 2008311347 A JP2008311347 A JP 2008311347A JP 2007156303 A JP2007156303 A JP 2007156303A JP 2007156303 A JP2007156303 A JP 2007156303A JP 2008311347 A JP2008311347 A JP 2008311347A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor chip
tape substrate
semiconductor module
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007156303A
Other languages
Japanese (ja)
Other versions
JP2008311347A5 (en
Inventor
Yoshihide Nishiyama
佳秀 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007156303A priority Critical patent/JP2008311347A/en
Publication of JP2008311347A publication Critical patent/JP2008311347A/en
Publication of JP2008311347A5 publication Critical patent/JP2008311347A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor module which can be made compact in size even if the module has a passive component, and also a method of manufacturing the semiconductor module. <P>SOLUTION: A semiconductor module 1 comprises an interposer 2; a semiconductor chip 3 which has an active surface 3A and a back surface 3B wherein the active surface 3A is disposed to face the interposer 2; a tape substrate 40 having an upper surface 40A and a back surface 40B, wherein a wiring pattern is formed on the upper surface 40A, and the back surface 40B opposite to the upper surface 40A is arranged facing the back surface 3B of the semiconductor chip 3; and a plurality of passive components 4 mounted to the upper surface 40A of the tape substrate 40 to be electrically connected to the wiring pattern. The tape substrate 40 has a plurality of outer leads 6 connected to the wiring pattern, and the wiring pattern is electrically connected to the interposer 2 via the outer leads 6. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体モジュール及びその製造方法に関するものである。   The present invention relates to a semiconductor module and a manufacturing method thereof.

電子機器の小型化及び高性能化等を目的として、複数の半導体チップ及び受動部品等をインターポーザ上に搭載することによってモジュールを形成する、ＭＣＭ（Multi Chip Module）、ＳｉＰ（System in a Package）等と呼ばれる半導体モジュールが案出されている。下記特許文献には、半導体モジュールに関する技術の一例が開示されている。
特開平５−２０６３７９号公報 特開平１１−２２００８９号公報 特開２００２−３５９３４１号公報 For the purpose of miniaturization and high performance of electronic equipment, modules are formed by mounting multiple semiconductor chips and passive components on the interposer, MCM (Multi Chip Module), SiP (System in a Package), etc. The semiconductor module called is devised. The following patent document discloses an example of a technique related to a semiconductor module.
Japanese Patent Laid-Open No. 5-206379 Japanese Patent Laid-Open No. 11-220089 JP 2002-359341 A

受動部品を有する半導体モジュールにおいて、インターポーザ上に半導体チップと受動部品とを並べて配置する場合、受動部品を配置するための領域を確保しなければならず、半導体モジュールの小型化、特に、インターポーザの表面と平行な面内における半導体モジュールの小型化が困難となる。   In a semiconductor module having passive components, when a semiconductor chip and passive components are arranged side by side on an interposer, an area for arranging the passive components must be secured, and the semiconductor module is reduced in size, particularly the surface of the interposer. It becomes difficult to reduce the size of the semiconductor module in a plane parallel to the surface.

また、インターポーザ上に半導体チップと受動部品とを並べて配置するために、製造工程がインターポーザと半導体チップ及び受動部品のそれぞれとを接続する工程を有する場合、その工程が複雑又は煩雑になる可能性がある。   Further, in order to arrange the semiconductor chip and the passive component side by side on the interposer, when the manufacturing process includes a step of connecting the interposer, the semiconductor chip, and the passive component, the process may be complicated or complicated. is there.

本発明はこのような事情に鑑みてなされたものであって、受動部品を有する場合であっても小型化が可能な半導体モジュール及びその製造方法を提供することを目的としている。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor module that can be miniaturized even when it has passive components, and a method of manufacturing the same.

本発明の半導体モジュールは、上記課題を解決するために、インターポーザと、能動面と裏面とを有し、能動面がインターポーザと対向して配置された半導体チップと、第１の面に配線パターンを有し、第１の面とは反対側の第２の面を半導体チップの裏面に対向して配置されたテープ基板と、テープ基板の第１の面に実装されて配線パターンに電気的に接続された複数の受動部品と、を備え、テープ基板は、配線パターンに接続する複数の外延リードを有し、当該外延リードを介して配線パターンがインターポーザに電気的に接続されていることを特徴とする。   In order to solve the above problems, a semiconductor module of the present invention has an interposer, a semiconductor chip having an active surface and a back surface, the active surface being arranged to face the interposer, and a wiring pattern on the first surface. A tape substrate having a second surface opposite to the first surface and facing the back surface of the semiconductor chip; and mounted on the first surface of the tape substrate and electrically connected to the wiring pattern The tape substrate has a plurality of extending leads connected to the wiring pattern, and the wiring pattern is electrically connected to the interposer via the extending lead. To do.

本発明の半導体モジュールによれば、半導体チップをその能動面側を対向させてインターポーザに実装するとともに、半導体チップの裏面側に配置したテープ基板上に受動部品を配置するようにしたので、半導体モジュールの小型化、特にインターポーザの表面に平行な面内における半導体モジュールの小型化を実現することができる。さらに、本発明では、テープ基板を用いており、半導体モジュールの高さ方向における小型化、すなわち薄型化を実現することができる。また、本発明によれば、複数のリードを一括してインターポーザに接続することにより、ワイヤレスボンディングとすることができるので、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。   According to the semiconductor module of the present invention, the semiconductor chip is mounted on the interposer with the active surface facing the semiconductor chip, and the passive component is disposed on the tape substrate disposed on the back surface of the semiconductor chip. Downsizing, particularly downsizing of the semiconductor module in a plane parallel to the surface of the interposer. Further, in the present invention, a tape substrate is used, and the semiconductor module can be reduced in size in the height direction, that is, reduced in thickness. In addition, according to the present invention, since a plurality of leads are connected to the interposer at a time, wireless bonding can be achieved, so that it is possible to suppress complication of processes when manufacturing a semiconductor module.

また、外延リードは、その先端に金バンプまたはハンダバンプを有していることが好ましい。
このような構成によれば、リードの先端に設けられた金バンプまたはハンダバンプにより、リードとインターポーザ側接続端子との接続部分の信頼性が向上し、テープ基板とインターポーザとを良好に接続することができる。 Moreover, it is preferable that the extended lead has a gold bump or a solder bump at its tip.
According to such a configuration, the gold bump or the solder bump provided at the tip of the lead improves the reliability of the connection portion between the lead and the interposer side connection terminal, and can satisfactorily connect the tape substrate and the interposer. it can.

また、半導体チップは、インターポーザに対してフリップチップ実装されていることが好ましい。
このような構成によれば、半導体チップの能動面とインターポーザとを良好に接続することができる。また、このようなワイヤレスボンディングを採用することにより、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。 The semiconductor chip is preferably flip-chip mounted on the interposer.
According to such a configuration, the active surface of the semiconductor chip and the interposer can be satisfactorily connected. In addition, by adopting such wireless bonding, it is possible to suppress the complexity of the process when manufacturing the semiconductor module.

本発明の半導体モジュールの製造方法は、能動面と裏面とを有する半導体チップと、第１の面側に形成された配線パターンと当該配線パターンに接続する外延リードとを有するテープ基板と、を用意し、インターポーザに、能動面がインターポーザと対向するようにして半導体チップを実装する工程と、半導体チップの裏面に、第１の面とは反対側の第２の面を対向させてテープ基板を貼り合わせる工程と、テープ基板の第１の面上に受動部品を実装する工程と、インターポーザと配線パターンとを、外延リードを介して電気的に接続する工程と、を含むことを特徴とする。   A semiconductor module manufacturing method of the present invention includes a semiconductor chip having an active surface and a back surface, and a tape substrate having a wiring pattern formed on the first surface side and an extended lead connected to the wiring pattern. Mounting the semiconductor chip on the interposer so that the active surface faces the interposer, and attaching the tape substrate with the second surface opposite to the first surface facing the back surface of the semiconductor chip. And a step of mounting a passive component on the first surface of the tape substrate, and a step of electrically connecting the interposer and the wiring pattern via an extended lead.

本発明の半導体モジュールの製造方法によれば、半導体チップをその能動面側を対向させてインターポーザに実装するとともに、半導体チップの裏面側に配置したテープ基板上に受動部品を配置するようにしたので、半導体モジュールの小型化、特にインターポーザの表面に平行な面内における半導体モジュールの小型化を実現することができる。さらに、本発明では、テープ基板を用いており、半導体モジュールの高さ方向における小型化、すなわち薄型化を実現することができる。また、本発明によれば、複数のリードを一括してインターポーザに接続することにより、ワイヤレスボンディングとすることができるので、半導体モジュールを製造する時の工程の複雑化等を抑制することができる。   According to the method for manufacturing a semiconductor module of the present invention, the semiconductor chip is mounted on the interposer with its active surface facing and the passive component is disposed on the tape substrate disposed on the back surface of the semiconductor chip. The semiconductor module can be downsized, particularly, the semiconductor module can be downsized in a plane parallel to the surface of the interposer. Further, in the present invention, a tape substrate is used, and the semiconductor module can be reduced in size in the height direction, that is, reduced in thickness. In addition, according to the present invention, since a plurality of leads are connected to the interposer at a time, wireless bonding can be achieved, so that it is possible to suppress complication of processes when manufacturing a semiconductor module.

また、第１のインターポーザに半導体チップを実装した後、半導体チップにテープ基板を貼り合わせることが好ましい。
このような製造方法によれば、テープ基板は複数のリードを有していることから、インターポーザに半導体チップを実装した後にテープ基板を半導体チップ上に貼り合わせることによって、インターポーザに対する半導体チップの位置決め精度が向上するとともに作業性が良くなるという利点がある。 Moreover, it is preferable that a tape substrate is bonded to the semiconductor chip after the semiconductor chip is mounted on the first interposer.
According to such a manufacturing method, since the tape substrate has a plurality of leads, the semiconductor chip is mounted on the interposer, and then the tape substrate is bonded onto the semiconductor chip, thereby positioning the semiconductor chip relative to the interposer. As a result, there is an advantage that workability is improved.

＜半導体モジュール＞
本発明の半導体モジュールについて説明する。図１は、本実施形態に係る半導体モジュール１を模式的に示す斜視図、図２は、断面図であって、図１のＡ−Ａ線断面矢視図に相当する。また、図３は、本実施形態に係る半導体モジュール１の一部を拡大した平面図である。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 <Semiconductor module>
The semiconductor module of the present invention will be described. FIG. 1 is a perspective view schematically showing a semiconductor module 1 according to the present embodiment, and FIG. 2 is a cross-sectional view corresponding to a cross-sectional view taken along line AA in FIG. FIG. 3 is an enlarged plan view of a part of the semiconductor module 1 according to the present embodiment. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

図１、図２及び図３において、半導体モジュール１は、インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、能動面３Ａがインターポーザ２と対向するように配置された半導体チップ３と、半導体チップ３の裏面３Ｂと対向するように配置されたテープ基板４０と、テープ基板４０上又はインターポーザ２上に配置された受動部品４とを備えている。本発明の半導体モジュール１は、ＴＡＢ（Tape Automated Bonding）技術を用いたパッケージである。   1, 2, and 3, a semiconductor module 1 includes an interposer 2, an active surface 3 </ b> A, and a back surface 3 </ b> B, and a semiconductor chip 3 disposed so that the active surface 3 </ b> A faces the interposer 2, and a semiconductor A tape substrate 40 arranged to face the back surface 3B of the chip 3 and a passive component 4 arranged on the tape substrate 40 or the interposer 2 are provided. The semiconductor module 1 of the present invention is a package using TAB (Tape Automated Bonding) technology.

インターポーザ２は、半導体チップ３の能動面３Ａに対向する上面２Ａと、その上面２Ａとは反対側の下面２Ｂとを有している。   The interposer 2 has an upper surface 2A facing the active surface 3A of the semiconductor chip 3 and a lower surface 2B opposite to the upper surface 2A.

テープ基板４０は、半導体チップ３の裏面３Ｂに対向する下面４０Ｂ（第２の面）と、その下面４０Ｂとは反対側の上面４０Ａ（第１の面）とを有している。   The tape substrate 40 has a lower surface 40B (second surface) facing the back surface 3B of the semiconductor chip 3 and an upper surface 40A (first surface) opposite to the lower surface 40B.

半導体チップ３は、インターポーザ２の上面２Ａに実装され、その能動面３Ａとインターポーザ２の上面２Ａとが電気的に接続されている。また、半導体チップ３の裏面３Ｂとテープ基板４０の下面４０Ｂとは、例えば樹脂等の接着剤で接着されている。   The semiconductor chip 3 is mounted on the upper surface 2A of the interposer 2, and the active surface 3A and the upper surface 2A of the interposer 2 are electrically connected. Further, the back surface 3B of the semiconductor chip 3 and the lower surface 40B of the tape substrate 40 are bonded with an adhesive such as a resin, for example.

インターポーザ２は、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。   The interposer 2 includes a substrate formed of an insulating material such as a synthetic resin (organic material) such as epoxy resin or polyimide resin, ceramics, and glass, and a conductive wiring pattern formed on the substrate. ing.

テープ基板４０は、例えばポリエステル樹脂、ポリイミド樹脂等の合成樹脂（有機材料）によって形成された絶縁性の薄膜フィルム４１（図２参照）と、その上面４０Ａ側に形成された導電性の配線パターンとを備えている。この配線パターンは、複数の電極（端子）を含むＣｕ配線からなる。   The tape substrate 40 includes, for example, an insulating thin film 41 (see FIG. 2) formed of a synthetic resin (organic material) such as polyester resin and polyimide resin, and a conductive wiring pattern formed on the upper surface 40A side. It has. This wiring pattern is made of Cu wiring including a plurality of electrodes (terminals).

半導体チップ３は、シリコン基板を含み、トランジスタ、メモリ素子等を含む電子回路（集積回路）を有する。   The semiconductor chip 3 includes a silicon substrate and includes an electronic circuit (integrated circuit) including a transistor, a memory element, and the like.

受動部品４は、抵抗、コンデンサ、及びインダクタ等を含む。本実施形態においては、半導体モジュール１が複数の受動部品４を備えている。インターポーザ２及びテープ基板４０に複数の受動部品が実装されている。   The passive component 4 includes a resistor, a capacitor, an inductor, and the like. In the present embodiment, the semiconductor module 1 includes a plurality of passive components 4. A plurality of passive components are mounted on the interposer 2 and the tape substrate 40.

インターポーザ２の上面２Ａには、端子５、１２が形成されており、テープ基板４０の上面４０Ａには、端子８（第１の端子）が形成されている。この端子８は、テープ基板４０の上面４０Ａに形成された配線パターンの一部であって、配線パターンは、端子８、配線７によって構成される。   Terminals 5 and 12 are formed on the upper surface 2A of the interposer 2, and terminals 8 (first terminals) are formed on the upper surface 40A of the tape substrate 40. The terminal 8 is a part of the wiring pattern formed on the upper surface 40 A of the tape substrate 40, and the wiring pattern is configured by the terminal 8 and the wiring 7.

端子５、端子８及び端子１２はそれぞれ電極パッド（ランド）であり、これら端子５，８、１２の表面は例えば金（Ａｕ）によってメッキされている。以下の説明においては、端子５、８、１２を適宜、電極パッド５，８，１２と称する。   The terminals 5, 8 and 12 are electrode pads (lands), and the surfaces of these terminals 5, 8 and 12 are plated with gold (Au), for example. In the following description, the terminals 5, 8, and 12 are appropriately referred to as electrode pads 5, 8, and 12, respectively.

電極パッド８は、複数の受動部品４に対応するように、テープ基板４０の上面４０Ａにおいて複数形成されている。図１及び図３において、受動部品４は、テープ基板４０の上面４０Ａに６つ配置されており、電極パッド８は、１つの受動部品４に対して２つずつ、全部で１２箇所に形成されている。そして、これらの電気パッド８に対応して、電気パッド５も１２箇所に形成されている。この場合、電気パッド８は、テープ基板４０の上面４０Ａの対向する二辺に沿って並ぶように形成されている。   A plurality of electrode pads 8 are formed on the upper surface 40 </ b> A of the tape substrate 40 so as to correspond to the plurality of passive components 4. In FIG. 1 and FIG. 3, six passive components 4 are arranged on the upper surface 40A of the tape substrate 40, and two electrode pads 8 are formed at a total of 12 locations, two for each passive component 4. ing. Corresponding to these electric pads 8, electric pads 5 are also formed at 12 locations. In this case, the electric pads 8 are formed so as to be aligned along two opposing sides of the upper surface 40A of the tape substrate 40.

薄膜フィルム４１の側縁には、配線７とそれぞれ電気的に接続するアウタリード６（外延リード）が設けられている。このアウタリード６は、配線７に接続して、上面４０Ａから外延して形成されており、配線７との接続部、すなわち薄膜フィルム４１の側縁において、インターポーザ２側にガルウィング状に折り曲げられている。   Outer leads 6 (extended leads) that are electrically connected to the wirings 7 are provided on the side edges of the thin film 41. The outer lead 6 is connected to the wiring 7 and extends outward from the upper surface 40A, and is bent in a gull-wing shape on the side of the interposer 2 at the connection portion with the wiring 7, that is, the side edge of the thin film 41. .

アウタリード６の先端には、端子４２が形成され、端子４２の下面には、不図示のバンプが形成されている。そして、このバンプを介して端子４２と端子５が電気的に接続され、テープ基板４０上の電極パッド８がインターポーザ２と電気的に接続されることになる。
端子８、配線７、外延リード６、端子４２から構成される部材を、配線リード１９と呼ぶ。 A terminal 42 is formed at the tip of the outer lead 6, and a bump (not shown) is formed on the lower surface of the terminal 42. Then, the terminal 42 and the terminal 5 are electrically connected via the bump, and the electrode pad 8 on the tape substrate 40 is electrically connected to the interposer 2.
A member composed of the terminal 8, the wiring 7, the extended lead 6, and the terminal 42 is referred to as a wiring lead 19.

なお、端子４２も電極パッド（ランド）であり、端子４２の表面は例えば金（Ａｕ）によってメッキされている。以下の説明においては、端子４２を適宜、電極パッド４２と称する。   The terminal 42 is also an electrode pad (land), and the surface of the terminal 42 is plated with, for example, gold (Au). In the following description, the terminal 42 is appropriately referred to as an electrode pad 42.

なお、図１において、アウタリード６は１２本形成され、端子４２は１２個形成されている。また、アウタリード６は、Ｃｕ配線からなり、電気パッド４２の下面に形成されたバンプは金及び無鉛はんだからなる。   In FIG. 1, twelve outer leads 6 are formed and twelve terminals 42 are formed. The outer lead 6 is made of Cu wiring, and the bump formed on the lower surface of the electric pad 42 is made of gold and lead-free solder.

本実施形態においては、図１，２において、テープ基板４０は、半導体チップ３の裏面３Ｂに対して下面４０Ｂ側を対向させた状態で貼り合わされている。半導体チップ３の裏面３Ｂとテープ基板４０の下面４０Ｂとは接着剤３５によって接続されている。接着剤３５としては、例えば樹脂等を用いることができる。   In this embodiment, in FIGS. 1 and 2, the tape substrate 40 is bonded with the lower surface 40 </ b> B side facing the back surface 3 </ b> B of the semiconductor chip 3. The back surface 3B of the semiconductor chip 3 and the bottom surface 40B of the tape substrate 40 are connected by an adhesive 35. As the adhesive 35, for example, resin or the like can be used.

また、本実施形態では、インターポーザ２に対して、半導体チップ３がフリップチップ実装されている。半導体チップ３の能動面３Ａには、金及び無鉛はんだの少なくとも一方を含むバンプ３０が形成されている。また、インターポーザ２の上面２Ａには、半導体チップ３のバンプ３０と電気的に接続可能な接続端子２１が形成されている。そして、半導体チップ３がインターポーザ２に対してフリップチップ実装されることによって、インターポーザ２の上面２Ａと半導体チップ３の能動面３Ａとが電気的に接続される。本実施形態では、フリップチップ実装において、バンプ３０と接続端子２１とを位置合わせし、荷重を加えつつ所定の方向に振動させ、その摩擦熱によってバンプ３０と接続端子２１とを機械的且つ電気的に接続する方法（超音波接合）が用いられる。   In the present embodiment, the semiconductor chip 3 is flip-chip mounted on the interposer 2. Bumps 30 including at least one of gold and lead-free solder are formed on the active surface 3A of the semiconductor chip 3. In addition, connection terminals 21 that can be electrically connected to the bumps 30 of the semiconductor chip 3 are formed on the upper surface 2A of the interposer 2. Then, the semiconductor chip 3 is flip-chip mounted on the interposer 2 so that the upper surface 2A of the interposer 2 and the active surface 3A of the semiconductor chip 3 are electrically connected. In the present embodiment, in flip chip mounting, the bump 30 and the connection terminal 21 are aligned, vibrated in a predetermined direction while applying a load, and the bump 30 and the connection terminal 21 are mechanically and electrically connected by frictional heat. A method of connecting to (ultrasonic bonding) is used.

半導体チップ３をインターポーザ２上に実装する際の接合材としては、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）、非導電性フィルム（ＮＣＦ：Non Conductive Film）、及び非導電性ペースト（ＮＣＰ：Non Conductive Paste）の少なくとも一つを用いることができる。また、実装する際、加熱しつつ加圧するようにしてもよいし、超音波を作用させながら実装してもよい。なお、接合材を用いない場合には、半導体チップ３をインターポーザ２に実装した後、半導体チップ３とインターポーザ２との間にアンダーフィル材を充填してもよい。   As a bonding material for mounting the semiconductor chip 3 on the interposer 2, an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), a non-conductive film (NCF: At least one of a non-conductive paste (NCP) and a non-conductive paste (NCP) can be used. Moreover, when mounting, you may make it pressurize, heating, and you may mount, making an ultrasonic wave act. If no bonding material is used, the underfill material may be filled between the semiconductor chip 3 and the interposer 2 after the semiconductor chip 3 is mounted on the interposer 2.

また、半導体チップ３は、インターポーザ２の上面２Ａの一部の領域２Ｃに実装されている。以下の説明において、インターポーザ２の上面２Ａのうち、半導体チップ３が実装される領域２Ｃを適宜、実装領域２Ｃ、と称する。   Further, the semiconductor chip 3 is mounted in a partial region 2C of the upper surface 2A of the interposer 2. In the following description, the region 2C in which the semiconductor chip 3 is mounted on the upper surface 2A of the interposer 2 is appropriately referred to as a mounting region 2C.

本実施形態においては、インターポーザ２の上面２Ａのうち半導体チップ３が実装された実装領域２Ｃ以外の非実装領域２Ｄにも、受動部品４が実装されている。受動部品４は、インターポーザ２の上面２Ａに形成された電極パッド１２と電気的に接続される。本実施形態においては、受動部品４及びその受動部品４と接続される電極パッド１２の少なくとも一部は、実装領域２Ｃに実装された半導体チップ３を囲むように複数設けられている。   In the present embodiment, the passive component 4 is also mounted on the non-mounting region 2D other than the mounting region 2C where the semiconductor chip 3 is mounted on the upper surface 2A of the interposer 2. The passive component 4 is electrically connected to the electrode pad 12 formed on the upper surface 2A of the interposer 2. In the present embodiment, a plurality of passive components 4 and at least a part of the electrode pads 12 connected to the passive components 4 are provided so as to surround the semiconductor chip 3 mounted in the mounting region 2C.

また、インターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能な端子１３が形成されている。本実施形態においては、端子１３は、はんだボールによって形成されている。   Further, in the interposer 2, a terminal 13 that can be electrically connected to an external device such as a mother board is formed on the lower surface 2B opposite to the upper surface 2A on which the semiconductor chip 3 is mounted. In the present embodiment, the terminal 13 is formed of a solder ball.

また、インターポーザ２の上面２Ａ側に実装された半導体チップ３、当該半導体チップ３の裏面３Ｂ側に実装されたテープ基板４０、当該テープ基板４０上に実装された受動部品４等は、樹脂１４（図２）によって覆われている。樹脂１４は型（モールド）を形成する。図１においては、樹脂１４は省略されている。   Further, the semiconductor chip 3 mounted on the upper surface 2A side of the interposer 2, the tape substrate 40 mounted on the back surface 3B side of the semiconductor chip 3, the passive component 4 mounted on the tape substrate 40, etc. are made of resin 14 ( 2). The resin 14 forms a mold. In FIG. 1, the resin 14 is omitted.

なお、電極パッド５，８，１２やアウタリード６の数は上記した数に特に限定されるものではなく、必要な数だけ適宜設けられる。   The number of electrode pads 5, 8, 12 and outer leads 6 is not particularly limited to the above-described number, and a necessary number is appropriately provided.

［半導体モジュールの製造方法］
次に、半導体モジュール１を製造する手順の一例について図４〜図９を用いて説明する。なお、本実施形態においては、既存の半導体チップ３を用いて半導体モジュール１を構成してもよいし、以下に説明するように半導体チップ３を始めから形成することとしてもよい。 [Method of manufacturing semiconductor module]
Next, an example of a procedure for manufacturing the semiconductor module 1 will be described with reference to FIGS. In the present embodiment, the semiconductor module 1 may be configured by using the existing semiconductor chip 3, or the semiconductor chip 3 may be formed from the beginning as described below.

シリコン基板の第１面に集積回路等を形成し能動面３Ａとし、その能動面３Ａにバンプ３０を形成した後、それを図５に示すようにダイシング（切断）して半導体チップ３を得る。
一方、インターポーザ２の上面２Ａには接続端子２１、及び電極パッド５、電極パッド１２を形成する。
そして、図４（ａ）に示すように、インターポーザ２の実装領域２Ｃに、半導体チップ３を、その能動面３Ａがインターポーザ２の上面２Ａに対向するように配置する。そして、図４（ｂ）に示すように、半導体チップ３をインターポーザ２上にフリップチップ実装する。この実装によって、半導体チップ３とインターポーザ２とが電気的に接続される。 An integrated circuit or the like is formed on the first surface of the silicon substrate to form an active surface 3A, bumps 30 are formed on the active surface 3A, and then dicing (cutting) as shown in FIG.
On the other hand, the connection terminal 21, the electrode pad 5, and the electrode pad 12 are formed on the upper surface 2 </ b> A of the interposer 2.
Then, as shown in FIG. 4A, the semiconductor chip 3 is arranged in the mounting region 2 </ b> C of the interposer 2 so that the active surface 3 </ b> A faces the upper surface 2 </ b> A of the interposer 2. Then, as shown in FIG. 4B, the semiconductor chip 3 is flip-chip mounted on the interposer 2. By this mounting, the semiconductor chip 3 and the interposer 2 are electrically connected.

このフリップチップ実装には、金属圧着式、ろう材や異方性導電材を用いた加圧加熱式、超音波振動式（超音波加熱方式）などを用いることができる。本実施形態では、上述したように超音波接合（Ａｕ−Ａｕ接合）することにより、狭ピッチに対応した電気接続を可能としている。これは、半導体チップ３のバンプ３０とインターポーザ２の接続端子２１との接合に留まらず、能動面３Ａと上面２Ａとの接着性を向上させる手段としても有効である。   For the flip chip mounting, a metal crimping method, a pressure heating method using a brazing material or an anisotropic conductive material, an ultrasonic vibration method (ultrasonic heating method), or the like can be used. In the present embodiment, as described above, ultrasonic connection (Au—Au bonding) is performed to enable electrical connection corresponding to a narrow pitch. This is effective not only for bonding the bumps 30 of the semiconductor chip 3 and the connection terminals 21 of the interposer 2 but also for improving the adhesion between the active surface 3A and the upper surface 2A.

また、別の工程においてテープ基板４０を形成する。なお、本実施形態においては、既存のテープ基板４０を用いて半導体モジュール１を構成してもよいし、以下に説明するようにテープ基板４０を始めから形成することとしてもよい。   Further, the tape substrate 40 is formed in another process. In the present embodiment, the semiconductor module 1 may be configured using an existing tape substrate 40, or the tape substrate 40 may be formed from the beginning as described below.

テープ基板４０は、図６に示すように、ポリイミドテープなどに代表される薄膜フィルム４１の絶縁基材に、Ｃｕから成る配線リード１９を載置して接着することで形成する。配線リード１９の一部はアウタリード６として薄膜フィルム４１から外延しており、配線リード１９の両先端には、電極パッド８及び電極パッド４２を形成されている。   As shown in FIG. 6, the tape substrate 40 is formed by mounting and bonding the wiring leads 19 made of Cu on an insulating base material of a thin film 41 represented by polyimide tape or the like. A part of the wiring lead 19 extends as an outer lead 6 from the thin film 41, and an electrode pad 8 and an electrode pad 42 are formed at both ends of the wiring lead 19.

そして、図４（ｃ）に示すように、このテープ基板４０を、半導体チップ３の裏面３Ｂに、下面４０Ｂを対向させた状態で、接着剤３５によって張り合わせる。この接着剤３５は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、半導体チップ３の裏面３Ｂ及びテープ基板４０の下面４０Ｂの少なくとも一方に供給可能である。   Then, as shown in FIG. 4C, the tape substrate 40 is pasted with an adhesive 35 in a state where the lower surface 40 </ b> B is opposed to the back surface 3 </ b> B of the semiconductor chip 3. The adhesive 35 can be supplied to at least one of the back surface 3B of the semiconductor chip 3 and the bottom surface 40B of the tape substrate 40 by using, for example, an inkjet method, a dispensing method, a printing method, or the like.

次に、図４（ｄ）に示すように、インターポーザ２の電極パッド５とテープ基板４０の電極パッド４２とを電気的に接続する。
この電極パッド５と電極パッド４２とを接続する方法としては、図７に示すような、一括ボンディング方式を採用することができる。これは、あらかじめ電極パッド４２に不図示のバンプを形成しておき、１２対の電極パッド５と電極パッド４２をそれぞれ対向させた状態で、加圧圧着治具５０によって一括して加圧を行う、Ａｕ−Ａｕ熱圧着方法である。
この電気的な接続によって、後工程でテープ基板４０の電極パッド８に載置される受動部品４とインターポーザ２とが電気的に接続されることになる。 Next, as shown in FIG. 4D, the electrode pads 5 of the interposer 2 and the electrode pads 42 of the tape substrate 40 are electrically connected.
As a method of connecting the electrode pad 5 and the electrode pad 42, a batch bonding method as shown in FIG. 7 can be adopted. This is because bumps (not shown) are formed in advance on the electrode pads 42, and pressure is applied collectively by the pressure bonding jig 50 with the 12 pairs of electrode pads 5 and electrode pads 42 facing each other. Au-Au thermocompression bonding method.
By this electrical connection, the passive component 4 placed on the electrode pad 8 of the tape substrate 40 and the interposer 2 are electrically connected in a later process.

そして、図４（ｅ）に示すように、テープ基板４０の電極パッド８上及び、インターポーザ２の電極パッド１２上に、受動部品４を載置してそれぞれ接続する。例えば、電極パッド８上の受動部品４は、図３に示すように配置することができる。   And as shown in FIG.4 (e), the passive component 4 is mounted on the electrode pad 8 of the tape board | substrate 40, and the electrode pad 12 of the interposer 2, and each is connected. For example, the passive component 4 on the electrode pad 8 can be arranged as shown in FIG.

ここで、受動部品４と電極パッド８または電極パッド１２とは、導電性材料を含む接着剤を介することによって、電気的に接続（ボンディング）される。この接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。そして、この接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４及びインターポーザ２の電極パッド８の少なくとも一方に供給可能である。   Here, the passive component 4 and the electrode pad 8 or the electrode pad 12 are electrically connected (bonded) via an adhesive containing a conductive material. As this adhesive, for example, conductive resin, lead-free solder or the like can be used. The adhesive can be supplied to at least one of the passive component 4 and the electrode pad 8 of the interposer 2 using, for example, an inkjet method, a dispensing method, a printing method, or the like.

最後に、図４（ｅ）に示すように、インターポーザ２の上面２Ａ側に実装された半導体チップ３、テープ基板４０、受動部品４、アウタリード６等を覆うように、モールドを形成するための樹脂１４を供給する。   Finally, as shown in FIG. 4E, a resin for forming a mold so as to cover the semiconductor chip 3, the tape substrate 40, the passive component 4, the outer lead 6 and the like mounted on the upper surface 2A side of the interposer 2. 14 is supplied.

また、インターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂに、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の端子１３を形成する。   Further, in the interposer 2, a terminal 13 such as a solder ball that can be electrically connected to an external device such as a mother board is formed on the lower surface 2B opposite to the upper surface 2A on which the semiconductor chip 3 is mounted.

以上説明したように、本実施形態によれば、インターポーザ２に、能動面３Ａを対向させて半導体チップ３を実装するとともに、半導体チップ３の裏面３Ｂと対向するように受動部品４が接続されたテープ基板４０を配置するようにしたので、半導体モジュール１の小型化、特にインターポーザ２の表面（上面２Ａ、下面２Ｂ）、及びテープ基板４０の表面（上面４０Ａ、下面４０Ｂ）と平行な面内における半導体モジュール１の小型化を実現することができる。   As described above, according to the present embodiment, the semiconductor chip 3 is mounted on the interposer 2 with the active surface 3A facing the passive component 4 so as to face the back surface 3B of the semiconductor chip 3. Since the tape substrate 40 is arranged, the semiconductor module 1 is reduced in size, particularly in the plane parallel to the surface of the interposer 2 (upper surface 2A, lower surface 2B) and the surface of the tape substrate 40 (upper surface 40A, lower surface 40B). Miniaturization of the semiconductor module 1 can be realized.

すなわち、受動部品４を有する半導体モジュール１において、全ての受動部品４を、例えばインターポーザ２の上面２Ａに設け、インターポーザ２上に半導体チップ３と受動部品４とを並べるように配置する場合、受動部品４を配置するための領域を確保しなければならず、半導体モジュール１の小型化、特に、インターポーザ２の上面２Ａと平行な面内における半導体モジュール１の小型化が困難となる。   That is, in the semiconductor module 1 having the passive components 4, when all the passive components 4 are provided, for example, on the upper surface 2 </ b> A of the interposer 2 and the semiconductor chip 3 and the passive components 4 are arranged on the interposer 2, the passive components 4 Therefore, it is difficult to reduce the size of the semiconductor module 1, particularly in the plane parallel to the upper surface 2 </ b> A of the interposer 2.

本実施形態においては、図２に示すように、半導体モジュール１に実装される受動部品４の少なくとも一部を、半導体チップ３を介してテープ基板４０上に実装するようにしたので、半導体モジュール１の小型化を実現することができる。   In the present embodiment, as shown in FIG. 2, at least a part of the passive component 4 mounted on the semiconductor module 1 is mounted on the tape substrate 40 via the semiconductor chip 3. Downsizing can be realized.

また、本実施形態においては、半導体モジュール１を製造する際、インターポーザ２とテープ基板４０とを電気的に接続した後、すなわち、インターポーザ２の電極パッド５に対してテープ基板４０の配線リード１９を接続した後に、インターポーザ２に受動部品４を実装するようにしたので、インターポーザ２上の受動部品４が加圧圧着治具５０による接続の妨げになることを避けることができる。これにより、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。   In the present embodiment, when the semiconductor module 1 is manufactured, after the interposer 2 and the tape substrate 40 are electrically connected, that is, the wiring leads 19 of the tape substrate 40 are connected to the electrode pads 5 of the interposer 2. Since the passive component 4 is mounted on the interposer 2 after the connection, it is possible to avoid the passive component 4 on the interposer 2 from interfering with the connection by the pressure bonding jig 50. Thereby, the complexity of the process at the time of manufacturing the semiconductor module 1 can be suppressed.

また、本実施形態の配線リード１９は、その先端に電極パッド４２を備えたバンプ付のリードであることから、治具による加圧によって断線することもなく、電極パッド５との電気的接続を良好にすることができる。   In addition, since the wiring lead 19 of the present embodiment is a lead with a bump provided with an electrode pad 42 at the tip thereof, electrical connection with the electrode pad 5 can be established without disconnection due to pressurization by a jig. Can be good.

また、本実施形態においては、半導体チップ３上に、受動部品４とインターポーザ２とを電気的に接続する配線パターンを有したテープ基板４０を備えたことから、半導体チップ３側の裏面３Ｂに配線パターンを形成する必要がなく、各部材を組み立てるだけでよいことになる。これにより、製造工程が簡略化され、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。   In the present embodiment, since the tape substrate 40 having the wiring pattern for electrically connecting the passive component 4 and the interposer 2 is provided on the semiconductor chip 3, wiring is provided on the back surface 3B on the semiconductor chip 3 side. There is no need to form a pattern, and it is only necessary to assemble each member. Thereby, a manufacturing process is simplified and complication of the process at the time of manufacturing the semiconductor module 1 can be suppressed.

また、テープ基板４０を用いることで、半導体モジュール１の高さ方向における小型化、すなわち薄型化を実現することができる。   Further, by using the tape substrate 40, the semiconductor module 1 can be reduced in size in the height direction, that is, reduced in thickness.

＜他の製造方法＞
本発明の半導体モジュールの製造方法の他の実施形態について図８及び図９を用いて説明する。
上述の実施形態においては、インターポーザ２に半導体チップ３を先に実装し、その後半導体チップ３上にテープ基板４０を実装するようにしたが、他の実施形態においては、半導体チップ３とテープ基板４０とを先に貼り合わせ、その後、テープ基板４０を備えた半導体チップ３をインターポーザ２に実装するようにしてもよい。 <Other manufacturing methods>
Another embodiment of the semiconductor module manufacturing method of the present invention will be described with reference to FIGS.
In the above-described embodiment, the semiconductor chip 3 is first mounted on the interposer 2, and then the tape substrate 40 is mounted on the semiconductor chip 3. However, in other embodiments, the semiconductor chip 3 and the tape substrate 40 are mounted. And then, the semiconductor chip 3 including the tape substrate 40 may be mounted on the interposer 2.

例えば、図８に示すように、テープ基板４０上を下面４０Ｂ側を上にした状態で、半導体チップ３を裏面３Ｂを下面４０Ｂに対向させて配置し、半導体チップ３とテープ基板４０とを貼り合わせる。その後、一体となされた半導体チップ３とテープ基板４０とを裏返して、図４（ｃ）に示すように、インターポーザ２の上面２Ａに対向させる。この後の工程は、先に述べた製造方法と同様である。   For example, as shown in FIG. 8, the semiconductor chip 3 is disposed with the back surface 3B facing the bottom surface 40B with the bottom surface 40B facing up on the tape substrate 40, and the semiconductor chip 3 and the tape substrate 40 are bonded. Match. Thereafter, the integrated semiconductor chip 3 and the tape substrate 40 are turned over to face the upper surface 2A of the interposer 2 as shown in FIG. The subsequent steps are the same as in the manufacturing method described above.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings. However, it goes without saying that the present invention is not limited to such examples, and the above embodiments may be combined. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

例えば、上述の実施形態においては、インターポーザ２の上面２Ａに、受動部品４を接続可能な領域２Ｄを設けているが、所定数の受動部品４の全てをテープ基板４０の上面４０Ａに接続可能であるならば、領域２Ｄは無くてもよい。こうすることにより、より一層、半導体モジュール１を小型化することができる。   For example, in the above-described embodiment, the region 2D to which the passive component 4 can be connected is provided on the upper surface 2A of the interposer 2, but all the predetermined number of passive components 4 can be connected to the upper surface 40A of the tape substrate 40. If there is, the region 2D may be omitted. By doing so, the semiconductor module 1 can be further downsized.

また、上述の実施形態においては、インターポーザ２上に受動部品４を実装する工程と、テープ基板４０上に受動部品４を実装する工程とを同時に行うこととしたが、電極パッド４２を電極パッド５に接続する前に、テープ基板上の受動部品のみ実装しても良い。   In the above embodiment, the step of mounting the passive component 4 on the interposer 2 and the step of mounting the passive component 4 on the tape substrate 40 are performed simultaneously. Only the passive components on the tape substrate may be mounted before connecting to the board.

また、上述の実施形態においては、電極パッド４２にバンプを備える構成としたが、インターポーザ２の電極パッド５上にバンプを設けるようにしてもよい。   In the above-described embodiment, the electrode pad 42 is provided with the bump. However, the bump may be provided on the electrode pad 5 of the interposer 2.

本実施形態に係る半導体モジュールを模式的に示す斜視図である。It is a perspective view showing the semiconductor module concerning this embodiment typically. 本実施形態に係る半導体モジュールの側断面図であって、図１のＡ−Ａ線断面矢視図に相当する図である。It is a sectional side view of the semiconductor module which concerns on this embodiment, Comprising: It is a figure corresponded in the AA sectional view taken on the line of FIG. 本実施形態に係る半導体モジュールの一部を拡大した平面図である。It is the top view to which a part of semiconductor module concerning this embodiment was expanded. 本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。It is a figure for demonstrating an example of the procedure which manufactures the semiconductor module which concerns on this embodiment. 本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。It is a figure for demonstrating an example of the procedure which manufactures the semiconductor module which concerns on this embodiment. 本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。It is a figure for demonstrating an example of the procedure which manufactures the semiconductor module which concerns on this embodiment. 本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。It is a figure for demonstrating an example of the procedure which manufactures the semiconductor module which concerns on this embodiment. 本実施形態に係る半導体モジュールを製造する手順の他の例を説明するための図である。It is a figure for demonstrating the other example of the procedure which manufactures the semiconductor module which concerns on this embodiment.

符号の説明Explanation of symbols

１…半導体モジュール、２…インターポーザ、２Ａ…上面、３…半導体チップ、３Ａ…能動面、３Ｂ…裏面、４…受動部品、５，８，１２…電極パッド（端子）、７…配線、６…アウタリード（外延リード）、１０…接続端子、１９…配線リード、２Ｃ…実装領域、２Ｄ…領域、４０…テープ基板、４０Ａ…上面、４０Ｂ…下面、４２…電極パッド（端子）   DESCRIPTION OF SYMBOLS 1 ... Semiconductor module, 2 ... Interposer, 2A ... Upper surface, 3 ... Semiconductor chip, 3A ... Active surface, 3B ... Back surface, 4 ... Passive component, 5, 8, 12 ... Electrode pad (terminal), 7 ... Wiring, 6 ... Outer leads (extended leads), 10 ... connection terminals, 19 ... wiring leads, 2C ... mounting area, 2D ... area, 40 ... tape substrate, 40A ... upper face, 40B ... lower face, 42 ... electrode pads (terminals)

Claims (5)

インターポーザと、
能動面と裏面とを有し、前記能動面が前記インターポーザと対向して配置された半導体チップと、
第１の面に配線パターンを有し、前記第１の面とは反対側の第２の面を前記半導体チップの前記裏面に対向して配置されたテープ基板と、
前記テープ基板の前記第１の面に実装されて前記配線パターンに電気的に接続された複数の受動部品と、を備え、
前記テープ基板は、前記配線パターンに接続する複数の外延リードを有し、当該外延リードを介して前記配線パターンが前記インターポーザに電気的に接続されていることを特徴とする半導体モジュール。 With an interposer,
A semiconductor chip having an active surface and a back surface, wherein the active surface is disposed to face the interposer;
A tape substrate having a wiring pattern on the first surface, and a second surface opposite to the first surface disposed opposite the back surface of the semiconductor chip;
A plurality of passive components mounted on the first surface of the tape substrate and electrically connected to the wiring pattern,
The tape substrate has a plurality of external leads connected to the wiring pattern, and the wiring pattern is electrically connected to the interposer via the external leads. 前記外延リードは、その先端に金バンプまたはハンダバンプを有していることを特徴とする請求項１記載の半導体モジュール。   2. The semiconductor module according to claim 1, wherein the extended lead has a gold bump or a solder bump at its tip. 前記半導体チップは、前記インターポーザに対してフリップチップ実装されていることを特徴とする請求項１または２記載の半導体モジュール。   3. The semiconductor module according to claim 1, wherein the semiconductor chip is flip-chip mounted on the interposer. 能動面と裏面とを有する半導体チップと、第１の面側に形成された配線パターンと当該配線パターンに接続する外延リードとを有するテープ基板と、を用意し、
インターポーザに、前記能動面が前記インターポーザと対向するようにして前記半導体チップを実装する工程と、
前記半導体チップの前記裏面に、前記第１の面とは反対側の第２の面を対向させて前記テープ基板を貼り合わせる工程と、
前記テープ基板の前記第１の面上に受動部品を実装する工程と、
前記インターポーザと前記配線パターンとを、前記外延リードを介して電気的に接続する工程と、を含むことを特徴とする半導体モジュールの製造方法。 Preparing a semiconductor chip having an active surface and a back surface, a tape substrate having a wiring pattern formed on the first surface side and an extending lead connected to the wiring pattern;
Mounting the semiconductor chip on an interposer so that the active surface faces the interposer;
Bonding the tape substrate to the back surface of the semiconductor chip with the second surface opposite to the first surface facing the second surface;
Mounting passive components on the first surface of the tape substrate;
And a step of electrically connecting the interposer and the wiring pattern via the extension leads. 前記第１のインターポーザに前記半導体チップを実装した後、当該半導体チップに前記テープ基板を貼り合わせることを特徴とする請求項４に記載の半導体モジュールの製造方法。   The method of manufacturing a semiconductor module according to claim 4, wherein after mounting the semiconductor chip on the first interposer, the tape substrate is bonded to the semiconductor chip.
JP2007156303A 2007-06-13 2007-06-13 Semiconductor module and its manufacturing method Withdrawn JP2008311347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007156303A JP2008311347A (en) 2007-06-13 2007-06-13 Semiconductor module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007156303A JP2008311347A (en) 2007-06-13 2007-06-13 Semiconductor module and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2008311347A true JP2008311347A (en) 2008-12-25
JP2008311347A5 JP2008311347A5 (en) 2010-07-22

Family

ID=40238719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007156303A Withdrawn JP2008311347A (en) 2007-06-13 2007-06-13 Semiconductor module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008311347A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129555A (en) * 2009-01-20 2012-07-05 Altera Corp Ic package having capacitors arranged on insertion layer
US9160048B2 (en) 2012-06-04 2015-10-13 Fujitsu Limited Electronic device with terminal circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129555A (en) * 2009-01-20 2012-07-05 Altera Corp Ic package having capacitors arranged on insertion layer
JP2012518893A (en) * 2009-01-20 2012-08-16 アルテラ コーポレイション IC package having a capacitor disposed on an insertion layer
US9160048B2 (en) 2012-06-04 2015-10-13 Fujitsu Limited Electronic device with terminal circuits

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US8432033B2 (en) Electronic device and manufacturing method therefor
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP2008166439A (en) Semiconductor device and manufacturing method thereof
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
JP2007267113A (en) Piezoelectric device and manufacturing method therefor
TW579560B (en) Semiconductor device and its manufacturing method
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP2001077294A (en) Semiconductor device
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2000269407A (en) Electronic module and electronic apparatus
JP2008218758A (en) Electronic circuit mounting structure
US20100032802A1 (en) Assembling of Electronic Members on IC Chip
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2008311347A (en) Semiconductor module and its manufacturing method
JP3332555B2 (en) Semiconductor device and manufacturing method thereof
JP4417974B2 (en) Manufacturing method of stacked semiconductor device
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP2003249606A (en) Semiconductor device and interposer
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JP3879803B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2008021842A (en) Semiconductor module, and manufacturing method of semiconductor module
JP2003133509A (en) Semiconductor package and method for manufacturing the same
JP2008306037A (en) Semiconductor module and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100604

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110315