JPH11265956A - Cavity package - Google Patents

Cavity package

Info

Publication number
JPH11265956A
JPH11265956A JP899499A JP899499A JPH11265956A JP H11265956 A JPH11265956 A JP H11265956A JP 899499 A JP899499 A JP 899499A JP 899499 A JP899499 A JP 899499A JP H11265956 A JPH11265956 A JP H11265956A
Authority
JP
Japan
Prior art keywords
package
cavity
lid
main body
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP899499A
Other languages
Japanese (ja)
Inventor
Jr Frank Babbitt
フランク・バビット,ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11265956A publication Critical patent/JPH11265956A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low-priced cavity package of high reliability. SOLUTION: This cavity package is hardened by injecting a low adhesive coating material 11 into a cavity region 13 in such a manner that the upper surface of an IC die 17 is not coated. The boundary between the main body of a package 14 and a metal contact 15 is sealed by the above-mentioned coating, and the intrusion of a liquid into the cavity region is prevented even when there is a gap on the boundary. Also, a package cover 19 and the package main body 14 are formed using a thermoplastic material, and the cover and the package main body can be welded easily by giving an ultrasonic pulse to the junction part of the cover and the package main body only.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路(IC)
パッケージの設計および製造の分野である。本明細書で
説明する実施形態は、特に高周波(RF)およびマイク
ロ波用ICのパッケージングに関する。
The present invention relates to an integrated circuit (IC).
The field of package design and manufacturing. The embodiments described herein relate specifically to the packaging of radio frequency (RF) and microwave ICs.

【0002】[0002]

【従来の技術】マイクロ波および高周波用ICに使用す
る場合には、密に封止されたパッケージよりも、内部に
キャビティを有するICパッケージのほうが好ましい。
重合体封止材料の固有の誘電率と損失係数は、高周波信
号の伝播に寄生効果を有するからである。これは、マイ
クロ波または高周波用ICの封止材料として成形用重合
体が使用され、ICダイ上面の活性領域とじかに接触し
ているときに生じる。エンキャプシュレーション(enca
psulation)は、この種のICの低コストのパッケージ
を作成する標準的な周知の方法である。セラミックや金
属、ガラスで作成される、以前から周知のキャビティ・
パッケージは、パッケージを作成するために使用される
材料も必要となる方法も共に費用のかかるものであっ
た。重合体を使用し、エンキャプシュレーション・プロ
セスにおいて使用される技術と類似の成形技術を使用し
て作成されるキャビティ・パッケージは周知であり、こ
れは標準的な封止パッケージよりもコスト的に有利であ
る。そのような1つのパッケージは、1994年2月2
8日に出願された係属中の米国特許出願08/202,
316号、「Integrated Circuit Package With Improv
ed High Frequency Performance」に記載されている。
2. Description of the Related Art When used for microwave and high frequency ICs, an IC package having a cavity therein is more preferable than a tightly sealed package.
The inherent permittivity and loss factor of the polymer encapsulant have a parasitic effect on the propagation of high frequency signals. This occurs when a molding polymer is used as a sealing material for microwave or high frequency ICs and is in direct contact with the active area on the top surface of the IC die. Encapsulation (enca
Psulation) is a standard, well-known method of creating low cost packages of this type of IC. The well-known cavities made of ceramic, metal or glass
Packages have been expensive both in the materials used to make the packages and in the methods required. Cavity packages made using polymers and made using molding techniques similar to those used in the encapsulation process are well known and are more cost effective than standard sealed packages. It is advantageous. One such package is February 2, 1994.
Pending U.S. patent application Ser.
No. 316, "Integrated Circuit Package With Improv
ed High Frequency Performance ”.

【0003】キャビティ成形プラスチック・パッケージ
の1つの問題は、挿入された成形金属導電体要素と成形
プラスチックの界面の分離により、液状のプラスチック
がキャビティ部分に浸入する場合があることである。こ
の問題は、導電体金属素子がパッケージの底面と同一面
にあるようなキャビティ・パッケージの方が大きい。こ
のように導電体経路を底面に配置すると高周波性能が改
善されるが、成形プラスチックと金属の界面が機械的に
弱くなる。異なる熱膨張率やその他の要因によって大き
な応力が生じる場合に、この境界面に隙間ができること
がある。金属リード・フレームに対する重合体の接着
は、金属との機械的および化学的結合が形成されたとき
に最高の状態になるが、この結合は、製造環境において
一貫して最適化することができない様々な要因に依存す
る。
One problem with cavity molded plastic packages is that liquid plastic may penetrate the cavity due to the separation of the interface between the inserted molded metal conductor element and the molded plastic. This problem is greater for cavity packages where the conductive metal elements are flush with the bottom of the package. Placing the conductor path on the bottom surface in this way improves high frequency performance, but mechanically weakens the interface between the molded plastic and the metal. Gaps may be created at this interface if large stresses are caused by different coefficients of thermal expansion or other factors. The adhesion of the polymer to the metal lead frame is at its best when mechanical and chemical bonds to the metal are formed, but this bond can vary consistently in a manufacturing environment. Depends on factors.

【0004】キャビティ・プラスチック・パッケージの
もう1つの問題は、パッケージへの蓋の取付けである。
パッケージに蓋を取り付ける方法として、3つの方法が
周知である。事前にシール環として成形された粘着性重
合体(通常はエポキシ「B」ステージ)が、蓋のベンダ
によって蓋に貼り付けられている場合がある。プラスチ
ック本体に配置する時には、蓋の適切な場所を加熱し
て、エポキシの触媒反応を起こす。次に、完成したパッ
ケージを硬化させる。別の方法として、事前成形シール
環として働く共晶組成の合金が、蓋のベンダによって蓋
に貼り付けられているようにすることもできる。この合
金は、パッケージ本体との圧力接触によって加熱され、
ブレイズド接合(braised joint)を形成してパッケー
ジを封止する。ガラスによる事前成形シール環を、共晶
事前成形シール環と同じように使用することができる
が、この封止は、酸化物と金属表面の相互作用に依存す
る。
[0004] Another problem with cavity plastic packages is the attachment of the lid to the package.
There are three known methods for attaching a lid to a package. An adhesive polymer (typically an epoxy "B" stage) previously molded as a seal ring may be affixed to the lid by a lid vendor. When placed on a plastic body, the appropriate location on the lid is heated to cause a catalytic reaction of the epoxy. Next, the completed package is cured. Alternatively, an alloy of the eutectic composition that acts as a preformed seal ring may be affixed to the lid by a lid vendor. This alloy is heated by pressure contact with the package body,
Form a braised joint to seal the package. A glass preformed seal ring can be used in the same way as a eutectic preformed seal ring, but this seal relies on the interaction of the oxide with the metal surface.

【0005】プラスチック・キャビティ・パッケージに
蓋を取り付ける既知の方法にはそれぞれ問題がある。粘
着性重合体を使用するときは、処理条件、位置合わせ不
良、材料のロットによる変化、表面の状態および封止界
面における材料の相容性によって、封止の完全性が損な
われることがある。蓋は、組み立ての用意ができるまで
動かないように輸送し、固定しなければならない。共晶
合金とガラス封止は、多くの用途において高価すぎるも
のであり、適切な品質の封止に必要な温度は、成形プラ
スチックやダイ接着剤などの低コスト・パッケージ材料
にとっては高すぎる。また、このような封止は、雰囲気
の制御を含む高価なプロセス制御装置と厳密なプロセス
制御を必要とする。
[0005] Each of the known methods of attaching a lid to a plastic cavity package has problems. When using sticky polymers, sealing integrity may be compromised by processing conditions, misalignment, lot-to-lot variation of material, surface conditions and compatibility of the material at the sealing interface. The lid must be transported and secured until it is ready for assembly. Eutectic alloys and glass encapsulation are too expensive for many applications, and the temperatures required for adequate quality encapsulation are too high for low cost packaging materials such as molded plastics and die attach. Also, such sealing requires expensive process control equipment, including atmosphere control, and strict process control.

【0006】[0006]

【発明が解決しようとする課題】従って、成形パッケー
ジ本体と金属コンタクトの界面を封止してキャビティ領
域内に液体が侵入するのを防ぐ方法および装置が必要で
ある。さらに、キャビティ・パッケージにパッケージ蓋
を取り付けるためのより適切な方法が必要である。
Accordingly, there is a need for a method and apparatus for sealing the interface between a molded package body and a metal contact to prevent liquid from entering the cavity area. Further, there is a need for a more appropriate method for attaching a package lid to a cavity package.

【0007】[0007]

【課題を解決するための手段】本発明は、第1の好まし
い実施形態において、プラスチック・キャビティ・パッ
ケージに対する性能強化であり、キャビティ領域と相似
の低粘性の被覆が、ICダイの上面は被覆しないように
してキャビティ領域に注入される。この相似被覆は、成
形パッケージ本体と金属コンタクトとの境界を封止し、
金属/成形体複合物の境界に隙間が存在してもキャビテ
ィ領域に液体が侵入しないようにキャビティを保護す
る。
SUMMARY OF THE INVENTION The present invention, in a first preferred embodiment, is a performance enhancement to a plastic cavity package wherein a low viscosity coating similar to the cavity area does not cover the top surface of the IC die. In the cavity region. This similar coating seals the boundary between the molded package body and the metal contacts,
The cavity is protected from liquid intrusion into the cavity area even if there is a gap at the boundary of the metal / mold composite.

【0008】第2の実施形態において、プラスチック・
キャビティ・パッケージの蓋とパッケージ本体は共に熱
可塑性材料からなり、この熱可塑性材料は、蓋とパッケ
ージ本体の接合部にのみ向けられた超音波エネルギーの
パルスを使って融着することができる。
In a second embodiment, a plastic
The lid and package body of the cavity package are both made of a thermoplastic material, which can be fused using a pulse of ultrasonic energy directed only to the junction between the lid and the package body.

【0009】本発明の好ましい実施形態を、添付した図
と以下の説明を参照して詳細に説明する。
A preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings and the following description.

【0010】[0010]

【実施例】図1に示した本発明の第1の好ましい実施形
態において、キャビティ底面に相似となる低粘性の被覆
11が、キャビティ・パッケージ10のキャビティ領域
13に注入される。ロボット工学的装置によって操作さ
れる小さな直径の注射器を利用して、ダイ周辺に被覆1
1を注入することができる。被覆11は、成形パッケー
ジ本体14と金属コンタクト15の境界を封止して、金
属と成形重合体の境界に隙間があってもキャビティ領域
13に液体が浸入しないようにする。蓋19によってパ
ッケージが完成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a first preferred embodiment of the present invention shown in FIG. 1, a low viscosity coating 11, similar to the bottom of a cavity, is injected into a cavity region 13 of a cavity package 10. Coating 1 around the die using a small diameter syringe operated by a robotic device
1 can be injected. The coating 11 seals the boundary between the molded package body 14 and the metal contacts 15 so that liquid does not penetrate the cavity region 13 even if there is a gap between the metal and the molded polymer. The package is completed by the lid 19.

【0011】この実施形態において、ICダイ17の上
面は、意図的に被覆されないままである。低粘性の重合
体は、キャビティ13の底面と相似の被覆を形成する。
この被覆は、紫外線(「UV」)で硬化され、最終的に
ダイ17のまわりにだけ存在し、ICダイ17の上面の
活性領域とは接触しない。別法として、加熱硬化型の低
粘性重合体を使用することもできる。ICダイ17の上
面に被覆があると、被覆がICの性能を低下させること
になるため、キャビティ・パッケージの目的が達成され
ない。
In this embodiment, the top surface of IC die 17 is intentionally left uncoated. The low viscosity polymer forms a coating similar to the bottom surface of cavity 13.
This coating is cured with ultraviolet light (“UV”) and ultimately only exists around the die 17 and does not contact the active area on the top surface of the IC die 17. Alternatively, a heat-curable, low-viscosity polymer can be used. If there is a coating on the top surface of the IC die 17, the purpose of the cavity package will not be achieved because the coating will degrade the performance of the IC.

【0012】本発明の第2の実施形態において、蓋とキ
ャビティ・パッケージの本体が両方とも熱可塑性材料で
作成される。このような熱可塑性材料は、蓋とパッケー
ジ本体の境界にのみ向けられて影響を及ぼす超音波エネ
ルギーのパルスを使って融着させることができる。これ
は、いくつかの製造工場では熱可塑性材料に関する一般
的な接合プロセスであるが、マイクロ波および高周波用
ICのパッケージングにはこれまで利用されていなかっ
た。
In a second embodiment of the present invention, both the lid and the body of the cavity package are made of a thermoplastic material. Such thermoplastic materials can be fused using a pulse of ultrasonic energy that is directed and affects only the interface between the lid and the package body. This is a common bonding process for thermoplastics in some manufacturing plants, but has not previously been used for packaging microwave and high frequency ICs.

【0013】図2は、蓋が超音波融着された、マイクロ
波および高周波用ICのキャビティ・パッケージの横断
面である。ICパッケージ50は、金属リード・フレー
ム53が埋め込まれたパッケージ本体51と、リードフ
レーム上に取り付けられ、いくつかのワイヤボンド52
によって結合された半導体ICダイ55とからなる。エ
ア・キャビティ57は、マイクロ波と高周波用途におけ
るパッケージ性能を改善することができる。蓋59は、
本体51と同じ熱可塑性材料からなり、超音波融着61
を形成する超音波手段によって本体51に融着される。
FIG. 2 is a cross section of a microwave and high frequency IC cavity package with an ultrasonically fused lid. The IC package 50 includes a package body 51 having a metal lead frame 53 embedded therein and a wire bond 52 mounted on the lead frame.
And a semiconductor IC die 55 joined together. Air cavities 57 can improve package performance in microwave and high frequency applications. The lid 59 is
It is made of the same thermoplastic material as the main body 51, and is ultrasonically fused 61
Is fused to the main body 51 by ultrasonic means.

【0014】蓋と本体は同じ材料からなるため、これら
は超音波融着の場所において均質な組成の単相材料にな
る。蓋と本体を接合するためのその他の既知のプロセス
は、接合部分に異なる材料層を必要とし、またこの材料
層は、低い表面濡れ性、侵食、金属間成長(intermetal
ic growth)、組立後の膨張率(「TCE」)の不一致
などの境界面の相互作用により、パッケージの完全性を
低下させることがある。
Since the lid and the body are made of the same material, they become a single-phase material of homogeneous composition at the location of the ultrasonic fusion. Other known processes for joining the lid and body require a different layer of material at the joint, and this layer of material has low surface wettability, erosion, and intermetallic growth.
Interfacial interactions such as ic growth, mismatch in the rate of expansion after assembly ("TCE"), and the like, can reduce the integrity of the package.

【0015】超音波融着にとってロットやプロセス毎の
変動や表面の状態などは重要な要素ではないため、これ
は、再現がきわめて容易な製造プロセスである。主要な
プロセス・パラメータは、超音波の周波数、振幅、およ
び休止時間である。また、超音波融着は、自己整合を行
うこともできる。パッケージ本体内のICダイを破損し
ないように、選択するプロセス・パラメータに注意しな
ければならないが、ICダイと金属リード・フレームの
間にワイヤボンドを形成するために超音波エネルギーが
すでに使用されていることに注意されたい。
This is a manufacturing process that is extremely easy to reproduce because the lot-to-lot and process-to-process variations and surface conditions are not important factors for ultrasonic welding. Key process parameters are ultrasound frequency, amplitude, and dwell time. Ultrasonic welding can also be self-aligned. Care must be taken in the process parameters selected to avoid damaging the IC die in the package body, but ultrasonic energy has already been used to form a wire bond between the IC die and the metal lead frame. Note that

【0016】超音波融着は、超音波エネルギーの休止時
間が短く、オーブンの調節時間、フィクスチャの準備時
間、及び温度硬化プロファイル時間が必要でないため、
大量自動組立に使用することができる。また、事前成形
シール環を必要としないため、装置のコストは十分に低
い。
[0016] Ultrasonic fusion has a short down time of the ultrasonic energy and does not require oven adjustment time, fixture preparation time, and temperature cure profile time,
Can be used for mass automated assembly. Also, the cost of the apparatus is sufficiently low since no preformed seal rings are required.

【0017】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
[Embodiments] Examples of embodiments of the present invention are shown below.

【0018】〔実施態様1〕 集積回路のキャビティ・
パッケージ(50)に蓋を封止する方法であって、熱可
塑性材料から蓋(59)とパッケージ本体(51)を形
成するステップと、超音波エネルギーを利用してパッケ
ージ本体に蓋を融着させるステップとを設けて成る方
法。
[Embodiment 1] Cavity of integrated circuit
A method of sealing a lid to a package (50), comprising forming a lid (59) and a package body (51) from a thermoplastic material, and fusing the lid to the package body using ultrasonic energy. And a step.

【0019】〔実施態様2〕 パッケージ内の集積回路
(17)の上面は被覆しないように、パッケージのキャ
ビティ内に低粘性被覆(1)を注入し、硬化させるステ
ップを含む、キャビティ・パッケージ(10)のキャビ
ティ(13)に液体が浸入するのを防ぐ方法。
Embodiment 2 A cavity package (10) including a step of injecting and curing a low-viscosity coating (1) in a cavity of the package so as not to cover the upper surface of the integrated circuit (17) in the package. A) preventing the liquid from entering the cavity (13).

【0020】〔実施態様3〕 側壁と床面を有するキャ
ビティ(13)を備えたパッケージ本体(14)と、上
面がキャビティの床面に露出した状態で前記パッケージ
本体内に埋め込まれた金属リード・フレームと、金属リ
ード・フレームの上面に配置され、それに結合された集
積回路と、集積回路の上面を覆わないようにキャビティ
の床面に配置され、キャビティ床面と相似形の被覆を形
成し、所定の場所を硬化する低粘性液状重合体(11)
と、パッケージ本体の側壁に取り付けられた蓋(19)
とを設けて成り、蓋の底面と液状重合体の間の空間がキ
ャビティを形成することを特徴とするキャビティ・パッ
ケージ(10)。
[Embodiment 3] A package body (14) having a cavity (13) having a side wall and a floor surface, and a metal lead embedded in the package body with its upper surface exposed to the floor surface of the cavity. A frame, a top surface of the metal lead frame, an integrated circuit coupled thereto, and a top surface of the cavity disposed so as not to cover the top surface of the integrated circuit, forming a coating analogous to the floor surface of the cavity; Low viscosity liquid polymer that cures in place (11)
And a lid (19) attached to a side wall of the package body.
Wherein the space between the bottom surface of the lid and the liquid polymer forms a cavity.

【0021】〔実施態様4〕 側壁と床面とを有するキ
ャビティ(57)を備えたパッケージ本体(51)と、
上面がキャビティの床面に露出した状態でパッケージ本
体内に埋め込まれた金属リード・フレーム(53)と、
金属リード・フレームの上面に配置され、それに結合さ
れた集積回路(55)と、パッケージ本体の側壁に取り
付けられた蓋(19)とを設けて成り、蓋の底面とパッ
ケージ本体の床面の間の空間がキャビティを形成し、蓋
が超音波音源によってパッケージ本体に取り付けられて
いることを特徴とするキャビティ・パッケージ。
[Embodiment 4] A package body (51) provided with a cavity (57) having a side wall and a floor surface,
A metal lead frame (53) embedded in the package body with the upper surface exposed to the floor of the cavity;
An integrated circuit (55) disposed on and coupled to the top surface of the metal lead frame, and a lid (19) attached to a side wall of the package body, between the bottom surface of the lid and the floor of the package body. The cavity package forms a cavity, and the lid is attached to the package body by an ultrasonic sound source.

【0022】〔実施態様5〕 側壁と床面を有するキャ
ビティ(57)を備えたパッケージ本体(51)と、上
面がキャビティの床面に露出した状態でパッケージ本体
内に埋め込まれた基板(53)と、基板の上面に配置さ
れ、それに結合された集積回路(55)と、パッケージ
本体の側壁に取り付けられる蓋(59)とを設けて成
り、蓋の底面と本体の床面との間の空間がキャビティを
形成し、蓋が超音波音源によって本体に取り付けられて
いることを特徴とするキャビティ・パッケージ。
[Embodiment 5] A package body (51) having a cavity (57) having a side wall and a floor surface, and a substrate (53) embedded in the package body with an upper surface exposed to the floor surface of the cavity. And an integrated circuit (55) disposed on and coupled to the top surface of the substrate, and a lid (59) attached to the side wall of the package body, the space between the bottom surface of the lid and the floor of the body. Forming a cavity, wherein the lid is attached to the main body by an ultrasonic sound source.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の好ましい実施形態を示すキャビ
ティ・パッケージの断面図である。
FIG. 1 is a cross-sectional view of a cavity package showing a first preferred embodiment of the present invention.

【図2】本発明の第2の実施形態を示すキャビティ・パ
ッケージの断面図である。
FIG. 2 is a cross-sectional view of a cavity package showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 キャビティ・パッケージ 11 被覆 13 キャビティ 14 パッケージ本体 15 金属コンタクト 17 ダイ 19 蓋 50 パッケージ 51 パッケージ本体 52 ワイヤボンド 53 金属リード・フレーム 55 ダイ 57 エア・キャビティ 59 蓋 DESCRIPTION OF SYMBOLS 10 Cavity package 11 Coating 13 Cavity 14 Package main body 15 Metal contact 17 Die 19 Lid 50 Package 51 Package main body 52 Wire bond 53 Metal lead frame 55 Die 57 Air cavity 59 Lid

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 側壁と床面を有するキャビティを備えた
パッケージ本体と、 上面がキャビティの床面に露出した状態で前記パッケー
ジ本体内に埋め込まれた金属リード・フレームと、 金属リード・フレームの上面に配置され、それに結合さ
れた集積回路と、 集積回路の上面を覆わないようにキャビティの床面に配
置され、キャビティ床面と相似形の被覆を形成し、所定
の場所を硬化する低粘性液状重合体と、 パッケージ本体の側壁に取り付けられた蓋とを設けて成
り、蓋の底面と液状重合体の間の空間がキャビティを形
成することを特徴とするキャビティ・パッケージ。
1. A package body having a cavity having a side wall and a floor surface, a metal lead frame embedded in the package body with an upper surface exposed to the floor surface of the cavity, and an upper surface of the metal lead frame. And a low viscosity liquid that is placed on the floor of the cavity so as not to cover the top surface of the integrated circuit, forms a coating similar to the floor of the cavity, and cures in place. A cavity package comprising: a polymer; and a lid attached to a side wall of the package body, wherein a space between a bottom surface of the lid and the liquid polymer forms a cavity.
JP899499A 1998-01-23 1999-01-18 Cavity package Pending JPH11265956A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1239498A 1998-01-23 1998-01-23
US012,394 1998-01-23

Publications (1)

Publication Number Publication Date
JPH11265956A true JPH11265956A (en) 1999-09-28

Family

ID=21754768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP899499A Pending JPH11265956A (en) 1998-01-23 1999-01-18 Cavity package

Country Status (1)

Country Link
JP (1) JPH11265956A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013269A1 (en) * 2000-08-04 2002-02-14 Robert Bosch Gmbh Method for electrically connecting a semiconductor component to an electrical subassembly
US7489716B2 (en) 2006-01-19 2009-02-10 Sharp Kabushiki Kaisha Semiconductor laser device, method for manufacturing the same and optical pickup apparatus
JP2010272696A (en) * 2009-05-21 2010-12-02 Panasonic Electric Works Co Ltd Semiconductor device
CN106298685A (en) * 2016-09-29 2017-01-04 中国船舶重工集团公司第七〇九研究所 A kind of electronic chip packaging structure using ultrasonic bonding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013269A1 (en) * 2000-08-04 2002-02-14 Robert Bosch Gmbh Method for electrically connecting a semiconductor component to an electrical subassembly
US7069653B2 (en) * 2000-08-04 2006-07-04 Robert Bosch Gmbh Method for electrically connecting a semiconductor component to an electrical subassembly
US7489716B2 (en) 2006-01-19 2009-02-10 Sharp Kabushiki Kaisha Semiconductor laser device, method for manufacturing the same and optical pickup apparatus
JP2010272696A (en) * 2009-05-21 2010-12-02 Panasonic Electric Works Co Ltd Semiconductor device
CN106298685A (en) * 2016-09-29 2017-01-04 中国船舶重工集团公司第七〇九研究所 A kind of electronic chip packaging structure using ultrasonic bonding

Similar Documents

Publication Publication Date Title
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US4769344A (en) Method of resin encapsulating a semiconductor device
EP0736972B1 (en) Plastic encapsulated saw device and method
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
US5213748A (en) Method of molding a thermoplastic ring onto a leadframe
US4305897A (en) Packaging process for semiconductors
EP0645812B1 (en) Resin-sealed semiconductor device
WO2005024933A1 (en) Semiconductor device manufacturing method
JPH11265956A (en) Cavity package
JP2004247611A (en) Semiconductor device mounted board and manufacturing method of same
US20080094815A1 (en) Electronic device and method of manufacturing the same
KR0183009B1 (en) Post molded cavity package with internal dam bar for integrated circuit
JPH02209739A (en) Manufacture of semiconductor device
JPH0864759A (en) Resin sealed type power module device and manufacture thereof
KR100374683B1 (en) Air-cavity type package and method of manufacturing the same
KR100344955B1 (en) Air cavity type semiconductor package
JPH0745765A (en) Resin sealing method for semiconductor device
JP2540942B2 (en) Hybrid integrated circuit packaging method.
KR100680731B1 (en) Semi-conductor package and producing method thereof
JPS59129445A (en) Manufacture of semiconductor device
JPH01228152A (en) Manufacture of semiconductor device
JPS62183533A (en) Resin sealing of semiconductor device
JPH077100A (en) Semiconductor device
JPH06132759A (en) Manufacture of electronic parts device
JPH11214589A (en) Semiconductor device