KR100680731B1 - Semi-conductor package and producing method thereof - Google Patents

Semi-conductor package and producing method thereof Download PDF

Info

Publication number
KR100680731B1
KR100680731B1 KR1020000051724A KR20000051724A KR100680731B1 KR 100680731 B1 KR100680731 B1 KR 100680731B1 KR 1020000051724 A KR1020000051724 A KR 1020000051724A KR 20000051724 A KR20000051724 A KR 20000051724A KR 100680731 B1 KR100680731 B1 KR 100680731B1
Authority
KR
South Korea
Prior art keywords
sealing ring
solder preform
metal
metal sealing
semiconductor package
Prior art date
Application number
KR1020000051724A
Other languages
Korean (ko)
Other versions
KR20020018435A (en
Inventor
신형재
김운배
조장호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000051724A priority Critical patent/KR100680731B1/en
Publication of KR20020018435A publication Critical patent/KR20020018435A/en
Application granted granted Critical
Publication of KR100680731B1 publication Critical patent/KR100680731B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 반도체 패키지 및 제조방법에 관한 것으로, 인듐 합금 등의 저온용융의 땜납이 갖는 저융점 밀봉 특성과 에폭시 수지 등의 유기 실런트가 갖는 우수한 접착강도 특성 등의 장점을 동시에 이용하여, 우수한 밀봉성과 함께 마이크로 미러 등의 MEMS 소자의 손상을 방지할 수 있는 저가의 반도체 패키지를 제공하는 데 목적이 있다. 이러한 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 그 내부에 칩다이(chip die)를 안착시킬 수 있는 공간을 제외하고 외주부에 일정한 높이의 벽을 갖는 패키지 베이스, 패키지 베이스의 벽의 상면에 위치하는 금속 밀봉링(metal sealing ring), 상기 금속 밀봉링의 상면에 위치하는 유기 실런트(organic sealant), 상기 유기 실런트와 나란하게 상기 금속 밀봉링의 상면에 위치하는 땜납 예비성형물(solder preform) 및 그 하면 외주부에 금속층이 적층되며, 상기 금속층이 상기 유기 실런트 및 상기 땜납 예비성형물에 의해 상기 금속 밀봉링에 접착되는 윈도우 리드를 포함하여 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a manufacturing method. The present invention provides excellent sealing properties by simultaneously utilizing the advantages of low melting point sealing properties of solders of low temperature melting such as indium alloy and excellent adhesive strength properties of organic sealants such as epoxy resin. In addition, an object of the present invention is to provide a low-cost semiconductor package that can prevent damage to MEMS devices such as micromirrors. In order to achieve this object, the semiconductor package according to the present invention has a package base having a wall having a constant height at the outer periphery except for a space where a chip die can be placed therein, and is located on an upper surface of the wall of the package base. A metal sealing ring, an organic sealant located on an upper surface of the metal sealing ring, a solder preform positioned on an upper surface of the metal sealing ring in parallel with the organic sealant, and A metal layer is stacked on an outer circumferential surface of the lower surface, and the metal layer includes a window lead attached to the metal sealing ring by the organic sealant and the solder preform.

반도체 패키지, 땜납 예비성형물, 유기 실런트, MEMS 소자Semiconductor Packages, Solder Preforms, Organic Sealants, MEMS Devices

Description

반도체 패키지 및 제조방법 {Semi-conductor package and producing method thereof}Semi-conductor package and producing method

도 1은 종래의 납땜 및 용접 밀봉방식에 의한 반도체 패키지의 측단면도.1 is a side cross-sectional view of a semiconductor package by a conventional soldering and welding sealing method.

도 2는 종래의 용접 밀봉방식에 의한 반도체 패키지의 측단면도.Figure 2 is a side cross-sectional view of a semiconductor package by a conventional weld seal method.

도 3은 종래의 유기 실런트 밀봉방식에 의한 반도체 패키지의 측단면도.3 is a side cross-sectional view of a semiconductor package by a conventional organic sealant sealing method.

도 4는 본 발명의 제 1 실시예에 의한 반도체 패키지의 측단면도.4 is a side cross-sectional view of a semiconductor package according to the first embodiment of the present invention.

도 5는 본 발명의 제 2 실시예에 의한 반도체 패키지의 측단면도.5 is a side cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

도 6은 본 발명의 제 3 실시예에 의한 반도체 패키지의 측단면도.6 is a side cross-sectional view of a semiconductor package according to a third embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

41 : 패키지 베이스 42 : 칩 다이41: package base 42: chip die

43 : 금속 밀봉링 44a, 44b, 44c : 유기 실런트43: metal sealing ring 44a, 44b, 44c: organic sealant

45a, 45b, 45c : 땜납 예비성형물 46 : 금속층45a, 45b, 45c: solder preform 46: metal layer

47 : 윈도우 리드 48 : 와이어47: window lead 48: wire

본 발명은 반도체 패키지 및 제조방법에 관한 것으로, 보다 상세하게는 집적 회로(IC), 광통신용 혼성칩, MEMS(Micro electro mechanical system) 등의 미세구조물 등의 패키지의 밀봉(sealing)성을 향상한 반도체 패키지 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a manufacturing method, and more particularly, to improve sealing of packages such as microstructures such as integrated circuits (ICs), hybrid chips for optical communications, and micro electro mechanical systems (MEMS). It relates to a semiconductor package and a manufacturing method.

도 1 내지 도 3에는 종래의 반도체 패키지의 측단면도가 도시되어 있다.1 to 3 show side cross-sectional views of conventional semiconductor packages.

도 1은 납땜 및 용접 밀봉방식에 의한 반도체 패키지에 관한 것이다. 도시된 바와 같이, 본 방식에 의한 반도체 패키지는, 세라믹 혹은 금속재로 이루어지며 그 내부에 칩 다이(chip die)(12)가 안착되는 패키지(11), 패키지(11) 상면에 부착되는 금속 프레임(13), 금속 프레임(13) 위에 안착되어 빛을 투과시키며 칩을 보호하는 윈도우 리드(lid)(15), 금속 프레임(13)과 윈도우 리드(15) 사이에 위치하는 저온 용융 땜납 예비성형물(preform)(14)로 구성된다. 1 relates to a semiconductor package by soldering and welding sealing. As shown in the drawing, the semiconductor package according to the present invention is made of a ceramic or metal material and includes a package 11 having a chip die 12 mounted therein and a metal frame attached to an upper surface of the package 11 ( 13), a window lid 15 seated on the metal frame 13 to transmit light and protect the chip, and a low temperature molten solder preform positioned between the metal frame 13 and the window lead 15. 14).

이와 같이 구성된 반도체 패키지의 밀봉 방법은 다음과 같다. 먼저, 윈도우 리드(15)와 금속 프레임(13) 사이에 땜납 예비성형물(14)을 위치시킨 후 이들을 적정한 힘으로 가압, 가열하여 납땜을 한다. 그 후 이를 칩 다이(12)가 안착된 패키지(11) 상부에 정렬하여 고정시킨 후 원추 롤러 형상의 전극으로 금속 프레임(13)을 국부적으로 가열하여 심(seam)용접 또는 레이저 용접을 함으로써 밀봉을 완료한다.The sealing method of the semiconductor package comprised in this way is as follows. First, the solder preform 14 is placed between the window lead 15 and the metal frame 13, and then pressurized and heated with an appropriate force to solder. Thereafter, the chip die 12 is aligned and fixed on top of the package 11 on which the chip die 12 is seated. Then, the metal frame 13 is locally heated with a conical roller-shaped electrode to perform sealing by seam welding or laser welding. To complete.

도 2는 용접 밀봉방식에 의한 반도체 패키지에 관한 것이다. 도시된 바와 같이 본 방식에 의한 반도체 패키지는 칩 다이(22)가 안착되는 세라믹 혹은 금속재의 베이스(21), 베이스(21) 상면에 위치하는 금속 밀봉링(23), 그 중앙에 윈도우 리드(25)가 융착, 삽입되며 금속 밀봉링(23)과 접합하는 금속 리드 프레임(24)으로 구성된다. 윈도우 리드(25)를 고온에서 융착시키는 방법으로 금속 리드 프레임(24)에 삽입한 후, 도 1의 경우와 같이 금속 리드 프레임(24), 금속 밀봉링(23), 베이스(21)를 심용접 또는 레이저 용접함으로써 반도체 패키지의 밀봉을 완료한다.2 relates to a semiconductor package by a welding sealing method. As illustrated, the semiconductor package according to the present method includes a base 21 of ceramic or metal on which the chip die 22 is seated, a metal sealing ring 23 disposed on an upper surface of the base 21, and a window lead 25 in the center thereof. ) Is composed of a metal lead frame 24 which is fused, inserted and joined with the metal sealing ring 23. After the window lead 25 is inserted into the metal lead frame 24 by welding at a high temperature, the metal lead frame 24, the metal sealing ring 23, and the base 21 are deep welded as in the case of FIG. 1. Alternatively, the sealing of the semiconductor package is completed by laser welding.

도 3은 유기 실런트(Organic sealant) 밀봉방식에 의한 반도체 패키지에 관한 것이다. 본 방식에 의한 반도체 패키지는 칩 다이(32)가 안착되는 패키지 베이스(31), 패키지 상면을 덮는 윈도우 리드(34), 패키지 베이스(31)와 윈도우 리드(34) 사이에 위치하여 이들을 접착시키는 에폭시 등의 유기 실런트(33)로 구성된다. 세라믹 또는 금속재의 패키지 베이스(31)에 칩 다이(32)를 안착시킨 후, 유기 실런트(33)를 패키지 베이스(31)에 도포하거나 윈도우 리드(34)의 하부에 프리코팅(pre-coating)한다. 그 후 윈도우 리드(34)를 가압, 가열함으로써 유기 실런트(33)를 경화시켜 밀봉을 완료한다.3 relates to a semiconductor package by an organic sealant sealing method. The semiconductor package according to the present method is an epoxy that is positioned between the package base 31 on which the chip die 32 is seated, the window lead 34 covering the upper surface of the package, and the package base 31 and the window lead 34 to adhere thereto. It consists of organic sealants 33, such as these. After mounting the chip die 32 on the package base 31 of ceramic or metal material, the organic sealant 33 is applied to the package base 31 or pre-coated to the lower part of the window lid 34. . After that, the window seal 34 is pressed and heated to cure the organic sealant 33 to complete sealing.

그러나 이러한 종래의 밀봉방식에 의한 반도체 패키지는 다음과 같은 여러가지 문제점이 있다. 즉, 도 1의 납땜 및 용접밀봉방식은 납땜시 금속 프레임(13)에 금(Au) 도금 등을 하여야 하며 밀봉 표면의 평편도가 엄격히 요구되어 고비용 및 공정시간이 길어지는 문제점이 있다. 도 2의 용접 밀봉방식도 밀봉성은 가장 우수하나, 심용접 장비가 고가이며, 세라믹 패키지의 경우 용접에 의한 열변형을 방지하기 위해 코바르(Kovar) 등의 두꺼운 금속 밀봉링(23)의 설치가 필요하는 등 제작비용이 상승하고 공정시간이 길어지는 등의 문제점이 있다. However, the semiconductor package according to the conventional sealing method has various problems as follows. That is, the soldering and welding sealing method of Figure 1 has to be gold (Au) plating on the metal frame 13 when soldering, there is a problem that the flatness of the sealing surface is strictly required, the high cost and long process time. The welding sealing method of FIG. 2 also has the best sealing property, but the core welding equipment is expensive, and in the case of the ceramic package, installation of a thick metal sealing ring 23 such as Kovar to prevent thermal deformation by welding There is a problem that the production cost is increased and the process time is long as necessary.

한편, 도 3의 유기 실런트 밀봉방식은 저비용으로 반도체 패키지를 생산하는 것이 가능하지만, 외부로부터 수분이 침투하는 등의 문제점이 있으며, 고온의 밀봉 온도에 의해 에폭시 등의 실런트(33)에서 가스가 방출되어 내부 소자의 동작에 악영향을 줄 수 있다. 특히 마이크로 미러(micromirror) 등의 MEMS 소자에서는 외부로부터의 수분침투로 인한 모세관 현상에 의하여 점착현상이 발생하게 되며, 이를 방지하기 위해 MEMS 소자에는 소수성 유기박막 등을 코팅하여 점착방지막을 형성시키는 것이 일반적이다. 그런데 이러한 점착방지막이 밀봉시 발생하는 가스방출에 의하여 특성이 변함으로써 기능 손실의 가능성이 있으며, 높은 밀봉온도에 의해 손상되기 쉬운 문제점이 있다.On the other hand, the organic sealant sealing method of FIG. 3 is capable of producing a semiconductor package at low cost, but has a problem such as moisture penetrating from the outside, and gas is released from the sealant 33 such as epoxy by a high temperature sealing temperature. This may adversely affect the operation of the internal device. In particular, in MEMS devices such as micromirrors, adhesion phenomenon occurs due to capillary phenomenon caused by moisture penetration from the outside. In order to prevent this, it is common to form an anti-sticking film by coating a hydrophobic organic thin film on the MEMS device. to be. By the way, there is a possibility of a loss of function by changing the characteristics due to the gas discharge generated during the sealing of the anti-sticking film, there is a problem that is easy to be damaged by a high sealing temperature.

본 발명은 상기와 같은 종래의 밀봉방식에 의한 반도체 패키지의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 인듐 합금 등의 저온용융의 땜납이 갖는 저융점 밀봉 특성과 에폭시 수지 등의 유기 실런트가 갖는 우수한 접착강도 특성 등의 장점을 동시에 이용하여, 우수한 밀봉성과 함께 마이크로 미러 등의 MEMS 소자의 손상을 방지할 수 있는 저가의 반도체 패키지를 제공하는 데 있다.The present invention has been made to solve the problems of the semiconductor package according to the conventional sealing method as described above, the object of the present invention is the low melting point sealing properties of the low-temperature melting solder such as indium alloy and organic sealant such as epoxy resin The present invention provides an inexpensive semiconductor package which can prevent damage to MEMS devices such as micromirrors with excellent sealing properties by simultaneously utilizing advantages such as excellent adhesive strength characteristics.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 그 내부에 칩다이(chip die)를 안착시킬 수 있는 공간을 제외하고 외주부에 일정한 높이의 벽을 갖는 패키지 베이스, 패키지 베이스의 벽의 상면에 위치하는 금속 밀봉링(metal sealing ring), 상기 금속 밀봉링의 상면에 위치하는 유기 실런트(organic sealant), 상기 유기 실런트와 나란하게 상기 금속 밀봉링의 상면 에 위치하는 땜납 예비성형물(solder preform) 및 그 하면 외주부에 금속층이 적층되며, 상기 금속층이 상기 유기 실런트 및 상기 땜납 예비성형물에 의해 상기 금속 밀봉링에 접착되는 윈도우 리드를 포함하여 구성된다.In order to achieve the above object, the semiconductor package according to the present invention includes a package base having a wall having a constant height at an outer circumference thereof, except for a space in which a chip die may be placed therein, and an upper surface of the wall of the package base. A metal sealing ring positioned at an upper portion of the metal seal ring, an organic sealant positioned at an upper surface of the metal sealing ring, and a solder preform positioned at an upper surface of the metal sealing ring in parallel with the organic sealant And a window lead in which a metal layer is laminated on an outer circumferential portion thereof, and the metal layer is adhered to the metal sealing ring by the organic sealant and the solder preform.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제 1 실시예에 따른 반도체 패키지의 측단면도이다. 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 반도체 패키지는 그 내부에 칩다이(42)를 안착시킬 수 있는 공간을 제외하고 외주부에 일정한 높이의 벽을 갖는 패키지 베이스(41), 패키지 베이스(41)의 벽의 상면에 위치하는 금속 밀봉링(43), 금속 밀봉링(43)의 상면에 나란하게 위치하는 유기 실런트(44a) 및 땜납 예비성형물(45a), 그 하면 외주부에 금속층(46)이 적층되며, 금속층(46)이 유기 실런트(44a) 및 땜납 예비성형물(45a)에 의해 금속 밀봉링(43)에 접착되는 윈도우 리드(47)를 포함하여 구성된다.4 is a side cross-sectional view of a semiconductor package according to a first embodiment of the present invention. As shown, the semiconductor package according to the first embodiment of the present invention is a package base 41, a package base having a wall of a constant height on the outer circumference except for a space for mounting the chip die 42 therein The metal seal ring 43 located on the top surface of the wall of the 41, the organic sealant 44a and the solder preform 45a located side by side on the top surface of the metal seal ring 43, and the metal layer 46 on the outer periphery thereof. ) Is laminated, and the metal layer 46 includes a window lead 47 adhered to the metal sealing ring 43 by the organic sealant 44a and the solder preform 45a.

여기서, 패키지 베이스(41)는 금속 또는 세라믹을 재료로 하여 성형하며, 저온의 밀봉이 가능할 수 있도록 땜납 예비성형물(45a)로는 인듐 합금(In, In-Ag, In-Sn, In-Pb 등) 등으로 된 것을 사용하며, 유기 실런트(44a)로는 에폭시 수지 등으로 된 것을 사용한다.Here, the package base 41 is formed of a metal or ceramic material, and the solder preform 45a is an indium alloy (In, In-Ag, In-Sn, In-Pb, etc.) to enable low temperature sealing. Etc. are used, and the organic sealant 44a is made of epoxy resin or the like.

윈도우 리드(47)는 마이크로 미러 등의 광학 MEMS 소자에서는 광원으로 부터의 빛의 입사 및 출사가 가능하여야 하므로, 유리로 된 것을 사용한다. 그 하면 외주부의 금속층(46)은 땜납 예비성형물(45a)의 용융을 위해, 예를 들어 점착층으로 서 크롬(Cr), 확산방지층으로서 니켈(Ni), 산화방지용으로서 금(Au) 등이 순차적으로 적층되며, 그 이외에 Cr-Ar, Cr-Cu-Ni-Au 등으로 적층하는 것도 가능하며, 크롬 대신 티타늄(Ti)을 사용하는 것도 가능하다. 윈도우 리드(47)에 금속층(46)을 적층하는 방법은 미국특허 제5,550,398호에 개시되어 있다.The window lead 47 is made of glass because an optical MEMS element such as a micro mirror should be able to enter and exit light from a light source. In order to melt the solder preform 45a, for example, the metal layer 46 of the outer circumferential portion is sequentially made of chromium (Cr) as an adhesive layer, nickel (Ni) as a diffusion barrier layer, and gold (Au) as an antioxidant. In addition, it is possible to laminate in addition to Cr-Ar, Cr-Cu-Ni-Au, etc., it is also possible to use titanium (Ti) instead of chromium. A method of laminating the metal layer 46 on the window lead 47 is disclosed in US Pat. No. 5,550,398.

상기와 같은 구성의 반도체 패키지를 제조하는 방법은 다음과 같다. 먼저, 패키지 베이스(41)에 칩다이(42)를 부작한 후 전기적 결합을 위하여 와이어(48) 본딩을 한 후 패키지 베이스(41)의 외주부에 형성된 벽의 상면에 금속 밀봉링(43)을 부착한다. 여기서 금속 밀봉링(43)은 패키지 베이스(41)의 제조과정에서 예를들어 텅스텐(W)-니켈(Ni)-금(Au) 등으로 도금할 수도 있고, 별도의 코바르(Kovar) 합금을 사용할 수도 있다.A method of manufacturing a semiconductor package having the above configuration is as follows. First, the chip die 42 is trivialized on the package base 41 and the wire 48 is bonded for electrical coupling, and then the metal sealing ring 43 is attached to the upper surface of the wall formed on the outer circumference of the package base 41. do. Here, the metal sealing ring 43 may be plated with, for example, tungsten (W) -nickel (Ni) -gold (Au) or the like in the manufacturing process of the package base 41, or may be formed of a separate Kovar alloy. Can also be used.

금속 밀봉링(43)의 상면 내측에는 저융점의 땜납 예비성형물(45a)을, 그 외측에는 유기 실런트(44a)를 배치한다. 이렇게 함으로써, 밀봉시 밀봉온도에 의하여 유기 실런트(44a)에서 발생되는 가스 생성물 등의 반도체 패키지 내부로의 유입이 땜납 예비성형물(45a)에 의해 차단되며, 땜납 예비성형물(45a)의 외부로의 오버 플로우(overflow)는 유기 실런트(44a)에 의해 차단될 수 있다. 한편, 이와 같이 예비성형물의 형태로 땜납이나 실런트를 배치하는 방법외에, 인듐 합금을 윈도우 리드(47)의 금속층(46)에 직접 도금을 하거나, 에폭시 수지 등을 패키지 베이스(41)의 금속 밀봉링(43) 상면에 미리 예비성형물 혹은 접착제의 형태로 프리코팅(pre-coating)하는 것도 가능하다.A low melting solder preform 45a is disposed inside the upper surface of the metal sealing ring 43 and an organic sealant 44a is disposed outside the metal seal ring 43. By doing so, inflow into the semiconductor package, such as a gas product, generated in the organic sealant 44a by the sealing temperature at the time of sealing, is blocked by the solder preform 45a, and over the outside of the solder preform 45a. Overflow may be blocked by the organic sealant 44a. On the other hand, in addition to the method of arranging solder or sealant in the form of a preform, the indium alloy is directly plated on the metal layer 46 of the window lid 47, or the epoxy resin or the like is sealed on the metal of the package base 41. (43) It is also possible to pre-coate the upper surface in the form of a preform or an adhesive in advance.

다음으로, 질소 혹은 진공상태와 같은 분위기 조절이 가능한 챔버 오븐(chamber oven) 또는 글로브 박스(glove box) 내에서, 윈도우 리드(47)를 땜납 예비성형물(45a)및 유기 실런트(44a)와 금속층(46)이 서로 접하도록 패키지 베이스(41) 위에 정렬하여 위치시킨 후, 윈도우 리드(47)를 가압하여 이들 부품들이 밀착되도록 한다.Next, the window lid 47 is solder preform 45a and the organic sealant 44a and the metal layer in a chamber oven or a glove box which can be controlled in an atmosphere such as nitrogen or vacuum. After the 46 is aligned and positioned on the package base 41 so as to be in contact with each other, the window lid 47 is pressed to bring these parts into close contact.

마지막으로, 유기 실런트(44a)의 경화와 땜납 예비성형물(45a)의 용융을 위해 챔버 오븐 또는 글로브 박스 등에 설치된 오븐 또는 가열판(hot plate) 등을 이용하여 이들을 적정 온도로 가열한다. 이때 땜납 예비성형물(45a)의 용융온도와 유기 실런트(44a)의 경화온도는 서로 비슷하거나 땜납 예비성형물(45a)의 용융온도가 약간 높은 것이 바람직하다. 이후 냉각하여 유기 실런트(44a)가 경화되고 땜납 예비성형물(45b)이 응고됨으로써 반도체 패키지의 제조가 완료된다.Finally, for curing the organic sealant 44a and melting of the solder preform 45a, they are heated to an appropriate temperature using an oven or a hot plate installed in a chamber oven or a glove box. In this case, the melting temperature of the solder preform 45a and the curing temperature of the organic sealant 44a may be similar to each other, or the melting temperature of the solder preform 45a may be slightly higher. After cooling, the organic sealant 44a is cured and the solder preform 45b is solidified to complete the manufacture of the semiconductor package.

도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지의 측단면도이다. 도시된 바와 같이, 제 2 실시예에 따른 반도체 패키지는 상기한 제 1 실시예와 대부분의 구성은 동일하며, 다만 땜납 예비성형물(45b)과 유기 실런트(44b)의 위치에 차이가 있을 뿐이다. 즉 제 1 실시예에서와는 반대로 금속 밀봉링(43)의 상면 내측에는 유기 실런트(44b)를, 그 외측에는 저융점의 땜납 예비성형물(45b)을 배치한다. 이와 같이 함으로써, 제 1 실시예에서와는 반대로 땜납 예비성형물(45b)이 밀봉시 반도체 패키지 내부로 오버 플로우되는 것을 방지할 수 있게 된다.5 is a side cross-sectional view of a semiconductor package according to a second embodiment of the present invention. As shown, the semiconductor package according to the second embodiment has the same configuration as most of the above-described first embodiment, except that the positions of the solder preform 45b and the organic sealant 44b are different. That is, contrary to the first embodiment, the organic sealant 44b is disposed inside the upper surface of the metal sealing ring 43, and the solder preform 45b having the low melting point is disposed outside thereof. By doing this, it is possible to prevent the solder preform 45b from overflowing into the semiconductor package during sealing as opposed to in the first embodiment.

도 6은 본 발명의 제 3 실시예에 따른 반도체 패키지의 측단면도이다. 도시된 바와 같이 제 3 실시예에 따른 반도체 패키지도 제 1 실시예의 경우와 대부분의 구성은 동일하나, 금속 밀봉링(43)과 윈도우 리드(47) 사이에는 땜납 예비성형물(45c)만이 배치되는 점에서 차이가 있다. 유기 실런트(44c)는 윈도우 리드(47), 금속 밀봉링(43), 땜납 예비성형물(45c)의 각각의 외주면과 패키지 베이스(41)의 벽의 상면을 밀봉하는 형태로 배치된다.6 is a side cross-sectional view of a semiconductor package according to a third embodiment of the present invention. As shown, the semiconductor package according to the third embodiment has the same configuration as that of the first embodiment, but only the solder preform 45c is disposed between the metal sealing ring 43 and the window lead 47. There is a difference. The organic sealant 44c is arranged to seal the outer circumferential surface of each of the window lead 47, the metal sealing ring 43, and the solder preform 45c and the upper surface of the wall of the package base 41.

제 3 실시예에 의한 반도체 패키지의 제조방법은 패키지 베이스(42)에 칩다이(42)를 부착하고, 윈도우 리드(47)의 하면 외주부에 금속층(46)을 적층하는 과정과, 금속 밀봉링(43)의 상면에 땜납 예비성형물(45c)을 위치시킨 후 그 위에 윈도우 리드(47)를 위치시키는 과정 등은 제 1 실시예에서의 과정과 동일하다. 다만, 금속 밀봉링(43)과 윈도우 리드(47)의 금속층(46)이 접합되도록 리플로 솔더링(reflow soldering)을 하는 동시에 또는 그 후에 윈도우 리드(47), 금속 밀봉링(43), 땜납 예비성형물(45c)의 각각의 외주면과 패키지 베이스(41)의 벽의 상면에 유기 실런트(44c)를 접착, 경화하여 이들을 밀봉하는 것으로 반도체 패키지의 제작을 완료하는 점에 차이가 있다.The method of manufacturing a semiconductor package according to the third embodiment includes attaching the chip die 42 to the package base 42, laminating the metal layer 46 to the outer periphery of the lower surface of the window lid 47, and the metal sealing ring ( Positioning the solder preform 45c on the upper surface of 43) and positioning the window lead 47 thereon are the same as those in the first embodiment. However, at the same time or after the reflow soldering so that the metal sealing ring 43 and the metal layer 46 of the window lead 47 are bonded, the window lead 47, the metal sealing ring 43, and the solder preliminary The organic sealant 44c is adhered to the outer circumferential surface of each of the moldings 45c and the upper surface of the wall of the package base 41 to cure and seal the organic sealant 44c.

본 발명에 의한 반도체 패키지에 의하면 인듐 합금 등의 저융점을 갖는 땜납 예비성형물과 에폭시 등의 유기 실런트를 함께 사용함으로써, 땜납 밀봉방식이 갖는 고비용, 공정의 복잡화 등의 단점을 극복하고, 유기 실런트 밀봉방식이 갖는 수분침투와 가스 생성물의 분출로 인한 MENS 소자의 소손을 방지할 수 있다.According to the semiconductor package according to the present invention, by using a solder preform having a low melting point such as an indium alloy and an organic sealant such as epoxy, the disadvantages of high cost and complexity of the solder sealing method are overcome, and the organic sealant is sealed. It is possible to prevent burnout of the MENS element due to moisture penetration and gas product ejection.

한편, 저융점의 땜납 예비성형물을 사용할 경우 전단력 및 인장력 등의 접착강도가 약하다(100In의 경우 인장력은 273psi, 97In-3Ag의 경우 800psi 정도이다)는 단점이 있으나, 이를 에폭시 등의 유기 실런트(전단력의 경우 5500psi)로 보완 할 수 있다. 즉, 본 발명에 의하면 인듐 합금 등의 저온용융의 땜납이 갖는 저융점 밀봉 특성과 에폭시 수지 등의 실런트가 갖는 우수한 접착강도 특성 등의 장점을 동시에 이용하여, 반도체 패키지의 우수한 밀봉성을 확보함과 함께 MEMS 소자의 손상을 방지할 수 있으며, 제조 공정을 단순화함으로써 반도체 패키지의 제조비용을 절감할 수 있다.On the other hand, when the low melting point solder preforms are used, the adhesive strengths such as shear force and tensile strength are weak (tension is 273 psi for 100 In, and 800 psi for 97 In-3Ag). In the case of 5500psi). That is, according to the present invention, excellent sealing properties of the semiconductor package can be ensured by simultaneously utilizing the advantages of low melting point sealing properties of low-temperature melting solders such as indium alloys and excellent adhesive strength properties of sealants such as epoxy resins. In addition, damage to the MEMS device can be prevented, and the manufacturing cost of the semiconductor package can be reduced by simplifying the manufacturing process.

이상에서는 본 발명의 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능할 것이다.In the above, certain preferred embodiments of the present invention have been illustrated and described. However, the present invention is not limited to the above-described embodiments, and various modifications can be made by those skilled in the art without departing from the gist of the present invention as claimed in the claims. will be.

Claims (7)

삭제delete 삭제delete 삭제delete 그 내부에 칩다이를 안착시킬 수 있는 공간을 제외하고 외주부에 일정한 높이의 벽을 갖는 패키지 베이스;A package base having a wall having a constant height at an outer circumference thereof except for a space in which a chip die may be mounted therein; 상기 패키지 베이스의 벽의 상면에 위치하는 금속 밀봉링;A metal sealing ring located on an upper surface of the wall of the package base; 상기 금속 밀봉링의 상면에 위치하는 땜납 예비성형물;A solder preform positioned on an upper surface of the metal sealing ring; 그 하면 외주부에 금속층이 적층되며, 상기 금속층이 상기 땜납 예비성형물에 의해 상기 금속 밀봉링에 접착되는 윈도우 리드를 가지며, 상기 윈도우 리드, 상기 금속 밀봉링, 상기 땜납 예비성형물의 각각의 외주면과 상기 패키지 베이스의 벽의 상면을 유기 실런트로 밀봉하여 형성되는 것을 특징으로 하는 반도체 패키지.A metal layer is then laminated to the outer circumferential portion, the metal layer having a window lead bonded to the metal sealing ring by the solder preform, the outer circumferential surface of each of the window lead, the metal sealing ring and the solder preform and the package. A semiconductor package formed by sealing an upper surface of a wall of a base with an organic sealant. 제 4 항에 있어서 상기 땜납 예비성형물은 인듐 합금 등의 저융점 땜납 예비성형물인 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 4, wherein the solder preform is a low melting solder preform such as an indium alloy. 패키지 베이스에 칩다이를 부착하는 단계;Attaching the chip die to the package base; 상기 패키지 베이스의 외주부에 형성된 벽의 상면에 금속 밀봉링을 부착시키는 단계;Attaching a metal sealing ring to an upper surface of a wall formed on an outer circumference of the package base; 상기 금속 밀봉링의 상면에 유기 실런트와 땜납 예비성형물을 나란하게 위치시키는 단계;Placing an organic sealant and a solder preform side by side on an upper surface of the metal sealing ring; 윈도우 리드의 하면 외주부에 금속층을 적층하는 단계;Stacking a metal layer on an outer circumference of a lower surface of the window lead; 상기 금속층이 상기 유기 실런트 및 상기 땜납 예비성형물에 접촉되도록 상기 윈도우 리드를 위치시키는 단계;Positioning the window lead such that the metal layer contacts the organic sealant and the solder preform; 상기 윈도우 리드를 가압하여 상기 부품들을 밀착시키는 단계; 및Pressing the window lead to bring the parts into close contact; And 상기 유기 실런트의 경화와 상기 땜납 예비성형물의 용융 및 응고를 위해 이들을 적정 온도로 가열한 후 냉각하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.And heating and cooling them to an appropriate temperature for curing the organic sealant and melting and solidifying the solder preform. 패키지 베이스에 칩다이를 부착하는 단계;Attaching the chip die to the package base; 상기 패키지 베이스의 외주부에 형성된 벽의 상면에 금속 밀봉링을 부착시키는 단계;Attaching a metal sealing ring to an upper surface of a wall formed on an outer circumference of the package base; 상기 금속 밀봉링의 상면에 땜납 예비성형물을 위치시키는 단계;Placing a solder preform on an upper surface of the metal sealing ring; 윈도우 리드의 하면 외주부에 금속층을 적층하는 단계;Stacking a metal layer on an outer circumference of a lower surface of the window lead; 상기 금속층이 상기 땜납 예비성형물에 접촉되도록 상기 윈도우 리드를 위치 시키는 단계;Positioning the window lead such that the metal layer is in contact with the solder preform; 상기 금속 밀봉링과 상기 윈도우 리드의 금속층이 접합되도록 리플로 솔더링(reflow soldering)을 하는 단계; 및Reflow soldering to bond the metal sealing ring and the metal layer of the window lead to each other; And 상기 리플로 솔더링 단계와 동시에 또는 그 후 상기 윈도우 리드, 상기 금속 밀봉링, 상기 땜납 예비성형물의 각각의 외주면과 상기 패키지 베이스의 벽의 상면을 유기 실런트로 밀봉하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.Sealing an outer circumferential surface of each of the window lead, the metal sealing ring, the solder preform and an upper surface of the wall of the package base with an organic sealant simultaneously with or after the reflow soldering step. Package manufacturing method.
KR1020000051724A 2000-09-01 2000-09-01 Semi-conductor package and producing method thereof KR100680731B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051724A KR100680731B1 (en) 2000-09-01 2000-09-01 Semi-conductor package and producing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051724A KR100680731B1 (en) 2000-09-01 2000-09-01 Semi-conductor package and producing method thereof

Publications (2)

Publication Number Publication Date
KR20020018435A KR20020018435A (en) 2002-03-08
KR100680731B1 true KR100680731B1 (en) 2007-02-09

Family

ID=19686907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051724A KR100680731B1 (en) 2000-09-01 2000-09-01 Semi-conductor package and producing method thereof

Country Status (1)

Country Link
KR (1) KR100680731B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083912A (en) * 2002-04-23 2003-11-01 전자부품연구원 The batch fabrication method of MEMS hermetic cavity structure
KR101046390B1 (en) * 2009-06-29 2011-07-05 주식회사 하이닉스반도체 Semiconductor package and manufacturing method thereof
KR102274202B1 (en) * 2019-05-27 2021-07-07 주식회사 아이디피 Wafer level packaging method with solderball for MEMS device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459439A2 (en) * 1990-05-31 1991-12-04 Fujitsu Limited Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing
JPH07221253A (en) * 1994-01-28 1995-08-18 Sumitomo Electric Ind Ltd Semiconductor device lead frame
JPH09172103A (en) * 1995-12-21 1997-06-30 Toshiba Corp Manufacturing for semiconductor device and glass epoxy substrate
KR19990023924A (en) * 1997-08-29 1999-03-25 니시무로 타이죠 Electronics and Semiconductor Packages
JPH11135560A (en) * 1997-10-27 1999-05-21 Nec Corp Resin-sealed ball grid array ic package and manufacture thereof
KR100459439B1 (en) * 2002-10-18 2004-12-03 엘지전자 주식회사 Apparatus and method for integrated web browsing service

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459439A2 (en) * 1990-05-31 1991-12-04 Fujitsu Limited Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing
JPH07221253A (en) * 1994-01-28 1995-08-18 Sumitomo Electric Ind Ltd Semiconductor device lead frame
JPH09172103A (en) * 1995-12-21 1997-06-30 Toshiba Corp Manufacturing for semiconductor device and glass epoxy substrate
KR19990023924A (en) * 1997-08-29 1999-03-25 니시무로 타이죠 Electronics and Semiconductor Packages
JPH11135560A (en) * 1997-10-27 1999-05-21 Nec Corp Resin-sealed ball grid array ic package and manufacture thereof
KR100459439B1 (en) * 2002-10-18 2004-12-03 엘지전자 주식회사 Apparatus and method for integrated web browsing service

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
0459439
09172103

Also Published As

Publication number Publication date
KR20020018435A (en) 2002-03-08

Similar Documents

Publication Publication Date Title
KR100442830B1 (en) Low temperature hermetic sealing method having a passivation layer
US6661084B1 (en) Single level microelectronic device package with an integral window
US6674159B1 (en) Bi-level microelectronic device package with an integral window
US6809412B1 (en) Packaging of MEMS devices using a thermoplastic
JPH08274204A (en) Hermetic seal system and hermetic seal method for device
JP2007516602A (en) Manufacturing structure and method of a capped tip containing a flowable conductive medium
KR19980070074A (en) Manufacturing Method of Semiconductor Device
US9327457B2 (en) Electronic device and method for manufacturing electronic device
US20070262440A1 (en) Sealing structure and method of manufacturing the sealing structure
CN103224218A (en) Encapsulation method of MEMS device
KR100680731B1 (en) Semi-conductor package and producing method thereof
US7859070B2 (en) Airtight apparatus having a lid with an optical window for passage of optical signals
JP2013171907A (en) Electronic device encapsulation method and electronic device
JP2002373914A (en) Electronic component connection structure
JP2011054889A (en) Resin sealing semiconductor device, and method of manufacturing the same
JPH11307659A (en) Electronic component and manufacture thereof
WO2010031987A2 (en) Encapsulation method
US20160366774A1 (en) Electronic component and method for manufacturing electronic module
US20050269710A1 (en) Semiconductor package and packaging method using flip-chip bonding technology
US8058106B2 (en) MEMS device package with vacuum cavity by two-step solder reflow method
JP4693684B2 (en) Semiconductor submodule
JP2005165200A (en) Optical device and its manufacturing method
JP2003133452A (en) Manufacturing method of electronic equipment
GB2387562A (en) Method of attaching componenets and component structure
JP3186318B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee