JPH09172103A - Manufacturing for semiconductor device and glass epoxy substrate - Google Patents
Manufacturing for semiconductor device and glass epoxy substrateInfo
- Publication number
- JPH09172103A JPH09172103A JP33287595A JP33287595A JPH09172103A JP H09172103 A JPH09172103 A JP H09172103A JP 33287595 A JP33287595 A JP 33287595A JP 33287595 A JP33287595 A JP 33287595A JP H09172103 A JPH09172103 A JP H09172103A
- Authority
- JP
- Japan
- Prior art keywords
- glass epoxy
- epoxy substrate
- semiconductor device
- chip
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置のうち
特にガラスエポキシ基板をベースとする半導体装置及び
その半導体装置を実装したガラスエポキシ基板の製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, particularly a semiconductor device based on a glass epoxy substrate, and a method for manufacturing a glass epoxy substrate on which the semiconductor device is mounted.
【0002】[0002]
【従来の技術】従来のガラスエポキシ基板をベースとす
るプラスチックBGA(Ball GridArray )、プラスチ
ックLCC(Leadless Chip Carrier )等の半導体パ
ッケージをもつ半導体装置について、図4に示す半導体
装置を例にして説明する。2. Description of the Related Art A semiconductor device having a semiconductor package such as a plastic BGA (Ball Grid Array) and a plastic LCC (Leadless Chip Carrier) based on a conventional glass epoxy substrate will be described by taking the semiconductor device shown in FIG. 4 as an example. .
【0003】半導体装置の組立て工程は、ペースト状の
接着剤(マウントペースト25)を使用してガラスエポ
キシ基板21とICチップ22を接着し、ボンディング
ワイヤー23でガラスエポキシ基板21の電極とICチ
ップ22の電極を電気的に接続するという手順で行われ
る。その後、このICチップ22とボンディングワイヤ
23をモールド樹脂24で封止することによってパッケ
ージングされる。その後、ペースト状のハンダ26を塗
布したマザーボード27の上に、このパッケージングさ
れた半導体装置をのせてリフロー炉に通して加熱し、ハ
ンダ付けを行って、ガラスエポキシ基板21とマザーボ
ード27を電気的に接続する。In the process of assembling a semiconductor device, the glass epoxy substrate 21 and the IC chip 22 are bonded using a paste-like adhesive (mount paste 25), and the electrodes of the glass epoxy substrate 21 and the IC chip 22 are bonded by the bonding wires 23. The electrodes are electrically connected. After that, the IC chip 22 and the bonding wire 23 are sealed by a molding resin 24 for packaging. Then, the packaged semiconductor device is placed on the mother board 27 coated with the paste-like solder 26, heated through a reflow furnace, and soldered to electrically connect the glass epoxy substrate 21 and the mother board 27. Connect to.
【0004】[0004]
【発明が解決しようとする課題】プラスチックパッケー
ジで問題とされているのは、パッケージクラック28で
ある。このパッケージクラック28は、ガラスエポキシ
基板21が大気中の水分を吸湿している状態でリフロー
した場合、その熱でガラスエポキシ基板21の水蒸気圧
が急激に増大し、ガラスエポキシ基板21が水蒸気によ
る内圧に耐えきれなくなり膨張して割れるものである。
ガラスエポキシ基板21は、モールドレジンと比較する
と吸水率が高く、大気中に放置するだけでパッケージク
ラック28を引き起こすのに必要なだけの水分を吸湿し
てしまうので、パッケージクラック28が起こりやすい
という問題があった。A problem in the plastic package is a package crack 28. When the glass epoxy substrate 21 is reflowed while absorbing moisture in the atmosphere, the package crack 28 rapidly increases the water vapor pressure of the glass epoxy substrate 21 due to the heat, and the glass epoxy substrate 21 has an internal pressure caused by the water vapor. It can no longer stand and expands and cracks.
The glass epoxy substrate 21 has a higher water absorption rate as compared with the mold resin, and absorbs as much moisture as necessary to cause the package cracks 28 just by leaving it in the air, so that the package cracks 28 easily occur. was there.
【0005】また、ガラスエポキシ基板21に直接IC
チップ22を接着しているため、両者の密着性が低いと
リフロー時にガラスエポキシ基板21とICチップ22
の間が水蒸気圧により剥離し、その後ガラスエポキシ基
板21が膨張してクラック28が発生してしまうという
問題があった。Further, the IC is directly mounted on the glass epoxy substrate 21.
Since the chip 22 is adhered, if the adhesion between the two is low, the glass epoxy substrate 21 and the IC chip 22 are reflowed.
There was a problem that the space between them was peeled off due to the water vapor pressure, and thereafter the glass epoxy substrate 21 expanded and cracks 28 were generated.
【0006】本発明は上記のような事情を考慮し、ガラ
スエポキシ基板をベースとする半導体装置に、リフロー
時の熱衝撃によって発生するパッケージクラックを防止
することを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to prevent a package crack generated in a semiconductor device based on a glass epoxy substrate due to thermal shock during reflow.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、ICチップと、このICチッ
プの収納部に貫通穴を形成したガラスエポキシ基板と、
このガラスエポキシ基板と前記ICチップを接続する接
着剤とを具備したことを特徴とするものである。 ま
た、ガラスエポキシ基板のICチップ収納部に貫通穴を
開ける工程と、前記貫通穴を開けたガラスエポキシ基板
と前記ICチップを接着剤で接着する工程と、マザーボ
ード上にペースト状のハンダを塗布し、前記ガラスエポ
キシ基板及び前記ハンダを熱処理することにより、前記
ガラスエポキシ基板及び前記マザーボードを電気的に接
続するリフロー工程とを具備したことを特徴とする半導
体装置を実装したガラスエポキシ基板の製造方法があ
る。To achieve the above object, a semiconductor device according to the present invention comprises an IC chip, a glass epoxy substrate having a through hole formed in a housing portion of the IC chip,
This glass epoxy substrate is provided with an adhesive for connecting the IC chip. Further, a step of forming a through hole in the IC chip housing portion of the glass epoxy board, a step of adhering the glass epoxy board having the through hole and the IC chip with an adhesive, and applying paste solder on the mother board. And a reflow step of electrically connecting the glass epoxy substrate and the mother board by heat-treating the glass epoxy substrate and the solder. is there.
【0008】更に、前記リフローをする時に、前記貫通
穴から水を抜く工程を具備したことを特徴とする半導体
装置を実装したガラスエポキシ基板の製造方法がある。
更に、接着剤はフィルムタイプの接着剤を用いることが
好ましく、この接着剤の材料はシリコン変性ポリイミド
であるとよい。Further, there is a method of manufacturing a glass epoxy substrate on which a semiconductor device is mounted, including a step of draining water from the through hole at the time of performing the reflow.
Further, it is preferable to use a film type adhesive as the adhesive, and the material of this adhesive is preferably silicon-modified polyimide.
【0009】[0009]
【発明の実施の形態】以下、図面を参照して本発明の実
施例に係る半導体装置及びその半導体装置を実装したガ
ラスエポキシ基板の製造方法を説明する。図1は、本発
明の第1の実施例に係る半導体装置の断面図、図2
(a)は、本発明の第1の実施例に係る半導体装置の下
面図である。BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor device according to an embodiment of the present invention and a method of manufacturing a glass epoxy substrate on which the semiconductor device is mounted will be described below with reference to the drawings. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention, FIG.
FIG. 3A is a bottom view of the semiconductor device according to the first exemplary embodiment of the present invention.
【0010】図中の半導体装置は、SLCC(Stackabl
e Leadless Chip Carrier )型半導体パッケージで
ある。ベースとなるガラスエポキシ基板1のICチップ
2の収納部に、スルーホールの加工と同時に貫通穴8を
設ける。マウントペースト5を用いてガラスエポキシ基
板1上にICチップ2を接着し、ボンディングワイヤー
3でガラスエポキシ基板1とICチップ2を電気的に接
続する。その後、ICチップ2とボンディングワイヤー
3をポッティング樹脂4で封止してパッケージングが終
了する。その後、ペースト状のハンダ6を塗布したマザ
ーボード7の上に、このパッケージングされた半導体装
置をのせてリフロー炉に通してガラスエポキシ基板1と
ハンダ6を熱処理することにより、ガラスエポキシ基板
1とマザーボード7を電気的に接続する。The semiconductor device in the figure is an SLCC (Stackabl
e Leadless Chip Carrier) type semiconductor package. A through hole 8 is provided at the same time as the processing of the through hole in the housing portion for the IC chip 2 of the glass epoxy substrate 1 serving as the base. The IC chip 2 is bonded onto the glass epoxy substrate 1 using the mount paste 5, and the glass epoxy substrate 1 and the IC chip 2 are electrically connected by the bonding wire 3. After that, the IC chip 2 and the bonding wire 3 are sealed with the potting resin 4 to complete the packaging. Then, the packaged semiconductor device is placed on the mother board 7 to which the paste-like solder 6 is applied, and the glass epoxy board 1 and the solder 6 are heat-treated by passing through a reflow furnace to heat the glass epoxy board 1 and the mother board 6. 7 is electrically connected.
【0011】このSLCC型半導体装置に関して、貫通
穴無しの半導体装置20個と、図2(a)に示されてい
るような直径0.3mmの貫通穴が5個ある半導体装置
10個を用いて、温度:30℃、湿度:60%/RHの
条件に設定したオーブンに168時間いれた後、ピーク
温度:240℃のリフローを4回繰り返して、耐リフロ
ー性の評価をおこなった。Regarding this SLCC type semiconductor device, 20 semiconductor devices without through holes and 10 semiconductor devices with 5 through holes each having a diameter of 0.3 mm as shown in FIG. 2A were used. After being placed in an oven set to conditions of temperature: 30 ° C., humidity: 60% / RH for 168 hours, reflow at peak temperature: 240 ° C. was repeated 4 times to evaluate reflow resistance.
【0012】その結果、貫通穴無しの基板には基板クラ
ックが見られたが、図2(a)の直径0.3mmの貫通
穴が5個ある基板にはクラックは発生せず、基板の膨れ
も発生しなかった。As a result, substrate cracks were found in the substrate without through holes, but cracks did not occur in the substrate having 5 through holes with a diameter of 0.3 mm in FIG. Also did not occur.
【0013】また、本発明の第1の実施例に係る半導体
装置の変形例として、図2(b)に示されている直径
0.3mmの貫通穴が1個ある半導体装置を用いること
もできる。耐リフロー性の評価をおこなうと、貫通穴無
しの基板の場合に比べて基板クラックは発生しにくかっ
た。As a modification of the semiconductor device according to the first embodiment of the present invention, a semiconductor device having one through hole having a diameter of 0.3 mm shown in FIG. 2B can be used. . When the reflow resistance was evaluated, substrate cracking was less likely to occur than in the case of a substrate without through holes.
【0014】次に、図3を参照して本発明の第2の実施
例に係る半導体装置及びその半導体装置の使用例を説明
する。図3は、本発明の第2の実施例に係る半導体装置
の断面図である。Next, a semiconductor device according to a second embodiment of the present invention and an example of use of the semiconductor device will be described with reference to FIG. FIG. 3 is a sectional view of a semiconductor device according to the second embodiment of the present invention.
【0015】図中の半導体装置は、QFN(Quad Flat
Non-leaded package )型半導体パッケージである。
ベースとなるガラスエポキシ基板11のICチップ12
の接着部に、スルーホールの加工と同時に貫通穴18を
設ける。マウントペースト15を用いてガラスエポキシ
基板11上にICチップ12を接着し、ボンディングワ
イヤー13でガラスエポキシ基板11とICチップ12
を電気的に接続する。その後、ICチップ12とボンデ
ィングワイヤー13をモールド樹脂14で封止してパッ
ケージングが終了する。その後、ペースト状のハンダ1
6を塗布したマザーボード17の上に、このパッケージ
ングされた半導体装置をのせてリフロー炉に通してガラ
スエポキシ基板11とハンダ16を熱処理することによ
り、ガラスエポキシ基板11とマザーボード17を電気
的に接続する。The semiconductor device in the figure is a QFN (Quad Flat).
Non-leaded package) type semiconductor package.
IC chip 12 of glass epoxy substrate 11 as a base
The through hole 18 is provided at the same time as the processing of the through hole at the bonding portion of. The IC chip 12 is bonded onto the glass epoxy substrate 11 by using the mount paste 15, and the glass epoxy substrate 11 and the IC chip 12 are bonded by the bonding wire 13.
Are electrically connected. After that, the IC chip 12 and the bonding wire 13 are sealed with the mold resin 14, and the packaging is completed. After that, paste 1 solder
The packaged semiconductor device is placed on the mother board 17 coated with 6 and passed through a reflow furnace to heat the glass epoxy board 11 and the solder 16 to electrically connect the glass epoxy board 11 and the mother board 17. To do.
【0016】第1の実施例の場合と同様に、(A)貫通
穴無し、(B)直径0.3mmの貫通穴1個、(C)直
径0.3mmの貫通穴5個の3種類の半導体装置につい
て温度:30℃、湿度:60%/RHの条件下で前処理
した後、リフローを2回繰り返して耐リフロー性の評価
をおこなうと、前処理の時間の違いによるクラックの発
生状況は以下の表1のようになる。Similar to the case of the first embodiment, there are three kinds of (A) no through hole, (B) one through hole having a diameter of 0.3 mm, and (C) five through holes having a diameter of 0.3 mm. When the semiconductor device was pretreated under the conditions of temperature: 30 ° C. and humidity: 60% / RH and reflow resistance was evaluated twice by repeating reflowing, the occurrence of cracks due to the difference in pretreatment time was confirmed. It is as shown in Table 1 below.
【0017】[0017]
【表1】 [Table 1]
【0018】この結果をみると、貫通穴が1個の場合に
は前処理時間:120時間を経過するまでは基板クラッ
クが発生せず、貫通穴を5個にした場合には前処理を2
88時間おこなっても基板クラックが発生しないことが
わかる。From these results, when the number of through-holes is one, the pre-treatment time: 120 hours before the substrate crack does not occur, and when the number of through-holes is five, the pre-treatment is 2 times.
It can be seen that the substrate does not crack even after 88 hours.
【0019】なお、貫通穴の数及び大きさは上記第1及
び第2の実施例に限定されず、基板としての強度を保て
る範囲で数を増やしあるいは直径を大きくして、より高
い効果を得ることも可能である。The number and size of the through-holes are not limited to those in the first and second embodiments, and the larger effect can be obtained by increasing the number or the diameter as long as the strength of the substrate can be maintained. It is also possible.
【0020】また、第1及び第2の実施例を用いて、ガ
ラスエポキシ基板1,11とICチップ2,12との接
着剤として、マウントペースト5,15の代わりにフィ
ルムタイプのシリコン変性ポリイミド接着剤を例えば厚
さ30μmで用いてもよい。例えば、図1のSLCC型
半導体パッケージに用いられているガラスエポキシ基板
1と、シリコン変性ポリイミドフィルムタイプ接着剤と
の密着強度は以下の表2のとおりである。Also, using the first and second embodiments, as the adhesive between the glass epoxy substrates 1 and 11 and the IC chips 2 and 12, instead of the mount pastes 5 and 15, a film type silicon modified polyimide adhesive is used. The agent may be used, for example, with a thickness of 30 μm. For example, the adhesion strength between the glass epoxy substrate 1 used in the SLCC type semiconductor package of FIG. 1 and the silicon modified polyimide film type adhesive is as shown in Table 2 below.
【0021】[0021]
【表2】 [Table 2]
【0022】この密着強度の値は、ワイヤーボンディン
グ可能な範囲である。更に、上記のサンプルのガラスエ
ポキシ基板1の耐熱温度は286℃であり、マウントプ
ロセスはこの温度以下で行われるため、この密着強度で
あれば、半導体プロセスに十分耐え得る。このフィルム
タイプの接着剤を用いることにより、リフロー時に接着
剤が貫通穴からもれて接着剤の量が場所によってばらつ
いてしまうことが防止される。The value of this adhesion strength is within the range where wire bonding is possible. Furthermore, the glass epoxy substrate 1 of the above sample has a heat resistant temperature of 286 ° C., and since the mounting process is performed at this temperature or lower, this adhesion strength can sufficiently withstand the semiconductor process. By using this film type adhesive, it is possible to prevent the adhesive from leaking from the through hole during the reflow and the amount of the adhesive varying depending on the location.
【0023】また、フィルムタイプの接着剤をICチッ
プ2と同じ大きさかあるいはICチップ2より一回り大
きくして接着に用いれば、ガラスエポキシ基板1とIC
チップ2の間には隙間がなくなるので、マウントペース
ト5に比べてガラスエポキシ基板1とICチップ2の両
者の密着性が向上する。リフロー時には密着性が低い場
所に水分がたまりクラックが発生しやすくなるが、フィ
ルムタイプの接着剤を用いることで一定箇所へ水分が集
まるのを防止することができ、水蒸気圧によるパッケー
ジクラックに対し有効に作用する。If a film-type adhesive agent is used for bonding with the same size as the IC chip 2 or one size larger than the IC chip 2, the glass epoxy substrate 1 and the IC are bonded together.
Since there is no gap between the chips 2, the adhesion between the glass epoxy substrate 1 and the IC chip 2 is improved as compared with the mount paste 5. When reflowing, water easily accumulates in places with low adhesion and cracks easily occur, but by using a film-type adhesive, it is possible to prevent moisture from collecting in certain places, which is effective against package cracks due to water vapor pressure. Act on.
【0024】[0024]
【発明の効果】本発明によれば、ガラスエポキシ基板の
ICチップ収納部に貫通穴を開けることでにより、リフ
ロー時に、ICチップ下に水分がたまることによって起
こるパッケージクラックを防止することができる。According to the present invention, by forming a through hole in the IC chip housing portion of the glass epoxy substrate, it is possible to prevent package cracks caused by the accumulation of water under the IC chip during reflow.
【図1】 本発明の第1の実施例の半導体装置の断面図
である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
【図2】 (a)本発明の第1の実施例の半導体装置の
下面図である。 (b)本発明の第1の実施例の半導体装置の変形例の下
面図である。FIG. 2A is a bottom view of the semiconductor device according to the first embodiment of the present invention. (B) It is a bottom view of the modification of the semiconductor device of the 1st example of the present invention.
【図3】 本発明の第2の実施例の半導体装置の断面図
である。FIG. 3 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
【図4】 従来の半導体装置の断面図である。FIG. 4 is a sectional view of a conventional semiconductor device.
1,11,21…ガラスエポキシ基板、2,12,22
…ICチップ、3,13,23…ボンディングワイヤ
ー、4…ポッティング樹脂、5,15.25…マウント
ペースト、6,16,26…ハンダ、7,17,27…
マザーボード、8,18…貫通穴、9,19,29…パ
ターン、14,24…モールド樹脂、28…基板クラッ
ク1, 11, 21 ... Glass epoxy substrate, 2, 12, 22
... IC chip, 3, 13, 23 ... Bonding wire, 4 ... Potting resin, 5, 15.25 ... Mount paste, 6, 16, 26 ... Solder, 7, 17, 27 ...
Mother board, 8, 18 ... Through hole, 9, 19, 29 ... Pattern, 14, 24 ... Mold resin, 28 ... Substrate crack
Claims (6)
に貫通穴を形成したガラスエポキシ基板と、このガラス
エポキシ基板と前記ICチップを接続する接着剤とを具
備したことを特徴とする半導体装置。1. A semiconductor device comprising an IC chip, a glass epoxy substrate having a through hole formed in a housing portion of the IC chip, and an adhesive for connecting the glass epoxy substrate and the IC chip. .
であることを特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the adhesive is a film type adhesive.
に貫通穴を開ける工程と、前記貫通穴を開けたガラスエ
ポキシ基板と前記ICチップを接着剤で接着する工程
と、マザーボード上にペースト状のハンダを塗布し、前
記ガラスエポキシ基板及び前記ハンダを熱処理すること
により、前記ガラスエポキシ基板及び前記マザーボード
を電気的に接続するリフロー工程とを具備したことを特
徴とする半導体装置を実装したガラスエポキシ基板の製
造方法。3. A step of forming a through hole in an IC chip housing portion of a glass epoxy substrate, a step of adhering the glass epoxy substrate having the through hole and the IC chip with an adhesive, and a paste-like solder on a mother board. And a reflow step of electrically connecting the glass epoxy substrate and the mother board by heat-treating the glass epoxy substrate and the solder. Production method.
水を抜く工程を具備したことを特徴とする請求項3記載
の半導体装置を実装したガラスエポキシ基板の製造方
法。4. The method for manufacturing a glass epoxy substrate having a semiconductor device according to claim 3, further comprising a step of draining water from the through hole during the reflow step.
であることを特徴とする請求項3記載の半導体装置を実
装したガラスエポキシ基板の製造方法。5. The method for manufacturing a glass epoxy substrate on which a semiconductor device is mounted according to claim 3, wherein the adhesive is a film type adhesive.
シリコン変性ポリイミドであることを特徴とする請求項
5記載の半導体装置。6. The material of the film type adhesive is
The semiconductor device according to claim 5, which is a silicon-modified polyimide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33287595A JPH09172103A (en) | 1995-12-21 | 1995-12-21 | Manufacturing for semiconductor device and glass epoxy substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33287595A JPH09172103A (en) | 1995-12-21 | 1995-12-21 | Manufacturing for semiconductor device and glass epoxy substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09172103A true JPH09172103A (en) | 1997-06-30 |
Family
ID=18259789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33287595A Pending JPH09172103A (en) | 1995-12-21 | 1995-12-21 | Manufacturing for semiconductor device and glass epoxy substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09172103A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057321A (en) * | 1999-08-18 | 2001-02-27 | Nec Corp | Chip type solid electrolytic capacitor |
KR100294508B1 (en) * | 1998-02-25 | 2001-07-12 | 수 스틸 | A method and apparatus for securing a chip on a circuit board |
KR100386634B1 (en) * | 2000-12-29 | 2003-06-02 | 앰코 테크놀로지 코리아 주식회사 | Methode to form moisture discharge hole for BGA package substrate |
KR100680731B1 (en) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | Semi-conductor package and producing method thereof |
JP2010258049A (en) * | 2009-04-22 | 2010-11-11 | Sanyo Electric Co Ltd | Solid electrolytic capacitor |
WO2018131189A1 (en) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | Wiring board and solid-state image pickup device using same |
-
1995
- 1995-12-21 JP JP33287595A patent/JPH09172103A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100294508B1 (en) * | 1998-02-25 | 2001-07-12 | 수 스틸 | A method and apparatus for securing a chip on a circuit board |
JP2001057321A (en) * | 1999-08-18 | 2001-02-27 | Nec Corp | Chip type solid electrolytic capacitor |
KR100680731B1 (en) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | Semi-conductor package and producing method thereof |
KR100386634B1 (en) * | 2000-12-29 | 2003-06-02 | 앰코 테크놀로지 코리아 주식회사 | Methode to form moisture discharge hole for BGA package substrate |
JP2010258049A (en) * | 2009-04-22 | 2010-11-11 | Sanyo Electric Co Ltd | Solid electrolytic capacitor |
WO2018131189A1 (en) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | Wiring board and solid-state image pickup device using same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183682B2 (en) | Methods of packaging a semiconductor die and package formed by the methods | |
JP2949490B2 (en) | Semiconductor package manufacturing method | |
JPH0982884A (en) | Multi-chip module and manufacture thereof | |
JPH10200005A (en) | Surface mount semiconductor package and manufacture thereof | |
JP3760063B2 (en) | Electronic package manufacturing method by simultaneous curing of adhesive and encapsulant | |
JP2625654B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0590451A (en) | Semiconductor integrated circuit and manufacture of mounting apparatus thereof | |
JPH09172103A (en) | Manufacturing for semiconductor device and glass epoxy substrate | |
JPH08264581A (en) | Package and its manufacture | |
JPH0964244A (en) | Semiconductor device and its manufacture | |
KR20080074468A (en) | Surface mounting method of semi-conduct chip using the ultrasonic wave | |
JP2001148447A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3247638B2 (en) | Chip support substrate for semiconductor package, semiconductor device, and method of manufacturing semiconductor device | |
JP2009135279A (en) | Ceramic chip component | |
JPH10284648A (en) | Semiconductor device | |
JPH0715129A (en) | Mounting structure and mounting method of surface mount type semiconductor device | |
JP3448010B2 (en) | Chip support substrate for semiconductor package | |
KR100499328B1 (en) | Flip Chip Packaging Method using Dam | |
KR0127034B1 (en) | Semiconductor package and the manufacture method | |
KR100192759B1 (en) | Method of manufacturing bump for bump chip scale package | |
JP2000114414A (en) | Semiconductor package and manufacture of it | |
JPS6242549A (en) | Package for electronic part and manufacture thereof | |
JPH04326747A (en) | Mounting method for component | |
JPH10284514A (en) | Structure of area array package type semiconductor device | |
JP3615368B2 (en) | Chip size package and manufacturing method thereof |