JP2010272696A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010272696A
JP2010272696A JP2009123399A JP2009123399A JP2010272696A JP 2010272696 A JP2010272696 A JP 2010272696A JP 2009123399 A JP2009123399 A JP 2009123399A JP 2009123399 A JP2009123399 A JP 2009123399A JP 2010272696 A JP2010272696 A JP 2010272696A
Authority
JP
Japan
Prior art keywords
semiconductor element
plastic package
package body
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009123399A
Other languages
Japanese (ja)
Other versions
JP5346241B2 (en
Inventor
Shintaro Hayashi
真太郎 林
Michihiko Ueda
充彦 植田
Yoshiharu Sanagawa
佳治 佐名川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009123399A priority Critical patent/JP5346241B2/en
Publication of JP2010272696A publication Critical patent/JP2010272696A/en
Application granted granted Critical
Publication of JP5346241B2 publication Critical patent/JP5346241B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that can reduce stress generated in a semiconductor element in a package at low cost and improve reliability of a junction to a wiring board. <P>SOLUTION: A surface mounting type package 101 comprises a hollow plastic package body 102 which is formed in a box shape having one surface made open, and has outer leads 112b of a plurality of leads 112, electrically connected to the semiconductor element A, led out from an outer side face, and a package lid 103 joined airtightly to the plastic package body 102 to close the one surface of the plastic package body 102. The semiconductor element A is fixed to a bottom portion of the plastic package body 102 with adhesion portions 104 made of an adhesive (for example, silicone-based resin such as silicon resin of ≤1 MPa in elastic modulus) at three places corresponding to three vertexes of a virtual triangle defined on the basis of an outer circumferential shape of the semiconductor element A. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体素子をパッケージに収納した半導体デバイスに関するものである。   The present invention relates to a semiconductor device in which a semiconductor element is housed in a package.

半導体デバイスの小型高機能化のニーズに伴い、層間絶縁膜として低誘電率（low-k）材料を用いたＩＣチップや、ＭＥＭＳ（Micro Electro Mechanical Systems）チップ（例えば、加速度センサチップ、ジャイロセンサチップなど）などの半導体素子の開発が各所で行われているが、この種の半導体素子は、脆弱であり、パッケージのパッケージ本体に１次実装する１次実装工程や、パッケージをプリント配線基板などの配線基板に２次実装する２次実装工程で発生する応力が問題視されている。   In response to the needs for miniaturization and high functionality of semiconductor devices, IC chips using a low dielectric constant (low-k) material as an interlayer insulating film, MEMS (Micro Electro Mechanical Systems) chips (for example, acceleration sensor chips, gyro sensor chips, etc.) However, this type of semiconductor element is fragile, and the primary mounting process for the primary mounting on the package body of the package, the printed circuit board, etc. The stress generated in the secondary mounting process for secondary mounting on the wiring board is regarded as a problem.

これに対して、１次実装工程で半導体素子に発生する応力を低減することが可能な半導体デバイスとして、半導体素子である加速度センサチップを基板に実装した加速度センサが提案されている（例えば、特許文献１参照）。   On the other hand, an acceleration sensor in which an acceleration sensor chip, which is a semiconductor element, is mounted on a substrate has been proposed as a semiconductor device capable of reducing stress generated in the semiconductor element in the primary mounting process (for example, a patent) Reference 1).

ここで、上記特許文献１に記載された半導体デバイスは、図１１に示すように、ピエゾ抵抗型の加速度センサチップからなる半導体素子Ａ’と、一面が開放された箱状であって底部の搭載面２０２ａ’に半導体素子Ａ’の裏面側の４箇所が接着剤からなる接着部２０４’により固着された中空のセラミックパッケージ本体２０２’と、半導体素子Ａ’の主表面側の４箇所が接着剤からなる接着部２０７’により固着され半導体素子Ａ’の重り部１３’の過度な変位を規制する硼珪酸ガラス基板からなる規制板２０５’と、セラミックパッケージ本体２０２’の上記一面を閉塞する形で接着剤からなる接着部２０８’によりセラミックパッケージ本体２０２’に封着された矩形板状のセラミックパッケージ蓋２０３’とを備えており、セラミックパッケージ本体２０２’とセラミックパッケージ蓋２０３’とで半導体素子Ａ’を収納する表面実装型のパッケージ２０１’が構成されている。   Here, as shown in FIG. 11, the semiconductor device described in Patent Document 1 has a semiconductor element A ′ made of a piezoresistive acceleration sensor chip, a box-like shape with one side open, and a bottom mounting. A hollow ceramic package main body 202 ′ fixed to the surface 202a ′ by four bonding portions 204 ′ made of an adhesive on the back surface side of the semiconductor element A ′, and four positions on the main surface side of the semiconductor element A ′ are adhesive. A regulating plate 205 ′ made of a borosilicate glass substrate, which is fixed by an adhesive portion 207 ′ composed of the above and regulates an excessive displacement of the weight portion 13 ′ of the semiconductor element A ′, and closes the one surface of the ceramic package body 202 ′. A rectangular plate-shaped ceramic package lid 203 ′ sealed to the ceramic package body 202 ′ by an adhesive portion 208 ′ made of an adhesive. 'Surface mount package 201 for housing the' semiconductor element A de package body 202 'and the ceramic package lid 203' and is configured.

ここにおいて、上記特許文献１では、上述の半導体素子Ａ’が接する接着部２０４’，２０７’用の接着剤として、球状のスペーサが混合されたシリコーン樹脂を用いており、セラミックパッケージ本体２０２’とセラミックパッケージ蓋２０３’とが接する接着部２０８’用の接着剤として、低融点ガラスを用いている。なお、図１１に示した構成の半導体デバイスでは、半導体素子Ａ’の主表面側のパッド（図示せず）と、セラミックパッケージ本体２０２’の内側で露出した膜状の導体パターン（図示せず）とがボンディングワイヤ（図示せず）を介して電気的に接続されている。また、セラミックパッケージ本体２０２’の上記導体パターンは、当該セラミックパッケージ本体２０２’の外底面と外側面とに跨って形成された外部接続用電極と電気的に接続されている。なお、この種の半導体デバイスにおいては、規制板２０５’の代わりに、半導体素子Ａ’と協働する信号処理回路が形成されたＩＣチップを用いたものも提案されている（例えば、特許文献２参照）。   Here, in Patent Document 1, a silicone resin mixed with a spherical spacer is used as an adhesive for the adhesive portions 204 ′ and 207 ′ with which the semiconductor element A ′ contacts, and the ceramic package body 202 ′ and Low-melting glass is used as an adhesive for the adhesive portion 208 ′ that contacts the ceramic package lid 203 ′. In the semiconductor device having the configuration shown in FIG. 11, a pad (not shown) on the main surface side of the semiconductor element A ′ and a film-like conductor pattern (not shown) exposed inside the ceramic package body 202 ′. Are electrically connected via a bonding wire (not shown). The conductor pattern of the ceramic package body 202 'is electrically connected to an external connection electrode formed across the outer bottom surface and the outer surface of the ceramic package body 202'. In addition, in this type of semiconductor device, an IC chip in which a signal processing circuit cooperating with the semiconductor element A ′ is formed instead of the regulation plate 205 ′ has been proposed (for example, Patent Document 2). reference).

また、従来から、図１２に示すように、センサ本体１’の厚み方向の両面にガラス基板からなる固定基板２’，３’が接合され、センサ本体１’に可動電極１５’が設けられるとともに各ガラス基板２’，３’に固定電極２５’，２５’が設けられた静電容量型の加速度センサチップからなる半導体素子Ａ’と、当該半導体素子Ａ’が球状のアルミナのスペーサ２２６’を混合したシリコーン樹脂からなる接着部２２４’により固着されたセラミック基板２２２’とを備えた加速度センサが提案されている（例えば、特許文献３参照）。   Conventionally, as shown in FIG. 12, fixed substrates 2 ′ and 3 ′ made of a glass substrate are bonded to both surfaces in the thickness direction of the sensor body 1 ′, and a movable electrode 15 ′ is provided on the sensor body 1 ′. A semiconductor element A ′ composed of a capacitance type acceleration sensor chip in which fixed electrodes 25 ′ and 25 ′ are provided on the glass substrates 2 ′ and 3 ′, and a spherical alumina spacer 226 ′ formed on the semiconductor element A ′. An acceleration sensor including a ceramic substrate 222 ′ fixed by an adhesive portion 224 ′ made of a mixed silicone resin has been proposed (see, for example, Patent Document 3).

ここにおいて、図１２に示した構成の加速度センサでは、スペーサ２２６’の粒径を０．０１ｍｍ〜０．１ｍｍの範囲で制御することにより、セラミック基板２２２’と半導体素子Ａ’との線膨張率差に起因して半導体素子Ａ’に発生する熱応力を低減でき、半導体素子Ａ’をセラミック基板２２２’に対して精度良く平行に配置することができる。   Here, in the acceleration sensor having the configuration shown in FIG. 12, the linear expansion coefficient between the ceramic substrate 222 ′ and the semiconductor element A ′ is controlled by controlling the particle size of the spacer 226 ′ within a range of 0.01 mm to 0.1 mm. The thermal stress generated in the semiconductor element A ′ due to the difference can be reduced, and the semiconductor element A ′ can be arranged accurately and parallel to the ceramic substrate 222 ′.

また、従来から、半導体デバイスとして、図１３に示すように、ＣＣＤチップからなる半導体素子Ａ’と、半導体素子Ａ’が収納されたパッケージ３０１’とを備え、パッケージ３０１’が、一面が開放された箱状に形成されるとともに半導体素子Ａ’に電気的に接続される多数のリード３１２’を一体に有する中空のパッケージ本体３０２’と、パッケージ本体３０２’の上記一面を閉塞する形でパッケージ本体３０２’に気密的に接合されるパッケージ蓋３０３’とで構成され、パッケージ本体３０２’が、当該パッケージ本体３０２’の底部の一部を構成し半導体素子Ａ’がマウント材３０４’により接合される長尺の金属ベース３０２ａ’と、金属ベース３０２ａ’に固定される樹脂枠体３０２ｂ’と、樹脂枠体３０２ｂ’に一体に形成された多数のリード３１２’とで構成されたものが提案されている（例えば、特許文献４参照）。ここにおいて、半導体素子Ａ’の各パッド（図示せず）は、ボンディングワイヤＷ’を介してリード３１２’のインナリード３１２ａ’と電気的に接続されている。   Conventionally, as a semiconductor device, as shown in FIG. 13, a semiconductor element A ′ composed of a CCD chip and a package 301 ′ in which the semiconductor element A ′ is housed are provided, and the package 301 ′ is opened on one side. A hollow package body 302 ′ integrally formed with a plurality of leads 312 ′ electrically connected to the semiconductor element A ′, and the package body in such a manner that the one surface of the package body 302 ′ is closed. The package lid 303 ′ is hermetically bonded to 302 ′, the package main body 302 ′ forms a part of the bottom of the package main body 302 ′, and the semiconductor element A ′ is bonded by the mount material 304 ′. The long metal base 302a ′, the resin frame 302b ′ fixed to the metal base 302a ′, and the resin frame 302b ′ are integrated. Those constructed out with made a number of leads 312 'has been proposed (e.g., see Patent Document 4). Here, each pad (not shown) of the semiconductor element A 'is electrically connected to the inner lead 312a' of the lead 312 'via the bonding wire W'.

なお、図１３に示した構成の半導体デバイスでは、ガラス基板からなるパッケージ蓋３０３’がパッケージ本体３０２’に対して紫外線硬化樹脂からなる接着部３０８’により気密的に接合されている。また、図１３に示した構成の半導体デバイスでは、多数のリード３１２’が一対のリードフレームを用いて形成されている。   In the semiconductor device having the configuration shown in FIG. 13, the package lid 303 'made of a glass substrate is hermetically bonded to the package main body 302' by an adhesive portion 308 'made of an ultraviolet curable resin. In the semiconductor device having the configuration shown in FIG. 13, a large number of leads 312 'are formed using a pair of lead frames.

特開２００４−２１２２４６号公報JP 2004-212246 A 特開２００６−１３３１２３号公報JP 2006-133123 A 特開平５−３３３０５６号公報JP-A-5-333056 特開２００２−３３４９７５号公報JP 2002-334975 A

ところで、図１１に示した構成の半導体デバイスでは、半導体素子Ａ’が４箇所で接着部２０４’によりセラミックパッケージ本体２０２’に固着されているので、半導体素子Ａ’をセラミックパッケージ本体２０２’に実装するにあたって、図１４（ａ）に示すようにセラミックパッケージ本体２０２’における半導体素子Ａ’の搭載面２０２ａ’上の４箇所に常温下で接着剤２０４ａ’を塗布してから半導体素子Ａ’を搭載した後、接着剤２０４ａ’が硬化するように所定温度（例えば、１５０℃）に加熱すると図１４（ｂ）に示すようにセラミックパッケージ本体２０２’が熱変形し、その後、常温になると図１４（ｃ）に示すようにセラミックパッケージ本体２０２’が熱変形のない状態に戻ろうとするが、半導体素子Ａ’はセラミックパッケージ本体２０２’が熱変形した状態で固定されていたので、半導体素子Ａ’が変形して応力が発生してしまう。   By the way, in the semiconductor device having the configuration shown in FIG. 11, since the semiconductor element A ′ is fixed to the ceramic package body 202 ′ by the adhesive portions 204 ′ at four locations, the semiconductor element A ′ is mounted on the ceramic package body 202 ′. In order to do this, as shown in FIG. 14A, the adhesive 204a ′ is applied to four places on the mounting surface 202a ′ of the semiconductor element A ′ in the ceramic package body 202 ′ at room temperature, and then the semiconductor element A ′ is mounted. After that, when the adhesive 204a ′ is heated to a predetermined temperature (for example, 150 ° C.) so that the adhesive 204a ′ is cured, the ceramic package body 202 ′ is thermally deformed as shown in FIG. As shown in c), the ceramic package body 202 ′ tries to return to a state without thermal deformation. 'Because was fixed in a state of being thermally deformed, the semiconductor element A' Mark Package body 202 stress and deformation occurs.

また、図１１に示した構成の半導体デバイスでは、パッケージ２０１’の気密性は高いものの、セラミックパッケージ本体２０２’と樹脂系基板（例えば、ＦＲ−４など）を用いたプリント配線基板からなる配線基板との線膨張率差が大きいため、セラミックパッケージ本体２０２’の外底面と外側面とに跨って形成された外部接続電極を、プリント配線板などの配線基板に対して半田からなる接合部を介して２次実装して使用する場合、温度サイクルに起因した熱ストレスがかかると、セラミックパッケージ本体２０２’と配線基板との線膨張率差に起因して接合部に応力がかかり、接合部にクラックが発生して通電不良の原因になる恐れがあった。なお、本願発明者らは、セラミックパッケージを用いた場合、−４０℃の低温期間と１２５℃の高温期間とを３０分ずつ交互に繰り返すヒートサイクル試験において数百サイクル程度で、半田からなる接合部にクラックが発生し、信頼性に問題があるという実験結果を得た。   Further, in the semiconductor device having the configuration shown in FIG. 11, although the package 201 ′ has high airtightness, the wiring substrate is composed of a printed wiring substrate using a ceramic package body 202 ′ and a resin-based substrate (for example, FR-4). Therefore, the external connection electrodes formed across the outer bottom surface and the outer surface of the ceramic package body 202 ′ are connected to a wiring board such as a printed wiring board through a joint made of solder. When secondary mounting is used, if thermal stress due to the temperature cycle is applied, stress is applied to the joint due to the difference in linear expansion coefficient between the ceramic package body 202 ′ and the wiring board, and the joint is cracked. May occur, causing a failure of energization. In the case where the ceramic package is used, the inventors of the present invention have joined the solder joint in about several hundred cycles in a heat cycle test in which a low temperature period of −40 ° C. and a high temperature period of 125 ° C. are alternately repeated every 30 minutes. The result of an experiment that cracks occurred and that there was a problem with reliability was obtained.

また、図１２に示した構成の半導体デバイスでは、図１５（ａ）に示すように半導体素子Ａ’とセラミック基板２２２’との間隔を一定に保つことができる反面、図１５（ｂ）に示すように、セラミック基板２２２’の反り変形が半導体素子Ａ’にそのまま伝わり、半導体素子Ａ’に曲げ応力が発生してしまう。したがって、セラミック基板２２２’がパッケージの一部を構成している場合、パッケージ内の半導体素子Ａ’に生じる応力が大きくなってしまう。   In the semiconductor device having the configuration shown in FIG. 12, the interval between the semiconductor element A ′ and the ceramic substrate 222 ′ can be kept constant as shown in FIG. Thus, the warp deformation of the ceramic substrate 222 ′ is directly transmitted to the semiconductor element A ′, and bending stress is generated in the semiconductor element A ′. Therefore, when the ceramic substrate 222 'constitutes a part of the package, the stress generated in the semiconductor element A' in the package becomes large.

また、図１３に示した構成の半導体デバイスでは、パッケージ本体３０２’の構造が複雑でコストが高くなってしまう。   In the semiconductor device having the configuration shown in FIG. 13, the structure of the package body 302 'is complicated and the cost is increased.

本発明は上記事由に鑑みて為されたものであり、その目的は、低コストでパッケージ内の半導体素子に生じる応力を低減することが可能で、且つ、配線基板との接合部の信頼性を向上可能な半導体デバイスを提供することにある。   The present invention has been made in view of the above-mentioned reasons, and its purpose is to reduce the stress generated in the semiconductor element in the package at low cost and to improve the reliability of the joint portion with the wiring board. It is to provide a semiconductor device that can be improved.

請求項１の発明は、半導体素子と、当該半導体素子が収納された表面実装型のパッケージとを備え、パッケージは、一面が開放された箱状に形成されるとともに半導体素子に電気的に接続される複数のリードのアウタリードが外側面から導出された中空のプラスチックパッケージ本体と、プラスチックパッケージ本体の前記一面を閉塞する形でプラスチックパッケージ本体に気密的に接合されるパッケージ蓋とで構成され、半導体素子の外周形状が矩形状であり、半導体素子が当該半導体素子の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤からなる接着部によりプラスチックパッケージ本体の底部に固着されてなることを特徴とする。   The invention of claim 1 includes a semiconductor element and a surface-mount package in which the semiconductor element is accommodated, and the package is formed in a box shape with one side open and is electrically connected to the semiconductor element. A semiconductor package comprising: a hollow plastic package body in which outer leads of a plurality of leads are led out from an outer surface; and a package lid hermetically joined to the plastic package body so as to close the one surface of the plastic package body. The semiconductor element is fixed to the bottom of the plastic package body at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the semiconductor element by an adhesive portion made of an adhesive. It is characterized by.

この発明によれば、一面が開放された箱状に形成されるとともに半導体素子に電気的に接続される複数のリードのアウタリードが外側面から導出された中空のプラスチックパッケージ本体を備え、半導体素子が当該半導体素子の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤からなる接着部によりプラスチックパッケージ本体の底部に固着されているので、半導体素子のプラスチックパッケージ本体への１次実装時、パッケージの配線基板への２次実装時などの温度変化に起因して半導体素子が変形するのを抑制することができ、低コストでパッケージ内の半導体素子に生じる応力を低減することが可能となり、しかも、プラスチックパッケージ本体がリードを一体に有しているので、配線基板との接合部に温度サイクルに起因したクラックが発生するのを抑制でき、信頼性を向上可能となる。   According to the present invention, the semiconductor element is provided with a hollow plastic package body that is formed in a box shape with one surface open and the outer leads of a plurality of leads that are electrically connected to the semiconductor element are led out from the outer surface. The semiconductor element is fixed to the bottom of the plastic package body at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the semiconductor element by an adhesive portion made of an adhesive. The semiconductor element can be prevented from being deformed due to temperature changes during the primary mounting or the secondary mounting of the package on the wiring board, and the stress generated in the semiconductor element in the package can be reduced at low cost. In addition, since the plastic package main body has leads integrally, it can be Can suppress cracks resulting from the degree cycle occurs, it is possible improve the reliability.

請求項２の発明は、請求項１の発明において、前記プラスチックパッケージ本体は、前記底部において前記３箇所それぞれに対応する各部位に、前記接着剤により被覆される突起部が連続一体に突設されてなることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the plastic package main body is provided with protrusions that are covered with the adhesive and continuously projecting from the portions corresponding to the three locations on the bottom. It is characterized by.

この発明によれば、前記プラスチックパッケージ本体の前記底部と前記半導体素子との所望の間隔を容易に確保することが可能となるとともに、球状のスペーサを混合した接着剤を用いる場合に比べて当該間隔の設定の自由度が高くなる。   According to the present invention, it is possible to easily secure a desired distance between the bottom portion of the plastic package body and the semiconductor element, and the distance compared to the case where an adhesive mixed with a spherical spacer is used. The degree of freedom of setting is increased.

請求項３の発明は、請求項１または請求項２の発明において、前記接着剤は、シリコーン系樹脂であることを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, the adhesive is a silicone resin.

この発明によれば、前記接着剤としてエポキシ樹脂に比べて弾性率の低いシリコーン系樹脂を用いることにより、前記プラスチックパッケージ本体から前記半導体素子への応力の伝達を抑制することができる。   According to this invention, by using a silicone resin having a lower elastic modulus than the epoxy resin as the adhesive, it is possible to suppress the transmission of stress from the plastic package body to the semiconductor element.

請求項４の発明は、請求項１ないし請求項３の発明において、前記半導体素子は、前記セラミックパッケージ本体の前記底部側とは反対側の表面側において全てのパッドが１辺に沿って配置されており、当該１辺の両端の２箇所と、当該１辺に平行な辺の１箇所との３箇所に前記接着部が位置していることを特徴とする。   According to a fourth aspect of the present invention, in the first to third aspects of the present invention, in the semiconductor element, all pads are arranged along one side on the surface side opposite to the bottom side of the ceramic package body. The adhesive portion is located at three locations, two at both ends of the one side and one at a side parallel to the one side.

この発明によれば、前記半導体素子の各パッドにボンディングワイヤを、超音波を利用するワイヤボンディング技術により安定してボンディングすることができる。   According to this invention, a bonding wire can be stably bonded to each pad of the semiconductor element by a wire bonding technique using ultrasonic waves.

請求項５の発明は、請求項１ないし請求項４の発明において、前記プラスチックパッケージ本体が熱可塑性樹脂により形成されるとともに、前記パッケージ蓋が金属により形成され、前記プラスチックパッケージ本体と前記パッケージ蓋とは融着により接合されてなることを特徴とする。   According to a fifth aspect of the present invention, in the first to fourth aspects of the invention, the plastic package body is formed of a thermoplastic resin, the package lid is formed of metal, and the plastic package body, the package lid, Is characterized by being joined by fusion bonding.

この発明によれば、前記プラスチックパッケージ本体と前記パッケージ蓋とが融着により接合されているので、前記プラスチックパッケージ本体と前記パッケージ蓋とを接着剤により接合してある場合に比べて、前記パッケージの気密性を高くすることができる。   According to this invention, since the plastic package body and the package lid are joined by fusion bonding, the package package body and the package lid are compared with the case where the plastic package body and the package lid are joined by an adhesive. Airtightness can be increased.

請求項６の発明は、請求項１ないし請求項５の発明において、前記プラスチックパッケージ本体の内側で前記各リードにおけるインナリードの露出部位および前記プラスチックパッケージ本体における前記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部が設けられてなることを特徴とする。   According to a sixth aspect of the present invention, in the first to fifth aspects of the present invention, the inner lead exposed portion of each lead and the peripheral portion of the exposed portion of the plastic package main body are covered with the inner side of the plastic package body. A resin coating portion made of a wet resin is provided.

この発明によれば、前記各リードにおけるインナリードの露出部位および前記プラスチックパッケージ本体における前記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部が設けられているので、前記半導体素子に樹脂による応力をかけずに、前記各リードと前記プラスチックパッケージ本体との界面を通してパッケージ内へ外部からの水分やガスが侵入するのを防止することができる。   According to the present invention, the semiconductor element is provided with the resin coating portion made of the non-moisture permeable resin that covers the exposed portion of the inner lead in each lead and the peripheral portion of the exposed portion in the plastic package body. Without applying stress due to the resin, it is possible to prevent moisture and gas from the outside from entering the package through the interface between the leads and the plastic package body.

請求項７の発明は、請求項１ないし請求項６の発明において、前記半導体素子の前記パッドにおけるボンディングワイヤの接合部を局所的に覆う樹脂からなる保護部が設けられてなることを特徴とする。   According to a seventh aspect of the present invention, in the first to sixth aspects of the present invention, a protective portion made of a resin that locally covers a bonding portion of the bonding wire in the pad of the semiconductor element is provided. .

この発明によれば、前記半導体素子の前記パッドとボンディングワイヤとの接合部の信頼性を高めながらも、前記半導体素子およびボンディングワイヤを樹脂により封止する場合に比べて前記半導体素子にかかる応力を低減できる。   According to the present invention, the stress applied to the semiconductor element is higher than that in the case where the semiconductor element and the bonding wire are sealed with resin, while increasing the reliability of the joint between the pad and the bonding wire of the semiconductor element. Can be reduced.

請求項１の発明では、低コストでパッケージ内の半導体素子に生じる応力を低減することが可能で、且つ、配線基板との接合部の信頼性を向上可能となるという効果がある。   According to the first aspect of the invention, it is possible to reduce the stress generated in the semiconductor element in the package at low cost, and to improve the reliability of the joint portion with the wiring board.

実施形態の半導体デバイスを示し、（ａ）は概略分解斜視図、（ｂ）は概略断面図である。The semiconductor device of embodiment is shown, (a) is a schematic exploded perspective view, (b) is a schematic sectional drawing. 同上の半導体デバイスの概略分解斜視図である。It is a schematic exploded perspective view of a semiconductor device same as the above. 同上の半導体デバイスにおける半導体素子の概略分解斜視図である。It is a general | schematic disassembled perspective view of the semiconductor element in a semiconductor device same as the above. 同上の半導体デバイスにおける半導体素子のセンサ本体を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。The sensor main body of the semiconductor element in a semiconductor device same as the above is shown, (a) is a schematic plan view, (b) is a schematic bottom view. 同上の半導体デバイスにおける半導体素子のセンサ本体を示し、図４（ａ）のＤ−Ｄ’概略断面図である。It is a sensor main body of the semiconductor element in a semiconductor device same as the above, and is D-D 'schematic sectional drawing of Fig.4 (a). 同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。It is explanatory drawing of the primary mounting process of the semiconductor element in a semiconductor device same as the above. 同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。It is explanatory drawing of the primary mounting process of the semiconductor element in a semiconductor device same as the above. 同上の半導体デバイスの要部説明図である。It is principal part explanatory drawing of a semiconductor device same as the above. 同上の半導体デバイスの製造方法の説明図である。It is explanatory drawing of the manufacturing method of a semiconductor device same as the above. 同上の半導体デバイスの製造方法の説明図である。It is explanatory drawing of the manufacturing method of a semiconductor device same as the above. 従来例の半導体デバイスの概略断面図である。It is a schematic sectional drawing of the semiconductor device of a prior art example. 他の従来例の半導体デバイスの概略断面図である。It is a schematic sectional drawing of the semiconductor device of another prior art example. 別の従来例の半導体デバイスを示し、（ａ）は概略断面図、（ｂ）は一部破断した概略側面図である。FIG. 4 shows another conventional semiconductor device, in which (a) is a schematic cross-sectional view and (b) is a schematic side view partially broken. 図１１の半導体デバイスにおける半導体素子の１次実装工程の説明図である。It is explanatory drawing of the primary mounting process of the semiconductor element in the semiconductor device of FIG. 図１２の半導体デバイスにおける半導体素子の１次実装工程の説明図である。It is explanatory drawing of the primary mounting process of the semiconductor element in the semiconductor device of FIG.

以下、本実施形態の半導体デバイスについて図１ないし図１０を参照しながら説明する。   Hereinafter, the semiconductor device of this embodiment will be described with reference to FIGS.

本実施形態の半導体デバイスは、図１および図２に示すように、ＭＥＭＳチップの一種である加速度センサチップからなる半導体素子Ａと、当該半導体素子Ａが収納された表面実装型のパッケージ１０１とを備えている。   As shown in FIGS. 1 and 2, the semiconductor device of this embodiment includes a semiconductor element A made of an acceleration sensor chip, which is a kind of MEMS chip, and a surface mount type package 101 in which the semiconductor element A is housed. I have.

パッケージ１０１は、一面（図１（ｂ）における上面）が開放された箱状に形成されるとともに半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２と、プラスチックパッケージ本体１０２の上記一面を閉塞する形でプラスチックパッケージ本体１０２に気密的に接合されるパッケージ蓋（リッド）１０３とで構成されている。   The package 101 is formed in a box shape in which one surface (the upper surface in FIG. 1B) is open, and the outer leads 112b of the plurality of leads 112 electrically connected to the semiconductor element A are hollow from the outer surface. The plastic package main body 102 and a package lid (lid) 103 that is airtightly bonded to the plastic package main body 102 so as to close the one surface of the plastic package main body 102.

半導体素子Ａは、静電容量型の加速度センサチップであって、図３ないし図５に示すように、半導体基板であるＳＯＩ基板１０を用いて形成されたセンサ本体１と、第１のガラス基板２０を用いて形成されセンサ本体１の一表面側（図５における上面側）に固定された第１の固定基板２と、第２のガラス基板３０を用いて形成されセンサ本体１の他表面側に固定された第２の固定基板３とを備えている。ここにおいて、センサ本体１および各固定基板２，３の外周形状は矩形状であり、各固定基板２，３はセンサ本体１と同じ外形寸法に形成されている。また、本実施形態では、半導体基板として、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩ基板１０を用いているが、ＳＯＩ基板１０に限らず、例えば、シリコン基板を用いてもよい。また、各固定基板２，３が、ガラス基板２０，３０を用いて形成されているが、ガラス基板２０，３０に限らず、シリコン基板を用いて形成してもよい。   The semiconductor element A is a capacitance type acceleration sensor chip, and as shown in FIGS. 3 to 5, a sensor body 1 formed using an SOI substrate 10 which is a semiconductor substrate, and a first glass substrate 20 is formed using a first fixed substrate 2 fixed to one surface side (upper surface side in FIG. 5) of the sensor body 1 and a second glass substrate 30, and is formed on the other surface side of the sensor body 1. And a second fixed substrate 3 fixed to the substrate. Here, the outer peripheral shape of the sensor main body 1 and each fixed substrate 2, 3 is rectangular, and each fixed substrate 2, 3 is formed to have the same outer dimensions as the sensor main body 1. In the present embodiment, an SOI substrate having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate as a semiconductor substrate. 10 is used, but not limited to the SOI substrate 10, for example, a silicon substrate may be used. Moreover, although each fixed board | substrate 2 and 3 is formed using the glass substrates 20 and 30, you may form using not only the glass substrates 20 and 30 but a silicon substrate.

センサ本体１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設されたフレーム部１１と、フレーム部１１の各開口窓１２の内側において各固定基板２，３から離間して配置された２つの平面視矩形状の重り部１３と、フレーム部２１の各開口窓１２の内側で重り部１３を挟む形で配置され上記一表面側においてフレーム部１１と重り部１３とを連結した各一対の支持ばね部１４，１４とを備えており、フレーム部１１が各固定基板２，３と接合されている。なお、半導体素子Ａは、フレーム部１１の周部が全周に亘って各固定基板２，３の周部と接合されており、フレーム部１１と各固定基板２，３とで、チップサイズパッケージが構成されている。   The sensor body 1 has a frame portion 11 in which two opening windows 12 having a rectangular shape in plan view are arranged side by side along the one surface, and are separated from the fixed substrates 2 and 3 inside each opening window 12 of the frame portion 11. The two weight parts 13 having a rectangular shape in a plan view and the weight parts 13 sandwiched between the opening windows 12 of the frame part 21 and the frame parts 11 and the weight parts 13 on the one surface side. And a pair of support spring portions 14, 14 connected to each other, and the frame portion 11 is joined to the fixed substrates 2, 3. In the semiconductor element A, the peripheral portion of the frame portion 11 is joined to the peripheral portions of the fixed substrates 2 and 3 over the entire periphery, and the chip size package is formed by the frame portion 11 and the fixed substrates 2 and 3. Is configured.

ところで、センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されており、各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４，１４の並設方向に沿って配置されている。   By the way, in the frame portion 11 of the sensor body 1, rectangular window holes 17 in a plan view communicating with the respective opening windows 12 are arranged in parallel in the same direction as the two opening windows 12. Each of the two stators 16 is disposed along the direction in which the pair of support spring portions 14 and 14 are arranged side by side.

各固定子１６は、窓孔１７の内周面との間、重り部１３の外周面との間、および隣り合う固定子１６との間に隙間が形成されており、互いに分離独立して電気的に絶縁されており、フレーム部１１とも電気的に絶縁されている。ここにおいて、各固定子１６は、両固定基板２，３と接合されている。また、センサ本体１の上記一表面側において、各固定子１６には、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成され、フレーム部１１において隣り合う窓孔１７の間の部位にも、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成されている。   Each stator 16 is formed with a gap between the inner peripheral surface of the window hole 17, the outer peripheral surface of the weight portion 13, and the adjacent stator 16. And is also electrically insulated from the frame portion 11. Here, each stator 16 is joined to both fixed substrates 2 and 3. Further, on the one surface side of the sensor body 1, each stator 16 is formed with a circular pad 18 made of a metal thin film (for example, an Al—Si film), and the adjacent window holes 17 in the frame portion 11. A circular pad 18 made of a metal thin film (for example, an Al—Si film) is also formed at the intermediate portion.

また、第２の固定基板２には、各パッド１８を各別に露出させる複数（ここでは、５つ）のテーパ状の貫通孔２８が形成されている。ここで、第２の固定基板２は、各貫通孔２８を、センサ本体１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してあり、センサ本体１において各パッド１８それぞれの外周縁から離れた各部位に各貫通孔２８の周部が接合されるように開口面積を設定してある。本実施形態における半導体素子Ａは、静電容量型の加速度センサチップであり、各固定子１６に形成された各パッド１８は後述の各固定電極２５に電気的に接続され、フレーム部１１に形成されたパッド１８は後述の各可動電極１５に電気的に接続されている。以上説明した複数のパッド１８は、半導体素子Ａの矩形状の外周形状の１辺に沿って配置されている。なお、半導体素子Ａは、各パッド１８を、第１の固定基板２におけるセンサ本体１側とは反対側の表面において当該半導体素子Ａの矩形状の外周形状の１辺に沿って配置して適宜の配線により各固定電極２５および各可動電極１５と電気的に接続するようにしてもよい。   The second fixed substrate 2 is formed with a plurality of (here, five) tapered through holes 28 that expose the pads 18 separately. Here, in the second fixed substrate 2, each through hole 28 is formed in a tapered shape in which the opening area gradually increases as the distance from the sensor main body 1 increases. From the outer peripheral edge of each pad 18 in the sensor main body 1. The opening area is set so that the peripheral part of each through hole 28 is joined to each separated part. The semiconductor element A in this embodiment is a capacitance type acceleration sensor chip, and each pad 18 formed on each stator 16 is electrically connected to each fixed electrode 25 described later and formed on the frame portion 11. The pad 18 is electrically connected to each movable electrode 15 described later. The plurality of pads 18 described above are arranged along one side of the rectangular outer peripheral shape of the semiconductor element A. In the semiconductor element A, each pad 18 is arranged along one side of the rectangular outer peripheral shape of the semiconductor element A on the surface of the first fixed substrate 2 opposite to the sensor body 1 side as appropriate. These wires may be electrically connected to each fixed electrode 25 and each movable electrode 15.

以下、図４の左側に示した直交座標系のように、重り部１３が並ぶ方向をｙ軸方向、センサ本体１の上記一表面に沿う面内でｙ軸方向に直交する方向をｘ軸方向、ｘ軸方向とｙ軸方向とに直交する方向（つまり、センサ本体１の厚み方向）をｚ軸方向として説明する。   Hereinafter, as in the orthogonal coordinate system shown on the left side of FIG. 4, the direction in which the weights 13 are arranged is the y-axis direction, and the direction orthogonal to the y-axis direction in the plane along the one surface of the sensor body 1 is the x-axis direction. The direction orthogonal to the x-axis direction and the y-axis direction (that is, the thickness direction of the sensor main body 1) will be described as the z-axis direction.

半導体素子Ａにおける各支持ばね部１４，１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１および重り部１３に比べて薄肉に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４，１４の回りで変位可能となっている（ｙ軸方向の軸回りで可動可能となっている）。つまり、一対の支持ばね部１４，１４は、フレーム部１１に対して重り部１３が揺動自在となるようにフレーム部１１と重り部１３とを連結している。言い換えれば、フレーム部１１の開口窓１２の内側に配置される重り部１３は、当該重り部１３から相反する２方向へ延長された２つの支持ばね部１４，１４を介してフレーム部１１に揺動自在に支持されている。ここにおいて、フレーム部１１は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、支持ばね部１４は、ＳＯＩ基板１０におけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも薄肉となっている。また、重り部１３は、上述のＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。半導体素子Ａのセンサ本体１は、バルクマイクロマシニング技術などを利用して形成してある。   Each of the support springs 14 and 14 in the semiconductor element A is a torsion spring (torsion bar) that can be torsionally deformed, and is formed to be thinner than the frame 11 and the weight 13. The frame 11 can be displaced around the pair of support springs 14 and 14 (movable around an axis in the y-axis direction). That is, the pair of support spring portions 14, 14 connect the frame portion 11 and the weight portion 13 so that the weight portion 13 can swing with respect to the frame portion 11. In other words, the weight portion 13 disposed inside the opening window 12 of the frame portion 11 swings to the frame portion 11 via the two support spring portions 14 and 14 extended from the weight portion 13 in opposite directions. It is supported freely. Here, the frame portion 11 is formed using the support substrate 10a, the insulating layer 10b, and the silicon layer 10c of the SOI substrate 10, respectively. In contrast, the support spring portion 14 is formed using the silicon layer 10 c in the SOI substrate 10 and is thinner than the frame portion 11. Further, the weight portion 13 is formed using the support substrate 10a, the insulating layer 10b, and the silicon layer 10c of the SOI substrate 10 described above. The sensor body 1 of the semiconductor element A is formed using a bulk micromachining technique or the like.

また、各固定子１６は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してあり、ＳＯＩ基板１０に適宜加工を施してから当該ＳＯＩ基板１０を第２の固定基板３に陽極接合により接合した後に、フレーム部１１から分離されている。   Each stator 16 is formed using the support substrate 10a, the insulating layer 10b, and the silicon layer 10c of the SOI substrate 10, and the SOI substrate 10 is secondly processed after the SOI substrate 10 is appropriately processed. After being bonded to the fixed substrate 3 by anodic bonding, it is separated from the frame portion 11.

ところで、半導体素子Ａは、センサ本体１の上記一表面側に接合される第１の固定基板２側への重り部１３の変位空間を確保するために、重り部１３、各支持ばね部１４，１４、およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位におけるシリコン層１０ｃの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第１の固定基板２の基礎となる第１のガラス基板２０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成し、当該変位空間形成用凹部の内底面に固定電極２５を形成するようにしてもよい。また、半導体素子Ａは、センサ本体１の上記他表面側に接合される第２の固定基板３側への重り部１３の変位空間を確保するために、重り部１３およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位における支持基板１０ａの厚みを薄くしてあるが、これら各部位の厚みを薄くせずに、第２の固定基板３の基礎となる第２のガラス基板３０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成するようにしてもよい。なお、本実施形態では、ＳＯＩ基板１０を用いて半導体素子Ａを形成しているので、シリコン基板を用いて形成する場合に比べて、各支持ばね部１４，１４の厚み寸法の精度を高めることができる。   By the way, the semiconductor element A includes a weight portion 13, each support spring portion 14, and the like in order to secure a displacement space of the weight portion 13 toward the first fixed substrate 2 joined to the one surface side of the sensor body 1. 14 and the thickness of the silicon layer 10c in each part corresponding to each of the peripheral parts of the opening window 12 in the frame part 11, but without reducing the thickness of each part, the thickness of the first fixed substrate 2 is reduced. A concave portion for forming a displacement space of the weight portion 13 is formed on the surface of the first glass substrate 20 serving as a base facing the sensor body 1, and a fixed electrode 25 is formed on the inner bottom surface of the concave portion for forming the displacement space. Also good. Further, the semiconductor element A has an opening window in the weight portion 13 and the frame portion 11 in order to secure a displacement space of the weight portion 13 toward the second fixed substrate 3 side joined to the other surface side of the sensor body 1. Although the thickness of the support substrate 10a in each part corresponding to each of the 12 peripheral parts is reduced, the second glass substrate 30 serving as the basis of the second fixed substrate 3 without reducing the thickness of each part. A displacement space forming concave portion of the weight portion 13 may be formed on the surface facing the sensor body 1 in FIG. In the present embodiment, since the semiconductor element A is formed using the SOI substrate 10, the accuracy of the thickness dimension of each of the support spring portions 14 and 14 is increased as compared with the case where the semiconductor element A is formed using a silicon substrate. Can do.

また、センサ本体１の上記一表面側および上記他表面側には、重り部１３の過度の変位を規制する複数の微小な突起部１３ｃ（図５参照）が重り部１３における各固定基板２，３それぞれとの対向面から突設されている。しかして、重り部１３の過度の変位による支持ばね部１４，１４の破損や各固定基板２，３の破損などを防止することができる。ここで、突起部１３ｃは、ＳＯＩ基板１０の一部により構成してもよいし、別途に形成したシリコン酸化膜をパターニングすることにより構成してもよい。なお、このような突起部１３ｃは、センサ本体１に設けずに、各固定基板２，３それぞれにおける重り部１３との対向面に設けてもよい。また、第２の固定基板３における重り部１３との対向面には、金属薄膜（例えば、Ａｌ−Ｓｉ膜など）により構成され重り部１３の付着を防止する付着防止膜３５が形成されている。   In addition, on the one surface side and the other surface side of the sensor body 1, a plurality of minute protrusions 13 c (see FIG. 5) that restrict excessive displacement of the weight portion 13 are provided on the fixed substrates 2 in the weight portion 13. It protrudes from the opposing surface with 3 each. Thus, it is possible to prevent the support springs 14 and 14 from being damaged and the fixed substrates 2 and 3 from being damaged due to excessive displacement of the weight 13. Here, the protrusion 13c may be constituted by a part of the SOI substrate 10, or may be constituted by patterning a separately formed silicon oxide film. In addition, you may provide such a projection part 13c in the opposing surface with the weight part 13 in each fixed board | substrate 2, 3, without providing in the sensor main body 1. FIG. Further, an adhesion preventing film 35 that is formed of a metal thin film (for example, an Al—Si film) and prevents the weight part 13 from being attached is formed on the surface of the second fixed substrate 3 that faces the weight part 13. .

本実施形態における半導体素子Ａは、上述の説明から分かるように、各重り部１３がｙ軸方向に沿って延長された一対の支持ばね部１４，１４を介してフレーム部１１に連結され、第１の固定基板２において各重り部１３それぞれに対向する部位ごとにｘ軸方向に沿って金属薄膜（例えば、Ａｌ−Ｓｉ膜など）からなる２つの固定電極２５が並設されるとともに、各重り部１３に可動電極１５が設けられており、ｚ軸方向において対向して対をなす可動電極１５と固定電極２５との対の間に空隙が形成されている。ここで、各一対の支持ばね部１４，１４は、平面視における重り部１３のｙ軸方向に沿った中心線の延長線上に形成されている。   As can be seen from the above description, the semiconductor element A in the present embodiment is connected to the frame portion 11 through a pair of support spring portions 14 and 14 in which each weight portion 13 extends along the y-axis direction. Two fixed electrodes 25 made of a metal thin film (for example, an Al—Si film) are arranged in parallel along the x-axis direction for each portion of the fixed substrate 2 facing each of the weight portions 13 and each weight. A movable electrode 15 is provided in the portion 13, and a gap is formed between the pair of the movable electrode 15 and the fixed electrode 25 that are opposed to each other in the z-axis direction. Here, each pair of support spring parts 14 and 14 is formed on the extension of the center line along the y-axis direction of the weight part 13 in planar view.

また、センサ本体１の重り部１３は、上記他表面側において重り部１３のｙ軸方向の中心線（ここでは、一対の支持ばね部１４，１４を結ぶ直線に一致する）におけるｘ軸方向の両側に、矩形状に開口され互いに大きさの異なる凹部１３ａ，１３ｂが形成されており、当該両側の部分で平面サイズが同じであるにもかかわらず互いに質量が異なっている。また、センサ本体１は、重り部１３において開口サイズの大きな凹部１３ｂ内に、凹部１３ｂの矩形状の内底面の２つの対角線に沿ったＸ字状の補強壁１９が、凹部１３ｂの内底面と内側面とに連続する形で形成されている。また、センサ本体１は、隣り合う開口窓１２それぞれに配置された２つの重り部１３に関して、当該センサ本体１の上記一表面に沿った面内において一方の重り部１３が他方の重り部１３を１８０°回転させた形で形成されている。   Further, the weight portion 13 of the sensor body 1 is arranged in the x-axis direction on the center line in the y-axis direction of the weight portion 13 on the other surface side (here, coincides with a straight line connecting the pair of support spring portions 14 and 14). On both sides, recesses 13a and 13b that are opened in a rectangular shape and have different sizes are formed, and the masses are different from each other even though the planar sizes are the same on both sides. Further, the sensor body 1 has an X-shaped reinforcing wall 19 along two diagonal lines of the rectangular inner bottom surface of the concave portion 13b in the concave portion 13b having a large opening size in the weight portion 13, and the inner bottom surface of the concave portion 13b. It is formed so as to be continuous with the inner surface. Further, in the sensor body 1, with respect to the two weight portions 13 arranged in each of the adjacent opening windows 12, one weight portion 13 replaces the other weight portion 13 in a plane along the one surface of the sensor body 1. It is formed in a form rotated by 180 °.

上述の半導体素子Ａは、センサ本体１に設けられた可動電極１５と第１の固定基板２に設けられた固定電極２５との対を４対有しており、可動電極１５と固定電極２５との対ごとに可変容量コンデンサが構成されている。要するに、半導体素子Ａは、重り部１３が振動することにより、対をなす固定電極２５と可動電極１５との対向面積が変化し、可変容量コンデンサの静電容量が変化する。   The semiconductor element A described above has four pairs of the movable electrode 15 provided on the sensor body 1 and the fixed electrode 25 provided on the first fixed substrate 2, and the movable electrode 15, the fixed electrode 25, A variable capacitor is formed for each pair. In short, in the semiconductor element A, when the weight portion 13 vibrates, the facing area between the paired fixed electrode 25 and the movable electrode 15 changes, and the capacitance of the variable capacitor changes.

なお、以下では、説明の便宜上、４個の固定電極２５について、図３における左上の固定電極２５の符号を２５Ａａ、左下の固定電極２５の符号を２５Ａｂ、右上の固定電極２５の符号を２５Ｂａ、右下の固定電極２５の符号を２５Ｂｂとし、２個の可動電極１５について、図３における左側の可動電極１５の符号を１５Ａ、右側の可動電極１５の符号を１５Ｂとして説明する。   In the following, for convenience of explanation, for the four fixed electrodes 25, the reference symbol of the upper left fixed electrode 25 in FIG. 3 is 25Aa, the reference symbol of the lower left fixed electrode 25 is 25Ab, the reference symbol of the upper right fixed electrode 25 is 25Ba, In the description of the lower right fixed electrode 25 as 25Bb, the two movable electrodes 15 will be described with the left movable electrode 15 in FIG. 3 as 15A and the right movable electrode 15 as 15B.

ここにおいて、図３において４つの固定子１６それぞれに形成された４つのパッド１８について、左側から順に符号を１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂとすれば、各パッド１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂは、それぞれ、固定子１６、および第２の固定基板２において固定電極２５と連続一体に形成された金属配線２６（図５参照）を介して固定電極２５Ａａ，２５Ａｂ，２５Ｂａ，２５Ｂｂと電気的に接続されている。ここで、センサ本体１は、各固定子１６における重り部１３側の端部の表面をセンサ本体１の上記一表面よりも後退させてあり（各固定子１６における当該端部のシリコン層１０ｃの厚みを薄くしてあり）、固定子１６における当該端部の表面に、第２の固定基板２の金属配線２６が圧接される連絡用導体部１６ｄ（図４（ａ）および図５参照）が形成されている。また、フレーム部１１に形成されたパッド１８は、可動電極１５Ａ，１５Ｂの両方と電気的に接続されている。   Here, regarding the four pads 18 formed on each of the four stators 16 in FIG. 3, if the reference numerals are 18Aa, 18Ab, 18Ba, 18Bb in order from the left side, the pads 18Aa, 18Ab, 18Ba, 18Bb are respectively The stator 16 and the second fixed substrate 2 are electrically connected to the fixed electrodes 25Aa, 25Ab, 25Ba, and 25Bb through the metal wiring 26 (see FIG. 5) formed integrally with the fixed electrode 25. Yes. Here, the sensor body 1 has the surface of the end portion on the weight 13 side of each stator 16 set back relative to the one surface of the sensor body 1 (the silicon layer 10c at the end portion of each stator 16 The connecting conductor portion 16d (see FIGS. 4A and 5), to which the metal wiring 26 of the second fixed substrate 2 is pressed, is attached to the surface of the end portion of the stator 16. Is formed. Further, the pad 18 formed on the frame portion 11 is electrically connected to both the movable electrodes 15A and 15B.

ここで、半導体素子Ａの基本的な動作例について説明する。   Here, a basic operation example of the semiconductor element A will be described.

いま、半導体素子Ａに加速度がかかっていない状態で、半導体素子Ａに対してｘ軸方向（ｘ軸の正方向）の加速度がかかって各重り部１３が一対の支持ばね部１４，１４を回動軸として回動して各可変容量コンデンサの静電容量が変化する。ここにおいて、半導体素子Ａに加速度がかかっていない状態での各可変容量コンデンサの静電容量をＣ０とし、ｘ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０＋ΔＣ
ＣＢｂ＝Ｃ０−ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢａ−ＣＢｂ）との和は４ΔＣとなる。 Now, in a state where no acceleration is applied to the semiconductor element A, an acceleration in the x-axis direction (the positive direction of the x-axis) is applied to the semiconductor element A, and each weight 13 rotates the pair of support springs 14 and 14. The capacitance of each variable capacitor changes by rotating as a moving shaft. Here, the capacitance of each variable capacitor when the acceleration is not applied to the semiconductor element A is C0, and the change in the capacitance of each variable capacitor when the acceleration in the x-axis direction is applied. ΔC, CAa is the capacitance of the variable capacitor composed of the movable electrode 15A and the fixed electrode 25Aa, CAb is the capacitance of the variable capacitor composed of the movable electrode 15A and the fixed electrode 25Ab, and If the electrostatic capacity of the variable capacitor composed of the fixed electrode 25Ba is CBa, and the electrostatic capacity of the variable capacitor composed of the variable electrode 15B and the fixed electrode 25Bb is CBb,
CAa = C0 + ΔC
CAb = C0−ΔC
CBa = C0 + ΔC
CBb = C0−ΔC
It becomes. Here, the difference between the capacitances of the two variable capacitors on one weight part 13 side (= CAa−CAb) and the difference between the capacitances of the two variable capacitors on the other weight part 13 side. The sum with the value (= CBa−CBb) is 4ΔC.

また、同様に、半導体素子Ａにｚ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０−ΔＣ
ＣＢｂ＝Ｃ０＋ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢｂ−ＣＢａ）との和は４ΔＣとなる。 Similarly, when the acceleration in the z-axis direction is applied to the semiconductor element A, the amount of change in capacitance of each variable capacitor is ΔC, and the variable capacitor composed of the movable electrode 15A and the fixed electrode 25Aa CAa is the capacitance, CAb is the capacitance of the variable capacitor composed of the movable electrode 15A and the fixed electrode 25Ab, CBa is the capacitance of the variable capacitor composed of the variable electrode 15B and the fixed electrode 25Ba, If the electrostatic capacity of the variable capacitor composed of the variable electrode 15B and the fixed electrode 25Bb is CBb,
CAa = C0 + ΔC
CAb = C0−ΔC
CBa = C0−ΔC
CBb = C0 + ΔC
It becomes. Here, the difference between the capacitances of the two variable capacitors on one weight part 13 side (= CAa−CAb) and the difference between the capacitances of the two variable capacitors on the other weight part 13 side. The sum with the value (= CBb−CBa) is 4ΔC.

しかして、｛（ＣＡａ−ＣＡｂ）＋（ＣＢａ−ＣＢｂ）｝の静電容量の変化に基づいて、半導体素子Ａのｘ軸方向に作用した加速度を検出することができ、｛（ＣＡａ−ＣＡｂ）＋（ＣＢｂ−ＣＢａ）｝の静電容量の変化に基づいて、半導体素子Ａのｚ軸方向に作用した加速度を検出することができる。   Thus, based on the change in capacitance of {(CAa−CAb) + (CBa−CBb)}, the acceleration acting in the x-axis direction of the semiconductor element A can be detected, and {(CAa−CAb) Based on the change in capacitance of + (CBb−CBa)}, the acceleration acting on the z-axis direction of the semiconductor element A can be detected.

ここにおいて、本実施形態の半導体デバイスは、半導体素子Ａの出力信号を信号処理する信号処理回路が形成されたＩＣチップＢが、半導体素子Ａとともにパッケージ１０１に収納されている。ＩＣチップＢは、ＡＳＩＣ（Application Specific ＩＣ）であり、シリコン基板を用いて形成されており、裏面全面がシリコーン系樹脂を用いて接着されている。なお、ＩＣチップＢの機能は、半導体素子Ａの機能に応じて適宜設計すればよく、半導体素子Ａと協働するものであればよい。また、ＩＣチップＢは、必ずしも、半導体素子Ａと同一のパッケージ１０１に収納する必要はなく、この場合は、半導体素子Ａの各パッド１８に一端部が接続されるボンディングワイヤＷの他端部をプラスパッケージ本体１０２のリード１１２のインナリード１１２ａに接続すればよい。ただし、ＩＣチップＢを半導体素子Ａと同じパッケージ１０１に収納した場合のほうが、異なるパッケージに収納する場合に比べて、半導体デバイス全体の小型化および低コスト化を図れるとともに加速度の検出精度の向上を図れる。   Here, in the semiconductor device of this embodiment, an IC chip B on which a signal processing circuit for processing an output signal of the semiconductor element A is formed is housed in a package 101 together with the semiconductor element A. The IC chip B is an ASIC (Application Specific IC) and is formed using a silicon substrate, and the entire back surface is bonded using a silicone-based resin. The function of the IC chip B may be designed as appropriate according to the function of the semiconductor element A, and may be any one that cooperates with the semiconductor element A. Further, the IC chip B is not necessarily housed in the same package 101 as the semiconductor element A. In this case, the other end of the bonding wire W whose one end is connected to each pad 18 of the semiconductor element A is connected. What is necessary is just to connect to the inner lead 112a of the lead 112 of the plus package main body 102. However, when the IC chip B is accommodated in the same package 101 as the semiconductor element A, the entire semiconductor device can be reduced in size and cost and the acceleration detection accuracy can be improved as compared with the case where the IC chip B is accommodated in a different package. I can plan.

本実施形態では、ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、半導体素子ＡがＳＯＩ基板１０と２つのガラス基板２０，３０とを用いて形成されており、半導体素子Ａの厚みがＩＣチップＢの厚みに比べて大きくなっているので、上述のプラスチックパッケージ本体１０２の底部において半導体素子Ａを搭載する搭載面１０２ａをＩＣチップＢの搭載部位よりも凹ませてある（したがって、半導体素子Ａを搭載する部位は底部の肉厚が他の部位に比べて薄くなっている）。なお、本実施形態では、プラスチックパッケージ本体１０２の外形を１０ｍｍ×７ｍｍ×３ｍｍの直方体としてあるが、この数値は一例であり、半導体素子ＡやＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。   In the present embodiment, the IC chip B is formed using one silicon substrate, whereas the semiconductor element A is formed using the SOI substrate 10 and the two glass substrates 20 and 30. Since the thickness of the semiconductor element A is larger than the thickness of the IC chip B, the mounting surface 102a on which the semiconductor element A is mounted is recessed from the mounting part of the IC chip B at the bottom of the plastic package body 102 described above. (Therefore, the part where the semiconductor element A is mounted has a lower thickness than the other part). In this embodiment, the outer shape of the plastic package main body 102 is a rectangular parallelepiped of 10 mm × 7 mm × 3 mm. However, this numerical value is an example, and the outer shape of the semiconductor element A and the IC chip B, the number and the pitch of the leads 112, etc. What is necessary is just to set suitably according to.

ところで、半導体素子Ａは、当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤（例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂など）からなる接着部１０４によりプラスチックパッケージ本体１０２に固着されている。ここにおいて、半導体素子Ａは、プラスチックパッケージ本体１０２の底部の搭載面１０２ａ側とは反対側の表面側（上記一表面側）において全てのパッド１８が１辺に沿って配置されており、当該１辺の両端の２箇所と、当該１辺に平行な辺の１箇所（ここでは、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置しており、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の１箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。   By the way, the semiconductor element A has an adhesive (for example, a silicone resin such as a silicone resin having an elastic modulus of 1 MPa or less) at three positions corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the semiconductor element A. ) Is fixed to the plastic package main body 102 by an adhesive portion 104 made up of Here, in the semiconductor element A, all the pads 18 are arranged along one side on the surface side (the one surface side) opposite to the mounting surface 102a side of the bottom portion of the plastic package main body 102. Adhesives 104 are located at the vertices of a virtual triangle having vertices at two locations on both ends of the side and one location (here, the central portion) parallel to the one side, The bonding wire W can be stably bonded to the pad 18. Regarding the position of the bonding portion 104, one portion of the side parallel to the one side is not limited to the central portion, and may be, for example, one of both ends, but the central portion makes the semiconductor element A more stable. The bonding wire W can be stably bonded to each pad 18 while being supported.

以下、半導体素子Ａをプラスチックパッケージ本体１０２に１次実装する際の半導体素子Ａおよびプラスチックパッケージ本体１０２の底部の状態変化について図６に基づいて説明するが、（ａ）〜（ｃ）それぞれにおける上段は概略側面図、下段は概略斜視図である。   Hereinafter, the state change of the bottom part of the semiconductor element A and the plastic package body 102 when the semiconductor element A is primarily mounted on the plastic package body 102 will be described with reference to FIG. 6, but the upper stage in each of (a) to (c). Is a schematic side view, and the lower part is a schematic perspective view.

半導体素子Ａをプラスチックパッケージ本体１０２に１次実装するにあたっては、図６（ａ）に示すようにプラスチックパッケージ本体１０２における半導体素子Ａの搭載面１０２ａ上の３箇所に常温下で接着剤１０４ａをディスペンサなどにより塗布（滴下）してから半導体素子Ａを搭載した後、接着剤１０４ａが硬化するように所定温度（例えば、１５０℃）に加熱すると図６（ｂ）に示すようにプラスチックパッケージ本体１０２が熱変形し、その後、常温になると図６（ｃ）に示すようにプラスチックパッケージ本体１０２が熱変形のない状態に戻ろうとする。ここで、半導体素子Ａはプラスチックパッケージ本体１０２が熱変形した状態で固定されていたが、プラスチックパッケージ本体１０２に対して３箇所のみしか接着部１０４により固着されていないので、常温に戻ったときに温度変化によるプラスチックパッケージ本体１０２側の変形が半導体素子Ａには当該半導体素子Ａの傾きとして伝わり、半導体素子Ａの表面を３点で決定でき、半導体素子Ａが変形して応力が発生するのを防止することができる。プラスチックパッケージ本体１０２が常温に戻ったときに半導体素子Ａは図６（ｃ）の下段の概略斜視図に示すように若干傾くが、高低差がナノメータレベルの傾きであり、特に問題ない。なお、半導体素子Ａとしてチップサイズが１ｍｍ□〜１０ｍｍ□、厚みが０．１ｍｍ〜１ｍｍ程度の場合、接着剤１０４ａはφ２００μｍ〜φ１０００μｍ程度の領域に塗布すればよい。   In the primary mounting of the semiconductor element A on the plastic package body 102, as shown in FIG. 6A, the adhesive 104a is dispensed at three locations on the mounting surface 102a of the semiconductor element A in the plastic package body 102 at room temperature. After the semiconductor element A is mounted after being applied (dropped) or the like, when heated to a predetermined temperature (for example, 150 ° C.) so that the adhesive 104a is cured, the plastic package body 102 is formed as shown in FIG. After the thermal deformation, when the temperature reaches room temperature, the plastic package main body 102 attempts to return to a state without the thermal deformation as shown in FIG. Here, the semiconductor element A is fixed in a state where the plastic package main body 102 is thermally deformed, but only three places are fixed to the plastic package main body 102 by the adhesive portions 104. The deformation on the plastic package body 102 side due to the temperature change is transmitted to the semiconductor element A as the inclination of the semiconductor element A, the surface of the semiconductor element A can be determined at three points, and the semiconductor element A is deformed to generate stress. Can be prevented. When the plastic package body 102 returns to room temperature, the semiconductor element A is slightly tilted as shown in the schematic perspective view of the lower part of FIG. 6C, but the height difference is a nanometer-level tilt, and there is no particular problem. Note that when the chip size of the semiconductor element A is 1 mm □ to 10 mm □ and the thickness is about 0.1 mm to 1 mm, the adhesive 104a may be applied to an area of about φ200 μm to φ1000 μm.

以上説明したプラスチックパッケージ本体１０２への半導体素子Ａの実装構造では、プラスチックパッケージ本体１０２への実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、半導体素子Ａに生じる応力を低減することが可能となる。ここで、半導体素子Ａが上述のような加速度センサチップであれば、半導体素子Ａにおける第２の固定基板２の４つの角部を固着した場合（つまり、４箇所で固着した場合）や半導体素子Ａの第２の固定基板２の周部を全周に亙って固着した場合に比べて、プラスチックパッケージ本体１０２から半導体素子Ａへの応力が支持ばね部１４に作用しにくく安定した精度の高い加速度測定が可能となる。   In the mounting structure of the semiconductor element A on the plastic package body 102 described above, the semiconductor element A can be prevented from being deformed due to a temperature change during mounting on the plastic package body 102, and the like. Can be reduced. Here, if the semiconductor element A is an acceleration sensor chip as described above, the four corners of the second fixed substrate 2 in the semiconductor element A are fixed (that is, fixed at four locations) or the semiconductor element. Compared with the case where the peripheral portion of the second fixed substrate 2 of A is fixed over the entire periphery, the stress from the plastic package body 102 to the semiconductor element A hardly acts on the support spring portion 14 and is stable and highly accurate. Acceleration measurement is possible.

また、本実施形態では、接着剤１０４ａとしてエポキシ樹脂に比べて弾性率の低いシリコーン系樹脂を用いることにより、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達を抑制する（つまり、応力を緩和する）ことができる。   Further, in this embodiment, by using a silicone resin having a lower elastic modulus than the epoxy resin as the adhesive 104a, the transmission of stress from the plastic package body 102 to the semiconductor element A is suppressed (that is, the stress is relieved). can do.

ここにおいて、接着剤１０４ａとして、シリコーン系樹脂に球状のスペーサ（例えば、ガラスやプラスチックにより形成されたスペーサ）が混合されたものを用いれば、半導体素子Ａとプラスチックパッケージ本体１０２との間の所望の間隔（ギャップ長）をスペーサにより確保することが可能となって、半導体素子Ａとプラスチックパッケージ本体１０２との間の接着部１０４の厚み精度の向上が可能となる。   Here, if the adhesive 104a is made of a silicone resin mixed with a spherical spacer (for example, a spacer formed of glass or plastic), a desired gap between the semiconductor element A and the plastic package body 102 is used. The interval (gap length) can be secured by the spacer, and the thickness accuracy of the bonding portion 104 between the semiconductor element A and the plastic package body 102 can be improved.

しかしながら、スペーサが混合されたシリコーン系樹脂をディスペンサで滴下する場合には、ディスペンサのノズルにスペーサが詰まるのを防止するために、当該ノズルの内径によりスペーサの粒径が制限され、当該ノズルの内径よりも粒径が十分に小さなスペーサ（例えば、粒径が６μｍ〜３０μｍ程度のスペーサ）しか用いることができず、数十μｍ以上の粒径のスペーサを混合した樹脂を用いることができない。   However, when the silicone resin mixed with the spacer is dropped by the dispenser, the particle diameter of the spacer is limited by the inner diameter of the nozzle in order to prevent the spacer from clogging the nozzle of the dispenser. Only a spacer having a sufficiently small particle diameter (for example, a spacer having a particle diameter of about 6 μm to 30 μm) can be used, and a resin mixed with spacers having a particle diameter of several tens of μm or more cannot be used.

そこで、本実施形態の半導体デバイスにおけるプラスチックパッケージ本体１０２は、当該プラスチックパッケージ本体１０２の底部において上述の３箇所それぞれに対応する各部位に、上記接着剤１０４ａにより被覆される円錐台状の突起部１０２ｂが連続一体に突設されている（つまり、プラスチックパッケージ本体１０２は、３つの突起部１０２が一体成形されている）。各突起部１０２ｂは、底面の直径を１００μｍ、高さを１００μｍに設定してある（アスペクト比＝１００／１００＝１）が、この数値は一例であって、これに限らず、例えば、底面の直径が１００μｍ、高さが２００μｍというように、より高アスペクト比（アスペクト比＝２００／１００＝２）の形状とすることも可能である。ここで、突起部１０２ｂの形状はプラスチックパッケージ本体１０２の成形用の金型で制御することができる。しかして、プラスチックパッケージ本体１０２の底部と半導体素子Ａとの所望の間隔を容易に確保することが可能となるとともに、球状のスペーサを混合した接着剤を用いる場合に比べて当該間隔の設定の自由度が高くなり、半導体素子Ａとプラスチックパッケージ本体１０２との間のギャップ長を大きくすることができ、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達抑制効果も大きくなる。   Therefore, the plastic package main body 102 in the semiconductor device of the present embodiment has a truncated cone-shaped protrusion 102b that is covered with the adhesive 104a at each portion corresponding to each of the above-mentioned three locations on the bottom of the plastic package main body 102. Are projected integrally (that is, the plastic package main body 102 is integrally formed with three protrusions 102). Each protrusion 102b has a bottom diameter of 100 μm and a height of 100 μm (aspect ratio = 100/100 = 1), but this value is only an example. A shape having a higher aspect ratio (aspect ratio = 200/100 = 2) such as a diameter of 100 μm and a height of 200 μm is also possible. Here, the shape of the protrusion 102 b can be controlled by a molding die for the plastic package main body 102. Thus, it is possible to easily secure a desired distance between the bottom of the plastic package body 102 and the semiconductor element A and to set the distance more freely than when using an adhesive mixed with a spherical spacer. Thus, the gap length between the semiconductor element A and the plastic package body 102 can be increased, and the effect of suppressing the transmission of stress from the plastic package body 102 to the semiconductor element A is also increased.

また、本実施形態における半導体素子Ａの実装構造によれば、各接着部１０４が半導体素子Ａの外周部に位置しているので、各接着部１０４が半導体素子Ａの外周部よりも内側に位置している場合に比べて、半導体素子Ａを安定して固定することができる。   In addition, according to the mounting structure of the semiconductor element A in the present embodiment, since each bonding portion 104 is located on the outer peripheral portion of the semiconductor element A, each bonding portion 104 is positioned on the inner side of the outer peripheral portion of the semiconductor element A. The semiconductor element A can be stably fixed as compared with the case where the above is performed.

ところで、半導体素子Ａは、上述のように当該半導体素子Ａの１辺に沿ってパッド１８が配列されているので、図７（ｂ）に示すように、接着部１０４が当該１辺の中央部と、当該１辺に平行な他の１辺の両端との３箇所に接着部１０３が位置している場合、ワイヤボンディング工程において、キャピラリなどの接合冶具（ツール）ＫＰを用い超音波を利用したワイヤボンディングを行う際に、半導体素子Ａが傾斜・振動してボンディングワイヤの接合を安定して行えないことがある。   Incidentally, in the semiconductor element A, since the pads 18 are arranged along one side of the semiconductor element A as described above, as shown in FIG. 7B, the bonding portion 104 is a central portion of the one side. When the bonding portion 103 is located at three locations with both ends of the other side parallel to the one side, ultrasonic waves are used in the wire bonding process using a bonding tool (tool) KP such as a capillary. When wire bonding is performed, the semiconductor element A may be inclined and vibrated, and bonding wires may not be stably bonded.

これに対して、本実施形態では、図７（ａ）に示すように、半導体素子Ａにおいてパッド１８の配列方向に平行で且つパッド１８に近い１辺両端の２箇所と、当該１辺に平行な辺の中央部の１箇所との３箇所に接着部１０４が位置しているので、前記半導体素子の各パッドにボンディングワイヤを、超音波を利用するワイヤボンディング技術（超音波併用熱圧着ワイヤボンディング、超音波ワイヤボンディングなど）により安定してボンディングすることができる。なお、図７（ａ）中の下向きの矢印は、荷重および超音波の印加方向を示している。   On the other hand, in the present embodiment, as shown in FIG. 7A, in the semiconductor element A, two locations at both ends of one side that are parallel to the arrangement direction of the pads 18 and close to the pads 18 are parallel to the one side. Since the bonding portion 104 is located at three locations, one at the central portion of each side, a bonding wire is used for each pad of the semiconductor element, and a wire bonding technology using ultrasonic waves (a thermocompression bonding wire bonding using ultrasonic waves). , Ultrasonic wire bonding, etc.). In addition, the downward arrow in Fig.7 (a) has shown the application direction of a load and an ultrasonic wave.

また、本実施形態の半導体デバイスは、半導体素子Ａのパッド１８におけるボンディングワイヤＷの接合部を局所的に覆う樹脂（例えば、エポキシ樹脂など）からなる保護部（図示せず）が設けられているので、半導体素子Ａ全体に応力がかかるのを防止しつつ、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めることができる。（つまり、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めながらも、半導体素子ＡおよびボンディングワイヤＷを樹脂により封止する場合に比べて半導体素子Ａにかかる応力を低減できる。   Further, the semiconductor device of the present embodiment is provided with a protective portion (not shown) made of a resin (for example, epoxy resin) that locally covers the bonding portion of the bonding wire W in the pad 18 of the semiconductor element A. Therefore, it is possible to improve the reliability of the joint portion between the pad 18 of the semiconductor element A and the bonding wire W while preventing stress from being applied to the entire semiconductor element A. (In other words, the stress applied to the semiconductor element A is reduced as compared with the case where the semiconductor element A and the bonding wire W are sealed with resin, while improving the reliability of the joint between the pad 18 of the semiconductor element A and the bonding wire W. it can.

また、本実施形態の半導体デバイスでは、図８（ｂ）に示すように、各接着部１０４の接着剤１０４ａ（図６参照）の一部が半導体素子Ａの側面まで這い上がるようにしてあるので、図８（ａ）に示すように接着部１０４が半導体素子Ａの底面のみに接着されている場合に比べて、横方向の力に対する接着部１０４の耐性を高めることができる。   Further, in the semiconductor device of this embodiment, as shown in FIG. 8B, a part of the adhesive 104 a (see FIG. 6) of each adhesive portion 104 crawls up to the side surface of the semiconductor element A. As shown in FIG. 8A, compared with the case where the bonding portion 104 is bonded only to the bottom surface of the semiconductor element A, the resistance of the bonding portion 104 to the lateral force can be increased.

ところで、上述のパッケージ１０１は、リード１１２のアウタリード１１２ｂがプラスチックパッケージ本体１０２の２つの外側面から導出されガルウィング形状に形成されている。しかして、本実施形態の半導体デバイスでは、配線基板への２次実装後において、配線基板との接合部の外観検査を容易に行うことができる。   By the way, in the package 101 described above, the outer leads 112b of the leads 112 are led out from the two outer surfaces of the plastic package body 102 and formed in a gull wing shape. Therefore, in the semiconductor device of the present embodiment, after the secondary mounting on the wiring board, the appearance inspection of the joint portion with the wiring board can be easily performed.

プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用しているが、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。   The material of the plastic package main body 102 is a kind of thermoplastic resin and employs liquid crystalline polyester (LCP) having a very low oxygen and water vapor transmission rate, but is not limited to LCP. For example, polyphenylene sulfite is used. (PPS), polybisamidotriazole (PBT) and the like may be employed.

また、各リード１１２の材料、つまり、各リード１１２の基礎となるリードフレームの材料としては、リードフレーム材料として用いられる銅合金の中でもばね性の高いりん青銅を採用している。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成してある。本実施形態の半導体デバイスでは、パッケージ１０２の各リード１１２に、上述のめっき膜が設けられているので、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスパッケージ本体１０２は、リード１１２が同時一体に成形されているが、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは密着性が低いので、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止してある。   Further, as the material of each lead 112, that is, the material of the lead frame that is the basis of each lead 112, phosphor bronze having a high spring property among the copper alloys used as the lead frame material is employed. Here, a lead frame made of phosphor bronze and having a thickness of 0.2 mm is used as the lead frame, and a laminated film of a Ni film having a thickness of 2 μm to 4 μm and an Au film having a thickness of 0.2 μm to 0.3 μm. A plating film made of is formed by an electrolytic plating method. In the semiconductor device of the present embodiment, since the above-described plating film is provided on each lead 112 of the package 102, both the bonding reliability of wire bonding and the soldering reliability can be achieved. Further, in the plus package main body 102 of the thermoplastic resin molded product, the leads 112 are formed integrally at the same time. However, the plastic package main body 102 formed of LCP which is a thermoplastic resin and the Au film of the lead 112 are in close contact with each other. Therefore, each lead 112 is prevented from falling off by providing a punch hole in a portion embedded in the plastic package main body 102 in the above-described lead frame.

また、本実施形態の半導体デバイスは、プラスチックパッケージ本体１０２の内側で各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１０２における上記露出部位の周部を覆う非透湿性の樹脂（例えば、アミン系エポキシ樹脂などのエポキシ系樹脂）からなる樹脂被覆部１１６が設けられている。ここで、樹脂被覆部１１６は、ワイヤボンディング工程の後でディスペンサを用いて上記非透湿性の樹脂を塗布し、硬化させることで、気密性を向上させている。なお、上記非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。   In addition, the semiconductor device of this embodiment includes a non-moisture permeable resin (for example, an amine) that covers the exposed portion of the inner lead 112a in each lead 112 and the periphery of the exposed portion in the plastic package body 102 inside the plastic package body 102. A resin coating 116 made of an epoxy resin such as an epoxy resin is provided. Here, the resin coating portion 116 improves the airtightness by applying the non-moisture permeable resin using a dispenser after the wire bonding step and curing the resin. Ceramics may be used instead of the non-moisture permeable resin, and when ceramics are used, they may be sprayed locally using a technique such as plasma spraying.

しかして、本実施形態の半導体デバイスでは、各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１１２における上記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部１１６が設けられているので、半導体素子Ａに樹脂による応力をかけずに、各リード１１２とプラスチックパッケージ本体１０２との界面を通してパッケージ１０１内へ外部からの水分やガス（例えば、水蒸気など）が侵入するのを防止することができる。   Therefore, in the semiconductor device of this embodiment, the resin coating portion 116 made of a non-moisture permeable resin is provided to cover the exposed portion of the inner lead 112a in each lead 112 and the peripheral portion of the exposed portion in the plastic package body 112. Therefore, it is possible to prevent moisture and gas (for example, water vapor) from entering the package 101 through the interface between each lead 112 and the plastic package body 102 without applying stress due to the resin to the semiconductor element A. be able to.

また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いている。また、ボンディングワイヤＷを構成するＡｕワイヤとしては直径が２５μｍのものを採用しているが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。   Further, as the bonding wire W, an Au wire having higher corrosion resistance than the Al wire is used. Further, the Au wire constituting the bonding wire W is 25 μm in diameter, but is not limited thereto, and may be appropriately selected from, for example, Au wires having a diameter of 20 μm to 50 μm.

また、パッケージ蓋１０３は、金属（例えば、ステンレス鋼など）により形成されている。しかして、プラスチックパッケージ本体１０２が熱可塑性樹脂により形成されるとともに、パッケージ蓋１０３が金属により形成されているので、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを融着により接合することができる。ここにおいて、本実施形態の半導体デバイスでは、プラスチックパッケージ本体１０２とパッケージ蓋１０３とが融着により接合されており、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを接着剤により接合してある場合に比べて、パッケージ１０１の気密性を高くすることができる。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。   Further, the package lid 103 is made of metal (for example, stainless steel). Since the plastic package main body 102 is formed of a thermoplastic resin and the package lid 103 is formed of metal, the plastic package main body 102 and the package lid 103 can be joined by fusion bonding. Here, in the semiconductor device of this embodiment, the plastic package body 102 and the package lid 103 are joined by fusion bonding, as compared with the case where the plastic package body 102 and the package lid 103 are joined by an adhesive. The airtightness of the package 101 can be increased. Note that a notation 113 indicating a product name, a manufacturing date and the like is formed in an appropriate part of the package lid 103 by a laser marking technique.

プラスチックパッケージ本体１０２とパッケージ蓋１０３とが融着により接合するには、例えば、図９に示すように、パッケージ蓋１０３の周部がプラスチックパッケージ本体１０２の上記一面に形成された段差部に載置されるようにパッケージ蓋１０３をプラスチックパッケージ本体１０２に嵌め込んでから、レーザビームＬＢを照射して加熱し融着させればよい。なお、パッケージ蓋１０３が未着色のＬＣＰなどにより形成されている場合には、パッケージ蓋１０３とプラスチックパッケージ本体１０２との界面も加熱することができ、より広い面積を融着することができる。   In order to join the plastic package body 102 and the package lid 103 by fusion, for example, as shown in FIG. 9, the peripheral portion of the package lid 103 is placed on the stepped portion formed on the one surface of the plastic package body 102. As described above, after the package lid 103 is fitted into the plastic package main body 102, the laser beam LB is irradiated and heated to be fused. In the case where the package lid 103 is formed of uncolored LCP or the like, the interface between the package lid 103 and the plastic package body 102 can also be heated, and a wider area can be fused.

また、図１０に示すように、ヒータツールＨＴにより保持したパッケージ蓋１０３をプラスチックパッケージ本体１０２の材料（ここでは、ＬＣＰ）の融点以上の所定温度（例えば、４００℃程度）に加熱した状態で、プラスチックパッケージ本体１０２に押し付けることで融着させるようにしてもよい。   Further, as shown in FIG. 10, in a state where the package lid 103 held by the heater tool HT is heated to a predetermined temperature (for example, about 400 ° C.) equal to or higher than the melting point of the material of the plastic package body 102 (here, LCP). You may make it fuse | melt by pressing on the plastic package main body 102. FIG.

本実施形態の半導体デバイスの製造にあたっては、半導体素子ＡおよびＩＣチップＢをプラスチックパッケージ本体１０２に接着固定するダイボンディング工程を行ってから、半導体素子ＡとＩＣチップＢとの間、ＩＣチップＢとインナリード１１２ａとの間、それぞれをボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行い、その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋１０３をプラスチックパッケージ本体１０２に接合するシーリング工程を行えばよい。   In manufacturing the semiconductor device of the present embodiment, a die bonding process for bonding and fixing the semiconductor element A and the IC chip B to the plastic package body 102 is performed, and then between the semiconductor element A and the IC chip B, A wire bonding step of electrically connecting the inner leads 112a to each other via bonding wires W is performed, and then a resin coating portion forming step of forming the resin coating portion 116 is performed. A sealing process for bonding to the plastic package body 102 may be performed.

以上説明した本実施形態の半導体デバイスによれば、一面が開放された箱状に形成されるとともに半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２を備え、半導体素子Ａが当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤からなる接着部１０４によりプラスチックパッケージ本体１０２の底部に固着されているので、半導体素子Ａのプラスチックパッケージ本体１０２への１次実装時、パッケージ１０１の配線基板への２次実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、低コストでパッケージ１０１内の半導体素子Ａに生じる応力を低減することが可能となり、しかも、プラスチックパッケージ本体１０２がリード１１２を一体に有しているので、配線基板との接合部に温度サイクルに起因したクラックが発生するのを抑制でき、信頼性を向上可能となる。   According to the semiconductor device of the present embodiment described above, the outer leads 112b of the plurality of leads 112 that are formed in a box shape with one surface open and are electrically connected to the semiconductor element A are hollow from the outer surface. The plastic package main body 102 is provided, and the bottom of the plastic package main body 102 is formed by an adhesive portion 104 made of an adhesive at three locations corresponding to the three vertices of the virtual triangle defined by the semiconductor element A based on the outer peripheral shape of the semiconductor element A. The semiconductor element A is prevented from being deformed due to temperature changes such as when the semiconductor element A is first mounted on the plastic package body 102 and when the package 101 is secondarily mounted on the wiring board. The stress generated in the semiconductor element A in the package 101 can be reduced at a low cost. Ri, moreover, since the plastic package body 102 has a lead 112 together, cracks due to thermal cycle at the junction of the wiring board can be prevented from occurring, thereby enabling improved reliability.

上述の実施形態では、半導体素子Ａとして、ＭＥＭＳチップの一例として静電容量型の加速度センサチップを例示したが、半導体素子Ａは、静電容量型の半導体加速度センサチップに限らず、例えば、ピエゾ抵抗型の加速度センサチップやジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサなどや、ＩＣチップなどにも適用できる。   In the above-described embodiment, the capacitance type acceleration sensor chip is illustrated as an example of the MEMS chip as the semiconductor element A. However, the semiconductor element A is not limited to the capacitance type semiconductor acceleration sensor chip. It can also be applied to resistance-type acceleration sensor chips, gyro sensors, microactuators, microrelays, infrared sensors, and IC chips.

Ａ 半導体素子
１０１ パッケージ
１０２ プラスチックパッケージ本体
１０２ａ 搭載面
１０２ｂ 突起部
１０３ パッケージ蓋
１０４ 接着部
１１２ リード
１１２ａ インナリード
１１２ｂ アウタリード
１１６ 樹脂被覆部 A Semiconductor element 101 Package 102 Plastic package body 102a Mounting surface 102b Protruding part 103 Package lid 104 Adhesive part 112 Lead 112a Inner lead 112b Outer lead 116 Resin coating part

Claims (7)

半導体素子と、当該半導体素子が収納された表面実装型のパッケージとを備え、パッケージは、一面が開放された箱状に形成されるとともに半導体素子に電気的に接続される複数のリードのアウタリードが外側面から導出された中空のプラスチックパッケージ本体と、プラスチックパッケージ本体の前記一面を閉塞する形でプラスチックパッケージ本体に気密的に接合されるパッケージ蓋とで構成され、半導体素子の外周形状が矩形状であり、半導体素子が当該半導体素子の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤からなる接着部によりプラスチックパッケージ本体の底部に固着されてなることを特徴とする半導体デバイス。   A semiconductor element and a surface-mount package in which the semiconductor element is accommodated, and the package is formed in a box shape with one side open and an outer lead of a plurality of leads electrically connected to the semiconductor element A hollow plastic package body led out from the outer surface and a package lid hermetically bonded to the plastic package body so as to close the one surface of the plastic package body. The outer peripheral shape of the semiconductor element is rectangular. And the semiconductor element is fixed to the bottom of the plastic package body at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the semiconductor element by an adhesive portion made of an adhesive. Semiconductor device. 前記プラスチックパッケージ本体は、前記底部において前記３箇所それぞれに対応する各部位に、前記接着剤により被覆される突起部が連続一体に突設されてなることを特徴とする請求項１記載の半導体デバイス。   2. The semiconductor device according to claim 1, wherein the plastic package main body has protrusions that are covered with the adhesive continuously and integrally formed at portions corresponding to the three locations on the bottom. . 前記接着剤は、シリコーン系樹脂であることを特徴とする請求項１または請求項２記載の半導体デバイス。   The semiconductor device according to claim 1, wherein the adhesive is a silicone-based resin. 前記半導体素子は、前記セラミックパッケージ本体の前記底部側とは反対側の表面側において全てのパッドが１辺に沿って配置されており、当該１辺の両端の２箇所と、当該１辺に平行な辺の１箇所との３箇所に前記接着部が位置していることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体デバイス。   In the semiconductor element, all pads are arranged along one side on the surface side opposite to the bottom side of the ceramic package body, and two places at both ends of the one side are parallel to the one side. 4. The semiconductor device according to claim 1, wherein the bonding portion is located at three locations including one location on a long side. 5. 前記プラスチックパッケージ本体が熱可塑性樹脂により形成されるとともに、前記パッケージ蓋が金属により形成され、前記プラスチックパッケージ本体と前記パッケージ蓋とは融着により接合されてなることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体デバイス。   The plastic package body is formed of a thermoplastic resin, the package lid is formed of metal, and the plastic package body and the package lid are joined by fusion bonding. Item 5. The semiconductor device according to any one of Item 4. 前記プラスチックパッケージ本体の内側で前記各リードにおけるインナリードの露出部位および前記プラスチックパッケージ本体における前記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部が設けられてなることを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体デバイス。   A resin coating portion made of a non-moisture permeable resin is provided inside the plastic package body to cover an exposed portion of the inner lead in each lead and a peripheral portion of the exposed portion in the plastic package body. The semiconductor device according to claim 1. 前記半導体素子の前記パッドにおけるボンディングワイヤの接合部を局所的に覆う樹脂からなる保護部が設けられてなることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体デバイス。   7. The semiconductor device according to claim 1, further comprising: a protective portion made of a resin that locally covers a bonding portion of a bonding wire in the pad of the semiconductor element.
JP2009123399A 2009-05-21 2009-05-21 Semiconductor device Expired - Fee Related JP5346241B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009123399A JP5346241B2 (en) 2009-05-21 2009-05-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123399A JP5346241B2 (en) 2009-05-21 2009-05-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2010272696A true JP2010272696A (en) 2010-12-02
JP5346241B2 JP5346241B2 (en) 2013-11-20

Family

ID=43420490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123399A Expired - Fee Related JP5346241B2 (en) 2009-05-21 2009-05-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5346241B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6263449A (en) * 1986-08-01 1987-03-20 Hitachi Ltd Manufacture of semiconductor device
JPH10253654A (en) * 1997-03-11 1998-09-25 Fujitsu Ten Ltd Acceleration sensor packaging structure
JPH10289962A (en) * 1997-02-17 1998-10-27 Denso Corp Manufacture of electronic circuit device
JPH11265956A (en) * 1998-01-23 1999-09-28 Hewlett Packard Co <Hp> Cavity package
JP2006332686A (en) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd Solid-state imaging device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6263449A (en) * 1986-08-01 1987-03-20 Hitachi Ltd Manufacture of semiconductor device
JPH10289962A (en) * 1997-02-17 1998-10-27 Denso Corp Manufacture of electronic circuit device
JPH10253654A (en) * 1997-03-11 1998-09-25 Fujitsu Ten Ltd Acceleration sensor packaging structure
JPH11265956A (en) * 1998-01-23 1999-09-28 Hewlett Packard Co <Hp> Cavity package
JP2006332686A (en) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd Solid-state imaging device

Also Published As

Publication number Publication date
JP5346241B2 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
US7615835B2 (en) Package for semiconductor acceleration sensor
JP2019105647A (en) Mems pressure sensor and mems inertial sensor integration structure
US20070044557A1 (en) Package structure for an acceleration sensor
WO2010134181A1 (en) Structure having chip mounted thereon and module provided with the structure
JP2005538551A (en) Microchip having stress relief means
KR101953455B1 (en) Pressure sensor
JP4578087B2 (en) Acceleration sensor
JP2004333133A (en) Inertial force sensor
JP2011180146A (en) Semiconductor device
WO2012102291A1 (en) Glass-embedded silicon substrate and method for manufacturing same
JP5346241B2 (en) Semiconductor device
US20040263186A1 (en) Capacitance type dynamic quantity sensor
JP5982889B2 (en) Physical quantity sensor module and electronic device
JP5712755B2 (en) Acceleration detector, acceleration detection device, and electronic apparatus
JP5742170B2 (en) MEMS device, manufacturing method thereof, and semiconductor device having the same
JP2006145410A (en) Structure for mounting physical quantity sensor
JP5838694B2 (en) Physical quantity detector, physical quantity detection device, and electronic apparatus
JP2008185369A (en) Angular velocity sensor, its manufacturing method, electronic apparatus, and circuit board
JP6457345B2 (en) Electronic component mounting package and electronic device
JP2013036829A (en) Silicone embedded glass substrate and manufacturing method therefor, silicone embedded glass multilayer substrate and manufacturing method therefor, and electrostatic acceleration sensor
JP2012242344A (en) Acceleration detector, acceleration detection device and electronic apparatus
JP2011204950A (en) Metal embedded glass substrate and method of manufacturing the same, and mems device
JP7345404B2 (en) MEMS device
JP5293579B2 (en) Electronic component package, electronic component device, and method of manufacturing electronic component package
JP2009266898A (en) Semiconductor element mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130816

R150 Certificate of patent or registration of utility model

Ref document number: 5346241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees