JPH11261226A - Ceramic multilayered wiring board - Google Patents

Ceramic multilayered wiring board

Info

Publication number
JPH11261226A
JPH11261226A JP8030398A JP8030398A JPH11261226A JP H11261226 A JPH11261226 A JP H11261226A JP 8030398 A JP8030398 A JP 8030398A JP 8030398 A JP8030398 A JP 8030398A JP H11261226 A JPH11261226 A JP H11261226A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring board
internal wiring
layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8030398A
Other languages
Japanese (ja)
Inventor
Toshiyuki Shimizu
俊之 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP8030398A priority Critical patent/JPH11261226A/en
Publication of JPH11261226A publication Critical patent/JPH11261226A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic multilayered wiring board which can prevent the occurrence of defective connection between an inner wiring layer and a via hole caused by the worse printability, etc., of the end section of an unbaked inner wiring layer. SOLUTION: The end sections 8a of an inner wiring layer 8 which connects the end faces 7a of the via holes 7 of upper and lower ceramic layers 2 to each other are protruded from the via hole 7 by about 20 μm. Consequently, the reliability of the electrical connection between the inner wiring layer 8 and the via hole 7 can be improved, because the layer 8 can be connected to the via hole 7 before the via hole 7 is baked by not using the end sections 8a of the wiring layer 8 having worse printability against conductor paste, but the sections of the layer 8 on the inside of the end sections 8a at the time of manufacturing an unbaked wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ICパッケージな
どに使用されるセラミック多層配線基板に関し、詳しく
は複数のグリーンシートを積層、圧着して未焼成配線基
板とし、これを焼成することで製造されるセラミック多
層配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic multilayer wiring board used for an IC package or the like, and more particularly, to a green wiring board formed by laminating and pressing a plurality of green sheets, and firing the green board. A ceramic multilayer wiring board.

【0002】[0002]

【従来の技術】図5は、このようなセラミック多層配線
基板(以下、配線基板若しくは単に基板ともいう)の1
例を示す一部破断側面図及び部分拡大断面図である。同
図に示されるように、この種のセラミック多層配線基板
1は、複数のセラミック層2を積層した構造を成し、そ
の表面(上面)3には図示しない半導体素子などの電子
部品チップとの接続用端子4を多数備えており、裏面5
には図示しないマザーボードとの接続用端子6を多数備
えている。そして、基板1の内部には、基板表面3に対
し垂直に多数のビア(導体)7を備えていると共に該ビ
ア7の端面相互を接続する内部配線層8を備えており、
これらを介して表面3の端子4から裏面5の端子6へ連
なるように回路網が形成されている。
2. Description of the Related Art FIG. 5 shows one such ceramic multilayer wiring board (hereinafter also referred to as a wiring board or simply a board).
It is a partially broken side view and a partially enlarged sectional view showing an example. As shown in FIG. 1, this type of ceramic multilayer wiring board 1 has a structure in which a plurality of ceramic layers 2 are laminated, and a surface (upper surface) 3 of the ceramic multilayer wiring board 1 is connected to an electronic component chip such as a semiconductor element (not shown). A large number of connection terminals 4 are provided,
Are provided with a number of terminals 6 for connection to a motherboard (not shown). Further, inside the substrate 1, there are provided a large number of vias (conductors) 7 perpendicular to the substrate surface 3 and an internal wiring layer 8 for connecting the end faces of the vias 7 to each other.
A circuit network is formed so as to continue from the terminal 4 on the front surface 3 to the terminal 6 on the rear surface 5 via these.

【0003】ところで、この種の配線基板1をなす焼成
前の未焼成配線基板は、グリーンシート(以下、単にシ
ートともいう)に、パンチングなどによって通常平面円
形のビアホール(スルーホール)といわれる貫通孔をあ
け、このビアホールに例えばW(タングステン)、Mo
(モリブデン)等を主成分とするメタライズペースト若
しくはメタライズインク(以下、導体ペーストともい
う)を充填し、さらにシート面に内部配線層用の導体ペ
ーストをスクリーン印刷(以下、単に印刷ともいう)
し、こうして未焼成ビアや未焼成配線層の形成されたグ
リーンシートを積層、圧着することで製造される。
[0003] By the way, the unsintered wiring board before firing, which constitutes this kind of wiring board 1, is formed in a green sheet (hereinafter, also simply referred to as a sheet) by punching or the like. Then, for example, W (tungsten), Mo
A metallized paste or metallized ink (hereinafter, also referred to as a conductor paste) mainly containing (molybdenum) or the like is filled, and a conductor paste for an internal wiring layer is screen-printed on a sheet surface (hereinafter, also simply referred to as print).
Then, the green sheets on which the unfired vias and the unfired wiring layers are formed are laminated and pressed to manufacture.

【0004】このようなグリーンシートにおける導体ペ
ーストよりなる未焼成配線層は、シート面の未焼成ビア
の端面上から所定範囲、すなわち該シートの上に積層さ
れるグリーンシートの未焼成ビアの端面とが接続される
位置まで印刷、形成される。そして、未焼成内部配線層
の端部(先端)は、接続する未焼成ビアの端面(輪郭)
にちょうど重なるように同端面と略同じ半径の略半円弧
状に形成されていた。しかして、このようなグリーンシ
ートを積層、圧着することで、未焼成ビアの相互が未焼
成内部配線層にて接続された未焼成配線基板(いわゆる
大判)となり、これを焼成した後分割することで図5に
示される配線基板1となり、図5,6に示されるように
内部配線層8がその端部8aでもってビア7相互を接続
するように設定されている。
The unsintered wiring layer made of the conductive paste in such a green sheet has a predetermined range from the end surface of the unsintered via on the sheet surface, that is, the end surface of the unsintered via of the green sheet laminated on the sheet. Are printed and formed up to the position where is connected. The end (tip) of the unsintered internal wiring layer is the end face (outline) of the unsintered via to be connected.
It was formed in a substantially semi-circular shape having the same radius as that of the end face so as to overlap the same. By stacking and pressing such green sheets, the unsintered via becomes an unsintered wiring board (so-called large size) connected by an unsintered internal wiring layer. 5, the internal wiring layer 8 is set so as to connect the vias 7 to each other at the end 8a as shown in FIGS.

【0005】[0005]

【発明が解決しようとする課題】ところが、従来、こう
して形成された配線基板1においては、セラミック層に
沿って形成される内部配線層8の端部8aと、ビア7の
端面との接続部に原因不明の断線(接続不良)が発生す
ることがあった。そこで本願発明者は多数のサンプルを
つくり、種々の試験や分析等を繰返すことでその原因が
次のようであることを知った。
However, conventionally, in the wiring board 1 thus formed, the connection between the end 8a of the internal wiring layer 8 formed along the ceramic layer and the end of the via 7 is formed. An unknown disconnection (poor connection) sometimes occurred. Then, the inventor of the present application made many samples and repeated various tests and analyzes to find out that the cause is as follows.

【0006】すなわち、図7に示したように、グリーン
シート22に未焼成内部配線層(導体ペースト)28を
スクリーン印刷する際には、未焼成内部配線層28の両
端部28a近傍において導体ペーストが薄くなりがちで
あり、或いはかすれがちであるなど、その印刷性(導体
ペーストの接着性ないし塗布性)が悪くなる傾向があ
る。これは、未焼成内部配線層28の印刷用のマスクの
開口が例えば0.1mm程度と狭く細長いため、その開
口端の近傍で導体ペーストの吐出性が低下するためと考
えられる。したがって、こうした未焼成内部配線層28
が印刷されたグリーンシート22は積層後、圧着される
とはいえ、その両端部28aの印刷性の悪さに基づき、
実際には図5(拡大図)に示したように具合良くは接合
されず、図8に示したようにシート22の圧着後におい
ても各未焼成ビア27の端面と未焼成内部配線層28の
端部28aとの接続が不完全となりやすい。しかして、
このように接続に不完全さのある未焼成配線基板を焼成
して得られた配線基板のために接続不良が発生し、或い
は接続の信頼性が低下するのである。
That is, as shown in FIG. 7, when the unsintered internal wiring layer (conductor paste) 28 is screen-printed on the green sheet 22, the conductive paste is applied near both ends 28a of the unsintered internal wiring layer 28. The printability (adhesion or applicability of the conductive paste) tends to be poor, for example, it tends to be thin or faint. This is probably because the opening of the printing mask of the unsintered internal wiring layer 28 is narrow and elongated, for example, about 0.1 mm, so that the dischargeability of the conductive paste is reduced near the opening end. Therefore, such unsintered internal wiring layer 28
Although the printed green sheet 22 is pressed after lamination, it is based on poor printability of both end portions 28a.
Actually, as shown in FIG. 5 (enlarged view), the bonding is not performed well, and as shown in FIG. 8, even after the sheet 22 is pressed, the end face of each unfired via 27 and the unfired internal wiring layer 28 The connection with the end 28a tends to be incomplete. Then
The wiring board obtained by firing the unsintered wiring board having imperfect connections as described above may cause connection failures or reduce the reliability of the connection.

【0007】そして、このような問題は、厚さが80μ
m以下、例えば40〜50μm程度と薄いグリーンシー
トからなる配線基板において発生しやすい。というの
は、このように薄いシートでは、通常厚さ(100〜5
00μm)のシートと異なり、積層接着用にアルコール
を含有するためと考えられるが、基本的に導体ペースト
の印刷性が悪い。その上にその薄さのために、内部配線
層用の導体ペーストの厚みも8〜15μm程度と通常厚
さのグリーンシートのそれ(20μm以上)の半分程度
以下といった極薄に印刷しないといけない。こうしたこ
とから、このような薄いグリーンシートを積層してなる
未焼成配線基板ではとくにその未焼成内部配線層の端部
でビアとの接続が不完全となりやすい。
[0007] Such a problem arises when the thickness is 80 μm.
m or less, for example, about 40 to 50 μm. This is because such a thin sheet usually has a thickness (100 to 5).
Unlike the sheet of (00 μm), it is considered to contain alcohol for laminating and bonding, but the printability of the conductor paste is basically poor. On top of that, due to its thinness, the thickness of the conductor paste for the internal wiring layer has to be about 8 to 15 μm, which must be printed as extremely thin as about half or less of that of a normal green sheet (20 μm or more). For this reason, in the unfired wiring board formed by laminating such thin green sheets, the connection with the via tends to be incomplete particularly at the end of the unfired internal wiring layer.

【0008】また、このような各グリーンシートの製造
においては、その厚さにかかわらず、未焼成内部配線層
用などの導体ペーストの印刷位置に印刷ずれ(誤差)が
発生する。このような印刷ずれは基本的に僅かであるが
シートが薄いほど発生し易い。とくに、グリーンシート
の厚さが50μm程度と極薄のものにおいてその傾向が
強い。というのは、このような極薄のグリーンシートは
極薄のために枠体(フレーム)に取り付けて取り扱うこ
とは困難であり、またその薄さのために伸縮し易く、ま
た皺がはいりやすいためである。さらにこのようなグリ
ーンシートを積層、圧着する際においても同様の理由か
ら位置ずれが発生する。このように、未焼成内部配線層
のとくに端部の印刷性の悪さは、こうした誤差とも相俟
って焼成後の配線基板の電気的接続の信頼性に大きな影
響を与えていた。
Further, in the production of such green sheets, a printing shift (error) occurs at a printing position of the conductive paste for the unfired internal wiring layer or the like regardless of the thickness. Although such printing deviation is basically slight, it is more likely to occur as the sheet becomes thinner. This tendency is particularly strong in a very thin green sheet having a thickness of about 50 μm. This is because such an ultra-thin green sheet is extremely thin, so it is difficult to handle it by attaching it to a frame (frame), and because of its thinness, it is easy to expand and contract, and it is easy for wrinkles to enter. It is. Further, when such green sheets are laminated and pressure-bonded, misregistration occurs for the same reason. As described above, poor printability of the unfired internal wiring layer, particularly at the ends, in combination with such errors, has had a great effect on the reliability of electrical connection of the fired wiring board.

【0009】本発明は、こうした問題点等を解決するた
めになされたもので、その目的とするところは、未焼成
配線基板の製造における未焼成内部配線層の端部の印刷
性の悪さなどに起因する、内部配線層とビアとの接続不
良を防止できるセラミック多層配線基板を提供すること
にある。
The present invention has been made in order to solve such problems and the like, and an object of the present invention is to reduce the printability at the end of the unsintered internal wiring layer in the manufacture of the unsintered wiring board. An object of the present invention is to provide a ceramic multilayer wiring board that can prevent poor connection between an internal wiring layer and a via due to the above.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のセラミック多層配線基板は、上下のセラミ
ック層に形成されたビアの端面相互を接続する内部配線
層の端部が、該ビアを越えて該内部配線層を延長する方
向に突出していることを特徴とする。
In order to achieve the above object, a ceramic multilayer wiring board according to the present invention is characterized in that an end of an internal wiring layer connecting end faces of vias formed in upper and lower ceramic layers has the same structure. It is characterized in that it protrudes in a direction to extend the internal wiring layer beyond the via.

【0011】本発明では、前記手段によって、内部配線
層の端部よりも手前、すなわち端部よりも基部側(内寄
り部位)においてビアと接続されているため、ビアは導
体ペーストの印刷性の悪い内部配線層の端部との接続と
はならず、比較的その印刷性の良い部位にて接続されて
いる。したがって端部との接続に比べて接続の信頼性が
高く、配線基板の接続の信頼性を高めることができる。
According to the present invention, the via is connected to the via before the end of the internal wiring layer, that is, on the base side (inner side) of the end by the means. The connection is not made to the end of the bad internal wiring layer, but to a portion having relatively good printability. Therefore, the connection reliability is higher than the connection with the end portion, and the connection reliability of the wiring board can be improved.

【0012】本発明に係る配線基板は、上下のセラミッ
ク層の厚さが80μm以下で、しかも上下のセラミック
層のビアの端面相互を接続する内部配線層の厚さが15
μm以下のセラミック多層配線基板において適用すると
効果的である。このような配線基板では、前記もしたよ
うに、未焼成内部配線層用の導体ペーストの印刷性の悪
さが問題となり易く、しかも印刷ずれも発生し易すいこ
とから基本的に接続不良が発生しやすい。したがって、
これに本発明を適用する場合にはとくに大きい効果が期
待される。
In the wiring board according to the present invention, the thickness of the upper and lower ceramic layers is 80 μm or less, and the thickness of the internal wiring layer connecting the end faces of the vias of the upper and lower ceramic layers is 15 μm.
It is effective when applied to a ceramic multilayer wiring board of μm or less. In such a wiring board, as described above, poor printability of the conductor paste for the unsintered internal wiring layer tends to be a problem, and printing misalignment is easily generated. Cheap. Therefore,
When applying the present invention to this, a particularly large effect is expected.

【0013】なお、前記内部配線層の端部のビアからの
突出量は、10〜30μmの範囲とするのがよい。この
程度の突出量があれば印刷性の悪さを略回避できるし、
近くのビア(回路)との短絡防止の間隙も確保できるた
めである。
It is preferable that the amount of protrusion of the end portion of the internal wiring layer from the via is in the range of 10 to 30 μm. With this amount of protrusion, poor printability can be substantially avoided,
This is because a gap for preventing short circuit with a nearby via (circuit) can be secured.

【0014】[0014]

【発明の実施の形態】さて次に、本発明に係る実施形態
例について、図1〜3に基づいて詳細に説明する。図
中、1は、複数のアルミナセラミック層2〜2からなる
多層配線基板であり、本例ではフリップチップ接続方式
のものとされ、表面(上面)3には図示しない半導体素
子などの電子部品との接続用端子4を多数備えており、
裏面5には図示しないマザーボードとの接続用端子6を
多数備えている。そして、基板1の内部には詳しくは図
示しないが多数のビア7および内部配線層8が形成さ
れ、それぞれ表面3の端子4から裏面5の端子6へ連な
る回路網を形成している。なお、セラミック層2は、ア
ルミナのほか、ムライト、窒化アルミニウムなどのセラ
ミック単体やガラスセラミックなど各種のセラミック材
料から形成できる。
Next, an embodiment of the present invention will be described in detail with reference to FIGS. In the drawing, reference numeral 1 denotes a multilayer wiring board composed of a plurality of alumina ceramic layers 2 and 2, which is of a flip-chip connection type in this example, and has an electronic component such as a semiconductor element (not shown) on a front surface (upper surface) 3 thereof. A large number of connection terminals 4 of
The back surface 5 has a large number of terminals 6 for connection to a motherboard (not shown). Although not shown in detail, a large number of vias 7 and internal wiring layers 8 are formed inside the substrate 1 to form a circuit network connecting the terminals 4 on the front surface 3 to the terminals 6 on the rear surface 5, respectively. In addition, the ceramic layer 2 can be formed from various ceramic materials, such as a ceramic simple substance, such as mullite and aluminum nitride, and a glass ceramic besides alumina.

【0015】そして、図1(部分拡大図)及び図2に示
されるように、セラミック層2に沿って形成され、ビア
7の端面7a相互を接続する内部配線層8は、その両端
部8aが平面視半円状とされ、ビア7からそれぞれ所定
量L(本例では約20μm)突出して形成されている。
ただし本例ではセラミック層2の厚さ2tは50μmで
あり、内部配線層8の厚さ8tは10μmとされ、内部
配線層8の幅8w及びビア7の直径は100μmとされ
ている。なお、ビア7及び内部配線層8はタングステン
やモリブデン等を主成分とする導体ペーストを同時焼成
してなるものである。
As shown in FIG. 1 (partially enlarged view) and FIG. 2, the internal wiring layer 8 formed along the ceramic layer 2 and connecting the end faces 7a of the vias 7 has both ends 8a. They are semicircular in plan view, and are formed to project from the vias 7 by a predetermined amount L (about 20 μm in this example).
However, in this example, the thickness 2t of the ceramic layer 2 is 50 μm, the thickness 8t of the internal wiring layer 8 is 10 μm, the width 8w of the internal wiring layer 8 and the diameter of the via 7 are 100 μm. The via 7 and the internal wiring layer 8 are formed by simultaneously firing a conductive paste mainly containing tungsten, molybdenum, or the like.

【0016】しかして、このような配線基板1は所定の
グリーンシートを積層、圧着して未焼成配線基板とした
後、焼成し、そして分割することで形成される。すなわ
ち、各セラミック層2を成すグリーンシートの所定位置
に、パンチングなどによって所定の直径のビアホールを
あけ、このビアホールに導体ペーストを充填して未焼成
ビアとし、シート面の未焼成ビアの端面上から所定範囲
(内部配線層の形成エリア)に導体ペーストを印刷して
未焼成内部配線層を形成する。
Thus, such a wiring board 1 is formed by laminating and compressing predetermined green sheets to form an unfired wiring board, and then firing and dividing. That is, a via hole having a predetermined diameter is formed at a predetermined position of a green sheet forming each ceramic layer 2 by punching or the like, and the via hole is filled with a conductive paste to form an unfired via. A conductive paste is printed in a predetermined range (the formation area of the internal wiring layer) to form an unfired internal wiring layer.

【0017】この際、図3に示したように、その未焼成
内部配線層28はそれが形成されるシート22に設けら
れた未焼成ビア27と、そのグリーンシート22上に積
層される、同図中2点鎖線で示した、グリーンシート2
2に形成された未焼成ビア27から、各端部28aがそ
れぞれ所定量L(20μm)突出するように印刷する。
なお、厳密には、グリーンシートさらには未焼成配線基
板の製造時、つまり焼成前においてはこのような突出量
Lも含め、焼成収縮分大きい寸法で形成される。
At this time, as shown in FIG. 3, the unsintered internal wiring layer 28 is laminated on the unsintered via 27 provided on the sheet 22 on which it is formed and the green sheet 22. Green sheet 2 indicated by a two-dot chain line in the figure
Printing is performed such that each end 28a protrudes by a predetermined amount L (20 μm) from the unfired via 27 formed in No. 2.
Strictly, when the green sheet or the unsintered wiring board is manufactured, that is, before firing, it is formed to have a size larger by the firing shrinkage, including the protrusion amount L.

【0018】このようにグリーンシートを積層、圧着し
てなる未焼成配線基板においては、未焼成内部配線層の
端部が未焼成ビアを越えて存在する。したがって、未焼
成ビアの端面には、未焼成内部配線層の端部の印刷性の
悪い部位、つまり導体ペーストの厚さが薄い部位やかす
れた部位が位置しないので、これを同時焼成して得られ
る配線基板1ではビア7と内部配線層8と接続不良が防
止される。すなわち、内部配線層8の端部8aをビア7
から突出させた分、ビア7をその端部8aでなく基部で
接続されるため、電気的接続の信頼性の高い配線基板と
成すことができる。
In the unsintered wiring board formed by laminating and pressing the green sheets in this manner, the end of the unsintered internal wiring layer exists beyond the unsintered via. Therefore, the end face of the unsintered via does not have a portion having poor printability at the end of the unsintered internal wiring layer, that is, a portion where the thickness of the conductive paste is thin or a faint portion is not located. In the wiring substrate 1 to be formed, the connection failure between the via 7 and the internal wiring layer 8 is prevented. That is, the end 8 a of the internal wiring layer 8 is
The via 7 is connected not at its end 8a but at its base, as much as it protrudes from the wiring board, so that a wiring board with high electrical connection reliability can be formed.

【0019】なお、前記形態では内部配線層8の端部8
aを平面視、半円としたが、本発明ではこのように半円
とすることなく、図4に示した内部配線層8のように、
細長矩形状ないし帯状とし、その端部8aにおいてビア
7から所定量L突出するようにしてもよい。この場合、
内部配線層8用の導体ペーストの印刷には、その印刷面
の端部まで一定幅の印刷マスクを用いればよい。このよ
うにすれば突出量Lが同じでも半円とする場合よりも端
部における印刷マスクの開口面積が増大する分、導体ペ
ーストの吐出性がよくなるのでその印刷厚さの低減防止
が期待される。もっとも、このような印刷マスクを用い
た場合でも、実際に印刷されるパターンの端部(平面形
状)はその角がとれて若干丸みを帯びることもある。
In the above embodiment, the end 8 of the internal wiring layer 8 is formed.
Although a is a semicircle in a plan view, the present invention does not use a semicircle in this way, and as in the case of the internal wiring layer 8 shown in FIG.
It may be formed in a slender rectangular shape or a band shape, and protrude from the via 7 by a predetermined amount L at the end 8a. in this case,
To print the conductor paste for the internal wiring layer 8, a print mask having a constant width may be used up to the end of the printed surface. In this case, even if the protrusion amount L is the same, the discharge area of the conductive paste is improved because the opening area of the print mask at the end is increased as compared with the case where the protrusion amount is a semicircle. . However, even when such a print mask is used, the end (planar shape) of the pattern to be actually printed may be slightly rounded with its corners removed.

【0020】また、内部配線層8の端部8aがビア7か
ら突出する大きさ(突出量L)は、大きめとするのが好
ましいが、あまり大きいと近隣のビアとの絶縁確保に支
障を来す。導体ペーストの印刷ずれや積層時の位置ずれ
(誤差)などを考慮すると、その突出量は前記したよう
に10〜30μm程度とするのが適切である。
The size of the end 8a of the internal wiring layer 8 protruding from the via 7 (protruding amount L) is preferably large, but if it is too large, it may hinder the insulation from neighboring vias. You. In consideration of the printing shift of the conductive paste and the positional shift (error) at the time of lamination, it is appropriate that the protrusion amount is about 10 to 30 μm as described above.

【0021】なお、内部配線層の幅は、通常はビアの径
と同等とされるが、これより大きくてもよい。また、前
記形態では細長直線状の内部配線層で、ビアの平面形状
(横断面形状)が円形のものにて説明したが、本発明に
おいて、平面形態はこれらに限定されないことはいうま
でもない。
The width of the internal wiring layer is usually equal to the diameter of the via, but may be larger. Further, in the above-described embodiment, the description has been made on the case where the planar shape (transverse cross-sectional shape) of the via is an elongated linear internal wiring layer, but the planar shape is not limited to these in the present invention. .

【0022】さらに、前記形態ではフリップチップ接続
用の配線基板にて、しかも1セラミック層の厚さが50
μmとなるようなグリーンシートを用いてなる配線基板
において説明したが、本発明においては、グリーンシー
トの厚さや内部配線層の厚さなどは当然のことながら前
記形態のものに限定されるものではない。また、本発明
の適用できる配線基板はこのようなフリップチップ接続
用の配線基板に限定されることなく、広くセラミック多
層配線基板において適用できる。
Furthermore, in the above embodiment, the wiring board for flip chip connection is used, and the thickness of one ceramic layer is 50
In the present invention, the thickness of the green sheet and the thickness of the internal wiring layer are not limited to those of the above-described embodiment. Absent. The wiring board to which the present invention can be applied is not limited to such a wiring board for flip chip connection, but can be widely applied to a ceramic multilayer wiring board.

【0023】[0023]

【発明の効果】以上の説明から明らかなように、本発明
に係るセラミック多層配線基板によれば、内部配線層と
ビアとの接続不良を防止するのに有効であり、したがっ
て、電気的接続の信頼性の高い配線基板となる。とりわ
け1セラミック層が薄く内部配線層の厚さが薄い配線基
板ほどその効果が期待され、配線基板の信頼性のみなら
ずその製造歩留まりの向上も期待される。
As is apparent from the above description, the ceramic multilayer wiring board according to the present invention is effective in preventing a poor connection between an internal wiring layer and a via, and therefore has an effect of preventing electrical connection. A highly reliable wiring board is obtained. In particular, the effect is expected for a wiring board in which one ceramic layer is thin and the thickness of the internal wiring layer is thin, and not only the reliability of the wiring board but also the improvement of the manufacturing yield is expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るセラミック多層配線基板の実施形
態例を示す一部破断側面図及び部分拡大断面図。
FIG. 1 is a partially cutaway side view and a partially enlarged cross-sectional view showing an embodiment of a ceramic multilayer wiring board according to the present invention.

【図2】図1のA−A線からみた内部配線層の説明用平
面図。
FIG. 2 is an explanatory plan view of an internal wiring layer taken along line AA of FIG. 1;

【図3】未焼成内部配線層を形成する過程の説明図。FIG. 3 is an explanatory diagram of a process of forming a green internal wiring layer.

【図4】内部配線層の別例の説明用平面図。FIG. 4 is a plan view for explaining another example of the internal wiring layer.

【図5】従来のセラミック多層配線基板の一部破断側面
図及び部分拡大断面図。
FIG. 5 is a partially cutaway side view and a partially enlarged cross-sectional view of a conventional ceramic multilayer wiring board.

【図6】図5のA−A線からみた内部配線層の説明用平
面図。
FIG. 6 is an explanatory plan view of an internal wiring layer taken along line AA of FIG. 5;

【図7】グリーンシートに未焼成内部配線層を印刷した
状態の説明用断面図。
FIG. 7 is an explanatory cross-sectional view showing a state where an unfired internal wiring layer is printed on a green sheet.

【図8】グリーンシートの圧着後における未焼成ビアの
端面と未焼成内部配線層の端部との接続不完全を説明す
る図。
FIG. 8 is a diagram illustrating incomplete connection between the end surface of the unfired via and the end of the unfired internal wiring layer after the green sheet is pressed.

【符号の説明】[Explanation of symbols]

1 セラミック多層配線基板 2 セラミック層 2t セラミック層の厚さ 7 ビア 7a ビアの端面 8 内部配線層 8a 内部配線層の端部 8t 内部配線層の厚さ L 突出量 DESCRIPTION OF SYMBOLS 1 Ceramic multilayer wiring board 2 Ceramic layer 2t Ceramic layer thickness 7 Via 7a Via end face 8 Internal wiring layer 8a Internal wiring layer end 8t Internal wiring layer thickness L Projection amount

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 上下のセラミック層に形成されたビアの
端面相互を接続する内部配線層の端部が、該ビアを越え
て該内部配線層を延長する方向に突出していることを特
徴とするセラミック多層配線基板。
An end of an internal wiring layer connecting end faces of vias formed in upper and lower ceramic layers projects in a direction to extend the internal wiring layer beyond the via. Ceramic multilayer wiring board.
【請求項2】 上下のセラミック層の厚さが80μm以
下で、しかも上下のセラミック層に形成されたビアの端
面相互を接続する内部配線層の厚さが15μm以下のセ
ラミック多層配線基板において、 前記内部配線層の端部が、該ビアを越えて該内部配線層
を延長する方向に突出していることを特徴とするセラミ
ック多層配線基板。
2. A ceramic multilayer wiring board wherein the thickness of upper and lower ceramic layers is 80 μm or less, and the thickness of an internal wiring layer connecting end faces of vias formed in the upper and lower ceramic layers is 15 μm or less, A ceramic multilayer wiring board, wherein an end of an internal wiring layer protrudes in a direction to extend the internal wiring layer beyond the via.
【請求項3】 前記内部配線層の端部のビアからの突出
量が、10〜30μmである請求項1又は2記載のセラ
ミック多層配線基板。
3. The ceramic multilayer wiring board according to claim 1, wherein an amount of protrusion of the end of the internal wiring layer from the via is 10 to 30 μm.
JP8030398A 1998-03-11 1998-03-11 Ceramic multilayered wiring board Pending JPH11261226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8030398A JPH11261226A (en) 1998-03-11 1998-03-11 Ceramic multilayered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8030398A JPH11261226A (en) 1998-03-11 1998-03-11 Ceramic multilayered wiring board

Publications (1)

Publication Number Publication Date
JPH11261226A true JPH11261226A (en) 1999-09-24

Family

ID=13714516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8030398A Pending JPH11261226A (en) 1998-03-11 1998-03-11 Ceramic multilayered wiring board

Country Status (1)

Country Link
JP (1) JPH11261226A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032442A (en) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd Multi-layer substrate and manufacturing method therefor
JP2010258174A (en) * 2009-04-24 2010-11-11 Ngk Spark Plug Co Ltd Multilayer ceramic wiring board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032442A (en) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd Multi-layer substrate and manufacturing method therefor
JP2010258174A (en) * 2009-04-24 2010-11-11 Ngk Spark Plug Co Ltd Multilayer ceramic wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US20040094834A1 (en) Ceramic multilayer substrate and method for manufacturing the same
EP1158844B1 (en) Laminated ceramic electronic component, production method therefor, and electronic device
JPH11261226A (en) Ceramic multilayered wiring board
JP2000340455A (en) Laminated ceramic capacitor and manufacture thereof
JPH10200008A (en) Multilayer circuit board and manufacture thereof
US6048424A (en) Method for manufacturing ceramic laminated substrate
JP2002299149A (en) Laminated ceramic capacitor
JPH11354326A (en) Laminated inductor and its manufacture
JP2000068149A (en) Laminated electronic component and manufacture therefor
JP2000049038A (en) Laminated ceramic capacitor
JP2000049037A (en) Laminated ceramic capacitor
JP2943773B2 (en) IC package
JP2003204161A (en) Manufacturing method of circuit board
JP2000188475A (en) Manufacture of ceramic multilayer substrate
JPH0945830A (en) Chip electronic component
JP2004179546A (en) Wiring board and method of manufacturing the same
JP4461641B2 (en) Multilayer chip thermistor and manufacturing method thereof
JPH0540582Y2 (en)
JPH05327157A (en) Ceramic substrate
JP2812806B2 (en) Package for integrated circuit with test pad
KR100519813B1 (en) terminal structure of multi-layer substrate and its manufacture
JPH0719162Y2 (en) Integrated circuit package
JP5257763B2 (en) Multilayer circuit board
JP2001267467A (en) Multilayer ceramic substrate, its manufacturing method and electronic device
JPH10200257A (en) Multi-layer circuit board and its manufacture

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129