JPH11260092A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH11260092A JPH11260092A JP10063379A JP6337998A JPH11260092A JP H11260092 A JPH11260092 A JP H11260092A JP 10063379 A JP10063379 A JP 10063379A JP 6337998 A JP6337998 A JP 6337998A JP H11260092 A JPH11260092 A JP H11260092A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- current source
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】Ｓ／Ｈ回路のスルーレイトとノイズ特性の両立
を図る。 【解決手段】入力ＩＮに応じた出力ＯＵＴを発生する差
動回路を動作させるＳＨＰ（ＳＨＤ）信号に従うスイッ
チトランジスタに電流源トランジスタをつなげ、該電流
源トランジスタに、併設した定電流源Ｉcs及び可変電流
源Ｉcsvからベース電流を提供する。可変電流源Ｉcsv
は、Ｓ／Ｈ回路後段のＡＧＣ回路に対するゲイン調整値
に従い電流を変更する。したがって、入力ＩＮが小信号
の場合は差動回路の電流が減らされてスルーレイトより
もノイズ抑制が優先され、入力ＩＮが大信号の場合は差
動回路の電流が増やされてスルーレイト向上が図られ
る。
を図る。 【解決手段】入力ＩＮに応じた出力ＯＵＴを発生する差
動回路を動作させるＳＨＰ（ＳＨＤ）信号に従うスイッ
チトランジスタに電流源トランジスタをつなげ、該電流
源トランジスタに、併設した定電流源Ｉcs及び可変電流
源Ｉcsvからベース電流を提供する。可変電流源Ｉcsv
は、Ｓ／Ｈ回路後段のＡＧＣ回路に対するゲイン調整値
に従い電流を変更する。したがって、入力ＩＮが小信号
の場合は差動回路の電流が減らされてスルーレイトより
もノイズ抑制が優先され、入力ＩＮが大信号の場合は差
動回路の電流が増やされてスルーレイト向上が図られ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオカメラなど
において、ＣＣＤ（電荷結合素子）の出力データを取り
込むために使用されるＣＤＳ(Correlated Double Sampl
ing)のサンプルホールド回路に関する。
において、ＣＣＤ（電荷結合素子）の出力データを取り
込むために使用されるＣＤＳ(Correlated Double Sampl
ing)のサンプルホールド回路に関する。
【０００２】
【従来の技術】ＣＣＤカメラで使用されるＣＤＳは、複
数のサンプルホールド（Ｓ／Ｈ）回路を使用してＣＣＤ
出力の基準レベル（ＰＧ）とデータ（ＤＡＴＡ）とを取
り込み、これらを比較するため同じタイミングで後段の
ＡＧＣ回路へ送り出す回路である。その構成について図
１に示している。
数のサンプルホールド（Ｓ／Ｈ）回路を使用してＣＣＤ
出力の基準レベル（ＰＧ）とデータ（ＤＡＴＡ）とを取
り込み、これらを比較するため同じタイミングで後段の
ＡＧＣ回路へ送り出す回路である。その構成について図
１に示している。
【０００３】Ｓ／Ｈ回路はＰＧ信号用の経路とＤＡＴＡ
信号用の経路とに複数ずつ縦列接続されており、ＰＧ信
号用は３個、ＤＡＴＡ信号用は２個のようにＰＧ信号を
取り込むＳ／Ｈ回路の数を多くしてある。ＰＧ信号用経
路のＳ／Ｈ回路１〜３のうち最初と最後のＳ／Ｈ回路
１，３はＰＧ信号を取り込むための制御信号ＳＨＰによ
り入力信号を取り込み、中央のＳ／Ｈ回路２はＤＡＴＡ
信号を取り込むための制御信号ＳＨＤにより入力信号を
取り込む。また、ＤＡＴＡ信号用経路のＳ／Ｈ回路４，
５の最初のＳ／Ｈ回路４はＳＨＤ信号により入力信号を
取り込み、後のＳ／Ｈ回路５はＳＨＰ信号により入力信
号を取り込む。したがって、各最終のＳ／Ｈ回路３，５
からは同じタイミングでＰＧ信号とその直後のＤＡＴＡ
信号が出力される。この同じタイミングで出力されるこ
とにより信号に重畳されている雑音が相殺されるので、
雑音除去の働きがある。
信号用の経路とに複数ずつ縦列接続されており、ＰＧ信
号用は３個、ＤＡＴＡ信号用は２個のようにＰＧ信号を
取り込むＳ／Ｈ回路の数を多くしてある。ＰＧ信号用経
路のＳ／Ｈ回路１〜３のうち最初と最後のＳ／Ｈ回路
１，３はＰＧ信号を取り込むための制御信号ＳＨＰによ
り入力信号を取り込み、中央のＳ／Ｈ回路２はＤＡＴＡ
信号を取り込むための制御信号ＳＨＤにより入力信号を
取り込む。また、ＤＡＴＡ信号用経路のＳ／Ｈ回路４，
５の最初のＳ／Ｈ回路４はＳＨＤ信号により入力信号を
取り込み、後のＳ／Ｈ回路５はＳＨＰ信号により入力信
号を取り込む。したがって、各最終のＳ／Ｈ回路３，５
からは同じタイミングでＰＧ信号とその直後のＤＡＴＡ
信号が出力される。この同じタイミングで出力されるこ
とにより信号に重畳されている雑音が相殺されるので、
雑音除去の働きがある。
【０００４】このようなＳ／Ｈ回路の主要な特性にスル
ーレイト：ｄＶ／ｄｔ＝Ｉ／Ｃ（Ｖ／sec）がある。式
からわかるようにスルーレイトは電流Ｉが大きいほど、
あるいは容量Ｃが小さいほど性能が向上する。このよう
にスルーレイトが良くなると大信号を伝搬しやすいとい
うメリットがあるが、一方で、熱雑音などの雑音や、サ
ンプルとホールドの切り換え時に発生する切換ノイズが
大きくなるというデメリットがある。特にＣＤＳの場
合、その出力は後続の自動利得制御（ＡＧＣ）回路で増
幅されるため、切換ノイズには気を付けなければならな
い。図１（Ｂ）に示してあるのは、最終のＳ／Ｈ回路
３，５の各出力に発生する切換ノイズを説明したタイミ
ングチャートである。
ーレイト：ｄＶ／ｄｔ＝Ｉ／Ｃ（Ｖ／sec）がある。式
からわかるようにスルーレイトは電流Ｉが大きいほど、
あるいは容量Ｃが小さいほど性能が向上する。このよう
にスルーレイトが良くなると大信号を伝搬しやすいとい
うメリットがあるが、一方で、熱雑音などの雑音や、サ
ンプルとホールドの切り換え時に発生する切換ノイズが
大きくなるというデメリットがある。特にＣＤＳの場
合、その出力は後続の自動利得制御（ＡＧＣ）回路で増
幅されるため、切換ノイズには気を付けなければならな
い。図１（Ｂ）に示してあるのは、最終のＳ／Ｈ回路
３，５の各出力に発生する切換ノイズを説明したタイミ
ングチャートである。
【０００５】ＰＧ信号は基準レベルのためほぼ一定であ
り、これを伝搬するＳ／Ｈ回路３の出力における切換ノ
イズは小さく一定である。一方、ＤＡＴＡ信号は随時変
化するため、その状態に応じてＳ／Ｈ回路５の出力にお
ける切換ノイズは大小に変化する。すなわち、→→
や→のように１つ前のＤＡＴＡ信号より大きくな
る（｜ＰＧ−ＤＡＴＡ｜）、つまり電位が低くなる場合
には大きい切換ノイズが発生し、→のように１つ前
のＤＡＴＡ信号より小さくなる、つまり電位が高くなる
場合には切換ノイズの発生がない。そして、→のよ
うに前後のＤＡＴＡ信号が同じ場合にはＰＧ信号同様に
切換ノイズが小さい。
り、これを伝搬するＳ／Ｈ回路３の出力における切換ノ
イズは小さく一定である。一方、ＤＡＴＡ信号は随時変
化するため、その状態に応じてＳ／Ｈ回路５の出力にお
ける切換ノイズは大小に変化する。すなわち、→→
や→のように１つ前のＤＡＴＡ信号より大きくな
る（｜ＰＧ−ＤＡＴＡ｜）、つまり電位が低くなる場合
には大きい切換ノイズが発生し、→のように１つ前
のＤＡＴＡ信号より小さくなる、つまり電位が高くなる
場合には切換ノイズの発生がない。そして、→のよ
うに前後のＤＡＴＡ信号が同じ場合にはＰＧ信号同様に
切換ノイズが小さい。
【０００６】１つのＳ／Ｈ回路の回路構成を示した図２
を参照して、そのノイズの原因を説明する。図示のよう
に、Ｓ／Ｈ回路の入力ＩＮは差動回路へ入力され、ＳＨ
Ｐ信号又はＳＨＤ信号によりスイッチトランジスタがＯ
Ｎすると入力ＩＮに応じた出力ＯＵＴが差動回路の反対
側から発生する。この差動回路の出力側にはホールド回
路としてキャパシタＣが設けられており、スイッチトラ
ンジスタのＯＦＦ後は、そのキャパシタＣによりホール
ドされて出力ＯＵＴが維持される。
を参照して、そのノイズの原因を説明する。図示のよう
に、Ｓ／Ｈ回路の入力ＩＮは差動回路へ入力され、ＳＨ
Ｐ信号又はＳＨＤ信号によりスイッチトランジスタがＯ
Ｎすると入力ＩＮに応じた出力ＯＵＴが差動回路の反対
側から発生する。この差動回路の出力側にはホールド回
路としてキャパシタＣが設けられており、スイッチトラ
ンジスタのＯＦＦ後は、そのキャパシタＣによりホール
ドされて出力ＯＵＴが維持される。
【０００７】このようなＳ／Ｈ回路において、ＳＨＰ
（ＳＨＤ）信号により制御されるスイッチトランジスタ
がＯＮしたとき、つまりホールドからサンプルへ切り換
わるときに、キャパシタＣに溜まっていた電荷が矢示Ｉ
のように差動回路へ流入することがある。これがＩＮ電
位≦ＯＵＴ電位の状態の場合で、図１（Ｂ）の→や
→に相当する。その一時的流入電流がノイズとなっ
て出力ＯＵＴの波形に現れることになる。
（ＳＨＤ）信号により制御されるスイッチトランジスタ
がＯＮしたとき、つまりホールドからサンプルへ切り換
わるときに、キャパシタＣに溜まっていた電荷が矢示Ｉ
のように差動回路へ流入することがある。これがＩＮ電
位≦ＯＵＴ電位の状態の場合で、図１（Ｂ）の→や
→に相当する。その一時的流入電流がノイズとなっ
て出力ＯＵＴの波形に現れることになる。
【０００８】このＳ／Ｈ回路の切換ノイズは、大きいと
安定するまでに時間を要することになるため、できるだ
け小さくして安定化期間を速めること（セットリングタ
イムの短縮）が望まれる。
安定するまでに時間を要することになるため、できるだ
け小さくして安定化期間を速めること（セットリングタ
イムの短縮）が望まれる。
【０００９】
【発明が解決しようとする課題】ＣＤＳに続くＡＧＣ回
路はＣＣＤへの入力光量に従いゲインを変化させるシス
テムである。したがって、ＣＤＳとＡＧＣ回路との関係
を考えた場合、ＣＤＳ内、つまりＳ／Ｈ回路内を伝搬す
る信号が小さいとき（小信号時）にはＡＧＣ回路のゲイ
ンが高くなる。したがって、この場合はスルーレイトよ
りもノイズ抑制を優先させた方がよい。すなわち、ＡＧ
Ｃ回路のゲインが高いと信号の雑音も大きく増幅されて
しまうので抑えなければならないし、切換ノイズを小さ
くしてセットリングタイムを短縮させなければならな
い。一方、ＣＤＳ内を伝搬する信号が大きいとき（大信
号時）にはＡＧＣ回路のゲインが低くなるので、この場
合はスルーレイト向上を優先させた方がよいことにな
る。
路はＣＣＤへの入力光量に従いゲインを変化させるシス
テムである。したがって、ＣＤＳとＡＧＣ回路との関係
を考えた場合、ＣＤＳ内、つまりＳ／Ｈ回路内を伝搬す
る信号が小さいとき（小信号時）にはＡＧＣ回路のゲイ
ンが高くなる。したがって、この場合はスルーレイトよ
りもノイズ抑制を優先させた方がよい。すなわち、ＡＧ
Ｃ回路のゲインが高いと信号の雑音も大きく増幅されて
しまうので抑えなければならないし、切換ノイズを小さ
くしてセットリングタイムを短縮させなければならな
い。一方、ＣＤＳ内を伝搬する信号が大きいとき（大信
号時）にはＡＧＣ回路のゲインが低くなるので、この場
合はスルーレイト向上を優先させた方がよいことにな
る。
【００１０】本発明ではこの点に着目し、スルーレイト
向上とノイズ抑制とを両立させたＳ／Ｈ回路を提供する
ものである。
向上とノイズ抑制とを両立させたＳ／Ｈ回路を提供する
ものである。
【００１１】
【課題を解決するための手段】上記のような後続のＡＧ
Ｃ回路との関係に基づき本発明は、Ｓ／Ｈ回路中の差動
回路に流れる電流を回路内伝搬信号の大小に応じて制御
することによりスルーレイトを適宜調整するものであ
る。すなわち、図２で説明したように従来のＳ／Ｈ回路
では差動回路に常時一定の定電流源（Ｉcs）を使用して
いたものを、回路内伝搬信号の大小に従い電流量を制御
可能な可変電流源とする。
Ｃ回路との関係に基づき本発明は、Ｓ／Ｈ回路中の差動
回路に流れる電流を回路内伝搬信号の大小に応じて制御
することによりスルーレイトを適宜調整するものであ
る。すなわち、図２で説明したように従来のＳ／Ｈ回路
では差動回路に常時一定の定電流源（Ｉcs）を使用して
いたものを、回路内伝搬信号の大小に従い電流量を制御
可能な可変電流源とする。
【００１２】このように本発明によれば、制御信号の印
加で電流を流して入力に応じた出力を発生する差動回路
と、該差動回路の出力を次の制御信号印加まで維持する
ホールド回路と、を備えたＳ／Ｈ回路において、回路内
を伝搬する信号の大小に応じた電流を差動回路に流す可
変電流源を設けることを特徴とする。このような可変電
流源は、出力先となるＡＧＣ回路のゲイン調整値に応じ
た電流を差動回路に流す構成とすればよい。このような
可変電流式のＳ／Ｈ回路は、ＣＤＳ内のすべてとしても
よいし、ＰＧ信号用経路及びＤＡＴＡ信号用経路の各最
終ステージだけとしてもよい。
加で電流を流して入力に応じた出力を発生する差動回路
と、該差動回路の出力を次の制御信号印加まで維持する
ホールド回路と、を備えたＳ／Ｈ回路において、回路内
を伝搬する信号の大小に応じた電流を差動回路に流す可
変電流源を設けることを特徴とする。このような可変電
流源は、出力先となるＡＧＣ回路のゲイン調整値に応じ
た電流を差動回路に流す構成とすればよい。このような
可変電流式のＳ／Ｈ回路は、ＣＤＳ内のすべてとしても
よいし、ＰＧ信号用経路及びＤＡＴＡ信号用経路の各最
終ステージだけとしてもよい。
【００１３】
【発明の実施の形態】図３に、ＡＧＣ回路のゲイン調整
値（電圧）に応じてＳ／Ｈ回路の動作電流を可変とした
構成例のブロック図を示してある。図示のように、ＡＧ
Ｃゲイン制御端子の電圧を電圧電流変換器の入力とし、
ゲイン調整値を電流へ変換してＡＧＣ回路とＳ／Ｈ回路
へ提供する。そのゲイン調整電流に応じて、ＡＧＣ回路
ではゲイン制御が行われ、Ｓ／Ｈ回路では差動回路の電
流が変更される。
値（電圧）に応じてＳ／Ｈ回路の動作電流を可変とした
構成例のブロック図を示してある。図示のように、ＡＧ
Ｃゲイン制御端子の電圧を電圧電流変換器の入力とし、
ゲイン調整値を電流へ変換してＡＧＣ回路とＳ／Ｈ回路
へ提供する。そのゲイン調整電流に応じて、ＡＧＣ回路
ではゲイン制御が行われ、Ｓ／Ｈ回路では差動回路の電
流が変更される。
【００１４】図４に、バイポーラ型のＳ／Ｈ回路の回路
例を示す。図示のＳ／Ｈ回路は、図１のＣＤＳ中、最終
ステージにあたるＳ／Ｈ回路３，５として使用するもの
である。
例を示す。図示のＳ／Ｈ回路は、図１のＣＤＳ中、最終
ステージにあたるＳ／Ｈ回路３，５として使用するもの
である。
【００１５】入力ＩＮに応じた出力ＯＵＴを発生する差
動回路、出力ＯＵＴを維持するホールド回路のキャパシ
タＣ、そして、ＳＨＰ信号又はＳＨＤ信号に従い差動回
路を動作させるスイッチトランジスタは従来同様であ
る。本例では、そのスイッチトランジスタに電流源トラ
ンジスタがつないであり、該電流源トランジスタは、定
電流源Ｉcsによる電流をベースに受けて動作している。
動回路、出力ＯＵＴを維持するホールド回路のキャパシ
タＣ、そして、ＳＨＰ信号又はＳＨＤ信号に従い差動回
路を動作させるスイッチトランジスタは従来同様であ
る。本例では、そのスイッチトランジスタに電流源トラ
ンジスタがつないであり、該電流源トランジスタは、定
電流源Ｉcsによる電流をベースに受けて動作している。
【００１６】可変電流源Ｉcsvは定電流源Ｉcsと並列に
して設けられており、場合に応じて電流源トランジスタ
のベース電流を変更する。この可変電流源Ｉcsvと電圧
電流変換器の具体例を図５に示してある。
して設けられており、場合に応じて電流源トランジスタ
のベース電流を変更する。この可変電流源Ｉcsvと電圧
電流変換器の具体例を図５に示してある。
【００１７】電圧電流変換器では、外部ピンとしたＡＧ
Ｃゲイン制御端子の電圧に応じて制御トランジスタが動
作することによりゲイン調整値に応じた内部電流が発生
し、その内部電流に従って、ＡＧＣ回路及びＳ／Ｈ回路
へつながる出力端の２つのトランジスタが動作すること
により、ゲイン調整値に応じた可変電流が発生する。Ｓ
／Ｈ回路へつながる出力端のトランジスタは可変電流源
Ｉcsvとして使用され、これによる可変電流で図４の電
流源トランジスタが制御される。
Ｃゲイン制御端子の電圧に応じて制御トランジスタが動
作することによりゲイン調整値に応じた内部電流が発生
し、その内部電流に従って、ＡＧＣ回路及びＳ／Ｈ回路
へつながる出力端の２つのトランジスタが動作すること
により、ゲイン調整値に応じた可変電流が発生する。Ｓ
／Ｈ回路へつながる出力端のトランジスタは可変電流源
Ｉcsvとして使用され、これによる可変電流で図４の電
流源トランジスタが制御される。
【００１８】このようにして図４のＳ／Ｈ回路は、入力
ＩＮが小信号の場合は差動回路の電流が減らされること
になり、その結果、スルーレイトよりもノイズ抑制が優
先される。反対に入力ＩＮが大信号の場合は差動回路の
電流が増やされることになり、スルーレイト向上が図ら
れる。
ＩＮが小信号の場合は差動回路の電流が減らされること
になり、その結果、スルーレイトよりもノイズ抑制が優
先される。反対に入力ＩＮが大信号の場合は差動回路の
電流が増やされることになり、スルーレイト向上が図ら
れる。
【００１９】
【発明の効果】本発明によれば、回路内を伝搬する信号
が小さいときにはノイズ抑制重視、大きいときにはスル
ーレイト重視とした最適特性をＳ／Ｈ回路に設定できる
ことになり、ＣＤＳの高性能化に貢献する。
が小さいときにはノイズ抑制重視、大きいときにはスル
ーレイト重視とした最適特性をＳ／Ｈ回路に設定できる
ことになり、ＣＤＳの高性能化に貢献する。
【図１】（Ａ）はＣＤＳのブロック図、（Ｂ）はそのタ
イミングチャート。
イミングチャート。
【図２】従来のＳ／Ｈ回路の回路図。
【図３】本発明によるＳ／Ｈ回路の可変電流制御方式を
示したブロック図。
示したブロック図。
【図４】本発明によるＳ／Ｈ回路の具体例を示した回路
図。
図。
【図５】電圧電流変換器及び可変電流源の具体例を示し
た回路図。
た回路図。
Claims (2)
- 【請求項１】 制御信号の印加で電流を流して入力に応
じた出力を発生する差動回路と、該差動回路の出力を次
の制御信号印加まで維持するホールド回路と、を備えた
サンプルホールド回路において、 回路内を伝搬する信号の大小に応じた電流を差動回路に
流す可変電流源を設けたことを特徴とするサンプルホー
ルド回路。 - 【請求項２】 可変電流源は、出力先となるＡＧＣ回路
のゲイン調整値に応じた電流を差動回路に流す請求項１
記載のサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10063379A JPH11260092A (ja) | 1998-03-13 | 1998-03-13 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10063379A JPH11260092A (ja) | 1998-03-13 | 1998-03-13 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260092A true JPH11260092A (ja) | 1999-09-24 |
Family
ID=13227613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10063379A Pending JPH11260092A (ja) | 1998-03-13 | 1998-03-13 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260092A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020072229A (ko) * | 2001-03-09 | 2002-09-14 | 톰슨 라이센싱 소시에떼 아노님 | 저-밝기 처리에 의한 섬광결함 감소 |
| KR20020072503A (ko) * | 2001-03-09 | 2002-09-16 | 톰슨 라이센싱 소시에떼 아노님 | 저 광도의 슬루율 제한을 통해 스파클 결함을 감소시키기위한 방법 및 회로 |
| CN100429523C (zh) * | 2002-06-13 | 2008-10-29 | 迅捷公司 | 用于电容膜片式传感器的接口、设备和测量电流差值方法 |
| CN106374844A (zh) * | 2015-07-20 | 2017-02-01 | 原相科技股份有限公司 | 具有噪声压抑功能的讯号放大电路 |
-
1998
- 1998-03-13 JP JP10063379A patent/JPH11260092A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020072229A (ko) * | 2001-03-09 | 2002-09-14 | 톰슨 라이센싱 소시에떼 아노님 | 저-밝기 처리에 의한 섬광결함 감소 |
| KR20020072503A (ko) * | 2001-03-09 | 2002-09-16 | 톰슨 라이센싱 소시에떼 아노님 | 저 광도의 슬루율 제한을 통해 스파클 결함을 감소시키기위한 방법 및 회로 |
| CN100429523C (zh) * | 2002-06-13 | 2008-10-29 | 迅捷公司 | 用于电容膜片式传感器的接口、设备和测量电流差值方法 |
| CN106374844A (zh) * | 2015-07-20 | 2017-02-01 | 原相科技股份有限公司 | 具有噪声压抑功能的讯号放大电路 |
| CN106374844B (zh) * | 2015-07-20 | 2019-05-07 | 原相科技股份有限公司 | 具有噪声压抑功能的讯号放大电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090066823A1 (en) | Solid-state image pickup device and clamp control method therefor | |
| US4499497A (en) | CCD Imager with improved low light level response | |
| US6985006B2 (en) | Adjusting the strength of output buffers | |
| US7288990B2 (en) | Reference buffer with dynamic current control | |
| JPH0743397A (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JP2005236995A (ja) | 並行パスのサンプリングを用いたアナログ・エラーの判定 | |
| JPH11260092A (ja) | サンプルホールド回路 | |
| US6288592B1 (en) | Cable driver with controlled linear rise and fall | |
| US20060038903A1 (en) | Semiconductor device and camera using same | |
| EP0998034B1 (en) | Analog amplifier clipping circuit | |
| US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
| JPH08265115A (ja) | 集積回路 | |
| JP2003315149A (ja) | 測光回路 | |
| US20050134249A1 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
| KR890001379A (ko) | 비디오 신호 처리 방법 및 이를 위한 변환기 | |
| US20060022708A1 (en) | Semiconductor device and camera using same | |
| US6480065B1 (en) | CMOS folding amplifier having high resolution and low power consumption | |
| JPH06164263A (ja) | 演算増幅器 | |
| JP3487347B2 (ja) | 電子回路装置及びこれを使用したスィチング回路装置 | |
| JP2003258606A (ja) | 分散等化フィルタ回路 | |
| JP3114238B2 (ja) | 固体撮像装置 | |
| TWI485977B (zh) | 運算放大器模組及提高運算放大器電路之迴轉率的方法 | |
| JP3868793B2 (ja) | アナログ／デジタル変換回路 | |
| JP2994920B2 (ja) | ガンマ補正回路 | |
| JPH065092A (ja) | サンプルホールド回路 |