JPH11258067A - サーフェイス・マウント・デバイスで構成された抵抗温度デテクタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 サーフェイス・マウント技術の応用により、
１つの素子の構造を提供し、かつそれを一貫化、自動化
して大幅にＲＴＤの生産コストを節減する。 【解決手段】 所定の温度測定範囲内にてリニアな温度
抵抗係数を有する基板の頂部表面に配置された１つの抵
抗ストリップと、基板頂部表面の２つの相対する端部上
に配置され、各々抵抗ストリップの一端に接続される２
個の頂部端子と、基板底部表面上に配置され、各々頂部
端子中の１つの下方に配置される２個の底部端子と、各
々基板の縁部表面に配置され、かつ頂部端子の１つに接
続されて、下方にある底部端子と相対する２枚の縁辺導
電板および各々１つの導電層を構成して頂部端子、縁辺
導電板、および底部端子を被覆し、その表面上において
半田接続作業を便ならしむる２個のサーフェイス・マウ
ント型半田電極とを含むよう構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一種の抵抗温度デ
テクタ（resistannce temperature detector,RTD以下、
ＲＴＤと記す）に関するもので、特に一種の改良された
構造と製造プロセスで、高度な安定性、確定性を有し、
かつコストの低いＲＴＤを提供することに関する。ま
た、その究極目標は、サーフェイス・マウント・デバイ
ス（Surfacemount device,SMD以下、ＳＭＤと記す）構
造でＲＴＤを形成し、以て小形化されたＲＴＤを大量生
産し、現代の電子技術界でＲＴＤをフルに応用させるこ
とにある。

【０００２】

【従来の技術】ＲＴＤを使用して温度を測定すること
は、本領域の技術界では周知の事実である。

【０００３】ただしＲＴＤの広範囲での応用は、未だ若
干の技術上の問題上の制限を受けているのが実情であ
る。ＲＴＤ素子とＳＭＤ包装技術の共同で応用する製造
プロセスと材料に相容れざるところがあり、これが高精
度でコストの低いＳＭＤ型の個別包装ＲＴＤの製造を困
難にした。その外、微細なリード線の使用や従来のＬＴ
Ｄ構造慣用の平坦な基板上に配置する、薄膜抵抗の入力
端子と出力端子の接続等、数々の不便がある。

【０００４】極く小さい空間内で、多数の微細なリード
線を接続する作業が普通となると、密集した労力と大量
の時間をリード線の半田付け等の接続作業に消耗しなけ
ればならなくなる。現在、多数の電子デバイスは既にコ
ンパクト化されており、上述のように有限の空間で、細
かい接続作業をやっている現状では、従来のＲＴＤ技術
の前途は暗く、発展性も低い。

【０００５】従来のＲＴＤの最も一般的な製造方法とし
ては、（ａ）アルミニウム・オキサイド等の絶縁材料で
コイルを形成、あるいは（ｂ）例えばアルミニウム・オ
キサイド、またはシリコン・オキサイド等の基板上は、
ＲＴＤ抵抗薄膜層を薄膜プロセスで形成した後、この抵
抗薄膜をＲＴＤ上でパターン化する等である。第二の方
法において、ＲＴＤ抵抗薄膜を増加させるため、例えば
白金薄膜を基板上に付着させ、基板とＲＴＤ薄膜間の相
容性を保つため、例えばクロム−ニッケル合金（ｉｎｃ
ｏｎｅｌ）、あるいはニッケルで構成された中間層を基
板とＲＴＤ薄膜間のインターフェイスとする。

【０００６】ＲＴＤ薄膜が形成された後、全部の基板上
に支持される素子は、ＲＴＤ抵抗がパターン化された後
にトリムされて設計低抗値が得られ、高温でアニールさ
れる。その後ダイシング・プロセスを経て、基板上に形
成されたＲＴＤをチップに切る。これ等のチップは更
に、平行ギャップ溶接と高温パッシベーション（ｐａｓ
ｓｉｖａｔｕｏｎ）層を形成するプロセスを経て、チッ
プ毎に包装されてＲＴＤ素子となる。溶接と包装プロセ
スに要するステップは時間を消耗し、簡単に自動化でき
ない。この様な制限があるため、ＲＴＤのコストは高く
付くのみならず、これ等ＲＴＤデバイスを温度測定に応
用するには、電圧をＲＴＤに供給するため、端子を溶接
しなければならない。この様に溶接の不可欠性は更に、
ＲＴＤ応用上のコストを上げ、複雑性も増加する。

【０００７】これ等の理由は、ＲＴＤの典型的な応用領
域をただ、工業方面や高温測定方面に限定してしまう。
高い生産性コストのため、ＲＴＤを低温測定に使用する
機会は小さい。特に温度を測定するのに必要な電力を薄
膜抵抗に供給するため、リード線を電源端子に溶接しな
ければならなくなり、ＲＴＤを空間の狭い場所での使用
に不向きなものとしている。

【０００８】従来の技術で提供する各形式のＲＴＤの構
造は大体同様で、皆鉛コネクタが必要で、この鉛コネク
タを他の回路と溶接して、電源電圧をＲＴＤに供給す
る。その中の一例として、白金抵抗温度計がある。Jind
a 氏達は、米国特許公報4,805,296 の“白金抵抗温度計
の製造方法”（1989年2 月21日公告）の公開した抵抗温
度計製造方法は、その中で一つの支持基板と一枚の白金
薄膜を形成して、温度測定素子とした。

【０００９】この白金薄膜は１つのアルミニウム・オキ
サイド薄膜をイジェクション・プロセスで基板上に形成
したもので、このアルミ・オキサイド薄膜を鎮定層とし
て、白金属のセンサ特性の安定度と再生度とを向上し
た。第１図と第２図とに各々このＲＴＤデバイスの断面
図と斜視図を示す。そのリード線５は電源に接続するた
めにある。

【００１０】Toenshoff 氏は米国特許公報4,146,957 の
“厚膜抵抗温度計”（1970年8 月3日公告）において、
セラミックの円柱形基板上に１つの折畳み式高純度の白
金厚膜通路を形成して、１つの高温度係数の抵抗温度計
とする方法を公開した。これはロータリー式の厚膜プリ
ント技術でセラミックの円柱上に白金抵抗通路を形成す
るものである。第３図に示すように、やはりリード線１
４を外部との接続に使用している。現代の電子応用技術
から見れば、このようにリード線をプリント回路板上に
配置される回路に溶接するということは、労多くして時
間を消耗する作業である。電子素子としては、小形化を
先ず考慮すべきであり、リード線で接続されるＲＴＤ
は、有限の空間内においてリード線を溶接する必要があ
り、また、接続点も小さいので不便である。

【００１１】よって、リニアなＲＴＤ温度計の設計、構
造、製造プロセスおよび包装方法に関して、一つの改善
された形態を提供して、その構造を簡素化し、その製造
過程の一貫性と自動化を計ることは無駄でない。その
外、より良好なインターフェイスを提供して、ＲＴＤリ
ニア温度計の生産コストの低減を計り、広くかつ便利に
温度測定の領域で応用することも今後の課題となるであ
ろう。

【００１２】

【発明が解決しようとする課題】本発明の課題の１つ
は、新鋭な構造形態とリニアなＲＴＤデバイス・パッケ
ージの製造方法を提供して、従来の技術で解決できない
困難を克服することにある。

【００１３】本発明のまた１つの課題は、新鋭な構造形
態とリニアなＲＴＤデバイス・パッケージの製造方法を
提供して、サーフェイス・マウント（ＳＭＴ）技術の応
用により、１つの素子の構造を提供し、かつそれを一貫
化、自動化して大幅にＲＴＤの生産コストを節減するこ
とにある。

【００１４】本発明のもう１つの課題は、新鋭な構造形
態とリニアなＲＴＤデバイス・パッケージの製造方法を
提供して、ＳＭＴの応用により、１つの素子の構造を提
供し、それを安易に現代電子プリント回路板（ＰＣＢ）
の既設回路に装着して、リニアのＲＴＤを更に広く応用
することにある。

【００１５】本発明の更に一つの課題は、新鋭な構造形
態とリニアなＲＴＤデバイス・パッケージの製造方法を
提供して、ＳＭＴの応用により、１つの素子の構造を提
供し、それを安易に既設回路に装着して、良好で確実な
接続を保護し、溶接による電線の接続などの作業を必要
としないことにある。

【００１６】

【課題を解決するための手段】これ等の課題を解決せん
がため、下記の実施の形態で本発明は一種の基板上に支
持されたサーフェイス・マウント型のＲＴＤを公開す
る。このサーフェイス・マウント型のＲＴＤは基板の表
面頂部に配置された、１つの抵抗ストリップを含み、こ
の抵抗ストリップは所定の温度測定範囲内では、リニア
な温度抵抗係数（ＴＣＲ）を呈する。このＲＴＤは更
に、基板の頂面の２個の相対する終端に配置された、２
個の頂部端子を含む。その中の各々の頂部端子は抵抗ス
トリップの一端に接続される。このＲＴＤは、更に２個
の基板底面に配置される底部端子を含み、底部端子はそ
れぞれ１つの頂部端子の下に配置される。

【００１７】ＲＴＤは更に２枚の縁辺導電板を含み、各
々基板の縁辺の表面上に配置されて、頂部端子の１つ
と、それに相対する下方の底部端子に接続される。ＲＴ
Ｄは実に２つのサーフェイス・マウント型半田電極を含
み、各々の半田電極は１つの導電層を構成し、頂部端
子、縁辺導電板、および底部端子の上に被覆して、その
上でサーフェイス・マウント半田接続作業をせしむる。
１つの実施形態では、サーフェイス・マウント型のＲＴ
Ｄは更に１つのパッシベーション保護層を含み、抵抗ス
トリップの上に被覆して保護する。

【００１８】実施形態ではサーフェイス・マウント型の
ＲＴＤは更に２つの端子半田バッファー・ペースト（ｂ
ｕｆｆｅｒ ｐａｓｔｅ）を含み、各々サーフェイス・
マウント半田電極下の頂面端子の頂上に配置され、以て
頂部端子と半田電極をバッファーする。実施形態におい
て、抵抗ストリップは１つの白金抵抗ストリップであ
り、そのＴＲＣの範囲は３０００〜３９００ｐｐｍ／℃
とした。

【００１９】この方面の技術の当業者であれば、下記の
発明の実施の形態を図面と参照して熟読すれば、おのず
から本発明の目的と優点を理解できることであろう。

【００２０】

【発明の実施の形態】図４から図１９までは、本発明に
よるサーフェイス・マウント型のデバイスでなる抵抗温
度計１００の製造プロセスを説明する、１連の断面図と
それに対応する斜視図である。図４と図５とで、一つの
基板１０５を準備し、普通のプロセスで清掃する。基板
１０５は、なるたけアルミニウム・オキサイドの薄片
か、或いはガラス基板が良い。その後、例えば約１μｍ
厚さの白金膜をイジェクションプロセスで１つのＲＴＤ
薄膜１１０に形成する。使用される電力は、３００Ｗで
３×１０Ｔｏｒｒの圧力下で約２時間イジェクトする。

【００２１】ＲＴＤ薄膜１１０はなるたけ、抵抗温度計
１００の測定温度範囲内で、温度に対する低抗値の変化
の割合が一定となるリニア抵抗温度係数（ＴＣＲ）を持
つように形成される。図６と図７とで示すように、ＲＴ
Ｄ薄膜１１０は、エッチングあるいはレーザ・トリミン
グでパターン化され、抵抗ストリップ１１０´とそれに
相対する、基板１０５頂面上にある抵抗ストリップ両端
上の頂部端子１１２を形成して、かつ電流をこれ等ＲＴ
Ｄ抵抗ストリップ１１０´を通過するように誘導する。

【００２２】そしてパターン化された抵抗ストリップ１
１０´と基板１０５上に配置された頂部端子１１２を、
１０００℃前後の温度で約２時間アニールする。図８と
図９で示すように、ここでは１つの金ペーストでなる頂
部電極１１５と１つのＰｄ／Ａｇのペーストの底部電極
１２０を、電極プリント・プロセスで形成する。頂部電
極１１５と底部電極１２０の層の厚さは約５〜２０μｍ
である。基板１０５に設けられた多層の構造は、約８５
０℃の熱処理で堆積されて電極となる。頂部電極１１５
と底部電極１２０は、各種のイジェクション・プロセ
ス、或いはその他薄膜付着法で生成され、薄膜の厚さの
範囲は、特定の応用上の必要に応じて数μｍから２０μ
ｍの間に定められる。

【００２３】その後、レーザ・トリミングで、更にＲＴ
Ｄの抵抗ストリップ１１０´の低抗値を調整する。図１
０と図１１とで示すように、保護層１３０が全頂面にプ
リントされ、次いで６００℃以下の熱処理で保護層１３
０を安定させる。その後、マーキング・プロセスで境界
線を形成し、ＲＴＤを個別のチップに分割し易いように
して、その次ぎに行なわれる包装プロセスに備え、更に
サーフェイス・マウント型のチップに生成される。スク
ライビング（scribing）プロセスで、マーキング・プロ
セスで設けられた境界線に沿ってチップを分割する。

【００２４】図１２と図１３に示すように、先ずステッ
ク・プレークプロセス（stick break process ）で、基
板上に支持される複数のＲＴＤ構造を分離して、複数の
ステック１４０とする。図１４と図１５では、縁辺に沿
って、インジェクション・プロセスでＮｉＣｒの薄膜で
ある縁辺導電板１５０をステック１４０の縁辺上に、約
３００〜１０００Åの厚さで付着させる。

【００２５】縁辺導電板１５０は電気上、頂部電極１１
５と底部電極１２０を接続する。図１６と図１７に示す
ように、ステック１４０をＲＴＤチップ１６０に分裂さ
せる。図１８と図１９で示すように、電極プレート法で
電極層１７０を形成し、その中では約３〜７μｍ厚さの
ニッケル層と約３〜８μｍ厚さのＳｎＰｂｓを含んでい
るが、電極層１７０は、Ｐｂ−Ａｇの半田材料でなる半
田層として形成してもよい。この電極層１７０は１個の
半田材料層として、頂面と底面の縁辺表面の一部分を被
覆し、これでＲＴＤチップの準備は完了し、ソルダーリ
ング・プロセスでプリント回路板、あるいはその他形態
の回路上にサーフェイス・マウントして、温度測定に用
いられる。

【００２６】金ペーストでなる頂部電極１１５は、頂面
上の頂部端子１１２の頂部に形成され、白金で構成され
た頂部端子１１２と電極層１７０間のインターフェイス
となる。白金でなる頂部端子１１２と電極層１７０間の
接触不良から起こる電位問題は、一部分端子の熱膨張の
相違によるもので、このような問題は金ペーストでなる
頂部電極１１５を頂部端子１１２と電極層１７０との熱
膨張率の相違を緩衝するバッファー・インターフェイス
とすることにより解消される。

【００２７】図４〜図１９と上記の説明による本発明の
公開する、基板上に形成されるサーフェイス・マウント
型のＲＴＤの製造方法は、下記のプロセスを含む。

【００２８】（ａ）所定の測定温度範囲内において、リ
ニアなる温度抵抗係数（ＴＣＲ）を有するＲＴＤ薄膜１
１０を基板１０５の頂部表面に沈積させる。

【００２９】（ｂ）抵抗薄膜をパターン化して、基板頂
面の隣接せる２つの相対する縁辺に、複数の抵抗ストリ
ップ１１０´と、複数の頂部端子１１２を形成し、各抵
抗ストリップ１１０´は、皆、２個の頂部端子１１２に
接続する。

【００３０】（ｃ）基板底部表面上、各頂部端子１１２
下に１つの底部電極１２０を形成する。

【００３１】（ｄ）基板縁辺の表面上に２枚の縁辺導電
板１５０を沈積し、以て頂部端子１１２の１つを、その
下にある底部電極１２０の一つに接続させる （ｅ）１つの導電層で頂部端子１１２、縁辺導電板１５
０、及び底部電極１２０を被覆して、２個のサーフェイ
ス・マウント型の半田でなる電極層１７０を形成し、以
てその上にて、サーフェイス・マウント半田接続作業を
行なう便利を提供する。

【００３２】実施の形態中には、サーフェイス・マウン
ト型ＲＴＤの制作方法において、更に１つのパッシベー
ションする保護層１３０を形成して、抵抗ストリップ１
１０´を被覆保護するプロセスを含む。

【００３３】他の実施形態中には、サーフェイス・マウ
ント型ＲＴＤの製造方法において、更に各々サーフェイ
ス・マウント型の電極層１７０下にある、頂部端子１１
２の頂上に、２つの端子半田バッファー・ペーストでな
る頂部電極１１５を形成し、以て頂部端子１２２と電極
層１７０をバッファーするプロセスを含む。

【００３４】また、ある実施の形態では、サーフェイス
・マウント型ＲＴＤの製造方法において、更に、サーフ
ェイス・マウント型の電極層１７０下にある頂部端子１
１２の頂上に各々厚さ約３００〜１０００ÅのＮｉＣｒ
層からなる２箇所の薄膜端子半田バッファー層でなる頂
部電極１１５を構成し、以て頂部端子１１２と電極層１
７０をバッファーするプロセスを含む。

【００３５】第２０図に比較的良好な白金抵抗ストリッ
プで製造された、リニアな抵抗温度デテクタ（ＲＴＤ）
の斜視図を示す。その抵抗温度計１００は、ＳｉＯ₂ 、
あるいはＡｌＯより成る基板１０５上に支持される。サ
ーフェイス・マウント型の電極層１７０は、抵抗温度計
１００の両側に縁辺に形成されている。ＲＴＤを装着す
る準備が完了したらソルダーリング・プロセスで既設回
路に接続する。

【００３６】抵抗温度計１００の頂部表面は、パッシベ
ーション保護層１３０で保護される。電極層１７０上
は、バッファー・インターフェイス用の金ペースト層で
なる頂部電極１１５を経て、頂部端子１１２の１つに接
続される。頂部端子１１２は、パッシベーション保護層
１３０の下に被覆された、抵抗ストリップ１１０´に接
続される。抵抗ストリップ１１０´はレーザでパターン
化とトリミングされ、ある低抗値を有するが、その低抗
値はある温度範囲内でリニアＴＣＲの変動にしたがって
変動する。

【００３７】図２０に示された半田電極の構造は、ＲＴ
Ｄデバイスがたやすく、サーフェイス・マウント技術を
応用して小形化した回路に装着できる利点を提供する。
頂部端子１１２上にある金ペーストでなる頂部電極１１
５は更に、バッファー・インターフェイスとしての作用
を発揮し、電極層１７０に対しての良好な付着性と温度
相容性を提供する。これで安定、かつ確実なＲＴＤ素子
が本発明によって提供される。また、優良なペースト材
料の外、ＮｉＣｒの薄膜でバッファー・インターフェイ
スを構成しても良い。

【００３８】また、極端に小型でコンパクトな、長さが
０．５ｍｍから数ｍｍ、例えば１．２ｍｍ×２．０ｍｍ
のＲＴＤデテクタも、本発明の製造プロセスとサーフェ
イス・マウント構造を利用して生産することが可能であ
る。小型でコンパクトなＲＴＤデテクタは、簡単にプリ
ント回路板上に配置された回路に装着され、従来の製品
のように余分のスペースと微細なリード線とを接続する
ための接続端子も不要になる。ＴＣＲと各ＲＴＤの抵抗
は製造プロセスにおいて低抗値の異なる導電ストリップ
を使用し、かつストリップをいろいろの長さに修正する
等の手段を用いて、自由自在に配置と調整ができる。

【００３９】例えば、これ等のＴＣＲの値を３７００、
３７８０と３８５０ｐｐｍ／℃、および低抗値を１０
０、５００、あるいは１０００Ωとする等である。

【００４０】図４から図１９および図２０は、本発明に
公開された基板１０５上に支持された、サーフェイス・
マウント型の抵抗温度計１００の製造方法を示す。この
抵抗温度計１００は、所定の測定温度範囲内でリニアな
抵抗温度係数（ＴＣＲ）を有する、基板１０５の頂部表
面に支持された抵抗ストリップ１１０´を含む外、更に
２個の、基板１０５の頂部表面の２つの相対する終端に
配置された、２個の頂部端子１１２を含み、頂部端子１
１２はそれぞれ抵抗ストリップ１１０´の一端に接続さ
れる。

【００４１】サーフェイス・マウント型の抵抗温度計１
００は更に、２個の基板１０５の底面に配置される底部
電極１２０を含み、各底部電極１２０はそれぞれ、１個
の頂部端子１１２の下に位置する。

【００４２】サーフェイス・マウント型の抵抗温度計１
００は更に、各々基板１０５の縁辺表面上に配置された
２枚の縁辺導電板１５０を含み、頂部端子１１２の１つ
と、それに相対する下方の底部電極１２０に接続され
る。サーフェイス・マウント型の抵抗温度計は更に、２
つのサーフェイス・マウント型の半田でなる電極層１７
０を含み、それぞれ１つの電極層１７０を構成して、頂
部端子１１２、縁辺導電板１５０、および底部電極１２
０の上に被覆し、以てその上でサーフェイス・マウント
の半田接続作業ができるようにしている。

【００４３】もう１つの実施の形態では、サーフェイス
・マウント型の抵抗温度計１００は更に、抵抗ストリッ
プ１１０´を被覆保護する、１つのパッシベーション保
護層１３０を含む。

【００４４】また、別の実施の形態では、サーフェイス
・マウント型の抵抗温度計１００は更に、各々サーフェ
イス・マウントの半田でなる電極層１７０下方にある、
頂部端子１１２の頂上に配置された、２つの端子半田バ
ッファー・ペーストでなる頂部電極１１５を含み、以て
頂部端子１１２と半田の電極層１７０をバッファーす
る。

【００４５】また、別の実施の形態では、白金ストリッ
プで抵抗ストリップ１１０´を構成し、その温度抵抗係
数（ＴＣＲ）の範囲は３０００〜３９００ｐｐｍ／℃で
ある。もう１つの変わった実施の形態では、その応用範
囲内でリニアな温度抵抗係数（ＴＣＲ）を有する、ニッ
ケル、銅、タングステン、あるいはその他の導電性スト
リップで、抵抗ストリップ１１０´を構成できるように
した。

【００４６】

【発明の効果】本発明は、一種の新鋭なＲＴＤデバイス
の構造形態としてその製造方法を提供し、この方面の技
術に普通の知識を有するものなら、これで従来の技術が
遭遇した問題を克服し得るであろう。特にＳＭＴを利用
して製造されたＲＴＤデバイスの構造は、その製造プロ
セスにおいて便利な一貫化と自動化が可能で、大幅にＲ
ＴＤの生産コストが低減できる。

【００４７】ＳＭＴを利用したＲＴＤデバイスの構造形
態はまた、このデバイスをたやすく既設の回路に装着せ
しめ得る。典型的な例としては、現代技術の精華である
ＰＣＢ上に装着するのがそれである。これにより、リニ
アなＲＴＤは広く応用される。また、サーフェイス・マ
ウントの形態は良好、かつ確実な接触が維持でき、繁雑
な溶接やその他の接続作業等不要である。

【００４８】本発明の内容は上記の実施例を詳述したも
ののみに止まらず、この方面の技術に通じた者なら、本
明細書を読んだ後、その内容に幾らかの変更を加えるこ
とも可能であろう。しかるにもしその構想が、本発明の
特許請求項の精神範囲外へ出ずるものに非ざれば、すべ
て本発明に含まれるものとすべきである。

【図面の簡単な説明】

【図１】 外部回路に接続するためのリード線を有する
薄膜ＲＴＤデバイスの断面図である。

【図２】 外部回路に接続するためのリード線を有する
薄膜ＲＴＤデバイスの斜視図である。

【図３】 従来のセラミック製の円柱上に形成された、
異なる構造のＲＴＤ温度計の部分斜視図である。

【図４】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する断面図である。

【図５】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する斜視図である。

【図６】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する断面図である。

【図７】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する斜視図である。

【図８】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する断面図である。

【図９】 本発明によるサーフェイス・マウント型の抵
抗温度計の製造プロセスを説明する斜視図である。

【図１０】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する断面図である。

【図１１】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する斜視図である。

【図１２】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する断面図である。

【図１３】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する斜視図である。

【図１４】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する断面図である。

【図１５】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する斜視図である。

【図１６】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する断面図である。

【図１７】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する斜視図である。

【図１８】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する断面図である。

【図１９】 本発明によるサーフェイス・マウント型の
抵抗温度計の製造プロセスを説明する斜視図である。

【図２０】 第４図から第１９図に示したプロセスによ
り、サーフェイス・マウント型の形態で製造されたリニ
アなＲＴＤの斜視図である。

【符号の説明】

５，１４…リード線 １００…抵抗温度計 １０５…基板 １１２…頂部端子 １１０´…抵抗ストリップ １１５…頂部電極（金ペースト） １２０…底部電極（端子） １３０…保護層 １４０…ステック（棒状体） １５０…縁辺導電板 １６０…ＲＴＤチップ １７０…電極層（半田層）

Claims (14)

【特許請求の範囲】
1. 【請求項１】 一種の基板上に、サーフェイス・マウン
   ト・デバイスで構成された抵抗温度デテクタにおいて、 所定の温度測定範囲内にて、リニアな温度抵抗係数を有
   する前記基板の頂部表面に配置された１つの抵抗ストリ
   ップと、 前記基板頂部表面の２つの相対する端部上に配置され、
   各々前記抵抗ストリップの一端に接続される２個の頂部
   端子と、 前記基板底部表面上に配置され、各々前記頂部端子中の
   １つの下方に配置される２個の底部端子と、 各々前記基板の縁部表面に配置され、かつ前記頂部端子
   の１つに接続されて、下方にある底部端子と相対する２
   枚の縁辺導電板および、 各々１つの導電層を構成して前記頂部端子、前記縁辺導
   電板、および前記底部端子を被覆し、その表面上におい
   て半田接続作業を便ならしむる２個のサーフェイス・マ
   ウント型半田電極とを含むことを特徴とするサーフェイ
   ス・マウント・デバイスで構成された抵抗温度デテク
   タ。
2. 【請求項２】 更に一つのパッシベーション保護層で被
   覆して、前記抵抗ストリップを保護することを特徴とす
   る請求項１記載のサーフェイス・マウント・デバイスで
   構成された抵抗温度デテクタ。
3. 【請求項３】 更に各々前記頂部表面端子の上、前記サ
   ーフェイス・マウント型半田電極の下に配置され、以て
   前記頂部端子と前記半田電極バッファーする２個の端子
   半田バッファー・ペーストを含むことを特徴とする請求
   項１記載のサーフェイス・マウント・デバイスで構成さ
   れた抵抗温度デテクタ。
4. 【請求項４】 更に各々厚さ約３００〜１０００ÅのＮ
   ｉＣｒ層で構成され、前記頂部端子の上、前記サーフェ
   イス・マウント型半田電極の下に配置されて、前記頂部
   端子と前記半田電極のバッファ作用に供する２つの薄膜
   端子半田バッファ層を含むことを特徴とする請求項１記
   載のサーフェイス・マウント・デバイスで構成された抵
   抗温度デテクタ。
5. 【請求項５】 前記抵抗ストリップは３０００〜３９０
   ０ｐｐｍ／℃間の温度抵抗係数を有する白金抵抗ストリ
   ップであることを特徴とする請求項１記載のサーフェイ
   ス・マウント・デバイスで構成された抵抗温度デテク
   タ。
6. 【請求項６】 前記抵抗ストリップは、４０００〜６５
   ００ｐｐｍ／℃間の温度抵抗係数を有するニッケル抵抗
   ストリップであることを特徴とする請求項１記載のサー
   フェイス・マウント・デバイスで構成された抵抗温度デ
   テクタ。
7. 【請求項７】 前記抵抗ストリップは、３０００〜４０
   ００ｐｐｍ／℃間の温度抵抗係数を有する銅抵抗ストリ
   ップであることを特徴とする請求項１記載のサーフェイ
   ス・マウント・デバイスで構成された抵抗温度デテク
   タ。
8. 【請求項８】 前記抵抗ストリップは、３０００〜３８
   ００ｐｐｍ／℃間の温度抵抗係数を有するタングステン
   抵抗ストリップであることを特徴とする請求項１記載の
   サーフェイス・マウント・デバイスで構成された抵抗温
   度デテクタ。
9. 【請求項９】 一種の基板上にサーフェイス・マウント
   ・デバイスで構成された抵抗温度デテクタにおいて、 所定の温度測定範囲内にて、リニアな温度抵抗係数を有
   する前記基板の頂部表面に配置された１つの抵抗ストリ
   ップと、 前記基板頂部表面の２つの相対する端部上に配置され、
   各々前記抵抗ストリップの一端に接続される２個の頂部
   端子と、 前記基板底部表面上に配置され、各々前記頂部端子中の
   １つの下方に配置される２個の底部端子と、 各々前記基板の縁部表面に配置され、かつ前記頂部端子
   の１つに接続されて、下方にある底部端子と相対する２
   個の縁辺導電板と、 各々１つの導電層を構成して前記頂部端子、前記縁辺導
   電板、および前記底部端子を被覆し、その表面上におい
   て半田作業を便ならしむる２個のサーフェイス・マウン
   ト型半田電極と、 前記抵抗ストリップを被覆保護する１つのパッシベーシ
   ョン保護層および各々前記頂部の上、前記サーフェイス
   ・マウント型半田電極の下に配置され、以て前記頂部端
   子と前記半田電極とをバッファーする２個の端子半田バ
   ッファー・ペーストとを含むことを特徴とするサーフェ
   イス・マウント・デバイスで構成された抵抗温度デテク
   タ。
10. 【請求項１０】 前記２個の端子半田バッファー・ペー
    ストは２層の薄膜端子半田バッファー層であり、各々一
    層の厚さ約３００〜１０００ÅのＮｉＣｒ層にて構成さ
    れ、前記頂部端子の頂上、前記サーフェイス・マウント
    半田電極の下に配置され、以て前記頂部端子と前記半田
    電極バッファーすることを特徴とする請求項９記載のサ
    ーフェイス・マウント・デバイスで構成された抵抗温度
    デテクタ。
11. 【請求項１１】 一種の基板上サーフェイス・マウント
    型抵抗温度デテクタの製造において、 所定の測定温度範囲内において、リニアなる温度抵抗係
    数を有する一枚の抵抗薄膜を、前記基板の頂部表面に堆
    積させるプロセスと、 前記抵抗薄膜をパターン化して前記基板表面の隣接する
    ２つの相対する縁辺に複数の抵抗ストリップと複数の頂
    部端子とを形成し、各抵抗ストリップを、皆２個の頂部
    端子間に接続するプロセスと、 前記基板底部表面上、各頂部端子下に１つの底部電極を
    形成するプロセスと、前記基板縁辺の表面上に２枚の縁
    辺導電板を形成し、以て前記頂部端子の一つをその下に
    ある底部端子の一つに接続させるプロセスと、および一
    つの導電層で前記頂部端子、前記縁辺導電板、および前
    記底部端子を被覆して、２個のサーフェイス・マウント
    型半田電極を形成し、以てその上にてサーフェイス・マ
    ウント半田接続作業を行なう便利を提供するプロセスと
    を含むことを特徴とするサーフェイス・マウント・デバ
    イスで構成された抵抗温度デテクタの製造方法。
12. 【請求項１２】 更に、一つのパッシベーション保護層
    を形成して、前記抵抗ストリップを被層保護するプロセ
    スとを含むことを特徴とする請求項１１記載のサーフェ
    イス・マウント・デバイスで構成された抵抗温度デテク
    タの製造方法。
13. 【請求項１３】 更に、各々前記サーフェイス・マウン
    ト型半田電極下、前記頂部表面端子の頂上に２つの端子
    半田バッファー・ペーストを形成し、以て前記頂部端子
    と前記半田電極をバッファーするプロセスを含むことを
    特徴とする請求項１１記載のサーフェイス・マウント・
    デバイスで構成された抵抗温度デテクタの製造方法。
14. 【請求項１４】 更に、前記サーフェイス・マウント型
    半田電極下にある前記頂部端子の頂上に、各々厚さ約３
    ００〜１０００ÅのＮｉＣｒ層からなる２箇所の薄膜端
    子半田バッファー層を構成し、以て前記頂部端子と前記
    半田電極をバッファーするプロセスを含むことを特徴と
    する請求項１１記載のサーフェイス・マウント・デバイ
    スで構成された抵抗温度デテクタの製造方法。