JPH11251725A - Printed wiring board and method for soldering using the same - Google Patents

Printed wiring board and method for soldering using the same

Info

Publication number
JPH11251725A
JPH11251725A JP6951298A JP6951298A JPH11251725A JP H11251725 A JPH11251725 A JP H11251725A JP 6951298 A JP6951298 A JP 6951298A JP 6951298 A JP6951298 A JP 6951298A JP H11251725 A JPH11251725 A JP H11251725A
Authority
JP
Japan
Prior art keywords
soldering
solder
land
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6951298A
Other languages
Japanese (ja)
Inventor
Satoshi Kogure
敏 木暮
Atsushi Maeda
篤志 前田
Hiroshi Yamada
浩士 山田
Mamoru Takano
守 高野
Hideaki Kanetani
英明 金谷
Yuichi Nagase
裕一 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuba Corp
Original Assignee
Mitsuba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuba Corp filed Critical Mitsuba Corp
Priority to JP6951298A priority Critical patent/JPH11251725A/en
Publication of JPH11251725A publication Critical patent/JPH11251725A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a solder bridge from occurring even with a smaller solder- drawing land. SOLUTION: In a QFP(quad flat package) IC mounting region 12, soldering lands 13 are formed in square frame, and at three corners of the mounting region 12, solder drawing lands 16 and 16 of right-angled isosceles triangle are formed with a gap 17 in between, while oblique lines facing each other with each solder-drawing land 16 opened with a solder-drawing hole 18. Related to a QFP IC1, temporarily fixed to the mounting region 12 with an adhesive tape 22, it is allowed to pass a flow solder part where a molten solder has erupted with a head part 15 of the printed wiring board 10 where no solder drawing land exists at top side. An excessive molten solder after the soldering land 13 and the lead 4 are soldered is taken to the solder-drawing land 16 and pulled into the solder-drawing hole 18. Since the solder-drawing hole pulls in a molten solder, the solder-drawing land may be set small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線基板
およびそれを使用した半田付け方法に関し、特に、ディ
ップ(浸漬)式半田付け方法における半田ブリッジを防
止する技術に係り、例えば、クアッド・フラット・パッ
ケージ(以下、QFPという。)を備えた半導体集積回
路装置(以下、ICという。)を実装するのに利用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a soldering method using the same, and more particularly to a technique for preventing a solder bridge in a dip (immersion) soldering method. The present invention relates to a technology effective for mounting a semiconductor integrated circuit device (hereinafter, referred to as an IC) having a package (hereinafter, referred to as a QFP).

【0002】[0002]

【従来の技術】QFPを備えたIC(以下、QFP・I
Cという。)は薄形で実装高さが低い表面実装形パッケ
ージであり、かつ、樹脂封止体の四方にリードを有する
ことにより、リードの本数を多く設定することができる
ため、広い分野で多用されて来ている。そして、QFP
・ICの高集積化および多機能化に伴って、QFP・I
Cのリード本数が増加することによってリード間のピッ
チが小さくなって来ている。このため、QFP・ICが
プリント配線基板にディップ式半田付け方法の一例であ
るフロー半田付け方法によって半田付けされる場合に
は、半田ブリッジが発生する可能性が高くなって来てい
る。
2. Description of the Related Art An IC having a QFP (hereinafter referred to as a QFP / I
Called C. ) Is a thin, surface-mount type package with a low mounting height, and because it has leads on all sides of the resin sealing body, the number of leads can be set large. It is coming. And QFP
・ With the high integration and multi-function of IC, QFP ・ I
As the number of leads of C increases, the pitch between leads has become smaller. Therefore, when the QFP · IC is soldered to the printed wiring board by a flow soldering method, which is an example of a dip-type soldering method, the possibility of occurrence of a solder bridge is increasing.

【0003】そこで、特開平5−315733号公報に
は、フロー半田付け方法における半田ブリッジの発生を
防止するプリント配線基板が提案されている。すなわ
ち、このプリント配線基板は、半田付け進行方向に対し
て傾けた前方半田付けランド群と後方半田付けランド群
との間に側方半田引きランドが分割して設けられ、後方
半田付けランド群の後端に後方半田引きランドが分割し
て設けられており、さらに、側方半田引きランド間およ
び後方半田引きランド間に独立した細い半田引きランド
が設けられている。
Therefore, Japanese Patent Application Laid-Open No. Hei 5-315733 proposes a printed wiring board for preventing the occurrence of a solder bridge in a flow soldering method. That is, in this printed wiring board, the side soldering lands are separately provided between the front soldering land group and the rear soldering land group inclined with respect to the soldering proceeding direction. A rear soldering land is provided separately at the rear end, and further, an independent thin soldering land is provided between the side soldering lands and between the rear soldering lands.

【0004】このプリント配線基板においては、半田引
きランドによって半田が引き取られ、半田が流れ易くな
るため、半田が大きく盛り上がるのを防止することがで
きる。さらに、四隅に設けられた半田引きランド間に互
いに独立した細い半田引きランドが設けられているた
め、半田引きランドによって吸収されない半田を細い半
田引きランドによって吸収することができ、半田付けラ
ンド間で半田ブリッジが発生するのを防止することがで
きる。
[0004] In this printed wiring board, the solder is taken up by the solder drawing land and the solder flows easily, so that it is possible to prevent the solder from rising greatly. Furthermore, since the thin soldering lands independent of each other are provided between the soldering lands provided at the four corners, the solder that is not absorbed by the soldering lands can be absorbed by the thin soldering lands, and between the soldering lands. The occurrence of a solder bridge can be prevented.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記し
た従来の技術においては、半田ブリッジの発生を確実に
防止するためには半田引きランドを大きくする必要があ
るので、プリント配線基板の実装密度の向上が妨げられ
てしまう。換言すれば、実装密度を上げるために半田引
きランドの面積を小さく設定すると、半田ブリッジの発
生の可能性が高まってしまう。
However, in the above-mentioned prior art, it is necessary to increase the size of the soldering land in order to reliably prevent the occurrence of the solder bridge. Will be hindered. In other words, if the area of the soldering land is set small in order to increase the mounting density, the possibility of the occurrence of a solder bridge increases.

【0006】本発明の目的は、半田引きランドの面積を
小さく設定しても隣合う半田付け部間で半田ブリッジが
発生するのを確実に防止することができるプリント配線
基板を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a printed wiring board which can reliably prevent the occurrence of a solder bridge between adjacent soldering portions even when the area of a soldering land is set small. .

【0007】[0007]

【課題を解決するための手段】本発明に係るプリント配
線基板は、本体の一主面に設定された半田付け対象物実
装領域に複数個の半田付け部が並べられており、この半
田付け部群の列の少なくとも一端には半田引きランドが
形成されているプリント配線基板において、前記半田引
きランドには半田引きホールが開設されていることを特
徴とする。
In a printed wiring board according to the present invention, a plurality of soldering portions are arranged in a soldering object mounting area set on one main surface of a main body. In a printed wiring board in which soldering lands are formed at at least one end of a group of rows, a soldering hole is formed in the soldering land.

【0008】例えば、QFP・ICの前記プリント配線
基板へのフロー半田付け方法に際して、QFP・ICは
前記半田付け対象物実装領域に粘着等の適当な手段によ
って仮固定され、半田フロー部を通される。溶融半田は
半田付け部とQFP・ICのリードとに付着して両者を
半田付けするため、半田盛り部が半田付け部とリードと
の間に形成される。プリント配線基板の移動に伴ってQ
FP・ICが半田フロー部から離れる瞬間に、余分な溶
融半田は前記半田引きランドおよび前記半田引きホール
によって引き取られ、半田盛り部が過度に盛り上がった
状態になって半田ブリッジが形成されるのを防止され
る。
For example, in the method of flow soldering of the QFP / IC to the printed wiring board, the QFP / IC is temporarily fixed to the mounting area of the soldering object by an appropriate means such as an adhesive, and is passed through the solder flow portion. You. Since the molten solder adheres to the soldering portion and the lead of the QFP / IC and solders the both, a solder pile portion is formed between the soldering portion and the lead. Q with the movement of the printed wiring board
At the moment when the FP / IC is separated from the solder flow portion, the excess molten solder is taken up by the solder drawing land and the solder drawing hole, and the solder bridge portion is excessively raised to form a solder bridge. Is prevented.

【0009】前記した手段によれば、半田引きランドに
半田引きホールが開設されていることにより、余分の溶
融半田を半田引きホールによって充分に引き込むことが
できるため、半田引きランドの面積を小さく設定するこ
とができ、その結果、プリント配線基板の実装密度を高
めることができる。
According to the above-described means, since the soldering hole is formed in the soldering land, excess molten solder can be sufficiently drawn in by the soldering hole, so that the area of the soldering land is set small. As a result, the mounting density of the printed wiring board can be increased.

【0010】[0010]

【発明の実施の形態】図1は本発明の一実施形態である
プリント配線基板へQFP・ICが実装される場合を示
す分解斜視図である。図2はそのフロー半田付け方法を
示しており、(a)はその途中を示す一部切断正面図、
(b)は半田付け盛り部を示す拡大部分断面図、(c)
は半田引きホールの作用を示す拡大部分断面図である。
FIG. 1 is an exploded perspective view showing a case where a QFP IC is mounted on a printed circuit board according to an embodiment of the present invention. 2A and 2B show the flow soldering method, in which FIG.
(B) is an enlarged partial cross-sectional view showing a soldered portion, (c).
FIG. 4 is an enlarged partial cross-sectional view showing the function of a soldering hole.

【0011】本実施形態において、本発明に係るプリン
ト配線基板は、QFP・IC1をフロー半田付け方法に
よって半田付けして実装されるものとして構成されてい
る。半田付け対象物であるQFP・IC1は、樹脂封止
体3および複数本のリード4から構成されたQFP2を
備えている。すなわち、QFP2の樹脂封止体3は略正
方形の平盤形状に形成されており、樹脂封止体3の四方
の側面からは複数本のリード4が突出されて一列に整列
されている。樹脂封止体3から突出されたリード4はガ
ルウイング(鴎の翼)形状に屈曲されており、リード4
の端子平坦部5群の下端面(取付面。シーティング・プ
レーン)は、樹脂封止体3の下端面よりも若干だけ下げ
られて同一面を形成するようになっている。
In this embodiment, the printed wiring board according to the present invention is configured such that the QFP IC 1 is mounted by soldering by a flow soldering method. The QFP IC 1 to be soldered includes a resin sealing body 3 and a QFP 2 including a plurality of leads 4. That is, the resin sealing body 3 of the QFP 2 is formed in a substantially square flat plate shape, and a plurality of leads 4 protrude from four side surfaces of the resin sealing body 3 and are aligned in a line. The lead 4 protruding from the resin sealing body 3 is bent in a gull wing (gull wing) shape.
The lower end surface (mounting surface; seating plane) of the group of terminal flat portions 5 is slightly lower than the lower end surface of the resin sealing body 3 to form the same surface.

【0012】プリント配線基板10は絶縁性を有する本
体11を備えており、本体11はガラス含浸エポキシ樹
脂等の絶縁材料が使用されて所望の大きさの四角形の平
板形状に形成されている。本体11の実装面(以下、表
側面とする。)における所望の部位には半田付け対象物
実装領域としてのQFP・IC実装領域12が、QFP
・IC1の平面形状に対応する略正方形に予め設定され
ている。
The printed wiring board 10 includes a main body 11 having an insulating property. The main body 11 is formed in a rectangular flat plate shape of a desired size using an insulating material such as an epoxy resin impregnated with glass. A QFP / IC mounting area 12 as a soldering object mounting area is provided at a desired portion on a mounting surface (hereinafter referred to as a front side) of the main body 11.
-It is set in advance to a substantially square shape corresponding to the planar shape of IC1.

【0013】本体11のQFP・IC実装領域12には
半田付け部としての半田付けランド13が複数個、QF
P・IC1の四方のリード4群列に対応するように略正
方形の枠形状に配列されている。各半田付けランド13
はリード4の端子平坦部5の大きさよりも若干大きめの
四角形に形成されている。各列における隣合う半田付け
ランド13、13間のピッチは、QFP・IC1のリー
ド4、4間のピッチに対応されている。各半田付けラン
ド13には本体11の表面や内部に形成された電気配線
14が電気的に接続されており、電気配線14は各半田
付けランド13を、他の半田付けランド13やプリント
配線基板10に実装された他の電気部品およびプリント
配線基板10の端部に配置された外部端子等に電気的に
接続させるようになっている。
The QFP / IC mounting area 12 of the main body 11 has a plurality of soldering lands 13 as soldering portions.
They are arranged in a substantially square frame shape so as to correspond to the four rows of leads of the P · IC1. Each soldering land 13
Is formed in a square slightly larger than the size of the terminal flat portion 5 of the lead 4. The pitch between the adjacent solder lands 13 in each row corresponds to the pitch between the leads 4 of the QFP IC 1. An electric wiring 14 formed on the surface or inside of the main body 11 is electrically connected to each soldering land 13. The electric wiring 14 connects each soldering land 13 to another soldering land 13 or a printed wiring board. The printed wiring board 10 is electrically connected to other electrical components mounted on the printed wiring board 10 and external terminals disposed at the end of the printed wiring board 10.

【0014】正方形のQFP・IC実装領域12の四隅
のうち一つのコーナ部には半田引きランドのない先頭部
15が設定されており、残りの三つのコーナ部には半田
引きランド16がそれぞれ配設されている。すなわち、
半田引きランド16は先頭部15を除く半田付けランド
13群の列の端にそれぞれ配設されている。半田引きラ
ンド16は直角二等辺三角形の薄板形状にそれぞれ形成
されており、三つのコーナ部において一対の半田引きラ
ンド16、16が組み合わされて全体的に正方形に形成
されている。そして、両半田引きランド16、16の斜
辺同士はQFP・IC実装領域12の対角線の延長線の
両側において半田盛り部を分断するための隙間17を挟
んで対向されている。
At one of the four corners of the square QFP / IC mounting area 12, a leading portion 15 having no soldering land is set, and at the other three corners, a soldering land 16 is arranged. Has been established. That is,
The soldering lands 16 are arranged at the ends of the row of the group of soldering lands 13 except the leading end 15. The soldering lands 16 are each formed in the shape of a thin plate having a right-angled isosceles triangle, and a pair of soldering lands 16 are combined at three corners to form a square as a whole. The oblique sides of the soldering lands 16 and 16 are opposed to each other on both sides of a diagonal extension of the QFP / IC mounting area 12 with a gap 17 for separating the solder pile portion therebetween.

【0015】各半田引きランド16の中央部には半田引
きホール18が、本体11の厚さ方向に貫通するように
開設されている。半田引きホール18の内周面には半田
付け性の良好な半田引き部19が形成されており、半田
引き部19は半田引きランド16に連続されている。本
体11の実装面とは反対側の裏側面における半田引き部
19に対応する部位には、反対側半田引き部20がそれ
ぞれ形成されており、この反対側半田引き部20は表側
の半田引きランド16と対応するように形成されてい
る。そして、半田引きホール18の内径に相当する半田
引き部19の内径Dは、本体11の厚さtの35%〜8
0%に設定されている。例えば、本体11の厚さが1.
6mmに設定されている場合において、半田引きホール
18の内径は、0.6mm〜1.2mmに設定されてい
る。
A soldering hole 18 is formed at the center of each soldering land 16 so as to penetrate in the thickness direction of the main body 11. A soldering portion 19 having good solderability is formed on the inner peripheral surface of the soldering hole 18, and the soldering portion 19 is connected to the soldering land 16. Opposite solder pulling portions 20 are formed at portions corresponding to the solder pulling portions 19 on the back side opposite to the mounting surface of the main body 11, and the opposite solder pulling portions 20 are connected to the front side solder pulling lands. 16 are formed. The inner diameter D of the soldering portion 19 corresponding to the inner diameter of the soldering hole 18 is 35% to 8% of the thickness t of the main body 11.
It is set to 0%. For example, when the thickness of the main body 11 is 1.
When it is set to 6 mm, the inner diameter of the soldering hole 18 is set to 0.6 mm to 1.2 mm.

【0016】半田引きランド16、半田引きホール18
の半田引き部19および反対側半田引きランド16は、
半田付けランド13や電気配線14と共にスクリーン印
刷法やリソグラフィーおよびエッチング法等の導体形成
方法によって形成されている。半田引きランド16は電
気配線14に電気的に接続してもよし、絶縁してもよ
い。
Solder land 16, solder hole 18
The soldering portion 19 and the opposite soldering land 16 of
It is formed together with the soldering lands 13 and the electric wires 14 by a conductor forming method such as a screen printing method, a lithography and an etching method. The soldering land 16 may be electrically connected to the electric wiring 14 or may be insulated.

【0017】本体11の表面には半田材料に対して濡れ
ない性質(非親和性、撥水性)を有するソルダレジスト
が使用されて形成された非濡れ面部21が被着されてお
り、非濡れ面部21は半田付けランド13や電気配線1
4および半田引きランド16等の半田盛り部が形成され
る部位の周囲を全体的に取り囲むようになっている。本
体11の表面におけるQFP・IC実装領域12の四隅
のうち半田引きランド16がない一つのコーナ部は、非
濡れ面部21が広く形成されていることになる。
On the surface of the main body 11, a non-wetting surface portion 21 formed by using a solder resist having a property (non-affinity, water repellency) that does not wet the solder material is adhered. 21 is a soldering land 13 or an electric wiring 1
4 and the entire area around the portion where the solder pile portion such as the soldering land 16 is formed. At one corner of the four corners of the QFP / IC mounting area 12 on the surface of the main body 11 where the soldering land 16 is not provided, the non-wetting surface 21 is formed widely.

【0018】次に、本発明の一実施形態である半田付け
方法を前記構成に係るプリント配線基板10に対するQ
FP・IC1のフロー半田付け方法について説明する。
Next, the soldering method according to one embodiment of the present invention is applied to the printed wiring board 10 having the above-described structure.
A description will be given of a flow soldering method of the FP · IC 1.

【0019】プリント配線基板10に対するQFP・I
C1のフロー半田付け方法に際して、プリント配線基板
10のQFP・IC実装領域12における中央部には耐
熱性を有する粘着テープ22が図1に示されているよう
に粘着され、この粘着テープ22にQFP・IC1の樹
脂封止体3の実装面側を向いた主面が粘着されることに
より、QFP・IC1がプリント配線基板10に仮固定
される。
QFP · I for Printed Wiring Board 10
In the flow soldering method C1, a heat-resistant adhesive tape 22 is adhered to the center of the QFP / IC mounting area 12 of the printed wiring board 10 as shown in FIG. The main surface of the resin sealing body 3 of the IC 1 facing the mounting surface is adhered, so that the QFP IC 1 is temporarily fixed to the printed wiring board 10.

【0020】図2(a)に示されているように、プリン
ト配線基板10はQFP・IC1が仮固定された側であ
る表側面を下に向けられた状態で、フロー半田付け方法
が実施される半田槽の内部に形成された半田フロー部2
3を通される。すなわち、半田槽内には溶融半田24が
貯留されているとともに、スリット型ノズル25から噴
き出されて山形状の半田フロー部23が形成されてお
り、プリント配線基板10はQFP・IC1が半田フロ
ー部23に通過するように搬送される。この際、プリン
ト配線基板10はQFP・IC実装領域12の半田引き
ランドがない先頭部15を先頭側として、QFP・IC
実装領域12の対角線方向(図1のX矢印方向)に搬送
される。
As shown in FIG. 2A, the flow soldering method is performed on the printed wiring board 10 with the front side, which is the side where the QFP IC 1 is temporarily fixed, facing downward. Flow part 2 formed inside the solder bath
3 passed. That is, the molten solder 24 is stored in the solder tank, and the solder flow portion 23 having a mountain shape is formed by being spouted from the slit type nozzle 25. The paper is conveyed so as to pass through the unit 23. At this time, the printed wiring board 10 has a QFP / IC
It is transported in the diagonal direction of the mounting area 12 (the X arrow direction in FIG. 1).

【0021】プリント配線基板10が予め指定された速
度で半田フロー部23を半田付け進行方向に沿って移動
すると、溶融半田24が半田付けランド13とリード4
とに付着して両者を半田付けするため、半田付けランド
13とリード4との間には半田盛り部26が図2(b)
に示されているように形成される。この際、隣合う半田
付けランド13、13間に形成された非濡れ面部21に
接触した溶融半田24は撥水されるため、溶融半田24
が過度に供給されない限り、隣合う半田付けランド1
3、13間には半田ブリッジが形成されることはない。
ちなみに、溶融半田24の半田付けランド13への供給
量はプリント配線基板10の搬送速度等によって制御さ
れる。
When the printed wiring board 10 moves the solder flow section 23 at a speed specified in advance along the direction of soldering, the molten solder 24 forms the solder land 13 and the lead 4.
2B, a solder pile 26 is provided between the soldering land 13 and the lead 4.
Is formed as shown in FIG. At this time, the molten solder 24 in contact with the non-wetting surface portion 21 formed between the adjacent soldering lands 13 is water-repellent.
Soldering lands 1 unless adjacent
No solder bridge is formed between 3 and 13.
Incidentally, the supply amount of the molten solder 24 to the soldering lands 13 is controlled by the transport speed of the printed wiring board 10 and the like.

【0022】そして、プリント配線基板10の移動に伴
ってQFP・IC1が半田フロー部23から離れる瞬間
に、余分な溶融半田24は各半田付けランド13群の列
の端にそれぞれ配設された半田引きランド16によって
引き取られ、半田盛り部26が盛り上がった状態になっ
て半田ブリッジが形成されるのを防止される。この際、
互いに対向する直角二等辺三角形の一対の半田引きラン
ド16、16は隙間17によって仕切られていることに
より、溶融半田24の盛り上がりは隙間17によって分
断されるため、各列における半田引きランド16の半田
引き取り作用は効果的に発揮されることになる。
At the moment when the QFP IC 1 is separated from the solder flow portion 23 with the movement of the printed wiring board 10, the excess molten solder 24 is removed from the solder provided at the end of the row of each soldering land 13 group. The solder lands 26 are prevented from being raised by the pulling lands 16 to form a solder bridge due to a raised state. On this occasion,
A pair of right-angled isosceles triangular soldering lands 16, which are opposed to each other, are separated by gaps 17, so that the swelling of the molten solder 24 is divided by the gaps 17. The takeover action will be effectively exerted.

【0023】さらに、各半田引きランド16に引き取ら
れた余分な溶融半田24は半田引きホール18に引き込
まれるため、半田ブリッジの形成はより一層確実に防止
されることになる。この際、半田引きホール18は充分
な容量と毛細管現象によって強力に余分の溶融半田24
を確実かつ多量に引き込むことができるため、半田引き
ランド16の面積が小さく設定されている場合であって
も、当該半田引きランド16で小さくなった分だけ不足
した溶融半田24の引き込み量を充分に補うことができ
る。
Further, since the excess molten solder 24 drawn by each of the solder pulling lands 16 is drawn into the solder pulling hole 18, the formation of a solder bridge is more reliably prevented. At this time, the soldering hole 18 has a sufficient capacity and an excessive amount of molten solder 24 due to a capillary phenomenon.
Therefore, even when the area of the soldering land 16 is set small, the shortage of the molten solder 24 can be sufficiently reduced by the reduced size of the soldering land 16. Can be supplemented.

【0024】ここで、半田引きホール18の内径Dが本
体11の板厚tの35%〜80%の範囲外に設定されて
いると、半田引きホール18による溶融半田24の引き
込み量ないしは作用が不足し半田ブリッジが形成されて
しまう場合もあることが、本発明者の実験によって発見
された。半田引きホールの内径Dが本体11の板厚tの
35%未満であると、半田引きホールの容量が小さくな
るため、半田引きホールが引き込むことができる溶融半
田引き込み体積が不足する。また、内径Dが小さいと、
半田引きホールが気泡によって目詰まりされたり、溶融
半田の粘性によっては引き込み力が低下する傾向があ
る。逆に、半田引きホールの内径Dが本体11の板厚t
の80%を超えると、半田引きホールの開口面積が大き
過ぎて半田引きホールの毛細管現象が有効に機能しない
ため、溶融半田が半田引きホールに引き込まれない現象
が発生する。
Here, if the inner diameter D of the soldering hole 18 is set outside the range of 35% to 80% of the plate thickness t of the main body 11, the amount or action of the molten solder 24 drawn in by the soldering hole 18 is reduced. It has been discovered by experiments of the present inventor that the solder bridge may be insufficient and a solder bridge may be formed. If the inner diameter D of the soldering hole is less than 35% of the plate thickness t of the main body 11, the capacity of the soldering hole becomes small, so that the volume of the molten solder that can be drawn in by the soldering hole is insufficient. When the inner diameter D is small,
There is a tendency that the soldering hole is clogged by air bubbles or the drawing force is reduced depending on the viscosity of the molten solder. Conversely, the inner diameter D of the soldering hole is equal to the thickness t of the body 11.
If it exceeds 80%, the opening area of the soldering hole is too large and the capillary phenomenon of the soldering hole does not function effectively, so that a phenomenon occurs in which the molten solder is not drawn into the soldering hole.

【0025】以上説明したように、本実施の形態によれ
ば、半田引きランドに半田引きホールを開設することに
より、余分の溶融半田を半田引きホールによって充分に
引き込むことができるため、半田ブリッジの発生を確実
に防止することができる。したがって、半田引きランド
の面積を小さく設定することができるため、プリント配
線基板の実装密度を高めることができる。
As described above, according to the present embodiment, since the soldering hole is formed in the soldering land, excess molten solder can be sufficiently drawn in by the soldering hole. Occurrence can be reliably prevented. Therefore, since the area of the soldering land can be set small, the mounting density of the printed wiring board can be increased.

【0026】なお、本発明は前記実施の形態に限定され
るものではなく、その要旨を逸脱しない範囲において、
種々に変更が可能であることはいうまでもない。
It should be noted that the present invention is not limited to the above-described embodiment, but may be modified without departing from the scope of the invention.
It goes without saying that various changes can be made.

【0027】例えば、半田引きランドは直角二等辺三角
形に形成するに限らず、四角形や多角形に形成してもよ
い。
For example, the soldering land is not limited to a right isosceles triangle, but may be a quadrangle or a polygon.

【0028】フロー半田付け法を使用するに限らず、他
のディップ式半田付け法を使用してもよい。
Instead of using the flow soldering method, another dip-type soldering method may be used.

【0029】半田付け対象物はQFP・ICに限らず、
QFJ・IC(クワッド・フラット・Jリードパッケー
ジ・IC)等の他の四方向にリードを有する表面実装形
パッケージ・IC、SOP・IC(スモール・アウトラ
イン・パッケージ・IC)等の二側面にリードを有する
表面実装形パッケージ・IC、さらには、DIP・IC
(デュアル・インライン・パッケージ・IC)等の挿入
リードを有する挿入形パッケージ・ICであってもよい
し、ICに限らず、トランジスタやその他の電気部品で
あってもよい。
The object to be soldered is not limited to QFP / IC,
QFJ / IC (quad flat / J-lead package / IC) and other four-sided surface mount package / IC with leads in four directions, SOP / IC (small outline package / IC) etc. Mounted package / IC, and DIP / IC
It may be an insertion type package / IC having an insertion lead such as a (dual in-line package / IC), or may be a transistor or other electric parts without being limited to the IC.

【0030】[0030]

【発明の効果】以上説明したように、本発明によれば、
半田引きランドに半田引きホールを開設することによ
り、ディップ式半田付け法に際して、余分な溶融半田を
半田引きホールによって引き込むことができるため、半
田引きランドの面積を小さく設定しても余分な半田を充
分に吸収して半田ブリッジの発生を確実に防止すること
ができ、その結果、プリント配線基板の実装密度を向上
させることができる。
As described above, according to the present invention,
By opening a soldering hole in the soldering land, excess molten solder can be drawn in by the soldering hole during the dip-type soldering method, so even if the area of the soldering land is set small, excess solder can be removed. It is possible to sufficiently prevent the occurrence of solder bridges by absorbing sufficiently, and as a result, it is possible to improve the mounting density of the printed wiring board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるプリント配線基板へ
QFP・ICが実装される場合を示す分解斜視図であ
る。
FIG. 1 is an exploded perspective view showing a case where a QFP / IC is mounted on a printed wiring board according to an embodiment of the present invention.

【図2】そのフロー半田付け方法を示しており、(a)
はその途中を示す一部切断正面図、(b)は半田付け盛
り部を示す拡大部分断面図、(c)は半田引きホールの
作用を示す拡大部分断面図である。
FIG. 2 shows the flow soldering method, in which (a)
FIG. 3 is a partially cutaway front view showing the middle thereof, (b) is an enlarged partial cross-sectional view showing a soldered portion, and (c) is an enlarged partial cross-sectional view showing the function of a soldering hole.

【符号の説明】 1…QFP・IC(半田付け対象物)、2…QFP、3
…樹脂封止体、4…リード、5…端子平坦部、10…プ
リント配線基板、11…本体、12…QFP・IC実装
領域(半田付け対象物実装領域)、13…半田付けラン
ド(半田付け部)、14…電気配線、15…半田引きラ
ンドのない先頭部、16…半田引きランド、17…隙
間、18…半田引きホール、19…半田引き部、20…
反対側半田引き部、21…非濡れ面部、22…粘着テー
プ、23…半田フロー部、24…溶融半田、25…スリ
ット型ノズル、26…半田盛り部。
[Description of Signs] 1 ... QFP / IC (object to be soldered) 2 ... QFP, 3
... Resin sealed body, 4 ... Lead, 5 ... Terminal flat part, 10 ... Printed wiring board, 11 ... Main body, 12 ... QFP / IC mounting area (soldering object mounting area), 13 ... Soldering land (Soldering) 14) electrical wiring, 15: head without soldering land, 16: soldering land, 17: gap, 18: soldering hole, 19: soldering part, 20 ...
Opposite-side soldering portion, 21: non-wetting surface portion, 22: adhesive tape, 23: solder flow portion, 24: molten solder, 25: slit nozzle, 26: solder pile portion.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 守 群馬県桐生市広沢町1丁目2681番地 株式 会社ミツバ内 (72)発明者 金谷 英明 群馬県桐生市広沢町1丁目2681番地 株式 会社ミツバ内 (72)発明者 長瀬 裕一 群馬県桐生市広沢町1丁目2681番地 株式 会社ミツバ内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Mamoru Takano 1-2681, Hirosawa-cho, Kiryu-shi, Gunma Co., Ltd. (72) Inventor Hideaki Kanaya 1-2681-1, Hirosawa-cho, Kiryu-shi, Gunma, Co., Ltd. 72) Inventor Yuichi Nagase 1-2681, Hirosawa-cho, Kiryu-shi, Gunma Inside Mitsuba Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 本体の一主面に設定された半田付け対象
物実装領域に複数個の半田付け部が並べられており、こ
の半田付け部群の列の少なくとも一端には半田引きラン
ドが形成されているプリント配線基板において、 前記半田引きランドには半田引きホールが開設されてい
ることを特徴とするプリント配線基板。
A plurality of soldering portions are arranged in a soldering object mounting area set on one main surface of a main body, and a soldering land is formed at least at one end of a row of the soldering portion group. A printed wiring board according to claim 1, wherein a soldering hole is formed in said soldering land.
【請求項2】 前記半田引きホールの内径が前記本体の
板厚の35%〜80%に設定されていることを特徴とす
る請求項1に記載のプリント配線基板。
2. The printed wiring board according to claim 1, wherein the inside diameter of the soldering hole is set to 35% to 80% of the thickness of the main body.
【請求項3】 前記各半田付け部に前記半田付け対象
物の各リードがそれぞれ接触された状態で、前記各半田
付け部および前記半田引きランドが溶融半田に接触され
た後に、溶融半田から離されることにより、前記各半田
付け部と前記各リードとが半田付けされ、前記半田引き
ランドおよび前記半田引きホールによって余分の溶融半
田が引き取られることを特徴とする請求項1に記載のプ
リント配線基板を使用した半田付け方法。
3. In a state where the respective leads of the object to be soldered are in contact with the respective soldering portions, the respective soldering portions and the soldering lands are separated from the molten solder after being brought into contact with the molten solder. 2. The printed wiring board according to claim 1, wherein each of the soldering portions and each of the leads are soldered, and excess molten solder is taken up by the soldering land and the soldering hole. 3. Soldering method using.
JP6951298A 1998-03-04 1998-03-04 Printed wiring board and method for soldering using the same Pending JPH11251725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6951298A JPH11251725A (en) 1998-03-04 1998-03-04 Printed wiring board and method for soldering using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6951298A JPH11251725A (en) 1998-03-04 1998-03-04 Printed wiring board and method for soldering using the same

Publications (1)

Publication Number Publication Date
JPH11251725A true JPH11251725A (en) 1999-09-17

Family

ID=13404873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6951298A Pending JPH11251725A (en) 1998-03-04 1998-03-04 Printed wiring board and method for soldering using the same

Country Status (1)

Country Link
JP (1) JPH11251725A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089544A1 (en) * 2001-04-27 2002-11-07 Matsushita Electric Industrial Co., Ltd. Wiring board and soldering method therefor
EP1542517A1 (en) * 2003-12-11 2005-06-15 Mitsubishi Denki Kabushiki Kaisha Printed Circuit Board for Mounting a Quad Flat Package IC, Method of Soldering a Quad Flat Package IC, and Air Conditioning Apparatus with such a Printed Circuit Board
EP2490514A1 (en) * 2011-01-14 2012-08-22 Mitsubishi Electric Corporation Printed wiring board, method of soldering quad flat package IC, and air conditioner
JP2016100358A (en) * 2014-11-18 2016-05-30 株式会社ノーリツ Printed circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089544A1 (en) * 2001-04-27 2002-11-07 Matsushita Electric Industrial Co., Ltd. Wiring board and soldering method therefor
US6998861B2 (en) 2001-04-27 2006-02-14 Matsushita Electric Industrial Co., Inc. Wiring board and soldering method therefor
EP1542517A1 (en) * 2003-12-11 2005-06-15 Mitsubishi Denki Kabushiki Kaisha Printed Circuit Board for Mounting a Quad Flat Package IC, Method of Soldering a Quad Flat Package IC, and Air Conditioning Apparatus with such a Printed Circuit Board
CN1328934C (en) * 2003-12-11 2007-07-25 三菱电机株式会社 Printed circuit board for mounting a quad flat package IC, method of soldering a quad flat package IC, and air conditioning apparatus with such a printed circuit board
EP2490514A1 (en) * 2011-01-14 2012-08-22 Mitsubishi Electric Corporation Printed wiring board, method of soldering quad flat package IC, and air conditioner
US8975533B2 (en) 2011-01-14 2015-03-10 Mitsubishi Electric Corporation Printed wiring board, method of soldering quad flat package IC, and air conditioner
JP2016100358A (en) * 2014-11-18 2016-05-30 株式会社ノーリツ Printed circuit board

Similar Documents

Publication Publication Date Title
JP3633505B2 (en) Printed circuit board and printed circuit board soldering method
JPH08288628A (en) Printed board
JPH11251725A (en) Printed wiring board and method for soldering using the same
JP2002334964A (en) Semiconductor device
JP4976673B2 (en) Semiconductor device, substrate, and method for manufacturing semiconductor device
JP4238426B2 (en) Printed wiring board
JPH09199841A (en) Printed-wiring board
JP2675473B2 (en) Flat package IC Solder dip type printed wiring board
JPS6175553A (en) Electronic part
JP3600457B2 (en) 4-way lead flat package IC mounted printed wiring board
JPH01232753A (en) Semiconductor device
JPS60107848A (en) Semiconductor device and lead frame used for said device
JP2001267452A (en) Semiconductor device
JP3735858B2 (en) Soldering structure of parts to printed circuit board
JPS61214548A (en) Tape carrier
JPH0686323U (en) Surface mount type package
JPS6223136A (en) Semiconductor device
JPS60240184A (en) Method of mounting electronic part on printed board
JPH05235241A (en) Semiconductor device
JPH05335437A (en) Semiconductor device
JP2536892Y2 (en) Surface mount electronic components
JPH1168289A (en) Resin molded board
JPS6231838B2 (en)
JP3127779B2 (en) Printed board
JPH02278858A (en) J-bend type integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050228

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20070717

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20071113

Free format text: JAPANESE INTERMEDIATE CODE: A02