JPH11251478A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11251478A
JPH11251478A JP10051836A JP5183698A JPH11251478A JP H11251478 A JPH11251478 A JP H11251478A JP 10051836 A JP10051836 A JP 10051836A JP 5183698 A JP5183698 A JP 5183698A JP H11251478 A JPH11251478 A JP H11251478A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
package body
wiring
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10051836A
Other languages
Japanese (ja)
Inventor
Norikazu Fukunaga
憲和 福永
Akihiro Hidaka
明弘 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10051836A priority Critical patent/JPH11251478A/en
Publication of JPH11251478A publication Critical patent/JPH11251478A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device for increasing the number of connection terminals and for reducing package size. SOLUTION: A wiring substrate 50 is jointed to the counter metal plate side of a package body 30 with a metal plate 10 and a printed wiring board 20 by a relay terminal 40 a, and an input/output terminal 54 that is provided at the counter package body side of the wiring board 50 is connected electrically to an electrode part 71 of a semiconductor element 70 via a bonding wire 80, a wiring layer 22, and a relay terminal 40. As a result, the input/output terminal 54 can be arranged also directly below a cavity part 60 of the package body 30. By arranging the input/output terminal 54 on the entire surface of the lower surface of the package body 30, the number of terminals to be connected to a printed circuit board(PCB) 200 can be increased, thus mounting highly dense semiconductor elements and increasing speed and further increasing the latitude in designing a semiconductor device and reducing a package size.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にキャビティダウン型の半導体
パッケージに半導体素子を搭載した半導体装置およびそ
の製造方法に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a semiconductor element mounted in a cavity-down type semiconductor package and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置において、ICチップやLS
Iチップ等の半導体素子は、半導体パッケージに設けら
れた半導体素子搭載部に搭載されて実用に供されてい
る。樹脂モールドパッケージはセラミック製の半導体パ
ッケージに比べて製造コストが安価であり、特にリード
フレームを用いずにプリント配線板上に半導体素子を搭
載し、プリント配線板の電極部に取付けたはんだボール
等でマザーボードに接続するようにしたPBGA(Plast
ic Ball Grid Array) が注目されている。PBGAは、
QFP(Quad Flat Package) 等のリードフレームを用い
たパッケージに比べて、リードを面的にとるため多ピ
ン化が可能である。リードピッチが大きく、マウンタ
等の精度が甘くてもよいので、製造歩留りが向上する。
製造コストが比較的安価である等の長所を有してい
る。
2. Description of the Related Art In a semiconductor device, an IC chip or an LS
2. Description of the Related Art A semiconductor element such as an I-chip is mounted on a semiconductor element mounting portion provided in a semiconductor package and put to practical use. The resin mold package has a lower manufacturing cost than a ceramic semiconductor package.Especially, a semiconductor element is mounted on a printed wiring board without using a lead frame, and solder balls attached to the electrodes of the printed wiring board are used. PBGA (Plast
ic Ball Grid Array). PBGA is
Compared to a package using a lead frame such as a QFP (Quad Flat Package), the number of pins can be increased because the leads are provided in a planar manner. Since the lead pitch is large and the accuracy of the mounter or the like may be low, the manufacturing yield is improved.
It has advantages such as relatively low manufacturing cost.

【0003】従来のPBGAは、半導体素子がプリント
配線板の上部に搭載され、ボンディングワイヤ、プリン
ト配線板の配線、プリント配線板の周辺に設けたスルー
ホール、プリント配線板の下部の電極部等を介してはん
だボール等に半導体素子の電極部が電気的に接続されて
おり、半導体素子搭載後にモールド樹脂で封止されてい
る。ところが上記のPBGAは、半導体素子を囲む全体
が有機材料で構成されているため、放熱性や耐湿性が不
十分であるという欠点があった。
In a conventional PBGA, a semiconductor element is mounted on an upper portion of a printed wiring board, and a bonding wire, wiring of the printed wiring board, through holes provided around the printed wiring board, an electrode portion below the printed wiring board, and the like are provided. The electrode portion of the semiconductor element is electrically connected to a solder ball or the like via a via, and is sealed with a mold resin after the semiconductor element is mounted. However, the above-mentioned PBGA has a disadvantage that heat dissipation and moisture resistance are insufficient because the whole surrounding the semiconductor element is made of an organic material.

【0004】そこで、上記のPBGAの欠点である放熱
性や耐湿性を改善するため、キャビティダウンBGA(C
avity Down - Ball Grid Array) が提案されている。キ
ャビティダウンBGAは、銅合金等の金属板にキャビテ
ィ部(Cavity)が下向き(Down)になるようにプリント配線
板を接着し、キャビティ部に半導体素子を搭載した後、
プリント配線板の配線および電極部を介してはんだボー
ル等によりマザーボードへ接続するようにしたものであ
る。半導体素子搭載後のキャビティ部の樹脂封止はモー
ルド法またはポッティング法により行われる。このキャ
ビティダウンBGAは、上部に放熱用の金属板を設けて
いるので、放熱性や耐湿性を向上することができる。
Therefore, in order to improve heat dissipation and moisture resistance, which are the drawbacks of the PBGA, a cavity-down BGA (C
avity Down-Ball Grid Array) has been proposed. Cavity down BGA, the printed wiring board is bonded to the metal plate such as copper alloy so that the cavity (Cavity) is downward (Down), after mounting the semiconductor element in the cavity,
The printed circuit board is connected to the motherboard by solder balls or the like via the wiring and the electrode section. Resin sealing of the cavity after mounting the semiconductor element is performed by a molding method or a potting method. Since the cavity-down BGA is provided with a metal plate for heat dissipation on the upper part, heat dissipation and moisture resistance can be improved.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
キャビティダウンBGAにおいては、マザーボードに接
続する接続端子としてのはんだボール等と、半導体素子
を搭載するキャビティ部の開口部とがプリント配線板の
同一面側にあるため、パッケージの下側面全面に接続端
子を配置することができず、接続端子の配置が制限され
ていた。したがって、接続端子数を増加することができ
ないので、さらに高密度な半導体素子を搭載して半導体
装置の高速化を図ることが困難であるという問題があっ
た。
However, in the above-mentioned cavity-down BGA, the solder balls and the like as connection terminals for connection to the motherboard and the opening of the cavity for mounting the semiconductor element are on the same surface of the printed wiring board. Side, the connection terminals could not be arranged on the entire lower surface of the package, and the arrangement of the connection terminals was limited. Therefore, since the number of connection terminals cannot be increased, there is a problem that it is difficult to mount a higher-density semiconductor element to increase the speed of the semiconductor device.

【0006】また、マザーボードの電極部のピッチは標
準化されているため、接続端子間の間隔を広くとること
ができず、半導体装置の設計の自由度が比較的狭いとい
う問題があった。さらにまた、接続端子間の間隔を狭く
とることができないので、パッケージサイズを小さくす
ることが困難であるという問題があった。
Further, since the pitch of the electrode portions of the motherboard is standardized, the interval between the connection terminals cannot be widened, and there is a problem that the degree of freedom in designing a semiconductor device is relatively narrow. Furthermore, since the interval between the connection terminals cannot be reduced, there is a problem that it is difficult to reduce the package size.

【0007】本発明は、このような問題を解決するため
になされたものであり、接続端子数を増加することが可
能な半導体装置を提供することを目的とする。本発明の
他の目的は、設計の自由度が広く、パッケージサイズを
小さくすることが可能な半導体装置を提供することにあ
る。
[0007] The present invention has been made to solve such a problem, and has as its object to provide a semiconductor device capable of increasing the number of connection terminals. Another object of the present invention is to provide a semiconductor device which has a large degree of freedom in design and can reduce a package size.

【0008】[0008]

【課題を解決するための手段】本発明の請求項1記載の
半導体装置によると、プリント配線板と放熱体とを有す
るパッケージ本体の反放熱体側に配線基板を設けてお
り、この配線基板はプリント配線板の配線と電気的に接
続される入出力端子を反パッケージ本体側に有する。こ
のため、キャビティ部の直下にも入出力端子を配置する
ことが可能となるので、パッケージの下側面全面に入出
力端子を配置することにより、マザーボードに接続する
端子数を増加することができる。したがって、さらに高
密度な半導体素子を搭載して半導体装置の高速化を図る
ことが可能となる。
According to a first aspect of the present invention, there is provided a semiconductor device, wherein a wiring board is provided on a side of a package body having a printed wiring board and a heat radiator, on a side opposite to the heat radiator. An input / output terminal electrically connected to the wiring of the wiring board is provided on the side opposite to the package body. For this reason, it is possible to arrange the input / output terminals directly below the cavity, and by arranging the input / output terminals on the entire lower surface of the package, the number of terminals connected to the motherboard can be increased. Therefore, it is possible to mount a higher density semiconductor element to increase the speed of the semiconductor device.

【0009】さらに、マザーボードの電極部のピッチ規
格に入出力端子のピッチを合わせつつ、半導体装置の設
計を容易に変更することができるので、半導体装置の設
計の自由度が広くなり、かつパッケージサイズを小さく
することが可能となる。本発明の請求項2記載の半導体
装置によると、パッケージ本体と配線基板との間に中継
端子を設け、この中継端子によりパッケージ本体と配線
基板とを接合し、プリント配線板の配線と入出力端子と
を電気的に接続する。このため、中継端子として導電性
接着剤やはんだボール等を用いることにより、パッケー
ジ本体と配線基板との接合と、プリント配線板の配線と
入出力端子との電気的な接続を同時に行うことが可能と
なる。したがって、簡単な構成でパッケージの下側面全
面に入出力端子を配置することできる。
Further, the design of the semiconductor device can be easily changed while adjusting the pitch of the input / output terminals to the pitch standard of the electrode portion of the motherboard, so that the degree of freedom in the design of the semiconductor device is increased and the package size is increased. Can be reduced. According to the semiconductor device of the present invention, a relay terminal is provided between the package body and the wiring board, and the package body and the wiring board are joined by the relay terminal, so that the wiring of the printed wiring board and the input / output terminal are provided. And are electrically connected. Therefore, by using a conductive adhesive or a solder ball as a relay terminal, it is possible to simultaneously connect the package body and the wiring board and electrically connect the wiring of the printed wiring board and the input / output terminals. Becomes Therefore, the input / output terminals can be arranged on the entire lower surface of the package with a simple configuration.

【0010】本発明の請求項3記載の半導体装置の製造
方法によると、プリント配線板をキャビティ部が下向き
になるように放熱体に接着してパッケージ本体を作製
し、キャビティ部に半導体素子を搭載して半導体素子と
プリント配線板の配線とを電気的に接続し、パッケージ
本体の反放熱体側に配線基板を接合してプリント配線板
の配線と配線基板の配線とを電気的に接続し、配線基板
の反パッケージ本体側にプリント配線板の配線と電気的
に接続される入出力端子を設ける。このため、パッケー
ジの下側面全面に簡便に入出力端子を配置することでき
る。
According to the method of manufacturing a semiconductor device according to the third aspect of the present invention, the package body is manufactured by bonding the printed wiring board to the radiator so that the cavity faces downward, and the semiconductor element is mounted in the cavity. To electrically connect the semiconductor element and the wiring of the printed wiring board, and to connect the wiring board to the anti-radiator side of the package body to electrically connect the wiring of the printed wiring board and the wiring of the wiring board; An input / output terminal electrically connected to the wiring of the printed wiring board is provided on the side opposite to the package body of the substrate. Therefore, the input / output terminals can be easily arranged on the entire lower surface of the package.

【0011】プリント配線板としては、耐熱性のある樹
脂製フィルムまたは薄い積層板を基材として用いること
ができる。フィルムの材料としては、例えばポリイミ
ド、ポリエステル、ポリアミド、ポリエーテルエーテン
ケトン等の樹脂とするのが好ましく、積層板の樹脂とし
ては、エポキシ、ポリイミド、ビスマレイミドトリアジ
ン(BT)等とするのが好ましい。配線は、銅(Cu)
等の薄層のフォトリソグラフィ、エッチング、酸化処理
等により形成することができる。積層板はガラス等を補
強板としてエポキシ等で積層することが可能である。積
層板の配線間の電気的な接続は、導電性ビアホールまた
はCu等をめっきしたスルーホールにドリルをかけるか
レーザ照射して不要物を除去した後めっきすることによ
り行うことができる。配線の露出部分にニッケル(N
i)、金(Au)等のめっきを施すことにより電極部を
形成することができる。
As the printed wiring board, a heat-resistant resin film or a thin laminated board can be used as a base material. The material of the film is preferably, for example, a resin such as polyimide, polyester, polyamide, or polyether ethene ketone, and the resin of the laminate is preferably epoxy, polyimide, bismaleimide triazine (BT), or the like. Wiring is copper (Cu)
Can be formed by photolithography, etching, oxidation treatment, or the like of a thin layer such as The laminate can be laminated with epoxy or the like using glass or the like as a reinforcing plate. The electrical connection between the wirings of the laminated board can be made by drilling a conductive via hole or a through-hole plated with Cu or the like or by irradiating a laser to remove unnecessary matter and then plating. Nickel (N
i), the electrode portion can be formed by plating with gold (Au) or the like.

【0012】放熱体としては、放熱性および熱伝導性の
面から銅材または銅合金材を用いるのが好ましい。放熱
体は、上記の金属板が1枚であってもよいし、上記の金
属板が2枚であってもよい。また、上記の金属板に凹部
を形成してもよいし、上記の金属板に上方へ窪んだ窪み
を形成してもよい。プリント配線板に放熱体を接着する
には、接着シートや接着剤を用いるのが好ましい。
As the radiator, it is preferable to use a copper material or a copper alloy material from the viewpoint of heat dissipation and thermal conductivity. The heat dissipator may have one metal plate or two metal plates. Further, a concave portion may be formed in the above-mentioned metal plate, or a concave portion which is depressed upward may be formed in the above-mentioned metal plate. In order to adhere the heat radiator to the printed wiring board, it is preferable to use an adhesive sheet or an adhesive.

【0013】キャビティ部に半導体素子を搭載するに
は、銀含有エポキシ等の熱伝導性の優れた接着剤により
放熱体に半導体素子を接着するのが好ましい。半導体素
子とプリント配線板の配線層との電気的な接続は、ワイ
ヤボンディングが好ましいが、ワイヤボンディングに限
らず、フリップチップやTAB(TapeAutomated Bondin
g)により行ってもよい。
In order to mount the semiconductor element in the cavity, it is preferable to bond the semiconductor element to the heat radiator with an adhesive having excellent thermal conductivity such as silver-containing epoxy. The electrical connection between the semiconductor element and the wiring layer of the printed wiring board is preferably wire bonding, but is not limited to wire bonding, and may be a flip chip or TAB (Tape Automated Bonded).
g).

【0014】配線基板としては、樹脂基板の表面または
裏面に配線を形成し、導電性ビアホールまたはCu等を
めっきしたスルーホールを形成し、配線の露出部分にN
i、Au等のめっきを施すことにより樹脂基板の表面お
よび裏面に電極部を形成した公知のプリント配線基板を
用いることができる。入出力端子としては、はんだボー
ルや導電性接着剤等を用いるのが好ましい。
As the wiring substrate, wiring is formed on the front or back surface of the resin substrate, conductive via holes or through holes plated with Cu or the like are formed, and N
A known printed wiring board having electrode portions formed on the front and back surfaces of a resin substrate by plating with i, Au, or the like can be used. It is preferable to use a solder ball, a conductive adhesive, or the like as the input / output terminal.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。本発明をワイヤボンディングタイプの
キャビティダウンBGAに適用した一実施例について、
図1〜図6を用いて説明する。図1に示すように、本実
施例のキャビティダウンBGA100は、パッケージ本
体30と、パッケージ本体30のキャビティ部60に搭
載される半導体素子70と、パッケージ本体30のキャ
ビティ部開口側に設けられる配線基板50と、パッケー
ジ本体30と配線基板50との間に設けられ、パッケー
ジ本体30と配線基板50とを接合する中継端子40と
を備えている。
Embodiments of the present invention will be described below with reference to the drawings. One embodiment in which the present invention is applied to a wire bonding type cavity down BGA,
This will be described with reference to FIGS. As shown in FIG. 1, a cavity-down BGA 100 according to the present embodiment includes a package body 30, a semiconductor element 70 mounted on a cavity 60 of the package body 30, and a wiring board provided on the cavity opening side of the package body 30. 50, and a relay terminal 40 provided between the package body 30 and the wiring board 50 to join the package body 30 to the wiring board 50.

【0016】パッケージ本体30は、放熱体としての金
属板10とプリント配線板20とを有しており、金属板
10にキャビティ部60が下向きになるようにプリント
配線板20が接着されている。金属板10は、銅材また
は銅合金材からなる平板11と、同じく銅材または銅合
金材からなり、略中央部がくり抜かれたロ字状板12と
を有している。ここで、ロ字状板12の厚みは、キャビ
ティ部60に搭載された半導体素子70がプリント配線
板20に容易にボンディングできるように半導体素子7
0の厚みと同程度が好ましい。
The package body 30 has a metal plate 10 as a heat radiator and a printed wiring board 20, and the printed wiring board 20 is bonded to the metal plate 10 so that the cavity 60 faces downward. The metal plate 10 includes a flat plate 11 made of a copper material or a copper alloy material, and a rectangular plate 12 made of a copper material or a copper alloy material, and having a substantially central portion cut out. Here, the thickness of the square-shaped plate 12 is set so that the semiconductor element 70 mounted in the cavity 60 can be easily bonded to the printed wiring board 20.
It is preferably about the same as the thickness of 0.

【0017】プリント配線板20は、例えばBT等の絶
縁層21および23と、配線としてのCu等の配線層2
2とをエポキシ樹脂等で積層した薄い積層板からなり、
図示しない導電性ビアホールまたはCu等をめっきした
スルーホールを有している。絶縁層23の下面24に
は、配線の露出部分にNi、Au等のめっきを施すこと
により図示しない電極部が形成されている。金属板10
とプリント配線板20とは、図示しない接着シートや接
着剤により接着されている。接着シートの材料として
は、例えばエポキシまたはアクリル系樹脂等が用いら
れ、接着剤の材料としては、例えばエポキシまたはポリ
イミド系樹脂等が用いられている。
The printed wiring board 20 includes insulating layers 21 and 23 such as BT and a wiring layer 2 such as Cu as wiring.
2 is made of a thin laminated board laminated with epoxy resin, etc.
It has a conductive via hole (not shown) or a through hole plated with Cu or the like. An electrode portion (not shown) is formed on the lower surface 24 of the insulating layer 23 by plating the exposed portion of the wiring with Ni, Au, or the like. Metal plate 10
The printed wiring board 20 is bonded to the printed wiring board 20 with an adhesive sheet or an adhesive (not shown). As a material of the adhesive sheet, for example, epoxy or acrylic resin is used, and as a material of the adhesive, for example, epoxy or polyimide resin is used.

【0018】キャビティ部60には半導体素子70が搭
載され、半導体素子70の電極部71はボンディングワ
イヤ80によりプリント配線板20の配線層22の所定
のボンディング点にボンディングされている。半導体素
子70は、図示しない銀含有エポキシ等の熱伝導特性が
優れた接着材で金属板10の平板11に接着されてい
る。キャビティ部60には、エポキシ等の樹脂からなる
絶縁封入材90が充填され、半導体素子70およびボン
ディングワイヤ80の少なくとも一部を封入している。
A semiconductor element 70 is mounted in the cavity part 60, and an electrode part 71 of the semiconductor element 70 is bonded to a predetermined bonding point of the wiring layer 22 of the printed wiring board 20 by a bonding wire 80. The semiconductor element 70 is bonded to the flat plate 11 of the metal plate 10 with an adhesive having excellent thermal conductivity such as a silver-containing epoxy (not shown). The cavity portion 60 is filled with an insulating encapsulant 90 made of a resin such as epoxy, and encloses at least a part of the semiconductor element 70 and the bonding wire 80.

【0019】配線基板50は、パッケージ本体30のキ
ャビティ部開口側、すなわち反金属板側に設けられてお
り、例えばガラス−エポキシ等の絶縁層51の上面52
または下面53にCu等の図示しない配線が形成され、
絶縁層51に図示しない導電性ビアホールまたはCu等
をめっきしたスルーホールが形成され、絶縁層51の上
下面52および53の配線の露出部分にNi、Au等の
めっきを施すことにより図示しない電極部が形成されて
いる。また配線基板50は、反パッケージ本体側に例え
ばはんだボールや導電性接着剤等の入出力端子54を有
している。
The wiring substrate 50 is provided on the cavity opening side of the package body 30, that is, on the side opposite to the metal plate, and has an upper surface 52 of an insulating layer 51 made of, for example, glass-epoxy.
Alternatively, a wiring (not shown) such as Cu is formed on the lower surface 53,
A conductive via hole (not shown) or a through-hole plated with Cu or the like is formed in the insulating layer 51, and the exposed portions of the wiring on the upper and lower surfaces 52 and 53 of the insulating layer 51 are plated with Ni, Au, or the like to form an electrode portion (not shown). Are formed. The wiring substrate 50 has input / output terminals 54 such as solder balls and conductive adhesive on the side opposite to the package body.

【0020】パッケージ本体30と配線基板50との間
には、例えば導電性接着剤やはんだボール等の中継端子
40が設けられている。中継端子40は、プリント配線
板20と配線基板50とを接合しており、プリント配線
板20の配線層22と配線基板50の配線とを電気的に
接続している。したがって、中継端子40は、ボンディ
ングワイヤ80および配線層22を介して半導体素子7
0の電極部71と電気的に接続されている。
A relay terminal 40 such as a conductive adhesive or a solder ball is provided between the package body 30 and the wiring board 50. The relay terminal 40 joins the printed wiring board 20 and the wiring board 50, and electrically connects the wiring layer 22 of the printed wiring board 20 and the wiring of the wiring board 50. Therefore, the relay terminal 40 is connected to the semiconductor element 7 via the bonding wire 80 and the wiring layer 22.
0 is electrically connected to the electrode portion 71.

【0021】上記の構成により、配線基板50の入出力
端子54は、中継端子40を介して半導体素子70の電
極部71と電気的に接続されており、キャビティダウン
BGA100を入出力端子54によりマザーボードとし
てのPCB(Print Circuit Board) 200に接続可能と
している。次に、図1に示すキャビティダウンBGA1
00の製造方法について説明する。
With the above configuration, the input / output terminals 54 of the wiring board 50 are electrically connected to the electrode portions 71 of the semiconductor element 70 via the relay terminals 40, and the cavity-down BGA 100 is connected to the motherboard by the input / output terminals 54. It can be connected to a PCB (Print Circuit Board) 200. Next, the cavity down BGA 1 shown in FIG.
00 will be described.

【0022】(1) まず、図2に示すように、例えばBT
等の絶縁層21および23と、Cu等の配線層22とを
エポキシ樹脂等で積層し、導電性ビアホールまたはCu
等をめっきしたスルーホールを形成し、絶縁層23の下
面24の配線の露出部分にNi、Au等のめっきを施す
ことにより電極部を形成してプリント配線板20を作製
する。次に、銅材または銅合金材からなる平板11と、
同じく銅材または銅合金材からなり、略中央部をくり抜
いたロ字状板12とを有する金属板10を用意する。そ
して、エポキシまたはアクリル系樹脂等の接着シートや
例えばエポキシまたはポリイミド系樹脂等の接着剤を用
いて、キャビティ部60が下向きになるように金属板1
0にプリント配線板20を接着してパッケージ本体30
を作製する。
(1) First, as shown in FIG.
Insulating layers 21 and 23 such as Cu and a wiring layer 22 such as Cu are laminated with an epoxy resin or the like, and a conductive via hole or Cu
The printed wiring board 20 is manufactured by forming through-holes plated with a metal or the like, and plating the exposed portions of the wiring on the lower surface 24 of the insulating layer 23 with Ni, Au or the like to form electrode portions. Next, a flat plate 11 made of a copper material or a copper alloy material,
Similarly, a metal plate 10 made of a copper material or a copper alloy material and having a square-shaped plate 12 having a substantially central portion hollowed out is prepared. Then, using an adhesive sheet such as an epoxy or acrylic resin or an adhesive such as an epoxy or polyimide resin, the metal plate 1 is placed so that the cavity 60 faces downward.
0 to the package body 30
Is prepared.

【0023】(2) 図3に示すように、例えば銀含有エポ
キシ等の熱伝導特性が優れた接着材で金属板10の平板
11に半導体素子70を接着することにより、パッケー
ジ本体30のキャビティ部60に半導体素子70を搭載
し、プリント配線板20の配線層22の所定のボンディ
ング点と半導体素子70の電極部71とをボンディング
ワイヤ80によりボンディングする。その後、エポキシ
等の樹脂からなる絶縁封入材90をキャビティ部60に
充填し、半導体素子70およびボンディングワイヤ80
の少なくとも一部を封入する。
(2) As shown in FIG. 3, the semiconductor element 70 is bonded to the flat plate 11 of the metal plate 10 with an adhesive having excellent thermal conductivity such as silver-containing epoxy, for example. The semiconductor element 70 is mounted on the semiconductor device 60, and a predetermined bonding point of the wiring layer 22 of the printed wiring board 20 and an electrode portion 71 of the semiconductor element 70 are bonded by a bonding wire 80. Then, the cavity 60 is filled with an insulating encapsulant 90 made of a resin such as epoxy, and the semiconductor element 70 and the bonding wire 80 are filled.
At least a part of is enclosed.

【0024】(3) 図4に示すように、例えば導電性接着
剤やはんだボール等の中継端子40を絶縁層23の下面
24の電極部に付着させる。このとき、中継端子40
は、ボンディングワイヤ80および配線層22を介して
半導体素子70の電極部71と電気的に接続される。 (4) 図5に示すように、例えばガラス−エポキシ等の絶
縁層51の上面52または下面53にCu等の配線を形
成し、絶縁層51に導電性ビアホールまたはCu等をめ
っきしたスルーホールを形成し、絶縁層51の上下面5
2および53の配線の露出部分にNi、Au等のめっき
を施すことにより電極部を形成してプリント配線基板を
作製する。このとき、絶縁層51の上面52の電極部の
ピッチを中継端子40に合わせる。そして、絶縁層51
の上面52の電極部を中継端子40に付着させて上記の
プリント配線基板をパッケージ本体30のキャビティ部
開口側、すなわち反金属板側に配設する。
(3) As shown in FIG. 4, a relay terminal 40 such as a conductive adhesive or a solder ball is attached to the electrode portion on the lower surface 24 of the insulating layer 23. At this time, the relay terminal 40
Is electrically connected to the electrode portion 71 of the semiconductor element 70 via the bonding wire 80 and the wiring layer 22. (4) As shown in FIG. 5, for example, a wiring such as Cu is formed on the upper surface 52 or the lower surface 53 of the insulating layer 51 such as glass-epoxy, and a conductive via hole or a through hole plated with Cu or the like is formed in the insulating layer 51. Formed on the upper and lower surfaces 5 of the insulating layer 51.
Electrodes are formed by plating the exposed portions of the wirings 2 and 53 with Ni, Au, or the like, to produce a printed wiring board. At this time, the pitch of the electrode portions on the upper surface 52 of the insulating layer 51 is adjusted to the relay terminal 40. Then, the insulating layer 51
The printed wiring board is disposed on the cavity opening side of the package body 30, that is, on the side opposite to the metal plate, by attaching the electrode portion of the upper surface 52 to the relay terminal 40.

【0025】(5) 図6に示すように、絶縁層51の下面
53の電極部に例えばはんだボールや導電性接着剤等の
入出力端子54を付着させて配線基板50を完成させ、
キャビティダウンBGA100が作製される。ここで、
パッケージ本体30と配線基板50との間には、エポキ
シ等の樹脂を充填してもよい。上記の(3) 〜(5) の工程
により、反パッケージ本体側に入出力端子54を有する
配線基板50は、パッケージ本体30の反金属板側に中
継端子40により接合され、入出力端子54は、ボンデ
ィングワイヤ80、配線層22および中継端子40を介
して半導体素子70の電極部71と電気的に接続され
る。このとき、物理的な接合と電気的な接続とを同時に
行うことができるので、パッケージ本体30のの下側面
全面に簡単な構成で、かつ簡便に入出力端子54を配置
することができる。
(5) As shown in FIG. 6, an input / output terminal 54 such as a solder ball or a conductive adhesive is attached to the electrode portion on the lower surface 53 of the insulating layer 51 to complete the wiring board 50.
The cavity down BGA 100 is manufactured. here,
The space between the package body 30 and the wiring board 50 may be filled with a resin such as epoxy. Through the above steps (3) to (5), the wiring board 50 having the input / output terminals 54 on the side opposite to the package main body is joined to the opposite metal plate side of the package main body 30 by the relay terminals 40. Is electrically connected to the electrode portion 71 of the semiconductor element 70 via the bonding wire 80, the wiring layer 22, and the relay terminal 40. At this time, the physical joining and the electrical connection can be performed simultaneously, so that the input / output terminals 54 can be simply and easily arranged on the entire lower surface of the package body 30.

【0026】次に、図7に示すように、中継端子および
配線基板を設けず、パッケージ本体30のキャビティ部
開口側にはんだボール等の接続端子55を設けた比較例
について説明する。図1に示す本実施例と実質的に同一
部分に同一符号を付す。図7に示す比較例においては、
PCB200に接続する接続端子55と、パッケージ本
体30のキャビティ部60の開口部とがプリント配線板
20の同一面側にあるため、パッケージ本体30の下側
面全面に接続端子55を配置することができず、接続端
子55の配置が制限される。したがって、接続端子数を
増加することができないので、さらに高密度な半導体素
子を搭載して半導体装置の高速化を図ることが困難であ
る。また、PCB200の電極部のピッチは標準化され
ているため、接続端子間の間隔を広くとることができ
ず、半導体装置の設計の自由度が比較的狭い。さらにま
た、接続端子間の間隔を狭くとることもできないので、
パッケージサイズを小さくすることが困難である。
Next, a description will be given of a comparative example in which a relay terminal and a wiring board are not provided, and a connection terminal 55 such as a solder ball is provided on the cavity opening side of the package body 30 as shown in FIG. The same reference numerals are given to substantially the same parts as those in the embodiment shown in FIG. In the comparative example shown in FIG.
Since the connection terminal 55 connected to the PCB 200 and the opening of the cavity portion 60 of the package body 30 are on the same surface side of the printed wiring board 20, the connection terminal 55 can be arranged on the entire lower surface of the package body 30. However, the arrangement of the connection terminals 55 is restricted. Therefore, since the number of connection terminals cannot be increased, it is difficult to mount a higher-density semiconductor element and increase the speed of the semiconductor device. In addition, since the pitch of the electrode portion of the PCB 200 is standardized, the interval between the connection terminals cannot be widened, and the degree of freedom in designing the semiconductor device is relatively narrow. Furthermore, since the interval between the connection terminals cannot be narrowed,
It is difficult to reduce the package size.

【0027】一方、本実施例においては、パッケージ本
体30の反金属板側に中継端子40により配線基板50
が接合され、配線基板50の反パッケージ本体側に設け
られる入出力端子54は、ボンディングワイヤ80、配
線層22および中継端子40を介して半導体素子70の
電極部71と電気的に接続される。このため、パッケー
ジ本体30のキャビティ部60の直下にも入出力端子5
4を配置することが可能となり、パッケージ本体30の
下側面全面に入出力端子54を配置することにより、P
CB200に接続する端子数を増加することができる。
したがって、さらに高密度な半導体素子を搭載して半導
体装置の高速化を図ることが可能となる。
On the other hand, in this embodiment, the wiring board 50 is provided on the side of the package body 30 opposite to the metal plate by the relay terminal 40.
And the input / output terminals 54 provided on the opposite side of the package body of the wiring board 50 are electrically connected to the electrode portions 71 of the semiconductor element 70 via the bonding wires 80, the wiring layers 22, and the relay terminals 40. For this reason, the input / output terminals 5 are also provided immediately below the cavity 60 of the package body 30.
4 can be arranged, and by arranging the input / output terminals 54 on the entire lower surface of the package body 30,
The number of terminals connected to the CB 200 can be increased.
Therefore, it is possible to mount a higher density semiconductor element to increase the speed of the semiconductor device.

【0028】さらに本実施例においては、PCB200
の電極部のピッチ規格に入出力端子54のピッチを合わ
せつつ、半導体装置の設計を容易に変更することができ
るので、半導体装置の設計の自由度が広くなり、かつパ
ッケージサイズを小さくすることが可能となる。本実施
例においては、平板11とロ字状板12とを有する2枚
の金属板10を放熱体として用いたが、本発明において
は、放熱体の材質、形状および枚数は限定されない。し
たがって、本発明においては、凹部を形成した放熱体で
あってもよいし、上方へ窪んだ窪みを形成した放熱体で
あってもよい。
Further, in this embodiment, the PCB 200
It is possible to easily change the design of the semiconductor device while adjusting the pitch of the input / output terminals 54 to the pitch standard of the electrode portion, thereby increasing the degree of freedom in designing the semiconductor device and reducing the package size. It becomes possible. In the present embodiment, the two metal plates 10 having the flat plate 11 and the square-shaped plate 12 are used as the heat radiator. However, in the present invention, the material, shape and number of the heat radiator are not limited. Therefore, in the present invention, a heat radiator having a concave portion may be used, or a heat radiator having a concave portion formed upward may be used.

【0029】また、本実施例においては、BT等の絶縁
層21および23と、Cu等の配線層22とをエポキシ
樹脂等で積層した積層板をプリント配線板20に用いた
が、本発明においては、プリント配線板はその材質およ
び構成に限定されず、樹脂製フィルム等を用いてもよ
い。また、本実施例においては、ガラス−エポキシ等の
絶縁層51を有するプリント配線基板を配線基板50に
用いたが、本発明においては、配線基板はその材質およ
び構成に限定されず、セラミックス等を用いてもよい。
In this embodiment, a laminated board in which insulating layers 21 and 23 of BT or the like and a wiring layer 22 of Cu or the like are laminated with an epoxy resin or the like is used for the printed wiring board 20. The printed wiring board is not limited to its material and configuration, and a resin film or the like may be used. Further, in the present embodiment, a printed wiring board having an insulating layer 51 of glass-epoxy or the like is used for the wiring board 50. However, in the present invention, the wiring board is not limited to its material and configuration, and may be made of ceramics or the like. May be used.

【0030】本発明では、半導体素子とプリント配線板
とのボンディングは、ワイヤボンディングに限らず、フ
リップチップやTABで行うようにしてもよい。フリッ
プチップやTABにより半導体素子とプリント配線板と
のボンディングを行う場合は、プリント配線板を金属板
の全面に接着すればよい。
In the present invention, the bonding between the semiconductor element and the printed wiring board is not limited to wire bonding, but may be performed by flip chip or TAB. When bonding a semiconductor element and a printed wiring board by flip chip or TAB, the printed wiring board may be bonded to the entire surface of the metal plate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をワイヤボンディングタイプのキャビテ
ィダウンBGAに適用した一実施例を示す模式的断面図
である。
FIG. 1 is a schematic sectional view showing an embodiment in which the present invention is applied to a wire bonding type cavity down BGA.

【図2】本発明の一実施例によるキャビティダウンBG
Aの製造方法を説明するための模式的断面図である。
FIG. 2 shows a cavity down BG according to an embodiment of the present invention.
It is a schematic cross section for explaining the manufacturing method of A.

【図3】本発明の一実施例によるキャビティダウンBG
Aの製造方法を説明するための模式的断面図である。
FIG. 3 shows a cavity down BG according to an embodiment of the present invention.
It is a schematic cross section for explaining the manufacturing method of A.

【図4】本発明の一実施例によるキャビティダウンBG
Aの製造方法を説明するための模式的断面図である。
FIG. 4 shows a cavity down BG according to an embodiment of the present invention.
It is a schematic cross section for explaining the manufacturing method of A.

【図5】本発明の一実施例によるキャビティダウンBG
Aの製造方法を説明するための模式的断面図である。
FIG. 5 shows a cavity down BG according to an embodiment of the present invention.
It is a schematic cross section for explaining the manufacturing method of A.

【図6】本発明の一実施例によるキャビティダウンBG
Aの製造方法を説明するための模式的断面図である。
FIG. 6 shows a cavity down BG according to an embodiment of the present invention.
It is a schematic cross section for explaining the manufacturing method of A.

【図7】比較例のキャビティダウンBGAを示す模式的
断面図である。
FIG. 7 is a schematic sectional view showing a cavity-down BGA of a comparative example.

【符号の説明】[Explanation of symbols]

10 金属板(放熱体) 20 プリント配線板 21 絶縁層 22 配線層(配線) 23 絶縁層 30 パッケージ本体 40 中継端子 50 配線基板 54 入出力端子 60 キャビティ部 70 半導体素子 80 ボンディングワイヤ 90 絶縁封入材 100 キャビティダウンBGA 200 PCB(マザーボード) DESCRIPTION OF SYMBOLS 10 Metal plate (heat radiator) 20 Printed wiring board 21 Insulating layer 22 Wiring layer (wiring) 23 Insulating layer 30 Package body 40 Relay terminal 50 Wiring board 54 I / O terminal 60 Cavity part 70 Semiconductor element 80 Bonding wire 90 Insulation sealing material 100 Cavity down BGA 200 PCB (motherboard)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、 前記半導体素子と電気的に接続される配線を有するプリ
ント配線板、前記半導体素子に発生する熱を外部に放射
する放熱体、および前記半導体素子を下向きに搭載する
キャビティ部を有するキャビティダウン型のパッケージ
本体と、 前記パッケージ本体の反放熱体側に設けられ、前記プリ
ント配線板の配線と電気的に接続される入出力端子を反
パッケージ本体側に有する配線基板と、 を備えることを特徴とする半導体装置。
1. A printed circuit board having a semiconductor element, a wiring electrically connected to the semiconductor element, a radiator for radiating heat generated in the semiconductor element to the outside, and the semiconductor element mounted downward. A cavity-down type package main body having a cavity portion, a wiring board provided on the anti-radiator side of the package main body, and having an input / output terminal on the anti-package main body side electrically connected to the wiring of the printed wiring board; A semiconductor device comprising:
【請求項2】 前記パッケージ本体と前記配線基板との
間に設けられて前記パッケージ本体と前記配線基板とを
接合し、前記プリント配線板の配線と前記入出力端子と
を電気的に接続する中継端子を備えることを特徴とする
請求項1記載の半導体装置。
2. A relay provided between the package body and the wiring board to join the package body and the wiring board and electrically connect the wiring of the printed wiring board to the input / output terminals. The semiconductor device according to claim 1, further comprising a terminal.
【請求項3】 半導体素子と電気的に接続される配線を
有するプリント配線板をキャビティ部が下向きになるよ
うに、前記半導体素子に発生する熱を外部に放射する放
熱体に接着してパッケージ本体を作製する工程と、 前記キャビティ部に半導体素子を搭載し、前記半導体素
子と前記プリント配線板の配線とを電気的に接続する工
程と、 前記パッケージ本体の反放熱体側に配線基板を接合し、
前記プリント配線板の配線と前記配線基板の配線とを電
気的に接続する工程と、 前記プリント配線板の配線と電気的に接続される入出力
端子を前記配線基板の反パッケージ本体側に設ける工程
と、 を含むことを特徴とする半導体装置の製造方法。
3. A package body in which a printed wiring board having wiring electrically connected to a semiconductor element is bonded to a radiator for radiating heat generated in the semiconductor element to the outside so that a cavity portion faces downward. Manufacturing a semiconductor element in the cavity portion, and electrically connecting the semiconductor element and the wiring of the printed wiring board; and bonding a wiring board to an anti-radiator side of the package body,
A step of electrically connecting the wiring of the printed wiring board and the wiring of the wiring board; and a step of providing input / output terminals electrically connected to the wiring of the printed wiring board on a side of the wiring board opposite to the package body. A method for manufacturing a semiconductor device, comprising:
JP10051836A 1998-03-04 1998-03-04 Semiconductor device and its manufacture Pending JPH11251478A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10051836A JPH11251478A (en) 1998-03-04 1998-03-04 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10051836A JPH11251478A (en) 1998-03-04 1998-03-04 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH11251478A true JPH11251478A (en) 1999-09-17

Family

ID=12897956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10051836A Pending JPH11251478A (en) 1998-03-04 1998-03-04 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH11251478A (en)

Similar Documents

Publication Publication Date Title
US6228683B1 (en) High density leaded ball-grid array package
US6528882B2 (en) Thermal enhanced ball grid array package
US20050077613A1 (en) Integrated circuit package
JPH06224246A (en) High multiterminal package for semiconductor element
EP0656150A1 (en) Metal electronic package incorporating a multi-chip module
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JP2002343899A (en) Semiconductor package and substrate therefor
EP1563540A2 (en) Folded-flex bondwire-less multichip power package
JP2000294723A (en) Stacked semiconductor device and its manufacture
JPH11121643A (en) Semiconductor device
US6057594A (en) High power dissipating tape ball grid array package
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JP2620611B2 (en) Substrate for mounting electronic components
JP2891426B2 (en) Semiconductor device
JP2612468B2 (en) Substrate for mounting electronic components
JPH11251478A (en) Semiconductor device and its manufacture
JP3576228B2 (en) Surface mount type semiconductor device
JP2649251B2 (en) Substrate for mounting electronic components
JP2004014568A (en) Semiconductor device
JPH08255868A (en) Semiconductor device and manufacture thereof
JPH0358455A (en) Semiconductor package
KR20050073678A (en) Method for manufacturing bga type package
KR19980025877A (en) Ball grid array package with a heat sink attached to the chip
JPS58134450A (en) Semiconductor device and manufacture thereof
JP2004072113A (en) Thermally strengthened integrated circuit package