JPH11243428A

JPH11243428A - デジタル伝送された信号を等化するための方法及び再生フィルタ

Info

Publication number: JPH11243428A
Application number: JP10302315A
Authority: JP
Inventors: Erwin Schlag; エルビン・シユラーク; Henning Buelow; ヘニング・ビユーロウ
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1997-10-25
Filing date: 1998-10-23
Publication date: 1999-09-07
Also published as: EP0912020A3; EP0912020A2; EP1330066A2; CA2249492A1; US6256342B1

Abstract

(57)【要約】【課題】デジタル信号を等化するための方法及び再生
フィルタを提供すること。【解決手段】信号は、閾値決定素子、マルチプレク
サ、及びマルチプレクサを切り換えるための遅延信号を
再生する遅延装置６によって形成される。入力信号１は
少なくとも四つの閾値決定素子２中を並列に通り、閾値
決定素子２の出力信号３は少なくとも一つのマルチプレ
クサ４によって遅延装置６に接続され、遅延装置６は少
なくとも二つの遅延段から構成され、この二つの遅延段
の遅延信号９、１０が少なくとも一つのマルチプレクサ
４を切り換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、独立請求項に係る
デジタル伝送された信号を等化するための方法及び再生
フィルタに関する。

【０００２】

【従来の技術】減衰の他に、光信号の信号分散は、光フ
ァイバシステムにおける伝送路及びビットレートに影響
する主要な制限規準である。分散の影響及びその制限
は、得られた電気信号の適切な信号処理によって補償す
ることができる。実際の応用では、ファイバの分散効果
は時間の経過と共に変化するので、それに適応するよう
に信号処理を実現することが必要である。例えば偏波モ
ード分散（ＰＭＤ）によって生じる分散効果の結果、偏
波の異なる信号成分が重なり合うことがある。これらの
分散効果のために、信号は経時的に明瞭さを欠くように
なり、混乱した状態で光受信器に到達する。分散効果の
ために互いに重なり合って受信器に到達した信号をもう
一度分離するために、非線形電子フィルタを使用して信
号が等化される。ＪａｃｋＷｉｎｔｅｒｓ及びＳ．Ｋ
ａｓｔｕｒｉａの論文「ＡｄａｐｔｉｖｅＮｏｎｌｉ
ｎｅａｒＣａｎｃｅｌｌａｔｉｏｎｆｏｒＨｉｇ
ｈ−ｓｐｅｅｄＦｉｂｅｒＯｐｔｉｃＳｙｓｔｅ
ｍｓ」、ＪｏｕｒｎａｌｏｆＬｉｇｈｔｗａｖｅＴ
ｅｃｈｎｏｌｏｇｙ，ｖｏｌ．１０、Ｎｏ．９（１９９
２年７月）ｐ．９７１ｆｆ．は、非線形電子フィルタを
開示している。非線形フィルタのアナログ再生に伴う時
間の問題を緩和するために、閾値の異なる二つの閾値決
定素子が互いに並列に接続される。並列に接続された閾
値決定素子の結果は、可制御マルチプレクサによって結
合される。上述の論文の９７５ページの図７に示された
具体例は、二つの閾値決定素子を使用しており、これら
の出力はマルチプレクサに接続される。Ｄ形フリップフ
ロップ及びフィードバックループが、フィルタのマルチ
プレクサを切り換える。調整される閾値は周辺電子装置
で決定され、それらはコンデンサによって保存される。
したがって、閾値電子装置の時定数は固定される。この
種の非線形フィルタでは、遅い信号成分と速い信号成分
との間の遅延が一タイムパルス内で変動する場合には、
信号を等化することができる。

【０００３】

【発明が解決しようとする課題】閾値決定素子をトリガ
する信号クロックパルスを回復するために、位相同期ル
ープ、いわゆるＰＬＬ回路（フェーズロックループ）を
備えた従来のクロック回路を使用することができる。し
かし、例えば高度のＰＭＤによって生じる非常に強い歪
みがある場合には、次のような問題が起きる。すなわ
ち、従来のクロック回路により再生される信号クロック
パルスは、信号の歪みによって異なる大きさを持つ強い
位相変動を生じる。したがって、信号の歪みが強い場合
には、位相変動を補償するために、通常、クロック回路
を追加の移相器によってさらに拡大しなければならず、
この移相器は適応調整器としてクロックパルス経路内に
組み込まれる。

【０００４】

【課題を解決するための手段】それとは対照的に、本発
明に係る方法及び本発明に係る再生フィルタは、複数の
タイムパルスにわたる遅い信号成分と速い信号成分との
間のエコー遅延を等化することができるという利点を有
する。さらに、同時に発生するＰＭＤ（偏波モード分
散）や色分散など発生源の異なる歪みも同様に低減する
ことができる。そのために、少なくとも四つの閾値決定
素子を並列に接続することが望ましく、出力は少なくと
も一つのマルチプレクサによって結合され、マルチプレ
クサの切換えは少なくとも一つのフィードバックループ
によって実行される。さらに、閾値調整をタイムクリテ
ィカルな再生に追従させることなく、外部装置によって
閾値を伝送ファイバの分散作用の変化に適応させること
が可能である。

【０００５】信号クロックパルスを回復する目的は、本
発明に係るクロック回路を装備した等化回路によって達
成される。これは、入力信号を予め設定可能な閾値と比
較することによって、入力信号の立上りエッジまたは立
下りエッジを検出し、このエッジと同期させることによ
って信号クロックパルスを再生する。

【０００６】独立請求項に開示する方法及び再生フィル
タの有利な改良及び更新は、従属請求項で取られる手段
によって可能になる。

【０００７】遅延回路の出力信号の再生はデータクロッ
クパルスｃによって実行されるが、処理装置による決定
素子の調整はより遅く行うことができるという点は、特
に有利である。

【０００８】閾値のより遅い調整が、出力信号の外部検
出によって決定されると共に評価のために処理装置に伝
送される測定値に基づいて行われることは、さらに有利
な点である。

【０００９】遅延装置がマスタスレーブＤ形フリップフ
ロップ及び後続のラッチフリップフロップから構成され
ることは、さらに有利な点である。その結果、信号状態
の確実な検出は第一フィードバックループで達成され、
速い再生は第二フィードバックループで行われる。

【００１０】遅延装置は論理装置を備えたシフトレジス
タとして実現することができるので、好都合である。

【００１１】再生フィルタは、再生フィルタが単一モー
ドフィルタ、多重線形フィルタ、または他の再生フィル
タのいずれかと並列に接続された組合せ回路中で使用さ
れることが有利である。決定素子閾値は一定及び調整可
能の両方として実現することが有利である。

【００１２】信号をさらに等化するために、アナログフ
ィルタを直列に接続することも有利であり、その場合、
このフィルタは適応フィルタとして設計することができ
る。最適な信号等化のために、二つの閾値決定素子を有
する再生フィルタが、線形、適応または非適応フィル
タ、ならびに少なくとも四つの閾値決定素子を有する本
発明に係る再生フィルタと協働するフィルタ組合せを使
用することができる。

【００１３】等化回路における信号クロックパルスの回
復は、入力信号を予め設定可能な閾値と比較して入力信
号の振幅をこの閾値によって予め設定された値範囲に制
限し、予め設定可能な時間ウィンドウ内で振幅制限され
た入力信号の立上りエッジまたは立下りエッジを検出し
て均一な持続時間の出力パルス（ＦＰ）を発生させる第
一回路をクロック回路が備えていることによって、特に
有利に実現することができる。立上りエッジまたは立下
りエッジは、例えば異なる時間に走査を行い、これらの
走査された値を比較することによって検出される。エッ
ジの検出は、振幅制限のために特に簡単であり、かつ確
実である。

【００１４】クロック回路が、第一回路の後に続き、出
力パルスからそのエッジと同期させることによって信号
クロックパルスを再生する第二回路をも含むならば、特
に有利である。したがって、エッジ検出をさらに安定化
するために、その後に位相同期ループ（ＰＬＬ）または
フィルタを追加接続する。

【００１５】さらに、第一回路が、時間ウィンドウの大
きさを決定しかつ入力信号のビット持続時間の約半分よ
り短い持続時間だけ振幅制限された入力信号を遅延させ
るむだ時間素子と、時間遅延された入力信号を反転させ
るインバータ段と、振幅制限された入力信号と反転され
時間遅延された入力信号とを互いに論理的に結合して出
力パルスを発生させるＡＮＤゲートとを備えたエッジト
リガモノフロップであるならば、有利である。これらの
簡単な手段によって、特に強い信号歪みがある場合でも
立上り（正）エッジのみまたは立下り（負）エッジのみ
が検出されるように、時間ウィンドウは振幅制限信号に
よって設定される。

【００１６】好ましくは位相同期ループ（ＰＬＬ）であ
る第二回路がそれ自体を出力パルスの立上りエッジと同
期させる場合、別の利点が得られる。その結果、正エッ
ジの安定した検出が達成される。すなわち、エッジは信
号のエコー成分によって歪まない。

【００１７】また、再生フィルタを含む少なくとも一つ
の循環閾値決定素子の閾値を変更するために、フィルタ
の出力信号をフィルタ通過時間だけ遅延した入力信号と
比較して、これから、閾値を決定する等化出力信号の信
号品質を導出する検出回路を、クロック回路の他に、等
化回路に装備したならば、特に有利である。したがっ
て、等化回路は、フィルタを信号品質に応じて調整する
回路をさらに含む。クロック回路が安定した信号クロッ
クパルスを供給するので、この回路は簡素に設計するこ
とができる。特に、位相変動を補償するために、適応手
段を備える必要がない。特に、アイ検出器（eye detect
or）はこの回路に適している。この検出器は、等化出力
信号のアイダイアグラムを決定し、目の開きに従って変
化しかつ信号の品質を示す電圧を発生する。

【００１８】

【発明の実施の形態】本発明の実施形態を図面に示し、
以下でさらに詳しく説明する。

【００１９】図１に、互いに並列に接続され、入力端が
入力信号１に接続された四つの閾値決定素子２を示す。
閾値決定素子２は、閾値Ｕ_１−４のため、及びデータク
ロックパルスｃのための他の入力を有する。閾値決定素
子２の対の出力は、それぞれのマルチプレクサ４に入力
される。第一マルチプレクサ段４の出力は、別のマルチ
プレクサ段４’の入力の一つに接続される。このマルチ
プレクサ４’の出力はＤ形フリップフロップ７の入力に
供給され、そのＱ出力はラッチフリップフロップ８の入
力に接続される。Ｄ形フリップフロップ７のＱ（−）出
力は第二段のマルチプレクサ４’にフィードバックされ
る。ラッチフリップフロップ８の出力Ｑは再構築された
出力信号１１を供給する。ラッチフリップフロップ８の
Ｑ（−）出力はフィードバックループ１０を介して第一
マルチプレクサ段４にフィードバックされる。

【００２０】入力信号は分散効果のために歪む。例えば
図５から分かるように、信号の偏波成分は光ファイバを
介して高速と低速の両方で輸送されるので、入力信号は
階段状構造を有する。ここでは、例えば、１．５周期の
伝搬時間差があり、かつ異なる偏波モード間の強度分布
が均等である場合について、光電子変換器の階段状入力
信号をプロットする。

【００２１】入力信号は四つの閾値決定素子２の間で分
割される。各閾値決定素子２は個々の閾値Ｕ_１−４を有
する。この閾値の調整は、外部測定の測定結果１３を評
価するデジタル処理装置１２によって行われる。出力信
号１１のアイダイアグラムの評価は外部測定に役立つ。
閾値Ｕ_１−４の適応は測定された目の開きから計算され
る。閾値に応じて、閾値決定素子の出力は出力信号１ま
たは０を供給し、これらは第一マルチプレクサ段に供給
される。信号が第二マルチプレクサ段４’を介してマス
タスレーブＤ形フリップフロップ７に伝わる。このマス
タスレーブフリップフロップは到着した信号を一データ
クロックパルス分だけ遅延させる。これはマスタスレー
ブフリップフロップであるので、信号の保存はきわめて
確実であり、入力信号と出力信号との間の遅延は厳密に
一データクロックパルスである。クロックパルスが１で
ある限り、入力情報はマスタに読み込まれる。スレーブ
は阻止されるので、出力状態は変化しない。クロックパ
ルスが０になると、マスタは阻止され、このようにして
負のクロックパルスエッジの直前に存在した状態は適所
に固定される。同時に、スレーブは解除され、マスタの
状態は出力に伝送される。入力データが出力に直接作用
するクロックサイクル状態は存在しない。したがって、
この種のフリップフロップは、入力信号の確実な検出及
び独立した評価のために使用される。タイムクリティカ
ルなフィードバックループ１０には透過フリップフロッ
プ８が使用され、これは第一マルチプレクサ段４をそれ
以上遅延せずに切り換える。二つのフィードバックルー
プを持つ実施形態では、第二ループ１０は非常にタイム
クリティカルなので、ラッチフリップフロップを使用す
る必要がある。四つの閾値決定素子を有するこの種の回
路は、１０Ｇｂｉｔ／ｓで０ｐｓから約２００ｐｓまで
の１ビットの二つの偏波モード間の信号遅延を最適に補
償することができる。閾値決定素子２の閾値は、最初に
測定に基づいて最適に調整され、ファイバの分散作用が
時間の経過と共に変化する場合には、デジタル処理装置
１２によって再調整することができる。

【００２２】図２に、入力信号１が五つ以上の決定素子
２の間で分割される実施形態を示す。決定素子の数は歪
みの種類によって異なる。決定素子は各々、閾値入力Ｕ
_１からＵ_ｎを有し、これはデジタル処理装置１２によっ
て外部から調整される。決定素子２の出力はマルチプレ
クサ４に供給され、このマルチプレクサ４は論理装置５
によって切り換えられる。論理装置５は、マルチプレク
サ４を切り換えるために、遅延論理回路６の個々のフリ
ップフロップ７の出力を評価する。出力信号１１はシフ
トレジスタの出力に現れる。この実施形態では、フリッ
プフロップの時間遅延された出力信号のマルチプレクサ
への再生はもはやタイムクリティカルではないので、こ
こでは通常のマスタスレーブバージョンを使用すること
ができる。図３に、本発明に係る再生フィルタ１４と、
例えば線形フィルタ１５との並列接続を示す。入力信号
１は、両方の偏波モードＳ_＋及びＳ₋の信号成分から構
成される。二つの信号分岐はスイッチ１８で結合され、
スイッチ１８は切換えパルス１７によって投入される。
出力信号１１の品質は外部検出回路１３によって決定さ
れる。二つの信号分岐の伝搬時間差を補償するために、
調整可能な遅延装置１６が備えられている。

【００２３】図４に、複数の再生フィルタ及び／または
線形フィルタの並列接続を示す。遅延素子１６は、スイ
ッチ１８における切換え後に信号が同期して連続するよ
うに、信号分岐の信号伝搬時間を互いに適応させる。

【００２４】図５に、代表的な信号ａ）、及び信号ａ）
が分散効果のために形成する歪みｂ）を示す。本発明に
係る再生フィルタを通過した後、元の信号ｃ）が回復す
る。

【００２５】図６に概略的に示す等化回路ＡＤＥＱは再
生フィルタ１４を含み、この再生フィルタ１４は入力信
号１を受け取り、出力信号１１を供給する。さらに、等
化回路はクロック回路Ａを有し、これは、再生フィルタ
１４のクロックパルス入力に供給するために信号クロッ
クパルスＣを入力信号１から回復する。さらに、等化回
路は、等化される入力信号１及び等化された出力信号１
１が供給される二つの入力を備えた検出回路１３を含
み、この検出回路１３は、等化された出力信号１１の信
号品質を示す出力電圧Ｕｅｙｅを発生する。

【００２６】さらに、等化回路は、再生フィルタ１４の
フィルタパラメータを調整するために検出回路１３の後
に続き、電圧Ｕｅｙｅから制御信号、特に閾値ＳＥＴを
生成する制御回路１２を含む。

【００２７】クロック回路Ａは、入力信号１を予め設定
定可能な閾値Ｕｓと比較して、出力パルスＦＰを生成す
る第一回路ＭＦＬＰを含む。さらに、クロック回路Ａ
は、第一回路の後に続き、出力パルスＦＰからそのエッ
ジと同期させることによって信号クロックパルスＣを生
成する第二回路ＰＬＬを含む。クロック回路Ａの設計及
び動作については、図７に関連して以下でさらに論じ
る。

【００２８】図６に示した検出回路１３は比較器ＤＩＦ
Ｆを含み、この比較器ＤＩＦＦは入力信号１を出力信号
１１と比較し、差分信号を生成する。比較器の入力で、
入力信号１は、出力信号１１と同時に入力信号を比較器
に供給するために、遅延フィルタＴ１４により導入され
た遅れ分だけむだ時間素子によって遅延される。さら
に、検出回路１３は、比較器の後に接続されて差分信号
から出力信号１１の信号品質を示す電圧Ｕｅｙｅを発生
するアイ検出器ＥＤを含む。このために、アイ検出器Ｅ
Ｄは、入力増幅器ＡＧＣと、ミキシング段に対応する後
続のマルチプレクサＭＵＬＴとを含む。電圧Ｕｅｙｅ
は、増幅器ＡＧＣ（自動利得制御）における差分信号の
増幅及びミキシング段ＭＵＬＴにおける後続の処理によ
って発生する。目の開きのピークピーク電圧は、ミキシ
ング段では一定に維持される。この電圧は、出力信号１
１の品質の尺度を表すいわゆる目の開きを示す。この電
圧Ｕｅｙｅから、フィルタパラメータ、特に閾値ＳＥＴ
が、再生フィルタ１４を適応調整する後続の制御回路１
２で生成される。

【００２９】図６は、再生フィルタ１４がフィルタパラ
メータを調整するために次の信号、すなわち第一に本発
明に係るクロック回路Ａによって再生された信号クロッ
クパルスＣによって、第二にアイ検出回路によって生成
された閾値ＳＥＴによってトリガされることを示す。再
生フィルタの動作を改善するために、両方の手段を互い
に独立して使用することができる。これは、第一に、位
相同期した安定したクロックパルスが生成されるように
クロック回路のみによって等化回路を改良することがで
き、第二に、再生フィルタが信号品質に応じて適応調整
されるように検出回路のみによって等化回路を改良する
ことができることを意味する。ただし、両方の手段を一
緒に使用した場合、フィルタ１４は、安定した信号クロ
ックパルスＣによってすでにトリガされ、その結果位相
が安定した出力信号１１を供給し、この信号がアイ検出
回路ＥＤで一層容易に処理できるようになるので、特に
有利である。出力信号１１は安定化しているので、アイ
検出器評価回路１２内の位相補償のための信号処理段階
は不要であるが、この信号処理段階は出力信号の位相変
動を補償しなければならない。

【００３０】再生フィルタ１４の設計について図８に関
連してさらに詳しく説明する前に、まず本発明に係るク
ロック回路Ａの比較器ＭＦＬＰの略配置図を示す図７に
ついて説明する。

【００３１】図７は、入力信号１から均一な持続時間Ｔ
Ｍを持つ出力パルスＦＰを回復する、クロック回路Ａの
第一回路ＭＦＬＰを示す。この第一回路は、エッジトリ
ガモノフロップの機能を持ち、入力部に、入力信号１を
閾値Ｕｓと比較する比較器またはシュミットトリガを含
む。この比較器の後には、反転入力と非反転入力とを有
するＡＮＤ論理ゲートが続く。比較器の出力電圧は、非
反転入力へは直接伝達され、反転入力へはむだ時間（遅
延）素子Ｔｍを介して間接的に伝達される。次に、均一
な持続時間ＴＭを持つ出力パルスＦＰがＡＮＤゲートの
出力に現われる。これらの出力パルスＦＰは次に、図２
には示されていないクロック回路Ａの第二回路に伝達さ
れる（図６のＰＬＬ参照）。

【００３２】図７に示すエッジトリガモノフロップＭＦ
ＬＰの動作は次の通りである。

【００３３】比較器内で入力信号１を閾値Ｕｓと比較す
ることによって、入力信号１は最初、論理「０」のとき
には最小電圧Ｕｍｉｎがセットされ、論理「１」のとき
には最大電圧Ｕｍａｘがセットされるように振幅制限さ
れる。シュミットトリガを使用した場合、レベルが
「０」と「１」の間（２進値の範囲）で変動する出力信
号が生成される。閾値Ｕｓは、入力信号１の振幅の約四
分の一から三分の一となるように選択される。これによ
り、入力信号１の信号進路が急に大きくなるとすぐに、
エコー成分による歪みが発生しない限り正のエッジが検
出されることになる（図５参照）。したがって、比較器
はその出力に振幅制限された信号１’を生成し、この信
号はＵｍｉｎとＵｍａｘの間で急に変化し、その正のエ
ッジはかなりの程度まで入力信号１の正の（立上り）エ
ッジに厳密に一致する。また、立下りエッジ、すなわち
負のエッジを検出することもできる。ただし、正のエッ
ジはまだエコー成分によって歪んでいないので、正のエ
ッジを検出することが有利である（図５参照）。

【００３４】後続の論理回路で、振幅制限された入力信
号１’はさらに処理されて出力パルスＦＰになる。むだ
時間（遅延）素子Ｔｍを有するＡＮＤゲートの切換えに
より、振幅制限された入力信号１’は時間ウィンドウ関
数を受けそこで正のエッジは維持され、入力信号１’成
分は抽出される。したがって、ＡＮＤゲートの出力信号
は、同じ幅ＴＭを持つ出力パルスＦＰから構成される。
これらの出力パルスは、すでに再生フィルタをトリガす
るための信号クロックパルスとして使用されていること
もあるが、後続の同期段によって、または後続のフィル
タによって第二回路でさらに安定化する必要がある（図
６のＰＬＬ参照）。

【００３５】図８に再生フィルタ１４の略配置図を示
す。再生フィルタ１４は、歪んだ入力信号１から等化さ
れた出力信号１１を生成し、信号クロックパルスＣによ
ってトリガされると共に、フィルタパラメータＳＥＴに
よって適応調整される。ただ一つの循環閾値決定素子を
持つ回路を再生フィルタとして使用することができる。
しかし、少なくとも二つの閾値決定素子、正確にはこの
代表的な実施形態では四つの閾値決定素子を使用するこ
とが好ましい。

【００３６】図８には四つの閾値決定素子２が示されて
おり、これらは互いに並列に接続され、入力端が入力信
号１に接続されている。閾値決定素子２は、閾値ＳＥＴ
（これらは電圧Ｕ_１、Ｕ_２、Ｕ_３、及びＵ_４に分割され
る）用及び信号データクロックパルスＣ用の他の入力を
有する。閾値決定素子２の出力はそれぞれ対としてマル
チプレクサ４に供給される。第一マルチプレクサ段４の
出力は別のマルチプレクサ段４’の入力に接続される。
このマルチプレクサ４’の出力はＤ形フリップフロップ
の入力に供給され、Ｄ形フリップフロップのＱ出力はラ
ッチフリップフロップの入力に接続される。Ｄ形フリッ
プフロップの反転されたＱ（−）出力は第二段のマルチ
プレクサ４’にフィードバックされる。ラッチフリップ
フロップの出力Ｑは、再構築された出力信号１１を与え
る。ラッチフリップフロップの反転されたＱ（−）出力
はフィードバックループ１０を介して第一マルチプレク
サ段４にフィードバックされる。

【００３７】入力信号１は分割され、四つの閾値決定素
子２の各々に供給される。各閾値決定素子２は個々の閾
値（電圧Ｕ_１−４）を有する。これらの閾値ＳＥＴの調
整は、検出回路１３の出力における目の開き（電圧Ｕｅ
ｙｅ）を評価するデジタル処理装置１２によって行われ
る（図１参照）。したがって、閾値Ｕ_１−４の適応は、
測定された目の開きから、及びその変化によって計算さ
れる。閾値に応じて、閾値決定素子２の出力は論理信号
「１」または「０」を供給し、これらは第一マルチプレ
クサ段４に現れる。第二マルチプレクサ段４’から、Ｑ
出力信号がＤ形フリップフロップに供給される。このＤ
形フリップフロップはマスタスレーブフリップフロップ
として使用され、到着した信号を一データクロックパル
ス分だけ遅延させる。

【００３８】これはマスタスレーブフリップフロップで
あるので、信号の保存は極めて確実であり、入力信号と
出力信号との間の遅延は厳密に一データクロックパルス
である。クロックパルスが論理「１」である限り、入力
情報はマスタに読み込まれる。スレーブは阻止されるの
で、出力状態は変化しない。クロックパルスが論理
「０」になると、マスタは阻止され、このようにして負
のクロックパルスエッジの直前に存在した状態は適所に
固定される。同時に、スレーブは解除され、マスタの状
態は出力に伝送される。入力データが出力に直接作用す
るクロックサイクル状態は存在しない。したがって、こ
の種のフリップフロップは、入力信号の確実な検出及び
独立した評価のために使用される。

【００３９】マスタスレーブフリップフロップまたは高
速ラッチフリップフロップ、すなわち透過フリップフロ
ップは、タイムクリティカルなフィードバックループに
使用することができ、これは第一マルチプレクサ段４を
それ以上遅延することなく切り換える。二つのフィード
バックループを含む実施形態では、第二ループが非常に
タイムクリティカルであるので、ラッチフリップフロッ
プを使用する必要がある。四つの閾値決定素子を含むこ
の種の回路は、１０Ｇｂｉｔ／ｓで０ｐｓから約２００
ｐｓまでの１ビットの二つの偏波モード間の信号遅延を
最適に補償することができる。

【００４０】閾値決定素子２の閾値ＳＥＴは、最初に閾
値の測定及び変化に基づいて最適に調整され、ファイバ
の分散作用が時間の経過と共に変化する場合には、後で
処理装置１２によって再調整することができる。

【００４１】本発明について光受信器を例に挙げて説明
したが、本発明は、非光信号用の受信器、特に信号が有
線または無線で伝送されるデジタル広帯域網用の受信器
にも使用することができる。

【図面の簡単な説明】

【図１】四つの決定素子を有する回路を示す図である。

【図２】五つ以上の決定素子を有する回路を示す図であ
る。

【図３】フィルタ組合せを示す図である。

【図４】拡大フィルタ組合せを示す図である。

【図５】フィルタ結果の測定を示す図である。

【図６】光受信器用の等化回路のブロック回路図を示す
図である。

【図７】この等化回路用のクロック回路の配置を示す図
である。

【図８】この等化回路用の再生フィルタを示す図であ
る。

【符号の説明】

１入力信号２閾値決定素子４マルチプレクサ５論理装置６遅延論理回路７遅延段８遅延段９遅延信号１０遅延信号１１出力信号１２デジタル処理装置１３外部検出回路１４再生フィルタ１５線形フィルタ１６遅延素子

Claims

【特許請求の範囲】

【請求項１】受信信号（１）が閾値（Ｕ_１．．．）に
基づいて評価される、デジタル信号を等化する方法であ
って、閾値の決定が少なくとも四つの閾値決定素子
（２）によって実行され、少なくとも一つのマルチプレ
クサ（４）が閾値決定素子（２）の出力を後続の遅延論
理回路（６）に接続し、少なくとも一つのマルチプレク
サ（４）が遅延回路（６）の少なくとも一つの再生出力
信号（９、１０）に接続され、閾値決定素子（２）の閾
値（Ｕ_１．．．）がデジタル処理装置（１２）によって
適応調整されることを特徴とする方法。
【請求項２】遅延回路（６）の出力信号の再生がデー
タクロックパルスｃで実行され、閾値決定素子（２）の
閾値の調整がより遅い時間フレーム内で実行されること
を特徴とする請求項１に記載のデジタル信号を等化する
方法。
【請求項３】閾値決定素子（２）と、マルチプレクサ
（４）と、マルチプレクサを切り換えるための遅延信号
を再生する遅延論理回路（６）とを備えた、デジタル伝
送された信号を等化するための再生フィルタ（１４）で
あって、入力信号（１）が少なくとも四つの閾値決定素
子（２）中を並列に通り、閾値決定素子（２）の出力信
号（３）が少なくとも一つのマルチプレクサ（４）によ
って遅延装置（６）に接続され、遅延装置（６）が少な
くとも二つの遅延段（７、８）から構成され、この二つ
の遅延段（７、８）の遅延信号（９、１０）が少なくと
も一つのマルチプレクサ（４）を切り換えることを特徴
とする再生フィルタ（１４）。
【請求項４】閾値を信号処理装置（１２）で外部検出
回路（１３）の測定値によって調整することができるこ
とを特徴とする請求項３に記載の再生フィルタ（１
４）。
【請求項５】遅延装置（６）がマスタスレーブＤ形フ
リップフロップ（７）及びラッチフリップフロップ
（８）から構成されることを特徴とする請求項３または
４に記載の再生フィルタ（１４）。
【請求項６】遅延装置（６）がシフトレジスタであ
り、論理装置（５）がマルチプレクサにフィードバック
される信号を選択することを特徴とする請求項３から５
のいずれか一項に記載の再生フィルタ（１４）。
【請求項７】再生フィルタ（１４）が少なくとも一つ
の線形フィルタ（１５）及び／または少なくとも一つの
再生フィルタ（１４）と並列に使用され、遅延素子（１
６）が信号伝搬時間の変動を補償することを特徴とす
る、並列に接続されたフィルタを備え、これらのフィル
タのそれぞれの出力が制御信号（１７）によって出力線
に接続される回路内での請求項３から６のいずれか一項
に記載の再生フィルタ（１４）の使用方法。
【請求項８】再生フィルタ（１４）の閾値を適応調整
することができるか、または固定することができること
を特徴とする請求項７に記載の再生フィルタ（１４）の
使用方法。
【請求項９】再生フィルタ（１４）の前にアナログフ
ィルタが配置されることを特徴とする請求項７または８
項に記載の再生フィルタ（１４）の使用方法。
【請求項１０】前置アナログフィルタが適応調整され
ることを特徴とする請求項７から９のいずれか一項に記
載の再生フィルタ（１４）の使用方法。
【請求項１１】フィルタ組合せにおいて、二つの閾値
決定素子を備えた再生フィルタも使用されることを特徴
とする請求項７から１０のいずれか一項に記載の再生フ
ィルタ（１４）の使用方法。
【請求項１２】信号クロックパルス（Ｃ）によってク
ロックされる少なくとも一つの閾値決定素子（２）を含
む再生フィルタ（１４）を備えた、デジタル伝送された
信号用の等化回路（ＡＤＥＱ）であり、等化回路の等化
すべき入力信号（１）がこの閾値決定素子（２）中を通
り、この閾値決定素子の閾値（ＳＥＴ）が等化回路の出
力信号（１１）を変化させる等化回路（ＡＤＥＱ）であ
って、入力信号（１）を予め設定可能な閾値（Ｕｓ）と
比較することによって入力信号（１）の立上りエッジま
たは立下りエッジを検出し、このエッジと同期させるこ
とによって信号クロックパルス（Ｃ）を再生するクロッ
ク回路（Ａ）を特徴とする等化回路（ＡＤＥＱ）。
【請求項１３】クロック回路（Ａ）が第一回路（ＭＦ
ＬＰ）を含み、この第一回路（ＭＦＬＰ）が、入力信号
（１）を予め設定可能な閾値（Ｕｓ）と比較して入力信
号の振幅をこの閾値によって予め設定された値範囲（Ｕ
ｍｉｎ；Ｕｍａｘ）に制限し、予め設定可能な時間ウィ
ンドウ内で振幅制限された入力信号の立上りエッジまた
は立下りエッジを検出して均一な持続時間（Ｔｍ）の出
力パルス（ＦＰ）を発生させることを特徴とする請求項
１２に記載の等化回路（ＡＤＥＱ）。
【請求項１４】クロック回路（Ａ）が第二回路（ＰＬ
Ｌ）を含み、この第二回路（ＰＬＬ）が、第一回路（Ｍ
ＦＬＰ）の後に続き、信号クロックパルス（Ｃ）を出力
パルス（ＦＰ）と同期させるか、または出力パルスから
信号クロックパルス周波数をフィルタリングすることを
特徴とする請求項１２または１３に記載の等化回路（Ａ
ＤＥＱ）。
【請求項１５】第一回路（ＭＦＬＰ）が、時間ウィン
ドウの大きさを決定しかつ入力信号（１）のビット持続
時間の半分より小さい持続時間（ＴＭ）だけ振幅制限さ
れた入力信号（１Ｎ）を遅延させるむだ時間素子（Ｔ
ｍ）と、時間遅延された入力信号（１０）を反転させる
インバータ段と、振幅制限された入力信号（１Ｎ）と反
転され時間遅延された入力信号（１０）とを互いに論理
的に結合して出力パルス（ＦＰ）を発生させるＡＮＤゲ
ートとを備えたエッジトリガモノフロップ（ＭＦＬＰ）
であることを特徴とする請求項１２から１４のいずれか
一項に記載の等化回路（ＡＤＥＱ）。
【請求項１６】第二回路がそれ自体を出力パルス（Ｆ
Ｐ）と同期させる位相同期ループ（ＰＬＬ）であること
を特徴とする請求項１２から１５のいずれか一項に記載
の等化回路（ＡＤＥＱ）。
【請求項１７】再生フィルタ（１４）を含む少なくと
も一つの循環閾値決定素子（２）の閾値（ＳＥＴ）を変
化させるために、このフィルタの出力信号（１１）をフ
ィルタ通過時間（Ｔ１４）だけ遅延した入力信号（１）
と比較し、これから閾値（ＳＥＴ）を決定する等化され
た出力信号（１１）の信号品質（Ｕｅｙｅ）を導出する
検出回路（１３）を特徴とする請求項１２から１６のい
ずれか一項に記載の等化回路（ＡＤＥＱ）。
【請求項１８】検出回路（１３）が、等化された出力
信号（１１）のアイダイアグラムを決定し、目の開きに
従って変化しかつ信号の品質を示す電圧（Ｕｅｙｅ）を
発生することを特徴とする請求項１２から１７のいずれ
か一項に記載の等化回路（ＡＤＥＱ）。
【請求項１９】信号クロックパルス（Ｃ）によってク
ロックされる少なくとも一つの閾値決定素子（２）を含
む再生フィルタ（１４）を含む、デジタル伝送された信
号用の等化回路（ＡＤＥＱ）を備えた光受信器であり、
等化回路の等化すべき入力信号（１）がこの閾値決定素
子（２）中を通り、この閾値決定素子の閾値（ＳＥＴ）
が等化回路の出力信号（１１）を変化させる光受信器で
あって、入力信号（１）を予め設定可能な閾値（Ｕｓ）
と比較することによって入力信号（１）の立上りエッジ
または立下りエッジを検出し、このエッジと同期させる
ことによって信号クロックパルス（Ｃ）を再生するクロ
ック回路（Ａ）を特徴とする光受信器。
【請求項２０】クロック回路（Ａ）が第一回路（ＭＦ
ＬＰ）を含み、この第一回路（ＭＦＬＰ）が、入力信号
（１）を予め設定可能な閾値（Ｕｓ）と比較して入力信
号の振幅をこの閾値によって予め設定された値の範囲
（Ｕｍｉｎ；Ｕｍａｘ）に制限し、予め設定可能な時間
ウィンドウ内で振幅制限された入力信号（１Ｎ）の立上
りエッジまたは立下りエッジを検出して均一な持続時間
（ＴＭ）の出力パルス（ＦＰ）を発生させること、及び
クロック回路（Ａ）が第二回路（ＰＬＬ）を含み、この
第二回路（ＰＬＬ）が、第一回路（ＭＦＬＰ）の後に続
き、出力パルス（ＦＰ）からそのエッジと同期させるこ
とによって信号クロックパルス（Ｃ）を再生することを
特徴とする請求項１９に記載の光受信器。