JPH11243190A - ノーマルオン双方向スイッチ - Google Patents

ノーマルオン双方向スイッチ

Info

Publication number
JPH11243190A
JPH11243190A JP10362751A JP36275198A JPH11243190A JP H11243190 A JPH11243190 A JP H11243190A JP 10362751 A JP10362751 A JP 10362751A JP 36275198 A JP36275198 A JP 36275198A JP H11243190 A JPH11243190 A JP H11243190A
Authority
JP
Japan
Prior art keywords
thyristor
gate
anode
cathode
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10362751A
Other languages
English (en)
Inventor
Pierre Rault
ロー ピエール
Eric Bernier
ベルニエ エリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JPH11243190A publication Critical patent/JPH11243190A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/725—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for ac voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 【課題】 本発明は新奇なノーマルオン双方向スイッチ
に関する。 【解決手段】 本発明のノーマルオン双方向スイッチ
は、スイッチの二つの電源端子の間に並列に第一のカソ
ード−ゲートサイリスタを含み、そのアノードが第一の
電源端子に接続され、更に第二のアノード−ゲートサイ
リスタを含み、そのアノードが第二の電源端子に接続さ
れ、更に制御できるスイッチと直列に結合されている抵
抗を含み、この直列の結合の中点が二つのそれぞれのゲ
ートに接続されていることを特徴としている。本発明
は、更にスイッチをモノリシック集積回路にすることが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主電源に接続され
た負荷を制御する双方向スイッチに関する。本発明は、
より詳細には“ノーマルオン”スイッチ、即ち自発的に
はオン状態（例えば、導通）にあるスイッチで、該スイ
ッチを制御することにより該スイッチを開き負荷が加わ
ることを阻止（即ち、切断）するスイッチに適用する。
【０００２】
【従来の技術】図１はノーマルオン双方向スイッチ１の
例を示す。スイッチ１は、基本的には二つの電源端子１
２，１３の間に接続されたトライアック１１により構成
されている。トライアック１１のゲートＧは制御される
スイッチ１４を通り第一の電源端子１２、即ちトライア
ック１１のアノードＡ１に接続されている。高電圧の状
態にある抵抗Ｒ１によりトライアック１１のゲートＧは
第二の電源端子１３、即ちトライアックの第二のアノー
ドＡ２に接続され、抵抗Ｒ１１とスイッチ１４を直列に
結合した状態はトライアック１１に並列に接続されてい
る。
【０００３】スイッチ１は、例えば主電源である交流供
給電圧Ｖａｃを加えている二つの端子１６，１７の間に
ある負荷１５（Ｑ）と直列に接続されている。
【０００４】制御スイッチ１４は手動制御スイッチ、即
ち適当な制御回路により与えられる制御信号ＣＴＲＬを
受ける。
【０００５】図１に示すスイッチの動作を以下に記載す
る。
【０００６】回路が動作していない時、スイッチ１４は
開いているとしている。電圧がスイッチ１に加えられる
時、即ち交流電圧が端子１６と１７の間に加えられる
と、電流は抵抗Ｒ１を通りトライアック１１のゲートＧ
内に流れ、トライアックをオンにするトリガーをかけ
る。このトライアックは、トライアックが電流を流す限
り、即ち交流電圧がゼロ交差するまでオン状態を保つ。
この過程は交流供給電圧Ｖａｃのそれぞれの半波に対し
て繰り返される。例えば、正の半波の始まりで、電流は
端子１３から抵抗Ｒ１を通り、ゲートＧからトライアッ
ク１１のアノードＡ１に流れるが、これはこの電流が第
一象限（ゲートとアノード電流が正）内で該トライアッ
クにトリガーを掛けるのに十分になるまで続く。トライ
アック１１にトリガーが掛かると電流は交流供給電圧の
半波が終わるまでこのルートで流れ、トライアックはオ
フになる。該電圧の負の半波が始まると、電流は端子１
２から流れ、アノードＡ１とトライアック１１のゲート
Ｇを通り抵抗Ｒ１に流れる。これは、この電流が第三象
限（アノードとゲート電流が負）内で該トライアックに
トリガーを掛けるのに十分になるまで続く。
【０００７】抵抗Ｒ１の大きさは、各電圧の半波の開始
で該トライアックにトリガーを掛けるのに必要なゲート
電流と、スイッチ１のオンに対する最大許容供給電圧
（一般には２０ボルトのオーダー）に基づき決まる。ス
イッチ１４が閉じると（スイッチ１に対する外からの作
用により）、トライアックのゲートＧとアノードＡ１は
短絡され、該トライアックは最早トリガーを掛けられず
オフ状態を保つ。
【０００８】図１に示す種類のスイッチの欠点は、該ト
ライアックがオフ状態の時（スイッチ１４が閉じている
時）抵抗Ｒ１が高い電力を消費する。トライアックのト
リガー用の電流は比較的高い。これにより、ノーマルオ
ンスイッチの特徴である低電圧でトリガーを掛けること
を行いたい場合高抵抗Ｒ１を使用することができない。
【０００９】現在、トリガーを掛けた時最も感度の良い
トライアックの場合ゲート電流は数ｍＡが必要である。
この様な高いトリガー用電流はトライアックの構造に関
係する。電圧の半波の終わりに半導体内に残留非再結合
ロードによりトライアックが再スタートすることを避け
るため、トリガー用電流を十分高くすることが実際には
必ず必要である。
【００１０】例えば、ＳＧＳトムソンマイクロエレクト
ロニクス（ＴＨＯＭＳＯＮ Ｍｉｃｒｏｅｌｅｃｔｒｏ
ｎｉｃｓ）社が製造した最も感度の高いトライアックの
中で、デモ用のＺ０１０３とＺ０４０２として周知のト
ライアックの場合、トリガーに必要なゲート電流は３ｍ
Ａである。
【００１１】この様な最も小さいゲート電流により２０
ボルトの電圧でトリガーを掛けるため、７ｋΩのオーダ
ーの抵抗Ｒ１を使用する必要がある。これによりスイッ
チ１４が閉じており主電圧Ｖａｃが２２０Ｖである時、
６ワットオーダーの電力が消費される。該消費電力が図
１のスイッチの場合より大幅に少ないノーマルオン双方
向スイッチは既に実現されている。図２はこの種のノー
マルオン双方向スイッチ２の例を示しており、交流電圧
Ｖａｃを加える二つの端子２６，２７の間に負荷２５が
直列に接続されている。
【００１２】前述の様に、トライアック２１はスイッチ
２の二つの電力端子の間に接続されている。二つの電力
端子のそれぞれは供給電圧の加えられている端子（例え
ば、２７）と負荷２５の第一の端子に接続されている。
トライアック２１のゲートＧはダイオードブリッジ２８
の交流の入力の一方に接続され、該ダイオードブリッジ
２８の他の交流の入力は端子２３とトライアック２１の
アノード（例えばＡ２）に接続されている。スイッチ２
の制御回路のスイッチ２４と直列の抵抗Ｒ２は、ブリッ
ジ２８の（＋）及び（−）の整流電圧端子の間に接続さ
れている。サイリスタ２９は抵抗Ｒ２とスイッチ２４の
直列関係と並列に接続されている。サイリスタ２９のア
ノードはブリッジ２８の正の整流電圧端子（＋）に接続
され、カソードは負の整流端子（−）に接続されてい
る。サイリスタ２９のゲートは抵抗Ｒ２とスイッチ２４
の接続点に接続されている。図２に示すスイッチ２の動
作は次の通りである。
【００１３】スイッチ２４は開いているとする。電圧の
正の半波の始まりで、電流は端子３と、ブリッジ２８の
第一のダイオードと、抵抗Ｒ２と、サイリスタ２９のゲ
ート及びカソードと、ブリッジ２８の第一のダイオード
と向かい合ったダイオードと、トライアック２１のゲー
トＧ及びアノードＡ１を通り流れる。該電流がサイリス
タ２９にトリガーを掛けるに必要な値に達すると、直ぐ
に該サイリスタはオンになる。その後、サイリスタ２９
を流れる電流がトライアック２１にトリガーを掛けるの
に十分な電流になると、該トライアックはトリガーを掛
けられスイッチ２の他の全ての素子を短絡する。電圧の
負の半波が始まると、電流は端子２と、トライアック２
１のアノード及びゲートと、ブリッジ２８の第三のダイ
オードと、サイリスタ２９のカソード及びゲートと、抵
抗Ｒ２と、ブリッジ２８の第三のダイオードに向かい合
ったダイオードを通り流れる。前述の様に、スイッチ２
は抵抗Ｒ２とスイッチ２４を短絡するサイリスタ２９の
ターンオンの段階と、トライアック２１のターンオンの
段階の二つの段階でトリガーされる。
【００１４】サイリスタ２９はトライアックより高感度
にトリガーを掛ける素子を加えるため使用されている。
トリガー用電流が数百μＡか又はそれ以下のオーダーで
あるサイリスタ（カソード−ゲート）を実現することが
知られている。それに依れば、抵抗Ｒ２の大きさは図１
に示したスイッチ内の抵抗より遥かに高い値を有して決
めることができる。その結果、スイッチ２４を閉じサイ
リスタ２９のゲートとカソードを短絡することによりサ
イリスタ２９にトリガーを掛けることを防ぐ時、スイッ
チ２内で消費される電力は大幅に小さくなる。
【００１５】特別な例として、サイリスタ２９がトリガ
ー用電流として１００μＡであり、トリガー用電圧とし
て前述と同じ電圧（即ち、２０ボルト）を取るとする
と、抵抗Ｒ２の値は２００ｋΩのオーダーの値である。
その結果、スイッチ２４がオンの時の消費電力は１００
ｍＷのオーダーである。
【００１６】この種のスイッチは図１のスイッチの消費
電力の欠点を解決しているが、幾つかの欠点を有してい
る。
【００１７】第一の欠点は、ダイオードブリッジ２８が
あることにより素子の数を多くする必要があることであ
る。更に、これらの素子の全ては高い交流供給電圧（例
えば、ほぼ２２０ボルト）に耐える必要がある。
【００１８】他の欠点はスイッチ２４が交流供給電圧Ｖ
ａｃを基準にしないで、ブリッジ２８の負の整流電圧端
子を基準にしていることである。これにより、スイッチ
２４の制御がより複雑になり、スイッチが使用できる応
用分野が制限される。更に、主電源と分離した制御回路
を使用する必要がある（変圧器のある、又は光結合素子
を使用した電力供給）。これにより同じ制御回路を使用
し幾つかのスイッチを制御することができない。
【００１９】
【発明が解決しようとする課題】本発明の目的は、周知
のノーマルオン双方向スイッチの欠点を解決することで
ある。
【００２０】本発明の目的は更に詳細には、新奇なノー
マルオン双方向スイッチを提供することで、該新奇なノ
ーマルオン双方向スイッチはオフ状態で電力消費が少な
く、必要とする素子は比較的少ない特徴を有している。
【００２１】本発明の更に他の目的は、交流供給電圧を
基準にした制御スイッチを使用する双方向スイッチを有
することである。
【００２２】本発明の更に他の目的は、本発明に基づく
回路の少なくともサイリスタを集積化したモノリシック
素子の構造を提供することである。
【００２３】
【課題を解決するための手段】本発明の特徴は、交流供
給電圧の正の半波と負の半波にそれぞれ関連した二つの
サイリスタを使用したスイッチを加えることである。本
発明の他の特徴は、同じ抵抗を使用してサイリスタに加
わる正又は負の半波の始めでサイリスタのそれぞれにト
リガーを掛けることである。
【００２４】より詳細には、本発明はスイッチの二つの
電源端子の間に並列に、第一のカソード−ゲートサイリ
スタで、そのアノードは第一の電源端子に接続されてい
る；第二のアノード−ゲートサイリスタで、そのアノー
ドは第二の電源端子に接続されている；制御されるスイ
ッチと直列に結合されている抵抗で、この直列の結合の
中点は二つのサイリスタのそれぞれのゲートに接続され
ている、を含んでいるノーマルオン双方向スイッチを提
供している。
【００２５】本発明の実施例によれば、該サイリスタは
トリガー電流が小さくなる様に選択されている。
【００２６】本発明の実施例によれば、保護ダイオード
がアノード−ゲートサイリスタのカソードと第一の電源
端子の間に置かれている。
【００２７】本発明の実施例によれば、抵抗は値が高く
サイリスタのそれぞれのトリガー電流に基づき選択され
ている。
【００２８】本発明の実施例によれば、少なくとも両方
のサイリスタは集積化されている。
【００２９】本発明の実施例によれば、少なくとも両方
のサイリスタと、保護ダイオードと、抵抗は同じ回路内
に集積化されている。
【００３０】本発明の実施例によれば、抵抗は非直線性
の抵抗である。
【００３１】本発明は更に、前述の双方向スイッチの二
つのサイリスタを集積化したモノリシック半導体素子
で、サイリスタがＰ型の絶縁性の壁で囲まれたドーピン
グの少ないＮ型の基板の一部の中に縦方向の形で実現さ
れていることを特徴とするモノリシック半導体素子も提
供している。
【００３２】本発明の実施例によれば、アノード−ゲー
トサイリスタのアノードとカソード−ゲートサイリスタ
のカソードはシングルメタライゼイションでコーティン
グされた素子の内側の上に配置されている。カソード−
ゲートサイリスタのゲートは素子の表面の前方の絶縁性
の壁の上にあり、アノード−ゲートサイリスタのアノー
ドゲートは素子のカソード層が形成されているＰ型の井
戸を囲んでいるリングにより素子の表面の前方の上で形
成されている。
【００３３】本発明の実施例によれば、カソード−ゲー
トサイリスタのアノードとアノード−ゲートサイリスタ
のカソードはシングルメタライゼイションでコーティン
グされた素子の内側の表面の上に配置されている。アノ
ード−ゲートサイリスタのゲートはサイリスタのアノー
ド領域を形成しているＰ型の井戸を囲んでいるリングに
より形成されている。カソード−ゲートサイリスタのゲ
ートメタライゼイションＭは、カソード−ゲートサイリ
スタのカソードを形成しているＮ型の領域を含んでいる
Ｐ型の井戸の上の基板の上側の表面の上に形成されてい
る。本発明の実施例によれば、カソード−ゲートサイリ
スタのアノードとアノード−ゲートサイリスタのカソー
ドは素子の内側に配置され、シングルメタライゼイショ
ンでコーティングされている。アノード−ゲートサイリ
スタのゲートはリモートゲートタイプであり、アノード
−ゲートサイリスタのアノード井戸の中に形成されてい
るＮ型の領域で形成されており、これによりアノード−
ゲートサイリスタは高い逆電圧から生ずる過電圧に対し
保護される。カソード−ゲートサイリスタのゲートメタ
ライゼイションＭはカソード−ゲートサイリスタのカソ
ードを形成しているＮ型の領域を含むＰ型の井戸の上の
基板の上の上側表面の上に形成されている。本発明の実
施例によれば、素子はカソード−ゲートサイリスタのカ
ソード領域が形成されているＰ型の井戸と絶縁性の壁の
間に広がっておりドーピングの少ないＰ型の領域を含ん
でおり、これによりこの領域はアノード−ゲートサイリ
スタ及びカソード−ゲートサイリスタのゲートと、カソ
ード−ゲートサイリスタのアノードと、アノード−カソ
ードサイリスタのカソードの間に配置されている抵抗を
形成している。
【００３４】
【発明の実施の形態】図３は本発明に基づくノーマルオ
ン双方向スイッチ３の実施例を示している。スイッチ３
は、従来のスイッチにある様に例えば主電源である交流
供給電圧Ｖａｃを加える二つの端子３６，３７の間に負
荷３５（Ｑ）と直列に接続される様にされている。スイ
ッチ３は、従来のスイッチの様に二つの電源端子３２，
３３を含んでおり、それぞれ交流供給電圧を加える端子
と、負荷３５の端子に接続される様にされている。
【００３５】本発明によれば、スイッチ３は電源端子３
２，３３の間に並列に、第一のカソード−ゲートサイリ
スタ３９を含み、そのアノードが第一の電源端子（例え
ば３３）に接続されており、更に第二のアノード−ゲー
トサイリスタ４０を含み、そのアノードが他の電源端子
（例えば３２）に接続されているサイリスタを含んでい
る。サイリスタ３９と４０のそれぞれのゲートＧｃとＧ
ａは、同じ抵抗Ｒ３を通り端子３３に、又制御スイッチ
３４を通り端子３２に接続されている。
【００３６】制御スイッチ３４は、手動制御のスイッチ
である場合でもあり、又は適当な回路から来る制御信号
ＣＴＲＬにより動作するスイッチの場合でもある。例え
ば、スイッチ３４は光結合素子を使用したバイポーラト
ランジスタである場合でもある。
【００３７】本発明に基づくスイッチ３の動作は以下の
通りである。
【００３８】スイッチ３は開いているとする。交流供給
電圧の正の半波が始まると、電流は端子３から抵抗Ｒ３
を通り、サイリスタ３９のゲートＧｃからカソードに流
れる。この電流がサイリスタ３９のトリガー電流より高
くなると、サイリスタ３９がトリガーされる。該サイリ
スタ３９は半波の終わりでオフになり、このサイリスタ
を流れる電流は無くなる。負の半波が始まると、電流は
端子３２からサイリスタ４０のアノード及びゲートと、
抵抗Ｒ３を通る。この電流がサイリスタ４０のトリガー
電流より高くなると、該サイリスタ４０はオンになる。
【００３９】制御スイッチ３４を閉じると、サイリスタ
３９のゲートＧｃ及びカソードと、サイリスタ４０のゲ
ートＧａ及びアノードは短絡する。これにより、両方の
サイリスタ３９と４０はオフ状態を保つ。
【００４０】好都合なことに、保護ダイオード４１がサ
イリスタ４０のカソードと端子３３の間に置かれてい
る。このダイオード４１の機能は逆バイアスの時サイリ
スタ４０を保護することである。ダイオード４１を使用
することが有効なことは、アノード−ゲートサイリスタ
の従来の構造、特にサイリスタ４０のゲートとカソード
の間の接合の降伏電圧に関連があり、以下に示す様に逆
降伏電圧が低い接合の場合である。ダイオード４１が無
いと、該電圧は＋Ｖが端子３３に加えられ、−Ｖが端子
３２に加えられる時耐えることができない。
【００４１】サイリスタ３９に対し、この種の保護ダイ
オードは必要でない。ゲート−アノード接合は電圧の正
の半波の間該電圧に耐える。
【００４２】本発明の利点は、アクティブ電力スイッチ
素子としてサイリスタを使用することを除いていること
であり、該利点はトライアックに対しサイリスタの感度
を高くすることから来る。
【００４３】本発明の他の利点は、スイッチ３４がこの
場合交流供給電圧を基準にしていることである。
【００４４】本発明の他の利点は、図２に示す様な従来
のスイッチに比較し必要な多数の高電圧の素子を少なく
すること、又は最小にすることである。
【００４５】本発明の他の利点は、スイッチのトリガー
電流が小さいことにより抵抗Ｒ３の値が高いため低い電
圧スイッチを使用することができる。例えば、低電圧の
バイポーラ又はＭＯＳトランジスタ、マイクロリレー、
光結合素子等を使用することができる。
【００４６】特別な実施例として、１００μＡのオーダ
ーのゲート電流を有するサイリスタを使用することがで
きる。この場合、抵抗の値を２００ｋΩのオーダーと
し、これによりスイッチ３４が閉じた時１００ｍＷのオ
ーダーの消費電力となる。
【００４７】集積回路の形の場合、抵抗Ｒ３は電圧に対
し直線性でない抵抗（正の係数を有した）である。即
ち、抵抗Ｒ３の電圧と共に抵抗値が増加する。従って、
利点は半波のそれぞれの始まりでサイリスタのトリガー
能力に悪影響を与えることなく消費電力を少なくし、又
は最小にすることができることである。
【００４８】本発明により提供された解決策に基づき、
カソード−ゲートサイリスタとアノード−ゲートサイリ
スタの代わりに逆平行に接続されている二つのカソード
−ゲートサイリスタを使用することが考えられる。しか
し、この種の解決策は本発明の全ての利点を有していな
い。実際には、この解決策は制御回路がより複雑である
ことを示しており、必要な素子の数が増加する。例え
ば、サイリスタのゲートにそれぞれ関連した二つの抵抗
と、スイッチを開く二つの抵抗を使用する必要がある。
【００４９】図４は二つのサイリスタ３９と４０のモノ
リシックアセンブリの第一の例である。二つのサイリス
タはドーピングの少ない同じＮ型のシリコン基板５１の
中に作られた縦方向のサイリスタである。この基板、又
はサイリスタを形成している基板の部分はドーピングが
十分行われているＰ型の絶縁性の壁５２により境界が定
められている。基板の内側の表面はＰ型の領域５４を備
えている。この領域内では、図の右側の上にドーピング
が十分に行われたＮ型の領域５５が形成されている。こ
の構造体の内側表面はメタライゼイションＭでコーティ
ングされている。
【００５０】上側の表面には二つのＰ型の井戸５７と５
８が形成されている。井戸５７は内側の表面のＮ型の領
域５５と向かい合っている。井戸５８内にはＮ型の領域
５９が形成されている。十分にドーピングされたＮ型の
領域６０は基板内で井戸５８の周囲に形成されている。
メタライゼイションＭ２は領域５９の上に形成され、メ
タライゼイションＭ３は領域５７の上に形成され、メタ
ライゼーションＭ４は領域６０の上に形成され、メタラ
イゼイションＭ５は図の左側の絶縁性の壁５２の上に形
成されている。カソード−ゲートサイリスタ３９が図の
様に形成され、そのアノードは領域５７に対応してお
り、そのカソードは領域５５に対応している。メタライ
ゼイションＭ５は、サイリスタ３９のゲートメタライゼ
イションに対応している。アノード−ゲートサイリスタ
４０は図の様に形成され、そのアノードは層５４に対応
しており、カソードは領域５９に対応している。メタラ
イゼイションＭ５はサイリスタ３９のゲートメタライゼ
イションに対応している。アノード−ゲートサイリスタ
４０は図の様に形成され、そのアノードは層５４に対応
し、そのカソードは領域５９に対応している。メタライ
ゼイションＭ４はサイリスタ４０のゲートメタライゼイ
ションを形成している。図には、更にサイリスタが図３
に関連して記載した素子とどの様に接続されているかも
示している。この実施例では、ダイオード４１はモノリ
シック素子の外に形成されていることに注意する必要が
ある。例えば、発明の名称が“出力集積回路（ｃｉｒｃ
ｕｉｔｓｉｎｔｅｇｒｅｓ ｄｅ ｐｕｉｓｓａｎｃ
ｅ）”である欧州特許出願の出願者が申請した電力素子
のアセンブリ技術を使用して、絶縁性の壁５２で定まる
領域の外に前述と同じダイオード素子を形成することが
できることにも注意する必要がある。この出願は参照と
してこの出願に取り入れてある。
【００５１】図５は、本発明に基づくサイリスタアセン
ブリの他の実施例である。この場合、アノード−ゲート
サイリスタ４０のアノードとカソード−ゲートサイリス
タ３９のカソードは素子の表面の上側にある。
【００５２】前述の図の様に、ドーピングの少ないＮ型
の基板５１の一部がＰ型の絶縁性の壁５２により定めら
れている。内側の表面にはＰ型の均一の層５４を備えて
いる。この場合は、表面の低い方に形成されたＮ型の領
域６５は図の左側に位置している（アノード−ゲートサ
イリスタの側）。カソード−ゲートサイリスタ３９の井
戸５７は十分にドーピングされたＮ型の領域６９を含ん
でいるが、アノード−ゲートサイリスタのアノード井戸
５８はＮ型の層を含んでいない。前述と同じく、井戸５
８は十分にドーピングされたＮ型の領域６０により囲ま
れている。前述と同じく、内側の表面のメタライゼイシ
ョンＭ１がある。メタライゼイションＭ１２はサイリス
タ４０のアノード領域５８を覆っている。メタライゼイ
ションＭ１３はサイリスタ３９のカソード領域６９を覆
っている。メタライゼイションＭ１４はＮ型の領域６０
を覆っている。カソード−ゲートサイリスタ３９のゲー
トは井戸５７の一部の上に形成されており、参照記号Ｍ
１５で示している。
【００５３】これは本発明に基づく構造の他の実施例で
ある。前述の実施例に比較してカソード−ゲートサイリ
スタの感度がより良好であるという利点がある。即ち、
低いゲート電流に対しトリガーを掛けることができる
が、アノード−ゲートサイリスタ４０の感度は若干低
い。
【００５４】図６は本発明の他の実施例を示している。
この実施例の層構造は、図５の層構造とほぼ同じであ
る。同じ領域は同じ参照番号で示しており、再度記載し
ない。図６と図５の構造の違いは、図６ではリング６０
にメタライゼイションが無く、このリングは従来のチャ
ネルストップ機能しか有していないことである。アノー
ド−ゲートサイリスタのゲートメタライゼイションＭ２
４はサイリスタ４０のアノード井戸５８の中に形成され
たＰ型の領域７１の上に形成されている。所謂、“リモ
ートゲート”サイリスタ構造はこの様に得られる。該サ
イリスタにトリガーを掛けることは、小さなトランジス
タＴ１により開始される。この小さなトランジスタＴ１
は図６に示す様に、サイリスタ４０に接続された領域７
１，５８及び５１から形成されている。この構造の利点
は、メタライゼイションＭ１の内側表面の上に正の高い
電圧が存在する時サイリスタ４０が自己を保護している
ことである。ダイオード４１は該構造の一体型の部分で
あり、領域５８と５１の間の接合に対応している。この
ダイオードは前述の様に、カソードが正の高い電圧にあ
る時ゲートとアノードの間で寄生的な逆トリガーを掛け
ることからアノード−ゲートサイリスタを保護する機能
を有している。
【００５５】図７は本発明の他の実施例である。
【００５６】この実施例は図６の実施例と大体同じで、
同じエレメントには同じ参照番号で示している。該図の
左側には、サイリスタ４０を同等なトランジスタで示
し、図３の回路のダイオード４１の機能を果たすダイオ
ード４１をより良好に示している。図６に示す領域と層
の他に、図７の構造には井戸５７と絶縁性の壁５２の間
に広がりドーピングの少ないＰ型の領域８１を備えてい
る。言い換えれば、領域８１は、サイリスタ３９のゲー
トとメタライゼイションＭ１の間に広がっており、該メ
タライゼイションＭ１はサイリスタ３９のアノードとサ
イリスタ４０のカソードに共通である。これにより図３
の抵抗Ｒ３の機能が行われる。この様に、図３の双方向
スイッチ３の全てのエレメントは、制御されるスイッチ
３４を除いて図７の構造内に集積化されている。しかし
前述に示した様に、当業者は前述に示した技術を使用し
て同じモノリシック素子内にこのスイッチを実現でき
る。
【００５７】この様に、図７は本発明に基づくノーマル
オン双方向スイッチを集積化したモノリシック構造を示
している。当業者には、どの様に種々の層の大きさとド
ーピングのレベルを選択し電力及びトリガーの感度の観
点から目指した目的を達成することができるか知られて
いる。
【００５８】本発明は、当業者が容易に考えれる種々の
変更、修正及び改善を行うことができることは勿論であ
る。特に、カソード−ゲート及びアノード−ゲートサイ
リスタの電圧及び感度特性と抵抗Ｒ３の値は、スイッチ
を使用する価値がある応用に適用できる。更に、本発明
はノーマルオフスイッチに使用することもできることに
注意する必要がある。これを行うためには、抵抗Ｒ３と
スイッチ３４を取除き、期間中にゲート電流が入る制御
回路を与えることで十分である。
【００５９】この様な変更、修正及び改善はこの開示の
一部であり、本発明の精神及び範囲内である。従って、
前述の記載は一例であり、これに制限されない。
【図面の簡単な説明】
【図１】従来の技術の状態及び解決すべき問題を示す第
一の図である。
【図２】従来の技術の状態及び解決すべき問題を示す第
二の図である。
【図３】本発明に基づくノーマルオン双方向スイッチの
実施例を示す図である。
【図４】本発明に基づく回路の少なくとも二つのサイリ
スタを取り入れたモノリシックアセンブリの第一の実施
例である。
【図５】本発明に基づく回路の少なくとも二つのサイリ
スタを取り入れたモノリシックアセンブリの第二の実施
例である。
【図６】本発明に基づく回路の少なくとも二つのサイリ
スタを取り入れたモノリシックアセンブリの第三の実施
例である。
【図７】本発明に基づく回路の少なくとも二つのサイリ
スタを取り入れたモノリシックアセンブリの第四の実施
例である。
【符号の説明】
１ 従来の第一のノーマルオン双方向スイッチ ２ 従来の第二のノーマルオン双方向スイッチ ３ 本発明によるノーマルオン双方向スイッチ １１，２１ トライアック １２，２２，３２ スイッチの第一の電源端子 １３、２３，３３ スイッチの第二の電源端子 １４，２４ 制御スイッチ １５，２５，３５ 負荷 １６，２６，３６ 第一の電源端子 １７，２７，３７ 第二の電源端子 ３９ 第一のカソード−ゲートサイリスタ ４０ 第二のアノード−ゲートサイリスタ ４１ 保護ダイオード ５１ ドーピングの少ないＮ型の基板 ５２ Ｐ型の絶縁性の壁 ５４ Ｐ型の領域 ５５ 十分にドーピングされたＮ型の領域 ５７、５８ Ｐ型の井戸 ５９ カソード層 ６０ リング ６５ Ｎ型の領域 ６９ Ｎ型の領域 ８１ ドーピングの少ないＰ型の領域

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ノーマルオン双方向スイッチ（３）の二
    つの電源端子（３２，３３）の間に並列に次の素子： −第一のカソード−ゲートサイリスタ（３９）で、該サ
    イリスタのアノードが第一の電源端子（３３）に接続さ
    れている； −第二のアノード−ゲートサイリスタ（４０）で、該サ
    イリスタのアノードが第二の電源端子（３２）に接続さ
    れている； −制御されるスイッチ（３４）と直列に結合されている
    抵抗（Ｒ３）で、この直列の結合の中点は前記二つのサ
    イリスタのそれぞれのゲートに接続されている；を含ん
    でいるノーマルオン双方向スイッチ。
  2. 【請求項２】 前記サイリスタ（３９，４０）が低いト
    リガ電流を有する様に選択されていることを特徴とする
    請求項１に記載のスイッチ。
  3. 【請求項３】 保護ダイオード（４１）がアノード−ゲ
    ートサイリスタ（４０）のカソードと第一の電源端子
    （３３）の間に置かれていることを特徴とする請求項１
    又は２のいずれかに記載のスイッチ。
  4. 【請求項４】 抵抗（Ｒ３）が高い抵抗値を有し、該抵
    抗値がサイリスタ（３０，４０）のそれぞれのトリガ電
    流の関数として選択されていることを特徴とする請求項
    １から３のいずれか一つに記載のスイッチ。
  5. 【請求項５】 少なくとも二つのサイリスタ（３９，４
    ０）が集積化されていることを特徴とする請求項１から
    ４のいずれか一つに記載のスイッチ。
  6. 【請求項６】 少なくとも二つのサイリスタ（３９，４
    ０）と、保護ダイオード（４１）及び抵抗（Ｒ３）が同
    じ回路内に集積化されていることを特徴とする請求項３
    又は４のいずれかに記載のスイッチ。
  7. 【請求項７】 抵抗（Ｒ３）が非直線性であることを特
    徴とする請求項６に記載のスイッチ。
  8. 【請求項８】 サイリスタがＰ型の絶縁性の壁（５２）
    の回りにありドーピングの少ないＮ型の基板（５１）の
    一部に縦方向の形で実現されていることを特徴とする請
    求項１の双方向スイッチの二つのサイリスタを集積化し
    たモノリシック半導体素子。
  9. 【請求項９】 次の状態： −アノード−ゲートサイリスタ（４０）のアノードとカ
    ソード−ゲートサイリスタ（３９）のカソードがシング
    ルメタライゼイション（Ｍ１）でコーティングされた素
    子の内側表面の上に配置されている； −カソード−ゲートサイリスタのゲートが該素子の表面
    の前方の絶縁性の壁（５２）の上にある； −アノード−ゲートサイリスタ（４０）のアノードゲー
    トがＰ型の井戸（５８）を囲んでいるリング（６０）で
    形成され、該Ｐ型の井戸が素子の表面の前方の上で該素
    子のカソード層（５９）で形成されている；を有してい
    ることを特徴とする請求項８に記載の素子。
  10. 【請求項１０】 次の状態： −カソード−ゲートサイリスタ（３９）のアノードとア
    ノード−ゲートサイリスタ（４０）のカソードがシング
    ルメタライゼーション（Ｍ１）でコーティングされてい
    る素子の内側表面の上に配置されている； −アノード−ゲートサイリスタのゲートが該サイリスタ
    のアノード領域を形成しているＰ型の井戸（５８）を囲
    んでいるリング（６０）で形成されている； −カソード−ゲートサイリスタ（３９）のゲートメタラ
    イゼイション（Ｍ１５）が該カソード−ゲートサイリス
    タのカソードを形成するＮ型の領域（６９）を含むＰ型
    の井戸（５７）の上にある基板の上側表面の上に形成さ
    れている；を有していることを特徴とする請求項８に記
    載の素子。
  11. 【請求項１１】 次の状態： −カソード−ゲートサイリスタ（３９）のアノードとア
    ノード−ゲートサイリスタ（４０）のカソードが素子の
    内側表面の上に配置され、シングルメタライゼイション
    （Ｍ１）でコーティングされている； −アノード−ゲートサイリスタのゲートがリモートゲー
    トタイプであり、アノード−ゲートサイリスタのアノー
    ド井戸（５８）内に形成されているＮ型の領域（７１）
    で形成され、該アノード−ゲートサイリスタは高い逆電
    圧を生ずる過電圧に対し保護されていることを特徴とす
    る； −カソード−ゲートサイリスタ（３９）のゲートメタラ
    イゼイション（Ｍ１５）がカソード−ゲートサイリスタ
    のカソードを形成しているＮ型の領域（６９）を含むＰ
    型の井戸（５７）の上の基板の上側表面に形成されてい
    る；を有していることを特徴とする請求項８に記載の素
    子。
  12. 【請求項１２】カソード−ゲートサイリスタ（３９）の
    カソード領域（６９）が形成されているＰ型の井戸（５
    ７）と絶縁性の壁（５２）との間に広がっておりドーピ
    ングの少ないＰ型の領域（８１）を含んでおり、これに
    より該領域（８１）がアノード−ゲートサイリスタ及び
    カソード−ゲートサイリスタのゲートと、カソード−ゲ
    ートサイリスタのアノードと、アノード−ゲートサイリ
    スタのカソードの間に配置されている抵抗（Ｒ３）を形
    成していることを特徴とする；を有していることを特徴
    とする請求項１１に記載の素子。
JP10362751A 1997-12-22 1998-12-21 ノーマルオン双方向スイッチ Withdrawn JPH11243190A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9716640A FR2773021B1 (fr) 1997-12-22 1997-12-22 Commutateur bidirectionnel normalement ferme
FR9716640 1997-12-22

Publications (1)

Publication Number Publication Date
JPH11243190A true JPH11243190A (ja) 1999-09-07

Family

ID=9515246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10362751A Withdrawn JPH11243190A (ja) 1997-12-22 1998-12-21 ノーマルオン双方向スイッチ

Country Status (5)

Country Link
US (1) US6323718B1 (ja)
EP (1) EP0930711B1 (ja)
JP (1) JPH11243190A (ja)
DE (1) DE69836069D1 (ja)
FR (1) FR2773021B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245377A (ja) * 2009-04-08 2010-10-28 Sanken Electric Co Ltd サイリスタ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565322B2 (ja) * 1999-10-15 2004-09-15 シャープ株式会社 光結合素子
FR2800513B1 (fr) 1999-11-03 2002-03-29 St Microelectronics Sa Detecteur d'etat de composant de puissance
FR2861228A1 (fr) * 2003-10-17 2005-04-22 St Microelectronics Sa Structure de commutateur scr a commande hf
US7276883B2 (en) * 2004-08-12 2007-10-02 International Rectifier Corporation Self-driven synchronous rectified boost converter with inrush current protection using bidirectional normally on device
US7180762B2 (en) * 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
EP2893624A1 (en) * 2012-09-03 2015-07-15 Dytech Energy Pte. Ltd. An apparatus and a method for enhancing power output
US9455253B2 (en) 2014-07-23 2016-09-27 Stmicroelectronics (Tours) Sas Bidirectional switch
US9722061B2 (en) * 2014-07-24 2017-08-01 Stmicroelectronics (Tours) Sas Bidirectional switch
FR3044166B1 (fr) * 2015-11-19 2018-03-23 Stmicroelectronics Sa Dispositif electronique, en particulier pour la protection contre des surtensions
FR3076661A1 (fr) 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818247A (en) * 1972-04-03 1974-06-18 Robertshaw Controls Co Two-lead electrical control apparatus
JPS5210012A (en) * 1975-07-14 1977-01-26 Hitachi Ltd Pnpn switch driving circuit
US5491385A (en) * 1980-08-14 1996-02-13 Nilssen; Ole K. Instant-on screw-in fluorescent lamp
US4424544A (en) * 1982-02-09 1984-01-03 Bell Telephone Laboratories, Incorporated Optically toggled bidirectional switch
DE3561610D1 (en) * 1984-07-12 1988-03-17 Siemens Ag Semiconductor power switch with a thyristor
JPH0823779B2 (ja) * 1988-01-22 1996-03-06 東北電機製造株式会社 電力制御装置
FR2743938B1 (fr) * 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
FR2745669B1 (fr) * 1996-02-29 1998-05-22 Sgs Thomson Microelectronics Interrupteur statique monolithique a trois etats
CN1175115A (zh) * 1996-08-09 1998-03-04 松下电器产业株式会社 通电控制电路及使用它的电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245377A (ja) * 2009-04-08 2010-10-28 Sanken Electric Co Ltd サイリスタ

Also Published As

Publication number Publication date
EP0930711A1 (fr) 1999-07-21
DE69836069D1 (de) 2006-11-16
US6323718B1 (en) 2001-11-27
FR2773021A1 (fr) 1999-06-25
FR2773021B1 (fr) 2000-03-10
EP0930711B1 (fr) 2006-10-04

Similar Documents

Publication Publication Date Title
JPH118U (ja) Ｓｏｉ回路用ｅｓｄ保護装置
US5801573A (en) Protected switch having a power semiconductor device
JPH02185069A (ja) 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
JPH11243190A (ja) ノーマルオン双方向スイッチ
KR0145640B1 (ko) 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법
US4464585A (en) Gate circuit of gate turn-off thyristor
US6963087B2 (en) Pulsed bistable bidirectional electronic switch
US6778366B2 (en) Current limiting protection circuit
EP1137068B1 (en) Power semiconductor device having a protection circuit
US6469352B2 (en) Two-terminal semiconductor overcurrent limiter
JPS5933986B2 (ja) 半導体装置
EP0632501B1 (en) A semiconductor device including protection means
US20190319454A1 (en) Integrated silicon controlled rectifier (scr) and a low leakage scr supply clamp for electrostatic discharge (esd) protection
KR920010818B1 (ko) 반도체 디바이스
JP2940547B2 (ja) モスパワートランジスタの過電圧保護装置
JPH01286465A (ja) 双方向制御整流半導体装置
US5912496A (en) Semiconductor device having power MOS transistor including parasitic transistor
US6188267B1 (en) Normally conducting dual thyristor
US4322637A (en) Solid state switch
US6410963B1 (en) Electrostatic discharge protection circuits with latch-up prevention function
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
JPH05218311A (ja) 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス
US20090302397A1 (en) Field-Effect Transistor
JPS6245705B2 (ja)
JPH05276000A (ja) パワーデバイスの駆動回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307