JPH11243158A - 半導体搭載用基板の製造法 - Google Patents
半導体搭載用基板の製造法Info
- Publication number
- JPH11243158A JPH11243158A JP4471998A JP4471998A JPH11243158A JP H11243158 A JPH11243158 A JP H11243158A JP 4471998 A JP4471998 A JP 4471998A JP 4471998 A JP4471998 A JP 4471998A JP H11243158 A JPH11243158 A JP H11243158A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- layer
- copper
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
設けられた接続端子の設計の制約を抑制するのに優れた
半導体搭載用基板を効率良く製造する方法を提供する。 【解決手段】以下の工程を有する半導体搭載用基板の製
造法。 a.樹脂との接着に適した粗さを有すると共に導体パタ
ーンとなる1〜9μmの厚さの第1の銅層と、全体とし
ての金属層として取り扱いに十分な強度を有する厚さ1
0〜150μmの第2の銅層と、その2層の中間に設け
られた厚さが0.04〜3μmのニッケル−リン合金層
からなる複合金属箔の、第1の銅層の不要な箇所のみを
エッチング除去して、導体パターンを形成する工程。
b.前記の導体パターンを形成した金属箔の導体パター
ン面に、熱硬化性絶縁樹脂層を形成し、複合金属箔付き
絶縁樹脂層とする工程。c.半導体を搭載する箇所にキ
ャビティとなる穴をあける工程。d.第2の銅層のみを
選択的に除去する工程。e.露出しているニッケル−リ
ン合金層のみを除去する工程。
Description
の製造法に関する。
能化が一段と進み、これに伴い、LSIやチップ部品等
の高集積化が進展し、その形態も多ピン化、小型化へと
急速に変化している。このため、プリント配線板には、
電子部品の実装密度を向上するために、配線パターンの
高密度化が一層求められるようになった。
子部品は小型化されているのに対して、半導体チップは
回路の機能を追加・進展させるために、規模は大きくな
りつつあるが、半導体を搭載するパッケージには、今ま
でのように、メタルパッケージやセラミクスを用いてい
たのでは高価になり、機器のコストを下げるためにも、
有機材料を使用するようになってきている。。
れ物として、有機材料による、フィルムキャリア、リー
ドレスチップキャリア、フリップチップ、ピングリッド
アレイ、ボールグリッドアレイ等のように配線板に直接
半導体チップを搭載するものが開発、市販され始めてい
る。
配線の微細化、層間接続穴の小径化が行われ、隣接する
層間の導体のみを接続するインタースティシャルバイア
ホール(以下、IVHという。)や、ベリードバイアホ
ール(以下、BVHという。)が用いられるようにな
り、このIVHやBVHも更に小径化されつつある。
載する箇所にキャビティとなる穴を設ける半導体搭載用
基板、特に半導体接続用端子の部分がキャビティ内部に
露出している構造の基板においては、例えば、図5
(a)に示すように、一方の面に半導体接続用端子11
1を有する回路112を形成し他方の面に銅箔113を
有する基板110を作製し、図5(b)に示すように、
穴211を有するスペーサ基板210と、外層回路31
1を形成するための外層基板310を重ね、加圧・加熱
して積層一体化し、バイアホール7を形成するなどして
外層回路311を形成し、図5(c)に示すように、キ
ャビティとなる穴をあけ、図5(d)に示すように、ヒ
ートシンク411と半導体チップ410を搭載し、ワイ
ヤボンディングで半導体と半導体搭載用基板とを電気的
に接続するが、半導体接続用端子111が、キャビティ
となる穴の加工時に損傷しないように、キャビティとな
る穴211の淵の部分から工具の作業誤差よりも離れた
箇所に設けなければならないという設計上の制約があ
る。
ータを入れて、回転しながらキャビティの内周をなぞっ
て加工するが、このときに、ルータの先端は、半導体チ
ップと接続する端子部分に形成された導体よりも深く加
工しているので、淵の部分に導体があっても加工できる
ように思われるが、その導体を支える絶縁基材の切削条
件と、導体特に銅箔では切削条件が異なるので、絶縁基
材に切削条件を合わせると、図5(D)に示すように、
銅箔による導体にバリ501が出たりあるいはルータに
よって端部の導体が引きちぎれ502が発生したりし、
また、銅箔に切削条件を合わせると、図示しないが、絶
縁基材の端部がケバだってしまい、吸湿しやすくなった
り、後の工程で行うニッケルめっきや金めっきの工程で
めっき液やその他の処理液が残ったりして、回路の信頼
性を低下させるという課題がある。
ャビティ内部に設けられた接続端子の設計の自由度に優
れた半導体搭載用基板を効率良く製造する方法を提供す
ることを目的とするものである。
板の製造法は、以下の工程を有することを特徴とする。 a.樹脂との接着に適した粗さを有すると共に導体パタ
ーンとなる1〜9μmの厚さの第1の銅層と、全体とし
ての金属層として取り扱いに十分な強度を有する厚さ1
0〜150μmの第2の銅層と、その2層の中間に設け
られた厚さが0.04〜3μmのニッケル−リン合金層
からなる複合金属箔の、第1の銅層の不要な箇所のみを
エッチング除去して、導体パターンを形成する工程。 b.前記の導体パターンを形成した金属箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合金
属箔付き絶縁樹脂層とする工程。 c.半導体を搭載する箇所にキャビティとなる穴をあけ
る工程。 d.第2の銅層のみを選択的に除去する工程。 e.露出しているニッケル−リン合金層のみを除去する
工程。
ができる。 a1.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、導体パターンの形状にエッチング
レジストを形成し、エッチングレジストから露出した銅
箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜90
%エッチング除去して、導体パターンを形成する工程。 b1.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c1.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 d1.熱硬化性絶縁樹脂層と接していない銅箔をエッチ
ング除去し、先に形成した導体パターンが現れたところ
でエッチングを停止する工程。
ができる。 a2.樹脂との接着に適した粗さを有すると共に導体パ
ターンとなる1〜9μmの厚さの第1の銅層と、全体と
しての金属層として取り扱いに十分な強度を有する厚さ
10〜150μmの第2の銅層と、その2層の中間に設
けられた厚さが0.04〜3μmのニッケル−リン合金
層からなる複合金属箔の、第1の銅層の不要な箇所のみ
をエッチング除去して、導体パターンを形成する工程。 b2.前記の導体パターンを形成した金属箔の導体パタ
ーン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合
金属箔付き絶縁樹脂層とする工程。 c2.前記工程b2で作製した複合金属箔付き絶縁樹脂
層の熱硬化性絶縁樹脂層の側の電気的接続を行う箇所
に、レーザーを照射して、導体パターン表面に到達する
バイアホールとなる穴をあける工程。 d2.複合金属箔付き絶縁樹脂層の、バイアホールとな
る穴の内壁と、熱硬化性絶縁樹脂層の表面にめっきを行
い導体を形成する工程。 e2.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 f2.第2の銅層のみを選択的にエッチング除去すると
共に、複合金属箔付き絶縁樹脂層の反対面に形成された
導体の不要な箇所をエッチング除去して回路を形成する
工程。 g2.露出しているニッケル−リン合金層のみを除去す
る工程。
ができる。 a3.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、導体パターンの形状にエッチング
レジストを形成し、エッチングレジストから露出した銅
箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜90
%エッチング除去して、導体パターンを形成する工程。 b3.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c3.前記工程b3で作製した銅箔付き絶縁樹脂層の熱
硬化性絶縁樹脂層の側の電気的接続を行う箇所に、レー
ザーを照射して、導体パターン表面に到達するバイアホ
ールとなる穴をあける工程。 d3.銅箔付き絶縁樹脂層の、バイアホールとなる穴の
内壁と熱硬化性絶縁樹脂層の表面にめっきを行い導体を
形成する工程。 e3.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 f3.熱硬化性絶縁樹脂層と接していない銅箔をエッチ
ング除去し、先に形成した導体パターンが現れたところ
でエッチングを停止すると共に、銅箔付き絶縁樹脂層の
反対面に形成された導体の不要な箇所をエッチング除去
して回路を形成する工程。
または工程b3で金属箔の導体パターン面に形成した熱
硬化性絶縁樹脂層には、熱硬化性絶縁樹脂をガラス布や
紙に含浸させた通常のプリプレグが使用できるが、充填
剤を分散させたものを用いることもでき、このような充
填剤には、電気絶縁性セラミック系ウィスカを用いるこ
とが好ましく、その配合量が、5〜50vol%である
ことが好ましい。
硬化性絶縁樹脂には、特に熱硬化性の樹脂を用いること
が好ましく、例えば、二官能エポキシ樹脂とハロゲン化
二官能フェノール類の配合当量比をエポキシ基/フェノ
ール水酸基=1/0.9〜1.1とし、触媒の存在下、
加熱して重合させた分子量が100,000以上のエポ
キシ重合体及び架橋剤、多官能エポキシ樹脂を構成成分
とするフィルム形成能を有する熱硬化性エポキシ樹脂
や、単独ではフィルム形成能のない樹脂のどちらでも用
いることができる。ここでいう、フィルム形成能とは、
その樹脂を溶媒に溶解しワニスとし、そのワニスをキャ
リアフィルムに塗布するときに厚さの制御が容易であ
り、かつ、加熱乾燥して半硬化状としたものを、搬送、
切断、積層するときに、樹脂割れや欠落を生じにくく、
さらにその後の加熱加圧成型時に絶縁層としての最少厚
さを確保できる性能のことをいう。
縁樹脂としては、従来においてガラス布に含浸して使用
していた樹脂があり、例えば、分子量が30,000を
超えない樹脂であって、エポキシ樹脂、ビスマレイミド
トリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メ
ラミン樹脂、珪素樹脂、不飽和ポリエステル樹脂、シア
ン酸エステル樹脂、イソシアネート樹脂、またこれらの
変性樹脂などがある。なかでも、エポキシ樹脂、ビスマ
レイミドトリアジン樹脂、及びポリイミド樹脂は、Tg
や弾性率、硬度が高く、好ましい。エポキシ樹脂として
は、ビスフェノールF型エポキシ樹脂、ビスフェノール
S型エポキシ樹脂、フェノールノボラック型エポキシ樹
脂、クレゾールノボラック型エポキシ樹脂、ビスフェノ
ールAノボラック型エポキシ樹脂、サリチルアルデヒド
ノボラック型エポキシ樹脂、ビスフェノールFノボラッ
ク型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルエ
ステル型エポキシ樹脂、グリシジルアミン型エポキシ樹
脂、ヒダントイン型エポキシ樹脂、イソシアヌレート型
エポキシ樹脂、脂肪族環状エポキシ樹脂ならびにこれら
のハロゲン化物、水素添加物から選択されたものを使用
でき、併用することもできる。中でも、ビスフェノール
Aノボラック型エポキシ樹脂、サリチルアルデヒドノボ
ラック型エポキシ樹脂は、耐熱性に優れ、好ましい。
いる硬化剤には、上記した樹脂に用いる硬化剤であれば
どのようなものでも使用でき、例えば、樹脂にエポキシ
樹脂を用いる場合には、ジシアンジアミド、ビスフェノ
ールA、ビスフェノールF、ポリビニルフェノール樹
脂、ノボラック樹脂、ビスフェノールAノボラック樹脂
が耐熱性に優れ好ましい。この硬化剤の前記熱硬化性絶
縁樹脂に対する配合比は、前記熱硬化性絶縁樹脂100
重量部に対して、2〜100重量部の範囲が好ましく、
ジシアンジアミドであれば、2〜5重量部、それ以外の
上記硬化剤であれば、30〜80重量部の範囲がより好
ましい。2重量部未満であると硬化不足となり、耐熱性
が低下し、100重量部を超えると、電気特性や耐熱性
が低下する。
と硬化剤には、さらに、硬化促進剤を用いることがで
き、熱硬化性樹脂がエポキシ樹脂の場合には、硬化促進
剤には、イミダゾール化合物、有機リン化合物、第3級
アミン、第4級アンモニウム塩等を使用することができ
る。この硬化促進剤の配合比は、前記熱硬化性絶縁樹脂
100重量部に対し、0.01〜20重量部の範囲が好
ましく、0.1〜10重量部の範囲がより好ましい。
0.01重量部未満であると、硬化不足となり耐熱性が
低下し、20重量部を超えると、Bステージの寿命が短
くなり耐熱性が低下する。
剤、硬化促進剤は、溶剤に希釈して用い、この溶剤に
は、アセトン、メチルエチルケトン、トルエン、キシレ
ン、メチルイソブチレン、酢酸エチル、エチレングリコ
ールモノメチルエーテル、メタノール、エタノール、
N,N−ジメチルホルムアミド、N,N−ジメチルアセ
トアミド等が使用できる。この希釈剤の上記熱硬化性絶
縁樹脂に対する配合比は、上記熱硬化性絶縁樹脂100
重量部に対して、1〜200重量部の範囲が好ましく、
30〜100重量部の範囲がより好ましい。1重量部未
満であると、粘度が高くなり塗りムラができやすく、2
00重量部を超えると、粘度が低くなりすぎ必要な厚さ
にまで塗布することができない。
明に使用することのできる充填剤として、電気絶縁性セ
ラミック系ウィスカがあり、このような電気絶縁性セラ
ミック系ウィスカには、例えば、ほう酸アルミニウム、
ウォラスナイト、チタン酸カリウム、塩基性硫酸マグネ
シウム、窒化珪素、及びα−アルミナの中から選択して
用いることができ、中でも、ほう酸アルミニウムとチタ
ン酸カリウムは、モース硬度が従来のEガラスと同程度
であり、従来のプリプレグと同等のワイヤボンディング
性が得られ、さらに、ほう酸アルミニウムは、弾性率が
400MPaと高いうえに、ワニスと混合しやすく、好
ましい。
状としては、平均直径が0.3〜3μm、平均長さが平
均直径の5倍以上であることが好ましい。平均直径が、
0.3μm未満であると、樹脂ワニスへの混合が困難と
なり、3μmを越えると、樹脂への分散が十分でなく、
塗布した表面の凹凸が大きくなる。この平均直径は、
0.3〜1μmの範囲がより好ましい。
性が得られず、さらには20倍以上であることがより好
ましい。また、上限として、50μm以下であることが
好ましく、この数値は、導体パターンのパターン間隔よ
り小さいことが好ましく、この平均長さが、パターンの
間隔を越えると、パターンに接触した場合に、電気絶縁
性セラミック系ウィスカに沿って銅のイオンマイグレー
ションが起こり易く、パターン間が短絡する可能性が高
いので好ましくない。
硬化性絶縁樹脂との濡れ性を高めるために、電気絶縁性
セラミック系ウィスカの表面をカップリング剤で処理し
たものを用いることが好ましく、このようなカップリン
グ剤には、シリコン系カップリング剤、チタン系カップ
リング剤、アルミニウム系カップリング剤、ジルコニウ
ム系カップリング剤、ジルコアルミニウム系カップリン
グ剤、クロム系カップリング剤、ボロン系カップリング
剤、リン系カップリング剤、アミノ系カップリング剤な
どから選択して使用できる。
ク系ウィスカの割合)熱硬化性絶縁樹脂と電気絶縁性セ
ラミック系ウィスカの割合は、硬化した熱硬化性絶縁樹
脂の中で電気絶縁性セラミック系ウィスカが5〜50v
ol%となるように調整することが好ましい。さらに
は、20〜40vol%であることがより好ましい。5
vol%未満であると、熱硬化性絶縁樹脂のフィルム形
成能が小さく、切断時に飛散する等、取り扱いが困難で
あり、剛性も低く、部品実装後のそりが大きくなり実装
性が低下する。50vol%を超えると、加熱加圧成型
時に、パターン間隙への埋め込みが不十分で、成型後に
ボイドやかすれを生じ、絶縁性が低下するおそれがあ
る。
の穴あけには、レーザーを使用する。レーザーとして
は、エキシマレーザーや炭酸ガスレーザーやYAGレー
ザー等があるが、加工速度、加工品質、加工費等のバラ
ンスの取れた炭酸ガスレーザーが好適である。
ジストを形成するには、通常のプリント配線板に用いる
方法が使用でき、例えば、剥離可能なレジストインク
を、シルクスクリーン印刷法によって銅箔の表面に印刷
する方法や、剥離可能なレジストフィルムを銅箔の表面
にラミネートし、フォトマスクを介して、回路部分にレ
ジストが形成できるように紫外線を照射し、回路間隙部
を現像して除去する方法を使用することができる。この
ときに、裏面の第2の銅層全面にもエッチングレジスト
を形成し、第2の銅層がエッチングされるのを防止する
ことが好ましい。
溶液としては、塩素イオンとアンモニウムイオンと銅イ
オンを含む溶液(以下、アルカリエッチャントとい
う。)を用い、処理方法には、浸漬、噴霧などの溶液に
接触させる方法を用いる。また、エッチングレジストの
除去には、溶剤やアルカリ水溶液を用いて除去する。
を形成した金属箔に、熱硬化性絶縁樹脂層を形成するに
は、通常のプリプレグと重ねて加熱・加圧して積層一体
化するか、上記熱硬化性絶縁樹脂、硬化剤、硬化促進
剤、及び希釈剤を混合した溶液(以下、熱硬化性絶縁樹
脂ワニスという。)に、撹拌したワニスを、塗布し、加
熱して、硬化させるものであり、ブレードコータ、ロッ
ドコータ、ナイフコータ、スクイズコータ、リバースロ
ールコータ、あるいはトランスファロールコータ等、銅
箔と平行な方向に剪断力を負荷できるか、あるいは銅箔
の面に垂直な方向に圧縮力を負荷できる塗布方法を選択
することが好ましい。この熱硬化性絶縁樹脂に充填剤を
添加するには、上記熱硬化性絶縁樹脂、硬化剤、硬化促
進剤、及び希釈剤を混合した溶液に、例えば、電気絶縁
性セラミック系ウィスカを混合し、撹拌したワニスとす
る。
する箇所に穴をあけるには、通常の、ルータによる穴あ
け、金型による穴あけのいずれでも用いることができ
る、ここで、重要なのは、穴あけの条件が、導体を支え
る絶縁基材に合わせることができることにある。この理
由は、回路導体となる第1の銅層が厚い第2の銅層によ
って保護され、ほとんどの加工のときに加わる力をこの
第2の銅層が受けているためと思われる。
エッチング除去する溶液としては、前述の第1の銅層を
エッチングしたときと同じアルカリエッチャントを用い
ることができ、エッチング除去の方法は、これも、同様
に、浸漬、噴霧などの溶液に接触させることによって行
うことができる。
ン合金層のみを除去するには、硝酸と過酸化水素を主成
分とする液に、添加剤としてカルボキシル基を有する有
機酸、環構成員として、−NH−,−N=の形で窒素を
含む複素環式化合物を配合した水溶液に浸漬するか、あ
るいはそのような水溶液を噴霧して行う。
接着に適した粗さを有する厚さが15〜400μmの銅
箔に、少なくともハンダボール用ランドの形状にエッチ
ングレジストを形成し、エッチングレジストから露出し
た銅箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜
90%エッチング除去して、導体パターンを形成する
が、このときに、導体パターンは、エッチングを銅箔の
厚さに全て行わないので、中途半端に工程を停止したよ
うな形状、すなわち、彫刻のレリーフのような盛り上が
りのある形状となっている。
凹凸のできた銅箔の面に、熱硬化性絶縁樹脂層を形成す
る以外は、工程bと同様に行うことができる。
うことができる。
箔を裏側からエッチングしてゆき、裏側の盛り上がった
箇所は銅箔が残っているが、裏側の凹みになっている部
分は、除去されて、熱硬化性絶縁樹脂層が現れてくる。
そして終点は、裏側の盛り上がった箇所が回路として発
現するときである。
る。
る。
るレーザは、炭酸ガスレーザ、YAGレーザ、エキシマ
レーザ等があり、加工速度、加工品質、加工費の点から
バランスの取れた炭酸ガスレーザが好ましい。このとき
のレーザ光の照射条件は、時間が短く、出力の大きなパ
ルス状の発振をするものが好ましく、例えば、1パルス
の幅が1〜40μsecで、パルス繰り返し周波数が1
50〜10,000Hz、繰り返しパルス数が1〜10
パルスの条件で、出力の大きさが、2〜5パルスの範囲
で、穴加工できる出力の出せるレーザ発振器が、発振、
制御が容易となり好ましい。この出力は、エネルギー密
度にして、15〜40J/cm2の範囲である。時間当
たりの出力が、上記範囲未満であると、樹脂層を蒸発、
発散することができず、上記範囲を超えると、必要以上
の穴径となり制御が困難で、一旦蒸発した樹脂が炭化し
て付着することもあり、付着した炭化物の除去を行わな
ければならない。
行う方法は、通常の配線で行うように、めっきを行う箇
所の清浄化、めっき触媒の付着、増感剤による処理を経
て、無電解めっきを行い、洗浄して終了する。このとき
に、裏面は、銅箔の状態なので、これ以上に厚くしない
ために、予めめっきレジストを形成しておき、めっきの
終了後に、剥離することが好ましい。
同様に行うことができる。
同様に行うことができる。
同様に行うことができる。
と同様にして行うことができる。
と同様に行うことができる。
と同様にして行うことができる。
と同様にして行うことができる。
と同様にして行うことができる。
及び工程f2と同様にして行うことができる。
/厚さ0.2μmのニッケル−リン合金層32/厚さ1
5μmの第2の銅層33からなる複合金属箔3の第1の
銅層31の面に、エッチングレジストを形成し、銅のエ
ッチング液にAプロセス液(メルテックス株式会社製、
商品名)を用いて、図1(b)に示すように、半導体接
続用端子11とその端子と接続する配線12とを形成し
た後、エッチングレジストを3wt%水酸化ナトリウム
水溶液で剥離し、回路を形成した。図1(c)に示すよ
うに、この複合金属箔3の第1の銅層31の面に、ガラ
ス布にエポキシ樹脂を含浸したプリプレグであるGEA
−E−679(日立化成工業株式会社製,商品名)の厚
さ100μmのものを重ね、170℃、2.5MPa、
60分間の条件で加熱・加圧して積層一体化し、厚さ1
00μmの熱硬化性絶縁樹脂層2を有する複合金属箔付
き絶縁樹脂層5を作製した。その後、図1(d)に示す
ように、ルータでキャビティとなる穴14をあけ、複合
金属箔3の第2の銅層33を、市販のアルカリエッチャ
ントであるAプロセス液(メルテックス株式会社製、商
品名)でエッチング除去し、さらに、ニッケル−リン合
金層32を以下のエッチング液で、エッチング除去し、
図1(e)および(f)に示すように、半導体搭載用基
板を作製した。 (ニッケル−リンエッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・・・・・・・200g/l ・過酸化水素水(35%)・・・・・・・・・・・・・・・・・・10ml/l ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・・・・100g/l ・ベンゾトリアゾール・・・・・・・・・・・・・・・・・・・・・・5g/l
方の面に、半導体接続用端子11とその端子を接続する
配線12の形状にエッチングレジストを形成し、他方の
面には全面にエッチングレジストを形成し、銅のエッチ
ング液にAプロセス液(メルテックス株式会社製、商品
名)を用いて、図2(b)に示すように、半導体接続用
端子11と配線12とを厚さ7μmの盛り上がりになる
ように形成した後、エッチングレジストを3wt%水酸
化ナトリウム水溶液で剥離した。図2(c)に示すよう
に、この銅箔35の盛り上がりを形成した面に、ガラス
布にエポキシ樹脂を含浸したプリプレグであるGEA−
E−679(日立化成工業株式会社製,商品名)の厚さ
100μmのものを重ね、170℃、2.5MPa、6
0分間の条件で加熱・加圧して積層一体化し、厚さ10
0μmの熱硬化性絶縁樹脂層2を有する銅箔付き絶縁樹
脂層6を作製した。その後、図2(d)に示すように、
ルータでキャビティとなる穴14をあけ、銅箔35を、
市販のアルカリエッチャントであるAプロセス液(メル
テックス株式会社製、商品名)で、15μmの厚さにエ
ッチング除去して、図2(e)および(f)に示すよう
に、半導体接続端子11と配線12を形成した半導体搭
載用基板を作製した。
硬化性絶縁樹脂ワニスをナイフコータで塗布し、170
℃で60分間乾燥して、硬化させた厚さ50μmの熱硬
化性絶縁樹脂層2を有する複合金属箔付き絶縁樹脂層5
を作製した以外は、実施例1と同様にして半導体搭載用
基板を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・分子量100,000のエポキシ重合体・・・・・・・・・・・100重量部 ・クレゾールノボラック型エポキシ樹脂・・・・・・・・・・・・・30重量部 ・フェノールノボラック樹脂・・・・・・・・・・・・・・・・・・20重量部 ・2−エチル−4−メチルイミダゾール・・・・・・・・・・・・0.5重量部 ・N,N−ジメチルホルムアミド/メチルエチルケトン(等重量比) ・・・・・・・・・・・・・・150重量部
/厚さ0.2μmのニッケル−リン合金層32/厚さ1
5μmの第2の銅層33からなる複合金属箔3の第1の
銅層31の面に、エッチングレジストを形成し、銅のエ
ッチング液にAプロセス液(メルテックス株式会社製、
商品名)を用いて、図3(b)に示すように、半導体接
続用端子11と配線12と接続用ランド13とを形成し
た後、エッチングレジストを3wt%水酸化ナトリウム
水溶液で剥離し、回路を形成した。図3(c)に示すよ
うに、この複合金属箔3の第1の銅層31の面に、ガラ
ス布にエポキシ樹脂を含浸したプリプレグであるGEA
−E−679(日立化成工業株式会社製,商品名)の厚
さ100μmのものを重ね、170℃、2.5MPa、
60分間の条件で加熱・加圧して積層一体化し、厚さ1
00μmの熱硬化性絶縁樹脂層2を有する複合金属箔付
き絶縁樹脂層5を作製した。前記工程で作製した複合金
属箔付き絶縁樹脂層5に、炭酸ガスインパクトレーザー
穴あけ機GS500(住友重機械工業株式会社製、商品
名)により、周波数=150Hz、電圧=20kV、パ
ルスエネルギー85mJ、ショット数7ショットの条件
で、レーザ光を照射し、層間接続をとる部分の熱硬化性
絶縁樹脂層2を取り除き、図3(d)に示すように、第
1の銅層31の接続用ランド13の裏面にまで届く直径
0.15mmのバイアホールとなる穴71をあけた。図
3(e)に示すように、このバイアホールとなる穴71
をあけた複合金属箔付き絶縁樹脂層5に、通常の無電解
めっきの要領で、クリーニング・コンディショニング処
理、増感処理、密着促進処理を行った後、複合金属箔3
の第2の銅層33の面にSR−3000(日立化成工業
株式会社製、商品名)をめっきレジストとしてラミネー
トし、無電解銅めっき液CUST−2000(日立化成
工業株式会社製,商品名)を用いて,厚さ15μmの銅
めっき8を行った。その後、図3(f)に示すように、
ルータでキャビティとなる穴14をあけ、、銅めっきの
面にエッチングレジストを形成し、市販のアルカリエッ
チャントであるAプロセス液(メルテックス株式会社
製、商品名)でエッチングレジストを形成していない箇
所と第2の銅層33をエッチング除去し、図3(g)に
示すように、半導体接続用端子11と配線12と接続用
ランド13を形成し、銅めっき8の不要な箇所をエッチ
ング除去してバイアホルール7を経由して接続用ランド
13と接続された回路を形成し、さらに、ニッケル−リ
ン合金層32を以下のエッチング液で、エッチング除去
し、半導体搭載用基板を作製した。 (ニッケル−リンエッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・・・・・・・200g/l ・過酸化水素水(35%)・・・・・・・・・・・・・・・・・・10ml/l ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・・・・100g/l ・ベンゾトリアゾール・・・・・・・・・・・・・・・・・・・・・・5g/l
方の面に、半導体接続用端子11と配線12と接続用ラ
ンド13の形状にエッチングレジストを形成し、他方の
面には全面にエッチングレジストを形成し、銅のエッチ
ング液にAプロセス液(メルテックス株式会社製、商品
名)を用いて、図4(b)に示すように、半導体接続用
端子11と配線12と接続用ランド13とを厚さ7μm
の盛り上がりになるように形成した後、エッチングレジ
ストを3wt%水酸化ナトリウム水溶液で剥離した。図
4(c)に示すように、この銅箔35の盛り上がりを形
成した面に、ガラス布にエポキシ樹脂を含浸したプリプ
レグであるGEA−E−679(日立化成工業株式会社
製,商品名)の厚さ100μmのものを重ね、170
℃、2.5MPa、60分間の条件で加熱・加圧して積
層一体化し、厚さ100μmの熱硬化性絶縁樹脂層2を
有する銅箔付き絶縁樹脂層6を作製した。前記工程で作
製した銅箔付き絶縁樹脂層6に、炭酸ガスインパクトレ
ーザー穴あけ機GS500(住友重機械工業株式会社
製、商品名)により、周波数=150Hz、電圧=20
kV、パルスエネルギー85mJ、ショット数7ショッ
トの条件で、レーザ光を照射し、層間接続をとる部分の
熱硬化性絶縁樹脂層2を取り除き、図4(d)に示すよ
うに、銅箔35の接続用ランド13の裏面にまで届く直
径0.15mmのバイアホールとなる穴71をあけた。
図4(e)に示すように、このバイアホールとなる穴7
1をあけた銅箔付き絶縁樹脂層6に、通常の無電解めっ
きの要領で、クリーニング・コンディショニング処理、
増感処理、密着促進処理を行った後、銅箔35の面にS
R−3000(日立化成工業株式会社製、商品名)をめ
っきレジストとしてラミネートし、無電解銅めっき液C
UST−2000(日立化成工業株式会社製,商品名)
を用いて,厚さ15μmの銅めっき8を行った。その
後、図4(f)に示すように、キャビティとなる穴14
をルータによりあけ、銅めっき8の面にエッチングレジ
ストを形成し、市販のアルカリエッチャントであるAプ
ロセス液(メルテックス株式会社製、商品名)で、銅箔
を15μmの深さにエッチングし、同時に銅めっき8の
エッチングレジストを形成していない箇所をエッチング
除去し、図4(g)に示すように、半導体接続用端子1
1と配線12と接続用ランド13を形成し、銅めっき8
の不要な箇所をエッチング除去して、バイアホール7で
接続用ランド13と接続された回路を形成し、半導体搭
載用基板を作製した。
形成した面に、以下の組成の熱硬化性絶縁樹脂ワニスを
ナイフコータで塗布し、170℃で60分間乾燥して、
硬化させた厚さ50μmの熱硬化性絶縁樹脂層2を有す
る銅箔付き絶縁樹脂層6を作製した以外は、実施例5と
同様にして、半導体搭載用基板を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・分子量100,000のエポキシ重合体・・・・・・・・・・・100重量部 ・クレゾールノボラック型エポキシ樹脂・・・・・・・・・・・・・30重量部 ・フェノールノボラック樹脂・・・・・・・・・・・・・・・・・・20重量部 ・2−エチル−4−メチルイミダゾール・・・・・・・・・・・・0.5重量部 ・N,N−ジメチルホルムアミド/メチルエチルケトン(等重量比) ・・・・・・・・・・・・・・150重量部
ol%のほう酸アルミニウムウィスカを混合し、撹拌
し、ナイフコータで塗布し、170℃で60分間乾燥し
て、硬化させた厚さ50μmの熱硬化性絶縁樹脂層2を
有する複合金属箔付き絶縁樹脂層6を作製した以外は、
全て実施例3と同様に行った。 (熱硬化性絶縁樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂・・・・・・・・・100重量部 (エポキシ当量:200) ・ビスフェノールAノボラック樹脂・・・・・・・・・・・・・・・60重量部 (水酸基当量:106) ・2−エチル−4−メチルイミダゾール(硬化剤)・・・・・・・0.5重量部 ・メチルエチルケトン(希釈剤)・・・・・・・・・・・・・・・100重量部 ・ほう酸アルミニウムウィスカ・・・・・・・・・・・・・・・・30vol%
酸アルミニウムウィスカを混合、攪拌した以外は、全て
実施例6と同様に行った。レーザ穴あけ条件は、炭酸ガ
スレーザで、エネルギー密度20J/cm2、発振時間
1μsec、発振周波数150Hz、パルス数3であっ
た。
の半導体接続用端子14は、いずれもバリや引きちぎれ
がなく、キャビティとなる穴の淵まできれに加工するこ
とができた。
て、キャビティの加工性に優れ、キャビティ内部に設け
られた接続端子の設計の自由度に優れた半導体搭載用基
板を効率良く製造する方法を提供することができる。
本発明の一実施例を説明するための各工程を示す断面図
であり、(b)は(a)の下面図であり、(e)は
(f)の上面図である。
本発明の他の実施例を説明するための各工程を示す断面
図であり、(b)は(a)の下面図であり、(e)は
(f)の上面図である。
(g)は、それぞれ本発明のさらに他の実施例を説明す
るための各工程を示す断面図であり、(b)は(a)の
下面図である。
(g)は、それぞれ本発明のさらに他の実施例を説明す
るための各工程を示す断面図であり、(b)は(a)の
下面図である。
程における断面図であり、(D)は従来例の課題を説明
するための断面図である。
ビティとなる穴 2.熱硬化性絶縁樹脂層 3.複合金属箔 31.第1の
銅層 32.ニッケル−リン合金層 33.第2の
銅層 35.銅箔 5.複合金属箔付き絶縁樹脂層 6.銅箔付き絶縁樹脂層 7.バイアホール 71.バイア
ホールとなる穴 8.銅めっき 110.基板 111.半導
体接続用端子 112.回路 113.銅箔 210.スペーサ基板 211.穴 310.外層基板 311.外
層回路 410.半導体チップ 411.ヒ
ートシンク 501.バリ 502.引
きちぎれ
Claims (7)
- 【請求項1】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a.樹脂との接着に適した粗さを有すると共に導体パタ
ーンとなる1〜9μmの厚さの第1の銅層と、全体とし
ての金属層として取り扱いに十分な強度を有する厚さ1
0〜150μmの第2の銅層と、その2層の中間に設け
られた厚さが0.04〜3μmのニッケル−リン合金層
からなる複合金属箔の、第1の銅層の不要な箇所のみを
エッチング除去して、導体パターンを形成する工程。 b.前記の導体パターンを形成した金属箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合金
属箔付き絶縁樹脂層とする工程。 c.半導体を搭載する箇所にキャビティとなる穴をあけ
る工程。 d.第2の銅層のみを選択的に除去する工程。 e.露出しているニッケル−リン合金層のみを除去する
工程。 - 【請求項2】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a1.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、導体パターンの形状にエッチング
レジストを形成し、エッチングレジストから露出した銅
箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜90
%エッチング除去して、導体パターンを形成する工程。 b1.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c1.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 d1.熱硬化性絶縁樹脂層と接していない銅箔をエッチ
ング除去し、先に形成した導体パターンが現れたところ
でエッチングを停止する工程。 - 【請求項3】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a2.樹脂との接着に適した粗さを有すると共に導体パ
ターンとなる1〜9μmの厚さの第1の銅層と、全体と
しての金属層として取り扱いに十分な強度を有する厚さ
10〜150μmの第2の銅層と、その2層の中間に設
けられた厚さが0.04〜3μmのニッケル−リン合金
層からなる複合金属箔の、第1の銅層の不要な箇所のみ
をエッチング除去して、導体パターンを形成する工程。 b2.前記の導体パターンを形成した金属箔の導体パタ
ーン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合
金属箔付き絶縁樹脂層とする工程。 c2.前記工程b2で作製した複合金属箔付き絶縁樹脂
層の熱硬化性絶縁樹脂層の側の電気的接続を行う箇所
に、レーザーを照射して、導体パターン表面に到達する
非貫通穴をあける工程。 d2.複合金属箔付き絶縁樹脂層の、バイアホールとな
る穴の内壁と熱硬化性絶縁樹脂層の表面にめっきを行い
導体を形成する工程。 e2.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 f2.第2の銅層のみを選択的にエッチング除去すると
共に、複合金属箔付き絶縁樹脂層の反対面に形成された
導体の不要な箇所をエッチング除去して回路を形成する
工程。 g2.露出しているニッケル−リン合金層のみを除去す
る工程。 - 【請求項4】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a3.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、導体パターンの形状にエッチング
レジストを形成し、エッチングレジストから露出した銅
箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜90
%エッチング除去して、導体パターンを形成する工程。 b3.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c3.前記工程b3で作製した銅箔付き絶縁樹脂層の熱
硬化性絶縁樹脂層の側の電気的接続を行う箇所に、レー
ザーを照射して、導体パターン表面に到達するバイアホ
ールとなる穴をあける工程。 d3.銅箔付き絶縁樹脂層の、バイアホールとなる穴の
内壁と熱硬化性絶縁樹脂層の表面にめっきを行い導体を
形成する工程。 e3.半導体を搭載する箇所にキャビティとなる穴をあ
ける工程。 f3.熱硬化性絶縁樹脂層と接していない銅箔をエッチ
ング除去し、先に形成した導体パターンが現れたところ
でエッチングを停止すると共に、銅箔付き絶縁樹脂層の
反対面に形成された導体の不要な箇所をエッチング除去
して回路を形成する工程。 - 【請求項5】工程b、工程b1、工程b2または工程b
3で金属箔の導体パターン面に形成した熱硬化性絶縁樹
脂層に、充填剤を分散させたものを用いることを特徴と
する請求項1〜4のうちいずれかに記載の半導体搭載用
基板の製造法。 - 【請求項6】熱硬化性絶縁樹脂層に分散させる充填剤
が、電気絶縁性セラミック系ウィスカであることを特徴
とする請求項5に記載の半導体搭載用基板の製造法。 - 【請求項7】熱硬化性絶縁樹脂層に分散させる充填剤の
配合量が、5〜50vol%であることを特徴とする請
求項5または6に記載の半導体搭載用基板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4471998A JP3978846B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体搭載用基板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4471998A JP3978846B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体搭載用基板の製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243158A true JPH11243158A (ja) | 1999-09-07 |
JP3978846B2 JP3978846B2 (ja) | 2007-09-19 |
Family
ID=12699243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4471998A Expired - Fee Related JP3978846B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体搭載用基板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3978846B2 (ja) |
-
1998
- 1998-02-26 JP JP4471998A patent/JP3978846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3978846B2 (ja) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100630481B1 (ko) | 관통공을 갖는 인쇄배선판 및 관통공 형성방법 | |
WO2000076281A1 (fr) | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte | |
JP2002246722A (ja) | プリント配線板 | |
JP4508380B2 (ja) | 多層プリント配線板の製造方法 | |
JP2001015931A (ja) | 多層プリント配線板およびその製造方法 | |
JP2002203735A (ja) | コンデンサ、多層プリント配線板および多層プリント配線板の製造方法 | |
JP4282190B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
JP4055026B2 (ja) | ビルドアップ多層プリント配線板の製造方法 | |
JP2001332863A (ja) | 多層プリント配線板の製造方法 | |
JP4278806B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP3944801B2 (ja) | 半導体搭載用基板の製造法 | |
JP3944802B2 (ja) | 半導体搭載用基板の製造法 | |
JPH11177237A (ja) | ビルドアップ多層プリント配線板とその製造方法 | |
JP2001332436A (ja) | コンデンサおよび多層プリント配線板 | |
JP3865083B2 (ja) | 多層プリント配線板の製造方法 | |
JP4535598B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4370490B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
JP2002271034A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP3978846B2 (ja) | 半導体搭載用基板の製造法 | |
JP2000049464A (ja) | 信頼性に優れたビア孔の形成方法 | |
JP3865088B2 (ja) | ワイヤボンディング用多層プリント配線板の製造方法 | |
JP2002204057A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4748889B2 (ja) | 多層プリント配線板の製造方法 | |
JP2001111235A (ja) | フリップチップ搭載用高密度多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |