JPH11238994A - Substrate for surface mounting - Google Patents
Substrate for surface mountingInfo
- Publication number
- JPH11238994A JPH11238994A JP5428098A JP5428098A JPH11238994A JP H11238994 A JPH11238994 A JP H11238994A JP 5428098 A JP5428098 A JP 5428098A JP 5428098 A JP5428098 A JP 5428098A JP H11238994 A JPH11238994 A JP H11238994A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- shield cap
- wiring pattern
- surface mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、種々の基板に表
面実装される、シールドキャップにて電磁シールドした
表面実装用基板に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a surface mounting substrate which is electromagnetically shielded by a shield cap and which is surface mounted on various substrates.
【０００２】[0002]
【従来の技術】情報通信機器等の基板に、電磁シールド
した表面実装用基板が配置されることがある。係る表面
実装用基板は、例えば、基板に配設されたＩＣチップ等
のサポートモジュールとして、ＩＣの単体の特性を補正
するため、ＩＣの特性に適合するものが選択され取り付
けられている。この表面実装用基板は、数ミリ×数ミリ
の非常に小型の基板で、表面に抵抗、インダクタ、コン
デンサ等の受動素子が実装され、該実装表面は、電磁シ
ールド用のシールドキャップで覆われている。2. Description of the Related Art In some cases, an electromagnetically shielded surface mounting substrate is disposed on a substrate of an information communication device or the like. Such a surface mounting board is selected and attached as a support module such as an IC chip disposed on the board, for example, in order to correct the characteristics of a single IC, which is suitable for the characteristics of the IC. This surface mounting board is a very small board of several millimeters x several millimeters, on which passive elements such as resistors, inductors and capacitors are mounted, and the mounting surface is covered with a shield cap for electromagnetic shielding. I have.
【０００３】このシールドキャップの基板への被覆方法
としては、例えば、特開平４−２１６６５２号に開示さ
れているように、基板表面に実装する方法がある。この
方法では、図９（Ａ）に示すように、基板２２０の表面
に、シールドキャップ２５０の取り付け用の配線パター
ン２４０を設け、該配線パターン２４０にシールドキャ
ップ２５０を半田２３０にて取り付ける。また、特開昭
６３−３１４８９８号に記載されているように、シール
ドキャップにて基板周縁部を覆う方法もある。この方法
では、図９（Ｂ）に示すように、基板２２０の側面から
底面にかけて接続用の配線パターン２４０を設け、該シ
ールドキャップ２５０に基板２２０を嵌入し、配線パタ
ーン２４０とシールドキャップ２５０とを半田２３０に
より接続する。As a method of coating the shield cap on the substrate, for example, there is a method of mounting the shield cap on the surface of the substrate as disclosed in Japanese Patent Application Laid-Open No. Hei 4-216652. In this method, as shown in FIG. 9A, a wiring pattern 240 for mounting the shield cap 250 is provided on the surface of the substrate 220, and the shield cap 250 is mounted on the wiring pattern 240 with solder 230. Further, as described in JP-A-63-314898, there is a method of covering the periphery of the substrate with a shield cap. In this method, as shown in FIG. 9B, a wiring pattern 240 for connection is provided from the side surface to the bottom surface of the substrate 220, the substrate 220 is fitted into the shield cap 250, and the wiring pattern 240 and the shield cap 250 are connected. The connection is made by solder 230.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、図９
（Ａ）に示すように、シールドキャップを表面実装する
方法では、シールドキャップ２５０を実装するための配
線パターン２４０を設けるので、図中で示すように、該
配線パターン２４０の幅Ｗ１分だけ、上面の電子部品を
実装する面積が狭くなるという問題がある。However, FIG.
As shown in FIG. 3A, in the method of surface mounting the shield cap, a wiring pattern 240 for mounting the shield cap 250 is provided. However, there is a problem that the area for mounting the electronic component becomes small.
【０００５】他方、図９（Ｂ）に示すように、シールド
キャップを基板へ嵌入する方法においては、入出力端子
の配設に問題が生じる。即ち、相対的に大きな基板に置
いては、図９（Ｂ）中に示すようにピン２９０、或い
は、図９（Ｃ）に示すように基板２９０の裏面の中央部
にランド２９２を配設して、載置される基板への取り付
けは可能であるが、上述したようにＩＣチップ等のサポ
ートモジュールを構成する表面実装用基板は、数ミリ角
であるため、ピンは大きさ的に配置不可能である。ま
た、図９（Ｃ）に示すようにランド２９２は、接続強度
及び信頼性から採用することが困難である。即ち、基板
中央のランド２９２にて接続すると、高い強度を発生し
得ないのに加えて、載置する基板と表面実装用基板との
間にあるランドが適正に接続できているかを光学的に確
認できない。このため、図９（Ｄ）に示すように表面実
装用基板の裏面の周囲に入出力端子２８０を配設すれ
ば、周囲で接続が取れるため、強固に基板に取り付け得
るのに加えて、入出力端子の半田付けが適正に行われて
いるか容易に確認できる。しかし、図８（Ｂ）に示すよ
うに、シールドキャップを基板へ嵌入する方法において
は、アースへ接続されるシールドキャップ２５０が基板
２２０の周囲を取り囲んでいるため、図９（Ｄ）に示す
ように基板の周縁に及ぶようには、入出力端子を配設す
ることができなかった。On the other hand, as shown in FIG. 9B, in the method of fitting the shield cap to the substrate, there is a problem in the arrangement of the input / output terminals. That is, on a relatively large substrate, a pin 290 is provided as shown in FIG. 9B, or a land 292 is provided at the center of the back surface of the substrate 290 as shown in FIG. 9C. Although it is possible to attach it to the board on which it is mounted, as described above, since the surface mounting board constituting the support module such as an IC chip is a few mm square, the pins are not arranged due to the size. It is possible. Further, as shown in FIG. 9C, it is difficult to adopt the land 292 from the viewpoint of connection strength and reliability. That is, if the connection is made at the land 292 at the center of the substrate, high strength cannot be generated, and in addition, it is optically checked whether the land between the substrate to be mounted and the surface mounting substrate can be properly connected. I can't confirm. For this reason, if the input / output terminals 280 are provided around the back surface of the surface mounting substrate as shown in FIG. 9D, connection can be established around the input / output terminals. It can be easily confirmed that the output terminals are properly soldered. However, as shown in FIG. 8B, in the method of fitting the shield cap to the substrate, the shield cap 250 connected to the ground surrounds the periphery of the substrate 220, as shown in FIG. The input / output terminals could not be arranged so as to reach the periphery of the substrate.
【０００６】一方、表面実装用基板の側面を示す図１０
（Ａ）のように、シールドキャップ２５０に足部２５２
を設け、該足部２５２のみを、基板２２０の裏面まで延
在させる方法もある。しかしながら、係る方法において
も、図１０（Ａ）に示す表面実装用基板の裏面を表す図
１０（Ｂ）のように、シールドキャップ２５０の足部２
５２が存在するため、入出力端子２８０の配設に制約を
受ける。即ち、サポートモジュール用の小型の表面実装
用基板において、多数本の入出力端子を配設することは
できなかった。On the other hand, FIG. 10 shows a side view of a surface mounting substrate.
(A) As shown in FIG.
There is also a method in which only the feet 252 are extended to the back surface of the substrate 220. However, even in such a method, as shown in FIG. 10B showing the back surface of the surface mounting substrate shown in FIG.
52, the arrangement of the input / output terminal 280 is restricted. That is, a large number of input / output terminals cannot be provided on a small surface mount substrate for a support module.
【０００７】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、上面の
実装面積を大きくすると共に、裏面に多数の入出力端子
を配設することができる表面実装用基板を提供すること
にある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is an object of the present invention to increase the mounting area on the upper surface and to arrange a large number of input / output terminals on the rear surface. An object of the present invention is to provide a surface mounting substrate that can be used.
【０００８】[0008]
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するため、基板上面を電子部品の実装面と
し、基板底面に入出力端子を配設し、該基板表面をシー
ルドキャップで覆った表面実装用基板であって、前記シ
ールドキャップに前記基板を把持するための足部を形成
し、前記足部の下端が前記基板上面と前記基板底面の間
に位置するように、前記シールドキャップを該基板に取
り付けたことを技術的特徴とする。According to a first aspect of the present invention, in order to achieve the above object, an upper surface of a substrate is used as a mounting surface for electronic components, input / output terminals are provided on a lower surface of the substrate, and a surface of the substrate is provided with a shield cap. In the surface mounting substrate covered with, forming a foot for gripping the substrate in the shield cap, so that the lower end of the foot is located between the upper surface of the substrate and the bottom surface of the substrate, A technical feature is that a shield cap is attached to the substrate.
【０００９】また、請求項２は、請求項１において、前
記基板の側面に、前記シールドキャップの足部を嵌入す
るための凹部を設けたことを技術的特徴とする。[0009] A second aspect of the present invention is characterized in that, in the first aspect, a concave portion for fitting a foot portion of the shield cap is provided on a side surface of the substrate.
【００１０】更に、請求項３は、請求項１又は２におい
て、前記基板側面の前記凹部を、前記シールドキャップ
の足部の下端面と当接するように形成し、該基板の底面
にキャスタレーションを形成したことを技術的特徴とす
る。[0010] Further, in claim 3 according to claim 1 or 2, the concave portion on the side surface of the substrate is formed so as to contact the lower end surface of the foot portion of the shield cap, and castellation is formed on the bottom surface of the substrate. It is a technical feature that it is formed.
【００１１】更に、請求項４は、請求項１又は２におい
て、前記基板側面の前記凹部を、基板の上面から裏面ま
で貫通するよう形成したことを技術的特徴とする。Further, a technical feature of the present invention resides in that the concave portion on the side surface of the substrate is formed so as to penetrate from the upper surface to the rear surface of the substrate.
【００１２】請求項１の表面実装用基板では、シールド
キャップの足部を基板の裏面に接触させていないため、
該裏面に多くの入出力端子を配設することが可能とな
る。また、該シールドキャップを基板の上面で支持して
いないため、基板上面の実装面積を大きくすることがで
きる。According to the first aspect of the present invention, since the foot portion of the shield cap is not in contact with the back surface of the substrate,
Many input / output terminals can be provided on the back surface. Further, since the shield cap is not supported on the upper surface of the substrate, the mounting area on the upper surface of the substrate can be increased.
【００１３】請求項２の表面実装用基板では、基板の側
面に設けた凹部でシールドキャップの足部を嵌入・固定
するため、シールドキャップを強固に固定することがで
きる。In the surface mounting board according to the second aspect, since the foot portion of the shield cap is fitted and fixed in the concave portion provided on the side surface of the board, the shield cap can be firmly fixed.
【００１４】請求項３の表面実装用基板では、基板側面
の凹部をシールドキャップの足部の下端面と当接するよ
うに形成することで、シールドキャップとの接触を防
ぎ、該基板の底面にキャスタレーションを配設すること
を可能にする。ここで、裏面にキャスタレーションを設
けることで、該表面実装用基板を載置する基板に対し
て、該表面実装用基板を強固に固定することができる。According to the third aspect of the present invention, the concave portion on the side surface of the substrate is formed so as to abut the lower end surface of the foot portion of the shield cap, thereby preventing contact with the shield cap and providing the caster on the bottom surface of the substrate. It is possible to arrange the distribution. Here, by providing the castellation on the back surface, the surface mounting substrate can be firmly fixed to the substrate on which the surface mounting substrate is mounted.
【００１５】請求項４の表面実装用基板は、基板側面の
凹部を基板の上面から裏面まで貫通するよう形成してあ
るため、製造が容易である。Since the surface mounting substrate of the present invention is formed so as to penetrate the recess on the side surface of the substrate from the upper surface to the rear surface of the substrate, it is easy to manufacture.
【００１６】[0016]
【発明の実施の形態】以下、本発明の第１実施形態に係
る表面実装用基板について図を参照して説明する。本実
施形態の表面実装用基板は、携帯無線機の基板に配設さ
れたＩＣチップ等のサポートモジュールとして、ＩＣの
単体の特性を補正するため、ＩＣの特性に適合するもの
が選択され取り付けられる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A surface mounting board according to a first embodiment of the present invention will be described below with reference to the drawings. The substrate for surface mounting according to the present embodiment is selected and attached as a support module such as an IC chip disposed on the substrate of the portable wireless device, in order to correct the characteristics of the IC alone, so as to correct the characteristics of the IC alone. .
【００１７】図１は、第１実施態様の表面実装用基板１
０の全体の構成、即ち、基板２０にシールドキャップ５
０を載置した状態を示す斜視図であり、図２は、図１に
示す基板２０にシールドキャップ５０を載置する前の状
態を示す斜視図であり、また、図３は、図２に示す基板
２０の裏面側に形成されるキャスタレーションを説明す
るための図である。図２に示すように基板２０は、縦
６．３mm、横５．０mm、高さ１．０mmに形成されてい
る。図１に示すようにシールドキャップ５０には、下方
に延在する足部５２が形成されており、図２に示すよう
に基板２０の側面には、該足部５２を嵌入するための凹
部２２が穿設されている。該凹部２２内には、シールド
キャップ５０との接続用の配線パターン４２が配設され
ている。該基板２０の上面には、抵抗、インダクタ（コ
イル）、コンデンサを実装するための配線パターン４０
が形成されており、裏面には、図３に示すようにキャス
タレーション２４が形成されている。該キャスタレーシ
ョン２４には、配線パターン４４が配設されている。FIG. 1 shows a surface mounting substrate 1 according to a first embodiment.
0, that is, the shield cap 5
FIG. 2 is a perspective view showing a state in which the shield cap 50 is placed on the substrate 20 shown in FIG. 1, and FIG. 3 is a perspective view showing a state before the shield cap 50 is placed on the substrate 20 shown in FIG. FIG. 4 is a diagram for describing castellations formed on the back surface side of the substrate 20 shown in FIG. As shown in FIG. 2, the substrate 20 is formed to have a length of 6.3 mm, a width of 5.0 mm, and a height of 1.0 mm. As shown in FIG. 1, the shield cap 50 is formed with a foot 52 extending downward, and as shown in FIG. 2, a recess 22 for fitting the foot 52 is formed on a side surface of the substrate 20. Are drilled. A wiring pattern 42 for connection to the shield cap 50 is provided in the recess 22. On the upper surface of the substrate 20, a wiring pattern 40 for mounting a resistor, an inductor (coil), and a capacitor is provided.
Are formed, and a castellation 24 is formed on the back surface as shown in FIG. The castellation 24 is provided with a wiring pattern 44.
【００１８】この基板２０の裏面を図５（Ｄ）に示す。
基板２０の裏面には、周縁まで延在する配線パターン４
６が形成されている。それぞれの配線パターン４６に
は、キャスタレーション２４が各々配設されている。該
配線パターン４６と、図３を参照して上述したキャスタ
レーション２４内の配線パターン４４とが、それぞれ入
出力端子を形成する。FIG. 5D shows the back surface of the substrate 20.
On the back surface of the substrate 20, a wiring pattern 4 extending to the periphery is provided.
6 are formed. The castellations 24 are provided on the respective wiring patterns 46. The wiring pattern 46 and the wiring pattern 44 in the castellation 24 described above with reference to FIG. 3 form input / output terminals.
【００１９】図２に示す基板２０を展開して図４に示
す。基板は、下側から第１層３１、第２層３２、第３層
３３、第４層３４、第５層３５の５枚の厚さ０．２mmの
ガラスセラミック板から成る。第１層３１の外周には、
図３を参照して上述したキャスタレーション２４が形成
され、内部にはビア６１が形成されている。キャスタレ
ーション２４の側壁には、図２を参照して上述したよう
に配線パターン４４が配設されている。第１層３１の裏
面には、図５（Ｄ）を参照して上述したようにキャスタ
レーション２４と共に入出力端子を形成する配線パター
ン４６が形成されている。ビア６１は、図５（Ｄ）を参
照して上述した入出力端子を構成する配線パターン４６
と上層（第２層３２）のビア６２Ａとを接続するために
配設されている。FIG. 4 is an exploded view of the substrate 20 shown in FIG. The substrate is composed of five glass ceramic plates having a thickness of 0.2 mm including a first layer 31, a second layer 32, a third layer 33, a fourth layer 34, and a fifth layer 35 from below. On the outer periphery of the first layer 31,
The castellation 24 described above with reference to FIG. 3 is formed, and a via 61 is formed inside. The wiring pattern 44 is provided on the side wall of the castellation 24 as described above with reference to FIG. As described above with reference to FIG. 5D, the wiring pattern 46 that forms the input / output terminal together with the castellation 24 is formed on the back surface of the first layer 31. The via 61 is provided with the wiring pattern 46 constituting the input / output terminal described above with reference to FIG.
And a via 62 </ b> A in the upper layer (second layer 32).
【００２０】また、第２層３２には、第１層のビア６１
と、第３層のビア６３とを接続するためのビア６２Ａ
と、第３層のビア６３との接続用のビア６２Ｂと、該ビ
ア６２Ａとビア６２Ｂとを結ぶ配線パターン７２Ａと、
図２を参照して上述した基板の凹部２２に配設される配
線パターン４２の下端面を構成する配線パターン４２ａ
と、ビア６２Ａと配線パターン４２ａとを結ぶ配線パタ
ーン７２Ｂとが形成されている。The second layer 32 has a via 61 of the first layer.
62A for connecting to the third layer via 63
A via 62B for connection with the third layer via 63, a wiring pattern 72A connecting the via 62A and the via 62B,
The wiring pattern 42a constituting the lower end surface of the wiring pattern 42 provided in the recess 22 of the substrate described above with reference to FIG.
And a wiring pattern 72B connecting the via 62A and the wiring pattern 42a.
【００２１】第３層３３には、第２層３２のビア６２
Ａ、６２Ｂと、第４層のビア６４とを接続するめのビア
６３が形成され、図２を参照して上述した基板２０の側
面の凹部２２を形成する切り欠き３３ａが側部に形成さ
れ、該切り欠き３３ａには、配線パターン４２（図２参
照）の一部を構成する配線パターン４２ｂが配設されて
いる。The third layer 33 has vias 62 of the second layer 32.
Vias 63 for connecting A, 62B and vias 64 of the fourth layer are formed, and cutouts 33a forming the recesses 22 on the side surfaces of the substrate 20 described above with reference to FIG. The notch 33a is provided with a wiring pattern 42b constituting a part of the wiring pattern 42 (see FIG. 2).
【００２２】第４層３４には、第３層３３のビア６３
と、第５層のビア（図示せず）とを接続するめのビア６
４が形成され、図２を参照して上述した凹部２２を形成
する切り欠き３４ａが側部に形成され、該切り欠き３４
ａには、配線パターン４２（図２参照）の一部を構成す
る配線パターン４２ｃが配設されている。更に、ビア６
４相互を接続する配線パターン７４Ａと、ビア６４と配
線パターン４２ｃとを接続する配線パターン７４Ｂとが
配設されている。In the fourth layer 34, vias 63 of the third layer 33 are provided.
And a via 6 for connecting a fifth layer via (not shown)
4 is formed, and a notch 34a forming the concave portion 22 described above with reference to FIG.
In a, a wiring pattern 42c constituting a part of the wiring pattern 42 (see FIG. 2) is provided. In addition, via 6
4, a wiring pattern 74A for connecting the four, and a wiring pattern 74B for connecting the via 64 and the wiring pattern 42c are provided.
【００２３】第５層３５には、図２を参照して上述した
電子部品を表面実装するための配線パターン４０が配設
され、該配線パターンの下方には、第４層３４側との接
続を取るための図示しないビアが形成されている。ま
た、第５層３５の側部には、凹部２２を形成する切り欠
き３５ａが側部に形成され、該切り欠き３５ａには、配
線パターン４２の一部を構成する配線パターン４２ｄが
配設されている。On the fifth layer 35, a wiring pattern 40 for surface-mounting the electronic component described above with reference to FIG. 2 is provided. Below the wiring pattern, a connection with the fourth layer 34 side is provided. A via (not shown) is formed to remove the via. On the side of the fifth layer 35, a notch 35a that forms the concave portion 22 is formed on the side, and a wiring pattern 42d that constitutes a part of the wiring pattern 42 is provided in the notch 35a. ing.
【００２４】基板２０の底面の図５（Ｄ）に示す配線パ
ターン（入出力端子）と、基板２０の上面の表面実装用
の配線パターン４０とは、図４中に示すビア及び配線パ
ターンを介して接続される。同様に、図５（Ｄ）に示す
配線パターン（入出力端子）中のグランドと、シールド
キャップ５０とは、ビア及び配線パターンを介して接続
される。このシールドキャップ５０への接続について図
５を参照して更に詳細に説明する。The wiring pattern (input / output terminal) shown in FIG. 5D on the bottom surface of the substrate 20 and the wiring pattern 40 for surface mounting on the upper surface of the substrate 20 are connected via vias and wiring patterns shown in FIG. Connected. Similarly, the ground in the wiring pattern (input / output terminal) shown in FIG. 5D and the shield cap 50 are connected via a via and a wiring pattern. The connection to the shield cap 50 will be described in more detail with reference to FIG.
【００２５】図５（Ａ）は、シールドキャップ５０を取
り付けた状態の基板２０の側面図であり、図５（Ｂ）
は、図５（Ａ）のＢ−Ｂ縦断面図であり、図５（Ｃ）
は、シールドキャップ取り付け前の基板２０の平面図で
あり、図５（Ｄ）は、上述したように基板の底面図であ
る。図５（Ｄ）及び図５（Ｂ）に示すようにキャスタレ
ーション２４内の配線パターン４４及び基板底面の配線
パターン４６は、入出力端子を形成する。該基板裏面に
は１４本の入出力端子（配線パターン４４，４６）が設
けられ、図５（Ｄ）中でＧで指示した配線パターンがグ
ランド端子として用いられる。図５（Ｂ）に示すようグ
ランド端子（配線パターン４６、４４）は、図４を参照
して上述した第１層３１及び第２層３２のビア６１、６
２Ａを介して、第２層３２上に形成された配線パターン
７２Ｂに接続される。そして、該配線パターン７２Ｂに
より、図２を参照して上述した凹部２２内の配線パター
ン４２の一部を形成する配線パターン４２ａ、及び、凹
部２２内の配線パターン４２の一部を形成する図４を参
照して上述した第３、第４、第５層３３、３４、３５の
側面の配線パターン４２ｂ、４２ｃ、４２ｄがグランド
端子へ接続される。FIG. 5A is a side view of the substrate 20 with the shield cap 50 attached, and FIG.
FIG. 5B is a vertical sectional view taken along the line BB of FIG.
Is a plan view of the substrate 20 before the shield cap is attached, and FIG. 5D is a bottom view of the substrate as described above. As shown in FIGS. 5D and 5B, the wiring pattern 44 in the castellation 24 and the wiring pattern 46 on the bottom surface of the substrate form input / output terminals. Fourteen input / output terminals (wiring patterns 44 and 46) are provided on the back surface of the substrate, and the wiring pattern indicated by G in FIG. 5D is used as a ground terminal. As shown in FIG. 5B, the ground terminals (wiring patterns 46, 44) are connected to the vias 61, 6 of the first layer 31 and the second layer 32 described above with reference to FIG.
Via 2A, it is connected to the wiring pattern 72B formed on the second layer 32. Then, the wiring pattern 72B forms a part of the wiring pattern 42 in the recess 22 described above with reference to FIG. 2, and a part of the wiring pattern 42 in the recess 22 shown in FIG. The wiring patterns 42b, 42c, and 42d on the side surfaces of the third, fourth, and fifth layers 33, 34, and 35 described above are connected to the ground terminals.
【００２６】第１実施形態の表面実装用基板は、搭載さ
れる基板（図示せず）の半田ペーストの印刷された電極
に、図５（Ｄ）に示す入出力端子（配線パターン４４、
４６）が対応するように載置された状態で、リフローさ
れることにより、該半田印刷された電極と入出力端子と
が接続される。この際に、電極上の半田ペーストがキャ
スタレーション２４まで上がって来ることで、表面実装
用基板１０が該基板に対して強固に固定される。即ち、
第１実施形態の表面実装用基板１０では、基板側面の凹
部２２をシールドキャップ５０の足部５２の下端面と当
接するように形成することで、シールドキャップとキャ
スタレーションとの接触を防ぎ、該基板の底面のキャス
タレーション２４にて、基板に対して表面実装用基板を
強固に固定できるようにしてある。The surface mounting board according to the first embodiment has an input / output terminal (wiring pattern 44, shown in FIG. 5D) connected to an electrode on which a solder paste is printed on a board (not shown) to be mounted.
The solder-printed electrode and the input / output terminal are connected by reflowing while the corresponding component 46) is mounted. At this time, since the solder paste on the electrodes rises to the castellation 24, the surface mounting substrate 10 is firmly fixed to the substrate. That is,
In the surface mounting substrate 10 of the first embodiment, the recess 22 on the side surface of the substrate is formed so as to contact the lower end surface of the foot 52 of the shield cap 50, thereby preventing the shield cap from contacting with the castellation. The castellation 24 on the bottom surface of the substrate allows the surface mounting substrate to be firmly fixed to the substrate.
【００２７】この第１実施形態の表面実装用基板１０で
は、図１０（Ｂ）を参照して上述した表面実装用基板２
２０と異なり、シールドキャップ５０の足部５２を基板
の裏面に接触させていないため、図５（Ｄ）を参照して
上述したように該裏面に多くの入出力端子を配設するこ
とが可能となる。また、図９（Ａ）を参照して上述した
従来技術の表面実装用基板と異なり、該シールドキャッ
プを基板の上面で支持していないため、基板上面の実装
面積を大きくすることができる。In the surface mounting substrate 10 of the first embodiment, the surface mounting substrate 2 described above with reference to FIG.
Unlike FIG. 20, since the foot portion 52 of the shield cap 50 is not in contact with the back surface of the substrate, many input / output terminals can be provided on the back surface as described above with reference to FIG. Becomes Further, unlike the conventional surface mounting substrate described with reference to FIG. 9A, the shield cap is not supported on the upper surface of the substrate, so that the mounting area on the upper surface of the substrate can be increased.
【００２８】更に、この第１実施形態の表面実装用基板
では、基板の側面に設けた凹部２２で、シールドキャッ
プ５０の足部５２を嵌入・固定するため、シールドキャ
ップを強固に固定することができる。Further, in the surface mounting board of the first embodiment, since the foot portion 52 of the shield cap 50 is fitted and fixed in the recess 22 provided on the side surface of the board, the shield cap can be firmly fixed. it can.
【００２９】引き続き、図２に示す基板２０の製造方法
について説明する。まず、図４に示す各第１〜第５層を
構成するセラミックグリーンシートを用意する。この実
施形態では、図４中に示す各層を多数個取りするため大
判のセラミックグリーンシートを用い、それぞれのシー
トに金型を用いてパンチングし、ビア形成用の通孔を形
成する。ここで、第１層３１を形成するシートについて
は、該ビアと共に、キャスタレーション２４を形成する
ための通孔を形成する。引き続き、第３層３３、第４層
３４、第５層３５を形成するためのシートについて、図
２を参照して上述したシールドキャップ５０の足部５２
を嵌入する凹部２２を形成するための通孔を、金型を用
いてパンチングにより形成する。図６に第３層３３を形
成するためのセラミックグリーンシート８０を示す。該
シート８０には、ビアを形成するための通孔８２と、凹
部を形成するための通孔８４が穿設されている。なお、
図４に示す第２層３２を形成するシートには、凹部を形
成するための通孔を開けない。これは、上述したように
該第２層３２に、シールドキャップ５０の足部５２の下
端を当接させることで、シールドキャップと第１層に形
成される入出力端子を形成するキャスタレーション２４
とが接触しないようにするためである。Next, a method of manufacturing the substrate 20 shown in FIG. 2 will be described. First, a ceramic green sheet constituting each of the first to fifth layers shown in FIG. 4 is prepared. In this embodiment, a large-sized ceramic green sheet is used to take a large number of each layer shown in FIG. 4, and each sheet is punched using a mold to form a through hole for forming a via. Here, for the sheet forming the first layer 31, a through hole for forming the castellation 24 is formed together with the via. Subsequently, regarding the sheet for forming the third layer 33, the fourth layer 34, and the fifth layer 35, the foot 52 of the shield cap 50 described above with reference to FIG.
Is formed by punching using a mold. FIG. 6 shows a ceramic green sheet 80 for forming the third layer 33. The sheet 80 has a through hole 82 for forming a via and a through hole 84 for forming a concave portion. In addition,
The sheet for forming the second layer 32 shown in FIG. 4 does not have a through hole for forming a concave portion. This is because the lower end of the foot portion 52 of the shield cap 50 is brought into contact with the second layer 32 as described above, so that the castellation 24 that forms the shield cap and the input / output terminals formed in the first layer
This is so as not to contact with.
【００３０】引き続き、ビアを構成する通孔に導体ペー
ストを充填し、配線パターンを構成するように導体ペー
ストによりパターンをスクリーン印刷し、また、キャス
タレーションを形成する通孔及び凹部を形成する通孔の
側面に真空吸引により導体ペーストを印刷する。Subsequently, a conductive paste is filled in the through-holes forming the vias, the pattern is screen-printed with the conductive paste so as to form the wiring pattern, and the through-holes forming the castellations and the through-holes forming the recesses are formed. The conductor paste is printed by vacuum suction on the side surface of.
【００３１】そして、第１層〜第５層をそれぞれ構成す
るシートを張り合わせ、脱脂してから、該セラミックグ
リーンシートの積層体及び導体ペーストを同時焼成す
る。表面に配設されている配線パターンに、無電解めっ
きによりニッケル及び金を析出させ全工程を終了する。
この後、基板上面の配線パターン４０（図２参照）に抵
抗、コイル、コンデンサを表面実装し、この後、１つ１
つの表面実装用基板用の基板に裁断してから（即ち、図
６中の鎖線に沿って裁断が行われる）、シールドキャッ
プ５０を取り付けることで表面実装用基板１０を完成す
る。Then, the sheets constituting the first to fifth layers are bonded together and degreased, and then the ceramic green sheet laminate and the conductor paste are simultaneously fired. Nickel and gold are deposited on the wiring pattern provided on the surface by electroless plating to complete the entire process.
Thereafter, resistors, coils, and capacitors are surface-mounted on the wiring pattern 40 (see FIG. 2) on the upper surface of the substrate.
After the substrate is cut into two substrates for the surface mounting substrate (that is, cut along the chain line in FIG. 6), the shield cap 50 is attached to complete the surface mounting substrate 10.
【００３２】引き続き、本発明の第２実施形態に係る表
面実装用基板１１０について、図７及び図８を参照して
説明する。図１乃至図５を参照して上述した実施形態に
おいては、基板２０の側面に形成される凹部２２は、シ
ールドキャップ５０の足部５２の下端が当接するように
形成されていた。これに対して、第２実施形態の表面実
装用基板の基板１２０は、側面に形成される凹部１２２
が、基板の上面から裏面まで貫通するよう形成してあ
る。そして、該凹部１２２には、底面側、即ち、図中で
示す第１層１３１、第２層１３２の側面には、配線パタ
ーンが形成されておらず、上面側、即ち、第３層１３
３、第４層１３４、第５層１３５の側面に、配線パター
ン１４２が形成されている。Next, a surface mounting board 110 according to a second embodiment of the present invention will be described with reference to FIGS. In the embodiment described above with reference to FIGS. 1 to 5, the concave portion 22 formed on the side surface of the substrate 20 is formed such that the lower end of the foot portion 52 of the shield cap 50 abuts. On the other hand, the substrate 120 of the surface mounting substrate according to the second embodiment has a recess 122 formed on the side surface.
Are formed so as to penetrate from the upper surface to the rear surface of the substrate. In the concave portion 122, no wiring pattern is formed on the bottom surface side, that is, on the side surfaces of the first layer 131 and the second layer 132 shown in FIG.
Wiring patterns 142 are formed on the side surfaces of the third, fourth and fifth layers 134 and 135.
【００３３】該配線パターン１４２を介して、基板１２
０の裏面に配設される入出力端子中のグランド端子と、
シールドキャップ１５０とが接続される。このシールド
キャップ１５０への接続について図８を参照して説明す
る。Via the wiring pattern 142, the substrate 12
0, a ground terminal among input / output terminals disposed on the back surface,
The shield cap 150 is connected. The connection to the shield cap 150 will be described with reference to FIG.
【００３４】図８（Ａ）は、シールドキャップ１５０を
取り付けた状態の基板１２０の側面図であり、図８
（Ｂ）は、図８（Ａ）のＣ−Ｃ縦断面図であり、図８
（Ｃ）は、シールドキャップ取り付け前の基板１２０の
平面図であり、図８（Ｄ）は、基板の底面図である。図
８（Ｄ）及び図８（Ｂ）に示すように基板裏面の配線パ
ターン１４６Ｂには、凹部１２２と接触するためキャス
タレーションが形成されておらず、凹部を接触しない配
線パターン１４６Ａには、キャスタレーション１２４が
隣接して形成されている。該配線パターン１４６Ａと配
線パターン１４６Ｂとが、１４本の入出力端子を形成
し、図８（Ｄ）中でＧで指示した配線パターンがグラン
ド端子として用いられる。FIG. 8A is a side view of the substrate 120 with the shield cap 150 attached.
FIG. 8B is a vertical sectional view taken along the line CC of FIG.
FIG. 8C is a plan view of the substrate 120 before the shield cap is attached, and FIG. 8D is a bottom view of the substrate. As shown in FIGS. 8 (D) and 8 (B), no castellation is formed on the wiring pattern 146B on the back surface of the substrate because the wiring pattern 146B is in contact with the recess 122, and the wiring pattern 146A that does not contact the recess is provided with a caster. Rations 124 are formed adjacent to each other. The wiring pattern 146A and the wiring pattern 146B form 14 input / output terminals, and the wiring pattern indicated by G in FIG. 8D is used as a ground terminal.
【００３５】図８（Ｂ）に示すように、グランド端子
（配線パターン１４６Ｂ）は、図７を参照して上述した
第１層１３１及び第２層１３２に形成されているビア１
６１、１６２Ａを介して、第２層１３２上に形成された
配線パターン１７２Ｂに接続され、該配線パターン１７
２Ｂにより図７を参照して上述した凹部１２２内の配線
パターン１４２を接続している。そして、該配線パター
ン１４２を介して、シールドキャップ１５０と上記グラ
ンド端子とが接続される。As shown in FIG. 8B, the ground terminal (wiring pattern 146B) is connected to the via 1 formed in the first layer 131 and the second layer 132 described above with reference to FIG.
61, 162A, and is connected to a wiring pattern 172B formed on the second layer 132.
2B, the wiring pattern 142 in the recess 122 described above with reference to FIG. 7 is connected. Then, the shield cap 150 and the ground terminal are connected via the wiring pattern 142.
【００３６】この第２実施形態の表面実装用基板１１０
では、図１０（Ｂ）を参照して上述した表面実装用基板
２２０と異なり、シールドキャップ１５０の足部１５２
を基板の裏面に接触させていないため、図８（Ｄ）を参
照して上述したように該裏面に多くの入出力端子を配設
することが可能となる。また、図９（Ａ）を参照して上
述した従来技術の表面実装用基板と異なり、該シールド
キャップを基板の上面で支持していないため、基板上面
の実装面積を大きくすることができる。The surface mounting substrate 110 of the second embodiment
Then, unlike the surface mounting substrate 220 described above with reference to FIG.
Is not in contact with the back surface of the substrate, so that many input / output terminals can be provided on the back surface as described above with reference to FIG. Further, unlike the conventional surface mounting substrate described with reference to FIG. 9A, the shield cap is not supported on the upper surface of the substrate, so that the mounting area on the upper surface of the substrate can be increased.
【００３７】更に、第２実施形態の表面実装用基板で
は、基板の側面に設けた凹部１２２で、シールドキャッ
プ１５０の足部１５２を嵌入・固定するため、シールド
キャップを強固に固定することができる。この表面実装
用基板１１０では、図８（Ｃ）に示すように、基板１２
０の側面に形成される凹部１２２が、基板の上面から裏
面まで貫通するよう形成してあるため、製造し易い利点
がある。Further, in the surface mounting board of the second embodiment, the foot 152 of the shield cap 150 is fitted and fixed in the recess 122 provided on the side surface of the board, so that the shield cap can be firmly fixed. . In this surface mounting substrate 110, as shown in FIG.
Since the concave portion 122 formed on the side surface of the substrate 0 is formed so as to penetrate from the upper surface to the rear surface of the substrate, there is an advantage that it is easy to manufacture.
【００３８】なお、上述した第１、第２実施形態では、
表面実装用基板をセラミックにて構成する例を挙げた
が、樹脂により形成する表面実装用基板に対しても、本
発明の構成は好適に適用することができる。In the first and second embodiments described above,
Although the example in which the surface mounting substrate is formed of ceramic has been described, the configuration of the present invention can be suitably applied to a surface mounting substrate formed of resin.
【００３９】[0039]
【発明の効果】以上のように、請求項１の表面実装用基
板によれば、シールドキャップの足部を基板の裏面に接
触させていないため、該裏面に多くの入出力端子を配設
することが可能となる。また、該シールドキャップを基
板の上面で支持していないため、基板上面の実装面積を
大きくすることができる。As described above, according to the surface mounting substrate of the first aspect, since the foot portion of the shield cap is not in contact with the back surface of the substrate, many input / output terminals are provided on the back surface. It becomes possible. Further, since the shield cap is not supported on the upper surface of the substrate, the mounting area on the upper surface of the substrate can be increased.
【００４０】請求項２の表面実装用基板では、基板の側
面に設けた凹部でシールドキャップの足部を嵌入・固定
するため、シールドキャップを強固に固定することがで
きる。According to the second aspect of the present invention, since the foot portion of the shield cap is fitted and fixed in the concave portion provided on the side surface of the substrate, the shield cap can be firmly fixed.
【００４１】請求項３の表面実装用基板では、基板側面
の凹部をシールドキャップの足部の下端面と当接するよ
うに形成することで、キャスタレーションを配設でき
る。これにより、表面実装用基板を載置する基板に対し
て、該表面実装用基板を強固に固定することが可能にな
る。According to the third aspect of the present invention, the castellation can be provided by forming the concave portion on the side surface of the substrate so as to contact the lower end surface of the foot portion of the shield cap. Thus, the surface mounting substrate can be firmly fixed to the substrate on which the surface mounting substrate is mounted.
【００４２】請求項４の表面実装用基板は、基板側面の
凹部を基板の上面から裏面まで貫通するよう形成してあ
るため、製造が容易である。Since the surface mounting substrate of the fourth aspect is formed so as to penetrate the concave portion on the side surface of the substrate from the upper surface to the rear surface of the substrate, it is easy to manufacture.
【図１】本発明の第１実施形態に係る表面実装用基板の
斜視図である。FIG. 1 is a perspective view of a surface mounting board according to a first embodiment of the present invention.
【図２】図１に示す基板にシールドキャップを載置する
前の状態を示す斜視図である。FIG. 2 is a perspective view showing a state before a shield cap is placed on the substrate shown in FIG. 1;
【図３】図２に示す基板の裏面側に配設されるキャスタ
レーションを示す説明図である。FIG. 3 is an explanatory view showing castellations arranged on the back side of the substrate shown in FIG. 2;
【図４】図２の基板を展開して示す展開斜視図である。FIG. 4 is an exploded perspective view showing the substrate of FIG. 2 in an unfolded state.
【図５】図５（Ａ）は、シールドキャップを取り付けた
状態の基板の側面図であり、図５（Ｂ）は、図５（Ａ）
のＢ−Ｂ縦断面図であり、図５（Ｃ）は、シールドキャ
ップ取り付け前の基板の平面図であり、図５（Ｄ）は、
基板の底面図である。FIG. 5A is a side view of the substrate with a shield cap attached, and FIG. 5B is a side view of FIG.
FIG. 5C is a plan view of the substrate before the shield cap is attached, and FIG.
It is a bottom view of a substrate.
【図６】図５に示す第４層を形成するためのグリーンシ
ートの平面図である。FIG. 6 is a plan view of a green sheet for forming a fourth layer shown in FIG.
【図７】第２実施形態の基板にシールドキャップを載置
する前の状態を示す斜視図である。FIG. 7 is a perspective view showing a state before a shield cap is placed on a substrate according to a second embodiment.
【図８】図８（Ａ）は、シールドキャップを取り付けた
状態の第２実施形態の表面実装用基板の側面図であり、
図８（Ｂ）は、図８（Ａ）のＣ−Ｃ縦断面図であり、図
８（Ｃ）は、シールドキャップ取り付け前の基板の平面
図であり、図８（Ｄ）は、基板の底面図である。FIG. 8A is a side view of a surface mounting substrate according to a second embodiment with a shield cap attached,
FIG. 8B is a vertical cross-sectional view taken along the line CC of FIG. 8A, FIG. 8C is a plan view of the substrate before the shield cap is attached, and FIG. It is a bottom view.
【図９】図９（Ａ）及び図９（Ｂ）は、従来技術に係る
基板の断面図であり、図９（Ｃ）は、従来技術の基板の
底面図であり、図９（Ｄ）は、小型の表面実装用基板の
底面図である。9 (A) and 9 (B) are cross-sectional views of a substrate according to the related art, and FIG. 9 (C) is a bottom view of the substrate according to the related art, and FIG. 9 (D). FIG. 2 is a bottom view of a small surface mounting substrate.
【図１０】図１０（Ａ）は、表面実装用基板の側面図で
あり、図１０（Ｂ）は、図１０（Ａ）に示す表面実装用
基板の底面図である。FIG. 10A is a side view of the surface mounting substrate, and FIG. 10B is a bottom view of the surface mounting substrate shown in FIG. 10A.
１０ 表面実装用基板 ２０ 基板 ２２ 凹部 ２４ キャスタレーション ４０、４２、４４、４６ 配線パターン ５０ シールドキャップ ５２ 足部 ６１、６２ ビア ７２、７４ 配線パターン DESCRIPTION OF SYMBOLS 10 Surface mounting board 20 Substrate 22 Concave part 24 Castellation 40, 42, 44, 46 Wiring pattern 50 Shield cap 52 Foot 61, 62 Via 72, 74 Wiring pattern
Claims (4)
底面に入出力端子を配設し、該基板表面をシールドキャ
ップで覆った表面実装用基板であって、 前記シールドキャップに前記基板を把持するための足部
を形成し、 前記足部の下端が前記基板上面と前記基板底面の間に位
置するように、前記シールドキャップを該基板に取り付
けたことを特徴とする表面実装用基板。1. A surface mounting substrate in which an upper surface of a substrate is a mounting surface for electronic components, input / output terminals are provided on a bottom surface of the substrate, and a surface of the substrate is covered with a shield cap. A substrate for surface mounting, wherein a leg for gripping is formed, and the shield cap is attached to the substrate such that a lower end of the leg is located between the upper surface of the substrate and the lower surface of the substrate.
プの足部を嵌入するための凹部を設けたことを特徴とす
る請求項１の表面実装用基板。2. The surface mounting substrate according to claim 1, wherein a concave portion is provided on a side surface of the substrate for fitting a foot portion of the shield cap.
ドキャップの足部の下端面と当接するように形成し、該
基板の底面にキャスタレーションを形成したことを特徴
とする請求項１又は２の表面実装用基板。3. The substrate according to claim 1, wherein the concave portion on the side surface of the substrate is formed so as to contact a lower end surface of a foot portion of the shield cap, and a castellation is formed on a bottom surface of the substrate. PCB for surface mounting.
上面から裏面まで貫通するよう形成したことを特徴とす
る請求項１又は２の表面実装用基板。4. The surface mounting substrate according to claim 1, wherein the recess on the side surface of the substrate is formed so as to penetrate from an upper surface to a rear surface of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05428098A JP3679600B2 (en) | 1998-02-19 | 1998-02-19 | Surface mount board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05428098A JP3679600B2 (en) | 1998-02-19 | 1998-02-19 | Surface mount board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004226397A Division JP4018676B2 (en) | 2004-08-03 | 2004-08-03 | Surface mount board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238994A true JPH11238994A (en) | 1999-08-31 |
| JP3679600B2 JP3679600B2 (en) | 2005-08-03 |
Family
ID=12966165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05428098A Expired - Fee Related JP3679600B2 (en) | 1998-02-19 | 1998-02-19 | Surface mount board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3679600B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078222A (en) * | 2001-08-31 | 2003-03-14 | Mitsumi Electric Co Ltd | Electronic equipment |
| JP2004179561A (en) * | 2002-11-28 | 2004-06-24 | Kyocera Corp | Electronic apparatus |
| JP2005101371A (en) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | Electronic apparatus |
| JP2007059533A (en) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | Circuit module |
| JP2007150330A (en) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | Electronic part and its manufacturing method |
| JP2007251200A (en) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | Electronic component and electronic apparatus provided with the same |
| WO2007132599A1 (en) * | 2006-05-17 | 2007-11-22 | Murata Manufacturing Co., Ltd., | Multilayer module with case |
| JP2010067989A (en) * | 2002-07-19 | 2010-03-25 | Panasonic Corp | Module component |
| JP2013168520A (en) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | Electronic apparatus |
| JP2015170827A (en) * | 2014-03-10 | 2015-09-28 | セイコーエプソン株式会社 | Electronic device, electronic apparatus and moving body |
-
1998
- 1998-02-19 JP JP05428098A patent/JP3679600B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078222A (en) * | 2001-08-31 | 2003-03-14 | Mitsumi Electric Co Ltd | Electronic equipment |
| JP2010067989A (en) * | 2002-07-19 | 2010-03-25 | Panasonic Corp | Module component |
| JP2010080968A (en) * | 2002-07-19 | 2010-04-08 | Panasonic Corp | Method of manufacturing module component |
| JP2004179561A (en) * | 2002-11-28 | 2004-06-24 | Kyocera Corp | Electronic apparatus |
| JP2005101371A (en) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | Electronic apparatus |
| JP2007059533A (en) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | Circuit module |
| JP4692152B2 (en) * | 2005-08-23 | 2011-06-01 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
| KR100977391B1 (en) | 2006-05-17 | 2010-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer module with case |
| US7660132B2 (en) | 2006-05-17 | 2010-02-09 | Murata Manufacturing Co., Ltd. | Covered multilayer module |
| WO2007132599A1 (en) * | 2006-05-17 | 2007-11-22 | Murata Manufacturing Co., Ltd., | Multilayer module with case |
| JP4511513B2 (en) * | 2006-12-26 | 2010-07-28 | 京セラ株式会社 | Electronic component and manufacturing method thereof |
| JP2007150330A (en) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | Electronic part and its manufacturing method |
| JP4511573B2 (en) * | 2007-05-23 | 2010-07-28 | 京セラ株式会社 | Electronic component and electronic device equipped with the same |
| JP2007251200A (en) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | Electronic component and electronic apparatus provided with the same |
| JP2013168520A (en) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | Electronic apparatus |
| JP2015170827A (en) * | 2014-03-10 | 2015-09-28 | セイコーエプソン株式会社 | Electronic device, electronic apparatus and moving body |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3679600B2 (en) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| EP0478879B1 (en) | A system of interconnecting electrical elements having differing bonding requirements for mounting said elements to a printed circuit board | |
| JP3679600B2 (en) | Surface mount board | |
| US6963493B2 (en) | Multilayer electronic devices with via components | |
| US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| JPH07201634A (en) | Ceramic chip device | |
| JP2873645B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JPH071821B2 (en) | Wiring board | |
| JP4018676B2 (en) | Surface mount board | |
| EP2061289A1 (en) | Interconnection of embedded passive components and substrates | |
| KR100661639B1 (en) | Low temperature cofired ceramic module package fuctioning as surface mounted device and method of producing the same | |
| JP2002043500A (en) | Wiring board | |
| JPH0734511B2 (en) | Electronic component mounting structure of multilayer board and mounting method thereof | |
| JPH1154367A (en) | Composite electronic component, its manufacture and chip-like electronic component | |
| JP4032340B2 (en) | Multilayer electronic components | |
| JPH0533016Y2 (en) | ||
| JPH10335822A (en) | Multilayered ceramic circuit board | |
| JP2003347467A (en) | Electronic equipment | |
| JPH05166672A (en) | Composite part | |
| JPH0427155Y2 (en) | ||
| JPH084696Y2 (en) | Hybrid integrated circuit | |
| JPH0142333Y2 (en) | ||
| JP2002280704A (en) | Structure and method for mounting surface-mounted electronic parts | |
| US20050241851A1 (en) | Pin grid array package carrier and process of mounting passive component thereon | |
| JPS63156390A (en) | Hybrid integrated circuit component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Effective date: 20040803 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050419 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050916 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20051209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |