JP2002043500A - Wiring board - Google Patents

Wiring board

Info

Publication number
JP2002043500A
JP2002043500A JP2001147045A JP2001147045A JP2002043500A JP 2002043500 A JP2002043500 A JP 2002043500A JP 2001147045 A JP2001147045 A JP 2001147045A JP 2001147045 A JP2001147045 A JP 2001147045A JP 2002043500 A JP2002043500 A JP 2002043500A
Authority
JP
Japan
Prior art keywords
chip
electronic component
electrode
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001147045A
Other languages
Japanese (ja)
Inventor
Yukihiro Kimura
幸広 木村
Masao Kuroda
正雄 黒田
Koju Ogawa
幸樹 小川
Eiji Kodera
英司 小寺
Yasuhiro Sugimoto
康宏 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001147045A priority Critical patent/JP2002043500A/en
Publication of JP2002043500A publication Critical patent/JP2002043500A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board capable of surely and stably conducting an electronic component mounted at a proper part and an IC chip mounted on a surface or the like. SOLUTION: The wiring board wherein a plurality of chip-like electronic component 10 are mounted in recess parts 16 provided on core boards 2, 3 and the IC chip 36 is mounted on a first main face 30 is provided with a flip chip bump (IC connection terminal) 32 for connecting the connection terminal 38 of the IC chip 36 formed on the first main face 30, and pieces of wiring 20, 28 for connecting the electrode 12 of the electronic component 10 and the flip chip bump 32. The wiring board has a distance of 1 mm or less between the bump 38 and the nearest electrode 12 out of the connection wiring 20, 28.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品を実装し
且つICチップを搭載した配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which electronic components are mounted and on which an IC chip is mounted.

【0002】[0002]

【従来の技術】近年における配線基板の小型化および配
線基板内における配線の高密度化に対応するため、配線
基板の第1主面上にICチップなどの電子部品を搭載す
るだけでなく、当該配線基板の内部に電子部品を実装す
る配線基板が提案されている。例えば、図4(A)に示す
配線基板70は、絶縁基板72,74,75からなるコ
ア基板71と、絶縁基板72,75の空隙73内に実装
した電子部品76と、この電子部品76と導通し且つコ
ア基板71内に形成された配線層77およびビア導体7
8とを備えている。また、コア基板71の上方には、図
4(A)に示すように、ビルドアップ法により形成された
絶縁層80〜82、ビア導体83,85,87、およ
び、配線層84,86,88が配置されている。
2. Description of the Related Art In order to cope with recent miniaturization of wiring boards and higher densities of wiring in the wiring boards, not only electronic parts such as IC chips are mounted on a first main surface of the wiring board, but also such electronic parts are required. There has been proposed a wiring board on which electronic components are mounted inside the wiring board. For example, a wiring board 70 shown in FIG. 4A includes a core substrate 71 including insulating substrates 72, 74, and 75, an electronic component 76 mounted in a gap 73 between the insulating substrates 72 and 75, and an electronic component 76. Wiring layer 77 and via conductor 7 that are conductive and formed in core substrate 71
8 is provided. As shown in FIG. 4A, insulating layers 80 to 82, via conductors 83, 85, 87, and wiring layers 84, 86, 88 formed by a build-up method are provided above the core substrate 71. Is arranged.

【0003】更に、最上層の絶縁層82の表面90上に
おけるICチップ搭載エリア93内には、多数のフリッ
プチップバンプ92が形成されている。そして、ICチ
ップ94の底面に設けた多数の接続端子96を、上記バ
ンプ92に個別に接続することにより、上記エリア93
内にICチップ94が実装される。以上のような配線基
板70においては、図4(A)に示すように、コア基板7
1に実装された電子部品76は、ビア導体78,83,
85,87を介して配線層77,84,86,88と導
通すると共に、これらと上記バンプ92や接続端子96
を介して表面90上に搭載されたICチップ94とも導
通している。
Further, a large number of flip chip bumps 92 are formed in the IC chip mounting area 93 on the surface 90 of the uppermost insulating layer 82. By connecting a large number of connection terminals 96 provided on the bottom surface of the IC chip 94 to the bumps 92 individually,
An IC chip 94 is mounted therein. In the wiring board 70 as described above, as shown in FIG.
The electronic component 76 mounted on 1 is a via conductor 78, 83,
85, 87 and the wiring layers 77, 84, 86, 88, and the bumps 92 and the connection terminals 96.
And the IC chip 94 mounted on the front surface 90 is also electrically connected.

【0004】ところで、図4(B)の平面図に示すよう
に、配線基板70では、電子部品76が実装された位置
と、ICチップ94の搭載エリア93とが図示で左右方
向に若干ずれている。このため、電子部品76の上面に
おける左寄りに形成された図示しない電極と、図4(B)
で電子部品76の実装位置から左側に外れた位置にある
フリップチップバンプ92との距離は、数mm程度離れ
る。かかる離れたバンプ92と電子部品76の電極との
間における接続配線(77,84,86,88)では、イ
ンダクタンスが大きくなるため、電気的特性が低下す
る。また、電子部品76とICチップ94との導通が不
安定となり、両者が十分に機能しなくなる、という問題
があった。
As shown in the plan view of FIG. 4B, in the wiring board 70, the position where the electronic component 76 is mounted and the mounting area 93 of the IC chip 94 are slightly shifted in the left-right direction in the figure. I have. For this reason, an electrode (not shown) formed on the upper surface of the electronic component 76 on the left side is shown in FIG.
The distance from the mounting position of the electronic component 76 to the flip chip bump 92 at a position deviated to the left is about several mm. In the connection wiring (77, 84, 86, 88) between the separated bump 92 and the electrode of the electronic component 76, the inductance is increased, and the electrical characteristics are reduced. Further, there has been a problem that conduction between the electronic component 76 and the IC chip 94 becomes unstable, and the two do not function sufficiently.

【0005】[0005]

【発明が解決すべき課題】本発明は、以上にて説明した
従来の技術における問題点を解決し、適所に実装した電
子部品と表面や内部に搭載したICチップとの導通を確
実且つ安定して取り得る配線基板を提供することを課題
とする。
SUMMARY OF THE INVENTION The present invention solves the problems of the prior art described above, and ensures reliable and stable conduction between electronic components mounted in place and IC chips mounted on the surface or inside. It is an object of the present invention to provide a wiring board which can be taken by using the same.

【0006】[0006]

【課題を解決するための手段】本発明は、上記課題を解
決するため、適所に実装した電子部品の電極とIC接続
端子との位置を平面視にて接近させる、ことに着想して
成されたものである。即ち、本発明の配線基板(請求項
1)は、電子部品を実装し且つICチップを搭載した配
線基板であって、上記ICチップの端子と接続するため
のIC接続端子と、上記電子部品の電極および上記IC
接続端子を接続する接続配線と、を備え、この接続配線
のうち、上記電極とIC接続端子との距離が1mm以下
(但し、0は含まず)である、ことを特徴とする。これに
よれば、実装した電子部品の電極とIC接続端子との距
離が1mm以下となるため、両者間の接続配線における
(ループ)インダクタンスを低減でき、電気的特性が良好
となる。このため、上記電子部品とICチップとの導通
を確実且つ安定して取ることができる。しかも、両者の
機能およびその間に介在し得る配線層の機能をも十分発
揮させることができる。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention has been made with the idea that the positions of electrodes of electronic components mounted in place and IC connection terminals are made closer to each other in a plan view. It is a thing. That is, a wiring board of the present invention (claim 1) is a wiring board on which an electronic component is mounted and an IC chip is mounted, wherein an IC connection terminal for connecting to a terminal of the IC chip, Electrodes and the above IC
A connection wiring for connecting the connection terminal, wherein a distance between the electrode and the IC connection terminal is 1 mm or less in the connection wiring.
(However, 0 is not included). According to this, since the distance between the electrode of the mounted electronic component and the IC connection terminal is 1 mm or less, the connection wiring between them is not more than 1 mm.
(Loop) Inductance can be reduced, and electrical characteristics are improved. Therefore, conduction between the electronic component and the IC chip can be reliably and stably achieved. In addition, both functions and the function of the wiring layer interposed therebetween can be sufficiently exhibited.

【0007】一般に、IC接続端子には、ICチップの
電源端子と接続するIC電源接続端子、ICチップのグ
ランド端子と接続するICグランド接続端子、および、
ICチップの信号端子と接続するIC信号接続端子が含
まれる。ここで、上記IC電源接続端子に接続する電子
部品の電極を電源電極とし、上記ICグランド接続端子
に接続する電子部品の電極をグランド電極とし、且つ上
記IC信号接続端子に接続する電子部品の電極を信号電
極とする。すると、本発明の配線基板は、電子部品を実
装し且つICチップを搭載した配線基板であって、上記
ICチップの電源端子と接続するIC電源接続端子と、
上記ICチップのグランド端子と接続するICグランド
接続端子と、上記ICチップの信号端子と接続するIC
信号接続端子と、上記電子部品の電源電極と上記ICチ
ップの電源端子とを接続する電源接続配線と、上記電子
部品のグランド電極と上記ICチップのグランド端子と
を接続するグランド接続配線と、上記電子部品の信号電
極と上記ICチップの信号端子とを接続する信号接続配
線と、を備え、かかる各接続配線のうち、上記IC電源
接続端子と上記電源電極との距離、上記ICグランド接
続端子と上記グランド電極との距離、および、上記IC
信号接続端子と上記信号電極との距離、の何れもが1m
m以下(但し、0は含まず)である配線基板、となる。
Generally, the IC connection terminals include an IC power supply connection terminal connected to the power supply terminal of the IC chip, an IC ground connection terminal connected to the ground terminal of the IC chip, and
An IC signal connection terminal connected to a signal terminal of the IC chip is included. Here, the electrode of the electronic component connected to the IC power connection terminal is a power electrode, the electrode of the electronic component connected to the IC ground connection terminal is a ground electrode, and the electrode of the electronic component connected to the IC signal connection terminal. Is a signal electrode. Then, the wiring board of the present invention is a wiring board on which electronic components are mounted and an IC chip is mounted, and an IC power supply connection terminal connected to a power supply terminal of the IC chip;
An IC ground connection terminal connected to the ground terminal of the IC chip, and an IC connected to a signal terminal of the IC chip
A signal connection terminal, a power connection wire for connecting a power electrode of the electronic component to a power terminal of the IC chip, a ground connection wire for connecting a ground electrode of the electronic component to a ground terminal of the IC chip, A signal connection wiring for connecting a signal electrode of an electronic component and a signal terminal of the IC chip; and a distance between the IC power supply connection terminal and the power supply electrode; The distance from the ground electrode and the IC
Both the distance between the signal connection terminal and the signal electrode is 1 m
m or less (however, 0 is not included).

【0008】例えば、実装する電子部品をチップコンデ
ンサとすると、その電極には、電源電極およびグランド
電極が含まれる。この場合、本発明の配線基板には、次
の態様が含まれる。即ち、チップコンデンサを実装し且
つICチップを搭載した配線基板であって、上記ICチ
ップの電源端子と接続するためのIC電源接続端子と、
上記ICチップのグランド端子と接続するためのICグ
ランド接続端子と、上記チップコンデンサの電源電極と
上記IC電源接続端子とを接続する電源接続配線と、上
記チップコンデンサのグランド電極と上記ICグランド
接続端子とを接続するグランド接続配線と、を備え、上
記電源接続配線およびグランド接続配線のうち、上記電
源電極とIC電源接続端子との距離、および、上記グラ
ンド電極とICグランド接続端子との距離、の何れもが
1mm以下である配線基板、も含まれる。
For example, if the electronic component to be mounted is a chip capacitor, its electrodes include a power supply electrode and a ground electrode. In this case, the following aspects are included in the wiring board of the present invention. That is, a wiring board on which a chip capacitor is mounted and an IC chip is mounted, and an IC power supply connection terminal for connecting to a power supply terminal of the IC chip;
An IC ground connection terminal for connecting to a ground terminal of the IC chip; a power connection line for connecting a power electrode of the chip capacitor to the IC power connection terminal; a ground electrode of the chip capacitor and the IC ground connection terminal And a ground connection wiring for connecting the power supply electrode and the IC ground connection terminal, and a distance between the ground electrode and the IC ground connection terminal. Each of them includes a wiring board having a size of 1 mm or less.

【0009】また、例えば、実装する電子部品をインダ
クタ、抵抗、フィルタなどとすると、それらの電極に
は、信号電極が含まれる。この場合、本発明の配線基板
には、次の態様が含まれる。即ち、電子部品を実装し且
つICチップを搭載した配線基板であって、このICチ
ップの信号端子と接続するためのIC信号接続端子と、
上記電子部品の信号電極と上記IC信号接続端子とを接
続する信号接続配線と、を備え、この信号接続配線のう
ち、上記信号電極とIC信号接続端子との距離が1mm
以下である配線基板、も含まれる。更に、上記電子部品
の電極とIC接続端子との距離には、両者間の上記接続
配線の垂直方向(即ち、配線基板の厚み方向)における距
離は、含まれていない。これは、かかる垂直方向におけ
る僅かの距離は、インダクタンスに与える影響が極めて
微少なためである。付言すれば、上記電極とIC接続端
子との距離は0mmよりは大きい。
Further, for example, when the electronic components to be mounted are an inductor, a resistor, a filter, etc., these electrodes include a signal electrode. In this case, the following aspects are included in the wiring board of the present invention. That is, a wiring board on which electronic components are mounted and on which an IC chip is mounted, and an IC signal connection terminal for connecting to a signal terminal of the IC chip;
A signal connection line for connecting the signal electrode of the electronic component and the IC signal connection terminal, wherein a distance between the signal electrode and the IC signal connection terminal in the signal connection line is 1 mm.
The following wiring boards are also included. Further, the distance between the electrode of the electronic component and the IC connection terminal does not include the distance between the two in the vertical direction of the connection wiring (that is, the thickness direction of the wiring board). This is because such a small distance in the vertical direction has a very small effect on the inductance. In addition, the distance between the electrode and the IC connection terminal is larger than 0 mm.

【0010】また、本発明には、前記ICチップの端子
の搭載位置を前記配線基板の厚さ方向に投影してなるI
Cチップ搭載エリアと、前記電子部品の実装位置である
電子部品実装エリアとが、平面視において同一のエリア
であるか、または、上記ICチップ搭載エリアが上記電
子部品実装エリアの内側に位置している、配線基板(請
求項2)も含まれる。これによれば、上記電極とIC接
続端子とを接続する接続配線を、常に最短にすることが
容易となるので、上記電極とIC接続端子との間におけ
るインダクタンスを、一層確実に低減することができ
る。
In the present invention, the mounting position of the terminal of the IC chip is projected in the thickness direction of the wiring board.
The C chip mounting area and the electronic component mounting area which is the mounting position of the electronic component are the same area in plan view, or the IC chip mounting area is located inside the electronic component mounting area. And a wiring board (claim 2). According to this, it is easy to always make the connection wiring connecting the electrode and the IC connection terminal as short as possible, so that the inductance between the electrode and the IC connection terminal can be more reliably reduced. it can.

【0011】例えば、実装する電子部品をチップコンデ
ンサとすると、本発明の配線基板には、次の態様も含ま
れる。即ち、チップコンデンサを実装し且つICチップ
を搭載した配線基板であって、上記ICチップの電源端
子と接続するためのIC電源接続端子と、上記ICチッ
プのグランド端子と接続するためのICグランド接続端
子と、上記チップコンデンサの電源電極と上記IC電源
接続端子とを接続する電源接続配線と、上記チップコン
デンサのグランド電極と上記ICグランド接続端子とを
接続するグランド接続配線と、を備え、上記電源接続配
線およびグランド接続配線のうち、上記電源電極とIC
電源接続端子との距離、および、上記グランド電極とI
Cグランド接続端子との距離、の何れもが1mm以下で
あり、上記ICチップの電源端子の搭載位置を配線基板
の厚さ方向に投影してなるICチップ搭載電源エリア
と、上記チップコンデンサの実装位置であるチップコン
デンサ実装電源エリアとが、平面視において同一のエリ
アであるか、または、上記ICチップ搭載電源エリアが
チップコンデンサ実装電源エリアの内側に位置すると共
に、上記ICチップのグランド端子の搭載位置を配線基
板の厚さ方向に投影してなるICチップ搭載グランドエ
リアと、上記チップコンデンサの実装位置であるチップ
コンデンサ実装グランドエリアとが、平面視において同
一のエリアであるか、または、上記ICチップ搭載グラ
ンドエリアがチップコンデンサ実装グランドエリアの内
側に位置する、配線基板、も含まれる。
For example, assuming that an electronic component to be mounted is a chip capacitor, the wiring board of the present invention includes the following mode. That is, a wiring board on which a chip capacitor is mounted and on which an IC chip is mounted, wherein an IC power supply connection terminal for connection to a power supply terminal of the IC chip and an IC ground connection for connection to a ground terminal of the IC chip A power supply connection line connecting the power supply electrode of the chip capacitor to the IC power supply connection terminal; and a ground connection wiring connecting the ground electrode of the chip capacitor to the IC ground connection terminal. Of the connection wiring and the ground connection wiring, the power supply electrode and the IC
The distance from the power supply connection terminal, and the ground electrode and I
The distance to the C ground connection terminal is 1 mm or less, and the power supply area of the IC chip is obtained by projecting the mounting position of the power supply terminal of the IC chip in the thickness direction of the wiring board. The chip capacitor mounting power supply area is the same area in plan view, or the IC chip mounting power supply area is located inside the chip capacitor mounting power supply area, and the ground terminal of the IC chip is mounted. The IC chip mounting ground area obtained by projecting the position in the thickness direction of the wiring board and the chip capacitor mounting ground area which is the mounting position of the chip capacitor are the same area in plan view, or The wiring where the chip mounting ground area is located inside the chip capacitor mounting ground area Plate, is also included.

【0012】また、例えば、実装する電子部品をインダ
クタ、抵抗、フィルタなどとすると、本発明の配線基板
には、次の態様も含まれる。即ち、電子部品を実装し且
つICチップを搭載した配線基板であって、このICチ
ップの信号端子と接続するためのIC信号接続端子と、
上記電子部品の信号電極および上記IC信号接続端子を
接続する信号接続配線と、を備え、この信号接続配線の
うち、上記信号電極とIC信号接続端子との距離が1m
m以下であり、上記ICチップの信号端子の搭載位置を
配線基板の厚さ方向に投影してなるICチップ搭載信号
エリアと、上記電子部品の実装位置である電子部品実装
信号エリアとが、平面視において同一のエリアである
か、または、上記ICチップ搭載信号エリアが電子部品
実装信号エリアの内側に位置する、配線基板、も含まれ
る。
If the electronic components to be mounted are inductors, resistors, filters, etc., for example, the wiring board of the present invention includes the following aspects. That is, a wiring board on which electronic components are mounted and on which an IC chip is mounted, and an IC signal connection terminal for connecting to a signal terminal of the IC chip;
Signal connection wiring for connecting the signal electrode of the electronic component and the IC signal connection terminal, wherein the distance between the signal electrode and the IC signal connection terminal is 1 m in the signal connection wiring.
m or less, and an IC chip mounting signal area formed by projecting the mounting position of the signal terminal of the IC chip in the thickness direction of the wiring board and an electronic component mounting signal area which is a mounting position of the electronic component are flat. It also includes a wiring board that is the same area in view, or where the IC chip mounting signal area is located inside the electronic component mounting signal area.

【0013】本明細書において、上記ICチップ搭載エ
リアとは、ICチップの多数の端子またはこられと個別
に接続する多数のIC接続端子における外側辺の各端子
に囲まれたエリアを指称し、上記電子部品実装エリアと
は、電子部品における多数の電極のうち外側辺の各電極
に囲まれたエリアを指称する。また、ICチップ搭載電
源エリア、ICチップ搭載グランドエリア、およびIC
チップ搭載信号エリアとは、それぞれICチップの多数
の電源、グランド、および信号端子、または、これらと
それぞれ個別に接続する多数のIC電源接続端子、IC
グランド接続端子、およびIC信号接続端子における外
側辺の各端子に囲まれたエリアを指す。もちろん、これ
らのエリアの形状は、平面視で矩形、五角形、六角形な
どの多角形状、円形、楕円形、または凹形や凸形状も含
まれる。更に、電子部品実装電源エリア、電子部品実装
グランドエリア、および電子部品実装信号エリアとは、
それぞれ電子部品の多数の電源、グランド、および信号
電極における外側辺の各電極に囲まれたエリアを指し、
かかるエリアの形状にも上記と同様の形状が含まれる。
In the present specification, the above-mentioned IC chip mounting area refers to an area surrounded by a plurality of terminals of an IC chip or a plurality of IC connection terminals which are individually connected to the IC chip and outer terminals. The electronic component mounting area refers to an area surrounded by each electrode on the outer side among a large number of electrodes in the electronic component. In addition, an IC chip mounting power supply area, an IC chip mounting ground area, and an IC chip mounting area.
The chip mounted signal area means a number of power supply, ground, and signal terminals of an IC chip, or a number of IC power supply connection terminals, ICs respectively connected to these.
It refers to the area surrounded by each terminal on the outer side of the ground connection terminal and the IC signal connection terminal. Of course, the shape of these areas includes a polygon such as a rectangle, a pentagon, a hexagon, a circle, an ellipse, or a concave or convex shape in a plan view. Further, the electronic component mounting power supply area, the electronic component mounting ground area, and the electronic component mounting signal area are:
Each refers to the area surrounded by each electrode on the outer side of the power supply, ground, and signal electrodes of the electronic component,
The shape of such an area includes the same shape as above.

【0014】尚、前記電子部品の電極は複数であり、且
つ、前記電子部品実装エリアのほぼ全面にわたって位置
するように、上記電子部品が実装される、配線基板とす
ることもできる。これによる場合、各電極と最寄りのI
C接続端子との接続を、それぞれ最短にして安定した導
通を各接続配線で得ることが可能となる。また、前記電
子部品は、複数のチップ状電子部品である、配線基板と
することもできる。これによる場合、所望数のチップ状
電子部品や各種のチップ状電子部品を実装し、これらの
電極と最寄りの前記IC接続端子との間におけるインダ
クタンスを低減し、両者間の導通を確実に取ることが可
能となる。また、複数のチップ状電子部品、例えばチッ
プコンデンサを並列に接続することにより、これら全体
の容量を高めることもできる。尚、複数のチップ状電子
部品を、互いの側面間で予め接着した電子部品ユニット
として用いることも可能である。
The electronic component may be a wiring board on which the electronic component is mounted such that the electronic component has a plurality of electrodes and is located over substantially the entire area of the electronic component mounting area. In this case, each electrode and the nearest I
The connection with the C connection terminal can be minimized, and stable conduction can be obtained with each connection wiring. Further, the electronic component may be a wiring board, which is a plurality of chip-shaped electronic components. In this case, a desired number of chip-shaped electronic components and various chip-shaped electronic components are mounted, inductance between these electrodes and the nearest IC connection terminal is reduced, and conduction between the two is ensured. Becomes possible. Further, by connecting a plurality of chip-shaped electronic components, for example, chip capacitors in parallel, the overall capacity of these can be increased. In addition, it is also possible to use a plurality of chip-shaped electronic components as an electronic component unit that is previously bonded between the side surfaces.

【0015】更に、前記何れかの配線基板であって、前
記ICチップは前記配線基板の第1主面に搭載され、前
記電子部品は第1主面と反対側に開口するように形成し
た凹部内に実装されている、配線基板とすることもでき
る。これによる場合、電子部品の電極とIC接続端子と
の距離を容易に所定の範囲とすることが可能となる。ま
た、前記配線基板は、コア基板と、このコア基板の表面
および裏面の少なくとも一方に形成されたビルドアップ
層からなり、前記電子部品は、上記コア基板に形成した
凹部に実装されているか、あるいは、上記ビルドアップ
層内に実装されている、配線基板とすることもできる。
これによる場合、コア基板内に電子部品を実装した場
合、配線基板の厚さ方向における反りを抑制できる。ま
た、上記ビルドアップ層内に電子部品を実装した場合、
その電極と前記IC接続端子との距離を更に短くできる
ので、インダクタンスを一層低減して確実な導通を取る
ことが可能になる。更に、上記ビルドアップ層内に形成
される配線層と電子部品およびICチップとの導通を容
易に取ることができるため、配線基板の高性能化にも容
易に対応することが可能となる。
[0015] Further, in any one of the wiring boards, the IC chip is mounted on a first main surface of the wiring board, and the electronic component is formed to be open on a side opposite to the first main surface. It can also be a wiring board mounted inside. In this case, the distance between the electrode of the electronic component and the IC connection terminal can be easily set to a predetermined range. Further, the wiring board includes a core substrate and a build-up layer formed on at least one of a front surface and a back surface of the core substrate, and the electronic component is mounted on a concave portion formed on the core substrate, or Alternatively, a wiring board mounted in the build-up layer may be used.
In this case, when the electronic component is mounted in the core board, the warpage in the thickness direction of the wiring board can be suppressed. When electronic components are mounted in the build-up layer,
Since the distance between the electrode and the IC connection terminal can be further reduced, the inductance can be further reduced and reliable conduction can be achieved. Furthermore, since the electrical connection between the wiring layer formed in the build-up layer and the electronic component and the IC chip can be easily made, it is possible to easily cope with the high performance of the wiring board.

【0016】[0016]

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、本発明の1
つの形態の配線基板1における要部の断面を示す。配線
基板1は、図1(A)に示すように、コア基板2,3と、
これらに実装した複数の電子部品10と、第1主面30
に搭載したICチップ36と、を備えている。コア基板
2,3は、平面視でほぼ正方形を呈し且つ全体の厚さが
約0.8mmの絶縁板であり、例えばガラス−エポキシ
樹脂の複合材からなる比較的厚肉と薄肉の絶縁板を積層
したものである。また、比較的厚肉のコア基板2のほぼ
中央を予めパンチングすることにより、コア基板2,3
の裏面5側に開口し且つ平面視がほぼ正方形で一辺が約
12mmの凹部16を形成している。
Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1A shows one embodiment of the present invention.
3 shows a cross section of a main part in a wiring board 1 of one embodiment. The wiring board 1 includes, as shown in FIG.
A plurality of electronic components 10 mounted thereon and a first main surface 30
And an IC chip 36 mounted on the device. Each of the core substrates 2 and 3 is an insulating plate having a substantially square shape in a plan view and an overall thickness of about 0.8 mm. For example, relatively thick and thin insulating plates made of a glass-epoxy resin composite material are used. It is a laminate. Also, by punching substantially the center of the relatively thick core substrate 2 in advance, the core substrates 2 and 3 are punched.
And a concave portion 16 which is substantially square in plan view and has a side of about 12 mm.

【0017】上記凹部16内には、例えばチップコンデ
ンサなどのチップ状電子部品10が、図示しないハンダ
を介して次述する電子部品用パッド14に接続されるこ
とにより、複数個実装されている。上記電子部品10
は、上面の各長辺に沿ってCu製で複数の電極12を突
設しており、例えばチタン酸バリウムを主成分とする誘
電体層とNi層とを交互に積層したセラミックコンデン
サであり、その寸法は、約3.2mm×1.6mm×
0.7mmである。図1(A)に示すように、各電子部品
10の上側の各電極12は、凹部16の天井面(底面)に
形成した電子部品用パッド14に個別に接続されると共
に、コア基板3を貫通するフィルドビア導体18を介し
て、コア基板2,3の表面4に形成したCu製で平坦な
配線層20と接続されている。かかる配線層20は、電
源層またはグランド層として用いられ、且つ各電子部品
10を介して導通している。また、電子部品用パッド1
4と電極12との接続は、例えばSn−Sb系のハンダ
(図示せず)を介在させて行われる。
A plurality of chip-shaped electronic components 10 such as chip capacitors are mounted in the recesses 16 by being connected to electronic component pads 14 described below via solder (not shown). Electronic component 10
Is a ceramic capacitor in which a plurality of electrodes 12 made of Cu are protruded along each long side of the upper surface, for example, a dielectric layer mainly composed of barium titanate and a Ni layer are alternately laminated, The dimensions are about 3.2mm x 1.6mm x
0.7 mm. As shown in FIG. 1A, each electrode 12 on the upper side of each electronic component 10 is individually connected to an electronic component pad 14 formed on the ceiling surface (bottom surface) of the recess 16, and the core substrate 3 is connected to each other. It is connected to a flat wiring layer 20 made of Cu formed on the surface 4 of the core substrates 2 and 3 through the penetrated filled via conductor 18. The wiring layer 20 is used as a power supply layer or a ground layer, and is conductive through each electronic component 10. Also, pad 1 for electronic parts
The connection between the electrode 4 and the electrode 12 is made of, for example, Sn-Sb based solder.
(Not shown).

【0018】尚、電子部品10がチップコンデンサの場
合、電極12は、電源電極およびグランド電極となり、
このうち電源電位のものは配線層のうち電源層に、ま
た、グランド(接地)電位のものはグランド層に、それぞ
れ接続される。更に、上記電源層およびグランド層は、
同一の配線層内に形成しても良いし、あるいは多層に分
けて形成しても良い。一方、電子部品10が抵抗、フィ
ルタなどである場合、電極12は、信号電極となる。更
に、電子部品10がインダクタである場合、電極12
は、電源電極およびグランド電極、あるいは、電源電
極、グランド電極、または信号電極となる。
When the electronic component 10 is a chip capacitor, the electrode 12 serves as a power electrode and a ground electrode.
Among them, the one with the power supply potential is connected to the power supply layer of the wiring layer, and the one with the ground (ground) potential is connected to the ground layer. Further, the power supply layer and the ground layer are
They may be formed in the same wiring layer, or may be formed in multiple layers. On the other hand, when the electronic component 10 is a resistor, a filter, or the like, the electrode 12 becomes a signal electrode. Further, when the electronic component 10 is an inductor, the electrode 12
Is a power electrode and a ground electrode, or a power electrode, a ground electrode, or a signal electrode.

【0019】また、コア基板2,3の凹部16の周囲に
て、予めドリルで穿孔された複数のスルーホール6内に
は、Cu製のスルーホール導体7とその中心部に位置す
る充填樹脂8がと充填されている。各スルーホール導体
7の上端および下端には、コア基板2,3の表面4およ
び裏面5に形成した配線層20,21内の配線が個別に
形成され、且つ配線層20,21はスルーホール導体7
を介して互いに導通している。図1(A)に示すように、
コア基板2,3における表面4の上方や裏面5の下方に
は、エポキシ樹脂からなる絶縁層22,23,26,2
7と、Cuからなる配線層28,29とが交互に積層さ
れたビルドアップ層39が形成されている。コア基板
2,3の表面4上の配線層20,28間は、ビア導体
(フィルドビア)24を介して、また、裏面5下の配線層
21,29間はビア導体(フィルドビア)25を介して、
それぞれ互いに接続されている。尚、凹部16の下方に
は、上記絶縁層23,27や配線層21,29は位置せ
ず、第2主面側に開口している。
A plurality of through-hole conductors 7 made of Cu and a filling resin 8 located at the center of the plurality of through-holes 6 drilled in advance around the concave portions 16 of the core substrates 2 and 3 are provided. And are filled. Wirings in wiring layers 20 and 21 formed on the front surface 4 and the back surface 5 of the core substrates 2 and 3 are individually formed at the upper end and the lower end of each through-hole conductor 7, and the wiring layers 20 and 21 are formed by the through-hole conductors. 7
Through each other. As shown in FIG.
The insulating layers 22, 23, 26, 2 made of epoxy resin are provided above the front surface 4 and below the rear surface 5 of the core substrates 2, 3.
7 and a buildup layer 39 in which wiring layers 28 and 29 made of Cu are alternately stacked. Via conductors are provided between the wiring layers 20 and 28 on the surface 4 of the core substrates 2 and 3.
(Filled via) 24, and a via conductor (filled via) 25 between the wiring layers 21 and 29 under the back surface 5.
Each is connected to each other. Note that the insulating layers 23 and 27 and the wiring layers 21 and 29 are not located below the concave portion 16 and open to the second main surface side.

【0020】図1(A)に示すように、最上層の配線層2
8上における所定の位置には、ハンダからなる多数のフ
リップチップバンプ(IC接続端子、即ち、IC電源接
続端子およびICグランド接続端子、あるいはIC信号
接続端子)32が、すぐ上の絶縁層(ソルダーレジスト
層)26を貫通し且つ第1主面30よりも高く突出して
いる。各フリップチップバンプ32は、図1(B)に示す
ように、例えば縦・横6個ずつが格子状に配置され、縦
・横の外側辺の各バンプ32に沿って形成されるICチ
ップ搭載エリア34内に配置されている。図1(A)に示
すように、第1主面30の上記搭載エリア34上には、
ICチップ36が配置され、その底面に上記各バンプ3
2に接続する接続端子38が突設されている。図示のよ
うに、各バンプ32上に対応する位置の接続端子38を
個別に載置し、且つ各バンプ32をリフローすることに
より、かかるバンプ32と接続端子38とが接続され
る。この結果、図示のように、ICチップ36をその搭
載エリア34内に搭載することができる。同時に、IC
チップ36と各電子部品10との間も、配線層20,2
8やビア導体24などを介して導通される。
As shown in FIG. 1A, the uppermost wiring layer 2
8 at a predetermined position, a number of flip-chip bumps (IC connection terminals, ie, IC power connection terminals and IC ground connection terminals, or IC signal connection terminals) 32 made of solder are placed on an insulating layer (solder layer) immediately above. (Resist layer) 26 and protrudes higher than the first main surface 30. As shown in FIG. 1B, for example, six flip chip bumps 32 are vertically and horizontally arranged in a grid pattern, and an IC chip mounting formed along each of the bumps 32 on the vertical and horizontal outer sides. It is arranged in the area 34. As shown in FIG. 1A, on the mounting area 34 of the first main surface 30,
An IC chip 36 is disposed, and each of the bumps 3
2, a connection terminal 38 is provided to protrude. As shown, the connection terminals 38 at the corresponding positions are individually placed on the bumps 32 and the bumps 32 are connected to the connection terminals 38 by reflowing the bumps 32. As a result, the IC chip 36 can be mounted in the mounting area 34 as shown. At the same time, IC
The wiring layers 20, 2 are also provided between the chip 36 and each electronic component 10.
8 and via conductors 24 and the like.

【0021】一方、図1(A)に示すように、最下層の配
線層29の一部の配線33は、その直下の絶縁層(ソル
ダーレジスト層)27に設けた開口部31内に露出し、
且つその表面にNiおよびAuメッキのメッキ膜を被覆
され、配線基板1自体が搭載される図示しないマザーボ
ードと接続するための接続端子33として用いられる。
尚、かかる接続端子33には、銅系または鉄系合金から
なるピン(図示せず)をハンダ付けにより接続しても良
い。ところで、配線基板1では、図1(B)に示すよう
に、前記ICチップ搭載エリア34は、前記各電子部品
10の上側の各電極12の外側辺に倣った図1(A),
(B)中の破線で示す電子部品実装エリア11よりも僅か
に内側に位置している。しかも、各電極12とこれ対応
する最寄りのフリップチップバンプ(IC接続端子)32
との距離は、全て1mm以下に設定されている。
On the other hand, as shown in FIG. 1A, a part of the wiring 33 of the lowermost wiring layer 29 is exposed in the opening 31 provided in the insulating layer (solder resist layer) 27 immediately below. ,
The surface is coated with a plating film of Ni and Au plating, and is used as a connection terminal 33 for connecting to a motherboard (not shown) on which the wiring board 1 itself is mounted.
Incidentally, a pin (not shown) made of a copper-based or iron-based alloy may be connected to the connection terminal 33 by soldering. By the way, in the wiring board 1, as shown in FIG. 1B, the IC chip mounting area 34 follows the outer side of each electrode 12 on the upper side of each electronic component 10 in FIG.
It is located slightly inside the electronic component mounting area 11 indicated by the broken line in (B). In addition, each electrode 12 and the corresponding flip chip bump (IC connection terminal) 32
Are all set to 1 mm or less.

【0022】このため、各電子部品10とICチップ3
6とは、何れの電極12とこれにとって最寄りのバンプ
32との間における接続配線(配線層20など)とにより
導通しても、各接続配線のインダクタンスを低く押さえ
ることができる。このため、かかる接続配線における電
気的特性を良好とすることが可能となる。従って、配線
基板1によれば、コア基板2,3の凹部16に実装した
各電子部品10と第1主面30上に搭載したICチップ
36とを、常に確実且つ安定した状態で導通することが
できる。しかも、ICチップ36は、各電子部品10お
よび裏面5側の配線層21,29などを介して接続端子
33とも導通するため、これらを通じて前述したマザー
ボードとの導通も安定して取ることも容易となる。尚、
フリップチップバンプ32と最寄りの電極12との距離
が1mm以下であれば、図1(B)に示したICチップ搭
載エリア34と電子部品実装エリア11とは、互いに同
一の重複するエリアとしたり、または、ICチップ搭載
エリア34が、電子部品実装エリア11の外側に位置し
ていても良い。
Therefore, each electronic component 10 and IC chip 3
6 can keep the inductance of each connection wiring low even if it is conducted by any of the electrodes 12 and the connection wiring (such as the wiring layer 20) between the bumps 32 closest to this. Therefore, it is possible to improve the electrical characteristics of the connection wiring. Therefore, according to the wiring board 1, the electronic components 10 mounted on the recesses 16 of the core substrates 2 and 3 and the IC chip 36 mounted on the first main surface 30 always conduct in a reliable and stable state. Can be. In addition, since the IC chip 36 is also electrically connected to the connection terminals 33 via the electronic components 10 and the wiring layers 21 and 29 on the back surface 5 side, it is easy to stably conduct the electrical connection to the motherboard through these. Become. still,
If the distance between the flip chip bump 32 and the nearest electrode 12 is 1 mm or less, the IC chip mounting area 34 and the electronic component mounting area 11 shown in FIG. Alternatively, the IC chip mounting area 34 may be located outside the electronic component mounting area 11.

【0023】[0023]

【実施例】ここで、本発明の具体的な実施例を比較例と
共に説明する。図2(A)は、実施例である前記配線基板
1における実装された6個の電子部品10と、その上方
に重複して位置するICチップ搭載エリア34との平面
図を示す。各電子部品10の上面における各長辺には、
複数の電極12が位置している。このため、各電子部品
10において外側辺に位置する電極12およびこれらの
間に沿って、図2(A)中の破線で示す電子部品実装エリ
ア11が位置している。尚、上記複数の電極12は、上
記電子部品実装エリア11のほぼ全面に渉って位置する
ように、各電子部品10が予め実装されている。また、
電極12は、電源電極およびグランド電極、あるいは、
信号電極である。更に、図2(A)中の一点鎖線で示すI
Cチップ搭載エリア34は、上記電子部品実装エリア1
1よりも、各辺で約0.2mmずつ内側に位置するよう
に設定されている。尚、図2(A)中のア〜エは、上記搭
載エリア34内の測定対象となるフリップチップバンプ
(IC電源接続端子およびICグランド接続端子、ある
いはIC信号接続端子)32の各位置を示す。
EXAMPLES Specific examples of the present invention will now be described together with comparative examples. FIG. 2A is a plan view of six electronic components 10 mounted on the wiring board 1 according to the embodiment, and an IC chip mounting area 34 located above and overlapped therewith. On each long side on the upper surface of each electronic component 10,
A plurality of electrodes 12 are located. For this reason, the electronic component mounting area 11 indicated by a broken line in FIG. Each electronic component 10 is mounted in advance so that the plurality of electrodes 12 are located over substantially the entire surface of the electronic component mounting area 11. Also,
The electrode 12 is a power electrode and a ground electrode, or
It is a signal electrode. Further, I shown by a dashed line in FIG.
The C chip mounting area 34 is the electronic component mounting area 1
It is set so that each side is located about 0.2 mm inward on each side. 2A are the flip-chip bumps to be measured in the mounting area 34.
(IC power connection terminal and IC ground connection terminal or IC signal connection terminal) 32 are shown.

【0024】一方、図2(B)は、比較例の配線基板1′
における実装された6個の電子部品10と、その上方に
重複して位置するICチップ搭載エリア34との平面図
を示す。前記同様に、各電子部品10の上面における各
長辺に複数の電極12が位置し、各電子部品10におい
て外側辺に位置する電極12およびこれらの間に沿っ
て、図2(B)中の破線で示す電子部品実装エリア11が
位置している。尚、上記複数の電極12も、上記電子部
品実装エリア11のほぼ全面に渉って位置するように、
各電子部品10が予め実装されている。また、図2(A)
中の一点鎖線で示すICチップ搭載エリア34は、電子
部品実装エリア11よりも、各辺で約0.7mmずつ外
側に位置するように設定されている。尚、図2(B)中の
カ〜ケは、上記搭載エリア34内の測定対象となるフリ
ップチップバンプ(IC電源接続端子およびICグラン
ド接続端子、あるいはIC信号接続端子)32の各位置
を示す。
On the other hand, FIG. 2B shows a wiring board 1 'of the comparative example.
5 shows a plan view of six mounted electronic components 10 and an IC chip mounting area 34 located above and overlapped therewith. In the same manner as described above, a plurality of electrodes 12 are located on each long side on the upper surface of each electronic component 10, and the electrodes 12 located on the outer side of each electronic component 10 and along the gap between these electrodes 12 in FIG. An electronic component mounting area 11 indicated by a broken line is located. Note that the plurality of electrodes 12 are also located over substantially the entire surface of the electronic component mounting area 11.
Each electronic component 10 is mounted in advance. In addition, FIG.
The IC chip mounting area 34 indicated by the one-dot chain line is set so as to be located outside the electronic component mounting area 11 by about 0.7 mm on each side. 2 (B) indicate the positions of the flip chip bumps (IC power connection terminal and IC ground connection terminal or IC signal connection terminal) 32 to be measured in the mounting area 34. .

【0025】配線基板1,1′の平面視におけるア〜
エ、カ〜ケに位置するフリップチップバンプ32と最寄
りの電子部品10の電極12との間の距離を予め測定し
た。また、ア〜エ、およびカ〜ケに位置する各バンプ3
2(電源用およびグランド用、または信号用)に、図示し
ない高周波(1GHz)測定用プローブを接触して、最寄
りの電極12を介して形成される接続配線におけるイン
ダクタンス(L)値を、個別に測定した。これらの結果
を、図2(C)のグラフ中に示した。図2(C)のグラフに
おいて、右側の縦軸で示すバンプ32と電極12との距
離は、実施例の配線基板1におけるア〜エの各位置で、
数10μm〜数100μmであり、且つ左側の縦軸で示
すバンプ32と電極12との間の接続配線におけるイン
ダクタンス(L)は、全て0.4pHのレベルであった。
A in plan view of the wiring boards 1 and 1 '
D) The distance between the flip chip bumps 32 located at the points (a) to (c) and the electrode 12 of the nearest electronic component 10 was measured in advance. In addition, each of the bumps 3 located at a to d and
2 (for power supply and ground, or for signal), a high frequency (1 GHz) measuring probe (not shown) is brought into contact with the probe, and the inductance (L) value of the connection wiring formed via the nearest electrode 12 is individually determined. It was measured. These results are shown in the graph of FIG. In the graph of FIG. 2C, the distance between the bump 32 and the electrode 12 indicated by the vertical axis on the right side is at each of positions A to D on the wiring board 1 of the embodiment.
The inductance (L) of the connection wiring between the bump 32 and the electrode 12 indicated by the vertical axis on the left was several tens μm to several hundreds μm, and all were at the level of 0.4 pH.

【0026】一方、比較例の配線基板1′におけるカ、
キの位置では、距離およびインダクタンス(L)は上記ア
〜エとほぼ同様であった。しかし、比較例の配線基板
1′におけるク、ケの位置では、図2(B)中の矢印で示
す距離が0.72mm、1.68mmと長くなり、インダ
クタンス(L)も、0.58pH、0.77pHとかなり高
くなった。特に、ケの位置におけるインダクタンス(L)
は、図2(C)中で一点鎖線で示す低インダクタンスとす
る1つの目安である0.6pHを越えていた。以上の結
果から、フリップチップバンプ(IC接続端子)32と電
極12との距離を1mm以下として、両者間における接
続配線のインダクタンスを低減させる、という本発明の
配線基板1の作用および効果が裏付けられた。
On the other hand, in the wiring board 1 'of the comparative example,
At the position of (g), the distance and the inductance (L) were almost the same as those in the above (a) to (d). However, the distances indicated by arrows in FIG. 2 (B) at the positions of ク and に お け る on the wiring board 1 ′ of the comparative example are as long as 0.72 mm and 1.68 mm, and the inductance (L) is also 0.58 pH, It became considerably high at 0.77 pH. In particular, the inductance at the position (L)
Exceeded 0.6 pH, which is one measure of low inductance indicated by the dashed line in FIG. 2 (C). From the above results, the operation and effect of the wiring board 1 of the present invention that the distance between the flip chip bump (IC connection terminal) 32 and the electrode 12 is set to 1 mm or less and the inductance of the connection wiring between them is reduced are supported. Was.

【0027】図3(A)は、異なる形態の配線基板40に
おける要部の断面を示す。配線基板40は、図3(A)に
示すように、コア基板(絶縁基板)42と、このコア基板
42の裏面44側に開口する凹部55と、かかる凹部5
5内に電子部品用パッド54に図示しないハンダを介し
て接続することにより実装された複数の電子部品(チッ
プコンデンサ)50と、を備えている。コア基板42
も、前記コア基板2,3と同様のサイズと材質からな
り、その中央部をルータ加工することにより、平面視が
ほぼ正方形で一辺が12mmの凹部55が形成されてい
る。また、図3(A)に示すように、凹部55の両側(周
囲)には、複数のスルーホール45が貫通し、それらの
内部にはスルーホール導体46と充填樹脂47とが個別
に形成されている。
FIG. 3A shows a cross section of a main part of a wiring board 40 having a different form. As shown in FIG. 3A, the wiring board 40 includes a core substrate (insulating substrate) 42, a concave portion 55 opened on the back surface 44 side of the core substrate 42,
5, a plurality of electronic components (chip capacitors) 50 mounted by connecting to electronic component pads 54 via solder (not shown). Core substrate 42
Also, the recesses 55 are made of the same size and material as those of the core substrates 2 and 3, and a central portion thereof is processed by a router to form a recess 55 having a substantially square shape in plan view and a side of 12 mm. Further, as shown in FIG. 3A, a plurality of through holes 45 penetrate on both sides (periphery) of the concave portion 55, and a through hole conductor 46 and a filling resin 47 are individually formed therein. ing.

【0028】凹部55内にハンダを介して電子部品用パ
ッド54に接続して実装される電子部品50は、その上
端にのみ突出したCu製の電極52を有するが、その他
は前記電子部品10と同様のものである。図3(A)に示
すように、凹部55の天井面(底面)であるコア基板42
の薄肉部には、これを貫通する複数のビア導体48およ
び充填樹脂49が形成されている。各電子部品50の電
極52は、各ビア導体48を介して、コア基板42の表
面43に形成された平坦な配線層56と導通する。かか
る配線層56は、グランド層または電源層として用いら
れる。また、配線層56は、各スルーホール導体46の
上端とも接続されている。尚、電子部品50がチップコ
ンデンサの場合、電極52は、電源電極およびグランド
電極となり、このうち電源電位のものは配線層のうち電
源層に、また、接地電位のものはグランド層に、それぞ
れ接続される。一方、電子部品50が抵抗、フィルタな
どの場合、電極52は信号電極となる。更に、電子部品
50がインダクタの場合、電極52は、電源電極および
グランド電極、あるいは、電源電極、グランド電極、ま
たは信号電極となる。
The electronic component 50 mounted in the recess 55 by being connected to the electronic component pad 54 via solder has a Cu electrode 52 protruding only at the upper end thereof. It is similar. As shown in FIG. 3A, the core substrate 42 which is the ceiling surface (bottom surface) of the concave portion 55
A plurality of via conductors 48 and a filling resin 49 penetrating the thin portion are formed in the thin portion. The electrode 52 of each electronic component 50 is electrically connected to the flat wiring layer 56 formed on the surface 43 of the core substrate 42 via each via conductor 48. Such a wiring layer 56 is used as a ground layer or a power supply layer. The wiring layer 56 is also connected to the upper end of each through-hole conductor 46. When the electronic component 50 is a chip capacitor, the electrode 52 serves as a power supply electrode and a ground electrode. Of these, a power supply potential is connected to the power supply layer of the wiring layer, and a ground potential is connected to the ground layer. Is done. On the other hand, when the electronic component 50 is a resistor, a filter, or the like, the electrode 52 becomes a signal electrode. Further, when the electronic component 50 is an inductor, the electrode 52 is a power electrode and a ground electrode, or a power electrode, a ground electrode, or a signal electrode.

【0029】また、コア基板42の表面43の上方に
は、図3(A)に示すように、エポキシ樹脂からなる絶縁
層58,62と、Cu製の配線層64とが交互に積層さ
れ、絶縁層58には配線層56,64間を接続するビア
導体(フィルドビア)60が形成されている。最上層の配
線層64における所定の位置には、すぐ上の絶縁層(ソ
ルダーレジスト層)62を貫通し且つ第1主面66より
も高く突出する複数のフリップチップバンプ(IC接続
端子、即ち、IC電源接続端子およびICグランド接続
端子、あるいはIC信号接続端子)65が形成されてい
る。これらのバンプ65は、第1主面66のICチップ
搭載エリア69内に位置し且つこのエリア69に搭載さ
れるICチップ68の接続端子67と個別に接続され
る。尚、配線層56,64、絶縁層58,62、および
ビア導体60は、ビルドアップ層を形成する。
As shown in FIG. 3A, insulating layers 58 and 62 made of epoxy resin and a wiring layer 64 made of Cu are alternately laminated above the surface 43 of the core substrate 42. Via conductors (filled vias) 60 for connecting the wiring layers 56 and 64 are formed in the insulating layer 58. At a predetermined position in the uppermost wiring layer 64, a plurality of flip chip bumps (IC connection terminals, ie, IC connection terminals, that penetrate through the insulating layer (solder resist layer) 62 immediately above and protrude higher than the first main surface 66. An IC power connection terminal and an IC ground connection terminal, or an IC signal connection terminal) 65 are formed. These bumps 65 are located in an IC chip mounting area 69 on the first main surface 66 and are individually connected to connection terminals 67 of an IC chip 68 mounted in this area 69. Note that the wiring layers 56 and 64, the insulating layers 58 and 62, and the via conductor 60 form a build-up layer.

【0030】更に、コア基板42の裏面44の下方に
は、図3(A)に示すように、上記同様の樹脂からなる絶
縁層59および配線層57が積層される。但し、絶縁層
59や配線層57は、凹部55下方の位置には、形成さ
れない。絶縁層(ソルダーレジスト層)59に設けられた
開口孔61内には、上記配線層57の一部が露出し、表
面にNiおよびAuメッキ膜を被覆された接続端子63
が形成されている。これらの接続端子63も、配線基板
40自体が搭載される図示しないマザーボードなどのプ
リント基板との接続に用いられる。尚、コア基板42を
挟んだ配線層56,57は、スルーホール導体46,4
6を介して、互いに接続されている。また、接続端子6
3には、銅系または鉄系合金からなるピンを図示しない
ハンダ付けにより接続しても良い。
Further, below the back surface 44 of the core substrate 42, as shown in FIG. 3A, an insulating layer 59 and a wiring layer 57 made of the same resin as described above are laminated. However, the insulating layer 59 and the wiring layer 57 are not formed below the concave portion 55. In the opening 61 provided in the insulating layer (solder resist layer) 59, a part of the wiring layer 57 is exposed, and the connection terminal 63 whose surface is coated with a Ni and Au plating film is provided.
Are formed. These connection terminals 63 are also used for connection to a printed board such as a motherboard (not shown) on which the wiring board 40 itself is mounted. The wiring layers 56 and 57 sandwiching the core substrate 42 are connected to the through-hole conductors 46 and 4.
6 are connected to each other. Also, connection terminal 6
A pin made of a copper-based or iron-based alloy may be connected to 3 by soldering (not shown).

【0031】ところで、配線基板40においても、図3
(B)に示すように、ICチップ搭載エリア69は、前記
各電子部品50の各電極52の外側辺に倣った図3(B)
中の破線で示す電子部品実装エリア51よりも僅かに内
側に位置している。しかも、各電極52と対応する最寄
りのフリップチップバンプ(IC接続端子)65との距離
は、全て1mm以下に設定されている。このため、各電
子部品50とICチップ68とは、何れの電極52とこ
れに対し最寄りのバンプ67との間における接続配線
(配線層64など)により導通されていても、各接続配線
のインダクタンスを低く抑えることができる。
By the way, also in the wiring board 40, FIG.
As shown in FIG. 3B, the IC chip mounting area 69 follows the outer side of each electrode 52 of each electronic component 50 in FIG.
It is located slightly inside the electronic component mounting area 51 indicated by the broken line inside. In addition, the distance between each electrode 52 and the corresponding flip-chip bump (IC connection terminal) 65 is all set to 1 mm or less. Therefore, each of the electronic components 50 and the IC chip 68 is connected to any one of the electrodes 52 and the bump 67 closest thereto.
The inductance of each connection wiring can be kept low even when the connection is made by the wiring layer 64 or the like.

【0032】従って、配線基板40によれば、コア基板
42の凹部55内に実装した各電子部品50と第1主面
66上に搭載したICチップ68とを、確実且つ安定し
た状態で導通させることができる。しかも、ICチップ
68は、表面43側の配線層64,56などおよび裏面
44側の配線層57などを介して接続端子63とも導通
されるため、これらを通じて前述したマザーボードとの
導通も容易且つ安定して取り得る。尚、フリップチップ
バンプ(IC接続端子)65と最寄りの電極52との距離
が1mm以下であれば、図3(B)に示したICチップ搭
載エリア69と電子部品実装エリア51とは、互いに同
一の重複するエリアとしたり、あるいは、前者が後者の
外側に位置していても良い。
Therefore, according to the wiring board 40, the electronic components 50 mounted in the recesses 55 of the core substrate 42 and the IC chip 68 mounted on the first main surface 66 are conducted in a reliable and stable state. be able to. Moreover, since the IC chip 68 is also electrically connected to the connection terminals 63 via the wiring layers 64 and 56 on the front surface 43 and the wiring layer 57 on the rear surface 44, the conduction with the motherboard described above is easy and stable. I can take it. If the distance between the flip chip bump (IC connection terminal) 65 and the nearest electrode 52 is 1 mm or less, the IC chip mounting area 69 and the electronic component mounting area 51 shown in FIG. Or the former may be located outside the latter.

【0033】本発明は、以上に説明した各形態に限定さ
れるものではない。例えば、前記凹部16,55内など
に実装する電子部品は、1つのみでも良い。逆に、多数
のコア基板2,3,42を包含するパネル内における製
品単位1個の配線基板1,40内に複数の凹部16,5
5を形成しても良い。また、複数のチップ状電子部品を
互いの側面間で予め接着したユニットとし、これを前記
凹部16,55内に挿入し実装することもできる。更
に、チップ状電子部品には、前記チップコンデンサ10
などの他、チップ状にしたインダクタ、抵抗、フィルタ
などの受動部品や、トランジスタ、メモリ、ローノイズ
アンプ(LNA)などの能動部品も含まれると共に、SA
Wフィルタ、LCフィルタ、アンテナスイッチモジュー
ル、カプラ、ダイプレクサなどや、互いに異種の電子部
品同士を、同じ凹部内に併せて実装することも可能であ
る。
The present invention is not limited to the embodiments described above. For example, only one electronic component may be mounted in the recesses 16, 55 or the like. Conversely, a plurality of recesses 16, 5 are provided in one wiring board 1, 40 per product unit in a panel including a large number of core boards 2, 3, 42.
5 may be formed. Alternatively, a plurality of chip-shaped electronic components may be a unit in which the side surfaces thereof are bonded in advance, and these may be inserted into the recesses 16 and 55 and mounted. Further, the chip-type electronic component includes the chip capacitor 10.
In addition to passive components such as chip-shaped inductors, resistors, and filters, active components such as transistors, memories, and low-noise amplifiers (LNAs),
It is also possible to mount W filters, LC filters, antenna switch modules, couplers, diplexers, and other electronic components of different types together in the same recess.

【0034】また、ICチップは、第1主面に搭載する
前記各形態に限らず、前記コア基板2,3の表面および
裏面に形成したビルドアップ層39中に設けた空隙内に
搭載しても良く、この場合、前記IC接続端子はかかる
空隙の底面に形成される。更に、コア基板2などの材質
は、前記ガラス−エポキシ樹脂系の複合材料の他、同様
の耐熱性、機械強度、可撓性、加工容易性などを有する
ガラス織布や、ガラス織布などのガラス繊維とエポキシ
樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂との
複合材料であるガラス繊維−樹脂系の複合材料を用いて
も良い。あるいは、ポリイミド繊維などの有機繊維と樹
脂との複合材料や、連続気孔を有するPTFEなど3次
元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を
含浸させた樹脂−樹脂系の複合材料などを用いることも
可能である。更には、アルミナ、ガラスセラミック、低
温焼成セラミック、窒化珪素、ジルコニウム、またはこ
れらの混合材のセラミックを適用することも可能であ
る。また、前記配線層28,56などの材質は、前記C
uの他、Ni、Ni−Au、Au、Ag、Ag−Pd、
Ag−Pt、Mo、またはWなどにしても良く、あるい
は、上記各金属のメッキ膜を用いず、導電性樹脂を塗布
するなどの方法によって形成することも可能である。更
に、前記ビア導体24などは、ビアホール内を埋め尽く
す前記フィルドビアの形態に限らず、ビアホールに倣っ
た円錐形状の形態としても良い。
Further, the IC chip is not limited to the above-described embodiments mounted on the first main surface, but may be mounted in a gap provided in a build-up layer 39 formed on the front and back surfaces of the core substrates 2 and 3. In this case, the IC connection terminal is formed on the bottom surface of the gap. Further, the material of the core substrate 2 or the like may be a glass woven fabric having the same heat resistance, mechanical strength, flexibility, and ease of processing, or the like, in addition to the glass-epoxy resin composite material. A glass fiber-resin composite material that is a composite material of glass fiber and a resin such as an epoxy resin, a polyimide resin, or a BT resin may be used. Alternatively, a composite material of an organic fiber and a resin such as a polyimide fiber, or a resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluororesin having a three-dimensional network structure such as PTFE having continuous pores is used. It is also possible. Further, it is also possible to use alumina, glass ceramic, low-temperature fired ceramic, silicon nitride, zirconium, or a ceramic of a mixture thereof. The material of the wiring layers 28 and 56 is the same as that of the C layer.
u, Ni, Ni-Au, Au, Ag, Ag-Pd,
It may be made of Ag-Pt, Mo, W, or the like, or may be formed by a method of applying a conductive resin without using the above-mentioned metal plating film. Further, the via conductor 24 and the like are not limited to the form of the filled via filling up the inside of the via hole, and may have a conical form following the via hole.

【0035】また、絶縁層22,58などの材質は、前
記エポキシ樹脂を主成分とするものの他、同様の耐熱
性、パターン成形性などを有するポリイミド樹脂、BT
樹脂、PPE樹脂、あるいは、連続気孔を有するPTF
Eなど3次元網目構造のフッ素系樹脂にエポキシ樹脂な
どの樹脂を含浸させた樹脂−樹脂系の複合材料などを用
いることもできる。且つ、絶縁層の形成には、液状の樹
脂をロールコータにより塗布する方法の他、絶縁性のフ
ィルムを熱圧着したり、あるいは、アルミナ、ガラスセ
ラミック、低温焼成セラミック、窒化珪素、ジルコニウ
ム、またはこれらを混合したグリーンシートを焼成する
方法を用いることもできる。更に、配線基板1,40の
第1主面30,66上などに搭載されるICチップ3
6,68とのIC接続端子には、前記フリップチップバ
ンプ32,65の他に、フリップチップパッド、ワイヤ
ボンディングパッド、あるいはTAB接続用パッドを形
成したものなどを用いても良い。また、前記電子部品の
コンデンサ10,50では、BaTiOを主成分とす
る高誘電体セラミックを用いたが、PbTiO,Pb
ZrO,TiO,SrTiO,CaTiO,M
gTiO,KNbO,NaTiO,KTaO
PbTaO,(Na1/2Bi1/2)TiO,Pb
(Mg1/2 /2)O,(K1/2Bi1/2)Ti
などを主成分とするものを用いても良い。
The materials of the insulating layers 22 and 58 are, for example, polyimide resin having similar heat resistance and pattern moldability, BT, in addition to the aforementioned epoxy resin as a main component.
Resin, PPE resin, or PTF having continuous pores
A resin-resin-based composite material in which a resin such as an epoxy resin is impregnated with a fluorine-based resin having a three-dimensional network structure such as E can also be used. In addition, in order to form the insulating layer, in addition to a method of applying a liquid resin by a roll coater, an insulating film is thermocompression-bonded, or alumina, glass ceramic, low-temperature fired ceramic, silicon nitride, zirconium, or Can be used. Further, an IC chip 3 mounted on the first main surfaces 30, 66 of the wiring boards 1, 40, etc.
For the IC connection terminals 6 and 68, in addition to the flip chip bumps 32 and 65, a flip chip pad, a wire bonding pad, a terminal formed with a TAB connection pad, or the like may be used. Although the capacitors 10 and 50 of the electronic components are made of a high dielectric ceramic containing BaTiO 3 as a main component, PbTiO 3 and Pb
ZrO 3 , TiO 2 , SrTiO 3 , CaTiO 3 , M
gTiO 3 , KNbO 3 , NaTiO 3 , KTaO 3 ,
PbTaO 3 , (Na 1/2 Bi 1/2 ) TiO 3 , Pb
(Mg 1/2 W 1/2) O 3, (K 1/2 Bi 1/2) Ti
A material containing O 3 or the like as a main component may be used.

【0036】更に、電子部品のコンデンサ10,50に
おける電極12などの材質は、Cuを主成分としたが、
電子部品との適合性を有するPt,Ag,Ag−Pt,
Ag−Pd,Pd,Au,Niなどを用いることができ
る。加えて、前記電子部品のコンデンサ10などは、高
誘電体セラミックを主成分とする誘電体層やAg−Pd
等からなる電極層と、樹脂やCuメッキ、Niメッキ等
からなるビア導体や配線層と、を複合させたコンデンサ
としても良い。尚、前記配線基板1,40の第1主面3
0,66上などにおいて複数のICチップ搭載エリア3
4,68を形成し、複数のICチップ36,68を各搭
載エリア34,69に個別に搭載することも可能であ
る。
Further, the material of the electrodes 12 and the like in the capacitors 10 and 50 of the electronic component is mainly composed of Cu.
Pt, Ag, Ag-Pt, compatible with electronic components
Ag-Pd, Pd, Au, Ni and the like can be used. In addition, the capacitor 10 or the like of the electronic component may include a dielectric layer mainly composed of a high dielectric ceramic or Ag-Pd.
And the like, and a via conductor and a wiring layer made of resin, Cu plating, Ni plating or the like may be combined to form a capacitor. The first main surface 3 of the wiring boards 1 and 40
A plurality of IC chip mounting areas 3 on 0, 66, etc.
4, 68, and a plurality of IC chips 36, 68 can be individually mounted in the mounting areas 34, 69.

【0037】[0037]

【発明の効果】以上に説明した本発明の配線基板(請求
項1)によれば、実装した電子部品の電極と表面などに
形成したIC接続端子との距離が1mm以下であるた
め、両者間の接続配線における(ループ)インダクタンス
を低減できる。このため、かかる接続配線における電気
的特性を良好にすることができる。従って、電子部品と
ICチップとの導通を確実且つ安定して取ることがで
き、且つ両者の機能およびその間に介在し得る配線層の
機能をも十分発揮させることができる。また、請求項2
の配線基板によれば、上記電極とIC接続端子とを接続
する接続配線を、常に最短にすることが容易となる。従
って、上記電極とIC接続端子間の接続配線におけるイ
ンダクタンスを、一層確実に低減することができる。
According to the wiring board of the present invention described above, the distance between the electrode of the mounted electronic component and the IC connection terminal formed on the surface or the like is 1 mm or less. (Loop) inductance in the connection wiring can be reduced. Therefore, the electrical characteristics of the connection wiring can be improved. Therefore, conduction between the electronic component and the IC chip can be reliably and stably achieved, and the functions of both and the function of the wiring layer interposed therebetween can be sufficiently exhibited. Claim 2
According to this wiring board, it is easy to always minimize the connection wiring for connecting the electrode and the IC connection terminal. Therefore, the inductance in the connection wiring between the electrode and the IC connection terminal can be reduced more reliably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は本発明の配線基板における要部を示す断
面図、(B)は(A)の配線基板における2つのエリアの位
置関係などを示す概略平面図。
FIG. 1A is a cross-sectional view showing a main part of a wiring board of the present invention, and FIG. 1B is a schematic plan view showing a positional relationship between two areas in the wiring board of FIG.

【図2】(A),(B)は実施例または比較例の配線基板に
おける電子部品の電極とICチップ搭載エリアの位置関
係などを示す概略平面図、(C)は(A),(B)中の各位置
におけるインダクタンスなどを示すグラフ。
FIGS. 2A and 2B are schematic plan views showing a positional relationship between electrodes of an electronic component and an IC chip mounting area on a wiring board of an example or a comparative example, and FIGS. Graphs showing the inductance and the like at each position in parentheses.

【図3】(A)は異なる形態の配線基板における要部を示
す断面図、(B)は(A)の配線基板における2つのエリア
の位置関係などを示す概略平面図。
3A is a cross-sectional view illustrating a main part of a wiring board of a different form, and FIG. 3B is a schematic plan view illustrating a positional relationship between two areas in the wiring board of FIG.

【図4】(A)は従来の配線基板における要部を示す断面
図、(B)は(A)の配線基板における2つのエリアの位置
関係などを示す概略平面図。
4A is a cross-sectional view illustrating a main part of a conventional wiring board, and FIG. 4B is a schematic plan view illustrating a positional relationship between two areas in the wiring board of FIG.

【符号の説明】[Explanation of symbols]

1,40…………………配線基板 10,50………………電子部品 11,51………………電子部品実装エリア 12,52………………電極 32,65………………フリップチップバンプ(IC接
続端子) 20,28,56,64…配線層(接続配線) 34,69………………ICチップ搭載エリア 36,68………………ICチップ 38,67………………ICチップの端子
1,40 Wiring board 10,50 ... Electronic component 11,51 ... Electronic component mounting area 12,52 ... Electrode 32,65 ...... Flip chip bumps (IC connection terminals) 20, 28, 56, 64 Wiring layers (connection wiring) 34, 69 ... IC chip mounting area 36, 68 ... IC Chips 38, 67 ... IC chip terminals

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01L 23/12 B (72)発明者 小川 幸樹 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 小寺 英司 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (72)発明者 杉本 康宏 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E336 AA11 AA12 AA16 BC26 CC32 CC51 CC55 CC58 GG11 5E338 AA02 AA03 BB19 BB75 CC01 CC04 CC06 CD11 CD33 EE14 5E346 AA06 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB07 BB16 HH06 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05K 3/46 H01L 23/12 B (72) Inventor Yuki Ogawa 14-18 Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi Japan Special Ceramics Co., Ltd. (72) Inventor Eiji Kodera 14-18 Takatsuji-cho, Mizuho-ku, Nagoya City, Aichi Prefecture Japan Special Ceramics Co., Ltd. (72) Inventor Yasuhiro Sugimoto 14-18, Takatsuji-cho, Mizuho-ku, Nagoya City, Aichi Prefecture F-term (Reference) in Japan Special Ceramics Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】電子部品を実装し且つICチップを搭載し
た配線基板であって、 上記ICチップの端子と接続するためのIC接続端子
と、 上記電子部品の電極および上記IC接続端子を接続する
接続配線と、を備え、 上記接続配線のうち、上記電極とIC接続端子との距離
が1mm以下である、 ことを特徴とする配線基板。
1. A wiring board on which an electronic component is mounted and on which an IC chip is mounted, wherein an IC connection terminal for connecting to a terminal of the IC chip is connected to an electrode of the electronic component and the IC connection terminal. A connection wiring, wherein a distance between the electrode and the IC connection terminal in the connection wiring is 1 mm or less.
【請求項2】前記ICチップの端子の搭載位置を前記配
線基板の厚さ方向に投影してなるICチップ搭載エリア
と、前記電子部品の実装位置である電子部品実装エリア
とが、平面視において同一のエリアであるか、または、
上記ICチップ搭載エリアが上記電子部品実装エリアの
内側に位置している、 ことを特徴とする請求項1に記載の配線基板。
2. An IC chip mounting area formed by projecting a mounting position of a terminal of the IC chip in a thickness direction of the wiring board, and an electronic component mounting area, which is a mounting position of the electronic component, in plan view. In the same area, or
The wiring board according to claim 1, wherein the IC chip mounting area is located inside the electronic component mounting area.
JP2001147045A 2000-05-17 2001-05-16 Wiring board Withdrawn JP2002043500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001147045A JP2002043500A (en) 2000-05-17 2001-05-16 Wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000145434 2000-05-17
JP2000-145434 2000-05-17
JP2001147045A JP2002043500A (en) 2000-05-17 2001-05-16 Wiring board

Publications (1)

Publication Number Publication Date
JP2002043500A true JP2002043500A (en) 2002-02-08

Family

ID=26592068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001147045A Withdrawn JP2002043500A (en) 2000-05-17 2001-05-16 Wiring board

Country Status (1)

Country Link
JP (1) JP2002043500A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012266A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package substrate with back side, cavity mounted capacitors and method of fabrication therefor
JP2004200159A (en) * 2002-12-05 2004-07-15 Midtronics Inc Battery test module
WO2008076661A2 (en) * 2006-12-14 2008-06-26 Intel Corporation Ceramic package substrate with recessed device
US7935891B2 (en) 2003-05-23 2011-05-03 Fujitsu Limited Wiring board manufacturing method
CN104851841A (en) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 Semiconductor package including an embedded surface mount device and method of forming the same
TWI641095B (en) * 2017-08-30 2018-11-11 欣興電子股份有限公司 Structure and manufacture method of heat dissipation substrate, and package structure and method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012266A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package substrate with back side, cavity mounted capacitors and method of fabrication therefor
JP2004200159A (en) * 2002-12-05 2004-07-15 Midtronics Inc Battery test module
US7935891B2 (en) 2003-05-23 2011-05-03 Fujitsu Limited Wiring board manufacturing method
WO2008076661A2 (en) * 2006-12-14 2008-06-26 Intel Corporation Ceramic package substrate with recessed device
WO2008076661A3 (en) * 2006-12-14 2011-06-23 Intel Corporation Ceramic package substrate with recessed device
US8264846B2 (en) 2006-12-14 2012-09-11 Intel Corporation Ceramic package substrate with recessed device
CN104851841A (en) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 Semiconductor package including an embedded surface mount device and method of forming the same
TWI641095B (en) * 2017-08-30 2018-11-11 欣興電子股份有限公司 Structure and manufacture method of heat dissipation substrate, and package structure and method thereof
US10497847B2 (en) 2017-08-30 2019-12-03 Unimicron Technology Corp. Structure and manufacturing method of heat dissipation substrate and package structure and method thereof

Similar Documents

Publication Publication Date Title
US6961230B2 (en) Capacitor, capacitor equipped semiconductor device assembly, capacitor equipped circuit substrate assembly and electronic unit including semiconductor device, capacitor and circuit substrate
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
US7742314B2 (en) Wiring board and capacitor
JP3792445B2 (en) Wiring board with capacitor
JP4920335B2 (en) Capacitor built-in interposer, manufacturing method thereof, and electronic component device
JP5436963B2 (en) Wiring substrate and semiconductor device
US20080017407A1 (en) Interposer and electronic device using the same
JP2002290030A (en) Wiring board
JP2006196886A (en) Electric power core device and method for fabricating it
JP3640560B2 (en) Wiring board, core board with built-in capacitor, and manufacturing method thereof
JP2002016327A (en) Wiring board and its manufacturing method
KR100510316B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP4685979B2 (en) Wiring board
JP2002043500A (en) Wiring board
JP2002290031A (en) Wiring board and its manufacturing method
JP4851652B2 (en) Wiring board and manufacturing method thereof
JP2020088375A (en) Interposer and package structure comprising the same
JP2003142628A (en) Wiring board
JP2002043718A (en) Wiring board
JP2019179865A (en) Circuit board and method for manufacturing circuit board
JP2004241583A (en) Wiring board
JP2002171072A (en) Wiring board
JP2003229661A (en) Wiring board and its manufacturing method
JP2002084071A (en) Wiring board
JP2002171073A (en) Wiring board

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805