JPH11233902A - Ceramic board and manufacture thereof - Google Patents
Ceramic board and manufacture thereofInfo
- Publication number
- JPH11233902A JPH11233902A JP2843998A JP2843998A JPH11233902A JP H11233902 A JPH11233902 A JP H11233902A JP 2843998 A JP2843998 A JP 2843998A JP 2843998 A JP2843998 A JP 2843998A JP H11233902 A JPH11233902 A JP H11233902A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- roughened region
- conductor layer
- patterns
- conductive patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、セラミックス基板
およびその製造方法に関し、特に、基板表面に複数の導
体パターンを有するセラミックス基板およびその製造方
法に関する。The present invention relates to a ceramic substrate and a method of manufacturing the same, and more particularly, to a ceramic substrate having a plurality of conductor patterns on a substrate surface and a method of manufacturing the same.
【0002】[0002]
【従来の技術】近年、電子機器はますます高性能、小型
および高密度になってきており、これらに実装される半
導体装置は多ピンおよびマルチチップになりつつある。
これに伴い、LSIのボンディング法として、ワイヤボ
ンディング法、TAB(Tape Automated
Bonding)方式よりもフリップチップ方式が多
く採用されるようになってきている。フリップチップ方
式とはLSIの一方の面に形成されたパッド上にさらに
半田バンプを形成し、この半田バンプを基板側電極パッ
ドと接続する方法である。フリップチップ方式は、接
続長さを短縮でき、電気特性が良好となる、狭ピッチ
にしなくてもパッドを多く形成することができる、L
SI面積とパッケージ面積との比を大きくすることがで
きる、搭載厚さを薄くすることができる等の長所を有
している。2. Description of the Related Art In recent years, electronic devices have become more and more sophisticated, compact, and high-density, and semiconductor devices mounted on them have become multi-pin and multi-chip.
Along with this, wire bonding, TAB (Tape Automated) has been
The flip-chip method is more often used than the Bonding method. The flip chip method is a method in which a solder bump is further formed on a pad formed on one surface of an LSI, and the solder bump is connected to a substrate-side electrode pad. In the flip chip method, the connection length can be shortened, the electric characteristics can be improved, and many pads can be formed without using a narrow pitch.
It has such advantages that the ratio of the SI area to the package area can be increased and the mounting thickness can be reduced.
【0003】このような電子機器の高密度化に伴い、セ
ラミックス基板上に、線幅が100μm以下の微細配線
や直径が100μm以下の電極パッド等の導体パターン
を形成する技術が要求されるようになってきている。ま
た、半導体素子の動作周波数も高まり、高速動作時の伝
搬遅延を低減するため、導体配線の導電性を向上させる
必要が生じてきている。なお、セラミックス基板本体の
材質としては、機械的強度、電気的絶縁性等の基板特性
を満足し、製造コストが安価なアルミナが主に使用され
ている。With the increase in the density of such electronic devices, a technique for forming a conductor pattern such as a fine wiring having a line width of 100 μm or less or an electrode pad having a diameter of 100 μm or less on a ceramic substrate is required. It has become to. In addition, the operating frequency of semiconductor devices has been increasing, and it has become necessary to improve the conductivity of conductive wiring in order to reduce propagation delay during high-speed operation. In addition, as a material of the ceramic substrate main body, alumina which satisfies the substrate characteristics such as mechanical strength and electrical insulation and is inexpensive to manufacture is mainly used.
【0004】以下、セラミックス基板上に導体パターン
を形成する方法を説明する。従来より、セラミックス基
板上への導体パターンの形成方法は、薄膜法、厚膜法、
メッキ法等に大別される。薄膜法は、セラミックス基板
に蒸着、スパッタリング又はイオンプレーティング等に
より厚さ数μmオーダーの導体金属層を形成する方法で
ある。しかし、薄膜法により形成された導体パターンと
セラミックス基板本体との密着性が低い、工程数が他の
方法と比較して多い、薄膜形成装置が高価である等の問
題点がある。Hereinafter, a method for forming a conductor pattern on a ceramic substrate will be described. Conventionally, a method for forming a conductor pattern on a ceramic substrate has been a thin film method, a thick film method,
It is roughly divided into plating method and the like. The thin film method is a method of forming a conductive metal layer having a thickness on the order of several μm on a ceramic substrate by vapor deposition, sputtering, ion plating, or the like. However, there are problems that the adhesion between the conductor pattern formed by the thin film method and the ceramic substrate body is low, the number of steps is large as compared with other methods, and the thin film forming apparatus is expensive.
【0005】また厚膜法は、導体粒子を溶剤等の液状成
分を含有する有機ビヒクル中に分散させた導体ペースト
を用い、この導体ペーストをスキージにてメッシュスク
リーンより吐出させることでセラミックス基板本体に所
定パターンを印刷し、その後焼成することによりセラミ
ックス基板上に導体パターンを形成する方法である。厚
膜法では、セラミックス基板本体との充分な密着強度を
有する導体パターンを低コストで形成することができ
る。しかし、上記の導体ペーストをセラミックス基板本
体に印刷したとき、導体ペースト中の液状成分がセラミ
ックス基板本体の内部に吸収されないため、印刷された
導体ペースト中の液状成分が横方向に広がってにじみや
だれの現象が発生し、導体パターンの幅や導体パターン
間の距離が100μm以下のものを設計通り形成するこ
とが困難であるという問題点がある。The thick film method uses a conductive paste in which conductive particles are dispersed in an organic vehicle containing a liquid component such as a solvent, and discharges the conductive paste from a mesh screen with a squeegee onto a ceramic substrate body. In this method, a conductor pattern is formed on a ceramic substrate by printing a predetermined pattern and then firing the pattern. In the thick film method, a conductor pattern having sufficient adhesion strength to the ceramic substrate body can be formed at low cost. However, when the above-mentioned conductor paste is printed on the ceramic substrate body, the liquid component in the conductor paste is not absorbed into the inside of the ceramic substrate body, so that the printed liquid component in the conductor paste spreads in the horizontal direction and oozes. Occurs, and it is difficult to form a conductor pattern having a width or a distance between conductor patterns of 100 μm or less as designed.
【0006】またメッキ法は、溶液中で電気化学的手法
によりセラミックス基板に導体パターンを形成する方法
である。メッキ法では、フォトレジストを用いたフォト
リソグラフィーの手法が利用できることから、精度の高
い微細配線を形成できるという利点を有している。[0006] The plating method is a method of forming a conductor pattern on a ceramic substrate by an electrochemical method in a solution. The plating method has an advantage that a fine wiring with high precision can be formed since a photolithography method using a photoresist can be used.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記の
メッキ法においては、形成された導体パターンとセラミ
ックス基板本体との密着性が低いという問題点がある。
そこで、導体パターンとセラミックス基板本体との密着
性を高めるため、セラミックス基板本体の表面を粗化し
て粗化領域を形成し、この粗化領域上に無電解めっきに
より薄導体層を設けた後、この薄導体層上に電解めっき
により厚導体層を設け、その後ソフトエッチングやエッ
チングにより導体層を浸食することで、基板表面に導体
パターンを形成する方法が知られている。However, the above plating method has a problem that the adhesion between the formed conductor pattern and the ceramic substrate body is low.
Therefore, in order to improve the adhesion between the conductor pattern and the ceramic substrate body, the surface of the ceramic substrate body is roughened to form a roughened area, and a thin conductor layer is provided on the roughened area by electroless plating. There is known a method in which a thick conductor layer is provided on the thin conductor layer by electrolytic plating, and then the conductor layer is eroded by soft etching or etching to form a conductor pattern on the substrate surface.
【0008】上記の導体パターンの形成は、フォトレジ
ストを用いたフォトリソグラフィーを導入する方法とし
て、従来より、セミアディティブ法やサブトラクト法に
より行われる。セミアディティブ法は、セラミックス基
板本体の表面に粗化領域を形成し、この粗化領域上に無
電解めっきにより薄導体層を設け、この薄導体層上にフ
ォトレジスト層を形成した後、フォトリソグラフィーの
手法により上記のフォトレジスト層に導体パターン状に
凹部を形成し、この凹部の薄導体層上に電解めっきによ
り厚導体層を設け、フォトレジスト層を除去した後、ソ
フトエッチングにより薄導体層を浸食することで、基板
表面に導体パターンを形成する方法をとっている。セミ
アディティブ法により微細配線を精度よく形成すること
ができる。The formation of the above conductor pattern is conventionally performed by a semi-additive method or a subtractive method as a method for introducing photolithography using a photoresist. In the semi-additive method, a roughened region is formed on the surface of a ceramic substrate body, a thin conductor layer is provided on the roughened region by electroless plating, a photoresist layer is formed on the thin conductor layer, and then photolithography is performed. A concave portion is formed in the above-mentioned photoresist layer in the form of a conductor pattern by the above-mentioned method, a thick conductor layer is provided by electrolytic plating on the thin conductor layer of the concave portion, and the photoresist layer is removed. A method of forming a conductor pattern on the substrate surface by erosion is employed. Fine wiring can be accurately formed by the semi-additive method.
【0009】また、サブトラクト法は、セラミックス基
板本体の表面に粗化領域を形成し、この粗化領域上に無
電解めっきにより薄導体層を設け、この薄導体層上に電
解めっきにより厚導体層を設け、この厚導体層上にフォ
トレジスト層を形成した後、フォトリソグラフィーの手
法により上記のフォトレジスト層に導体パターンを形成
し、エッチングより薄導体層および厚導体層を浸食した
後、フォトレジスト層を除去することにより基板表面に
導体パターンを形成する方法をとっている。サブトラク
ト法により、微細配線の精度はセミアディティブ法より
劣るものの、工程数が比較的少なく、製造コストを比較
的安価なものとすることができる。In the subtract method, a roughened region is formed on the surface of a ceramic substrate body, a thin conductor layer is provided on the roughened region by electroless plating, and a thick conductor layer is formed on the thin conductor layer by electrolytic plating. After forming a photoresist layer on this thick conductor layer, a conductor pattern is formed on the above-mentioned photoresist layer by a photolithography method, and after etching the thin conductor layer and the thick conductor layer by etching, the photoresist is formed. In this method, a conductor pattern is formed on the substrate surface by removing the layer. Although the precision of the fine wiring is inferior to that of the semi-additive method by the subtract method, the number of steps is relatively small and the manufacturing cost can be relatively low.
【0010】ところが、形成した導体パターン間の距離
が100μm以下の微細なものとなると、粗化領域上に
無電解めっきにより薄導体層を設ける工程において粗化
領域内に侵入した導体粒子がソフトエッチングあるいは
エッチング工程において導体パターン間の粗化領域内に
残存し、導体パターン間の絶縁性が悪化するという問題
があった。However, when the distance between the formed conductor patterns is as fine as 100 μm or less, the conductive particles which have entered the roughened region in the step of providing a thin conductor layer by electroless plating on the roughened region are soft-etched. Alternatively, there is a problem in that it remains in a roughened region between conductor patterns in an etching step, and insulation between conductor patterns deteriorates.
【0011】本発明は、このような問題を解決するため
になされたものであり、基板表面にメッキ法により微細
な導体パターンを形成しても、導体パターン間の絶縁性
が良好なセラミックス基板を提供することを目的とす
る。The present invention has been made to solve such a problem, and a ceramic substrate having good insulation between the conductor patterns even if a fine conductor pattern is formed on the substrate surface by a plating method. The purpose is to provide.
【0012】[0012]
【課題を解決するための手段】本発明の請求項1記載の
セラミックス基板によると、基板表面に形成される複数
の導体パターンは、無電解めっきにより設けられる薄導
体層と、この薄導体層上に電解めっきにより設けられる
厚導体層とを有しており、セラミックス基板本体の導体
パターンとの界面に粗化領域が形成され、導体パターン
間の粗化領域に溝部が形成される。このため、粗化領域
上に無電解めっきにより薄導体層を設ける工程において
粗化領域内に侵入した導体粒子がソフトエッチングある
いはエッチング工程において導体パターン間の粗化領域
内に残存しても、導体パターン間の粗化領域に形成され
た溝部により、導体パターン間の絶縁性が悪化するのを
防止することができる。したがって、基板表面にメッキ
法により微細な導体パターンを形成しても、導体パター
ン間の絶縁性が良好なセラミックス基板を得ることがで
きる。According to the ceramic substrate according to the first aspect of the present invention, the plurality of conductor patterns formed on the substrate surface include a thin conductor layer provided by electroless plating and a thin conductor layer formed on the thin conductor layer. And a thick conductor layer provided by electrolytic plating, a roughened region is formed at the interface with the conductor pattern of the ceramic substrate body, and a groove is formed in the roughened region between the conductor patterns. For this reason, even if the conductive particles that have penetrated into the roughened region in the step of providing a thin conductor layer by electroless plating on the roughened region remain in the roughened region between the conductor patterns in the soft etching or etching process, The grooves formed in the roughened regions between the patterns can prevent the insulation between the conductor patterns from deteriorating. Therefore, even if a fine conductor pattern is formed on the substrate surface by plating, a ceramic substrate having good insulation between the conductor patterns can be obtained.
【0013】溝部の深さは、粗化領域の厚みと同等程度
の距離が好ましい。溝部の深さが深すぎると、セラミッ
クス基板本体の機械的強度が劣化する恐れがる。また、
溝部の深さが浅すぎると、導体パターン間の絶縁性の悪
化を防止する効果が小さくなる恐れがある。本発明の請
求項2記載のセラミックス基板によると、溝部は導体パ
ターン間の距離が100μm以下である粗化領域に形成
されるので、導体パターン間の絶縁性が悪化するのを確
実に防止することができる。したがって、基板表面にメ
ッキ法により微細な導体パターンを形成しても、導体パ
ターン間の絶縁性がさらに良好なセラミックス基板を得
ることができる。The depth of the groove is preferably a distance approximately equal to the thickness of the roughened region. If the depth of the groove is too deep, the mechanical strength of the ceramic substrate body may be deteriorated. Also,
If the depth of the groove is too shallow, the effect of preventing the deterioration of the insulation between the conductor patterns may be reduced. According to the ceramic substrate according to the second aspect of the present invention, since the groove is formed in the roughened region where the distance between the conductor patterns is 100 μm or less, it is possible to reliably prevent the insulation between the conductor patterns from deteriorating. Can be. Therefore, even if a fine conductor pattern is formed on the substrate surface by a plating method, a ceramic substrate having better insulation between the conductor patterns can be obtained.
【0014】本発明の請求項3記載のセラミックス基板
の製造方法によると、セラミックス基板本体の表面を粗
化して粗化領域を形成し、この粗化領域上に無電解めっ
きにより薄導体層を設け、この薄導体層上に電解めっき
により厚導体層を設け、薄導体層をソフトエッチングに
より浸食するか、または薄導体層および厚導体層をエッ
チングにより浸食することで、基板表面に複数の導体パ
ターンを形成し、導体パターン間の粗化領域に溝部を形
成する。このため、粗化領域上に無電解めっきにより薄
導体層を設ける工程において粗化領域内に侵入した導体
粒子がソフトエッチングあるいはエッチング工程におい
て導体パターン間の粗化領域内に残存しても、導体パタ
ーン間の粗化領域に溝部を形成することにより、導体パ
ターン間の絶縁性が悪化するのを防止することができ
る。したがって、基板表面にメッキ法により微細な導体
パターンを形成しても、導体パターン間の絶縁性が良好
なセラミックス基板を得ることができる。According to the method of manufacturing a ceramic substrate according to the third aspect of the present invention, the surface of the ceramic substrate body is roughened to form a roughened region, and a thin conductor layer is provided on the roughened region by electroless plating. By providing a thick conductor layer on the thin conductor layer by electrolytic plating and eroding the thin conductor layer by soft etching, or by eroding the thin conductor layer and the thick conductor layer by etching, a plurality of conductor patterns are formed on the substrate surface. Is formed, and a groove is formed in a roughened region between the conductor patterns. For this reason, even if the conductive particles that have penetrated into the roughened region in the step of providing a thin conductor layer by electroless plating on the roughened region remain in the roughened region between the conductor patterns in the soft etching or etching process, By forming the groove in the roughened region between the patterns, it is possible to prevent the insulation between the conductor patterns from being deteriorated. Therefore, even if a fine conductor pattern is formed on the substrate surface by plating, a ceramic substrate having good insulation between the conductor patterns can be obtained.
【0015】なお、形成された導体パターンの厚導体層
の酸化防止のため、ならびに導体パターンにはんだを接
合するときの厚導体層とはんだ層との反応による導体パ
ターンのセラミックス基板本体との密着性の低下を防止
し、厚導体層に対するはんだ濡れ性を確保するため、導
体パターン形成後に厚導体層の表面にNi、Au等のめ
っきを施してもよい。In addition, in order to prevent oxidation of the thick conductor layer of the formed conductor pattern and to make the conductor pattern adhere to the ceramic substrate body due to the reaction between the thick conductor layer and the solder layer when solder is joined to the conductor pattern. In order to prevent the deterioration of the thickness and to secure the solder wettability to the thick conductor layer, the surface of the thick conductor layer may be plated with Ni, Au, or the like after the formation of the conductor pattern.
【0016】また、上記の方法により基板表面に導体パ
ターンを形成するとき、薄導体層ならびに厚導体層を構
成する導体粒子として、例えばW、Mo、Ni、Au、
Ag、Ag/Pd合金、Cu等の金属が用いられる。基
板表面に微細な導体パターンを形成するため、薄導体層
ならびに厚導体層に使用する導体金属はなるべく電気抵
抗が低いものが好ましい。上記の金属の中で低抵抗の金
属として、Au、Ag、Cuが挙げられるが、Auは高
価であり、Agは湿潤雰囲気下でマイグレーションを起
こし易い等の問題点を有するので、これらの中ではCu
が最も好ましい。When a conductor pattern is formed on the substrate surface by the above method, the conductor particles constituting the thin conductor layer and the thick conductor layer include, for example, W, Mo, Ni, Au,
Metals such as Ag, Ag / Pd alloy, and Cu are used. In order to form a fine conductor pattern on the substrate surface, the conductor metal used for the thin conductor layer and the thick conductor layer preferably has as low an electric resistance as possible. Among the above metals, low resistance metals include Au, Ag, and Cu. However, Au is expensive, and Ag has problems such as easy migration in a humid atmosphere. Cu
Is most preferred.
【0017】導体パターンの形成方法としては、フォト
レジストを用いたフォトリソグラフィーの手法を応用し
た、セミアディティブ法やサブトラクト法を採用するこ
とができる。また、本発明にフォトリソグラフィーの手
法を用いる場合、使用するフォトレジストとしては、ア
ルカリ現像が可能なものであれば、ネガ型のものでも、
ポジ型のものでも使用することができる。As a method for forming the conductor pattern, a semi-additive method or a subtractive method using a photolithography technique using a photoresist can be employed. Further, when using the photolithography technique in the present invention, as the photoresist to be used, as long as it can be developed with alkali, even a negative type,
A positive type can also be used.
【0018】また、本発明に使用するセラミックス基板
は、配線基板として使用できるものであれば特に限定さ
れず、その具体例としては、例えばアルミナ基板、ムラ
イト基板、低温焼成のガラス基板、窒化アルミ基板等が
挙げられる。また、セラミックス基板の内部に配線等が
形成された基板であってもよい。本発明の請求項4記載
のセラミックス基板の製造方法によると、溝部は導体パ
ターン間の距離が100μm以下である粗化領域に形成
されるので、導体パターン間の絶縁性が悪化するのを確
実に防止することができる。したがって、基板表面にメ
ッキ法により微細な導体パターンを形成しても、導体パ
ターン間の絶縁性がさらに良好なセラミックス基板を得
ることができる。The ceramic substrate used in the present invention is not particularly limited as long as it can be used as a wiring substrate. Specific examples thereof include an alumina substrate, a mullite substrate, a low-temperature fired glass substrate, and an aluminum nitride substrate. And the like. Further, a substrate in which wiring and the like are formed inside a ceramic substrate may be used. According to the method of manufacturing a ceramic substrate according to claim 4 of the present invention, since the groove is formed in the roughened region where the distance between the conductor patterns is 100 μm or less, it is ensured that the insulation between the conductor patterns is deteriorated. Can be prevented. Therefore, even if a fine conductor pattern is formed on the substrate surface by a plating method, a ceramic substrate having better insulation between the conductor patterns can be obtained.
【0019】本発明の請求項5記載のセラミックス基板
の製造方法によると、溝部はレーザ光の照射により形成
されるので、例えばYAGレーザやエキシマレーザ等を
用いてレーザ光のスポット径を絞ることにより、所望の
導体パターン間の粗化領域を簡便に、かつ精度よく除去
することができる。したがって、基板表面にさらに微細
な導体パターンを形成しても、導体パターン間の絶縁性
が良好なセラミックス基板を得ることができる。According to the method of manufacturing a ceramic substrate according to the fifth aspect of the present invention, since the groove is formed by irradiating a laser beam, the spot diameter of the laser beam is reduced by using, for example, a YAG laser or an excimer laser. In addition, a roughened area between desired conductor patterns can be easily and accurately removed. Therefore, even if a finer conductor pattern is formed on the substrate surface, a ceramic substrate having good insulation between the conductor patterns can be obtained.
【0020】[0020]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。本発明をアルミナ製のセラミックス基
板に適用した一実施例について、図1〜図7を用いて説
明する。まず、アルミナ製のセラミックス基板本体の作
製方法について説明する。Embodiments of the present invention will be described below with reference to the drawings. One embodiment in which the present invention is applied to a ceramic substrate made of alumina will be described with reference to FIGS. First, a method for manufacturing a ceramic substrate body made of alumina will be described.
【0021】(1) アルミナ粉末にマグネシア、シリカ、
焼成タルク、炭酸カルシウム等の焼結助剤と、酸化チタ
ン、酸化クロム、酸化モリブデン等の着色剤とを少量加
えた粉体に、ジオキシルフタレート等の可塑剤、アクリ
ル樹脂等のバインダおよびトルエン、キシレン、アルコ
ール類等の溶剤を加え、十分に混練して粘度2000〜
40000cpsのスラリを作製し、ドクターブレード
法によって例えば1.0mm厚のアルミナ製のグリーン
シートを形成し、このアルミナグリーンシートを空気中
で1500〜1600℃で焼成することにより、アルミ
ナ製のセラミックス基板本体が得られる。(1) Magnesia, silica,
Calcined talc, sintering aids such as calcium carbonate, and a powder obtained by adding a small amount of a coloring agent such as titanium oxide, chromium oxide, and molybdenum oxide, a plasticizer such as dioxyl phthalate, a binder such as an acrylic resin and toluene, Solvents such as xylene and alcohols are added and sufficiently kneaded to obtain a viscosity of 2000 to 2000.
A slurry of 40,000 cps is prepared, and a green sheet made of alumina having a thickness of, for example, 1.0 mm is formed by a doctor blade method, and the alumina green sheet is fired at 1500 to 1600 ° C. in air to obtain an alumina ceramic substrate body. Is obtained.
【0022】次に、上記の(1) で得られたアルミナ基板
本体上にめっき法により導体パターンを形成する方法に
ついて、セミアディティブ法を例として説明する。 (2) 図7に示すステップS1において、例えばHF(フ
ッ化水素)水溶液等を用いて、アルミナ基板本体の表面
層のガラス成分を溶解してアルミナ基板本体の表面を粗
化し、アルミナ基板本体に粗化領域を形成する。Next, a method for forming a conductive pattern on the alumina substrate body obtained in the above (1) by plating will be described by taking a semi-additive method as an example. (2) In step S1 shown in FIG. 7, the surface of the alumina substrate body is roughened by dissolving the glass component of the surface layer of the alumina substrate body using, for example, an HF (hydrogen fluoride) aqueous solution or the like. A roughened region is formed.
【0023】(3) 図7に示すステップS2において、図
2に示すように、アルミナ基板本体10の粗化領域11
上に例えば無電解CuめっきによりCuの薄導体層21
を設ける。 (4) 図7に示すステップS3において、例えばポジ型フ
ォトレジストを用いてフォトリソグラフィーの手法によ
り、所望のパターン形状に紫外線が露光されるように設
計されたフォトマスクを介して紫外線を照射し、その後
現像処理を施すことにより、図3に示すように、Cuの
薄導体層21上に所望のパターン形状に凹部31を有す
るポジ型フォトレジスト層30を形成する。上記の方法
により、ポジ型フォトレジストに直径および隣合う互い
の間隔が約20μm程度以上の凹部31を有するポジ型
フォトレジスト層30を形成することができる。また、
ポジ型フォトレジストに例えばYAGレーザやエキシマ
レーザ等を用いてレーザ光を照射することにより、ポジ
型フォトレジストに直径および隣合う互いの間隔が約1
0μm程度以上の凹部を有するポジ型フォトレジスト層
を形成することができる。(3) In step S2 shown in FIG. 7, as shown in FIG.
A Cu thin conductor layer 21 is formed thereon by, for example, electroless Cu plating.
Is provided. (4) In step S3 shown in FIG. 7, for example, by applying a photolithography technique using a positive type photoresist, ultraviolet rays are irradiated through a photomask designed to be exposed to a desired pattern shape, Thereafter, by performing a development process, a positive photoresist layer 30 having a concave portion 31 in a desired pattern shape is formed on the Cu thin conductor layer 21 as shown in FIG. By the above method, a positive photoresist layer 30 having a concave portion 31 having a diameter and an interval between adjacent ones of about 20 μm or more can be formed on the positive photoresist. Also,
By irradiating the positive photoresist with a laser beam using, for example, a YAG laser or an excimer laser, the diameter of the positive photoresist and the distance between adjacent ones are reduced to about one.
A positive photoresist layer having a recess of about 0 μm or more can be formed.
【0024】(5) 図7に示すステップS4において、図
4に示すように、凹部31内のCuの薄導体層21上に
例えば電解CuめっきによりCuの厚導体層22を設け
る。 (6) 図7に示すステップS5において、図5に示すよう
に、例えばNaOH(水酸化ナトリウム)やKOH(水
酸化カリウム)等のアルカリ金属の水酸化物を使用した
アルカリ性水溶液を用いてフォトレジスト層を溶解し、
消失させる。(5) In step S4 shown in FIG. 7, a Cu thick conductor layer 22 is provided on the Cu thin conductor layer 21 in the recess 31 by, for example, electrolytic Cu plating, as shown in FIG. (6) In step S5 shown in FIG. 7, as shown in FIG. 5, a photoresist is formed using an alkaline aqueous solution using an alkali metal hydroxide such as NaOH (sodium hydroxide) or KOH (potassium hydroxide). Dissolve the layers,
Make it disappear.
【0025】(7) 図7に示すステップS6において、図
6に示すように、ソフトエッチングにより薄導体層21
を浸食することで、アルミナ基板本体10の粗化領域1
1上に薄導体層21および厚導体層22を有する複数の
Cuの導体パターン20を形成する。 (8) 図7に示すステップS7において、図1に示すよう
に、例えばYAGレーザを用いて薄導体層21および厚
導体層22を有する導体パターン20間の粗化領域11
にレーザ光を照射することにより、溝部12を形成す
る。溝部12の深さは、粗化領域11の厚みと同等程度
が好ましい。(7) In step S6 shown in FIG. 7, as shown in FIG. 6, the thin conductor layer 21 is formed by soft etching.
Erosion, the roughened region 1 of the alumina substrate body 10
A plurality of Cu conductor patterns 20 each having a thin conductor layer 21 and a thick conductor layer 22 are formed on the substrate 1. (8) In step S7 shown in FIG. 7, as shown in FIG. 1, for example, using a YAG laser, the roughened region 11 between the conductor patterns 20 having the thin conductor layer 21 and the thick conductor layer 22 is used.
The groove 12 is formed by irradiating the substrate with a laser beam. The depth of the groove 12 is preferably approximately the same as the thickness of the roughened region 11.
【0026】上記の(2) 〜(8) の工程により、図1に示
すように、基板表面に無電解めっきにより設けられる薄
導体層21、およびこの薄導体層21上に電解めっきに
より設けられる厚導体層22を有する複数の導体パター
ン20と、導体パターン20との界面に形成される粗化
領域11、および導体パターン20間の粗化領域11に
形成される溝部12を有するアルミナ基板本体10とを
備えるアルミナ基板100を得ることができる。ここで
溝部12は、後述する実験結果から証明されるように、
導体パターン20間の距離が100μm以下である粗化
領域11に形成されていることが重要である。By the above steps (2) to (8), as shown in FIG. 1, the thin conductor layer 21 provided on the substrate surface by electroless plating, and the thin conductor layer 21 provided on the thin conductor layer 21 by electrolytic plating. Alumina substrate body 10 having a plurality of conductor patterns 20 having thick conductor layers 22, a roughened region 11 formed at an interface with conductor pattern 20, and a groove 12 formed in roughened region 11 between conductor patterns 20 Can be obtained. Here, the groove 12 is, as evidenced by the experimental results described below,
It is important that the conductor pattern 20 is formed in the roughened region 11 having a distance of 100 μm or less.
【0027】最後に、導体パターンの厚導体層の表面に
Ni、Au等をめっきすることにより、アルミナ基板の
配線パターンの形成を完了する。次に、導体パターンの
幅および導体パターン間の距離を変えて、上記の(2) 〜
(8) の工程で作製したアルミナ基板の導体パターン間の
抵抗値を測定した実験結果について説明する。結果を表
1に示す。また、上記の(8) の工程におけるレーザ光の
照射条件を表2に示す。Finally, the wiring pattern on the alumina substrate is completed by plating Ni, Au, or the like on the surface of the thick conductor layer of the conductor pattern. Next, changing the width of the conductor pattern and the distance between the conductor patterns, the above (2) to
An experimental result of measuring a resistance value between the conductor patterns of the alumina substrate manufactured in the step (8) will be described. Table 1 shows the results. Table 2 shows the laser beam irradiation conditions in the above step (8).
【0028】[0028]
【表1】 [Table 1]
【0029】[0029]
【表2】 [Table 2]
【0030】表1に示すように、本実施例では、導体パ
ターンの幅および導体パターン間の距離が50μm以上
において、抵抗値が1010Ω以上であり、良好な絶縁性
を有するアルミナ基板を得ることができる。次に、導体
パターンの幅および導体パターン間の距離を変えて、本
実施例の(2) 〜(7) の工程と同様の工程によりアルミナ
基板の基板表面に複数の導体パターンを形成し、導体パ
ターン間の粗化領域に溝部を形成しない比較例につい
て、導体パターン間の抵抗値を測定した結果を表1に示
す。表1に示すように、比較例では、導体パターンの幅
および導体パターン間の距離が80μmにおいて抵抗値
が300kΩであり、導体パターンの幅および導体パタ
ーン間の距離が50μm以上において抵抗値が1Ωであ
る。したがって、比較例における導体パターンの幅およ
び導体パターン間の距離が80μm以下のアルミナ基板
では、実用に適さない絶縁抵抗であるといえる。As shown in Table 1, in this embodiment, when the width of the conductor pattern and the distance between the conductor patterns are 50 μm or more, the resistance value is 10 10 Ω or more, and an alumina substrate having good insulating properties is obtained. be able to. Next, by changing the width of the conductor pattern and the distance between the conductor patterns, a plurality of conductor patterns are formed on the substrate surface of the alumina substrate by the same steps as the steps (2) to (7) of this embodiment, and the conductors are formed. Table 1 shows the results of measuring the resistance value between the conductor patterns in the comparative example in which the groove was not formed in the roughened region between the patterns. As shown in Table 1, in the comparative example, the resistance value was 300 kΩ when the width of the conductor patterns and the distance between the conductor patterns were 80 μm, and 1 Ω when the width of the conductor patterns and the distance between the conductor patterns were 50 μm or more. is there. Therefore, it can be said that the insulation resistance of the alumina substrate having the width of the conductor pattern and the distance between the conductor patterns of 80 μm or less in the comparative example is not practically suitable.
【0031】以上のように、比較例においては、導体パ
ターン間の粗化領域に溝部を形成していないので、導体
パターン間の距離が80μm以下の微細な導体パターン
を形成した場合、無電解めっき工程において粗化領域内
に侵入した導体粒子がソフトエッチング工程において導
体パターン間の粗化領域内に残存し、導体パターン間の
絶縁性が悪化している。As described above, in the comparative example, since no groove is formed in the roughened region between the conductor patterns, when a fine conductor pattern having a distance between the conductor patterns of 80 μm or less is formed, electroless plating is performed. The conductor particles that have entered the roughened region in the process remain in the roughened region between the conductor patterns in the soft etching process, and the insulation between the conductor patterns is deteriorated.
【0032】一方、本実施例においては、導体パターン
間の距離が50μmと微細な導体パターンを形成した場
合において、無電解めっき工程において粗化領域内に侵
入した導体粒子が例えソフトエッチング工程において導
体パターン間の粗化領域内に残存しても、導体パターン
20間の粗化領域11に溝部12を形成することより、
導体パターン20間の絶縁性が悪化するのを防止するこ
とができる。したがって、基板表面にメッキ法により微
細な導体パターンを形成しても、導体パターン間の絶縁
性が良好なアルミナ基板を得ることができる。On the other hand, in the present embodiment, when a fine conductor pattern having a distance between conductor patterns of 50 μm is formed, the conductor particles that have entered the roughened region in the electroless plating step may become conductive in the soft etching step. By forming the groove 12 in the roughened area 11 between the conductor patterns 20 even if the groove 12 remains in the roughened area between the patterns,
It is possible to prevent the insulation between the conductor patterns 20 from deteriorating. Therefore, even if a fine conductor pattern is formed on the substrate surface by plating, an alumina substrate having good insulation between the conductor patterns can be obtained.
【0033】さらに本実施例においては、YAGレーザ
のレーザ光の照射により溝部12を形成するので、レー
ザ光のスポット径を絞ることにより、所望の導体パター
ン間の粗化領域を簡便に、かつ精度よく除去することが
できる。したがって、基板表面にさらに微細な導体パタ
ーンを形成しても、導体パターン間の絶縁性が良好なア
ルミナ基板を得ることができる。なお、レーザ光の照射
は、YAGレーザに限定されず、エキシマレーザ等の他
のレーザ光を用いてもよい。Further, in the present embodiment, since the groove 12 is formed by irradiating the laser beam of the YAG laser, the roughened area between the desired conductor patterns can be formed simply and accurately by narrowing the spot diameter of the laser beam. Can be removed well. Therefore, even if a finer conductive pattern is formed on the substrate surface, an alumina substrate having good insulation between the conductive patterns can be obtained. Note that the laser light irradiation is not limited to the YAG laser, and another laser light such as an excimer laser may be used.
【0034】本実施例においては、セミアディティブ法
によりアルミナ基板の基板表面に導体パターンを形成し
たが、本発明においては、サブトラクト法によりアルミ
ナ基板の基板表面に導体パターンを形成してもよい。ま
た本発明においては、導体粒子としてW、Mo、Ni、
Au、Ag、Ag/Pd合金等の金属を用いて薄導体層
ならびに厚導体層を設けて導体パターンを形成してもよ
い。In this embodiment, the conductor pattern is formed on the surface of the alumina substrate by the semi-additive method. However, in the present invention, the conductor pattern may be formed on the surface of the alumina substrate by the subtract method. Further, in the present invention, W, Mo, Ni,
A conductor pattern may be formed by providing a thin conductor layer and a thick conductor layer using a metal such as Au, Ag, and an Ag / Pd alloy.
【0035】本発明では、アルミナ基板に限らず、窒化
アルミ基板、ムライト基板、低温焼成のガラス基板等ど
のようなセラミックス基板に適用してもよい。また、内
部に配線等が形成された基板であってもよい。In the present invention, the present invention is not limited to the alumina substrate but may be applied to any ceramic substrate such as an aluminum nitride substrate, a mullite substrate, and a low-temperature fired glass substrate. Further, the substrate may have a wiring or the like formed therein.
【図1】本発明をアルミナ基板に適用した一実施例を示
す模式的断面図である。FIG. 1 is a schematic sectional view showing one embodiment in which the present invention is applied to an alumina substrate.
【図2】本発明の一実施例のアルミナ基板の製造方法を
説明するための模式的断面図である。FIG. 2 is a schematic cross-sectional view for explaining a method of manufacturing an alumina substrate according to one embodiment of the present invention.
【図3】本発明の一実施例のアルミナ基板の製造方法を
説明するための模式的断面図である。FIG. 3 is a schematic cross-sectional view for explaining a method for manufacturing an alumina substrate according to one embodiment of the present invention.
【図4】本発明の一実施例のアルミナ基板の製造方法を
説明するための模式的断面図である。FIG. 4 is a schematic cross-sectional view for explaining a method of manufacturing an alumina substrate according to one embodiment of the present invention.
【図5】本発明の一実施例のアルミナ基板の製造方法を
説明するための模式的断面図である。FIG. 5 is a schematic cross-sectional view for explaining a method of manufacturing an alumina substrate according to one embodiment of the present invention.
【図6】本発明の一実施例のアルミナ基板の製造方法を
説明するための模式的断面図である。FIG. 6 is a schematic cross-sectional view for explaining a method for manufacturing an alumina substrate according to one embodiment of the present invention.
【図7】本発明の一実施例のアルミナ基板の製造方法を
説明するためのフロー図である。FIG. 7 is a flowchart for explaining a method of manufacturing an alumina substrate according to one embodiment of the present invention.
10 アルミナ基板本体(セラミックス基板本体) 11 粗化領域 12 溝部 20 導体パターン 21 薄導体層 22 厚導体層 30 フォトレジスト層 31 凹部 100 アルミナ基板(セラミックス基板) DESCRIPTION OF SYMBOLS 10 Alumina substrate main body (ceramic substrate main body) 11 Roughened area 12 Groove part 20 Conductor pattern 21 Thin conductor layer 22 Thick conductor layer 30 Photoresist layer 31 Depression 100 Alumina substrate (ceramic substrate)
Claims (5)
る薄導体層、およびこの薄導体層上に電解めっきにより
設けられる厚導体層を有する複数の導体パターンと、 前記導体パターンとの界面に形成される粗化領域、およ
び前記導体パターン間の前記粗化領域に形成される溝部
を有するセラミックス基板本体と、 を備えることを特徴とするセラミックス基板。1. A plurality of conductor patterns each having a thin conductor layer provided on a substrate surface by electroless plating and a thick conductor layer provided on the thin conductor layer by electrolytic plating, and formed at an interface between the conductor patterns. A ceramic substrate body having a roughened region, and a groove formed in the roughened region between the conductor patterns.
が100μm以下である前記粗化領域に形成されること
を特徴とする請求項1記載のセラミックス基板。2. The ceramic substrate according to claim 1, wherein the groove is formed in the roughened region where a distance between the conductor patterns is 100 μm or less.
粗化領域を形成し、 この粗化領域上に無電解めっきにより薄導体層を設ける
工程と、 前記薄導体層上に電解めっきにより厚導体層を設ける工
程と、 前記薄導体層をソフトエッチングにより浸食するか、ま
たは前記薄導体層および前記厚導体層をエッチングによ
り浸食することで、基板表面に複数の導体パターンを形
成する工程と、 前記導体パターン間の前記粗化領域に溝部を形成する工
程と、 を含むことを特徴とするセラミックス基板の製造方法。3. A step of roughening the surface of the ceramic substrate body to form a roughened region, providing a thin conductor layer on the roughened region by electroless plating, and forming a thick conductor on the thin conductor layer by electrolytic plating. Providing a layer, and eroding the thin conductor layer by soft etching, or eroding the thin conductor layer and the thick conductor layer by etching, to form a plurality of conductor patterns on the substrate surface, Forming a groove in the roughened region between the conductive patterns.
が100μm以下である前記粗化領域に形成されること
を特徴とする請求項3記載のセラミックス基板の製造方
法。4. The method according to claim 3, wherein the groove is formed in the roughened region where a distance between the conductor patterns is 100 μm or less.
されることを特徴とする請求項3または4記載のセラミ
ックス基板の製造方法。5. The method according to claim 3, wherein the groove is formed by irradiating a laser beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2843998A JPH11233902A (en) | 1998-02-10 | 1998-02-10 | Ceramic board and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2843998A JPH11233902A (en) | 1998-02-10 | 1998-02-10 | Ceramic board and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11233902A true JPH11233902A (en) | 1999-08-27 |
Family
ID=12248715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2843998A Pending JPH11233902A (en) | 1998-02-10 | 1998-02-10 | Ceramic board and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11233902A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109686514A (en) * | 2018-12-24 | 2019-04-26 | 河北中瓷电子科技有限公司 | Ceramic insulator route coating method |
-
1998
- 1998-02-10 JP JP2843998A patent/JPH11233902A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109686514A (en) * | 2018-12-24 | 2019-04-26 | 河北中瓷电子科技有限公司 | Ceramic insulator route coating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9307637B2 (en) | Metallized via-holed ceramic substrate, and method for manufacture thereof | |
JP5431598B2 (en) | Metallized substrate, metal paste composition, and method for producing metallized substrate | |
KR20030097673A (en) | Method of plugging through-holes in silicon substrate | |
JP6840935B2 (en) | Wiring circuit board manufacturing method | |
JP2017143140A (en) | Method for manufacturing core substrate for wiring circuit board, method for manufacturing wiring circuit board, and method for manufacturing semiconductor device | |
JP2004119968A (en) | Thin-line circuit | |
JP2010171275A (en) | Multilayer ceramic board, electronic parts using the same, and manufacturing method of the same | |
JPH11233902A (en) | Ceramic board and manufacture thereof | |
JP5989879B2 (en) | Metallized ceramic via substrate and method for manufacturing the same | |
JP2008503885A (en) | Method for forming ceramic conductor board | |
EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
JP4264091B2 (en) | Wiring board manufacturing method | |
JPH0864934A (en) | Manufacture of printed wiring board | |
JPH0575255A (en) | Hybrid substrate and circuit module on which the substrate is mounted, and manufacture thereof | |
JP2002343925A (en) | Method for manufacturing multi-chip module | |
JPH06224538A (en) | Manufacture of ceramic circuit board | |
JP3792642B2 (en) | Wiring board and manufacturing method thereof | |
JP4876997B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JPH08222840A (en) | Circuit board with electrode pad and its manufacture | |
JP2004319529A (en) | Process for producing ceramic multilevel wiring board | |
KR100593211B1 (en) | Method for manufacturing through hole electrode for wafer | |
JP2800785B2 (en) | Fine wiring mounting board and method of manufacturing the same | |
JP2004119770A (en) | Method for forming field via and method for manufacturing multilayer wiring board | |
JP3791660B2 (en) | Method for forming conductor pattern and electronic component | |
JP2022122386A (en) | wiring board |