JPH08222840A - Circuit board with electrode pad and its manufacture - Google Patents

Circuit board with electrode pad and its manufacture

Info

Publication number
JPH08222840A
JPH08222840A JP2658395A JP2658395A JPH08222840A JP H08222840 A JPH08222840 A JP H08222840A JP 2658395 A JP2658395 A JP 2658395A JP 2658395 A JP2658395 A JP 2658395A JP H08222840 A JPH08222840 A JP H08222840A
Authority
JP
Japan
Prior art keywords
electrode pad
photoresist layer
conductor paste
ceramic substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2658395A
Other languages
Japanese (ja)
Inventor
Yoshikazu Nakada
好和 中田
Akira Miki
明 三城
Kazunari Tanaka
一成 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Nippon Steel Corp
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc, Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2658395A priority Critical patent/JPH08222840A/en
Publication of JPH08222840A publication Critical patent/JPH08222840A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Abstract

PURPOSE: To improve the adhesion between solder bumps and electrode pads to prevent insufficient connection even when a large heat cycle load acts on the bumps or pads by specifying the size of the central recessed sections of the pads. CONSTITUTION: After a photoresist layer 12 is formed over the entire surface of a ceramic substrate 11, recessed sections 15 >=3μm deep are formed on the layer 12 in an electrode pad forming pattern 18 and filled with conductor paste 16. Then only the dried bodies 17 of the conductor paste are left on the substrate 11 and the pattern 18 is formed by baking the dried bodies 17. After forming the pattern 18, electroless-plated layers 19 are formed as electrode pads 20. Finally, an LSI is connected to the substrate 11 through the pads 20 and conducted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電極パッド付き回路基板
及びその製造方法に関し、より詳細にはフリップチップ
法によるLSIの接続に優れた電極パッド付き回路基板
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board with an electrode pad and a method for manufacturing the same, and more particularly to a circuit board with an electrode pad which is excellent in connecting LSIs by a flip chip method and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器はますます高性能化、小
型化、高密度化が進んできており、これらに実装される
半導体装置の多ピン化、マルチチップ化も急速に進めら
れつつある。これに伴い、LSIのボンディング法とし
ては、ワイヤボンディング法、TAB(Tape Au
tomated Bonding)方式よりも、フリッ
プチップ方式が多く採用されるようになってきている。
フリップチップ方式とはLSIの一主面に形成されたパ
ッド上にさらに半田バンプを形成し、基板側電極パッド
と接続する方法であり、(1)接続長さが短縮でき電気
特性が良好である。(2)狭ピッチにしなくてもパッド
を多く形成することができる。(3)LSI面積/パッ
ケージ面積の比を大きくすることができる。(4)実装
厚を薄くすることができる等の長所を有している。
2. Description of the Related Art In recent years, electronic devices have become higher in performance, smaller in size, and higher in density, and semiconductor devices mounted on these electronic devices are rapidly becoming multi-pin and multi-chip. . Accordingly, as the LSI bonding method, a wire bonding method or a TAB (Tape Au) method is used.
The flip chip method has been adopted more often than the tomated bonding method.
The flip chip method is a method in which a solder bump is further formed on a pad formed on one principal surface of an LSI and is connected to an electrode pad on the substrate side. (1) The connection length can be shortened and the electrical characteristics are good. . (2) Many pads can be formed without using a narrow pitch. (3) The ratio of LSI area / package area can be increased. (4) It has an advantage that the mounting thickness can be reduced.

【0003】前記フリップチップ方式における半田バン
プ接続用の電極パッドをセラミックス基板上に形成する
方法としては、導体ペーストを電極パッド形成部にスク
リーン印刷法にて塗布し、焼成後にメッキ工程を行う方
法が一般的であり、他には、スパッタリング法により形
成する方法もあるが、設備コスト、生産コストが極めて
高く、実際にはあまり採用されていない。
As a method of forming the electrode pads for solder bump connection in the flip chip method on the ceramic substrate, there is a method of applying a conductor paste to the electrode pad forming portion by a screen printing method and performing a plating step after firing. In general, there is also a method of forming by a sputtering method, but the equipment cost and the production cost are extremely high, and are not actually used so much.

【0004】図3は、従来のフリップチップ方式により
LSIと基板とが接続された状態を示した模式的断面図
であり、図中23は半田バンプを示している。半田バン
プ23はLSI24側に形成されており、LSI24
は、半田バンプ23、電極パッド22を介して基板21
と接続され、導通が図られている。このフリップチップ
方式による接続工程は、半田バンプ23が形成されたL
SI24を、半田バンプ23が基板21上に形成された
電極パッド22上になるよう位置合わせし、フラックス
(図示せず)による仮付けの後、リフロー処理により半
田を溶融させる工程を含んでいる。
FIG. 3 is a schematic sectional view showing a state in which an LSI and a substrate are connected by a conventional flip chip method, and 23 in the drawing indicates a solder bump. The solder bump 23 is formed on the LSI 24 side,
Is the substrate 21 via the solder bumps 23 and the electrode pads 22.
It is connected with and is conducting. In this flip-chip connection process, the solder bump 23 is formed on the L
It includes a step of aligning the SI 24 so that the solder bump 23 is on the electrode pad 22 formed on the substrate 21, temporarily attaching it with a flux (not shown), and then melting the solder by a reflow process.

【0005】[0005]

【発明が解決しようとする課題】LSI24に形成され
た半田バンプ23は溶融させることによりLSI24に
被着させるが、半田バンプ23の溶融の際の表面張力に
より、半田バンプ23の形状は図3に示すような半球状
(凸状)となる。
The solder bumps 23 formed on the LSI 24 are melted and adhered to the LSI 24. However, due to the surface tension when the solder bumps 23 are melted, the shape of the solder bumps 23 is as shown in FIG. It becomes hemispherical (convex) as shown.

【0006】他方、基板21上の電極パッド22はスク
リーン印刷法にて形成され、同じく図3に示すような凸
状となる。
On the other hand, the electrode pad 22 on the substrate 21 is formed by the screen printing method, and also has a convex shape as shown in FIG.

【0007】このため、LSI24上に形成された半田
バンプ23と基板21上の電極パッド22との前記仮付
け時において、前記凸状どうしがぶつかることにより双
方の位置がずれやすいという課題があった。また、双方
がずれた状態でリフロー処理が行われた場合、位置ズレ
したままの状態でLSI24と基板21とが接続され、
温度サイクルにより半田バンプ23内にソルダクラック
が生じたり、LSI24側の電極部(図示せず)にクラ
ックが生じる虞がある等の課題があった。また、スクリ
ーン印刷法により電極パッド22を形成するため、電極
パッド22の高さにバラツキが発生し易く、半田バンプ
23との接続不良が起こり易いといった課題があった。
Therefore, when the solder bumps 23 formed on the LSI 24 and the electrode pads 22 on the substrate 21 are temporarily attached to each other, there is a problem that the convex shapes collide with each other and the positions of the two easily shift. . Further, when the reflow process is performed in a state where the two are deviated from each other, the LSI 24 and the substrate 21 are connected in the state in which the positional deviation is left,
There is a problem that solder cracks may occur in the solder bumps 23 due to the temperature cycle, or cracks may occur in an electrode portion (not shown) on the LSI 24 side. Further, since the electrode pad 22 is formed by the screen printing method, there is a problem that the height of the electrode pad 22 is likely to vary and a connection failure with the solder bump 23 is likely to occur.

【0008】本発明は上記課題に鑑みなされたものであ
り、半田バンプと電極パッドとの接着性を向上させ、大
きな熱サイクル負荷が作用しても半田バンプと電極パッ
ドとの接続部不良の発生をなくすことができる電極パッ
ド付き回路基板およびその製造方法を提供することを目
的としている。
The present invention has been made in view of the above problems, and improves the adhesiveness between a solder bump and an electrode pad so that a defective connection portion between the solder bump and the electrode pad occurs even when a large thermal cycle load is applied. It is an object of the present invention to provide a circuit board with an electrode pad that can eliminate the problem and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明に係る電極パッド付き回路基板は、電極パッド
中央部の凹みが3μm以上である電極パッドを有してい
ることを特徴としている(1)。
In order to achieve the above object, a circuit board with an electrode pad according to the present invention is characterized in that it has an electrode pad having a recess of 3 μm or more in the central portion of the electrode pad. (1).

【0010】また本発明に係る電極パッド付き回路基板
の製造方法は、上記(1)記載の電極パッド付き回路基
板の製造方法であって、セラミックス基板上もしくはセ
ラミックスグリーンシート上にフォトレジスト層を形成
するフォトレジスト層形成工程と、前記フォトレジスト
層に電極パッド形成パターン状に凹部を形成する凹部形
成工程と、前記凹部に導体ペーストを充填する導体ペー
スト充填工程と、焼成により前記導体ペースト中の導体
成分を前記セラミックス基板上もしくはセラミックスグ
リーンシートに焼き付ける焼き付け工程とを含んでいる
ことを特徴としている。
A method of manufacturing a circuit board with an electrode pad according to the present invention is the method of manufacturing a circuit board with an electrode pad described in (1) above, in which a photoresist layer is formed on a ceramic substrate or a ceramic green sheet. A photoresist layer forming step, a concave portion forming step of forming a concave portion in the photoresist layer in an electrode pad forming pattern, a conductor paste filling step of filling the concave portion with a conductor paste, and a conductor in the conductor paste by firing. And a baking step of baking the components on the ceramic substrate or on the ceramic green sheet.

【0011】以下、本発明に係る電極パッド付き回路基
板の製造方法を図1(a)〜(g)に基づいて説明す
る。
A method of manufacturing a circuit board with an electrode pad according to the present invention will be described below with reference to FIGS.

【0012】まずフォトレジスト層形成工程として、液
状のフォトレジストを用いて、セラミックス基板11上
にポジ型フォトレジスト層12を形成する(図1
(a))。
First, as a photoresist layer forming step, a positive photoresist layer 12 is formed on a ceramic substrate 11 using a liquid photoresist (FIG. 1).
(A)).

【0013】本発明に使用するセラミックス基板11と
しては、配線基板として使用することができるものであ
れば特に限定されず、セラミックス基板として通常使用
されるアルミナセラミックス基板の他、例えばムライト
セラミックス基板、ガラスセラミックス基板、窒化アル
ミニウムセラミックス基板などが挙げられ、内部に配線
などが形成された基板であってもよい。
The ceramic substrate 11 used in the present invention is not particularly limited as long as it can be used as a wiring substrate, and in addition to the alumina ceramic substrate usually used as a ceramic substrate, for example, a mullite ceramic substrate, glass, etc. Examples of the substrate include a ceramics substrate and an aluminum nitride ceramics substrate, which may be a substrate having wirings formed therein.

【0014】また、本発明に使用するセラミックスグリ
ーンシートは、前記セラミックス基板11の原料粉末を
樹脂、溶剤、可塑剤等と混合したものを使用して形成す
ることができ、内部に配線などが形成されたセラミック
スグリーンシートであってもよい。
The ceramic green sheet used in the present invention can be formed by mixing the raw material powder of the ceramic substrate 11 with a resin, a solvent, a plasticizer, etc., and wiring etc. are formed inside. The ceramic green sheet may be used.

【0015】セラミックス基板11もしくは前記セラミ
ックスグリーンシートの上に形成されるフォトレジスト
層12としてはネガ型のものでも、ポジ型のものでも使
用することができる。ポジ型のフォトレジスト層12を
形成する場合は、まず液状のポジ型フォトレジストを例
えばロールコーター法、バーコーター法、ディプ法、ホ
イラー法(スピンナー法)などの方法によりセラミック
ス基板11表面もしくはセラミックスグリーンシート表
面に塗布した後、セラミックス基板11もしくはセラミ
ックスグリーンシートをオーブンにいれて約87〜90
℃で30〜40分程度オーブン等により加熱し、フォト
レジストを乾燥、固化させ、ポジ型のフォトレジスト層
12を形成する。前記液状のフォトレジストとしては、
例えばヘキストジャパン社製のAZ4903、AZ46
20A、東京応化工業社製のOPレジスト、東京エレク
トロン社製のアキュトレース、日本チバガイギー社製の
プロビマーなどが挙げられる。
The photoresist layer 12 formed on the ceramic substrate 11 or the ceramic green sheet may be either a negative type or a positive type. When forming the positive type photoresist layer 12, first, a liquid positive type photoresist is formed on the surface of the ceramic substrate 11 or the ceramic green by a method such as a roll coater method, a bar coater method, a dip method or a Wheeler method (spinner method). After applying on the surface of the sheet, put the ceramic substrate 11 or the ceramic green sheet in an oven for about 87-90.
The photoresist is dried and solidified by heating in an oven or the like at 30 ° C. for about 30 to 40 minutes to form a positive photoresist layer 12. As the liquid photoresist,
For example, AZ4903, AZ46 manufactured by Hoechst Japan
20A, OP resists manufactured by Tokyo Ohka Kogyo Co., Ltd., Accutrace manufactured by Tokyo Electron, and Probimar manufactured by Ciba-Geigy Japan.

【0016】フォトレジスト層12の厚みは10〜50
μmが好ましい。フォトレジスト層12の厚みが10μ
m未満では、後工程においてフォトレジスト層12に形
成された凹部15に導体ペースト16を充填することが
困難になり、他方、フォトレジスト層12の厚みが50
μmを超えると後工程で現像処理した場合、微細な電極
パッドパターンの形成が困難になる。なお、前記液状フ
ォトレジストを用い、10μm〜50μmのフォトレジ
スト層12をセラミックス基板11に均一に形成するに
は、前記塗布法のうち、ロールコーター法またはバーコ
ーター法がより好ましい。液状のフォトレジストを使用
することにより、セラミックス基板11上に形成された
フォトレジスト層12はセラミックス基板の凹凸に余り
影響されず、平坦性の高いフォトレジスト層12を形成
することができる。
The photoresist layer 12 has a thickness of 10 to 50.
μm is preferred. The thickness of the photoresist layer 12 is 10μ
When the thickness is less than m, it becomes difficult to fill the conductive paste 16 in the recess 15 formed in the photoresist layer 12 in the subsequent step, while the thickness of the photoresist layer 12 is 50.
If the thickness exceeds μm, it becomes difficult to form a fine electrode pad pattern when the development process is performed in a later step. In order to uniformly form the 10 μm to 50 μm photoresist layer 12 on the ceramic substrate 11 using the liquid photoresist, the roll coater method or the bar coater method is more preferable among the coating methods. By using the liquid photoresist, the photoresist layer 12 formed on the ceramic substrate 11 is not significantly affected by the unevenness of the ceramic substrate, and the photoresist layer 12 having high flatness can be formed.

【0017】ネガ型のフォトレジスト層12を形成する
場合も、液状のネガ型フォトレジストを用い、前記ポジ
型フォトレジストの場合と同様にフォトレジスト層12
を形成することができる。
When forming the negative type photoresist layer 12, a liquid type negative type photoresist is used and the photoresist layer 12 is used in the same manner as in the case of the positive type photoresist.
Can be formed.

【0018】また、ドライフィルムレジストをセラミッ
クス基板11上もしくはセラミックスグリーンシート上
にラミネートしてもよい。ドライフィルムレジストのラ
ミネート方法はセラミックス基板11もしくは前記セラ
ミックスグリーンシートを100℃前後に加熱し、ドラ
イフィルムレジストを熱圧着させればよく、ドライフィ
ルムレジストとしてはデュポン社製商品名リストン、三
菱レイヨン製商品名ダイヤロンなどが挙げられる。
A dry film resist may be laminated on the ceramic substrate 11 or the ceramic green sheet. The dry film resist can be laminated by heating the ceramic substrate 11 or the ceramic green sheet to about 100 ° C. and thermocompressing the dry film resist. As the dry film resist, DuPont's product name Liston, Mitsubishi Rayon product Great dialon and so on.

【0019】以上のフォトレジストのうち、優れた解像
度、現像工程において膨潤がないこと、セラミックス基
板、セラミックスグリーンシートとの接着性に優れるこ
となどの理由によれば、液状ポジ型フォトレジストが最
も好ましい。
Among the above photoresists, the liquid positive photoresist is most preferable because of its excellent resolution, no swelling in the developing process, and excellent adhesiveness to the ceramic substrate and the ceramic green sheet. .

【0020】次に、凹部形成工程として、フォトレジス
ト層12に凹部15を形成する方法について説明する。
Next, as a recess forming step, a method of forming the recess 15 in the photoresist layer 12 will be described.

【0021】セラミックス基板11上もしくはセラミッ
クスグリーンシート上に形成されたフォトレジスト層1
2に凹部15を形成する方法としては、フォトリソグラ
フィーの手法を用いる方法とレーザー光の照射によりフ
ォトレジスト層12を分解、消失させる方法とがある
が、電極パッド20のサイズは通常、30μmから20
0μm程度であるため、この範囲のサイズの凹部を簡便
なプロセスで一括して形成できるフォトリソグラフィー
法が好ましく、ここではフォトリソグラフィーの手法に
より行った場合を説明する。
Photoresist layer 1 formed on ceramic substrate 11 or ceramic green sheet
As a method of forming the concave portion 15 in 2, there are a method of using a photolithography method and a method of decomposing and eliminating the photoresist layer 12 by irradiation of a laser beam, but the size of the electrode pad 20 is usually 30 μm to 20 μm.
Since it is about 0 μm, a photolithography method capable of collectively forming recesses having a size in this range by a simple process is preferable. Here, the case of performing the photolithography method will be described.

【0022】フォトレジスト層12に所定の電極パッド
形成パターン18を有するフォトマスク13を介して紫
外線14等による露光処理を施し、その後現像処理を施
すことにより、フォトレジスト層12に電極パッド形成
パターン18状に凹部15を形成する(図1(c))。
The photoresist layer 12 is exposed to ultraviolet rays 14 or the like through a photomask 13 having a predetermined electrode pad forming pattern 18, and then is developed to form an electrode pad forming pattern 18 on the photoresist layer 12. The concave portion 15 is formed in a circular shape (FIG. 1C).

【0023】紫外線14などによる露光処理の条件は特
に限定されないが、露光量は通常700〜800mJ/
cm2 が好ましい。前記露光量が700mJ/cm2
満であると現像によりセラミックス基板11の表面まで
達する凹部15を完全に形成することが難しく、他方前
記露光量が800mJ/cm2 を超えるとオーバー露光
となり、凹部15の断面形状が逆台形になるため好まし
くない。
The condition of the exposure treatment with the ultraviolet rays 14 is not particularly limited, but the exposure amount is usually 700 to 800 mJ /
cm 2 is preferred. The exposure dose is difficult to completely form the recess 15 reaching the surface of the ceramic substrate 11 by development is less than 700 mJ / cm 2, happens when the other said exposure amount is more than 800 mJ / cm 2 and over-exposure, the recess 15 This is not preferable because the cross-sectional shape of is an inverted trapezoid.

【0024】前記現像処理の条件も特に限定されるもの
ではなく、通常行われるスプレー法又は浸漬揺動法など
の方法により現像処理を施すことができる。
The conditions of the developing treatment are not particularly limited, and the developing treatment can be carried out by a commonly used method such as a spray method or an immersion rocking method.

【0025】この後、後工程で導体ペースト16を充填
する際にフォトレジスト層12の凹部15が変形しない
ように、フォトレジスト層12を約87〜90℃で30
〜40分程度加熱することが好ましい。
After that, the photoresist layer 12 is heated at about 87 to 90 ° C. for 30 minutes so that the concave portion 15 of the photoresist layer 12 is not deformed when the conductive paste 16 is filled in a later step.
It is preferable to heat for about 40 minutes.

【0026】次に導体ペースト充填工程として、フォト
レジスト層12に形成された凹部15に電極パッド形成
用の導体ペースト16を充填する(図1(d))。
Next, as a conductor paste filling step, a conductor paste 16 for forming an electrode pad is filled in the recess 15 formed in the photoresist layer 12 (FIG. 1 (d)).

【0027】電極パッド形成用の導体ペースト16は導
体粉末、無機結合粉末、樹脂および溶剤とからなり、導
体ペースト16中の導体成分としては、セラミックス配
線板の電極材料として公知の導体粉末を使用することが
できるが、その具体例として、例えばAu、Ag、Ag
/Pd、Cu、Ni、Mo、W等が挙げられる。また、
前記無機結合粉末は電極パッド20をセラミックス基板
11に接着させる作用があるものであればよく、ガラス
粉末、セラミックス粉末、金属酸化物粉末などが挙げら
れる。さらに前記樹脂は通常の導体ペーストに使用され
る公知の樹脂でよいが、フォトレジスト層12を溶解除
去する場合にはこの溶解除去の際に溶解しない非水溶性
の樹脂が好ましい。前記樹脂の具体例としては、例えば
エチルセルロース、アクリル樹脂、メタクリル樹脂など
が挙げられる。
The conductor paste 16 for forming the electrode pad is composed of conductor powder, inorganic binding powder, resin and solvent, and the conductor component in the conductor paste 16 is a conductor powder known as an electrode material for ceramic wiring boards. However, specific examples thereof include Au, Ag, and Ag.
/ Pd, Cu, Ni, Mo, W and the like. Also,
The inorganic binding powder may be any one that has a function of adhering the electrode pad 20 to the ceramic substrate 11, and examples thereof include glass powder, ceramic powder, and metal oxide powder. Further, the above-mentioned resin may be a known resin used for ordinary conductor pastes, but when the photoresist layer 12 is removed by dissolution, a water-insoluble resin that does not dissolve during the dissolution removal is preferable. Specific examples of the resin include ethyl cellulose, acrylic resin, methacrylic resin and the like.

【0028】また導体ペースト16の溶剤には、フォト
レジスト層12を溶解しないものを用いる必要がある。
これは、フォトレジスト層12を溶解する溶剤を用いて
導体ペースト16を調整した場合、フォトレジスト層1
2の凹部15に導体ペースト16を充填するとポジ型フ
ォトレジスト層12が前記溶剤に溶解し、凹部15の形
状が崩れるためである。フォトレジスト層12を溶解し
ない溶剤としては、例えばトルエン、キシレン、ショウ
ノウ油、テレビン油、パイン油、フェニルシクロヘキサ
ン、ドデシルベンゼン等、誘電率の低い炭化水素系溶剤
が挙げられる。
Further, as the solvent of the conductor paste 16, it is necessary to use one that does not dissolve the photoresist layer 12.
This is because when the conductor paste 16 is prepared using a solvent that dissolves the photoresist layer 12,
This is because when the second concave portion 15 is filled with the conductive paste 16, the positive photoresist layer 12 is dissolved in the solvent and the shape of the concave portion 15 is destroyed. Examples of the solvent that does not dissolve the photoresist layer 12 include hydrocarbon solvents having a low dielectric constant, such as toluene, xylene, camphor oil, turpentine oil, pine oil, phenylcyclohexane and dodecylbenzene.

【0029】導体ペースト16をフォトレジスト層12
の凹部15に充填するにはスキージ(図示せず)を用
い、導体ペースト16を凹部15に直接刷り込むように
充填する方法を取るのが好ましい。スキージの材質とし
てはゴム、テフロンが好ましい。なお、凹部15以外の
フォトレジスト層12の表層に導体ペースト16が多少
残存した場合には、導体ペースト16の付着していない
スキージを用いて掻き取ることにより殆ど除去すること
ができる。さらに、前記操作によっても除去できない極
薄い導体ペースト16の層が存在する場合は、導体ペー
スト16を乾燥させた後、ラッピングフィルム(砥粒と
して粒径1μm程度のアルミナが被着しているもの)を
用いて除去すればよい。また、凹部15内に導体ペース
ト16の充填不良が生じた場合には、充填方向を初期の
充填方向より90度変換して再度充填すれば、完全に充
填することができる。
The conductor paste 16 is applied to the photoresist layer 12
It is preferable that a squeegee (not shown) is used to fill the recess 15 and the conductor paste 16 is directly imprinted in the recess 15. The material of the squeegee is preferably rubber or Teflon. When the conductor paste 16 is left on the surface layer of the photoresist layer 12 other than the concave portion 15, it can be almost removed by scraping it off with a squeegee to which the conductor paste 16 is not attached. Further, when there is an extremely thin layer of the conductor paste 16 which cannot be removed by the above-mentioned operation, the conductor paste 16 is dried, and then a lapping film (alumina particles having a grain size of about 1 μm are adhered) is used. It may be removed by using. Further, when the filling failure of the conductor paste 16 occurs in the concave portion 15, the filling direction can be completely filled by converting the filling direction by 90 degrees from the initial filling direction and filling again.

【0030】導体ペースト16を充填した後の乾燥処理
は、溶剤が完全に揮発する条件が好ましく、例えば、8
7〜90℃で10〜20分程度の加熱処理が好ましい。
The drying treatment after filling the conductor paste 16 is preferably carried out under the condition that the solvent is completely volatilized.
A heat treatment at 7 to 90 ° C. for about 10 to 20 minutes is preferable.

【0031】次に、セラミックス基板11上もしくはセ
ラミックスグリーンシート及びその上に電極パッド形成
パターン18状に形成された導体の、焼き付け工程を行
うのであるが、その前に、フォトレジスト層12を消失
させておくことが好ましい。焼き付け工程時にフォトレ
ジスト層12を焼却することにより消失させることも可
能であるが、フォトレジスト層12は難焼却性のため焼
成後に未焼却部が残る場合があるためである。フォトレ
ジスト層12の消失工程は、フォトレジスト層12を溶
解する溶液で現像処理を施して溶解除去すればよい。フ
ォトレジスト層12を溶解させる溶液としては例えばカ
セイソーダ水等のアルカリ性水溶液が挙げられる。
Next, a baking process is performed for the ceramic substrate 11 or the ceramic green sheet and the conductor formed in the electrode pad forming pattern 18 thereon. Before that, the photoresist layer 12 is erased. It is preferable to keep. Although it is possible to remove the photoresist layer 12 by burning it during the baking step, the photoresist layer 12 is difficult to burn, so that an unburned portion may remain after burning. The disappearance step of the photoresist layer 12 may be carried out by developing it with a solution that dissolves the photoresist layer 12 to dissolve and remove it. Examples of the solution for dissolving the photoresist layer 12 include alkaline aqueous solutions such as caustic soda water.

【0032】以上フォトレジスト層12がポジ型である
場合について述べてきたが、ネガ型である場合は、セラ
ミックス基板11もしくはセラミックスグリーンシート
上へのフォトレジスト層12の形成は液状ネガ型フォト
レジストの塗布、もしくはネガ型ドライフィルムレジス
トをラミネートすればよく、導体ペースト16の充填も
前記したポジ型フォトレジストを使用した場合と同様の
方法及び条件で行うことができる。また、フォトレジス
ト層12の消失工程は、導体ペースト16が充填された
フォトレジスト層12をアルカリ性溶液で処理して溶解
し、フォトレジスト層12を消失させることにより行
う。前記アルカリ性溶液としてはポジ型フォトレジスト
を使用した場合と同様のものでよい。
Although the case where the photoresist layer 12 is a positive type has been described above, when the photoresist layer 12 is a negative type, the photoresist layer 12 is formed on the ceramic substrate 11 or the ceramic green sheet by using a liquid negative type photoresist. It suffices to apply or laminate a negative dry film resist, and the filling of the conductor paste 16 can be performed by the same method and conditions as in the case of using the positive photoresist described above. Further, the step of eliminating the photoresist layer 12 is performed by treating the photoresist layer 12 filled with the conductor paste 16 with an alkaline solution to dissolve the photoresist layer 12 and removing the photoresist layer 12. The alkaline solution may be the same as when a positive photoresist is used.

【0033】以上、前記した諸工程を経ることにより、
セラミックス基板11もしくはセラミックスグリーンシ
ート上に導体ペースト16の乾燥体17のみが残存する
(図1(e))。これを焼成処理することにより、セラ
ミックス基板11上の導体ペースト16中の樹脂が分
解、消失し、導体ペースト16に含まれている導体粉末
が焼結して、セラミックス基板11上に所定の電極パッ
ド形成パターン18が形成される(図1(f))。ま
た、セラミックスグリーンシート上に導体ペースト16
の乾燥体17を形成した場合は、セラミックスグリーン
シートの焼結と導体の焼結が同時に起こり、セラミック
ス基板11上に所定の電極パッド形成パターン18が形
成される。この時、電極パッド形成パターン18の他に
信号線パターン、グランドパターン、パワーパターン等
を同時に形成しておいてもよい。
By the above steps,
Only the dried body 17 of the conductor paste 16 remains on the ceramic substrate 11 or the ceramic green sheet (FIG. 1E). By baking this, the resin in the conductor paste 16 on the ceramic substrate 11 decomposes and disappears, the conductor powder contained in the conductor paste 16 sinters, and a predetermined electrode pad is formed on the ceramic substrate 11. The formation pattern 18 is formed (FIG. 1F). In addition, the conductor paste 16 on the ceramic green sheet
When the dried body 17 is formed, the ceramic green sheet and the conductor are simultaneously sintered, and a predetermined electrode pad forming pattern 18 is formed on the ceramic substrate 11. At this time, in addition to the electrode pad forming pattern 18, a signal line pattern, a ground pattern, a power pattern, etc. may be formed at the same time.

【0034】上記焼成の条件は、通常の焼成条件でよ
い。すなわち、セラミックス基板11上に導体ペースト
16の乾燥体17からなる電極パッド形成パターン18
を形成した場合は、導体が焼結する焼成条件が適切であ
り、セラミックスグリーンシート上に導体ペースト16
の乾燥体17からなる電極パッド形成パターン18を形
成した場合は、セラミックスグリーンシートの焼結と導
体の焼結が同時に起こる焼成条件が適切である。
The firing conditions may be ordinary firing conditions. That is, the electrode pad forming pattern 18 made of the dried body 17 of the conductor paste 16 is formed on the ceramic substrate 11.
In the case of forming the conductor, the firing conditions for sintering the conductor are appropriate, and the conductor paste 16 is formed on the ceramic green sheet.
When the electrode pad forming pattern 18 made of the dried body 17 is formed, the firing condition in which the sintering of the ceramic green sheet and the sintering of the conductor are simultaneously performed is appropriate.

【0035】さらに、上記した電極パッド形成パターン
18にはNiメッキとAuメッキを施す(図1(g))
ことが好ましい。メッキ法は電解メッキ法でも無電解メ
ッキ法でもよいが、電解メッキ法は電極パッド形成パタ
ーン18に通電のための引き出し線を予め形成する必要
があり、さらに、メッキ後に引き出し線を切断する工程
をも必要とすることから、微細な電極パッド形成パター
ン18へのメッキは無電解メッキ法により行うことが好
ましい。無電解メッキ処理は公知の方法で行うことがで
き、特に限定されることはない。
Further, the electrode pad forming pattern 18 is plated with Ni and Au (FIG. 1 (g)).
Is preferred. The plating method may be an electrolytic plating method or an electroless plating method. However, in the electrolytic plating method, it is necessary to previously form a lead wire for energizing the electrode pad forming pattern 18, and further, a step of cutting the lead wire after plating is required. Therefore, it is preferable to perform plating on the fine electrode pad forming pattern 18 by electroless plating. The electroless plating treatment can be performed by a known method and is not particularly limited.

【0036】[0036]

【作用】本発明に係る電極パッド付き回路基板にあって
は前記電極パッド中央部の凹みが3μm以上である前記
電極パッドを有しているため、フリップチップ方式によ
るLSIとの接続の際に、半球状である半田バンプが前
記電極パッドの中央部と位置合わせされ易くなる。この
ため、従来の様に前記半田バンプが基板側に形成された
前記電極パッドの中心からずれて接続されることがなく
なり、大きな熱サイクル負荷が作用しても前記半田バン
プと前記電極パッドとの接続部に不良が発生することは
なくなる。
The circuit board with electrode pads according to the present invention has the electrode pad having a recess of 3 μm or more in the central portion of the electrode pad. Therefore, when connecting to the LSI by the flip chip method, The hemispherical solder bump can be easily aligned with the central portion of the electrode pad. Therefore, unlike the conventional case, the solder bumps are not connected while being displaced from the center of the electrode pads formed on the substrate side, and even if a large thermal cycle load is applied, the solder bumps and the electrode pads are not separated from each other. The connection will not be defective.

【0037】また、前記電極パッドの形状が凹状である
ことにより、前記電極パッドと前記半田バンプとの接触
面積が増大し、接着性が向上する。
Further, since the shape of the electrode pad is concave, the contact area between the electrode pad and the solder bump is increased and the adhesiveness is improved.

【0038】また、本発明に係る電極パッド付き回路基
板の製造方法にあっては、前記フォトレジスト層に前記
電極パッド形成パターン状に前記凹部を形成する前記凹
部形成工程と、前記凹部に前記導体ペーストを充填する
前記導体ペースト充填工程とを含んででおり、前記フォ
トレジスト層内に形成された前記凹部に前記導体ペース
トを充填した際に、前記導体ペーストの表面張力により
前記充填部の中央部が凹み、前記導体ペースト中の液体
成分である溶剤を揮発させる際にも前記充填部の中央部
がさらに凹むため、前記導体ペーストの乾燥体からなる
前記電極パッドの形状が凹状になる。このため、前記焼
成および前記メッキ後も前記電極パッドの形状は凹状に
なり、本発明に係る中央部が凹んだ電極パッド付き回路
基板を製造することができる。
Further, in the method for manufacturing a circuit board with electrode pads according to the present invention, the recess forming step of forming the recesses in the photoresist layer in the electrode pad forming pattern, and the conductor in the recesses. And a conductor paste filling step of filling a paste, when the conductor paste is filled in the recess formed in the photoresist layer, the central portion of the filling portion due to the surface tension of the conductor paste. And the central portion of the filling portion is further recessed when the solvent, which is a liquid component in the conductor paste, is volatilized, so that the shape of the electrode pad, which is a dried body of the conductor paste, is recessed. Therefore, the shape of the electrode pad is concave after the firing and the plating, and the circuit board with the electrode pad having the concave central portion according to the present invention can be manufactured.

【0039】さらに、前記フォトレジスト層の厚みが均
一であるため、前記電極パッド高さのバラツキもほとん
どなくなり、前記半田バンプとの接続不良が皆無とな
る。
Furthermore, since the thickness of the photoresist layer is uniform, there is almost no variation in the height of the electrode pad, and there is no defective connection with the solder bump.

【0040】[0040]

【実施例及び比較例】以下、本発明の実施例に係る電極
パッド付き回路基板およびその製造方法を図面に基づい
て説明する。
EXAMPLES AND COMPARATIVE EXAMPLES Circuit boards with electrode pads according to the embodiments of the present invention and methods for manufacturing the same will be described below with reference to the drawings.

【0041】〔実施例1〕まず、厚み2mm、1辺の長
さ50mmの正方形状の(アルミナ)セラミックス基板
11の全面に液状ポジ型フォトレジスト(ヘキストジャ
パン社製AZ4903)をバーコーター法により塗布
し、これを、プリベーク処理として、90℃に保ったオ
ーブン中にいれて30分間乾燥させ、フォトレジスト層
12を形成した(図1(a))。乾燥後のフォトレジス
ト層12の膜厚は25μmであった。
Example 1 First, a liquid positive photoresist (AZ4903 manufactured by Hoechst Japan Co., Ltd.) was applied on the entire surface of a square (alumina) ceramic substrate 11 having a thickness of 2 mm and a side length of 50 mm by a bar coater method. Then, as a pre-baking treatment, this was put in an oven kept at 90 ° C. and dried for 30 minutes to form a photoresist layer 12 (FIG. 1A). The film thickness of the photoresist layer 12 after drying was 25 μm.

【0042】次に、フォトレジスト層12に所定の電極
パッドパターン(直径;100μmの円形状、電極パッ
ド間のピッチ;250μm)を有するフォトマスク13
を介して、露光量が700mJ/cm2 の条件で紫外線
14による露光処理を施した(図1(b))。
Next, a photomask 13 having a predetermined electrode pad pattern (diameter: circular shape of 100 μm, pitch between electrode pads; 250 μm) on the photoresist layer 12.
Through the UV, an exposure treatment with ultraviolet rays 14 was performed under the condition that the exposure amount was 700 mJ / cm 2 (FIG. 1 (b)).

【0043】次に現像液(ヘキストジャパン社製の40
0Kと水とを1:4の割合で混合した溶液)中にフォト
レジスト層12を有するアルミナセラミックス基板11
を浸漬し、浸漬揺動法により現像処理を施して、フォト
レジスト層12に電極パッド形成パターン18状の凹部
15を形成した(図1(c))。
Next, a developing solution (40 made by Hoechst Japan)
Alumina ceramics substrate 11 having photoresist layer 12 in a solution in which 0K and water are mixed at a ratio of 1: 4)
Was dipped and developed by the dipping rocking method to form a recess 15 having an electrode pad forming pattern 18 in the photoresist layer 12 (FIG. 1C).

【0044】次に導体材料として銅粉末85wt%、鉛
ホウケイ酸系ガラス粉末3wt%、アクリル樹脂3wt
%、溶剤(パイン油)9wt%を含有する(銅)導体ペ
ースト16を用い、この導体ペースト16を凹部15が
形成されたフォトレジスト層12上に少量置き、テフロ
ン製のスキージ(サイズ:縦50mm、横100mm、
厚さ3mm)(図示せず)をフォトレジスト層12の表
面に接触させたまま水平に移動させ、フォトレジスト層
12の凹部15に導体ペースト16を擦り込むようにし
て充填した(図1(d))。この時のスキージ移動速度
は2.5mm/秒に設定した。凹部15以外のポジ型フ
ォトレジスト層12の表面に銅導体ペースト16が残存
した場合は、銅導体ペースト16の付着していないテフ
ロン製のスキージにて掻き取った。
Next, as a conductive material, 85 wt% of copper powder, 3 wt% of lead borosilicate glass powder, and 3 wt of acrylic resin were used.
%, A (copper) conductor paste 16 containing 9 wt% of a solvent (pine oil) is used, and a small amount of this conductor paste 16 is placed on the photoresist layer 12 in which the concave portions 15 are formed, and a squeegee made of Teflon (size: 50 mm in length) , Width 100 mm,
(Thickness 3 mm) (not shown) is moved horizontally while being in contact with the surface of the photoresist layer 12, and the concave portion 15 of the photoresist layer 12 is rubbed and filled with the conductive paste 16 (FIG. 1D). . The squeegee moving speed at this time was set to 2.5 mm / sec. When the copper conductor paste 16 remained on the surface of the positive photoresist layer 12 other than the concave portions 15, it was scraped off with a Teflon squeegee to which the copper conductor paste 16 was not attached.

【0045】その後、前記工程を経たセラミックス基板
11をオーブンにいれ、凹部15に充填された導体ペー
スト16を90℃で10分間加熱することにより乾燥さ
せ、溶剤を揮発させると共に、導体ペースト16中の原
料粉末をセラミックス基板11に結着させた。テフロン
製のスキージによる掻き取り処理でも除去できなかった
余剰の導体ペースト(例えば厚み約2μm)に関しては
その後ラッピングフィルム(砥粒として粒径1μmのア
ルミナが接着しているもの)を用いてフォトレジスト層
12の表面を約10秒間研磨し、除去した。
After that, the ceramics substrate 11 that has undergone the above-mentioned steps is put in an oven, and the conductor paste 16 filled in the recesses 15 is heated at 90 ° C. for 10 minutes to be dried, so that the solvent is volatilized and the conductor paste 16 in the conductor paste 16 is contained. The raw material powder was bound to the ceramic substrate 11. For the excess conductor paste (for example, a thickness of about 2 μm) that could not be removed by scraping with a Teflon squeegee, a photoresist layer was then used with a wrapping film (alumina having a grain size of 1 μm adhered as abrasive grains). The surface of 12 was polished and removed for about 10 seconds.

【0046】次に前記工程を経たセラミックス基板11
を室温のNaOH3%水溶液に1分間浸漬し揺動させる
ことにより現像処理を施し、フォトレジスト層12を溶
解、消失させ、セラミックス基板11上に導体ペースト
の乾燥体17のみを残した(図1(e))。
Next, the ceramic substrate 11 which has undergone the above-mentioned steps
Was immersed in a 3% aqueous solution of NaOH at room temperature for 1 minute and rocked to develop the photoresist layer 12 to dissolve and disappear, leaving only the dried body 17 of the conductor paste on the ceramic substrate 11 (see FIG. e)).

【0047】次に前記工程を経たセラミックス基板11
を純窒素ガス雰囲気中、900℃で焼成することによ
り、導体ペーストの乾燥体17中の樹脂を分解、消失さ
せ、かつ導体をセラミックス基板11に焼き付けて、電
極パッド形成パターン18を形成した(図1(f))。
Next, the ceramic substrate 11 which has undergone the above-mentioned steps
By baking at 900 ° C. in a pure nitrogen gas atmosphere to decompose and eliminate the resin in the dried body 17 of the conductor paste, and burn the conductor on the ceramic substrate 11 to form the electrode pad forming pattern 18 (FIG. 1 (f)).

【0048】次に、この電極パッド形成パターン18表
面に、Niメッキ層が3.5μm、Auメッキ層が0.
8μmとなるように無電解メッキ処理を施してNi、A
uの無電解メッキ層19を形成し、電極パッド20とし
た(図1(g))。
Next, on the surface of the electrode pad forming pattern 18, a Ni plating layer of 3.5 μm and an Au plating layer of 0.
Ni, A by electroless plating to 8 μm
An u electroless plating layer 19 was formed to form an electrode pad 20 (FIG. 1 (g)).

【0049】上記メッキ層形成工程は、メッキ前処理溶
液であるセンシタイジング溶液及びアクチベーティング
溶液、Niメッキ液、Auメッキ液に順次浸漬すること
により行った。なお、各溶液から取り出したサンプルは
充分に水洗して次の溶液に浸漬した。
The plating layer forming step was performed by successively immersing the plating layer in a sensitizing solution and an activating solution, which are pretreatment solutions for plating, a Ni plating solution, and an Au plating solution. The samples taken from each solution were thoroughly washed with water and immersed in the next solution.

【0050】[実施例2](アルミナ)セラミックス基
板11の代わりに(アルミナ)グリーンシートを用い、
導体ペースト16としてはタングステン導体ペーストを
用い、焼成条件としては窒素−水素−水蒸気雰囲気で加
熱温度1550℃とした他は、実施例1の場合と同様に
して電極パッド20を形成した。
Example 2 (Alumina) green sheet was used in place of (Alumina) ceramic substrate 11,
The electrode pad 20 was formed in the same manner as in Example 1 except that a tungsten conductor paste was used as the conductor paste 16 and the firing temperature was set to 1550 ° C. in a nitrogen-hydrogen-steam atmosphere.

【0051】図2は、このようにして得られた実施例1
及び実施例2に係る電極パッド付き回路基板にLSIを
接続した状態を示した模式的断面図である。半田バンプ
23はLSI24側に形成されており、LSI24は、
半田バンプ23、電極パッド20を介してセラミックス
基板11と接続され、導通が図られている。電極パッド
20の形状を表面荒さ計にて測定したところ中央部の凹
みは3μm以上であった。また、電極パッド20の高さ
のバラツキは±0.5μm以内であった。
FIG. 2 shows Example 1 thus obtained.
7 is a schematic cross-sectional view showing a state in which an LSI is connected to the circuit board with electrode pads according to the second embodiment. The solder bumps 23 are formed on the LSI 24 side, and the LSI 24 is
It is connected to the ceramic substrate 11 via the solder bumps 23 and the electrode pads 20 to establish electrical continuity. When the shape of the electrode pad 20 was measured with a surface roughness meter, the depression in the central portion was 3 μm or more. The height variation of the electrode pad 20 was within ± 0.5 μm.

【0052】ここで、電極パッド20の高さのバラツキ
は、まず上記実施例により製造した各20個のサンプル
に形成された電極パッド20の高さを(東京精密社製
surfcoml12B)により測定し、得られた電極
パッド高さの最大値と最小値の差を求めたものである。
Here, the variation in the height of the electrode pad 20 is as follows. First, the height of the electrode pad 20 formed on each of the 20 samples manufactured according to the above-described example (made by Tokyo Seimitsu Co., Ltd.
The difference between the maximum value and the minimum value of the obtained electrode pad heights is obtained by measurement with the surfcoml 12B).

【0053】次に、Pb−5Snからなる半田バンプ2
3(バンプ高さ100μm)を介し、実施例1及び実施
例2に係る電極パッド付き回路基板にLSI(チップサ
イズ9mm×9mm)24を仮つけし、その後リフロー
処理(加熱温度360℃)を施して接続した(図2)。
これらに対し、熱サイクルテストとして、−45℃〜1
00℃の大気中において1サイクル/1時間の温度サイ
クル下で、接続抵抗値増大によるチップ累積不良率とテ
スト時間との関係を求めた結果、5000サイクル後に
おいても前記チップ累積不良率は0%であった。なお、
チップ不良の判断としては、LSI24内の半田バンプ
23の内1つでも0.05Ω以上(測定電流1mA)の
抵抗増が観察されればそのLSI24は不良とみなし
た。
Next, the solder bump 2 made of Pb-5Sn
3 (bump height 100 μm), the LSI (chip size 9 mm × 9 mm) 24 is temporarily attached to the circuit board with electrode pads according to Example 1 and Example 2, and then reflow treatment (heating temperature 360 ° C.) is performed. Connected (Fig. 2).
On the other hand, as a heat cycle test, -45 ° C to 1
The relationship between the chip cumulative defect rate due to the increase in the connection resistance value and the test time was found under the temperature cycle of 1 cycle / 1 hour in the atmosphere of 00 ° C. As a result, the chip cumulative defect rate was 0% even after 5000 cycles. Met. In addition,
As a judgment of the chip failure, if even one of the solder bumps 23 in the LSI 24 observed a resistance increase of 0.05Ω or more (measurement current 1 mA), the LSI 24 was considered to be defective.

【0054】[比較例1]一方、従来から行われている
方法で電極パッドを形成した場合と具体的に比較するた
め、比較例としてセラミックス基板21上に直接スクリ
ーン印刷法を用いて電極パッド22を形成したものを採
用した。
Comparative Example 1 On the other hand, in order to specifically compare with the case where the electrode pad is formed by the conventional method, as a comparative example, the electrode pad 22 is directly formed on the ceramic substrate 21 by the screen printing method. The one that formed is adopted.

【0055】すなわち比較例1では、実施例1で使用し
たセラミックス基板11上に実施例1で使用した導体ペ
ースト16を用いてスクリーン印刷法により導体ペース
ト16のパターンを形成し、焼成後、実施例1の場合と
同様にNiメッキ、Auメッキ処理を施した。
That is, in Comparative Example 1, the conductor paste 16 used in Example 1 was used to form a pattern of the conductor paste 16 on the ceramic substrate 11 used in Example 1 by screen printing, and after firing, As in the case of No. 1, Ni plating and Au plating were applied.

【0056】このようにして得られた比較例1に係る電
極パッド付き回路基板の電極パッド22の形状を表面荒
さ計にて測定したところ、中央部が周辺部よりも3μm
高くなっている凸状であった。また、電極パッド22の
高さのバラツキは±3μmであった。
The shape of the electrode pad 22 of the circuit board with electrode pads according to Comparative Example 1 thus obtained was measured with a surface roughness meter, and it was found that the central portion was 3 μm thicker than the peripheral portion.
It was raised and convex. The height variation of the electrode pad 22 was ± 3 μm.

【0057】また実施例1の場合と同様の熱サイクルテ
ストを行ったところ、1000サイクル時までに累積不
良率は100%に達した。
When a thermal cycle test similar to that in Example 1 was conducted, the cumulative defective rate reached 100% by 1000 cycles.

【0058】[比較例2]比較例2では、実施例2で使
用したグリーンシートに、実施例2で使用したタングス
テンペーストを用いてスクリーン印刷法により、導体ペ
ースト16のパターンを形成し、焼成後、実施例2の場
合と同様にNiメッキ、Auメッキ処理を施した。
Comparative Example 2 In Comparative Example 2, the pattern of the conductor paste 16 was formed on the green sheet used in Example 2 by the screen printing method using the tungsten paste used in Example 2, and after firing. In the same manner as in Example 2, Ni plating and Au plating were performed.

【0059】このようにして得られた比較例2に係る電
極パッド付き回路基板の電極パッド22の形状を表面荒
さ計にて測定したところ、中央部が周辺部よりも2μm
高くなっている凸状であった。また、電極パッド22の
高さのバラツキは±3μmであった。
When the shape of the electrode pad 22 of the circuit board with electrode pads according to Comparative Example 2 thus obtained was measured with a surface roughness meter, the central portion was 2 μm thicker than the peripheral portion.
It was raised and convex. The height variation of the electrode pad 22 was ± 3 μm.

【0060】また実施例1の場合と同様の熱サイクルテ
ストを行ったところ、1000サイクル時までに累積不
良率は100%に達した。
When a thermal cycle test similar to that in Example 1 was conducted, the cumulative defective rate reached 100% by 1000 cycles.

【0061】[比較例3]比較例3では、実施例1で使
用したセラミックス基板11上にチタン+モリブデン+
銅からなる試料を用いて、スパッタリング法により導体
パターンを形成し、実施例1の場合と同様にNiメッ
キ、Auメッキ処理を施した。
Comparative Example 3 In Comparative Example 3, titanium + molybdenum + is formed on the ceramic substrate 11 used in Example 1.
Using a sample made of copper, a conductor pattern was formed by a sputtering method, and Ni plating and Au plating treatment were performed as in the case of Example 1.

【0062】このようにして得られた比較例3に係る電
極パッド付き回路基板の電極パッド22の形状を表面荒
さ計にて測定したところ、表面荒さが±0.5μm以下
の平滑性を有する矩形状であった。
The shape of the electrode pad 22 of the circuit board with electrode pads according to Comparative Example 3 thus obtained was measured with a surface roughness meter, and the surface roughness was a rectangle having a smoothness of ± 0.5 μm or less. It was in shape.

【0063】また実施例1の場合と同様の熱サイクルテ
ストを行ったところ、3000サイクル時までに累積不
良率は100%に達した。
When a thermal cycle test similar to that of Example 1 was conducted, the cumulative defective rate reached 100% by 3000 cycles.

【0064】以上説明したように、実施例1、2に係る
電極パッド付き回路基板においては電極パッド20の高
さばらつきが±0.5μmと均一化されており、熱サイ
クル負荷を与えた後もチップ累積不良率は0%と、半田
バンプ23との接続が良好に行われていた。一方、比較
例1、2に係る電極パッド付き回路基板においては、従
来のスクリーン印刷法により直接電極パッド22を形成
しているので、電極パッド22の高さばらつきが±3μ
mと大きく、また比較例1〜3に係るものすべてが10
00〜3000サイクルで累積不良率は100%に達し
た。
As described above, in the circuit boards with electrode pads according to Examples 1 and 2, the height variation of the electrode pads 20 is uniformized to ± 0.5 μm, and even after a thermal cycle load is applied. The chip cumulative defect rate was 0%, and the connection with the solder bumps 23 was excellent. On the other hand, in the circuit boards with electrode pads according to Comparative Examples 1 and 2, since the electrode pads 22 are directly formed by the conventional screen printing method, the height variation of the electrode pads 22 is ± 3 μm.
m is large, and all those relating to Comparative Examples 1 to 3 are 10
The cumulative defective rate reached 100% in the cycle of 00 to 3000.

【0065】[0065]

【発明の効果】以上詳述したように本発明に係る電極パ
ッド付き回路基板にあっては、電極パッド中央部の凹み
が3μm以上である電極パッドを有しているため、フリ
ップチップ方式によるLSIとの接続の際に、半球状で
ある半田バンプと前記電極パッドの中央部との位置合わ
せが容易となる。このため、従来の様に半田バンプが基
板側に形成された電極パッドの中心からずれて接続され
ることがなくなり、熱サイクル負荷時においても半田バ
ンプと電極パッドとの接続部不良の発生を防ぐことがで
きる。
As described above in detail, the circuit board with electrode pads according to the present invention has an electrode pad having a recess of 3 μm or more in the central portion of the electrode pad. When connecting with, it becomes easy to align the hemispherical solder bump with the central portion of the electrode pad. For this reason, the solder bumps are not displaced from the centers of the electrode pads formed on the substrate side and connected as in the conventional case, and the occurrence of a defective connection between the solder bumps and the electrode pads is prevented even during a thermal cycle load. be able to.

【0066】また、電極パッドの形状が凹状であること
により、電極パッドと半田バンプとの接触面積を増大さ
せ、接着性を向上させることができる。
Further, since the shape of the electrode pad is concave, the contact area between the electrode pad and the solder bump can be increased and the adhesiveness can be improved.

【0067】また、本発明に係る電極パッド付き回路基
板の製造方法にあっては、前記フォトレジスト層に電極
パッド形成パターン状に凹部を形成する凹部形成工程
と、前記凹部に導体ペーストを充填する導体ペースト充
填工程とをふくんでおり、前記フォトレジスト層内に形
成された前記凹部に導体ペーストを充填した際に、前記
導体ペーストの表面張力により充填部の中央部が凹み、
前記導体ペースト中の液体成分である溶剤を揮発させる
際にも前記充填部の中央部がさらに凹むため、前記導体
ペーストの乾燥体からなる電極パッドの形状が凹状にな
る。このため、前記焼成および前記メッキ後も前記電極
パッドの形状は凹状になり、これら特徴を有する本発明
に係る中央部が凹んだ電極パッド付き回路基板を製造す
ることができる。
In the method of manufacturing a circuit board with electrode pads according to the present invention, a recess forming step of forming recesses in the photoresist layer in the form of an electrode pad forming pattern, and filling the recess with a conductive paste. It includes a conductor paste filling step, and when the conductor paste is filled in the recess formed in the photoresist layer, the central portion of the filled portion is recessed due to the surface tension of the conductor paste,
Even when the solvent, which is a liquid component in the conductor paste, is volatilized, the central portion of the filling portion is further recessed, so that the shape of the electrode pad made of a dried body of the conductor paste is recessed. Therefore, the shape of the electrode pad is concave after the firing and the plating, and the circuit board with an electrode pad having a concave center portion according to the present invention having these characteristics can be manufactured.

【0068】さらに、前記フォトレジスト層の厚みが均
一であるため、前記電極パッド高さのバラツキもほとん
どなくなり、前記半田バンプとの接続不良を皆無とする
ことができる。
Furthermore, since the thickness of the photoresist layer is uniform, there is almost no variation in the height of the electrode pad, and it is possible to eliminate any defective connection with the solder bump.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(g)は本発明の実施例に係る電極パ
ッド付き回路基板の製造方法を各工程順に示した模式的
断面図である。
1A to 1G are schematic cross-sectional views showing a method of manufacturing a circuit board with an electrode pad according to an embodiment of the present invention in the order of steps.

【図2】実施例に係る電極パッド付き回路基板にLSI
が実装された状態を示した模式的断面図である。
FIG. 2 shows an LSI for a circuit board with electrode pads according to an embodiment.
FIG. 3 is a schematic cross-sectional view showing a state in which is mounted.

【図3】比較例に係る電極パッド付き回路基板にLSI
が実装された状態を示した模式的断面図である。
FIG. 3 shows an LSI on a circuit board with electrode pads according to a comparative example.
FIG. 3 is a schematic cross-sectional view showing a state in which is mounted.

【符号の説明】[Explanation of symbols]

11 セラミックス基板 12 フォトレジスト層 15 凹部 16 導体ペースト 18 電極パッド形成パターン 20、22 電極パッド 11 Ceramics Substrate 12 Photoresist Layer 15 Recess 16 Conductor Paste 18 Electrode Pad Forming Pattern 20, 22 Electrode Pad

フロントページの続き (72)発明者 田中 一成 山口県美祢市大嶺町東分字岩倉2701番1 株式会社住友金属セラミックス内Front Page Continuation (72) Inventor Kazushige Tanaka 2701-1 Iwakura, East Branch, Omine Town, Mine City, Yamaguchi Prefecture Sumitomo Metal Ceramics Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電極パッド中央部の凹みが3μm以上で
ある電極パッドを有していることを特徴とする電極パッ
ド付き回路基板。
1. A circuit board with an electrode pad, comprising an electrode pad having a recess of 3 μm or more in the central portion of the electrode pad.
【請求項2】 セラミックス基板上もしくはセラミック
スグリーンシート上にフォトレジスト層を形成するフォ
トレジスト層形成工程と、 前記フォトレジスト層に電極パッド形成パターン状に凹
部を形成する凹部形成工程と、 前記凹部に導体ペーストを充填する導体ペースト充填工
程と、 焼成により前記導体ペースト中の導体成分を前記セラミ
ックス基板上もしくはセラミックスグリーンシートに焼
き付ける焼き付け工程とを含んでいることを特徴とする
請求項1記載の電極パッド付き回路基板の製造方法。
2. A photoresist layer forming step of forming a photoresist layer on a ceramic substrate or a ceramic green sheet; a concave forming step of forming concave portions in the photoresist layer in an electrode pad forming pattern; 2. The electrode pad according to claim 1, comprising a conductor paste filling step of filling a conductor paste, and a baking step of baking the conductor components in the conductor paste on the ceramic substrate or a ceramic green sheet by baking. Circuit board manufacturing method.
JP2658395A 1995-02-15 1995-02-15 Circuit board with electrode pad and its manufacture Pending JPH08222840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2658395A JPH08222840A (en) 1995-02-15 1995-02-15 Circuit board with electrode pad and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2658395A JPH08222840A (en) 1995-02-15 1995-02-15 Circuit board with electrode pad and its manufacture

Publications (1)

Publication Number Publication Date
JPH08222840A true JPH08222840A (en) 1996-08-30

Family

ID=12197576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2658395A Pending JPH08222840A (en) 1995-02-15 1995-02-15 Circuit board with electrode pad and its manufacture

Country Status (1)

Country Link
JP (1) JPH08222840A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009485A2 (en) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
KR101023296B1 (en) * 2009-11-09 2011-03-18 삼성전기주식회사 Forming method of post bump
WO2016076630A1 (en) * 2014-11-12 2016-05-19 주식회사 동진쎄미켐 Method for forming electrode patterns and electrode patterns
JPWO2021079659A1 (en) * 2019-10-25 2021-04-29
WO2021145129A1 (en) * 2020-01-17 2021-07-22 Dic株式会社 Conductive pillar and method for manufacturing same, and method for manufacturing bonded structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009485A2 (en) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
JP2002043364A (en) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd Flip chip mounting body and mounting method
WO2002009485A3 (en) * 2000-07-21 2002-06-06 Matsushita Electric Ind Co Ltd Flip chip package, circuit board thereof and packaging method thereof
US6750132B2 (en) 2000-07-21 2004-06-15 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
US7034389B2 (en) 2000-07-21 2006-04-25 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
KR101023296B1 (en) * 2009-11-09 2011-03-18 삼성전기주식회사 Forming method of post bump
WO2016076630A1 (en) * 2014-11-12 2016-05-19 주식회사 동진쎄미켐 Method for forming electrode patterns and electrode patterns
CN107003787A (en) * 2014-11-12 2017-08-01 株式会社东进世美肯 Method for forming electrode pattern and electrode pattern
JPWO2021079659A1 (en) * 2019-10-25 2021-04-29
WO2021145129A1 (en) * 2020-01-17 2021-07-22 Dic株式会社 Conductive pillar and method for manufacturing same, and method for manufacturing bonded structure
JPWO2021145129A1 (en) * 2020-01-17 2021-07-22

Similar Documents

Publication Publication Date Title
JP3588027B2 (en) Method of bonding IC chip to substrate
US6074893A (en) Process for forming fine thick-film conductor patterns
KR100268212B1 (en) Computer system with photomask screened joining material and process
JP3469686B2 (en) Method of depositing solder on printed circuit board and printed circuit board
JP2005197649A (en) Method for forming bump pad of flip chip and structure thereof
JPH08222840A (en) Circuit board with electrode pad and its manufacture
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
JP2805432B2 (en) Method for manufacturing bumped circuit board
JPH0794848A (en) Formation of conductor layer pattern
JP2769598B2 (en) Conductor paste
JPH07336019A (en) Forming method of conductor pattern
JP3124224B2 (en) Solder bump formation method
JP4090151B2 (en) Package substrate
JPH08293661A (en) Ceramic circuit board and manufacture thereof
JPH07336020A (en) Forming method of conductor pattern
JP3823457B2 (en) Manufacturing method of ceramic wiring board
JPH10242620A (en) Manufacture of ceramic circuit board
JPH09321411A (en) Manufacture of ceramic wiring board
JPH09213832A (en) Ceramic plate board and manufacture thereof
JPH07142843A (en) Method of forming thick film fine pattern
JPH07122839A (en) Manufacture of ceramic wiring board
JP2004111840A (en) Manufacturing method of electronic component with bump electrode
JPH07283512A (en) Method of forming conductor pattern
JPH08133874A (en) Conductor paste for alumina substrate
TW200805524A (en) Circuit board structure having conductive bumps and method for fabricating conductive bumps on the circuit board structure