JPH11233739A - Method for forming conductive film and manufacture of semiconductor storage device provided with it - Google Patents

Method for forming conductive film and manufacture of semiconductor storage device provided with it

Info

Publication number
JPH11233739A
JPH11233739A JP10041292A JP4129298A JPH11233739A JP H11233739 A JPH11233739 A JP H11233739A JP 10041292 A JP10041292 A JP 10041292A JP 4129298 A JP4129298 A JP 4129298A JP H11233739 A JPH11233739 A JP H11233739A
Authority
JP
Japan
Prior art keywords
film
tungsten silicide
polycrystalline silicon
forming
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041292A
Other languages
Japanese (ja)
Inventor
Satoshi Okayama
智 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UMC Japan Co Ltd
Original Assignee
Nippon Foundry Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Foundry Inc filed Critical Nippon Foundry Inc
Priority to JP10041292A priority Critical patent/JPH11233739A/en
Publication of JPH11233739A publication Critical patent/JPH11233739A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a storage node with a small occupation area but a large surface area without depending on a film formation temperature and other heat treatment conditions. SOLUTION: When forming a storage node 24, polycrystalline silicon film 21 and a tungsten silicide film 22 and a tungsten silicide film 22 are successively deposited under a film formation condition where tungsten becomes excessive. Then, the tungsten silicide film 22 is heat-treated, thus oxidizing tungsten segregated at a crystal grain boundary. Then, etching is made under conditions where an oxide film is etched and tungsten oxide being formed at the crystal grain boundary is etched. Then, etching is made under conditions where the polycrystalline silicon film 21 is etched faster than the tungsten silicide film 22, thus forming a number of small holes 23 on the surface of the polycrystalline silicon film 21.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導電膜の形成方法
及びこれを備えた半導体記憶装置の製造方法に関し、例
えば、DRAM等のメモリキャパシタを有する半導体記
憶装置に適用して特に好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a conductive film and a method for manufacturing a semiconductor memory device provided with the same. For example, the present invention is particularly suitable for a semiconductor memory device having a memory capacitor such as a DRAM. is there.

【0002】[0002]

【従来の技術】近時では、DRAMに代表される半導体
メモリの微細化及び高集積化が進行している。それに伴
って、例えばDRAMのメモリキャパシタが半導体基板
上で占める電極面積が減少し、十分なキャパシタ容量を
得ることが困難となっている。この問題に対処する有力
な手法として、メモリキャパシタの下部電極(ストレー
ジノード電極)の材料に非晶質珪素(アモルファスシリ
コン)を用い、下部電極の形成後にその表面に成長核を
付加し、熱処理を施すことにより下部電極の表面を凹凸
状とする技術が提案されている。このように下部電極を
形成することにより、その表面積が大幅に増加し、大き
なキャパシタ容量を得ることが可能となる。
2. Description of the Related Art Recently, miniaturization and high integration of a semiconductor memory represented by a DRAM have been advanced. Along with this, for example, the electrode area occupied by a memory capacitor of a DRAM on a semiconductor substrate is reduced, and it is difficult to obtain a sufficient capacitor capacity. As a prominent method to address this problem, amorphous silicon (amorphous silicon) is used as the material of the lower electrode (storage node electrode) of the memory capacitor, and after the lower electrode is formed, growth nuclei are added to the surface thereof, and heat treatment is performed. A technique has been proposed in which the surface of the lower electrode is made uneven by applying it. By forming the lower electrode in this manner, the surface area thereof is greatly increased, and a large capacitor capacity can be obtained.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
手法では、大きなキャパシタ容量を得るための非晶質珪
素膜の成膜温度やその他の熱処理条件、即ち、表面を凹
凸状とすることの可能な非晶質珪素膜の成膜温度やその
他の熱処理条件が極めて限られた範囲内にあり、その形
成プロセスが不安定であるという深刻な問題がある。
However, according to the above-described method, it is possible to form the amorphous silicon film at a film forming temperature and other heat treatment conditions for obtaining a large capacitor capacity, that is, to make the surface uneven. There is a serious problem that the film forming temperature of the amorphous silicon film and other heat treatment conditions are within a very limited range, and the forming process is unstable.

【0004】そこで、本発明の目的は、成膜温度やその
他の熱処理条件に依存することなく、小さな占有面積で
大きな表面積を持つメモリキャパシタの下部電極を容易
に形成することを可能とし、近時の要求である半導体メ
モリの更なる微細化及び高集積化に応えた信頼性の高い
半導体記憶装置の製造方法を提供することである。
Accordingly, an object of the present invention is to make it possible to easily form a lower electrode of a memory capacitor having a small occupied area and a large surface area without depending on a film forming temperature or other heat treatment conditions. It is an object of the present invention to provide a method for manufacturing a highly reliable semiconductor memory device which meets the further miniaturization and high integration of a semiconductor memory which is a demand of the above.

【0005】また、本発明の目的は、成膜温度やその他
の熱処理条件に依存することなく、小さな占有面積で大
きな表面積を持つメモリキャパシタの下部電極を容易に
形成することを可能とする導電膜の製造方法を提供する
ことである。
Another object of the present invention is to provide a conductive film capable of easily forming a lower electrode of a memory capacitor having a small occupied area and a large surface area without depending on a film forming temperature or other heat treatment conditions. Is to provide a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明の導電膜の形成方
法は、半導体基板の上層に所定パターンに形成された導
電膜の形成方法であって、多結晶珪素膜及び珪化タング
ステン膜を順次積層する第1の工程と、前記珪化タング
ステン膜を熱処理する第2の工程と、前記珪化タングス
テン膜が除去されるまで、当該珪化タングステン膜及び
前記多結晶珪素膜を全面エッチングする第3の工程とを
含む。
A method of forming a conductive film according to the present invention is a method of forming a conductive film formed in a predetermined pattern on an upper layer of a semiconductor substrate, wherein a polycrystalline silicon film and a tungsten silicide film are sequentially laminated. A first step of performing a heat treatment on the tungsten silicide film, and a third step of etching the entire surface of the tungsten silicide film and the polycrystalline silicon film until the tungsten silicide film is removed. Including.

【0007】本発明の導電膜の形成方法の一態様例にお
いては、前記第1の工程において、前記珪化タングステ
ン膜を形成する際に、タングステンが過剰となる成膜条
件とする。
In one embodiment of the method for forming a conductive film according to the present invention, in the first step, when forming the tungsten silicide film, the film forming conditions are such that tungsten becomes excessive.

【0008】本発明の導電膜の形成方法の一態様例にお
いては、前記第3の工程において、先ず、酸化膜がエッ
チングされる条件で第1のエッチングを行った後、前記
珪化タングステン膜に比して前記多結晶珪素膜が速くエ
ッチングされる条件で第2のエッチングを行う。
In one embodiment of the method for forming a conductive film according to the present invention, in the third step, first, a first etching is performed under the condition that an oxide film is etched, and then the first etching is performed in comparison with the tungsten silicide film. Then, the second etching is performed under the condition that the polycrystalline silicon film is rapidly etched.

【0009】本発明の半導体記憶装置の製造方法は、ゲ
ート及び一対の不純物拡散層を有するアクセストランジ
スタと、下部電極と上部電極とが容量絶縁膜を介して対
向して容量結合するメモリキャパシタとを備えた半導体
記憶装置の製造方法であって、多結晶珪素膜及び珪化タ
ングステン膜を順次積層する第1の工程と、前記珪化タ
ングステン膜を熱処理する第2の工程と、前記珪化タン
グステン膜が除去されるまで、当該珪化タングステン膜
及び前記多結晶珪素膜を全面エッチングする第3の工程
と、前記多結晶珪素膜を加工して前記下部電極を形成す
る第4の工程とを含む。
A method of manufacturing a semiconductor memory device according to the present invention includes an access transistor having a gate and a pair of impurity diffusion layers, and a memory capacitor in which a lower electrode and an upper electrode are capacitively opposed to each other via a capacitive insulating film. A method of manufacturing a semiconductor memory device comprising: a first step of sequentially stacking a polycrystalline silicon film and a tungsten silicide film; a second step of heat-treating the tungsten silicide film; and removing the tungsten silicide film. Until this, a third step of etching the entire surface of the tungsten silicide film and the polycrystalline silicon film and a fourth step of processing the polycrystalline silicon film to form the lower electrode are included.

【0010】本発明の半導体記憶装置の製造方法の一態
様例においては、前記第4の工程の後に、前記下部電極
を覆うように前記容量絶縁膜を形成する第5の工程と、
前記容量絶縁膜を介して前記下部電極を覆う前記上部電
極を形成する第6の工程とを更に含む。
In one embodiment of the method of manufacturing a semiconductor memory device according to the present invention, after the fourth step, a fifth step of forming the capacitor insulating film so as to cover the lower electrode;
A sixth step of forming the upper electrode covering the lower electrode with the capacitance insulating film interposed therebetween.

【0011】本発明の半導体記憶装置の製造方法の一態
様例においては、前記第1の工程において、前記珪化タ
ングステン膜を形成する際に、タングステンが過剰とな
る成膜条件とする。
In one embodiment of the method of manufacturing a semiconductor memory device according to the present invention, in forming the tungsten silicide film in the first step, the tungsten silicide film is formed under such a condition that tungsten becomes excessive.

【0012】本発明の半導体記憶装置の製造方法の一態
様例においては、前記第3の工程において、先ず、酸化
膜がエッチングされる条件で第1のエッチングを行った
後、前記珪化タングステン膜に比して前記多結晶珪素膜
が速くエッチングされる条件で第2のエッチングを行
う。
In one embodiment of the method of manufacturing a semiconductor memory device according to the present invention, in the third step, first, a first etching is performed under the condition that an oxide film is etched, and then the tungsten silicide film is etched. The second etching is performed under the condition that the polycrystalline silicon film is etched faster.

【0013】[0013]

【作用】本発明においては、先ず、多結晶珪素膜及び珪
化タングステン膜を順次積層する。ここで、珪化タング
ステン膜を形成する際に、例えばタングステンが過剰と
なる成膜条件に設定することにより、タングステンが珪
化タングステン膜の結晶粒界に偏析する。次いで、珪化
タングステン膜を熱処理する。このとき、結晶粒界に偏
析したタングステンが酸化し、結晶粒界が顕著化する。
しかる後、珪化タングステン膜を全面エッチングする。
具体的には、先ず、酸化膜がエッチングされる条件でエ
ッチングを行う。このとき、前記熱処理で珪化タングス
テン膜の結晶粒界に生成された酸化タングステンがエッ
チングされる。続いて、珪化タングステン膜に比して多
結晶珪素膜が速くエッチングされる条件でエッチングを
行う。このとき、結晶粒界の部位における珪化タングス
テン膜が前述の酸化タングステンのエッチングにより薄
くなっており、他の部位に先立って下層の多結晶珪素膜
のエッチングが始まる。多結晶珪素膜のエッチング速度
が珪化タングステン膜のそれより速いため、多結晶珪素
膜に井戸状の微細孔が形成され、当該多結晶珪素膜の上
面が凹凸面となる。
In the present invention, first, a polycrystalline silicon film and a tungsten silicide film are sequentially laminated. Here, when the tungsten silicide film is formed, for example, by setting the film formation conditions in which tungsten becomes excessive, the tungsten segregates at the crystal grain boundary of the tungsten silicide film. Next, the tungsten silicide film is heat-treated. At this time, the tungsten segregated at the crystal grain boundaries is oxidized, and the crystal grain boundaries become remarkable.
Thereafter, the entire surface of the tungsten silicide film is etched.
Specifically, first, etching is performed under the condition that the oxide film is etched. At this time, the tungsten oxide generated at the crystal grain boundary of the tungsten silicide film by the heat treatment is etched. Subsequently, etching is performed under the condition that the polycrystalline silicon film is etched faster than the tungsten silicide film. At this time, the tungsten silicide film in the portion of the crystal grain boundary is thinned by the above-described etching of the tungsten oxide, and the etching of the lower polycrystalline silicon film starts before the other portions. Since the etching rate of the polycrystalline silicon film is higher than that of the tungsten silicide film, well-shaped fine holes are formed in the polycrystalline silicon film, and the upper surface of the polycrystalline silicon film becomes uneven.

【0014】このように、本発明においては、上面に井
戸状の微細孔が多数形成されて凹凸面とされてなる多結
晶珪素膜が形成される。この多結晶珪素膜は前記微細孔
によりその占有面積が小さくても大きな表面積を有する
ことになる。従って、この多結晶珪素膜を例えばメモリ
キャパシタの下部電極として形成することにより、半導
体基板上の極めて狭い領域に大きなキャパシタ容量を持
つメモリキャパシタが実現する。
As described above, according to the present invention, a polycrystalline silicon film is formed in which a large number of well-shaped fine holes are formed on the upper surface to form an uneven surface. This polycrystalline silicon film has a large surface area even if its occupied area is small due to the micropores. Therefore, by forming this polycrystalline silicon film as, for example, a lower electrode of a memory capacitor, a memory capacitor having a large capacitor capacity in an extremely narrow region on a semiconductor substrate is realized.

【0015】[0015]

【発明の実施の形態】以下、本発明に係る導電膜の形成
方法及びそれを半導体記憶装置の製造方法に適用した具
体的な実施形態について、図面を参照しながら詳細に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific embodiment in which a method for forming a conductive film according to the present invention and a method for manufacturing a semiconductor storage device according to the present invention will be described in detail with reference to the drawings.

【0016】本実施形態においては、半導体記憶装置と
してアクセストランジスタ及びメモリキャパシタを有
し、このメモリキャパシタが実質的にビット線の下層に
形成される所謂CUB(Capacitor Under Bitline )構
造のDRAMを例示し、その構成を製造方法とともに説
明する。図1及び図2は、本実施形態のDRAMの製造
方法を工程順に示す概略断面図である。
In the present embodiment, a DRAM having a so-called CUB (Capacitor Under Bitline) structure having an access transistor and a memory capacitor as a semiconductor memory device and in which the memory capacitor is formed substantially below a bit line is exemplified. The configuration will be described together with the manufacturing method. 1 and 2 are schematic cross-sectional views showing a method for manufacturing a DRAM of the present embodiment in the order of steps.

【0017】先ず、図1(a)に示すように、例えばp
型のシリコン半導体基板11の上に、素子分離構造とし
て所謂LOCOS法によりフィールド酸化膜13を形成
して素子形成領域を画定する。なお、このフィールド酸
化膜13の代わりに、フィールドシールド素子分離法に
より、酸化膜内に導電膜が埋設されており、この導電膜
により直下のシリコン半導体基板の部位を所定電位に固
定して素子分離を行うフィールドシールド素子分離構造
を形成してもよい。
First, as shown in FIG.
A field oxide film 13 is formed as an element isolation structure on a silicon semiconductor substrate 11 of a mold by a so-called LOCOS method to define an element formation region. Instead of the field oxide film 13, a conductive film is buried in the oxide film by a field shield element isolation method, and a portion of the silicon semiconductor substrate immediately below is fixed at a predetermined potential by the conductive film to perform element isolation. May be formed.

【0018】次いで、フィールド酸化膜13により互い
に分離されて相対的に画定された素子形成領域のシリコ
ン半導体基板11の表面に熱処理を施して熱酸化膜を形
成し、続いてCVD法により不純物がドープされた多結
晶珪素膜及び酸化珪素膜を堆積形成する。
Then, a heat treatment is applied to the surface of the silicon semiconductor substrate 11 in the element formation region which is separated from each other by the field oxide film 13 to form a thermal oxide film. The polycrystalline silicon film and the silicon oxide film thus formed are deposited.

【0019】次いで、熱酸化膜、多結晶珪素膜及び酸化
珪素膜をフォトリソグラフィー及びそれに続くドライエ
ッチングによりパターニングして、素子形成領域に熱酸
化膜、多結晶珪素膜及び酸化珪素膜を電極形状に残し
て、ゲート酸化膜12、ゲート電極15及びそのキャッ
プ絶縁膜16をパターン形成する。
Next, the thermal oxide film, the polycrystalline silicon film and the silicon oxide film are patterned by photolithography and subsequent dry etching, and the thermal oxide film, the polycrystalline silicon film and the silicon oxide film are formed into an electrode shape in the element forming region. The gate oxide film 12, the gate electrode 15, and the cap insulating film 16 thereof are formed by patterning.

【0020】次いで、パターニングに用いたフォトレジ
ストを灰化処理して除去した後、ゲート電極15上を含
む全面にCVD法により酸化珪素膜を堆積形成し、この
酸化珪素膜の全面を異方性エッチングして、ゲート酸化
膜12、ゲート電極15及びそのキャップ絶縁膜16の
側面にのみ酸化珪素膜を残してサイドウォール17を形
成する。
Next, after removing the photoresist used for patterning by ashing, the silicon oxide film is deposited and formed on the entire surface including the gate electrode 15 by the CVD method. Etching is performed to form sidewalls 17 while leaving the silicon oxide film only on the side surfaces of the gate oxide film 12, the gate electrode 15, and the cap insulating film 16 thereof.

【0021】次いで、キャップ絶縁膜16及びサイドウ
ォール17をマスクとして、ゲート電極15の両側のシ
リコン半導体基板11の表面領域にイオン注入によりn
型不純物を導入し、ソース/ドレインとなる一対の不純
物拡散層10を形成して、ゲート電極15及び一対の不
純物拡散層10を有するアクセストランジスタを完成さ
せる。
Next, using the cap insulating film 16 and the side walls 17 as a mask, n is implanted into the surface region of the silicon semiconductor substrate 11 on both sides of the gate electrode 15 by ion implantation.
By introducing a type impurity, a pair of impurity diffusion layers 10 serving as a source / drain are formed, and an access transistor having the gate electrode 15 and the pair of impurity diffusion layers 10 is completed.

【0022】続いて、図1(b)に示すように、フィー
ルド酸化膜13上を含むシリコン半導体基板11の全面
にCVD法により酸化珪素膜を堆積形成し、表面を平坦
化することにより層間絶縁膜14を形成する。続いて、
層間絶縁膜14をフォトリソグラフィー及びそれに続く
ドライエッチングによりパターニングして、一対の不純
物拡散層10の一方(通常、ソースとなる)の表面の一
部を露出させるストレージコンタクト孔18を形成す
る。
Subsequently, as shown in FIG. 1B, a silicon oxide film is deposited and formed on the entire surface of the silicon semiconductor substrate 11 including the field oxide film 13 by a CVD method, and the surface is flattened to thereby form an interlayer insulating film. The film 14 is formed. continue,
The interlayer insulating film 14 is patterned by photolithography and subsequent dry etching to form a storage contact hole 18 exposing a part of the surface (usually a source) of one of the pair of impurity diffusion layers 10.

【0023】次に、図1(c)に示すように、ストレー
ジコンタクト孔18内を含む層間絶縁膜14の全面にC
VD法による通常の成膜条件で多結晶珪素膜21を堆積
形成し、続いてこの多結晶珪素膜21上にCVD法によ
り珪化タングステン膜22を積層する。この珪化タング
ステン膜22の成膜条件としては、タングステンが過剰
となり、結晶の粒径が例えば0.2μm程度となるよう
に設定する。そのため、形成された珪化タングステン膜
22中の過剰なタングステンが当該珪化タングステン膜
22の結晶粒界に偏析する。
Next, as shown in FIG. 1C, the entire surface of the interlayer insulating film 14 including the inside of the storage contact hole 18 has C
A polycrystalline silicon film 21 is deposited and formed under normal film forming conditions by a VD method, and then a tungsten silicide film 22 is laminated on the polycrystalline silicon film 21 by a CVD method. The conditions for forming the tungsten silicide film 22 are set so that tungsten is excessive and the crystal grain size is, for example, about 0.2 μm. Therefore, excessive tungsten in the formed tungsten silicide film 22 segregates at the crystal grain boundaries of the tungsten silicide film 22.

【0024】続いて、酸化雰囲気で珪化タングステン膜
22に熱処理を施す。この熱処理により、結晶粒界に偏
析したタングステンが酸化し、結晶粒界が顕著化する。
Subsequently, a heat treatment is performed on the tungsten silicide film 22 in an oxidizing atmosphere. This heat treatment oxidizes the tungsten segregated at the crystal grain boundaries and makes the crystal grain boundaries prominent.

【0025】続いて、珪化タングステン膜22を全面異
方性エッチングする。具体的には、先ず、酸化膜がエッ
チングされる条件でエッチングを行う。このとき、前記
熱処理で珪化タングステン膜22の結晶粒界に生成され
た酸化タングステンがエッチングされる。続いて、珪化
タングステン膜22に比して多結晶珪素膜21が速くエ
ッチングされる条件でエッチングを行う。このとき、結
晶粒界の部位における珪化タングステン膜22が前述の
酸化タングステンのエッチングにより薄くなっており、
他の部位に先立って下層の多結晶珪素膜21のエッチン
グが始まる。多結晶珪素膜21のエッチング速度が珪化
タングステン膜22のそれより速いため、図2(a)に
示すように、珪化タングステン膜22が除去されて露出
した多結晶珪素膜21の表面に井戸状の微細孔23が形
成され、当該多結晶珪素膜21の上面が凹凸面となる。
Subsequently, the entire surface of the tungsten silicide film 22 is anisotropically etched. Specifically, first, etching is performed under the condition that the oxide film is etched. At this time, the tungsten oxide generated at the crystal grain boundaries of the tungsten silicide film 22 by the heat treatment is etched. Subsequently, etching is performed under the condition that the polycrystalline silicon film 21 is etched faster than the tungsten silicide film 22. At this time, the tungsten silicide film 22 in the portion of the crystal grain boundary is thinned by the above-described etching of the tungsten oxide,
Etching of the lower polycrystalline silicon film 21 starts prior to other portions. Since the etching rate of the polycrystalline silicon film 21 is higher than that of the tungsten silicide film 22, as shown in FIG. 2A, the surface of the polycrystalline silicon film 21 exposed by removing the tungsten silicide film 22 has The fine holes 23 are formed, and the upper surface of the polycrystalline silicon film 21 becomes an uneven surface.

【0026】続いて、図2(b)に示すように、多結晶
珪素膜21をフォトリソグラフィー及びそれに続くドラ
イエッチングにより電極形状にパターニングして、スト
レージノード電極24を形成する。このストレージノー
ド電極24は、上述のように上面に多数の微細孔23が
形成された凹凸面とされているため、占有面積は小さく
とも、極めて大きな表面積を有する。具体的には、1つ
のストレージノード電極24がシリコン半導体基板11
上で占める面積が1.0μm2 程度でその厚みが0.5
μm、微細孔23の直径が0.05μm程度、微細孔2
3の深さが0.3μm程度、微細孔23の密度が36個
/μm2 程度となるような、ストレージノード電極24
の場合、このストレージノード電極24を占有面積の等
しい従来のストレージノード電極と比較すると、表面積
が1.6倍程度に増加する。
Subsequently, as shown in FIG. 2B, the polycrystalline silicon film 21 is patterned into an electrode shape by photolithography and subsequent dry etching to form a storage node electrode 24. Since the storage node electrode 24 has an uneven surface with a large number of fine holes 23 formed on the upper surface as described above, it has an extremely large surface area even though the occupied area is small. Specifically, one storage node electrode 24 is connected to the silicon semiconductor substrate 11
The area occupied on the top is about 1.0 μm 2 and the thickness is 0.5
μm, the diameter of the fine holes 23 is about 0.05 μm,
3 has a depth of about 0.3 μm and a density of the fine holes 23 of about 36 / μm 2.
In this case, the surface area of the storage node electrode 24 is increased to about 1.6 times that of the conventional storage node electrode having the same occupied area.

【0027】続いて、図2(c)に示すように、ストレ
ージノード電極24を覆うように、CVD法により、酸
化珪素膜/シリコン窒化膜/酸化珪素膜の3層構造膜及
び多結晶珪素膜を順次堆積し、所定のパターニングを施
して、ONO膜25及びセルプレート電極26を形成す
る。ここで、ストレージノード電極24、ONO膜25
及びセルプレート電極26を備えてなり、ストレージノ
ード電極24とセルプレート電極26とが容量絶縁膜
(誘電体膜)であるONO膜25を介して対向し容量結
合するメモリキャパシタが完成する。
Subsequently, as shown in FIG. 2C, a three-layer structure film of a silicon oxide film / silicon nitride film / silicon oxide film and a polycrystalline silicon film are formed so as to cover the storage node electrode 24 by the CVD method. Are sequentially deposited and subjected to predetermined patterning to form an ONO film 25 and a cell plate electrode 26. Here, the storage node electrode 24 and the ONO film 25
And a cell plate electrode 26, and a storage capacitor is completed in which the storage node electrode 24 and the cell plate electrode 26 face each other via an ONO film 25 which is a capacitance insulating film (dielectric film) and are capacitively coupled.

【0028】しかる後、図示は省略したが、更なる層間
絶縁膜の形成、接続孔の形成やそれに続く配線層(ビッ
ト線等)の形成、メモリセル部の周辺回路部の形成(こ
の周辺回路部はメモリセル部とともに順次形成される場
合が多い。)等の諸工程を経て、DRAMを完成させ
る。
Thereafter, although not shown, further formation of an interlayer insulating film, formation of a connection hole and subsequent formation of a wiring layer (bit line and the like), formation of a peripheral circuit portion of a memory cell portion (this peripheral circuit portion) Section is often formed sequentially with the memory cell section) to complete the DRAM.

【0029】上述のように、本実施形態においては、上
面に井戸状の微細孔23が多数形成されて凹凸面とされ
てなる多結晶珪素膜21が形成される。この多結晶珪素
膜21は微細孔23によりその占有面積が小さくとも大
きな表面積を有することになる。従って、この多結晶珪
素膜21からストレージノード電極24を形成すること
により、シリコン半導体基板11上の極めて狭い領域に
大きなキャパシタ容量を持つメモリキャパシタが実現す
る。
As described above, in the present embodiment, a polycrystalline silicon film 21 having a large number of well-shaped fine holes 23 formed on the upper surface to form an uneven surface is formed. The polycrystalline silicon film 21 has a large surface area even though its occupied area is small due to the fine holes 23. Therefore, by forming storage node electrode 24 from polycrystalline silicon film 21, a memory capacitor having a large capacitor capacity in an extremely narrow region on silicon semiconductor substrate 11 is realized.

【0030】即ち、本実施形態によれば、成膜温度やそ
の他の熱処理条件に依存することなく、小さな占有面積
で大きな表面積を持つメモリキャパシタのストレージノ
ード電極24を容易に形成することが可能となり、近時
の要求である更なる微細化及び高集積化に応えた信頼性
の高いDRAMが製造される。
That is, according to the present embodiment, the storage node electrode 24 of the memory capacitor having a small occupied area and a large surface area can be easily formed without depending on the film forming temperature and other heat treatment conditions. A highly reliable DRAM meeting the recent demands for further miniaturization and high integration is manufactured.

【0031】[0031]

【発明の効果】本発明によれば、成膜温度やその他の熱
処理条件に依存することなく、小さな占有面積で大きな
表面積を持つメモリキャパシタの下部電極を容易に形成
することが可能となり、近時の要求である半導体メモリ
の更なる微細化及び高集積化に応えた信頼性の高い半導
体記憶装置を提供することができる。
According to the present invention, it is possible to easily form a lower electrode of a memory capacitor having a small surface area and a large surface area without depending on the film forming temperature or other heat treatment conditions. It is possible to provide a highly reliable semiconductor memory device that meets the further miniaturization and high integration of the semiconductor memory, which is a requirement.

【0032】また、本発明によれば、成膜温度やその他
の熱処理条件に依存することなく、小さな占有面積で大
きな表面積を持つ導電膜を容易に形成することが可能と
なる。
Further, according to the present invention, it is possible to easily form a conductive film having a small occupied area and a large surface area without depending on the film forming temperature and other heat treatment conditions.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態におけるDRAMの製造方法
を示す概略断面図である。
FIG. 1 is a schematic sectional view illustrating a method for manufacturing a DRAM according to an embodiment of the present invention.

【図2】図1に引き続き、本発明の実施形態におけるD
RAMの製造方法を示す概略断面図である。
FIG. 2 is a continuation of FIG. 1 showing D in an embodiment of the present invention;
FIG. 4 is a schematic sectional view illustrating a method for manufacturing a RAM.

【符号の説明】[Explanation of symbols]

10 不純物拡散層 11 シリコン半導体基板 12 ゲート酸化膜 13 フィールド酸化膜 14 層間絶縁膜 15 ゲート電極 16 キャップ絶縁膜 17 サイドウォール 18 ストレージコンタクト孔 21 多結晶珪素膜 22 珪化タングステン膜 23 微細孔 24 ストレージノード電極 25 ONO膜 26 セルプレート電極 DESCRIPTION OF SYMBOLS 10 Impurity diffusion layer 11 Silicon semiconductor substrate 12 Gate oxide film 13 Field oxide film 14 Interlayer insulating film 15 Gate electrode 16 Cap insulating film 17 Side wall 18 Storage contact hole 21 Polycrystalline silicon film 22 Tungsten silicide film 23 Micro hole 24 Storage node electrode 25 ONO film 26 Cell plate electrode

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の上層に所定パターンに形成
された導電膜の形成方法であって、 多結晶珪素膜及び珪化タングステン膜を順次積層する第
1の工程と、 前記珪化タングステン膜を熱処理する第2の工程と、 前記珪化タングステン膜が除去されるまで、当該珪化タ
ングステン膜及び前記多結晶珪素膜を全面エッチングす
る第3の工程とを含むことを特徴とする導電膜の形成方
法。
1. A method for forming a conductive film formed in a predetermined pattern on an upper layer of a semiconductor substrate, comprising: a first step of sequentially laminating a polycrystalline silicon film and a tungsten silicide film; and heat treating the tungsten silicide film. A method for forming a conductive film, comprising: a second step; and a third step of etching the entire surface of the tungsten silicide film and the polycrystalline silicon film until the tungsten silicide film is removed.
【請求項2】 前記第1の工程において、前記珪化タン
グステン膜を形成する際に、タングステンが過剰となる
成膜条件とすることを特徴とする請求項1に記載の導電
膜の形成方法。
2. The method for forming a conductive film according to claim 1, wherein, in forming the tungsten silicide film in the first step, a film forming condition is such that tungsten becomes excessive.
【請求項3】 前記第3の工程において、先ず、酸化膜
がエッチングされる条件で第1のエッチングを行った
後、前記珪化タングステン膜に比して前記多結晶珪素膜
が速くエッチングされる条件で第2のエッチングを行う
ことを特徴とする請求項1又は2に記載の導電膜の形成
方法。
3. In the third step, first, the first etching is performed under the condition that the oxide film is etched, and then the polycrystalline silicon film is etched faster than the tungsten silicide film. The method according to claim 1, wherein the second etching is performed.
【請求項4】 ゲート及び一対の不純物拡散層を有する
アクセストランジスタと、下部電極と上部電極とが容量
絶縁膜を介して対向して容量結合するメモリキャパシタ
とを備えた半導体記憶装置の製造方法であって、 多結晶珪素膜及び珪化タングステン膜を順次積層する第
1の工程と、 前記珪化タングステン膜を熱処理する第2の工程と、 前記珪化タングステン膜が除去されるまで、当該珪化タ
ングステン膜及び前記多結晶珪素膜を全面エッチングす
る第3の工程と、 前記多結晶珪素膜を加工して前記下部電極を形成する第
4の工程とを含むことを特徴とする半導体記憶装置の製
造方法。
4. A method for manufacturing a semiconductor memory device, comprising: an access transistor having a gate and a pair of impurity diffusion layers; and a memory capacitor in which a lower electrode and an upper electrode are capacitively coupled to each other via a capacitive insulating film. A first step of sequentially laminating a polycrystalline silicon film and a tungsten silicide film; a second step of heat treating the tungsten silicide film; and the step of removing the tungsten silicide film until the tungsten silicide film is removed. A method of manufacturing a semiconductor memory device, comprising: a third step of etching the entire surface of a polycrystalline silicon film; and a fourth step of processing the polycrystalline silicon film to form the lower electrode.
【請求項5】 前記第4の工程の後に、 前記下部電極を覆うように前記容量絶縁膜を形成する第
5の工程と、 前記容量絶縁膜を介して前記下部電極を覆う前記上部電
極を形成する第6の工程とを更に含むことを特徴とする
請求項4に記載の半導体記憶装置の製造方法。
5. A fifth step of forming the capacitive insulating film so as to cover the lower electrode after the fourth step, and forming the upper electrode covering the lower electrode with the capacitive insulating film interposed therebetween. The method according to claim 4, further comprising: performing a sixth step.
【請求項6】 前記第1の工程において、前記珪化タン
グステン膜を形成する際に、タングステンが過剰となる
成膜条件とすることを特徴とする請求項4又は5に記載
の半導体記憶装置の製造方法。
6. The semiconductor memory device according to claim 4, wherein, in forming the tungsten silicide film in the first step, a film forming condition is such that tungsten becomes excessive. Method.
【請求項7】 前記第3の工程において、先ず、酸化膜
がエッチングされる条件で第1のエッチングを行った
後、前記珪化タングステン膜に比して前記多結晶珪素膜
が速くエッチングされる条件で第2のエッチングを行う
ことを特徴とする請求項4〜6のいずれか1項に記載の
半導体記憶装置の製造方法。
7. In the third step, first, the first etching is performed under the condition that the oxide film is etched, and then the polycrystalline silicon film is etched faster than the tungsten silicide film. 7. The method of manufacturing a semiconductor memory device according to claim 4, wherein the second etching is performed.
JP10041292A 1998-02-06 1998-02-06 Method for forming conductive film and manufacture of semiconductor storage device provided with it Pending JPH11233739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10041292A JPH11233739A (en) 1998-02-06 1998-02-06 Method for forming conductive film and manufacture of semiconductor storage device provided with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10041292A JPH11233739A (en) 1998-02-06 1998-02-06 Method for forming conductive film and manufacture of semiconductor storage device provided with it

Publications (1)

Publication Number Publication Date
JPH11233739A true JPH11233739A (en) 1999-08-27

Family

ID=12604386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10041292A Pending JPH11233739A (en) 1998-02-06 1998-02-06 Method for forming conductive film and manufacture of semiconductor storage device provided with it

Country Status (1)

Country Link
JP (1) JPH11233739A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548598B1 (en) * 1999-12-30 2006-02-02 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548598B1 (en) * 1999-12-30 2006-02-02 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device

Similar Documents

Publication Publication Date Title
JPH10321814A (en) Planarization technique for dram cell capacitor electrode
JPH05335510A (en) Corrugated element contact capacitor and manufacture thereof
JPH09191084A (en) Semiconductor device and its manufacture
KR100235122B1 (en) Process of fabricating dynamic random access memory cell having inter-level insulating structure without silicon nitride layer between access transistor and storage node
JPH05218347A (en) Semiconductor memory cell and its manufacture
JPH0677428A (en) Semiconductor memory and manufacture thereof
JPH11135779A (en) Semiconductor device and manufacture thereof
JPH0629463A (en) Manufacture of semiconductor element
JP2772375B2 (en) Semiconductor storage device
US20030116798A1 (en) Semiconductor device having trench capacitor and method for fabricating the same
JPH10303393A (en) Manufacture of semiconductor device
JPH11233739A (en) Method for forming conductive film and manufacture of semiconductor storage device provided with it
JPH11121716A (en) Semiconductor device and its manufacture method
US5691227A (en) Method for forming charge storage electrodes of semiconductor device
JP2000353796A (en) Semiconductor device and manufacture thereof
JP3172229B2 (en) Method for manufacturing semiconductor device
JP3376989B2 (en) Semiconductor device and manufacturing method thereof
TW416107B (en) Semiconductor device and its manufacturing method
KR0185636B1 (en) Manufacturing method of capacitor improved characteristic of step difference in semiconductor memory device
JPH10256506A (en) Semiconductor device and its manufacture
KR100871357B1 (en) Method for fabricating SRAM device
KR0158905B1 (en) Manufacture of semiconductor memory device
KR19980014482A (en) Method for manufacturing capacitor of semiconductor device
JPH06224385A (en) Semiconductor memory and manufacture thereof
JPH0870106A (en) Semiconductor device and its fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002