JPH11233700A - Resin encapsulated semiconductor device - Google Patents

Resin encapsulated semiconductor device

Info

Publication number
JPH11233700A
JPH11233700A JP3273398A JP3273398A JPH11233700A JP H11233700 A JPH11233700 A JP H11233700A JP 3273398 A JP3273398 A JP 3273398A JP 3273398 A JP3273398 A JP 3273398A JP H11233700 A JPH11233700 A JP H11233700A
Authority
JP
Japan
Prior art keywords
package
die pad
semiconductor device
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3273398A
Other languages
Japanese (ja)
Inventor
Junichi Matsuki
純一 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP3273398A priority Critical patent/JPH11233700A/en
Publication of JPH11233700A publication Critical patent/JPH11233700A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

PROBLEM TO BE SOLVED: To reduce the size and wt. of a surface mount type mini-molded package. SOLUTION: A semiconductor chip 3 is mounted on a die pad 2 of a lead frame 1 and connected to inner leads 4 by bonding wires 5, and these are encapsulated with a resin to form a package 6. The inner leads 4 are disposed on only one side of the die pad 2 with a specified gap T1, and an outer lead 7a integrated with the die pad 2 and outer leads 7b, 7c integrated with the inner leads 4 are led out from the side face of the package 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は樹脂封止型半導体装
置に関し、特に小型化を図った樹脂封止型半導体装置
(以下、半導体装置と称す)に関する。
The present invention relates to a resin-encapsulated semiconductor device, and more particularly to a miniaturized resin-encapsulated semiconductor device (hereinafter referred to as a semiconductor device).

【0002】[0002]

【従来の技術】近年、電子機器の小型化,軽量化に伴
い、この電子機器に用いられる半導体装置の小型化が要
求されている。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter, there has been a demand for smaller semiconductor devices used in the electronic devices.

【0003】図4は従来の一例を説明するための表面実
装型半導体装置の平面図である。図4に示すように、従
来の半導体装置は、半導体チップ3をリードフレーム1
のダイパッド2上に搭載し、この半導体チップ3とダイ
パッド2の両側に配置したインナーリード4とをボンデ
ィングワイヤ5により電気的に接続する。しかる後、こ
れらを樹脂で封止し、樹脂パッケージ6を形成してい
る。なお、ダイパッド2およびインナーリード4から
は、それぞれ一体に形成されたアウターリード7aおよ
び7b,7cがパッケージ6の外部に導出されている。
FIG. 4 is a plan view of a surface mount type semiconductor device for explaining an example of the related art. As shown in FIG. 4, a conventional semiconductor device includes a semiconductor chip 3 connected to a lead frame 1.
The semiconductor chip 3 and the inner leads 4 arranged on both sides of the die pad 2 are electrically connected by bonding wires 5. Thereafter, these are sealed with a resin to form a resin package 6. Outer leads 7a, 7b and 7c formed integrally with each other are led out of the package 6 from the die pad 2 and the inner leads 4.

【0004】この半導体装置1における長辺の寸法は、
〔樹脂端部からインナーリード4までの間隔T1〕×
2,〔インナーリード4の幅〕×2,〔インナーリード
4の端部からダイパッド2の端部までの間隔T2〕×
2,〔ダイパッド2の幅〕の総和で決定されている。
The dimension of the long side of the semiconductor device 1 is as follows:
[Interval T1 from resin end to inner lead 4] ×
2, [width of inner lead 4] × 2, [interval T2 from end of inner lead 4 to end of die pad 2] ×
2, [the width of the die pad 2].

【0005】従来は、かかる各部の寸法を縮めることに
より、半導体装置1自体の小型化を図っており、例えば
インナーリード4の幅や、インナーリード4の端部から
ダイパッド2の端部までの間隔T2は、リードフレーム
1の加工精度で決定され、またダイパッド2の幅は、搭
載する半導体チップ3の寸法で規制され、さらに樹脂端
部からインナーリード4までの間隔T1は、インナーリ
ード4の抜け強度を考慮した上で決定されている。この
ように、従来の半導体装置1においては、各部とも既に
最小寸法になっており、これ以上の小型化は困難となっ
ている。
Conventionally, the size of each part has been reduced to reduce the size of the semiconductor device 1 itself. For example, the width of the inner lead 4 and the distance from the end of the inner lead 4 to the end of the die pad 2 have been reduced. T2 is determined by the processing accuracy of the lead frame 1, the width of the die pad 2 is regulated by the dimensions of the semiconductor chip 3 to be mounted, and the interval T1 from the resin end to the inner lead 4 is determined by the removal of the inner lead 4. Determined in consideration of strength. As described above, in the conventional semiconductor device 1, each part has already become the minimum size, and it is difficult to further reduce the size.

【0006】一方、実用面を離れた半導体装置の小型化
に関しては、例えば特開平5−55273号公報にみら
れるように、ダイパッドを実装面に対して垂直に形成
し、ワイヤ撓みやエッジショート、あるいはワイヤ露出
なしで小型化する技術も知られている。また、特開平8
−97462号公報にみられるように、外部リードを互
いに異なる面から導入させると共に、リード導出部のパ
ッケージ幅を中央部で小さくする技術、さらには特開平
6−181280号公報にみられるように、チップをパ
ッケージの片側に寄せ、パッケージ本体の長さを小さく
する技術なども知られている。
On the other hand, as for miniaturization of a semiconductor device which is far from a practical surface, as shown in, for example, Japanese Patent Application Laid-Open No. 5-55273, a die pad is formed perpendicular to a mounting surface to prevent wire bending, edge short-circuit, and so on. Alternatively, a technology for reducing the size without exposing a wire is also known. Also, Japanese Patent Application Laid-Open
As disclosed in JP-A-97462, a technique for introducing external leads from different sides and reducing the package width of the lead lead-out portion at the center is disclosed in JP-A-6-181280. A technique for moving a chip to one side of a package to reduce the length of the package body is also known.

【0007】[0007]

【発明が解決しようとする課題】上述した樹脂封止型半
導体装置、特に特開平5−55273号公報等において
は、半導体装置の横方向(長辺方向)の寸法を縮める手
段がないため、小型化できず、ダイパッドを垂直方向に
整形する場合には、垂直整形工程が必要であるため、コ
ストを上昇させるという欠点がある。
In the above-described resin-encapsulated semiconductor device, particularly in Japanese Patent Application Laid-Open No. 5-55273, there is no means for reducing the lateral (long-side) dimension of the semiconductor device. When the die pad is shaped in the vertical direction, a vertical shaping step is required, which has a disadvantage of increasing the cost.

【0008】また、特開平8−97462号公報等にお
いては、パッケージの幅寸法を中央本体部の幅寸法より
も小さく形成しなければならないという問題がある。
Further, in Japanese Patent Application Laid-Open No. 8-97462, there is a problem that the width of the package must be formed smaller than the width of the central body.

【0009】その理由は、半導体装置のインナーリード
と樹脂端部との間隔がインナーリードの抜け強度を考慮
して既に最小化されており、表面実装型ミニモールドタ
イプのパッケージに適用したとき、インナーリードと樹
脂端部との間隔が一層短かくなり、インナーリードの抜
け強度が弱くなるからである。
The reason is that the distance between the inner lead of the semiconductor device and the resin end is already minimized in consideration of the pull-out strength of the inner lead, and when applied to a surface mount type mini-mold type package, This is because the distance between the lead and the resin end is further reduced, and the strength of the inner lead coming off is reduced.

【0010】本発明の目的は、上述した各部の幅や間隔
そのものを変えることなく、横方向(長辺方向)の寸法
を短かくし、パッケージを小型化および軽量化する樹脂
封止型半導体装置を提供することにある。
An object of the present invention is to provide a resin-encapsulated semiconductor device in which the size in the horizontal direction (long side direction) is shortened and the package is reduced in size and weight without changing the widths and intervals of the above-described portions. To provide.

【0011】[0011]

【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体チップをリードフレームのダイパッド
上に搭載し且つ前記半導体チップとインナーリードをボ
ンディングワイヤで接続し、これらを樹脂封止すること
によりパッケージを形成する樹脂封止型半導体装置にお
いて、前記ダイパッドの片側にのみ所定の間隔を持って
第1および第2のインナーリードを配置するとともに、
前記ダイパッドに一体に形成する第1のアウターリード
と前記第1および第2のインナーリードにそれぞれ一体
に形成する第2および第3のアウターリードとを前記パ
ッケージの側面から導出して構成される。
In a resin-sealed semiconductor device according to the present invention, a semiconductor chip is mounted on a die pad of a lead frame, and the semiconductor chip and inner leads are connected by bonding wires. In the resin-encapsulated semiconductor device that forms a package by doing, the first and second inner leads are arranged at a predetermined interval only on one side of the die pad,
A first outer lead formed integrally with the die pad and second and third outer leads formed integrally with the first and second inner leads, respectively, are led out from side surfaces of the package.

【0012】[0012]

【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0013】図1は本発明の第1の実施の形態をを示す
半導体装置の平面図である。図1に示すように、本実施
の形態における半導体装置は、半導体チップ3をリード
フレーム1のダイパッド2上に搭載し、その半導体チッ
プ3と2つのインナーリード4をボンディングワイヤ5
でそれぞれ接続する。その後、これらを樹脂封止により
樹脂パッケージ6を形成する。これにより、表面実装型
ミニモールドパッケージとしている。なお、半導体チッ
プ3の裏面がコレクタとなっており、ダイパッド2に搭
載されることで電気的に接続される。
FIG. 1 is a plan view of a semiconductor device showing a first embodiment of the present invention. As shown in FIG. 1, the semiconductor device according to the present embodiment mounts a semiconductor chip 3 on a die pad 2 of a lead frame 1 and connects the semiconductor chip 3 and two inner leads 4 to bonding wires 5.
Connect with. Thereafter, these are formed into a resin package 6 by resin sealing. Thereby, a surface mount type mini-mold package is obtained. The back surface of the semiconductor chip 3 serves as a collector, and is electrically connected by being mounted on the die pad 2.

【0014】かかる半導体装置においては、ダイパッド
2の片側にのみ所定の間隔T2を持って2つのインナー
リード4を配置し、しかもこのダイパッド2に一体に形
成するアウターリード7aと2つのインナーリード4に
それぞれ一体に形成するアウターリード7b,7c(一
方がベースリード、他方がエミッタリード)とを反対向
き(180度異らせる)にパッケージ6の側面から導出
するように形成する。すなわち、リードフレーム1のダ
イパッド2は一体に形成され且つ樹脂パッケージ6から
突出する部分にアウターリード7aを形成し、同様に各
インナーリード4はアウターリード7b,7cを形成し
ている。このとき、リードフレーム1のダイパッド2お
よび樹脂端部の間隔と、インナーリード4および樹脂端
部の間隔とは、共にT1とする。
In such a semiconductor device, two inner leads 4 are arranged at a predetermined interval T2 only on one side of the die pad 2, and the outer leads 7a and the two inner leads 4 formed integrally with the die pad 2 Outer leads 7b and 7c (one is a base lead and the other is an emitter lead) formed integrally with each other are formed so as to be led out from the side surface of the package 6 in the opposite direction (180 degrees apart). That is, the die pad 2 of the lead frame 1 is formed integrally and the outer lead 7a is formed at a portion protruding from the resin package 6, and similarly, each inner lead 4 forms the outer lead 7b, 7c. At this time, the interval between the die pad 2 and the resin end of the lead frame 1 and the interval between the inner lead 4 and the resin end are both T1.

【0015】要するに、ダイパッド2の片側にだけイン
ナーリード4を配置するとともに、ダイパッド2と一体
のアウターリード7aと、一方のインナーリード4と一
体のアウターリード7bとをパッケージ6の長辺の一方
に導出し、他方のインナーリード4と一体のアウターリ
ード7cをパッケージ6の長辺の他方に導出するもので
ある。このような構成とすることにより、インナーリー
ド4の幅分と、インナーリード4およびダイパッド2の
間隔分との寸法分を節約できるので、半導体装置として
の小型化および軽量化を実現できる。
In short, the inner leads 4 are arranged only on one side of the die pad 2, and the outer leads 7 a integral with the die pad 2 and the outer leads 7 b integral with one inner lead 4 are mounted on one of the long sides of the package 6. The outer lead 7c integrated with the other inner lead 4 is led out to the other long side of the package 6. With such a configuration, the width of the inner lead 4 and the dimension between the inner lead 4 and the die pad 2 can be saved, so that the size and weight of the semiconductor device can be reduced.

【0016】以下、具体的な実施例について説明する。
まず、プレス金型で抜いた0.4mm角〜0.5mm角
のダイパッド2の片側一方に0.15mm〜0.2mm
幅のインナーリード4を配置する。また、このダイパッ
ド2に一体に形成される0.1mm〜0.2mmのアウ
ターリード7aと、他方のインナーリード4に一体に形
成される0.1mm〜0.2mmのアウターリード7b
とを0.5mm〜0.8mm×1mm〜1.5mmの樹
脂パッケージ6の長辺の一方に導出し、他方のインナー
リード4に一体に形成されるアウターリード7cを樹脂
パッケージ6の長辺の他方に導出する。
Hereinafter, specific embodiments will be described.
First, 0.15 mm to 0.2 mm is attached to one side of a die pad 2 of 0.4 mm square to 0.5 mm square extracted with a press die.
An inner lead 4 having a width is arranged. A 0.1 mm to 0.2 mm outer lead 7a formed integrally with the die pad 2 and a 0.1 mm to 0.2 mm outer lead 7b formed integrally with the other inner lead 4.
Are led out to one of the long sides of the resin package 6 of 0.5 mm to 0.8 mm × 1 mm to 1.5 mm, and the outer lead 7 c formed integrally with the other inner lead 4 is connected to the long side of the resin package 6. Derived to the other.

【0017】次に、インナーリード4およびダイパッド
2の間隔T2は、リードフレーム1の厚さにより決定さ
れているので、0.1mm〜0.12mmの厚のリード
フレームを使用すれば、間隔T2を0.1mm〜0.1
2mmに形成することができる。
Next, since the interval T2 between the inner lead 4 and the die pad 2 is determined by the thickness of the lead frame 1, if the lead frame having a thickness of 0.1 mm to 0.12 mm is used, the interval T2 is reduced. 0.1mm-0.1
It can be formed to 2 mm.

【0018】さらに、リードフレーム1のダイパッド2
と樹脂端部との間隔T1は、インナーリード4の抜け強
度を考慮し、0.15mm〜0.2mmが望ましい。
Further, the die pad 2 of the lead frame 1
T1 between the resin and the resin end is desirably 0.15 mm to 0.2 mm in consideration of the pull-out strength of the inner lead 4.

【0019】以上の配置を行った後、0.4mm角〜
0.2mm角の半導体チップ3をダイパッド2に搭載
し、しかる後半導体チップ3とインナーリード4をボン
ディングワイヤ5により電気的に接続する。
After the above arrangement, 0.4 mm square to
A 0.2 mm square semiconductor chip 3 is mounted on the die pad 2, and then the semiconductor chip 3 and the inner leads 4 are electrically connected by bonding wires 5.

【0020】以上は一具体例であるが、この外にもダイ
パッド2を0.4mm角、半導体チップ3を0.25m
m、インナーリード4を0.2mm幅、アウターリード
7aを0.2mm幅、アウターリード7b,7cを0.
15mm幅、樹脂パッケージ6を0.7mm×1.0m
m、リードフレーム1の厚さを0.1mmとし、間隔T
2を0.1mmに形成し、また間隔T1を0.15mm
に形成することもできる。
The above is one specific example, but the die pad 2 is 0.4 mm square and the semiconductor chip 3 is 0.25 m
m, the inner lead 4 has a width of 0.2 mm, the outer lead 7a has a width of 0.2 mm, and the outer leads 7b and 7c have a width of 0.2 mm.
15 mm width, resin package 6 0.7 mm x 1.0 m
m, the thickness of the lead frame 1 is 0.1 mm, and the interval T
2 is formed to 0.1 mm, and the interval T1 is set to 0.15 mm.
Can also be formed.

【0021】図2は本発明の第2の実施形態を示す半導
体装置の平面図である。図2に示すように、本実施の形
態における半導体装置は、ダイパッド2と一体になるア
ウターリード7aを樹脂パッケージ6の短辺方向から導
出したものである。すなわち、2つのインナーリード4
に一体に形成する2つのアウターリード7b,7cは前
述の第1の実施の形態と同様にし、ダイパッド2に一体
に形成するアウターリード7aだけをパッケージ6の短
かい側面から導出したものである。その他の具体的な条
件等は、前述した第1の実施の形態と同様である。
FIG. 2 is a plan view of a semiconductor device according to a second embodiment of the present invention. As shown in FIG. 2, in the semiconductor device according to the present embodiment, outer leads 7 a integrated with the die pad 2 are derived from the short side direction of the resin package 6. That is, two inner leads 4
The two outer leads 7b and 7c formed integrally with the die pad 2 are similar to those of the first embodiment described above, and only the outer lead 7a formed integrally with the die pad 2 is led out from the short side surface of the package 6. Other specific conditions and the like are the same as in the above-described first embodiment.

【0022】図3は本発明の第3の実施の形態を示す半
導体装置の平面図である。図3に示すように、本実施の
形態における半導体装置は、インナーリード4と一体に
なるアウターリード7b,7cを、ダイパッド2と一体
になるアウターリード7aが導出される樹脂パッケージ
6の短辺とは反対側の短辺より導出したものであり、そ
の他は第1,第2の実施の形態と同様である。
FIG. 3 is a plan view of a semiconductor device according to a third embodiment of the present invention. As shown in FIG. 3, in the semiconductor device according to the present embodiment, the outer leads 7b and 7c integrated with the inner lead 4 are connected to the short side of the resin package 6 from which the outer lead 7a integrated with the die pad 2 is led out. Is derived from the opposite short side, and the other is the same as in the first and second embodiments.

【0023】[0023]

【発明の効果】以上説明したように、本発明の樹脂封止
型半導体装置は、ダイパッドの片側のみにインナーリー
ドを配置することにより、1つのインナーリードおよび
ダイパッドの間隔と、インナーリード1本分の幅とを寸
法的に小さくできるので、樹脂パッケージの長辺側の寸
法を小さくでき、全体を小型化するとともに、軽量化す
ることができるという効果がある。
As described above, in the resin-encapsulated semiconductor device of the present invention, by disposing the inner leads only on one side of the die pad, the distance between one inner lead and the die pad and the distance of one inner lead can be obtained. And the width of the resin package can be reduced in dimension, so that the dimension on the long side of the resin package can be reduced, and the overall size and weight can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態を示す半導体装置の
平面図である。
FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態を示す半導体装置の
平面図である。
FIG. 2 is a plan view of a semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第3の実施の形態を示す半導体装置の
平面図である。
FIG. 3 is a plan view of a semiconductor device according to a third embodiment of the present invention.

【図4】従来の一例を示す半導体装置の平面図である。FIG. 4 is a plan view of a semiconductor device showing an example of the related art.

【符号の説明】[Explanation of symbols]

1 リードフレーム 2 ダイパッド 3 半導体チップ 4 インナーリード 5 ボンディングワイヤ 6 樹脂パッケージ 7a〜7c アウターリード T1 リードフレーム・樹脂間隔 T2 インナーリード・ダイパッド間隔 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Die pad 3 Semiconductor chip 4 Inner lead 5 Bonding wire 6 Resin package 7a-7c Outer lead T1 Lead frame-resin interval T2 Inner lead-die pad interval

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップをリードフレームのダイパ
ッド上に搭載し且つ前記半導体チップとインナーリード
をボンディングワイヤで接続し、これらを樹脂封止する
ことによりパッケージを形成する樹脂封止型半導体装置
において、前記ダイパッドの片側にのみ所定の間隔を持
って第1および第2のインナーリードを配置するととも
に、前記ダイパッドに一体に形成する第1のアウターリ
ードと前記第1および第2のインナーリードにそれぞれ
一体に形成する第2および第3のアウターリードとを前
記パッケージの側面から導出することを特徴とする樹脂
封止型半導体装置。
1. A resin-sealed semiconductor device in which a semiconductor chip is mounted on a die pad of a lead frame, the semiconductor chip and inner leads are connected by bonding wires, and these are sealed with a resin to form a package. First and second inner leads are arranged at a predetermined interval only on one side of the die pad, and the first outer lead and the first and second inner leads are formed integrally with the die pad, respectively. A resin-encapsulated semiconductor device, wherein second and third outer leads formed on the package are led out from a side surface of the package.
【請求項2】 前記パッケージは、表面実装型ミニモー
ルドパッケージとする請求項1記載の樹脂封止型半導体
装置。
2. The resin-encapsulated semiconductor device according to claim 1, wherein said package is a surface-mount mini-mold package.
【請求項3】 前記ダイパッドに一体に形成する第1の
アウターリードと前記第1のインナーリードに一体に形
成する第2のアウターリードとは、前記パッケージの一
方の側面から導出し、前記第2のインナーリードに一体
に形成した第3のアウターリードは前記パッケージの他
方の側面から導出する請求項1記載の樹脂封止型半導体
装置。
3. A first outer lead formed integrally with the die pad and a second outer lead formed integrally with the first inner lead are led out from one side surface of the package, and the second outer lead is formed on the second inner lead. The resin-encapsulated semiconductor device according to claim 1, wherein a third outer lead integrally formed with the inner lead is led out from the other side surface of the package.
【請求項4】 前記ダイパッドに一体に形成する第1の
アウターリードと前記第1および第2のインナーリード
に一体に形成する第2および第3のアウターリードと
は、前記パッケージの短かい側面から互いに逆方向に導
出する請求項1記載の樹脂封止型半導体装置。
4. A first outer lead formed integrally with the die pad and second and third outer leads formed integrally with the first and second inner leads are formed from a short side surface of the package. The resin-sealed semiconductor device according to claim 1, wherein the semiconductor devices are led out in opposite directions.
【請求項5】 前記ダイパッドに一体に形成する第1の
アウターリードは前記パッケージの短かい側面から導出
し、前記第1および第2のインナーリードに一体に形成
する第2および第3のアウターリードは、前記パッケー
ジの長い側面から互いに逆方向に導出する請求項1記載
の樹脂封止型半導体装置。
5. The first and second outer leads formed integrally with the die pad are formed from short sides of the package, and are formed integrally with the first and second inner leads. The resin-encapsulated semiconductor device according to claim 1, wherein the semiconductor devices extend in opposite directions from a long side surface of the package.
JP3273398A 1998-02-16 1998-02-16 Resin encapsulated semiconductor device Pending JPH11233700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3273398A JPH11233700A (en) 1998-02-16 1998-02-16 Resin encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3273398A JPH11233700A (en) 1998-02-16 1998-02-16 Resin encapsulated semiconductor device

Publications (1)

Publication Number Publication Date
JPH11233700A true JPH11233700A (en) 1999-08-27

Family

ID=12367048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3273398A Pending JPH11233700A (en) 1998-02-16 1998-02-16 Resin encapsulated semiconductor device

Country Status (1)

Country Link
JP (1) JPH11233700A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681505A (en) * 2013-11-27 2015-06-03 意法半导体研发(深圳)有限公司 Pin-free surface mount assembly encapsulation body and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681505A (en) * 2013-11-27 2015-06-03 意法半导体研发(深圳)有限公司 Pin-free surface mount assembly encapsulation body and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2569939B2 (en) Resin-sealed semiconductor device
JP2003115573A (en) Dual die package
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JP4390317B2 (en) Resin-sealed semiconductor package
JPH03177060A (en) Lead frame for semiconductor device
JP2001345412A (en) Semiconductor device and its manufacturing method
JPH11233700A (en) Resin encapsulated semiconductor device
US5925927A (en) Reinforced thin lead frames and leads
JP2629853B2 (en) Semiconductor device
JP3565114B2 (en) Resin-sealed semiconductor device
JPH0582672A (en) Semiconductor device and manufacturing method thereof
JPH11260972A (en) Thin semiconductor device
JP2679848B2 (en) Semiconductor device
JPS63174347A (en) Lead frame
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JPS62235763A (en) Lead frame for semiconductor device
JP3082507U (en) Double side chip package
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JPS61241954A (en) Semiconductor device
JPH0621304A (en) Manufacture of lead frame and semiconductor device
JPH07101729B2 (en) Multi-chip semiconductor device and manufacturing method thereof
JPH0366150A (en) Semiconductor integrated circuit device
JPS61194861A (en) Resin sealed type semiconductor device
JP2513044Y2 (en) Semiconductor device
KR200295664Y1 (en) Stack semiconductor package

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000321