JPH0582672A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0582672A
JPH0582672A JP24196691A JP24196691A JPH0582672A JP H0582672 A JPH0582672 A JP H0582672A JP 24196691 A JP24196691 A JP 24196691A JP 24196691 A JP24196691 A JP 24196691A JP H0582672 A JPH0582672 A JP H0582672A
Authority
JP
Japan
Prior art keywords
heat dissipation
chip
stage
semiconductor device
dissipation block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24196691A
Other languages
Japanese (ja)
Inventor
Toshiyuki Yoda
敏幸 誉田
Rikuro Sono
陸郎 薗
Masanori Yoshimoto
正則 吉本
Koji Saito
浩治 斉藤
Masaji Takenaka
正司 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24196691A priority Critical patent/JPH0582672A/en
Publication of JPH0582672A publication Critical patent/JPH0582672A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To readily manufacture a semiconductor device having a radiation structure and enhance radiation effects. CONSTITUTION:In at least the one direction of the surface of a chip 4 and the rear surface of a stage 3, for instance in the surface direction of the chip 4, a radiation block 6 is so provided as to face onto the same surface as the package one. In this embodiment, the radiation block 6 is vacuum-chucked and fixed by a vacuum-chucking hole formed in an upper metal mold at resin molding and molded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、放熱構造を有する半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a heat dissipation structure.

【0002】近年、半導体装置の高集積化に伴い、その
発熱量が大きくなってきている。また、軽量、小型化に
伴い、パッケージの厚さを薄くすることが要求されてい
る。従って、小型化を図りつつ放熱効果を向上させる必
要がある。
In recent years, the amount of heat generated by semiconductor devices has increased with the high integration of semiconductor devices. Further, as the weight and the size are reduced, it is required to reduce the thickness of the package. Therefore, it is necessary to improve the heat dissipation effect while reducing the size.

【0003】[0003]

【従来の技術】図11(A),(B)に従来の半導体装
置の断面図を示す。図11(A)は平面断面図、図11
(B)は図11(A)のA−A断面図である。図11
(A),(B)において、半導体装置30は、いわゆる
QFP(QuadFlat Package)型のもので、リードフレー
ム31の中央部分のアイランド32上に半導体チップ3
3が搭載される。そして、半導体チップ33とリードフ
レーム31のインナリード34とがワイヤ35によりボ
ンディングされ、封止樹脂36によりモールドされる。
また、リードフレーム31のアウタリード37がL型形
状に加工される。
2. Description of the Related Art FIGS. 11A and 11B are sectional views of a conventional semiconductor device. 11A is a plan sectional view, FIG.
11B is a cross-sectional view taken along the line AA of FIG. 11
In (A) and (B), the semiconductor device 30 is of a so-called QFP (Quad Flat Package) type, and the semiconductor chip 3 is mounted on the island 32 in the central portion of the lead frame 31.
3 is installed. Then, the semiconductor chip 33 and the inner leads 34 of the lead frame 31 are bonded by the wires 35 and molded by the sealing resin 36.
Further, the outer leads 37 of the lead frame 31 are processed into an L shape.

【0004】このような半導体装置30は、表面実装用
のものとして一般的なものであり、駆動時における半導
体チップ33からの発熱を封止樹脂36,アウタリード
37より自然に放熱するものである。
Such a semiconductor device 30 is generally used for surface mounting, and heat generated from the semiconductor chip 33 during driving is naturally radiated from the sealing resin 36 and the outer leads 37.

【0005】[0005]

【発明が解決しようとする課題】しかし、半導体チップ
33が高密度化、大型化すると、発熱量が増大してく
る。従って、自然の放熱では対処しきれなくなり、半導
体チップ33の故障の原因になるという問題がある。
However, as the semiconductor chip 33 becomes higher in density and larger in size, the amount of heat generated increases. Therefore, there is a problem that natural heat dissipation cannot cope with it, which causes failure of the semiconductor chip 33.

【0006】そこで、本発明は上記課題に鑑みなされた
もので、容易に製造可能であり、放熱効果の高い半導体
装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device which can be easily manufactured and has a high heat dissipation effect.

【0007】[0007]

【課題を解決するための手段】上記課題は、リードフレ
ームのステージ上にチップが搭載され、該リードフレー
ムとの接続後、樹脂モールドされる半導体装置におい
て、前記チップの表面方向及び前記ステージの裏面方向
の少なくとも何れか一方に、前記樹脂モールドされたパ
ッケージの表面に表出する所定数の放熱ブロックを設け
ることにより解決され、適宜、前記ステージの裏面方向
に設けられた放熱ブロックに、製造時に該ステージを吸
着固定させるための連通孔を形成する。
In the semiconductor device in which a chip is mounted on a stage of a lead frame and is resin-molded after the connection with the lead frame, the surface direction of the chip and the back surface of the stage are solved. It is solved by providing a predetermined number of heat dissipation blocks exposed on the surface of the resin-molded package in at least one of the directions. A communication hole for adsorbing and fixing the stage is formed.

【0008】この場合の半導体装置の製造方法は、所定
数の放熱ブロックを、前記チップの表面方向及び前記ス
テージの裏面方向の少なくとも何れか一方に取着し、又
は所定間隔で配置する工程と、該放熱ブロックを、上金
型及び下金型の少なくとも何れか一方に形成された吸着
孔を介して吸着固定する工程と、該放熱ブロックを有す
る該チップ周辺を樹脂モールドする工程とを含み、適
宜、前記ステージの裏面方向に配置させる放熱ブロック
に連通孔を形成して該ステージを吸着固定させる。
In this case, the method of manufacturing a semiconductor device comprises a step of attaching a predetermined number of heat radiation blocks to at least one of the front surface direction of the chip and the back surface direction of the stage, or disposing them at predetermined intervals. A step of adsorbing and fixing the heat dissipation block through an adsorption hole formed in at least one of an upper mold and a lower mold; and a step of resin-molding the periphery of the chip having the heat dissipation block, as appropriate A communication hole is formed in the heat dissipation block arranged in the back surface direction of the stage to adsorb and fix the stage.

【0009】[0009]

【作用】上述のように、チップの表面方向及びステージ
の裏面方向の少なくとも何れか一方に、放熱ブロックを
設けている。すなわち、放熱ブロックは、チップの表面
方向のみ、又はステージの裏面方向のみ、又はチップの
表面方向及びステージの裏面方向の双方に設けられる。
また、放熱ブロックは、樹脂モールドされたパッケージ
の表面に表出する。
As described above, the heat dissipation block is provided on at least one of the front surface direction of the chip and the rear surface direction of the stage. That is, the heat dissipation block is provided only in the front surface direction of the chip, only in the rear surface direction of the stage, or in both the front surface direction of the chip and the back surface direction of the stage.
Further, the heat dissipation block is exposed on the surface of the resin-molded package.

【0010】このように、放熱ブロックが表出すること
から、チップにより発生する熱量を高効率で放熱するこ
とが可能となる。
Since the heat dissipation block is exposed in this way, it is possible to dissipate the amount of heat generated by the chip with high efficiency.

【0011】また、放熱ブロックがステージ裏面方向に
配置する場合、該放熱ブロックに連通孔が適宜形成され
る。この連通孔は、樹脂モールド時にステージを金型に
形成された連通孔を介して吸着固定するものであり、封
止樹脂注入時のステージやチップの位置ずれを防止し
て、ステージや接続に使用されるワイヤの表出を防止す
ることが可能となり、薄型を図ることが可能となる。さ
らに、この放熱ブロックに形成された連通孔は、製造後
外部放熱手段を取り付ける際のネジ孔又は位置決め穴と
して使用することも可能となる。
Further, when the heat dissipation block is arranged on the back surface of the stage, a communication hole is appropriately formed in the heat dissipation block. This communication hole is used to adsorb and fix the stage through the communication hole formed in the mold during resin molding, preventing the displacement of the stage and chip during injection of the sealing resin, and using it for the stage and connection. It is possible to prevent the exposed wire from being exposed, and it is possible to reduce the thickness. Further, the communication hole formed in the heat dissipation block can be used as a screw hole or a positioning hole when attaching the external heat dissipation means after manufacturing.

【0012】[0012]

【実施例】実施例(A) 図1に、本発明の第1の実施例の構成図を示す。図1に
おいて、半導体装置1は、所定パターンのリードフレー
ム2のステージ3上にチップ4が搭載され、該チップ4
とリードフレーム2のインナリード2aとがワイヤ5に
よりボンディングされる。
Embodiments (A) FIG. 1 shows a block diagram of a first embodiment of the present invention. In FIG. 1, a semiconductor device 1 has a chip 4 mounted on a stage 3 of a lead frame 2 having a predetermined pattern.
The inner lead 2a of the lead frame 2 is bonded with the wire 5.

【0013】チップ4の表面には、放熱用の良好な金属
(例えば、アルミニウム)で形成された放熱ブロック6
が、エポキシ系等の絶縁性の固着部材である接着剤7に
より固着される。そして、封止樹脂8によりモールド
し、該放熱ブロック6の表面がパッケージと同一表面に
なるように表出される。
On the surface of the chip 4, a heat dissipation block 6 formed of a good metal for heat dissipation (for example, aluminum)
Are fixed by an adhesive 7 which is an insulating fixing member such as an epoxy type. Then, it is molded with the sealing resin 8 and exposed so that the surface of the heat dissipation block 6 becomes the same surface as the package.

【0014】また、リードフレーム2のアウタリード2
bを表面実装用のL型に折曲するものである。なお、本
実施例以下では総て表面実装用のリードを表わしている
が、折曲せずにリード挿入用としても同様である。
The outer lead 2 of the lead frame 2
The b is bent into an L shape for surface mounting. It should be noted that all of the leads for surface mounting are shown in the present embodiment and the following, but the same applies to lead insertion without bending.

【0015】ここで、図2に、図1の製造方法を説明す
るための図を示す。図2において、まずリードフレーム
2のステージ3上にチップ4を搭載してワイヤ5による
ボンディング後、チップ4の表面に接着剤7により放熱
ブロック6を取着する。一方、上金型9aには吸着孔1
0aが形成されており、図示しないが真空源に連通して
いる。
Here, FIG. 2 shows a diagram for explaining the manufacturing method of FIG. In FIG. 2, first, the chip 4 is mounted on the stage 3 of the lead frame 2, and after bonding with the wire 5, the heat dissipation block 6 is attached to the surface of the chip 4 with the adhesive 7. On the other hand, the upper die 9a has a suction hole 1
0a is formed and communicates with a vacuum source (not shown).

【0016】そこで、上金型9a及び下金型9bにより
形成されるキャビティ11内にチップ4周辺のモールド
部分を位置させ、吸着孔10aにより放熱ブロック6を
真空吸着して固定する。そして、ゲート12より封止樹
脂8を封入してモールドを行うものである。これによ
り、放熱ブロック6を確実にパッケージ面に表出させる
ことができ、チップ4で発生する熱量を高効率で放熱す
ることができる。すなわち、吸着孔10aにより放熱ブ
ロック6を固着することから、上金型9aと放熱ブロッ
ク6との間に封止樹脂8が侵入して樹脂バリを生じるこ
とを防止することができるものである。
Therefore, the mold portion around the chip 4 is positioned in the cavity 11 formed by the upper mold 9a and the lower mold 9b, and the heat dissipation block 6 is vacuum-adsorbed and fixed by the adsorption holes 10a. Then, the sealing resin 8 is sealed from the gate 12 to perform molding. As a result, the heat dissipation block 6 can be surely exposed on the package surface, and the amount of heat generated in the chip 4 can be dissipated with high efficiency. That is, since the heat dissipation block 6 is fixed by the suction holes 10a, it is possible to prevent the encapsulation resin 8 from entering between the upper die 9a and the heat dissipation block 6 to cause a resin burr.

【0017】また、薄型の半導体装置の場合、吸着孔1
0aにより放熱ブロック6を固定することから、封止樹
脂8の注入圧力によりステージ3(チップ4)が位置ず
れすることがなく、ステージ3やワイヤ5がモールド後
にパッケージ表面に表出して電気的短絡を惹起するとい
う事態を防止することができる。
In the case of a thin semiconductor device, the suction hole 1
Since the heat radiating block 6 is fixed by 0a, the stage 3 (chip 4) is not displaced due to the injection pressure of the sealing resin 8, and the stage 3 and the wire 5 are exposed on the package surface after molding and electrically short-circuited. It is possible to prevent the situation that causes

【0018】なお、放熱が小さいものでよく、ステージ
3(チップ4)の位置ずれ防止が目的であれば、放熱ブ
ロック6を、例えばエポキシ樹脂等の高分子材料で形成
してもよい。
The heat radiation block 6 may be made of a polymer material such as epoxy resin for the purpose of preventing the displacement of the stage 3 (chip 4).

【0019】また、図3に、図1の他の実施例の構成図
を示す。図3の半導体装置1は、図1における放熱ブロ
ック6を断面逆凸形状とした放熱ブロック6aとしたも
ので、パッケージ略全表面に該放熱ブロック6aを表出
させて表出面積を拡大することにより、より高い放熱効
果を得ることができるものである。この場合の製造方法
は図2と同様である。なお、図示しないが、より放熱ブ
ロック6aの表出面積を拡大するために、該放熱ブロッ
ク6aの表出面にスリットを形成してもよい。
FIG. 3 shows a block diagram of another embodiment of FIG. In the semiconductor device 1 of FIG. 3, the heat dissipation block 6 in FIG. 1 is a heat dissipation block 6a having an inverted convex cross section, and the heat dissipation block 6a is exposed on substantially the entire surface of the package to increase the exposed area. As a result, a higher heat radiation effect can be obtained. The manufacturing method in this case is the same as in FIG. Although not shown, a slit may be formed on the exposed surface of the heat dissipation block 6a in order to further increase the exposed area of the heat dissipation block 6a.

【0020】次に、図4に、本発明の第2の実施例の構
成及び製造方法を説明する。図4における半導体装置1
は、リードフレーム2のステージ3の裏面に、接着剤7
aにより放熱ブロック6bが取着される。この場合の接
着剤7aは、前述のようにエポキシ系の樹脂でもよく、
半田でもよい。すなわち、チップ4表面に使用される接
着剤は絶縁性のものでなくてはならないが、ステージ3
裏面に使用されるものは、絶縁性、導電性を問わない。
Next, the construction and manufacturing method of the second embodiment of the present invention will be described with reference to FIG. Semiconductor device 1 in FIG.
Is attached to the back surface of the lead frame 2 on the stage 3 with an adhesive 7
The heat dissipation block 6b is attached by a. The adhesive 7a in this case may be an epoxy resin as described above,
It may be solder. That is, the adhesive used on the surface of the chip 4 must be insulative.
What is used for the back surface may be either insulating or conductive.

【0021】一方、下金型9bに吸着孔10bが形成さ
れ、図示しない真空源に連通する。そこで、吸着孔10
bにより放熱ブロック6bを真空吸着して樹脂モールド
が行われる。この場合、放熱ブロック6bはパッケージ
の裏面に表出するもので、図1及び図2と同様の効果を
奏するものである。
On the other hand, a suction hole 10b is formed in the lower mold 9b and communicates with a vacuum source (not shown). Therefore, the suction holes 10
The heat radiation block 6b is vacuum-adsorbed by b and resin molding is performed. In this case, the heat dissipation block 6b is exposed on the back surface of the package, and has the same effect as in FIGS.

【0022】次に、図5に、本発明の第3の実施例の構
成図を示す。図5における半導体装置1は、チップ4の
表面方向及びステージ3の裏面方向の双方に放熱ブロッ
ク6,6bをパッケージ面に表出させて設けたものであ
る。この場合、チップ4の表面方向の放熱ブロック6
は、チップ4と所定間隔で配置されており、ステージ3
の裏面に放熱ブロック6bが接着剤7aにより固着され
ている。
Next, FIG. 5 shows a block diagram of a third embodiment of the present invention. The semiconductor device 1 in FIG. 5 is provided with the heat dissipation blocks 6 and 6b exposed on the package surface in both the front surface direction of the chip 4 and the rear surface direction of the stage 3. In this case, the heat dissipation block 6 in the surface direction of the chip 4
Are arranged at a predetermined distance from the chip 4, and the stage 3
The heat dissipation block 6b is fixed to the back surface of the adhesive with an adhesive 7a.

【0023】なお、放熱ブロック6,6bの表面に形成
された凹部13a〜13dは、後述するモールド時に金
型と位置合せするためのものである。
The recesses 13a to 13d formed on the surfaces of the heat dissipation blocks 6 and 6b are for aligning with the mold at the time of molding described later.

【0024】ここで、図6に、図5の製造方法を説明す
るための図を示す。図6(A)において、まず、上金型
9aには、真空源に連通した吸着孔10aが形成される
と共に、キャビティ11内に位置合せのための凸部14
a,14bが形成される。また、下金型9bも同様に、
真空源に連通した吸着孔10bが形成されると共に、キ
ャビティ11内に位置合せのための凸部14c,14d
が形成される。
Here, FIG. 6 shows a diagram for explaining the manufacturing method of FIG. In FIG. 6 (A), first, the upper mold 9a is formed with a suction hole 10a communicating with a vacuum source, and the convex portion 14 for alignment is provided in the cavity 11.
a and 14b are formed. Also, the lower mold 9b is also the same.
A suction hole 10b communicating with a vacuum source is formed, and projections 14c and 14d for alignment are provided in the cavity 11.
Is formed.

【0025】そこで、上金型9aのキャビティ11内に
放熱ブロック6を、凹部13a,13b及び凸部14
a,14bで位置合わせして吸着孔10aより吸着固定
する。一方、下金型9bのキャビティ11内に放熱ブロ
ック6bを、凹部13c,13d及び凸部14c,14
dで位置合わせして吸着孔10bより吸着固定する。ま
た、放熱ブロック6bには、例えばモールド温度(例え
ば170℃)で溶融するIn(インジウム)合金等の低
温の半田7aが塗布される。
Therefore, the heat dissipation block 6 is provided in the cavity 11 of the upper mold 9a, and the concave portions 13a and 13b and the convex portion 14 are provided.
A and 14b are aligned and fixed by suction through the suction holes 10a. On the other hand, the heat dissipation block 6b is provided in the cavity 11 of the lower mold 9b, and the concave portions 13c and 13d and the convex portions 14c and 14 are provided.
It is aligned at d and is fixed by suction through the suction hole 10b. Further, the heat dissipation block 6b is coated with a low temperature solder 7a such as In (indium) alloy which is melted at a mold temperature (for example, 170 ° C.).

【0026】そして、図6(B)において、キャビティ
11内にチップ周辺のモールドする部分を位置させ、封
止樹脂8を封入する。この場合、封入前は半田7上にス
テージ3が位置しており、モールド時に半田7は溶融す
る。これにより、ステージ3は正しい位置に強制され、
封入された封止樹脂8が冷却して固化すると共に、半田
7も固化してステージ3を正しい位置でモールドするこ
とができる。
Then, in FIG. 6 (B), a molding portion around the chip is positioned in the cavity 11 and the sealing resin 8 is sealed therein. In this case, the stage 3 is positioned on the solder 7 before encapsulation, and the solder 7 melts during molding. This forces the stage 3 to the correct position,
The enclosed sealing resin 8 is cooled and solidified, and the solder 7 is also solidified, so that the stage 3 can be molded at the correct position.

【0027】このように、放熱ブロック6,6bを、パ
ッケージの表面と同一表面に表出されることから、より
一層の高い放熱性を得ることができると共に、該放熱ブ
ロック6,6bを固定してモールドを行うことから、薄
型を図る場合でもステージ3やワイヤ5がパッケージ表
面に表出することがなく、電気的短絡を防止することが
できる。
As described above, since the heat dissipation blocks 6 and 6b are exposed on the same surface as the surface of the package, higher heat dissipation can be obtained and the heat dissipation blocks 6 and 6b can be fixed. Since the molding is performed, the stage 3 and the wire 5 do not appear on the package surface even when the thickness is reduced, and an electrical short circuit can be prevented.

【0028】また、図7に、図5の他の実施例の構成図
を示す。図7の半導体装置1は、チップ4上に絶縁性の
接着剤7により伝熱部材である伝熱ブロック15を、チ
ップ4と放熱ブロック6との間に介在させたもので、他
の構成は図5と同様である。この伝熱ブロックを介在さ
せることにより、より高い放熱性を得ることができる。
FIG. 7 shows a block diagram of another embodiment of FIG. In the semiconductor device 1 of FIG. 7, a heat transfer block 15, which is a heat transfer member, is interposed on the chip 4 by an insulating adhesive 7 between the chip 4 and the heat dissipation block 6, and other configurations are the same. It is similar to FIG. By interposing this heat transfer block, higher heat dissipation can be obtained.

【0029】なお、上記第1,第3の実施例のように、
チップ4の表面方向に放熱ブロック6を配置する場合、
該放熱ブロック6にネジ穴を形成しておき、該ネジ穴に
外部放熱手段を取着してもよい。
As in the first and third embodiments,
When disposing the heat dissipation block 6 in the surface direction of the chip 4,
A screw hole may be formed in the heat dissipation block 6 and an external heat dissipation means may be attached to the screw hole.

【0030】実施例(B) 実施例(B)は、実施例(A)におけるステージ3の裏
面方向に配置した放熱ブロック6bに連通孔を形成した
場合である。
Example (B) Example (B) is a case where a communication hole is formed in the heat dissipation block 6b arranged in the back surface direction of the stage 3 in Example (A).

【0031】図8に、本発明の第4の実施例の構成及び
製造方法を説明するための図を示す。図8において、放
熱ブロック16をステージ3の裏面に位置させたもの
で、該放熱ブロック16には連通孔17が形成される。
FIG. 8 is a diagram for explaining the structure and manufacturing method of the fourth embodiment of the present invention. In FIG. 8, the heat dissipation block 16 is located on the back surface of the stage 3, and a communication hole 17 is formed in the heat dissipation block 16.

【0032】一方、モールド時、下金型9aには、該連
通孔17に対応する位置に吸着孔10bが形成される。
すなわち、図4の場合に比較して、連通孔17を形成す
ることにより接着剤7aを省略することができる。
On the other hand, at the time of molding, suction holes 10b are formed in the lower mold 9a at positions corresponding to the communication holes 17.
That is, as compared with the case of FIG. 4, the adhesive 7a can be omitted by forming the communication hole 17.

【0033】このような半導体装置1を樹脂モールドす
る場合、まず、下金型9bに吸着孔10bと連通孔17
とを位置合わせして放熱ブロック16を載置する。そし
て、上金型9aとで形成されるキャビティ11内に、該
放熱ブロック16上にステージ3を位置させて配置さ
せ、吸着孔10b及び連通孔17を介して該ステージ3
を真空吸着により固定する。この状態で封止樹脂8を封
入してモールドを行うものである。
When resin-molding such a semiconductor device 1, first, the lower die 9b is provided with the suction hole 10b and the communication hole 17.
The heat dissipation block 16 is placed by aligning the positions. Then, the stage 3 is positioned and arranged on the heat dissipation block 16 in the cavity 11 formed by the upper mold 9a, and the stage 3 is placed through the suction hole 10b and the communication hole 17.
Are fixed by vacuum adsorption. In this state, the sealing resin 8 is enclosed and molding is performed.

【0034】これにより、図4と同様に、パッケージ裏
面に放熱ブロック16が表出した状態でモールドされ、
高い放熱効果を得ると共に、薄型化を図る場合に樹脂封
入時のステージ3の位置ずれを防止することができる。
As a result, as in the case of FIG. 4, the heat dissipation block 16 is molded on the back surface of the package while being exposed,
It is possible to obtain a high heat dissipation effect and prevent the displacement of the stage 3 during resin encapsulation in the case of thinning.

【0035】次に、図9に、本発明の第5の実施例の構
成図を示す。図9の半導体装置1は、ステージ3の裏面
に連通孔17が形成された放熱ブロック16が、接着剤
を介在させずに直接に配置されたもので、他の構成は図
5と同様である。
Next, FIG. 9 shows a block diagram of a fifth embodiment of the present invention. In the semiconductor device 1 of FIG. 9, the heat dissipation block 16 in which the communication hole 17 is formed on the back surface of the stage 3 is directly arranged without interposing an adhesive, and other configurations are similar to those of FIG. ..

【0036】ここで、図10に、図9の製造方法を説明
するための図を示す。図10(A)において、まず、上
金型9a及び下金型9bにはそれぞれ吸着孔10a,1
0bが形成されており、上金型9aの凸部14a,14
bと凹部13a,13bを位置合わせして放熱ブロック
6を配置し、吸着孔10aより吸着固定する。また、下
金型9bの凸部14c,14dと凹部13c,13dに
より、吸着孔10bと連通孔17とを位置合わせして放
熱ブロック16を配置する。
Here, FIG. 10 is a view for explaining the manufacturing method of FIG. In FIG. 10 (A), first, the upper mold 9a and the lower mold 9b are respectively provided with suction holes 10a, 1a.
0b is formed, and the protrusions 14a, 14 of the upper mold 9a are formed.
b and the recesses 13a and 13b are aligned with each other, the heat dissipation block 6 is arranged, and suction-fixed through the suction holes 10a. Further, the heat radiation block 16 is arranged by aligning the suction hole 10b and the communication hole 17 by the convex portions 14c and 14d and the concave portions 13c and 13d of the lower mold 9b.

【0037】そして、図10(B)において、放熱ブロ
ック16上にチップ4を搭載してワイヤボンディングさ
れたステージ3を載置し、吸着孔10b及び連通孔17
を介してステージ3を吸着固定する。そして、封止樹脂
8によりモールドを行うものである。
Then, in FIG. 10B, the chip 4 is mounted on the heat dissipation block 16, the wire-bonded stage 3 is mounted, and the suction hole 10b and the communication hole 17 are provided.
The stage 3 is adsorbed and fixed via. Then, molding is performed with the sealing resin 8.

【0038】これにより、2つの放熱ブロック6,16
がパッケージの表面に表出され、より高い放熱効果を得
ることができる。この場合、製造工程は、放熱ブロック
6,16を配置する工程が増えるのみで、他は従来の工
程と同様である。
As a result, the two heat dissipation blocks 6, 16
Is exposed on the surface of the package, and a higher heat dissipation effect can be obtained. In this case, the manufacturing process is the same as the conventional process except that the process of disposing the heat dissipation blocks 6 and 16 is increased.

【0039】また、図9の半導体装置1を、図7に示す
ようにチップ4と放熱ブロック6との間に伝熱ブロック
15を介在させることにより、さらにより高い放熱効果
を得ることができる。
Further, in the semiconductor device 1 shown in FIG. 9, the heat transfer block 15 is interposed between the chip 4 and the heat dissipation block 6 as shown in FIG. 7, whereby a further higher heat dissipation effect can be obtained.

【0040】なお、上述の第1〜第5の実施例では、チ
ップ4をフェイスアップの場合で示しているが、フェイ
スダウンの場合でも同様の効果を有する。この場合、図
8,図9の第4及び第5の実施例に示すステージ3の裏
面に配置された放熱ブロック16に形成された連通孔1
7が上向きになり、該連通孔17を螺刻して外部放熱手
段を取着してもよい。
In the first to fifth embodiments described above, the chip 4 is shown in the face-up case, but the same effect can be obtained in the face-down case. In this case, the communication hole 1 formed in the heat dissipation block 16 arranged on the back surface of the stage 3 shown in the fourth and fifth embodiments of FIGS.
The external heat radiating means may be attached by screwing the communication hole 17 with 7 facing upward.

【0041】[0041]

【発明の効果】以上のように本発明によれば、チップの
表面方向及びステージの裏面方向の少なくとも何れか一
方に放熱ブロックを設け、また、ステージの裏面方向に
設けた放熱ブロックに製造時にステージを吸着固定する
ための連通孔を形成することにより、安定した樹脂モー
ルドでチップより発生する熱量を高効率で放熱すること
ができる。
As described above, according to the present invention, the heat dissipation block is provided in at least one of the front surface direction of the chip and the back surface direction of the stage, and the heat dissipation block provided in the back surface direction of the stage has a stage during manufacturing. By forming the communication hole for adsorbing and fixing the resin, the amount of heat generated from the chip can be radiated with high efficiency in a stable resin mold.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構成図である。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】図1の製造方法を説明するための図である。FIG. 2 is a diagram for explaining the manufacturing method of FIG.

【図3】図1の他の実施例の構成図である。FIG. 3 is a configuration diagram of another embodiment of FIG.

【図4】本発明の第2の実施例の構成及び製造方法を説
明するための図である。
FIG. 4 is a diagram for explaining a configuration and a manufacturing method of a second embodiment of the present invention.

【図5】本発明の第3の実施例の構成図である。FIG. 5 is a configuration diagram of a third embodiment of the present invention.

【図6】図5の製造方法を説明するための図である。6A and 6B are views for explaining the manufacturing method of FIG.

【図7】図5の他の実施例の構成図である。FIG. 7 is a configuration diagram of another embodiment of FIG.

【図8】本発明の第4の実施例の構成及び製造方法を説
明するための図である。
FIG. 8 is a diagram for explaining a configuration and a manufacturing method of a fourth example of the present invention.

【図9】本発明の第5の実施例の構成図である。FIG. 9 is a configuration diagram of a fifth embodiment of the present invention.

【図10】図9の製造方法を説明するための図である。FIG. 10 is a diagram for explaining the manufacturing method in FIG.

【図11】従来の半導体装置の断面図である。FIG. 11 is a cross-sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 リードフレーム 3 ステージ 4 チップ 6,6a,6b,16 放熱ブロック 7,7a 接着剤 8 封止樹脂 9a 上金型 9b 下金型 10a,10b 吸着孔 15 伝熱ブロック 17 連通孔 1 Semiconductor Device 2 Lead Frame 3 Stage 4 Chip 6, 6a, 6b, 16 Heat Dissipation Block 7, 7a Adhesive 8 Sealing Resin 9a Upper Mold 9b Lower Mold 10a, 10b Adsorption Hole 15 Heat Transfer Block 17 Communication Hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 浩治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Koji Saito 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor, Shoji Takenaka 1015, Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 リードフレーム(2)のステージ(3)
上にチップ(4)が搭載され、該リードフレーム(2)
との接続後、樹脂モールドされる半導体装置において、 前記チップ(4)の表面方向及び前記ステージ(3)の
裏面方向の少なくとも何れか一方に、前記樹脂モールド
されたパッケージの表面に表出する所定数の放熱ブロッ
ク(6,6a,6b,16)を設けることを特徴とする
半導体装置。
1. A stage (3) of a lead frame (2)
The chip (4) is mounted on the lead frame (2)
In a semiconductor device that is resin-molded after being connected to, a predetermined surface exposed on the front surface of the resin-molded package in at least one of the front surface direction of the chip (4) and the back surface direction of the stage (3). A semiconductor device comprising a plurality of heat radiation blocks (6, 6a, 6b, 16).
【請求項2】 前記放熱ブロック(6,6b)と、前記
ステージ(3)裏面又は前記チップ(4)表面との間
に、固着部材(7a,7b)を介在させることを特徴と
する請求項1記載の半導体装置。
2. A fixing member (7a, 7b) is interposed between the heat dissipation block (6, 6b) and the back surface of the stage (3) or the front surface of the chip (4). 1. The semiconductor device according to 1.
【請求項3】 前記チップ(4)の表面方向に位置する
前記放熱ブロック(6)と、該チップ(4)との間に伝
熱部材(15)を介在させることを特徴とする請求項1
記載の半導体装置。
3. The heat transfer member (15) is interposed between the heat dissipation block (6) located in the surface direction of the chip (4) and the chip (4).
The semiconductor device described.
【請求項4】 前記チップ(4)の表面方向に位置する
前記放熱ブロック(6a)を、前記パッケージ(8)の
表出面積を拡大する断面逆凸形状に形成することを特徴
とする請求項1,2又は3記載の半導体装置。
4. The heat dissipation block (6a) located in the surface direction of the chip (4) is formed in a reverse convex shape in cross section for enlarging the exposed area of the package (8). The semiconductor device according to 1, 2, or 3.
【請求項5】 前記ステージ(3)の裏面方向に設けら
れた前記放熱ブロック(16)に、製造時に該ステージ
(3)を吸着固定させるための連通孔(17)を形成す
ることを特徴とする請求項1記載の半導体装置。
5. A communication hole (17) for adsorbing and fixing the stage (3) at the time of manufacturing is formed in the heat dissipation block (16) provided on the back surface side of the stage (3). The semiconductor device according to claim 1.
【請求項6】 前記放熱ブロック(16)に形成された
前記連通孔(17)に、外部放熱手段を取着することを
特徴とする請求項5記載の半導体装置。
6. The semiconductor device according to claim 5, wherein an external heat dissipation means is attached to the communication hole (17) formed in the heat dissipation block (16).
【請求項7】 リードフレーム(2)のステージ(3)
上にチップ(4)が搭載され、該リードフレーム(2)
との接続後、金型(9a,9b)により樹脂モールドさ
れる半導体装置の製造方法において、 所定数の放熱ブロック(6,6a,6b)を、前記チッ
プ(4)の表面方向及び前記ステージ(3)の裏面方向
の少なくとも何れか一方に取着し、又は所定間隔で配置
する工程と、 該放熱ブロック(6,6a,6b)を、上金型(9a)
及び下金型(9b)の少なくとも何れか一方に形成され
た吸着孔(10a,10b)を介して吸着固定する工程
と、 該放熱ブロック(6,6a,6b)を有する該チップ
(4)周辺を樹脂モールドする工程と、 を含むことを特徴とする半導体装置の製造方法。
7. The stage (3) of the lead frame (2)
The chip (4) is mounted on the lead frame (2)
In a method of manufacturing a semiconductor device, which is resin-molded with a mold (9a, 9b) after connection with, a predetermined number of heat dissipation blocks (6, 6a, 6b) are provided in the surface direction of the chip (4) and the stage ( 3) A step of attaching to at least one of the back surface directions or arranging at a predetermined interval;
And a step of adsorbing and fixing via a suction hole (10a, 10b) formed in at least one of the lower die (9b) and the periphery of the chip (4) having the heat dissipation block (6, 6a, 6b) And a step of resin-molding the resin. A method of manufacturing a semiconductor device, comprising:
【請求項8】 前記ステージ(3)の裏面方向に配置さ
れる前記放熱ブロック(16)に連通孔(17)を形成
して、該ステージ(3)を吸着固定することを特徴とす
る請求項7記載の半導体装置の製造方法。
8. A communication hole (17) is formed in the heat dissipation block (16) arranged in the back surface direction of the stage (3) to adsorb and fix the stage (3). 7. The method for manufacturing a semiconductor device according to 7.
JP24196691A 1991-09-20 1991-09-20 Semiconductor device and manufacturing method thereof Withdrawn JPH0582672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24196691A JPH0582672A (en) 1991-09-20 1991-09-20 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24196691A JPH0582672A (en) 1991-09-20 1991-09-20 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0582672A true JPH0582672A (en) 1993-04-02

Family

ID=17082232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24196691A Withdrawn JPH0582672A (en) 1991-09-20 1991-09-20 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0582672A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency
JP2003031744A (en) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp Semiconductor device
US6891259B2 (en) * 2001-11-03 2005-05-10 Samsung Electronics Co., Ltd. Semiconductor package having dam and method for fabricating the same
JP2005285877A (en) * 2004-03-26 2005-10-13 Nec Semicon Package Solutions Ltd Semiconductor device and manufacturing method therefor
JP2015207705A (en) * 2014-04-22 2015-11-19 株式会社デンソー Electronic device and manufacturing method of the same
CN109309070A (en) * 2017-07-28 2019-02-05 日月光半导体(韩国)有限公司 Semiconductor encapsulation device and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471366A (en) * 1993-08-19 1995-11-28 Fujitsu Limited Multi-chip module having an improved heat dissipation efficiency
US5592735A (en) * 1993-08-19 1997-01-14 Fujitsu Limited Method of making a multi-chip module having an improved heat dissipation efficiency
JP2003031744A (en) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp Semiconductor device
US6891259B2 (en) * 2001-11-03 2005-05-10 Samsung Electronics Co., Ltd. Semiconductor package having dam and method for fabricating the same
JP2005285877A (en) * 2004-03-26 2005-10-13 Nec Semicon Package Solutions Ltd Semiconductor device and manufacturing method therefor
JP4585216B2 (en) * 2004-03-26 2010-11-24 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2015207705A (en) * 2014-04-22 2015-11-19 株式会社デンソー Electronic device and manufacturing method of the same
CN109309070A (en) * 2017-07-28 2019-02-05 日月光半导体(韩国)有限公司 Semiconductor encapsulation device and its manufacturing method

Similar Documents

Publication Publication Date Title
KR100280762B1 (en) Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same
KR100304681B1 (en) Mold-bga-type semiconductor device and method for making the same
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
KR100389230B1 (en) Individual semiconductor device and its manufacturing method
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
GB2317989A (en) Lead frames for semiconductor packages
JP2959480B2 (en) Semiconductor device and manufacturing method thereof
US20030228720A1 (en) Semiconductor device and a method of manufacturing the same
JP2003086726A (en) High-power monolithic microwave integrated circuit package
US20020113304A1 (en) Dual die package and manufacturing method thereof
JPH0582672A (en) Semiconductor device and manufacturing method thereof
US7005728B1 (en) Lead configuration for inline packages
JPH11186449A (en) Semiconductor device and its manufacture
JPH09172126A (en) Resin-sealed semiconductor device and its manufacture
JP3182374B2 (en) Semiconductor device
JPH1126643A (en) Semiconductor device
JPH11354673A (en) Semiconductor device
JP3541751B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
KR950008240B1 (en) Semiconductor package
JPH11163229A (en) Semiconductor device and manufacture thereof
JPH04241444A (en) Semiconductor device
JPH07106469A (en) Semiconductor device and its manufacture
JP2004022982A (en) Stacked-layer type semiconductor device
JPH0766322A (en) Power semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203