JPH11214669A - 感光装置 - Google Patents
感光装置Info
- Publication number
- JPH11214669A JPH11214669A JP10295386A JP29538698A JPH11214669A JP H11214669 A JPH11214669 A JP H11214669A JP 10295386 A JP10295386 A JP 10295386A JP 29538698 A JP29538698 A JP 29538698A JP H11214669 A JPH11214669 A JP H11214669A
- Authority
- JP
- Japan
- Prior art keywords
- photogate
- gate
- charge
- reset
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
- H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 各フォトゲートの積分時間を、各々の画素に
対し容易に制御可能なフルカラー感光装置を提供するこ
と。 【解決手段】 本発明では、第１及び第２のフォトゲー
トを有する感光装置が提供され、各フォトゲートは、受
光した光に応答して電荷を生成する。この電荷は、フォ
トゲートとこの各々に結合された光転送ゲートに印加さ
れる電位差に応答して光転送ゲートに流入する。第１の
光転送ゲート及び第２の光転送ゲートに結合された共通
ノード１０が、出力ラインに結合される。リセットゲー
トが出力ライン上のリセットノード１２に配置され、こ
のリセットゲートは必要に応じて所定のリセット電位を
リセットノード１２に印加する。共通ノード１０とリセ
ットノード１２間の出力ライン上に、クリアリングゲー
トが配置され、これは、共通ノード１０上に所定の電位
を印加することが可能で、これにより、フォトゲートの
うちの少なくとも１つの上の電荷を全て除去する。
対し容易に制御可能なフルカラー感光装置を提供するこ
と。 【解決手段】 本発明では、第１及び第２のフォトゲー
トを有する感光装置が提供され、各フォトゲートは、受
光した光に応答して電荷を生成する。この電荷は、フォ
トゲートとこの各々に結合された光転送ゲートに印加さ
れる電位差に応答して光転送ゲートに流入する。第１の
光転送ゲート及び第２の光転送ゲートに結合された共通
ノード１０が、出力ラインに結合される。リセットゲー
トが出力ライン上のリセットノード１２に配置され、こ
のリセットゲートは必要に応じて所定のリセット電位を
リセットノード１２に印加する。共通ノード１０とリセ
ットノード１２間の出力ライン上に、クリアリングゲー
トが配置され、これは、共通ノード１０上に所定の電位
を印加することが可能で、これにより、フォトゲートの
うちの少なくとも１つの上の電荷を全て除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、空乏ゲート光セン
サー(depleted-gate photosensor) 又は単にフォトゲー
ト(photogate) としても知られるＣＭＯＳ能動画素画像
センサー(CMOS active pixel image sensor)に関する。
更に詳細には、本発明は、並列に配置されたこのような
複数のフォトゲートがそこからの信号を読み取ることが
可能な、フルカラーセンサーアレイなどにおける転送回
路のシステムに関する。
サー(depleted-gate photosensor) 又は単にフォトゲー
ト(photogate) としても知られるＣＭＯＳ能動画素画像
センサー(CMOS active pixel image sensor)に関する。
更に詳細には、本発明は、並列に配置されたこのような
複数のフォトゲートがそこからの信号を読み取ることが
可能な、フルカラーセンサーアレイなどにおける転送回
路のシステムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】現在、
テレビカメラ又は原稿スキャナなどにおける固体素子装
置による画像感知のために一般に行われている基本的な
技術としては、電荷結合素子即ちＣＣＤ、及びＣＭＯＳ
の２つが挙げられる。これらの２つの技術は、それぞれ
に実用的な利点及び欠点を有する。しかしながら、近
頃、ＣＣＤ又はＣＭＯＳのいずれの利点も維持した新型
のセンサー技術が利用可能となった。この技術は、“Ｃ
ＭＯＳ能動画素画像センサー”又は“空乏ゲート光セン
サー”、又は最も単純に“フォトゲート”として知られ
ている。手短に言えば、小型の単段ＣＣＤが各光センサ
ー用に製造され、単一のＣＣＤステージのアウトプット
は転送回路などのＣＭＯＳ回路に集積される。このよう
なフォトゲートの構成についての基本技術は、メンディ
ス(Mendis)、ケメニー(Kemeny)、及びフォサム(Fossum)
による"CMOS Active Pixel Image Sensor", IEEE Trans
actions on Electron Devices, Volume41, No.3, March
1994に開示されている。
テレビカメラ又は原稿スキャナなどにおける固体素子装
置による画像感知のために一般に行われている基本的な
技術としては、電荷結合素子即ちＣＣＤ、及びＣＭＯＳ
の２つが挙げられる。これらの２つの技術は、それぞれ
に実用的な利点及び欠点を有する。しかしながら、近
頃、ＣＣＤ又はＣＭＯＳのいずれの利点も維持した新型
のセンサー技術が利用可能となった。この技術は、“Ｃ
ＭＯＳ能動画素画像センサー”又は“空乏ゲート光セン
サー”、又は最も単純に“フォトゲート”として知られ
ている。手短に言えば、小型の単段ＣＣＤが各光センサ
ー用に製造され、単一のＣＣＤステージのアウトプット
は転送回路などのＣＭＯＳ回路に集積される。このよう
なフォトゲートの構成についての基本技術は、メンディ
ス(Mendis)、ケメニー(Kemeny)、及びフォサム(Fossum)
による"CMOS Active Pixel Image Sensor", IEEE Trans
actions on Electron Devices, Volume41, No.3, March
1994に開示されている。
【０００３】フォトゲートベース光センサーの基本的な
構造は以下の通りである。フォトゲートとして知られ、
光を受容する、露光表面を有したドープされた一領域が
シリコン構造体内に配置される。フォトゲートが露光さ
れると、その空乏層内に電荷が生成される。転送ゲート
が、フォトゲートの隣に配置される。転送ゲートにフォ
トゲートからの電荷を転送させたい場合、転送ゲートに
電位が印加され、それによって転送ゲートのポテンシャ
ル井戸(potential well)が深くなる。基本的なＣＣＤ法
によると、転送ゲートにおいてこのようにポテンシャル
井戸を深くすることは、フォトゲート内の電荷を転送ゲ
ートに流入させる。このＣＣＤ型の電荷転送は、工程中
で１回だけ行われ、転送ゲートに流入した電荷は結合し
たＣＭＯＳ回路によって電圧に変換される。
構造は以下の通りである。フォトゲートとして知られ、
光を受容する、露光表面を有したドープされた一領域が
シリコン構造体内に配置される。フォトゲートが露光さ
れると、その空乏層内に電荷が生成される。転送ゲート
が、フォトゲートの隣に配置される。転送ゲートにフォ
トゲートからの電荷を転送させたい場合、転送ゲートに
電位が印加され、それによって転送ゲートのポテンシャ
ル井戸(potential well)が深くなる。基本的なＣＣＤ法
によると、転送ゲートにおいてこのようにポテンシャル
井戸を深くすることは、フォトゲート内の電荷を転送ゲ
ートに流入させる。このＣＣＤ型の電荷転送は、工程中
で１回だけ行われ、転送ゲートに流入した電荷は結合し
たＣＭＯＳ回路によって電圧に変換される。
【０００４】フォトゲートは、小型であること、ＣＭＯ
Ｓへの適性及びその比較的容易に製造されるなど無数の
利点を有するが、例えばフルカラー原稿スキャナーなど
にこの技術を組み込むためには依然としていくつかの問
題が処理されなければならない。フルカラー原稿スキャ
ナーの１つのタイプでは、３つの別々の直線アレイが備
えられ、各アレイが比較的多数の光センサーを組み込ん
でいる。光センサーの個々の直線アレイはそれぞれ赤、
青、及び緑などの原色フィルターの１つによってフィル
ターにかけられる。この３原色フィルター直線アレイ
は、次に通過する原稿文書に対して露光され、露光され
た原稿に基づいてビデオ信号を記録する。各直線アレイ
がそれぞれが１つの原色を用いてフィルターにかけられ
るため、最終的な出力は原稿画像に基づいた３つの色分
解である。この状況でフォトゲート技術を光センサーと
して用いることによる１つの基本的な問題点は、現在知
られている設計のフォトゲートではカメラのシャッター
露光時間に対応する各フォトゲートの積分時間を、各々
の画素に対して容易に制御できないことである。
Ｓへの適性及びその比較的容易に製造されるなど無数の
利点を有するが、例えばフルカラー原稿スキャナーなど
にこの技術を組み込むためには依然としていくつかの問
題が処理されなければならない。フルカラー原稿スキャ
ナーの１つのタイプでは、３つの別々の直線アレイが備
えられ、各アレイが比較的多数の光センサーを組み込ん
でいる。光センサーの個々の直線アレイはそれぞれ赤、
青、及び緑などの原色フィルターの１つによってフィル
ターにかけられる。この３原色フィルター直線アレイ
は、次に通過する原稿文書に対して露光され、露光され
た原稿に基づいてビデオ信号を記録する。各直線アレイ
がそれぞれが１つの原色を用いてフィルターにかけられ
るため、最終的な出力は原稿画像に基づいた３つの色分
解である。この状況でフォトゲート技術を光センサーと
して用いることによる１つの基本的な問題点は、現在知
られている設計のフォトゲートではカメラのシャッター
露光時間に対応する各フォトゲートの積分時間を、各々
の画素に対して容易に制御できないことである。
【０００５】この直接制御の欠落は、フォトゲートのア
レイによる各色分解の正確な記録に問題をもたらしう
る。
レイによる各色分解の正確な記録に問題をもたらしう
る。
【０００６】従来技術では、上記の論文、"CMOS Active
Pixel Image Sensor"が、フォトゲートの基本的な動作
原理を示している。
Pixel Image Sensor"が、フォトゲートの基本的な動作
原理を示している。
【０００７】米国特許第５，４７１，５１５号は、各セ
ルがそれぞれに、フォトゲートと、少なくとも出力用の
電界効果トランジスタを備えた読み出し回路と、及びフ
ォトゲートに隣接する電荷結合素子とを含む画素セルか
ら成る焦点面アレイを備えたモノリシックＣＭＯＳ集積
回路を開示する。各フォトゲートは、基板の下地部分か
らセンシングノードに電荷を転送するための電荷結合素
子段を少なくとも１つは伴っている。
ルがそれぞれに、フォトゲートと、少なくとも出力用の
電界効果トランジスタを備えた読み出し回路と、及びフ
ォトゲートに隣接する電荷結合素子とを含む画素セルか
ら成る焦点面アレイを備えたモノリシックＣＭＯＳ集積
回路を開示する。各フォトゲートは、基板の下地部分か
らセンシングノードに電荷を転送するための電荷結合素
子段を少なくとも１つは伴っている。
【０００８】米国特許第５，５８７，５９６号は、単一
のＭＯＳトランジスタがウェルに形成され、従来はフォ
トゲート／フォトダイオード、センストランジスタ及び
アクセストランジスタによって行われる機能を実行する
能動画素センサーセルを開示する。ウェルに当る光エネ
ルギーは、ウェルの電位を変化させ、それがまたトラン
ジスタの閾値電圧を様々に変化させる。その結果、トラ
ンジスタによって供給される電流は、受け取った光エネ
ルギーに比例する。
のＭＯＳトランジスタがウェルに形成され、従来はフォ
トゲート／フォトダイオード、センストランジスタ及び
アクセストランジスタによって行われる機能を実行する
能動画素センサーセルを開示する。ウェルに当る光エネ
ルギーは、ウェルの電位を変化させ、それがまたトラン
ジスタの閾値電圧を様々に変化させる。その結果、トラ
ンジスタによって供給される電流は、受け取った光エネ
ルギーに比例する。
【０００９】欧州特許第ＥＰ−Ａ２−７５７３９０号
は、アレイのそれぞれの画素セルが、赤及び緑の光を別
々に受光するために２つのフォトゲートと、青の光を受
光するためにＣＭＯＳ型のフォトダイオードを備えたフ
ルカラー画像用の能動画素画像センサーを開示する。
は、アレイのそれぞれの画素セルが、赤及び緑の光を別
々に受光するために２つのフォトゲートと、青の光を受
光するためにＣＭＯＳ型のフォトダイオードを備えたフ
ルカラー画像用の能動画素画像センサーを開示する。
【００１０】
【課題を解決するための手段】本発明の特徴によれば、
第１のフォトゲート及び第２のフォトゲートを有する感
光装置が提供される。それぞれのフォトゲートは、そこ
に当たる光に応答して電荷を生成し、また、結合された
転送ゲートを備える。フォトゲート内の電荷は、フォト
ゲートと光転送ゲートに印加される電位の差に応答して
結合された光転送ゲートに流入する。共通ノード(commo
n node) が第１の光転送ゲート及び第２の光転送ゲート
に結合され、この共通ノードは出力ラインに結合され
る。リセットゲート(reset gate)が出力ライン上のリセ
ットノードに配置され、このリセットゲートは必要に応
じて所定のリセット電位をリセットノードに印加するた
めに用いられる。共通ノードとリセットノードとの間の
出力ライン上には、クリアリングゲート(clearing gat
e) が配置される。クリアリングゲートは、共通ノード
上に所定の電位を印加するために作動することが可能
で、それにより、フォトゲートのうちの少なくとも１つ
の上のあらゆる電荷を除去する。
第１のフォトゲート及び第２のフォトゲートを有する感
光装置が提供される。それぞれのフォトゲートは、そこ
に当たる光に応答して電荷を生成し、また、結合された
転送ゲートを備える。フォトゲート内の電荷は、フォト
ゲートと光転送ゲートに印加される電位の差に応答して
結合された光転送ゲートに流入する。共通ノード(commo
n node) が第１の光転送ゲート及び第２の光転送ゲート
に結合され、この共通ノードは出力ラインに結合され
る。リセットゲート(reset gate)が出力ライン上のリセ
ットノードに配置され、このリセットゲートは必要に応
じて所定のリセット電位をリセットノードに印加するた
めに用いられる。共通ノードとリセットノードとの間の
出力ライン上には、クリアリングゲート(clearing gat
e) が配置される。クリアリングゲートは、共通ノード
上に所定の電位を印加するために作動することが可能
で、それにより、フォトゲートのうちの少なくとも１つ
の上のあらゆる電荷を除去する。
【００１１】
【発明の実施の形態】以下の詳細な説明において、異な
った図においても同様の参照番号が同様の要素を示すと
いった一定の慣例が様々な図に用いられる。また、重要
なことには概略図において回路要素を示す文字がタイミ
ング図では回路要素上の電位を示す。まず、フォトゲー
トに直接結合される転送ゲートを他の転送ゲートと区別
するために、ＰＧという文字は“フォトゲート”を表
し、ＰＴという文字はフォトゲートに結合される転送ゲ
ートを表す。フォトゲートに直接結合される転送ゲート
は、以下並びに請求項において“光転送ゲート”として
示される。ＰＧ又はＰＴの後に続く文字は、特定の要素
が結合されると考えられる原色を示し、そのため、ＰＧ
Ｒは赤のフォトゲート、またＰＴＧは緑のフォトゲート
と結合される光転送ゲートを表すというようになってい
る。ＰＲは、図示されるようにリセットノード上に印加
されるリセット信号を表し、ＰＲ２は、以下に説明され
るように他のリセット又は“クリアリング(clearing)”
信号を配置する位置を表す。ＴＴは、リセットゲートを
示す。Ｖr はリセット電圧を表し、ＶOUT は出力ライン
及び出力ライン上の出力電圧の両方を表す。
った図においても同様の参照番号が同様の要素を示すと
いった一定の慣例が様々な図に用いられる。また、重要
なことには概略図において回路要素を示す文字がタイミ
ング図では回路要素上の電位を示す。まず、フォトゲー
トに直接結合される転送ゲートを他の転送ゲートと区別
するために、ＰＧという文字は“フォトゲート”を表
し、ＰＴという文字はフォトゲートに結合される転送ゲ
ートを表す。フォトゲートに直接結合される転送ゲート
は、以下並びに請求項において“光転送ゲート”として
示される。ＰＧ又はＰＴの後に続く文字は、特定の要素
が結合されると考えられる原色を示し、そのため、ＰＧ
Ｒは赤のフォトゲート、またＰＴＧは緑のフォトゲート
と結合される光転送ゲートを表すというようになってい
る。ＰＲは、図示されるようにリセットノード上に印加
されるリセット信号を表し、ＰＲ２は、以下に説明され
るように他のリセット又は“クリアリング(clearing)”
信号を配置する位置を表す。ＴＴは、リセットゲートを
示す。Ｖr はリセット電圧を表し、ＶOUT は出力ライン
及び出力ライン上の出力電圧の両方を表す。
【００１２】図１は、本発明による、転送回路に対して
並列に配置された３原色光センサーを有する画素セルの
概略図である。原色半透明フィルター（図示せず）によ
ってそれぞれにフィルターにかけられ、それぞれが光転
送ゲートＰＴＲ、ＰＴＧ、及びＰＴＢに結合される、３
つのフォトゲート、ＰＧＲ、ＰＧＧ、及びＰＧＢは、共
通ノードに対して並列に結合される。共通ノードの下流
には、転送ゲートＰＴはもちろんリセットゲートＰＲ及
び図示されるように所定の“放電電圧”ＶＤＤを共通出
力ラインに必要に応じて印加する第２リセットゲートＰ
Ｒ２がある。図２は、フォトゲートからの電荷の読み出
しにおける様々な回路要素の動作を図示するタイミング
図である。
並列に配置された３原色光センサーを有する画素セルの
概略図である。原色半透明フィルター（図示せず）によ
ってそれぞれにフィルターにかけられ、それぞれが光転
送ゲートＰＴＲ、ＰＴＧ、及びＰＴＢに結合される、３
つのフォトゲート、ＰＧＲ、ＰＧＧ、及びＰＧＢは、共
通ノードに対して並列に結合される。共通ノードの下流
には、転送ゲートＰＴはもちろんリセットゲートＰＲ及
び図示されるように所定の“放電電圧”ＶＤＤを共通出
力ラインに必要に応じて印加する第２リセットゲートＰ
Ｒ２がある。図２は、フォトゲートからの電荷の読み出
しにおける様々な回路要素の動作を図示するタイミング
図である。
【００１３】図２の上部のライン、ＰＧＲからＰＴＢを
参照すると、ＰＧＲなどのフォトゲート上の電位が一時
的に降下する一方で、フォトゲートと直接結合される光
転送ゲート（ＰＴＲなど）上の電位が、同時に底線から
上昇する明白なパターンが順次見られる。つまり、フォ
トゲート上の電位の降下中、フォトゲートと光転送ゲー
ト上の電位は一時的に極性を切り換え、そのため、それ
らの間に電位差を作り出すのである。図２の上部のライ
ンを順に参照して、まず、赤のフォトゲートであるＰＧ
Ｒ及びその赤の光転送ゲートであるＰＴＲが極性を切り
換え、次に緑のフォトゲートであるＰＧＧ及び緑の光転
送ゲートであるＰＴＧが極性を切り換え、その後、青の
フォトゲートであるＰＧＢ及び青の光転送ゲートである
ＰＴＢが最終的に極性を切り換えることが見てとれる。
各極性が切り換えられると共に、フォトゲート上にその
時に発生しているあらゆる電荷が光転送ゲートを通って
共通ノード１０に“流入”する。このようにして、一連
の“流入”は、フォトゲートＰＧＲ、ＰＧＧ、及びＰＧ
Ｂ上の電荷が順序通りに共通ノード１０に読み出される
ことを可能にする。
参照すると、ＰＧＲなどのフォトゲート上の電位が一時
的に降下する一方で、フォトゲートと直接結合される光
転送ゲート（ＰＴＲなど）上の電位が、同時に底線から
上昇する明白なパターンが順次見られる。つまり、フォ
トゲート上の電位の降下中、フォトゲートと光転送ゲー
ト上の電位は一時的に極性を切り換え、そのため、それ
らの間に電位差を作り出すのである。図２の上部のライ
ンを順に参照して、まず、赤のフォトゲートであるＰＧ
Ｒ及びその赤の光転送ゲートであるＰＴＲが極性を切り
換え、次に緑のフォトゲートであるＰＧＧ及び緑の光転
送ゲートであるＰＴＧが極性を切り換え、その後、青の
フォトゲートであるＰＧＢ及び青の光転送ゲートである
ＰＴＢが最終的に極性を切り換えることが見てとれる。
各極性が切り換えられると共に、フォトゲート上にその
時に発生しているあらゆる電荷が光転送ゲートを通って
共通ノード１０に“流入”する。このようにして、一連
の“流入”は、フォトゲートＰＧＲ、ＰＧＧ、及びＰＧ
Ｂ上の電荷が順序通りに共通ノード１０に読み出される
ことを可能にする。
【００１４】ＰＧＲ及びＰＴＲなどへのそれぞれの電荷
の流入には、２つの判明な極性の切り換えが存在し、第
２の極性切り換えは、第１の極性切り換えの後に選択可
能ないくらかの所定時間（図２において点線で示され
る）に起こる。更に、極性の第２の切り換えと同時に回
路要素ＰＲ２上の信号が高くセットされる。図１を再度
参照すると、ＰＲ２上のこのパルスは（電源（図示せ
ず）からの）所定の外部電圧ＶＤＤに、共通ノード１０
に対する電圧の勾配を与える。フォトゲートから光転送
ゲートへの電荷の流入と同時にＶＤＤが共通ノードに印
加される際、ＰＧＲなどのフォトゲート上の全ての電荷
は光転送ゲートＰＴＲ及び共通ノード１０を通って流入
し、ＶＤＤに引き寄せられる。ＶＤＤは比較的高い正電
位であることが好ましく、フォトゲートから負の電荷を
引き寄せるからである。
の流入には、２つの判明な極性の切り換えが存在し、第
２の極性切り換えは、第１の極性切り換えの後に選択可
能ないくらかの所定時間（図２において点線で示され
る）に起こる。更に、極性の第２の切り換えと同時に回
路要素ＰＲ２上の信号が高くセットされる。図１を再度
参照すると、ＰＲ２上のこのパルスは（電源（図示せ
ず）からの）所定の外部電圧ＶＤＤに、共通ノード１０
に対する電圧の勾配を与える。フォトゲートから光転送
ゲートへの電荷の流入と同時にＶＤＤが共通ノードに印
加される際、ＰＧＲなどのフォトゲート上の全ての電荷
は光転送ゲートＰＴＲ及び共通ノード１０を通って流入
し、ＶＤＤに引き寄せられる。ＶＤＤは比較的高い正電
位であることが好ましく、フォトゲートから負の電荷を
引き寄せるからである。
【００１５】電荷の流入中に、比較的高い電位のＶＤＤ
を印加することにより、その時点までにＰＧＲなどのフ
ォトゲート上に蓄積されたあらゆる電荷がフォトゲート
から除去される。特定の時間におけるこの特定のフォト
ゲートの“クリアリング”により、当てられる光によっ
て電荷がフォトゲートに蓄積されるための積分時間を正
確に制御された時間に開始させることを可能にし、それ
により、例えば、装置がカラー原稿を走査する場合など
に、フォトゲートの効果的な露光時間を正確に制御する
ことができる。上記の請求項を参照すると、ゲートＰＲ
２は“クリアリングゲート”の役割をし、共通ノード１
０上に所定の電位を選択的に印加し、それによって少な
くとも１つのフォトゲート上のあらゆる電荷をクリアす
る。
を印加することにより、その時点までにＰＧＲなどのフ
ォトゲート上に蓄積されたあらゆる電荷がフォトゲート
から除去される。特定の時間におけるこの特定のフォト
ゲートの“クリアリング”により、当てられる光によっ
て電荷がフォトゲートに蓄積されるための積分時間を正
確に制御された時間に開始させることを可能にし、それ
により、例えば、装置がカラー原稿を走査する場合など
に、フォトゲートの効果的な露光時間を正確に制御する
ことができる。上記の請求項を参照すると、ゲートＰＲ
２は“クリアリングゲート”の役割をし、共通ノード１
０上に所定の電位を選択的に印加し、それによって少な
くとも１つのフォトゲート上のあらゆる電荷をクリアす
る。
【００１６】図２に図示されるように、特定のフォトゲ
ートの積分時間（赤のフォトゲートであるＰＧＲのため
のＩＴＲなど）とは、事実上、ＰＲ２による電圧ＶＤＤ
の印加によってもたらされるフォトゲートのクリアリン
グからそれに続く光転送ゲート、及び共通ノード、及び
最終的に出力ライン上を通るフォトゲート上の電荷の読
み出しまでの時間である。フォトゲート上のこの電荷の
読み出しは、図２に示されるように光転送ゲートに関す
る極性の変化によって開始されるが、電荷の流入中、Ｐ
Ｒ２にパルスは印加されない。代わりに、図示されるよ
うに、一連のパルスがリセットゲートＰＲ及びここで単
に転送ゲートＰＴ２と呼ばれるものに印加される。図２
に見られるように、リセットゲートＰＲ上の初期のパル
スはＰＧＲなどのフォトゲートとＰＴＲなどの光転送ゲ
ートとの間の電荷の流入の直前で発生する。このＰＲ上
の初期パルスは、出力ライン上のリセットノード１２に
比較的低い電圧Ｖｒを印加することを目的とする。リセ
ットノード１２上へのこの比較的低い電位の設定は、出
力ラインと直列された転送ゲートＰＴ上へのパルスの印
加に先駆けて行われたもので、そのため、ＰＧＲなどの
フォトゲート上の電荷は転送ゲートＰＴを通過しリセッ
トノード１２に向うことができる。
ートの積分時間（赤のフォトゲートであるＰＧＲのため
のＩＴＲなど）とは、事実上、ＰＲ２による電圧ＶＤＤ
の印加によってもたらされるフォトゲートのクリアリン
グからそれに続く光転送ゲート、及び共通ノード、及び
最終的に出力ライン上を通るフォトゲート上の電荷の読
み出しまでの時間である。フォトゲート上のこの電荷の
読み出しは、図２に示されるように光転送ゲートに関す
る極性の変化によって開始されるが、電荷の流入中、Ｐ
Ｒ２にパルスは印加されない。代わりに、図示されるよ
うに、一連のパルスがリセットゲートＰＲ及びここで単
に転送ゲートＰＴ２と呼ばれるものに印加される。図２
に見られるように、リセットゲートＰＲ上の初期のパル
スはＰＧＲなどのフォトゲートとＰＴＲなどの光転送ゲ
ートとの間の電荷の流入の直前で発生する。このＰＲ上
の初期パルスは、出力ライン上のリセットノード１２に
比較的低い電圧Ｖｒを印加することを目的とする。リセ
ットノード１２上へのこの比較的低い電位の設定は、出
力ラインと直列された転送ゲートＰＴ上へのパルスの印
加に先駆けて行われたもので、そのため、ＰＧＲなどの
フォトゲート上の電荷は転送ゲートＰＴを通過しリセッ
トノード１２に向うことができる。
【００１７】リセットノード１２上に電位Ｖｒを用いる
基本的な目的は、共通ノード１０を一定の電位にリセッ
トして、共通ノード１０を通じての光転送ゲート間のク
ロストークを回避し、また、リセットノード１２を一定
の電位にリセットすることであり、これは全システムの
所定の闇黒レベルに関係している。
基本的な目的は、共通ノード１０を一定の電位にリセッ
トして、共通ノード１０を通じての光転送ゲート間のク
ロストークを回避し、また、リセットノード１２を一定
の電位にリセットすることであり、これは全システムの
所定の闇黒レベルに関係している。
【００１８】ＰＧＲなどのフォトゲートとそれに結合さ
れたＰＴＲなどの光転送ゲートとの間のそれぞれ特定の
電荷流入では、光転送ゲート上への電位の印加は、フォ
トゲート上の電位が降下する少し前に開始されることが
認められるであろう。この目的は、単にフォトゲートか
ら光転送ゲートへの電荷の効率的な転送を確立すること
である。
れたＰＴＲなどの光転送ゲートとの間のそれぞれ特定の
電荷流入では、光転送ゲート上への電位の印加は、フォ
トゲート上の電位が降下する少し前に開始されることが
認められるであろう。この目的は、単にフォトゲートか
ら光転送ゲートへの電荷の効率的な転送を確立すること
である。
【００１９】要約すると、特定の原色の各フォトゲート
に対して、積分時間は極性の切り換え、即ち、ＰＲ２に
よる共通ノード１０上の比較的高い電位ＶＤＤの印加と
同時に起こるフォトゲートとフォトゲートに結合される
光転送ゲート間の電荷の流入によって開始され、積分時
間は、ＰＴ上のパルスと同時に起こるフォトゲートと光
転送ゲート間のもう１つの電荷の流入によって終了し、
それにより、フォトゲート上に流入された電荷はリセッ
トノード１２上の電位Ｖｒに移送され、Ｖoutとして出
力ライン上に現れる。第１の電荷の流入中のＶＤＤの初
期の印加により、フォトゲート上に既存していたあらゆ
る電荷が効果的に除去され、それにより、フォトゲート
は、光による電荷がゼロの状態で“ゼロから開始する”
ことができる。この方法により、特定のフォトゲートの
ための効果的な露光時間が特定の時間に開始されること
ができる。
に対して、積分時間は極性の切り換え、即ち、ＰＲ２に
よる共通ノード１０上の比較的高い電位ＶＤＤの印加と
同時に起こるフォトゲートとフォトゲートに結合される
光転送ゲート間の電荷の流入によって開始され、積分時
間は、ＰＴ上のパルスと同時に起こるフォトゲートと光
転送ゲート間のもう１つの電荷の流入によって終了し、
それにより、フォトゲート上に流入された電荷はリセッ
トノード１２上の電位Ｖｒに移送され、Ｖoutとして出
力ライン上に現れる。第１の電荷の流入中のＶＤＤの初
期の印加により、フォトゲート上に既存していたあらゆ
る電荷が効果的に除去され、それにより、フォトゲート
は、光による電荷がゼロの状態で“ゼロから開始する”
ことができる。この方法により、特定のフォトゲートの
ための効果的な露光時間が特定の時間に開始されること
ができる。
【００２０】図２に図示される様々な信号の中に点線で
示されるように、特定のフォトゲートのクリアリング
は、フォトゲートの出力ラインＶout 上への出力に従っ
てあらゆる選択可能な時間に行われることができる。従
って、積分時間は“クリアリング”がいつ起こるかを制
御することによって制御されることができる。図１に図
示されるような３つのフォトゲートが光センサーの大き
なアレイ（原稿スキャナなど）で単一の“セル”として
用いられる場合、フォトゲートからＶout への電荷の流
入とそれに続くクリアリングとの間の期間（図にＳＲと
して示される）は、例えばシフトレジスターのステージ
（図示せず）によって、セルが読み出されるまで特定の
フォトゲートからの電荷をＶout 上の電位として一時的
に保持するために用いられることができる。（本発明の
実際の実施形態での時間比率は図中では率に比例した割
合では示されていない。１つの実際のシステムにおいて
は、各ＳＲ間の所要時間は通常約３２クロックパルスで
あるが、図中で点線で表されるＳＲ間の所要時間は約１
２８クロックパルスとなっている。）多数の光センサー
セルがシフトレジスタと結合されるシステムの全体構造
は上記の参照文献に組み込まれた特許に記述されてい
る。
示されるように、特定のフォトゲートのクリアリング
は、フォトゲートの出力ラインＶout 上への出力に従っ
てあらゆる選択可能な時間に行われることができる。従
って、積分時間は“クリアリング”がいつ起こるかを制
御することによって制御されることができる。図１に図
示されるような３つのフォトゲートが光センサーの大き
なアレイ（原稿スキャナなど）で単一の“セル”として
用いられる場合、フォトゲートからＶout への電荷の流
入とそれに続くクリアリングとの間の期間（図にＳＲと
して示される）は、例えばシフトレジスターのステージ
（図示せず）によって、セルが読み出されるまで特定の
フォトゲートからの電荷をＶout 上の電位として一時的
に保持するために用いられることができる。（本発明の
実際の実施形態での時間比率は図中では率に比例した割
合では示されていない。１つの実際のシステムにおいて
は、各ＳＲ間の所要時間は通常約３２クロックパルスで
あるが、図中で点線で表されるＳＲ間の所要時間は約１
２８クロックパルスとなっている。）多数の光センサー
セルがシフトレジスタと結合されるシステムの全体構造
は上記の参照文献に組み込まれた特許に記述されてい
る。
【００２１】図３は、図１に図示される画素セルの回路
の代替動作を図示するもう１つのタイミング図である。
図２のタイミング図は多様化された方法でフォトゲート
から電荷を読み出す方法での回路の動作を図示したが、
図３は、様々な回路要素上へのパルスのタイミングを変
更するだけで同じ画素セルが“単色モード”でいかにし
て容易に操作され得るかを図示する。原稿走査のために
は非常に有用な単色モードでは、緑のフォトゲートであ
るＰＧＧなどの原色フォトセンサーが１つだけ用いられ
ると共に、他の原色光センサーである、ＰＧＲ及びＰＧ
Ｂは、事実上動作を停止される。単色モードの利点は、
全ての入力原稿が黒及び白であることが事前に知られて
いる場合、又は原稿上のカラーが無関係であると考えら
れる場合に、色分解のデータが１セットだけ必要とさ
れ、走査速度（無関連のカラー信号がシフトレジスタを
介して読み出される必要がないため）及び必要とされる
メモリの両方を顕著に倹約できることである。
の代替動作を図示するもう１つのタイミング図である。
図２のタイミング図は多様化された方法でフォトゲート
から電荷を読み出す方法での回路の動作を図示したが、
図３は、様々な回路要素上へのパルスのタイミングを変
更するだけで同じ画素セルが“単色モード”でいかにし
て容易に操作され得るかを図示する。原稿走査のために
は非常に有用な単色モードでは、緑のフォトゲートであ
るＰＧＧなどの原色フォトセンサーが１つだけ用いられ
ると共に、他の原色光センサーである、ＰＧＲ及びＰＧ
Ｂは、事実上動作を停止される。単色モードの利点は、
全ての入力原稿が黒及び白であることが事前に知られて
いる場合、又は原稿上のカラーが無関係であると考えら
れる場合に、色分解のデータが１セットだけ必要とさ
れ、走査速度（無関連のカラー信号がシフトレジスタを
介して読み出される必要がないため）及び必要とされる
メモリの両方を顕著に倹約できることである。
【００２２】図３に見られるように、緑のフォトゲート
であるＰＧＧ及びそれに結合される光転送ゲートである
ＰＴＧは、ＩＴＧとして示される積分時間で図２と同様
の方法で動作するが、赤及び青のフォトゲートであるＰ
ＧＲ及びＰＧＢはそれらの電荷をＶout ライン上に決し
て流入せず、ＰＲ２上のパルスによりＶＤＤを印加する
ことによって単に周期的にクリアされるだけである。こ
のようにして、使用されていないフォトゲートであるＰ
ＧＲ及びＰＧＢは、単に読み出しから除外され、そこに
蓄積された電荷によってもたらされるあらゆる悪影響
は、使用されていないフォトゲート上のあらゆる電荷を
周期的にクリア（除去）することによって未然に防がれ
る。本発明は、図１と同様の基本的な回路が、様々な回
路要素上のパルスを単に変更することによりカラー又は
単色モードで動作することを可能にする。
であるＰＧＧ及びそれに結合される光転送ゲートである
ＰＴＧは、ＩＴＧとして示される積分時間で図２と同様
の方法で動作するが、赤及び青のフォトゲートであるＰ
ＧＲ及びＰＧＢはそれらの電荷をＶout ライン上に決し
て流入せず、ＰＲ２上のパルスによりＶＤＤを印加する
ことによって単に周期的にクリアされるだけである。こ
のようにして、使用されていないフォトゲートであるＰ
ＧＲ及びＰＧＢは、単に読み出しから除外され、そこに
蓄積された電荷によってもたらされるあらゆる悪影響
は、使用されていないフォトゲート上のあらゆる電荷を
周期的にクリア（除去）することによって未然に防がれ
る。本発明は、図１と同様の基本的な回路が、様々な回
路要素上のパルスを単に変更することによりカラー又は
単色モードで動作することを可能にする。
【００２３】請求項を参照して、あらゆる回路要素にあ
らゆる信号又は電位を印加するためのあらゆる“手段”
は、列挙された方法によって回路要素を操作するデジタ
ル制御の形状をとることが好ましく、またこのような一
般的趣旨を有するデジタル制御システムは当業界におい
て広く知られている。
らゆる信号又は電位を印加するためのあらゆる“手段”
は、列挙された方法によって回路要素を操作するデジタ
ル制御の形状をとることが好ましく、またこのような一
般的趣旨を有するデジタル制御システムは当業界におい
て広く知られている。
【図１】本発明に従って、結合される転送回路に沿った
３色の原色感光フォトゲートを有する画素セルの概略図
である。
３色の原色感光フォトゲートを有する画素セルの概略図
である。
【図２】本発明の１つの方法に従って、図１の略図の様
々な回路要素に印加される電位のタイミング図である。
々な回路要素に印加される電位のタイミング図である。
【図３】特許を申請する本発明のもう１つの方法に従っ
て、図１の略図の様々な回路要素への様々な電位の印加
を図示するタイミング図である。
て、図１の略図の様々な回路要素への様々な電位の印加
を図示するタイミング図である。
１０ 共通ノード １２ リセットノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャグディッシュ シー．タンドン アメリカ合衆国 14450 ニューヨーク州 フェアポート カークバイ トレイル 43 (72)発明者 スコット エル．テウィンクル アメリカ合衆国 14519 ニューヨーク州 オンタリオ バーグ ロード 193
Claims (3)
- 【請求項１】 感光装置であって、 第１のフォトゲートであって、該第１のフォトゲート
が、そこに当たる光に応答して電荷を生成し、また、前
記第１のフォトゲートに結合された第１の光転送ゲート
を有し、前記第１のフォトゲート内の電荷が、該第１の
フォトゲートと前記第１の光転送ゲートとの間の印加さ
れた電位差に応答して、前記第１の光転送ゲートへ流入
される第１のフォトゲートと、 第２のフォトゲートであって、該第２のフォトゲート
が、そこに当たる光に応答して電荷を生成し、また、前
記第２のフォトゲートに結合された第２の光転送ゲート
を有し、前記第２のフォトゲート内の電荷が、該第２の
フォトゲートと前記第２の光転送ゲートとの間の印加さ
れた電位差に応答して、前記第２の光転送ゲートへ流入
される第２のフォトゲートと、 第１の光転送ゲートと第２の光転送ゲートに結合された
共通ノードであって、前記共通ノードが出力ラインに結
合されている共通ノードと、 前記出力ライン上のリセットノードに配置されがリセッ
トゲートであって、該リセットゲートは前記リセットノ
ードに所定のリセット電位を選択的に印加するように適
合されるリセットゲートと、 前記共通ノードとリセットノードの間の出力ライン上に
配置されたクリアリングゲートであって、該クリアリン
グゲートは前記共通ノード上に所定の転送電位を印加す
るために作動可能であり、それにより第１のフォトゲー
トか第２のフォトゲートのうちの少なくとも１つの上の
あらゆる電荷を除去するクリアリングゲートと、 を有する感光装置。 - 【請求項２】 更に、クリアリングゲートを作動させる
と同時に所定の転送電位を前記第１の光転送ゲート及び
前記第２の光転送ゲートのうちの選択された１つに印加
するための手段を有し、それにより、前記第１のフォト
ゲート又は第２のフォトゲートのうちの選択された１つ
の上の電荷を除去し、前記第１のフォトゲート又は前記
第２のフォトゲートのうちの選択された１つに対する積
分時間を開始する、 請求項１に記載の感光装置。 - 【請求項３】 更に、前記クリアリングゲートとリセッ
トノードの間の出力ラインに直列に配置され、前記第１
のフォトゲート及び前記第２のフォトゲートのうちの１
つから前記リセットノードに電荷を選択的に転送するよ
うに適合された転送ゲートを有する、 請求項１に記載の感光装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/956,613 US6233013B1 (en) | 1997-10-23 | 1997-10-23 | Color readout system for an active pixel image sensor |
| US956613 | 1997-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214669A true JPH11214669A (ja) | 1999-08-06 |
| JP4138104B2 JP4138104B2 (ja) | 2008-08-20 |
Family
ID=25498448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29538698A Expired - Fee Related JP4138104B2 (ja) | 1997-10-23 | 1998-10-16 | 感光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6233013B1 (ja) |
| JP (1) | JP4138104B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990084630A (ko) * | 1998-05-08 | 1999-12-06 | 김영환 | 씨모스 이미지 센서 및 그 구동 방법 |
| US6239456B1 (en) * | 1998-08-19 | 2001-05-29 | Photobit Corporation | Lock in pinned photodiode photodetector |
| US6545712B1 (en) * | 1998-12-17 | 2003-04-08 | Xerox Corporation | Photogate image sensor with fat zero injection on a middle node of an associated transfer circuit |
| US6867806B1 (en) * | 1999-11-04 | 2005-03-15 | Taiwan Advanced Sensors Corporation | Interlace overlap pixel design for high sensitivity CMOS image sensors |
| US7542085B2 (en) * | 2003-11-26 | 2009-06-02 | Aptina Imaging Corporation | Image sensor with a capacitive storage node linked to transfer gate |
| US9293500B2 (en) | 2013-03-01 | 2016-03-22 | Apple Inc. | Exposure control for image sensors |
| US9276031B2 (en) | 2013-03-04 | 2016-03-01 | Apple Inc. | Photodiode with different electric potential regions for image sensors |
| US9041837B2 (en) | 2013-03-05 | 2015-05-26 | Apple Inc. | Image sensor with reduced blooming |
| US9741754B2 (en) | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US9549099B2 (en) | 2013-03-12 | 2017-01-17 | Apple Inc. | Hybrid image sensor |
| US9319611B2 (en) | 2013-03-14 | 2016-04-19 | Apple Inc. | Image sensor with flexible pixel summing |
| US9596423B1 (en) | 2013-11-21 | 2017-03-14 | Apple Inc. | Charge summing in an image sensor |
| US9596420B2 (en) | 2013-12-05 | 2017-03-14 | Apple Inc. | Image sensor having pixels with different integration periods |
| US9473706B2 (en) | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US9277144B2 (en) | 2014-03-12 | 2016-03-01 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor and field-of-view compensation |
| US9232150B2 (en) | 2014-03-12 | 2016-01-05 | Apple Inc. | System and method for estimating an ambient light condition using an image sensor |
| US9584743B1 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | Image sensor with auto-focus and pixel cross-talk compensation |
| US9497397B1 (en) | 2014-04-08 | 2016-11-15 | Apple Inc. | Image sensor with auto-focus and color ratio cross-talk comparison |
| US9538106B2 (en) | 2014-04-25 | 2017-01-03 | Apple Inc. | Image sensor having a uniform digital power signature |
| US9686485B2 (en) | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
| US9912883B1 (en) | 2016-05-10 | 2018-03-06 | Apple Inc. | Image sensor with calibrated column analog-to-digital converters |
| EP3516692B1 (en) | 2016-09-23 | 2022-02-16 | Apple Inc. | Stacked backside illuminated spad array |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| EP3574344A2 (en) | 2017-01-25 | 2019-12-04 | Apple Inc. | Spad detector having modulated sensitivity |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576860B2 (ja) * | 1987-01-19 | 1997-01-29 | キヤノン株式会社 | 撮像装置 |
| IL83213A (en) * | 1987-07-16 | 1991-08-16 | Technion Res & Dev Foundation | Intelligent scan image sensor |
| IL87306A0 (en) * | 1988-08-02 | 1989-01-31 | Technion Res & Dev Foundation | Wide dynamic range camera |
| US5148268A (en) * | 1991-04-26 | 1992-09-15 | Xerox Corporation | Multiplexing arrangement for controlling data produced by a color images sensor array |
| US5543838A (en) | 1993-08-31 | 1996-08-06 | Xerox Corporation | Signal multiplexing system for an image sensor array |
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5631704A (en) | 1994-10-14 | 1997-05-20 | Lucent Technologies, Inc. | Active pixel sensor and imaging system having differential mode |
| US5493423A (en) * | 1994-10-28 | 1996-02-20 | Xerox Corporation | Resettable pixel amplifier for an image sensor array |
| US5576763A (en) | 1994-11-22 | 1996-11-19 | Lucent Technologies Inc. | Single-polysilicon CMOS active pixel |
| US5625210A (en) | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US5519514A (en) * | 1995-05-22 | 1996-05-21 | Xerox Corporation | Color sensor array with independently controllable integration times for each color |
| US5550653A (en) * | 1995-06-05 | 1996-08-27 | Xerox Corporation | Color sensor array and system for scanning simple color documents |
| US5739562A (en) | 1995-08-01 | 1998-04-14 | Lucent Technologies Inc. | Combined photogate and photodiode active pixel image sensor |
| US5587596A (en) | 1995-09-20 | 1996-12-24 | National Semiconductor Corporation | Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| US5654755A (en) * | 1996-01-05 | 1997-08-05 | Xerox Corporation | System for determining a video offset from dark photosensors in an image sensor array |
| US5898168A (en) * | 1997-06-12 | 1999-04-27 | International Business Machines Corporation | Image sensor pixel circuit |
-
1997
- 1997-10-23 US US08/956,613 patent/US6233013B1/en not_active Expired - Lifetime
-
1998
- 1998-10-16 JP JP29538698A patent/JP4138104B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4138104B2 (ja) | 2008-08-20 |
| US6233013B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138104B2 (ja) | 感光装置 | |
| JP4630901B2 (ja) | 杆体および錐体応答センサ | |
| KR100592619B1 (ko) | 반도체기반의이미지센서및그제조방법 | |
| US4658287A (en) | MOS imaging device with monochrome-color compatibility and signal readout versatility | |
| US20110007197A1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| KR101460585B1 (ko) | 웰 바운스가 감소된 이미지 센서 | |
| JP2009055320A (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
| JP2002270809A (ja) | 固体撮像装置及びその制御方法 | |
| US5339162A (en) | Driving apparatus of image pick-up device for preventing leakage of accumulated electrical charges | |
| US5796433A (en) | Multiple-frame CCD image sensor with overlying photosensitive layer | |
| US4985776A (en) | Method of driving solid-state imaging element | |
| JP4354862B2 (ja) | 光センサ装置及び伝達回路装置 | |
| US7061655B2 (en) | Provision of bright and high quality image from CCD image pick-up device | |
| JPH09116815A (ja) | 固体撮像装置 | |
| JP3970425B2 (ja) | 固体撮像装置 | |
| JPH0446504B2 (ja) | ||
| EP1729504B1 (en) | System for controlling image data readout from an imaging device | |
| JPH01125074A (ja) | 固体撮像装置 | |
| JP4251313B2 (ja) | 固体撮像装置 | |
| US6545712B1 (en) | Photogate image sensor with fat zero injection on a middle node of an associated transfer circuit | |
| EP1471725B1 (en) | Photosensitive apparatus | |
| US5283633A (en) | Solid state image pickup device in which picture elements of green are generated in vertical charge transfer paths | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JPH08279608A (ja) | 電荷転送素子及び電荷転送素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |