JPH11204695A - Semiconductor device and electronic device - Google Patents

Semiconductor device and electronic device

Info

Publication number
JPH11204695A
JPH11204695A JP824098A JP824098A JPH11204695A JP H11204695 A JPH11204695 A JP H11204695A JP 824098 A JP824098 A JP 824098A JP 824098 A JP824098 A JP 824098A JP H11204695 A JPH11204695 A JP H11204695A
Authority
JP
Japan
Prior art keywords
mold resin
semiconductor device
resin
metal
alloy material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP824098A
Other languages
Japanese (ja)
Other versions
JP3555831B2 (en
Inventor
Nobuyoshi Maejima
信義 前嶋
Tsuneo Endo
恒雄 遠藤
Yasutoshi Kurihara
保敏 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP824098A priority Critical patent/JP3555831B2/en
Publication of JPH11204695A publication Critical patent/JPH11204695A/en
Application granted granted Critical
Publication of JP3555831B2 publication Critical patent/JP3555831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor device having electromagnetic shield function as well as in which the heat resistance fatigue characteristics are enhanced at the bonding part of semiconductor element. SOLUTION: This semiconductor device comprises an insulating mold resin 30, a plurality of leads 24 extending inwards and outwards through the mold resin 30, a semiconductor element 21 being bonded to one side of a metallic support 27 while being sealed in the mold resin 30, and a means for connecting the leads 24 electrically with the electrodes of the semiconductor element 21 in the mold resin 30. In this case, the mold resin 30 is produced by adding (dispersing) 35-95 vol.% of ferrite powder or a magnetic material of metal represented by general formula MFe2 O4 or MO.nFe2 O3 (where M is a bivalent metal and n is an integer) into organic resin (epoxy resin). The mold resin 30 is set to have a coefficient of thermal expansion in the range of 14-20 ppm/ deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電磁波の特に高周
波領域における障害を抑制し、小型化と廉価化を可能に
するとともに、半導体集積回路基体固着部の耐熱疲労性
と気密性に優れる半導体装置及び電子装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which suppresses disturbance of electromagnetic waves, particularly in a high frequency region, enables miniaturization and cost reduction, and has excellent heat fatigue resistance and airtightness of a fixing portion of a semiconductor integrated circuit substrate. And an electronic device.

【０００２】[0002]

【従来の技術】従来、トランジスタやダイオード等の能
動素子やＩＣ（集積回路）等を形成した半導体素子（半
導体集積回路基体）を、金属板からなるリードフレーム
の所定部分（支持体）に固着するとともに、前記半導体
集積回路基体の電極とリードの先端部分をワイヤ等の接
続手段で接続し、その後前記所要部を樹脂でモールド
し、さらに不要なリードフレーム部分を切断除去して形
成した半導体装置が知られている。2. Description of the Related Art Conventionally, an active element such as a transistor or a diode or a semiconductor element (semiconductor integrated circuit base) on which an IC (integrated circuit) is formed is fixed to a predetermined portion (support) of a lead frame made of a metal plate. At the same time, a semiconductor device is formed by connecting the electrode of the semiconductor integrated circuit substrate and the tip of the lead by connecting means such as a wire, molding the required part with resin, and further cutting and removing an unnecessary lead frame part. Are known.

【０００３】一方、近年の自動車用電話機，携帯用無線
電話装置，携帯用パーソナルコンピュータ，携帯用ビデ
オカメラ等の電子機器の小型化に伴って、上記構造の半
導体装置が広く実用に供せられている。On the other hand, with the recent miniaturization of electronic devices such as automobile telephones, portable wireless telephone devices, portable personal computers, portable video cameras, etc., semiconductor devices having the above structure have been widely put to practical use. I have.

【０００４】このような従来技術における問題点とし
て、電磁波による悪影響が挙げられる。具体的には、こ
れらの機器で発生した電磁波が人体に悪影響を及ぼした
り、周辺の電子機器を誤動作させたり、逆に周辺の電子
機器等で発生した電磁波によりこれらの機器が誤動作す
る。このため最近では、このような電磁波障害を防ぐた
め、電磁干渉シールドを施すようになってきた。[0004] One of the problems in the prior art is the adverse effect of electromagnetic waves. Specifically, electromagnetic waves generated by these devices adversely affect the human body, cause malfunctions of peripheral electronic devices, and conversely, these devices malfunction due to electromagnetic waves generated by peripheral electronic devices and the like. Therefore, recently, in order to prevent such electromagnetic interference, an electromagnetic interference shield has been provided.

【０００５】例えば、先行技術例１としての特開昭６４
−４１２４８号には、フェライト又はフェライトに相当
する特性を有する物質からなるベース及びキャップであ
り、これらのベース及びキャップからなるケースに半導
体素子（チップ）を含む集積回路装置を収納し、電波を
このケースにより吸収させる気密封止型半導体装置が開
示されている。ここで言うフェライトは、一般式ＭＦｅ
2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（Ｍ：２価金属，ｎ：整数）
で示される亜鉄酸塩である。For example, Japanese Patent Application Laid-Open No.
No. 41248 discloses a base and a cap made of ferrite or a substance having characteristics equivalent to ferrite. An integrated circuit device including a semiconductor element (chip) is housed in a case formed of the base and the cap, and the radio wave is transmitted through the base and the cap. A hermetically sealed semiconductor device that is absorbed by a case is disclosed. The ferrite mentioned here is represented by the general formula MFe
2 O 4 or MO · nFe 2 O 3 (M: divalent metal, n: integer)
It is a ferrite shown by.

【０００６】先行技術例２としての特開平５−９５０５
５号には、チップ（半導体素子：半導体集積回路基体）
を機械的，化学的に保護する封止部を持つ半導体集積回
路において、チップを導電率・透磁率の高い物質で覆い
半導体集積回路自体を静電的・電磁的に遮蔽する半導体
集積回路が開示されている。これにより、実装する電子
回路基板の電磁遮蔽効率を向上させて電子回路基板のノ
イズ対策を簡略化し、電子回路基板の高密度実装及び電
子機器の軽薄短小化を容易にしている。JP-A-5-9505 as prior art example 2
No. 5 includes a chip (semiconductor element: semiconductor integrated circuit substrate)
Discloses a semiconductor integrated circuit having a sealing portion that mechanically and chemically protects the semiconductor integrated circuit that covers the chip with a material having high conductivity and magnetic permeability and electrostatically and electromagnetically shields the semiconductor integrated circuit itself. Have been. This improves the electromagnetic shielding efficiency of the electronic circuit board to be mounted, simplifies the countermeasures against noise of the electronic circuit board, and facilitates high-density mounting of the electronic circuit board and reduction in the size and weight of the electronic device.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、先行技
術例１の場合は、半導体素子を収納するベース及びキャ
ップからなるケース成形体をあらかじめ製作しておく必
要がある。この場合、製作過程におけるハンドリングの
容易性を保つ上でベースやキャップに寸法的な余裕を持
たせておく必要があるため、これらの部品を抜本的に小
型化するのは困難である。このことは、可及的に配線長
を短縮し、信号の遅延を抑えなければならない高周波動
作用半導体装置にとっては好ましくない。また、この先
行技術は、あらかじめ封止材を準備しておく必要がある
ため、部品点数や製作工数が多くなり、半導体装置製作
コストの面で不利益をもたらす。However, in the case of the prior art example 1, it is necessary to manufacture a case molded body including a base and a cap for accommodating the semiconductor element in advance. In this case, it is necessary to allow the base and the cap to have a dimensional allowance in order to maintain the ease of handling in the manufacturing process, so that it is difficult to drastically reduce the size of these components. This is not preferable for a high-frequency operation semiconductor device in which the wiring length must be reduced as much as possible to suppress signal delay. Further, in this prior art, it is necessary to prepare a sealing material in advance, so that the number of parts and the number of manufacturing steps are increased, and there is a disadvantage in terms of semiconductor device manufacturing cost.

【０００８】先行技術例２の場合は、絶縁性と電磁干渉
シールド効果を併せて持たせるための多層構造樹脂層を
形成させるため、樹脂層形成の工程が複雑になる。この
ことは、半導体装置のコスト低減の点で好ましくない。
また、３回のモールド工程を経るため、薄い樹脂層を形
成することが困難である。このことは、半導体装置を収
納するスペースに余裕が無い場合に大きな障害になる。In the case of the prior art example 2, since a resin layer having a multilayer structure for providing both insulation and an electromagnetic interference shielding effect is formed, the process of forming the resin layer is complicated. This is not preferable in terms of cost reduction of the semiconductor device.
Further, since three molding steps are performed, it is difficult to form a thin resin layer. This becomes a major obstacle when there is not enough room for housing the semiconductor device.

【０００９】また、先行技術例２の場合は、熱膨張率α
の小さい半導体集積回路基体（シリコンからなり、α：
３．５ppm/℃）が、熱膨張率の異なる金属からなる支持
体上に固着される。固着部は半導体集積回路基体を支持
体に固定するとともに、上記半導体集積回路基体から発
せられる熱の放散路の役割を担う。しかしながら、上記
半導体装置には稼働時や休止時に伴う熱ストレスが繰り
返し印加され、最終的に固着部の熱疲労破壊を生ずるに
至る。特に、支持体やリードを構成する金属板に対して
モールド樹脂の熱膨張率が適切に調整されていない場合
は、両者の接合界面に過大な残留応力が内在することと
なり、これに稼働時や休止時に伴う熱応力が重畳される
と、固着部の熱疲労破壊が一層加速される。この熱疲労
破壊が進むと、熱放散路の遮断等の悪影響を生ずる。こ
の結果、半導体装置は正常に動作しなくなる。In the case of the prior art example 2, the coefficient of thermal expansion α
Semiconductor integrated circuit substrate with small size (consisting of silicon, α:
(3.5 ppm / ° C.) is fixed on a support made of a metal having a different coefficient of thermal expansion. The fixing portion fixes the semiconductor integrated circuit substrate to the support and plays a role of a path for radiating the heat generated from the semiconductor integrated circuit substrate. However, the above-mentioned semiconductor device is repeatedly subjected to thermal stress during operation or at rest, which eventually leads to thermal fatigue failure of the fixed portion. In particular, if the coefficient of thermal expansion of the mold resin is not properly adjusted with respect to the metal plate constituting the support and the leads, excessive residual stress will be present at the joint interface between the two, which may cause problems during operation and When the thermal stress accompanying the rest is superimposed, the thermal fatigue fracture of the fixed portion is further accelerated. When the thermal fatigue failure progresses, adverse effects such as interruption of a heat dissipation path are caused. As a result, the semiconductor device does not operate normally.

【００１０】また、上記先行技術例２の場合、金属板に
対してモールド樹脂の熱膨張率が適切に調整されていな
いと、両者の接合界面に過大な残留応力が内在し、これ
に稼働時や休止時に伴う熱応力が重畳されて、金属板と
モールド樹脂間の接合界面の剥離が一層進行する。剥離
が進むと、半導体装置内部に水分が侵入し、内部の正常
な電気的機能を損なう。Further, in the case of the above prior art example 2, if the coefficient of thermal expansion of the mold resin is not properly adjusted with respect to the metal plate, excessive residual stress is present at the joint interface between the two, and this causes And the thermal stress accompanying the stoppage is superimposed, and the separation at the bonding interface between the metal plate and the mold resin further progresses. As the peeling proceeds, moisture enters the inside of the semiconductor device and impairs the normal internal electrical function.

【００１１】本発明の目的は、電磁的遮蔽機能を有し、
小型化と廉価化を可能にし、半導体集積回路基体固着部
（接続部）の耐熱疲労性と気密性に優れる半導体装置を
提供することにある。本発明の前記ならびにそのほかの
目的と新規な特徴は、本明細書の記述および添付図面か
らあきらかになるであろう。An object of the present invention is to have an electromagnetic shielding function,
An object of the present invention is to provide a semiconductor device which can be reduced in size and inexpensive and has excellent heat fatigue resistance and airtightness of a fixing portion (connection portion) of a semiconductor integrated circuit substrate. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００１２】[0012]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）絶縁性樹脂からなるモールド樹脂と、前記モール
ド樹脂の内外に亘って延在する金属からなる複数のリー
ドと、前記モールド樹脂内に封止されかつ金属からなる
支持体の一面に固着される半導体素子（半導体集積回路
基体）と、前記モールド樹脂内において前記リードと前
記半導体集積回路基体の電極を電気的に接続する接続手
段とを有する半導体装置であって、前記モールド樹脂は
有機樹脂（エポキシ樹脂）に３５〜９５vol％の一般式
ＭＦｅ2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（ただし、Ｍは２価金
属，ｎは整数）で表わされる物質からなる金属磁性体ま
たはフェライト粉末を添加（分散）させた構成（第１の
特徴点）になっている。The following is a brief description of an outline of typical inventions disclosed in the present application. (1) A mold resin made of an insulating resin, a plurality of leads made of a metal extending inside and outside of the mold resin, and fixed to one surface of a metal support sealed in the mold resin. A semiconductor device (semiconductor integrated circuit base), and connection means for electrically connecting the leads and electrodes of the semiconductor integrated circuit base within the mold resin, wherein the mold resin is an organic resin ( (Epoxy resin) 35 to 95 vol% of a metal magnetic material or ferrite powder composed of a substance represented by the general formula MFe 2 O 4 or MO · nFe 2 O 3 (where M is a divalent metal and n is an integer) ( (Distributed) (first feature point).

【００１３】（２）前記手段（１）の構成において、前
記モールド樹脂の熱膨張率が１４〜２０ppm/℃になって
いる（第２の特徴点）。(2) In the configuration of the means (1), the coefficient of thermal expansion of the mold resin is 14 to 20 ppm / ° C. (second characteristic point).

【００１４】（３）前記手段（１）及び（２）の構成に
おいて、前記半導体集積回路基体が前記支持体にＳｎを
主成分とし、Ｓｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの
群から選択された１種類以上の金属が添加された合金材
によって固着されている（第３の特徴点）。(3) In the configuration of the means (1) and (2), the semiconductor integrated circuit substrate has Sn as a main component in the support and is selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi. It is fixed by the alloy material to which one or more kinds of metals are added (third feature).

【００１５】（４）絶縁性樹脂からなるモールド樹脂
と、前記モールド樹脂の内外に亘って延在する金属から
なる複数のリードと、前記モールド樹脂内に封止されか
つ金属からなる支持体の一面に第１合金材を介して固着
される半導体素子（半導体集積回路基体）と、前記モー
ルド樹脂内において前記リードと前記半導体集積回路基
体の電極を電気的に接続する接続手段とを有する半導体
装置が、前記リード部分で回路基板に第２合金材を介し
て固着されてなる電子装置であって、前記モールド樹脂
は有機樹脂に３５〜９５vol％の金属磁性体粉末または
フェライト粉末を添加したものでり、前記第１合金材は
９０wt％以上のＳｎにＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及
びＢｉの群から選択された１種類以上の金属が添加され
た合金材であり、前記第２合金材は融点が前記第１合金
材よりも低いものである。前記前記モールド樹脂はエポ
キシ樹脂に一般式ＭＦｅ2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（た
だし、Ｍは２価金属、ｎは整数）で示される物質からな
る前記金属磁性体粉末またはフェライト粉末が添加され
たものである。前記モールド樹脂の熱膨張率が１４〜２
０ppm/℃になっている。(4) Mold resin made of an insulating resin, a plurality of leads made of metal extending inside and outside the mold resin, and one surface of a metal support sealed in the mold resin. A semiconductor device having a semiconductor element (semiconductor integrated circuit substrate) fixed via a first alloy material and connection means for electrically connecting the leads and electrodes of the semiconductor integrated circuit substrate in the mold resin. An electronic device having a lead portion fixed to a circuit board via a second alloy material, wherein the mold resin is obtained by adding 35 to 95 vol% of a metal magnetic powder or a ferrite powder to an organic resin. The first alloy material is an alloy material in which at least 90 wt% of Sn is added with at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi. 2 alloy material is lower than the melting point first alloy material. The mold resin is obtained by adding the magnetic metal powder or ferrite powder made of a substance represented by the general formula MFe 2 O 4 or MO · nFe 2 O 3 (where M is a divalent metal and n is an integer) to an epoxy resin. It was done. The coefficient of thermal expansion of the mold resin is 14 to 2
0 ppm / ° C.

【００１６】前記（１）の手段によれば、（ａ）モール
ド樹脂は有機樹脂に調整された量の金属磁性体粉末また
はフェライト粉末が分散されていて、モールド樹脂層に
適度な絶縁性と電磁的遮蔽効果を持たせることができ
る。この結果、半導体装置内部で発生した電磁的雑音の
外部への放出と、外部雑音の半導体装置内部への浸入を
防止できるため、半導体装置自体及び半導体装置の周辺
機器の誤動作を防止できるという効果が得られる。According to the means of (1), (a) the molding resin is such that a controlled amount of metal magnetic powder or ferrite powder is dispersed in an organic resin, and the molding resin layer has a suitable insulating property and electromagnetic properties. It can have an effective shielding effect. As a result, the electromagnetic noise generated inside the semiconductor device can be prevented from being emitted to the outside and the external noise can be prevented from entering the inside of the semiconductor device, so that malfunction of the semiconductor device itself and peripheral devices of the semiconductor device can be prevented. can get.

【００１７】（ｂ）１層のモールド樹脂で半導体集積回
路基体，支持体，リード，ワイヤ等を直接被覆するた
め、配線長の短縮を図ることができ、半導体装置の小型
化が達成できるとともに、コストの低減を図ることがで
きる。(B) Since the semiconductor integrated circuit substrate, support, leads, wires, and the like are directly covered with one layer of molding resin, the wiring length can be reduced, and the semiconductor device can be downsized. Cost can be reduced.

【００１８】前記（２）の手段によれば、（ａ）前記モ
ールド樹脂の熱膨張率を１４〜２０ppm/℃として金属か
らなる支持体の熱膨張率と一致あるいは近似させている
ことから、半導体集積回路基体の固着部の熱疲労破壊が
抑止され、耐熱疲労特性の向上を図ることができる。According to the means (2), (a) Since the coefficient of thermal expansion of the mold resin is set to 14 to 20 ppm / ° C. to match or approximate the coefficient of thermal expansion of the support made of metal, Thermal fatigue destruction of the fixed portion of the integrated circuit substrate is suppressed, and the thermal fatigue characteristics can be improved.

【００１９】（ｂ）また、モールド樹脂と支持体やリー
ドの熱膨張率の一致または近似により、支持体及びリー
ドとモールド樹脂間の接合界面の剥離が抑制され、水分
の浸入を抑止できることから半導体装置の耐湿性が向上
する。(B) Also, by matching or approximating the coefficient of thermal expansion between the mold resin and the support or the lead, the separation of the bonding interface between the support and the lead and the mold resin is suppressed, and the infiltration of moisture can be suppressed. The moisture resistance of the device is improved.

【００２０】前記（３）の手段によれば、剛性が大きく
熱歪吸収性に優れる合金材の利点と、金属板からなる支
持体に対してモールド樹脂の熱膨張率が適切に調整され
ている利点とが調和して、一層優れた固着部の耐熱疲労
特性が付与される。According to the means (3), the advantage of the alloy material having high rigidity and excellent thermal strain absorption and the coefficient of thermal expansion of the mold resin with respect to the support made of a metal plate are appropriately adjusted. In harmony with the advantages, more excellent heat-resistant fatigue properties of the bonded portion are provided.

【００２１】前記（４）の手段による電子装置は、前記
手段（１）乃至（３）の構成の半導体装置をリード部分
で回路基板に合金材（第２合金材）を介して固着された
構成になっていることから、前記手段（１）乃至（３）
による効果を有することができる。すなわち、電子装置
の耐湿性，耐熱疲労性が向上するとともに、電磁的遮蔽
効果も高くなる。また、半導体集積回路基体を支持体に
固着する第１合金材の融点はリードと回路基板を固着す
る第２合金材の融点よりも高いため、半導体装置の実装
時の熱によって、前記第１合金材の熱的な変質や性能劣
化が発生せず、電子装置の信頼性が高くなる。The electronic device according to the above means (4) has a structure in which the semiconductor device having the structure of the above means (1) to (3) is fixed to a circuit board at a lead portion via an alloy material (second alloy material). Means (1) to (3)
The effect can be obtained by the following. That is, the moisture resistance and thermal fatigue resistance of the electronic device are improved, and the electromagnetic shielding effect is also enhanced. Further, the melting point of the first alloy material for fixing the semiconductor integrated circuit substrate to the support is higher than the melting point of the second alloy material for fixing the lead and the circuit board. There is no thermal deterioration or performance degradation of the material, and the reliability of the electronic device is improved.

【００２２】[0022]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【００２３】（実施形態）図１は、本発明の一実施形態
である半導体装置を示す断面図である。本実施形態の半
導体装置４０は、外観的には、絶縁性樹脂からなるモー
ルド樹脂３０と、このモールド樹脂３０の内外に亘って
延在するリード２４とを有している。(Embodiment) FIG. 1 is a sectional view showing a semiconductor device according to one embodiment of the present invention. The semiconductor device 40 of the present embodiment has, in appearance, a mold resin 30 made of an insulating resin and leads 24 extending inside and outside the mold resin 30.

【００２４】また、前記モールド樹脂３０の内部には金
属からなる支持体２７が位置し、かつ前記支持体２７上
には合金材２５を介して半導体素子（半導体集積回路基
体）２１が固着されている。A support 27 made of metal is located inside the mold resin 30, and a semiconductor element (semiconductor integrated circuit base) 21 is fixed on the support 27 via an alloy material 25. I have.

【００２５】前記半導体集積回路基体２１は、たとえ
ば、一辺が４ｍｍになる正方形のシリコン（Ｓｉ）で形
成され、所望の回路が形成されている。The semiconductor integrated circuit substrate 21 is formed of, for example, square silicon (Si) having a side of 4 mm, and a desired circuit is formed.

【００２６】前記支持体２７及びリード２４は、半導体
装置４０の製造の際使用されるリードフレームを構成す
る部分である。The support 27 and the leads 24 constitute a lead frame used in manufacturing the semiconductor device 40.

【００２７】ここで、簡単にリードフレームについて説
明する。リードフレームは、薄い金属板をエッチングや
精密プレスによって所望パターンに形成することによっ
て形成される。また、所定箇所には所望のメッキが施さ
れている。Here, the lead frame will be briefly described. The lead frame is formed by forming a thin metal plate into a desired pattern by etching or precision press. Also, desired plating is applied to predetermined locations.

【００２８】単位リードフレームパターンは、矩形状に
なる枠部と、この枠部内に配置され半導体集積回路基体
を固定するための支持体と、前記支持体の周囲に先端
（内端）を近接させかつ前記枠部から延在する複数のリ
ードと、前記支持体を支持するリードと、前記支持体の
外側に沿って設けられかつ各リードを支持するタイバー
等からなっている。The unit lead frame pattern has a rectangular frame portion, a support disposed in the frame portion for fixing the semiconductor integrated circuit substrate, and a tip (inner end) adjacent to the support. Further, it comprises a plurality of leads extending from the frame, a lead for supporting the support, a tie bar provided along the outside of the support and supporting each lead.

【００２９】前記タイバーは、前記モールド樹脂をトラ
ンスファモールドによって形成する際、溶けた樹脂の流
出を防止するダムの役割を果たす。The tie bar serves as a dam for preventing the melted resin from flowing out when the molding resin is formed by transfer molding.

【００３０】半導体装置の製造時には、前記リードフレ
ームの支持体上に接合材を介して半導体集積回路基体を
固定した後、前記半導体集積回路基体の電極とリードの
先端部分を導電性のワイヤで接続し、ついで絶縁性のモ
ールド樹脂で支持体，半導体集積回路基体，ワイヤ及び
リードの内端部分を被い、かつ不要なリードフレーム部
分を切断除去することによって半導体装置を製造する。
また、必要ならば、モールド樹脂から突出するリードの
成形を行う。In manufacturing the semiconductor device, the semiconductor integrated circuit substrate is fixed on the support of the lead frame via a bonding material, and then the electrodes of the semiconductor integrated circuit substrate are connected to the tips of the leads with conductive wires. Then, the semiconductor device is manufactured by covering the support, the semiconductor integrated circuit substrate, the inner ends of the wires and leads with an insulating mold resin, and cutting and removing unnecessary lead frame portions.
If necessary, a lead projecting from the mold resin is formed.

【００３１】一方、前記合金材２５は、Ｓｎを主成分と
し、Ｓｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選
択された１種類以上の金属が添加された合金で構成され
ている。On the other hand, the alloy material 25 is made of an alloy containing Sn as a main component and adding at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi.

【００３２】また、前記半導体集積回路基体２１の図示
しない上部電極と、前記支持体２７の周囲に先端を延在
させる金属のリード２４の先端（内端）部分は、金属線
（ワイヤ）２６を介して電気的に接続されている。前記
ワイヤ２６は、たとえばＡｌからなり、超音波ワイヤボ
ンディングによってそれぞれ接続されている。A metal wire (wire) 26 is connected to an upper electrode (not shown) of the semiconductor integrated circuit substrate 21 and to a tip (inner end) of a metal lead 24 extending tip around the support 27. Are electrically connected via The wires 26 are made of, for example, Al and are connected to each other by ultrasonic wire bonding.

【００３３】前記モールド樹脂３０は、トランスファモ
ールドによって形成され、前記支持体２７，半導体集積
回路基体２１，リード２４の先端（内端）部分及びワイ
ヤ２６を封止している。The mold resin 30 is formed by transfer molding, and seals the support 27, the semiconductor integrated circuit substrate 21, the tip (inner end) of the lead 24, and the wire 26.

【００３４】前記モールド樹脂３０は、たとえばエポキ
シ樹脂からなる有機樹脂に３５〜９５vol％の金属磁性
体粉末またはフェライト粉末を分散して形成され、熱膨
張率が１４〜２０ppm/℃に調整された構成になってい
る。The mold resin 30 is formed by dispersing 35 to 95 vol% of a metal magnetic powder or a ferrite powder in an organic resin such as an epoxy resin, and has a thermal expansion coefficient adjusted to 14 to 20 ppm / ° C. It has become.

【００３５】すなわち、本発明による半導体装置４０
は、支持体２７上に半導体集積回路基体２１が合金材２
５によって固着され、これらがエポキシ樹脂に３５〜９
５ vol％の金属磁性体粉末またはフェライト粉末を分散
したモールド樹脂３０で被覆されていることを第１の特
徴とする。That is, the semiconductor device 40 according to the present invention
Means that the semiconductor integrated circuit substrate 21 is
5, these are added to the epoxy resin by 35-9.
The first feature is that the coating is covered with a mold resin 30 in which 5 vol% of a metal magnetic substance powder or a ferrite powder is dispersed.

【００３６】本発明による半導体装置４０は、モールド
樹脂の熱膨張率が１４〜２０ppm/℃に調整される点に第
２の特徴がある。The semiconductor device 40 according to the present invention has a second feature in that the coefficient of thermal expansion of the mold resin is adjusted to 14 to 20 ppm / ° C.

【００３７】そして特に、合金材を９０wt％以上のＳｎ
にＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択
された１種類以上の金属が添加された合金とする点に第
３の特徴がある。Particularly, when the alloy material is made of Sn of 90 wt% or more,
The third feature is that the alloy is formed by adding at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi.

【００３８】さらに、本発明の特徴について詳しく説明
する。本発明におけるモールド樹脂３０は、半導体装置
４０を電磁的に遮蔽することにより、半導体装置４０の
内部で発生した電磁的雑音が外部へ放出すること、又は
外部で発生した雑音が半導体装置４０の内部に浸入する
ことを防止するためのものであり、本質的に電磁波に対
する高い遮蔽効果を有している必要がある。Further, features of the present invention will be described in detail. The mold resin 30 according to the present invention electromagnetically shields the semiconductor device 40 so that electromagnetic noise generated inside the semiconductor device 40 is emitted to the outside, or noise generated outside is generated inside the semiconductor device 40. It is intended to prevent infiltration into the air, and is required to essentially have a high shielding effect against electromagnetic waves.

【００３９】図２はモールド樹脂３０の構造を示す断面
模式図である。モールド樹脂３０はマトリックスとして
のエポキシ樹脂３１に、ＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4金
属磁性体またはフェライトの粉末３２を分散させたもの
である。ここで、エポキシ樹脂３１は、前記半導体集積
回路基体２１，合金材２５，リード２４の先端（内端）
及び支持体２７を機械的に保護したり、気密的に封止す
るための主要な役割を担う。また、ＮｉＦｅ2Ｏ4・Ｚｎ
Ｆｅ2Ｏ4金属磁性体またはフェライトの粉末３２は、電
磁波を吸収して熱に変換する役割を担う。FIG. 2 is a schematic sectional view showing the structure of the mold resin 30. The mold resin 30 is obtained by dispersing NiFe 2 O 4 .ZnFe 2 O 4 metal magnetic material or ferrite powder 32 in an epoxy resin 31 as a matrix. Here, the epoxy resin 31 is coated on the front end (inner end) of the semiconductor integrated circuit substrate 21, the alloy material 25, and the lead 24.
And a main role for mechanically protecting and hermetically sealing the support 27. Also, NiFe 2 O 4 .Zn
The Fe 2 O 4 metal magnetic substance or ferrite powder 32 plays a role of absorbing electromagnetic waves and converting them into heat.

【００４０】図３はエポキシ樹脂３１に７５vol％のＮ
ｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4金属磁性体またはフェライト
の粉末３２を分散したモールド樹脂３０の電磁波透過特
性を示すグラフである。FIG. 3 shows that the epoxy resin 31 contains 75 vol% of N.
5 is a graph showing the electromagnetic wave transmission characteristics of a mold resin 30 in which iFe 2 O 4 .ZnFe 2 O 4 metal magnetic material or ferrite powder 32 is dispersed.

【００４１】図４は電磁波の透過特性測定法の概略を示
す図である。透過特性は、電磁波源用発信器５１と電磁
波強度測定器（受信用素子)５２とに、それぞれループ
径２ｍｍ以下の電磁波送信用微少ループアンテナ５３及
び電磁波受信用微少ループアンテナ５４を接続した装置
を用い、電磁波送信用微少ループアンテナ５３と電磁波
受信用微少ループアンテナ５４の間に試料５５を配置し
て測定した。FIG. 4 is a diagram schematically showing a method for measuring the transmission characteristics of electromagnetic waves. The transmission characteristics are determined by using an apparatus in which an electromagnetic wave transmitting micro loop antenna 53 and an electromagnetic wave receiving micro loop antenna 54 having a loop diameter of 2 mm or less are connected to an electromagnetic wave source transmitter 51 and an electromagnetic wave intensity measuring device (receiving element) 52, respectively. A sample 55 was placed between the small loop antenna 53 for transmitting electromagnetic waves and the small loop antenna 54 for receiving electromagnetic waves.

【００４２】試料５５は、前記モールド樹脂３０と同様
にＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4金属磁性体またはフェラ
イトの粉末３２を含んだモールド樹脂板である。The sample 55 is a mold resin plate containing NiFe 2 O 4 .ZnFe 2 O 4 metal magnetic material or ferrite powder 32 as in the case of the mold resin 30.

【００４３】この際、金属磁性体またはフェライトの粉
末３２が存在しないエポキシ樹脂からなるモールド樹脂
板（比較例)の場合の電磁界強度と比較した。図３の電
磁波透過強度は、発信側強度を基準にした場合の受信側
強度として表される。At this time, the electromagnetic field strength was compared with that of a mold resin plate (comparative example) made of an epoxy resin in which the metal magnetic material or ferrite powder 32 was not present. The electromagnetic wave transmission intensity in FIG. 3 is expressed as the reception-side intensity based on the transmission-side intensity.

【００４４】測定結果によれば、周波数０.１〜１．５G
Hzの範囲で、本実施形態のモールド樹脂３０の場合（曲
線Ａ)は、大部分の電磁波が透過している比較例モール
ド樹脂板（曲線Ｂ)に比べ、大幅な強度低下(遮蔽効果)
が観測される。According to the measurement result, the frequency is 0.1 to 1.5 G
In the range of Hz, in the case of the mold resin 30 of this embodiment (curve A), the strength is significantly reduced (shielding effect) as compared with the comparative example mold resin plate (curve B) through which most of the electromagnetic waves are transmitted.
Is observed.

【００４５】また、図５はエポキシ樹脂３１に添加する
ＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4金属磁性体またはフェライ
トの粉末３２の量を変化させた場合のモールド樹脂３０
の電磁波透過特性を示すグラフである。FIG. 5 shows the molding resin 30 when the amount of the NiFe 2 O 4 .ZnFe 2 O 4 metal magnetic material or ferrite powder 32 added to the epoxy resin 31 is changed.
5 is a graph showing the electromagnetic wave transmission characteristics of FIG.

【００４６】電磁波透過強度は、金属磁性体またはフェ
ライトの粉末添加量の少ない領域では大きく、添加量を
増すにつれ低下している。特に、添加量が３５vol％以
上の領域では−５０dB以下と極めて優れた遮蔽効果が得
られる。したがって本発明では、モールド樹脂３０に電
磁波に対する遮蔽性能を確実に付与する観点から、好ま
しくは金属磁性体またはフェライトの粉末の添加量を３
５vol％以上に調整することが重要である。The electromagnetic wave transmission intensity is large in a region where the amount of the metal magnetic substance or ferrite powder added is small, and decreases as the amount of addition increases. Particularly, in a region where the addition amount is 35 vol% or more, an extremely excellent shielding effect of -50 dB or less can be obtained. Therefore, in the present invention, from the viewpoint of reliably providing the mold resin 30 with the shielding performance against electromagnetic waves, the amount of the metal magnetic substance or ferrite powder is preferably 3
It is important to adjust to 5 vol% or more.

【００４７】一方、半導体装置４０の正常な回路動作を
維持するためには、半導体集積回路基体２１，合金材２
５，支持体２７の相互間は、モールド樹脂３０の領域を
経路にして電気的に接続されてはならない。換言する
と、モールド樹脂３０には適正な電気絶縁性が付与され
る必要がある。On the other hand, in order to maintain the normal circuit operation of the semiconductor device 40, the semiconductor integrated circuit substrate 21, the alloy material 2
5, the supports 27 must not be electrically connected to each other with the region of the mold resin 30 as a path. In other words, the mold resin 30 needs to be provided with appropriate electric insulation.

【００４８】図６は本実施形態の半導体装置４０におけ
る端子（リード）２４間の電圧−電流特性を示すグラフ
である。ここで、端子２４間の最小間隔は０.３ｍｍ、
そして端子２４間の最大対向長は３ｍｍであり、モール
ド樹脂３０における金属磁性体またはフェライトの粉末
３２の添加量は７５vol％である。FIG. 6 is a graph showing voltage-current characteristics between terminals (leads) 24 in the semiconductor device 40 of this embodiment. Here, the minimum distance between the terminals 24 is 0.3 mm,
The maximum facing length between the terminals 24 is 3 mm, and the amount of the metal magnetic substance or ferrite powder 32 added to the mold resin 30 is 75 vol%.

【００４９】本実施形態のモールド樹脂３０の場合（曲
線Ａ)は、リーク電流は端子間の印加電圧が１００ｖで
約１０μＡ、５００ｖで５０μＡ、そして１０００ｖで
８０μＡである。この値は、金属磁性体またはフェライ
トの粉末を添加しない比較例モールド樹脂を適用した半
導体装置の場合（曲線Ｂ)に比べてわずかに大きいけれ
ども、半導体装置を実用する上で障害になるものではな
い。In the case of the mold resin 30 of this embodiment (curve A), the leakage current is about 10 μA at a voltage applied between terminals of 100 v, 50 μA at 500 v, and 80 μA at 1000 v. Although this value is slightly larger than the case of the semiconductor device to which the comparative example mold resin to which the metal magnetic substance or the ferrite powder is not added (curve B), it does not hinder the practical use of the semiconductor device. .

【００５０】このように、本実施形態のモールド樹脂３
０に適用した場合でも、金属磁性体またはフェライトの
粉末を添加しないモールド樹脂の場合に比べて、遜色な
い絶縁性を確保できる。As described above, the molding resin 3 of the present embodiment
Even when applied to 0, the same insulating properties can be ensured as compared to the case of a mold resin to which no metal magnetic substance or ferrite powder is added.

【００５１】図７は半導体装置４０の端子２４間におけ
るリーク電流のモールド樹脂３０中におけるＮｉＦｅ2
Ｏ4・ＺｎＦｅ2Ｏ4金属磁性体またはフェライトの粉末
３２の添加量依存性を示すグラフである。FIG. 7 shows NiFe 2 in the mold resin 30 of the leakage current between the terminals 24 of the semiconductor device 40.
3 is a graph showing the dependency of the addition amount of powder 32 of O 4 .ZnFe 2 O 4 metal magnetic material or ferrite.

【００５２】リーク電流（印加電圧１００ｖにおける)
は、金属磁性体またはフェライトの粉末添加量の少ない
領域では小さく、添加量の多い領域で増えている。リー
ク電流の増加は、添加量を増すにつれエポキシ樹脂３１
より抵抗率の小さい金属磁性体またはフェライトの粉末
３２相互間の絶縁距離が狭められることによる。Leakage current (at an applied voltage of 100 V)
Is small in the region where the amount of powdered metal magnetic material or ferrite is small, and increases in the region where the amount of powder is large. The increase in the leakage current is caused by increasing the amount of the epoxy resin 31
This is because the insulation distance between the powders 32 of the metal magnetic material or the ferrite having smaller resistivity is narrowed.

【００５３】しかしながら、特に添加量が９５vol％以
下の領域では４０μＡ以下と、半導体装置４０を実用す
る上で支障のない優れた絶縁性が得られる。したがって
本発明では、モールド樹脂３０に電気絶縁性を確実に付
与する観点から、好ましくは金属磁性体またはフェライ
トの粉末の添加量を９５vol％以下に調整することが重
要である。However, in particular, in the region where the addition amount is 95 vol% or less, the excellent insulation property is obtained at 40 μA or less, which does not hinder the practical use of the semiconductor device 40. Therefore, in the present invention, from the viewpoint of ensuring the electrical insulation of the mold resin 30, it is important to preferably adjust the amount of the metal magnetic material or ferrite powder to 95 vol% or less.

【００５４】以上のように、本発明に係るモールド樹脂
３０を適用した場合は、金属磁性体またはフェライトの
粉末を添加しないモールド樹脂を適用した場合に比べ、
電磁波に対する優れた遮蔽効果と優れた電気絶縁性を持
たせることができる。As described above, when the mold resin 30 according to the present invention is applied, compared with the case where the mold resin to which the metal magnetic substance or ferrite powder is not added is applied.
An excellent shielding effect against electromagnetic waves and excellent electrical insulation can be provided.

【００５５】金属磁性体またはフェライトの粉末として
のＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4の代価物質としては、一
般式ＭＦｅ2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（Ｍは２価金属，
ｎは整数)で表される物質が挙げられる。具体的には、
ＭはＣｄ，Ｃｏ，Ｃｕ，Ｆｅ，Ｍｇ，Ｍｎ，Ｎｉ，Ｚ
ｎ，Ｂａ，ＳｒそしてＰｂである。また、プランバイト
型の２ＢａＯ・２Ｍ０・６Ｆｅ2Ｏ3（Ｍは上記と同じ２
価金属)も、本発明における代替フェライト材に属す。
これらの代替物質は単独で、あるいは任意の組成に組み
合わせてエポキシ樹脂３１に添加することも可能であ
る。このような場合でも、モールド樹脂３０に優れた電
磁波遮蔽性能と電気絶縁性を付与することができる。As a substitute for NiFe 2 O 4 .ZnFe 2 O 4 as a powder of metal magnetic material or ferrite, a general formula MFe 2 O 4 or MO.nFe 2 O 3 (M is a divalent metal,
n is an integer). In particular,
M is Cd, Co, Cu, Fe, Mg, Mn, Ni, Z
n, Ba, Sr and Pb. Further, 2BaO · 2M0 · 6Fe 2 O 3 plans byte (M is as defined above 2
(Valent metal) also belongs to the alternative ferrite material in the present invention.
These substitute substances can be added to the epoxy resin 31 alone or in combination with an arbitrary composition. Even in such a case, the mold resin 30 can be provided with excellent electromagnetic wave shielding performance and electrical insulation.

【００５６】表１は代替金属磁性体またはフェライトの
粉末３２を添加したモールド樹脂３０の電磁波透過強度
及びリーク電流を示す。粉末の添加量は７５vol％であ
り、マトリックスとしての樹脂はエポキシ樹脂３１であ
る。いずれの粉末の場合も、優れた電磁波遮蔽効果と電
気絶縁性が得られている。Table 1 shows the electromagnetic wave transmission intensity and the leakage current of the mold resin 30 to which the substitute metal magnetic material or ferrite powder 32 was added. The amount of the powder added was 75 vol%, and the resin as the matrix was an epoxy resin 31. In each case, an excellent electromagnetic wave shielding effect and electrical insulation were obtained.

【００５７】[0057]

【表１】 [Table 1]

【００５８】以上まで説明した本発明の第１の特徴点に
基づき、半導体装置４０内部で発生した電磁雑音の外部
への放出と、外部雑音の半導体装置内部への侵入を防止
できるため、半導体装置自体及び半導体装置の周辺に位
置する他の装置の誤動作を防止できる。また、モールド
樹脂３０に優れた電気絶縁性が付与されているため、半
導体装置４０の正常な電気的動作がなされる。Based on the first feature of the present invention described above, it is possible to prevent electromagnetic noise generated inside the semiconductor device 40 from being emitted to the outside and external noise from entering the semiconductor device. Malfunction of itself and other devices located around the semiconductor device can be prevented. In addition, since the mold resin 30 is provided with excellent electric insulation, the semiconductor device 40 performs normal electrical operation.

【００５９】本発明における合金材２５は支持体２７に
半導体集積回路基体２１を強固に固着するためのもので
あり、本質的に高い熱疲労破壊耐量を有している必要が
ある。The alloy material 25 in the present invention is for firmly fixing the semiconductor integrated circuit substrate 21 to the support 27, and is required to have essentially high thermal fatigue fracture resistance.

【００６０】図８は合金材の熱疲労破壊耐量を示すグラ
フである。合金材２５の熱疲労破壊耐量を、半導体集積
回路基体２１から支持体２７を介してモールド樹脂３０
表面に至る放熱経路間の熱抵抗の温度サイクル数依存性
として表している。この評価に用いた半導体装置には、
樹脂モールドは施していない。図において合金材２５
に、曲線ＡはＳｎ−５wt％Ｓｂ（合金材Ａ)、曲線Ｂは
Ｐｂ−６０wt％Ｓｎ（合金材Ｂ)、そして、曲線ＣはＰ
ｂ−５wt％Ｓｎ（合金材Ｃ)をそれぞれ適用した場合を
示す。FIG. 8 is a graph showing the thermal fatigue resistance of the alloy material. The resistance to thermal fatigue rupture of the alloy material 25 is measured by using the mold resin 30 from the semiconductor integrated circuit substrate 21 via the support 27.
It is expressed as the temperature cycle number dependence of the thermal resistance between the heat radiation paths to the surface. The semiconductor device used for this evaluation includes:
No resin mold is applied. In the figure, the alloy material 25
Curve A is Sn-5wt% Sb (alloy material A), curve B is Pb-60wt% Sn (alloy material B), and curve C is P
The case where b-5 wt% Sn (alloy material C) is applied is shown.

【００６１】合金材Ａの場合は、熱抵抗の増大は温度サ
イクル数１０００回以上で生じている。これに対し合金
材Ｂ及びＣの場合は、５０回あたりから変動し始めてい
る。熱抵抗増大は熱的変動に伴う疲労破壊によってはん
だ層にクラックを生じ、これによる放熱経路の遮断によ
ってもたらされる。In the case of alloy material A, the increase in thermal resistance occurs when the number of temperature cycles is 1,000 or more. On the other hand, in the case of alloy materials B and C, it starts to fluctuate around 50 times. The increase in thermal resistance causes cracks in the solder layer due to fatigue failure due to thermal fluctuations, which is caused by interruption of the heat radiation path.

【００６２】このように、本発明に係る合金材Ａを適用
した場合は、従来の部品搭載用はんだ材Ｂ及びＣを適用
した場合に比べ、優れた熱疲労破壊耐量を示している。
これは、Ｓｎ−５wt％Ｓｂ材の剛性がＰｂ−６０wt％Ｓ
ｎ材やＰｂ−５wt％Ｓｎ材より高く、塑性変形しにくい
（歪を生じにくい)材料であることに基づく。As described above, when the alloy material A according to the present invention is applied, a superior resistance to thermal fatigue fracture is exhibited as compared with the case where the conventional component mounting solder materials B and C are applied.
This is because the rigidity of Sn-5wt% Sb material is Pb-60wt% Sb.
It is based on the fact that it is higher than n material or Pb-5wt% Sn material and hardly plastically deforms (hardly generates strain).

【００６３】合金材ＡとしてのＳｎ−５wt％Ｓｂ材の代
替物としては、例えば、Ｓｎ−３.５wt％Ａｇ，Ｓｎ−
３.５wt％Ａｇ−１.５wt％Ｉｎ，Ｓｎ−８.５wt％Ｚｎ
−１.５wt％Ｉｎ，Ｓｎ−４wt％Ａｇ−２wt％Ｚｎ−２w
t％Ｂｉ，Ｓｎ−４.５wt％Ｃｕ，Ｓｎ−４wt％Ｃｕ−３
wt％Ａｇ，Ｓｎ−２wt％Ｓｂ−１wt％Ｃｕ−２wt％Ａｇ
−２wt％Ｚｎ等がある。As an alternative to the Sn-5 wt% Sb material as the alloy material A, for example, Sn-3.5 wt% Ag, Sn-
3.5 wt% Ag-1.5 wt% In, Sn-8.5 wt% Zn
-1.5 wt% In, Sn-4 wt% Ag-2 wt% Zn-2w
t% Bi, Sn-4.5wt% Cu, Sn-4wt% Cu-3
wt% Ag, Sn-2 wt% Sb-1 wt% Cu-2 wt% Ag
-2 wt% Zn.

【００６４】すなわち、Ｓｎを主成分（９０wt％)と
し、これにＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群
から選択された１種類以上の金属が添加された合金材で
ある。このような合金材にはＰｂが用いられておらず、
副次的な効果としてＰｂの毒性に基づく環境汚染問題を
解消するのに役立つ。That is, it is an alloy material in which Sn is the main component (90 wt%) and one or more metals selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi are added thereto. Pb is not used in such an alloy material,
As a side effect, it helps to solve the environmental pollution problem based on the toxicity of Pb.

【００６５】ところで、本発明におけるモールド樹脂３
０は、半導体集積回路基体２１を機械的に保護したり、
気密的に封止するものである。また、モールド樹脂３０
は、支持体２７やリード２４と一体化されるものであ
り、この場合の一体化界面に内部応力が導入されないこ
とが望ましい。By the way, the mold resin 3 of the present invention
0 mechanically protects the semiconductor integrated circuit substrate 21;
It is to be hermetically sealed. Also, the mold resin 30
Are integrated with the support 27 and the leads 24, and it is desirable that no internal stress be introduced into the integrated interface in this case.

【００６６】この第１の理由は、支持体２７上に半導体
集積回路基体２１がはんだ付け搭載されており、これを
固着する合金材２５に半導体集積回路基体２１を介して
一体化にともなう内部応力が導入されると、その後の稼
働時や休止時の温度変化に起因する応力が重畳されるた
め、合金材２５の熱疲労破壊が生じやすくなるためであ
る。The first reason is that the semiconductor integrated circuit substrate 21 is mounted on the support 27 by soldering, and the internal stress accompanying the integration through the semiconductor integrated circuit substrate 21 to the alloy material 25 for fixing the semiconductor integrated circuit substrate 21 is fixed. Is introduced, the stress resulting from the temperature change during the subsequent operation or at rest is superimposed, so that the thermal fatigue fracture of the alloy material 25 is likely to occur.

【００６７】そして、第２の理由は、モールド樹脂３０
とリード２４との一体化界面２８（図１参照)に内部応
力を内蔵すると、その後の稼働時や休止時の温度変化に
起因する応力が重畳されて過大な界面応力を生じ、界面
２８の剥離に至る。この結果、稼働環境下の水分が界面
２８を通じて半導体装置４０の内部に侵入し、半導体集
積回路基体２１，リード２４，ワイヤ２６を腐食させ、
半導体装置４０の正常な電気的機能を損ねるからであ
る。The second reason is that the molding resin 30
When internal stress is built in the integrated interface 28 (see FIG. 1) between the lead and the lead 24, the stress caused by the temperature change during operation or at rest is superimposed to generate excessive interface stress, and the interface 28 is separated. Leads to. As a result, moisture in the operating environment enters the inside of the semiconductor device 40 through the interface 28 and corrodes the semiconductor integrated circuit substrate 21, the leads 24, and the wires 26,
This is because the normal electrical function of the semiconductor device 40 is impaired.

【００６８】図９は本発明による一実施例のモールド樹
脂３０とＣｕリード２４（厚さ０.４ｍｍ）との一体化
物のそり量を示すクラフである。ここで、樹脂モールド
領域の寸法は１３ｍｍ×１３ｍｍ、トランスファモール
ドによるモールド樹脂３０の厚さは３ｍｍである。ま
た、縦軸は樹脂モールド領域の対角線方向のそり量を表
し、プラスの値はリードフレーム側が凸になる形状を、
マイナスの値はリードフレーム側が凹になる形状を意味
する。更に、横軸はモールド樹脂の熱膨張率を表してい
る。FIG. 9 is a graph showing the amount of warpage of an integrated product of the mold resin 30 and the Cu lead 24 (thickness: 0.4 mm) according to one embodiment of the present invention. Here, the size of the resin mold area is 13 mm × 13 mm, and the thickness of the mold resin 30 by transfer molding is 3 mm. Also, the vertical axis represents the amount of warpage in the diagonal direction of the resin mold area, and a positive value indicates a shape in which the lead frame side is convex,
A negative value means that the lead frame side is concave. Further, the horizontal axis represents the coefficient of thermal expansion of the mold resin.

【００６９】一体化物のそり量は、モールド樹脂３０の
熱膨張率が大きくなるにつれプラスの大きな値を示して
いる。この際、半導体集積回路基体２１の初期そり量は
２０μｍ（図中の破線)である。The amount of warpage of the integrated product shows a large positive value as the coefficient of thermal expansion of the mold resin 30 increases. At this time, the initial warpage of the semiconductor integrated circuit substrate 21 is 20 μm (broken line in the figure).

【００７０】図において、そり量の点からのみ考察すれ
ば、例えばモールド後に界面内部応力が導入されないよ
うにするためには、モールド後の一体化物のそり量が半
導体集積回路基体２１の初期そり量に近似させる（望ま
しくは±１０μm以内，領域Ｒ)必要がある。In the figure, considering only the amount of warpage, for example, in order to prevent the introduction of interfacial internal stress after molding, the amount of warpage of the integrated product after molding must be equal to the initial amount of warpage of the semiconductor integrated circuit substrate 21. (Preferably within ± 10 μm, region R).

【００７１】このような観点から判断すると、モールド
樹脂３０の熱膨張率は１０〜２０ppm/℃であることが望
ましい。From such a viewpoint, it is desirable that the coefficient of thermal expansion of the mold resin 30 is 10 to 20 ppm / ° C.

【００７２】しかしながら、本発明者らの各種試験で
は、本発明に係る合金材２５を適用する場合は、熱膨張
率は１４〜２０ppm/℃の範囲に選択されるのが望ましい
ことが判明した。However, in various tests by the present inventors, it has been found that when the alloy material 25 according to the present invention is applied, it is desirable that the coefficient of thermal expansion be selected in the range of 14 to 20 ppm / ° C.

【００７３】表２は適用したモールド樹脂の熱膨張率と
各種試験による半導体装置の耐久性能の関係を示す。温
度サイクル試験では、半導体装置４０に−５５／１５０
℃の温度変化を与え、合金材２５の熱疲労破断による電
気的機能の劣化状況を追跡している。熱膨張率６〜１３
ppm/℃の領域及び２５ppm/℃の場合では、いずれも５０
００回以下の温度サイクルで電気的機能の劣化を生じて
いる。これに対し１４〜２０ppm/℃の範囲では、いずれ
の試料も１００００回以上の温度サイクルを与えても電
気的機能は劣化していない。Table 2 shows the relationship between the coefficient of thermal expansion of the applied mold resin and the durability of the semiconductor device by various tests. In the temperature cycle test, the semiconductor device 40 was subjected to −55/150
The temperature change of ° C. is given, and the degradation state of the electrical function due to the thermal fatigue rupture of the alloy material 25 is tracked. Thermal expansion coefficient 6-13
In the case of ppm / ° C and 25 ppm / ° C,
Deterioration of the electrical function occurs at a temperature cycle of 00 or less. On the other hand, in the range of 14 to 20 ppm / ° C., the electrical function did not deteriorate for any of the samples even when subjected to 10,000 or more temperature cycles.

【００７４】[0074]

【表２】 [Table 2]

【００７５】また、高温高湿バイアス試験では、半導体
集積回路基体を搭載しない半導体装置４０に８５℃，８
５％ＲＨの雰囲気ストレスを与え、更にリード２４間に
５００ｖの直流電圧を印加して、リード２４間の電気的
絶縁劣化状況を追跡している。熱膨張率１３ppm/℃以下
の領域及び２５ppm/℃の場合では、いずれも２０００ｈ
以下で絶縁劣化を生じている。これに対し１４〜２０pp
m/℃の範囲では、いずれの試料も５０００ｈ以上の試験
によっても絶縁劣化は観測されていない。In the high-temperature and high-humidity bias test, the semiconductor device 40 having no semiconductor integrated circuit substrate was mounted at 85.degree.
An atmosphere stress of 5% RH is applied, and a DC voltage of 500 V is applied between the leads 24 to track the state of electrical insulation deterioration between the leads 24. In the case of a region having a coefficient of thermal expansion of 13 ppm / ° C. or less and a case of 25 ppm / ° C., both are 2000 hours.
Below, insulation deterioration occurs. 14-20pp
In the range of m / ° C., no insulation deterioration was observed in any of the samples even after the test for 5000 hours or more.

【００７６】更に、プレッシャークッカ試験では、半導
体装置４０を１２１℃，２気圧の水蒸気雰囲気にさら
し、リード２４間の短絡、半導体集積回路基体２１の化
学的変質による半導体装置の電気的機能の劣化状況を追
跡している。Further, in the pressure cooker test, the semiconductor device 40 is exposed to a water vapor atmosphere at 121 ° C. and 2 atm, and the electrical function of the semiconductor device is deteriorated due to a short circuit between the leads 24 and a chemical alteration of the semiconductor integrated circuit substrate 21. Are tracking.

【００７７】熱膨張率１１ppm/℃以下の領域及び２５pp
m/℃の場合では、いずれも４００ｈ以下で電気的機能の
劣化を生じている。これに対し、１３〜２０ppm/℃の範
囲では、いずれの試料も５００ｈ以上の試験によっても
電気的機能の劣化は観測されていない。A region having a coefficient of thermal expansion of 11 ppm / ° C. or less and 25 pp
In the case of m / ° C., the electric function deteriorated in all cases at 400 hours or less. On the other hand, in the range of 13 to 20 ppm / ° C., no deterioration of the electrical function was observed for any of the samples even after the test for 500 hours or more.

【００７８】以上の試験を総合的に評価すると、望まし
いモールド樹脂３０の熱膨張率は１４〜２０ppm/℃の範
囲にあると言える。When the above tests are comprehensively evaluated, it can be said that the desirable coefficient of thermal expansion of the mold resin 30 is in the range of 14 to 20 ppm / ° C.

【００７９】このように、モールド樹脂３０の熱膨張率
と合金材２５を選択する前記第２及び３の特徴に基づ
き、半導体装置４０に優れた気密的な封止性と高いはん
だ接続信頼性とを、上記第１の特徴に基づく効果（電磁
波遮蔽性能，電気絶縁性，小型化及び低コスト化)とと
もに付与できる。As described above, based on the coefficient of thermal expansion of the mold resin 30 and the second and third characteristics of selecting the alloy material 25, the semiconductor device 40 has excellent hermetic sealing performance, high solder connection reliability, and high reliability. Can be imparted together with the effects (electromagnetic wave shielding performance, electrical insulation, miniaturization, and cost reduction) based on the first feature.

【００８０】モールド樹脂３０の熱膨張率の調整は、一
般的な手法によることが可能である。The coefficient of thermal expansion of the mold resin 30 can be adjusted by a general method.

【００８１】すなわち、エポキシ樹脂にフェライト粉末
とともに熱膨張率調整材としてのガラス，シリカ，アル
ミナ等のセラミックス粉末を添加した後、これらを混練
して得た組成物がモールド樹脂３０になり得る。具体的
には、セラミックス粉末の添加量を調整することによ
り、熱膨張率を制御できる。That is, after adding a ceramic powder such as glass, silica, alumina or the like as a thermal expansion coefficient adjusting material together with a ferrite powder to an epoxy resin, the composition obtained by kneading these may be the mold resin 30. Specifically, the thermal expansion coefficient can be controlled by adjusting the amount of the ceramic powder added.

【００８２】本発明半導体装置４０の実施態様によれ
ば、支持体２７上に半導体集積回路基体２１を合金材２
５により固着し、ワイヤ２６で半導体集積回路基体２１
の電極とリード２４の内端を接続した後、例えば樹脂タ
ブレットの予備加熱温度：６５℃，金型温度：１７５±
５℃，金型クランプ力：１００t，モールド圧力：８０k
gf/cm2なる条件下でモールドし、次いで、１７５±５
℃，５ｈの条件下でキュアベークする、いわゆるトラン
スファモールド法により封止することが可能である。According to the embodiment of the semiconductor device 40 of the present invention, the semiconductor integrated circuit substrate 21 is
5 and the semiconductor integrated circuit substrate 21
After connecting the electrode and the inner end of the lead 24, for example, the preheating temperature of the resin tablet: 65 ° C., the mold temperature: 175 ±
5 ° C, mold clamping force: 100t, molding pressure: 80k
mold under the condition of gf / cm 2 , then 175 ± 5
Sealing can be performed by a so-called transfer molding method, in which curing is performed under the conditions of 5 ° C. and 5 hours.

【００８３】また、支持体２７上に半導体集積回路基体
２１を合金材２５により固着し、金属線２６を形成した
後、例えばポッティング法によって絶縁性の樹脂を塗布
し、ついで前記樹脂を１５０℃，２ｈの条件下で硬化熱
処理する方法でも封止は可能である。After the semiconductor integrated circuit substrate 21 is fixed on the support 27 with the alloy material 25 to form the metal wires 26, an insulating resin is applied by, for example, a potting method. Sealing is also possible by a curing heat treatment under the condition of 2 hours.

【００８４】モールド樹脂３０の寸法精度の制御や量産
性，ハンドリングの観点から比較すれば、半導体装置４
０の小型化及び廉価化にとっては、トランスファモール
ド法によるのが望ましい。From the viewpoint of control of the dimensional accuracy of the mold resin 30, mass productivity, and handling, the semiconductor device 4
In order to reduce the size and cost of the device, it is desirable to use the transfer molding method.

【００８５】[0085]

【発明の実施の形態】本発明について、実施例を示して
より詳細に説明する。 （実施例１）実施例１の半導体装置は、前述の図１に示
した半導体装置４０の構成と同じである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail with reference to embodiments. (Embodiment 1) The semiconductor device of Embodiment 1 has the same configuration as the semiconductor device 40 shown in FIG.

【００８６】半導体装置４０の製造には、図示しないリ
ードフレームが使用された。このリードフレームは、金
属板、例えば厚さ０．４ｍｍの銅シートを選択エッチン
グによってパターン化した後、その表面に厚さ１μｍの
Ｎｉめっきを施すことによって形成され、単位パターン
の中央に半導体集積回路基体２１を固定するための略矩
形の支持体２７を有している。また、支持体２７の周囲
にはその外周の枠部分から延在するリード２４の先端
（内端）が延在している。また、各リード２４はその途
中をダム（タイバー）で支持されている。このダムは封
止体をトランスファモールドで形成する際溶けた樹脂の
流出を防止するダムの役割を果たす。For manufacturing the semiconductor device 40, a lead frame (not shown) was used. This lead frame is formed by patterning a metal plate, for example, a copper sheet having a thickness of 0.4 mm by selective etching, and then plating the surface with a Ni plating having a thickness of 1 μm. It has a substantially rectangular support 27 for fixing the base 21. The tip (inner end) of the lead 24 extending from the outer peripheral frame portion extends around the support 27. Each lead 24 is supported by a dam (tie bar) in the middle. This dam serves as a dam for preventing the melted resin from flowing out when the sealing body is formed by transfer molding.

【００８７】半導体装置４０になった状態では、前記ダ
ムや枠部等は切断除去され、リードがモールド樹脂３０
の周面から突出する形状になる。In the state of the semiconductor device 40, the dam and the frame are cut and removed, and the lead is
It becomes a shape protruding from the peripheral surface.

【００８８】半導体集積回路基体２１は、一辺４μｍの
正方形のシリコン（Ｓｉ）で形成され、厚さ２０μｍの
Ｓｎ−５wt％Ｓｂ合金材２５によって前記支持体２７に
機械的に固着されている。The semiconductor integrated circuit substrate 21 is made of square silicon (Si) having a side length of 4 μm, and is mechanically fixed to the support body 27 by a Sn-5 wt% Sb alloy material 25 having a thickness of 20 μm.

【００８９】半導体集積回路基体２１の図示しない電極
とリード２４の先端（内端）部分は、超音波ワイヤボン
ディングによる金属線（ワイヤ）２６でそれぞれ電気的
に接続されている。The electrodes (not shown) of the semiconductor integrated circuit substrate 21 and the tips (inner ends) of the leads 24 are electrically connected by metal wires (wires) 26 by ultrasonic wire bonding.

【００９０】また、支持体２７，合金材２５，半導体集
積回路基体２１，リード２４の内端部分及びワイヤ２６
は絶縁性樹脂で形成されるモールド樹脂３０によって封
止されている。モールド樹脂３０は、例えばトランスフ
ァモールドによって形成され、例えば厚さ２ｍｍになっ
ている。The support 27, the alloy material 25, the semiconductor integrated circuit substrate 21, the inner ends of the leads 24 and the wires 26
Are sealed by a mold resin 30 formed of an insulating resin. The mold resin 30 is formed, for example, by transfer molding, and has a thickness of, for example, 2 mm.

【００９１】モールド樹脂３０は、フェライトの粉末３
２としてのＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4が７５vol％添
加され、熱膨張率が１６ppm/℃に調整されたエポキシ樹
脂３１で形成されている。The molding resin 30 is made of ferrite powder 3
2 is made of an epoxy resin 31 to which 75 vol% of NiFe 2 O 4 .ZnFe 2 O 4 is added and the coefficient of thermal expansion is adjusted to 16 ppm / ° C.

【００９２】図１０は電磁波雑音強度の測定結果を示す
グラフである。曲線Ａは動作状態にある半導体装置４０
の周囲で測定した強度であり、フェライト粉末を添加し
ないモールド樹脂を適用した比較例半導体装置（構成，
寸法等は，本実施例の半導体装置と同一)の雑音強度を
基準にして示す。FIG. 10 is a graph showing the measurement results of electromagnetic wave noise intensity. Curve A shows the semiconductor device 40 in the operating state.
Comparative Example Semiconductor Device (Structure,
The dimensions and the like are shown based on the noise intensity of the semiconductor device according to the present embodiment).

【００９３】曲線から、本実施例の半導体装置４０から
放出される雑音の強度は、比較例の半導体装置の場合よ
り大幅に低いことがわかる。From the curves, it can be seen that the intensity of noise emitted from the semiconductor device 40 of this embodiment is much lower than that of the semiconductor device of the comparative example.

【００９４】また、曲線Ｂは半導体装置４０の周囲の近
傍で電磁波雑音を発生させた場合に半導体装置４０の内
部に侵入する電磁波雑音の強度を示す。この場合も、上
記比較例半導体装置の場合を基準にした値で示す。A curve B indicates the intensity of the electromagnetic noise that enters the semiconductor device 40 when the electromagnetic noise is generated near the periphery of the semiconductor device 40. Also in this case, the values are shown based on the case of the semiconductor device of the comparative example.

【００９５】曲線から、本実施例半導体装置４０に侵入
する雑音強度は、比較例半導体装置の場合より大幅に低
いことが理解される。It is understood from the curve that the noise intensity entering the semiconductor device 40 of the present embodiment is significantly lower than that of the semiconductor device of the comparative example.

【００９６】以上のように、本実施例の半導体装置４０
には優れた電磁波遮蔽性能が付与されていることが確認
される。As described above, the semiconductor device 40 of this embodiment is
It is confirmed that excellent electromagnetic wave shielding performance is imparted to the.

【００９７】図１１は半導体集積回路基体搭載部の熱抵
抗の推移を示すグラフである。図中の曲線Ａは本実施例
の半導体装置４０の場合、曲線Ｂ及びＣはそれぞれ熱膨
張率が８ppm/℃及び２５ppm/℃のモールド樹脂を適用し
た比較例半導体装置の場合を示している。ただし、合金
材２５としては、曲線Ａ，Ｂ，ＣともＳｎ−５wt％Ｓｂ
材を用いている。FIG. 11 is a graph showing changes in the thermal resistance of the semiconductor integrated circuit substrate mounting portion. The curve A in the figure shows the case of the semiconductor device 40 of the present embodiment, and the curves B and C show the cases of the comparative example semiconductor device to which a mold resin having a coefficient of thermal expansion of 8 ppm / ° C. and 25 ppm / ° C. respectively is applied. However, as the alloy material 25, Sn-5wt% Sb
Material is used.

【００９８】曲線Ａでは温度サイクル数が１万回までの
試験で熱抵抗の上昇を示していないのに対して、曲線Ｂ
及びＣでは１５０回以上で熱抵抗の上昇を示している。
このように本実施例の半導体装置４０の場合に長い破断
寿命が得られたのは、（１）合金材２５自体が優れた耐
熱疲労特性を有していることに加えて、（２）モールド
樹脂３０と支持体２７との一体化界面に内部応力を内蔵
せず、外部要因の熱応力が重畳されてもはんだ付け部に
過大な応力が作用しないことに基づくものと考えられ
る。Curve A shows no increase in thermal resistance in tests up to 10,000 temperature cycles, whereas curve B
And C show an increase in thermal resistance at 150 times or more.
As described above, the semiconductor device 40 of the present embodiment has a long rupture life because (1) the alloy material 25 itself has excellent heat-resistant fatigue characteristics, and (2) the mold It is considered that the internal stress is not built into the integrated interface between the resin 30 and the support body 27, and that excessive stress does not act on the soldered portion even when the external thermal stress is superimposed.

【００９９】換言すれば、合金材２５の剛性及び熱歪吸
収性と、封止材としてのモールド樹脂３０の熱膨張率と
が整合されていることに基づく。In other words, it is based on the fact that the rigidity and thermal strain absorption of the alloy material 25 are matched with the coefficient of thermal expansion of the mold resin 30 as the sealing material.

【０１００】（実施例２）本実施例２の半導体装置４０
は、次の点を除いて実施例１と同じ構成である。異なる
点は、熱膨張率１６ppm/℃以外のエポキシ樹脂からなる
モールド樹脂３０でトランスファモールドして半導体装
置４０を得たことである。表２の耐久性能は、これらの
半導体装置４０の各種試験により得られたものである。(Embodiment 2) Semiconductor device 40 of Embodiment 2
Has the same configuration as that of the first embodiment except for the following points. The difference is that the semiconductor device 40 is obtained by transfer molding with a mold resin 30 made of epoxy resin having a thermal expansion coefficient other than 16 ppm / ° C. The durability performance in Table 2 is obtained by various tests of these semiconductor devices 40.

【０１０１】表２によって、モールド樹脂３０の熱膨張
率を、１６ppm/℃を除く１４ppm/℃〜２０ppm/℃とした
場合にも、高温高湿バイアス試験でもプレッシャークッ
カ試験でも良好な結果を得ることが分かる。According to Table 2, when the coefficient of thermal expansion of the mold resin 30 is 14 ppm / ° C. to 20 ppm / ° C. excluding 16 ppm / ° C., good results can be obtained in both the high-temperature high-humidity bias test and the pressure cooker test. I understand.

【０１０２】すなわち、本実施例では、モールド樹脂３
０の熱膨張率を１４ppm/℃〜２０ppm/℃とすることが望
ましいことが分かる。That is, in this embodiment, the molding resin 3
It is understood that it is desirable to set the coefficient of thermal expansion of 0 to 14 ppm / ° C to 20 ppm / ° C.

【０１０３】（実施例３）実施例３は図１２に示すよう
に、電子装置４７に係わるものである。すなわち、電子
装置４７は、図１に示すと略同様の半導体装置４０ａの
リード２４を折り曲げてリード２４の先端（外端）部分
を、合金材４３を介して回路基板４４の配線４５に実装
した構成になっている。。Embodiment 3 Embodiment 3 relates to an electronic device 47 as shown in FIG. That is, in the electronic device 47, the lead 24 of the semiconductor device 40a substantially similar to that shown in FIG. 1 is bent, and the tip (outer end) of the lead 24 is mounted on the wiring 45 of the circuit board 44 via the alloy material 43. It has a configuration. .

【０１０４】電子装置４７は、実施例１と同様の手法に
より製作された半導体装置４０ａが、ガラスエポキシ板
４２上に銅からなる配線４５を設けた回路基板（外部回
路基板）４４に、例えばＰｂとＳｎを主成分とする合金
材（第２合金材）４３により固着された構成になってい
る。The electronic device 47 includes a semiconductor device 40a manufactured by the same method as in the first embodiment, and a semiconductor device 40a having a wiring 45 made of copper on a glass epoxy plate 42 and an external circuit board 44, for example. And an alloy material (second alloy material) 43 containing Sn and Sn as main components.

【０１０５】そして、半導体装置４０ａは図１に示した
半導体装置４０とほぼ同様の構成であり、支持体２７上
の半導体集積回路基体２１が、Ｓｎを主成分としＳｂ，
Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１
種類以上の金属が添加された合金材（第１合金材）２５
によって固着され、半導体集積回路基体２１，金属線２
６，合金材２５や支持体２７が、フェライト粉末として
のＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4が７５vol％添加され、
熱膨張率が１６ppm/℃に調整されたエポキシ樹脂からな
る厚さ３ｍｍのモールド樹脂３０で封止されている。モ
ールド樹脂３０はトランスファモールドによって気密的
に封止されている。The semiconductor device 40a has substantially the same configuration as the semiconductor device 40 shown in FIG. 1, and the semiconductor integrated circuit substrate 21 on the support 27 has Sn as a main component and Sb,
1 selected from the group consisting of Ag, Zn, In, Cu and Bi
Alloy material (first alloy material) 25 to which more than one kind of metal is added
Semiconductor integrated circuit substrate 21, metal wire 2
6, the alloy material 25 and the support 27 are added with 75 vol% of NiFe 2 O 4 .ZnFe 2 O 4 as ferrite powder,
It is sealed with a 3 mm-thick mold resin 30 made of an epoxy resin whose coefficient of thermal expansion is adjusted to 16 ppm / ° C. The mold resin 30 is hermetically sealed by transfer molding.

【０１０６】ここで、モールド半導体装置４０ａと回路
基板４４は、第２合金材４３としてのＰｂ−６０wt％Ｓ
ｎ材によりはんだ付けされている。以下、このはんだ付
け工程を、前記回路基板４４がプリント基板であること
から、プリント基板はんだ付けと言う。Here, the molded semiconductor device 40a and the circuit board 44 are made of Pb-60 wt% S as the second alloy material 43.
Soldered with n material. Hereinafter, this soldering step is referred to as printed circuit board soldering since the circuit board 44 is a printed circuit board.

【０１０７】このプリント基板はんだ付けでは、プリン
ト基板（回路基板）４４の所定部にＰｂ−６０wt％Ｓｎ
材ペーストを印刷した後、リード２４の外端を前記印刷
部に対応するように位置決めして前記半導体装置４０ａ
を回路基板４４上に載置し、その後前記ペーストを２２
０℃に加熱して合金材（第２合金材）４３となして、こ
の第２合金材４３によって配線４５とリード２４を電気
的かつ機械的に接続する。In this printed circuit board soldering, a predetermined portion of a printed circuit board (circuit board) 44 is
After printing the material paste, the outer ends of the leads 24 are positioned so as to correspond to the printed portions, and the semiconductor device 40a
Is placed on a circuit board 44, and then the paste is
By heating to 0 ° C. to form an alloy material (second alloy material) 43, the wiring 45 and the lead 24 are electrically and mechanically connected by the second alloy material 43.

【０１０８】この際、半導体装置４０ａの支持体２７と
半導体集積回路基体２１を固着する合金材（第１合金
材）２５は、その融点が約２３０℃以上（正確には２３
２〜２４０℃)のＳｎ−５wt％Ｓｂ材で構成されてい
て、回路基板４４に半導体装置４０ａを固着する第２合
金材４３の融点の２２０℃に比較して高いことから、半
導体装置４０ａの実装作業温度を第１合金材２５の融点
よりも低い２３０℃よりも低い温度で行う限り、前記支
持体２７と半導体集積回路基体２１を接合する第１合金
材２５の再溶融による劣化は起きなくなる。At this time, the alloy material (first alloy material) 25 for fixing the support 27 of the semiconductor device 40a and the semiconductor integrated circuit substrate 21 has a melting point of about 230 ° C. or more (more precisely, 23 ° C.).
(2 to 240 ° C.) Sn-5 wt% Sb material, which is higher than the melting point of 220 ° C. of the second alloy material 43 for fixing the semiconductor device 40 a to the circuit board 44. As long as the mounting operation temperature is lower than 230 ° C., which is lower than the melting point of the first alloy material 25, the first alloy material 25 joining the support body 27 and the semiconductor integrated circuit substrate 21 does not deteriorate due to remelting. .

【０１０９】これによって、半導体装置４０ａの内の電
気的特性は、プリント基板はんだ付け工程を経た後であ
っても変動しない。すなわち、半導体装置４０ａを、少
なくとも第１合金材２５よりも融点の低い第２合金材４
３によって、回路基板４４に固着することにより、半導
体装置４０ａの熱的な変質や性能劣化を防止することが
できる。As a result, the electrical characteristics of the semiconductor device 40a do not change even after the printed circuit board soldering step. That is, the semiconductor device 40a is formed by using the second alloy material 4 having a melting point lower than at least the first alloy material 25.
By fixing the semiconductor device 40a to the circuit board 44, thermal deterioration and performance deterioration of the semiconductor device 40a can be prevented.

【０１１０】これに対し、Ｐｂ−６０wt％Ｓｎ材からな
る第１合金材を用いた場合は、２２０℃のプリント基板
はんだ付け工程において、第１合金材としてのＰｂ−６
０wt％Ｓｎ材（融点：１８３℃) が再溶融し、半導体装
置４０ａの特性が変動した。また、Ｐｂ−６０wt％Ｓｎ
材は、再溶融により１.１６倍の体積膨張を生ずる。こ
の場合には、半導体集積回路基体２１，モールド樹脂３
０及び支持体２７で構成される密閉空間で第１合金材か
らなる溶融はんだ材が受ける圧力は、８０kg/mm2以上に
達し、モールド樹脂３０は支持体２７から剥離すると同
時に、溶融はんだ材は剥離間隙を通して流出する。この
流出により、リード２４間は電気的に短絡する。しか
し、本実施例モールド半導体装置４０ａ又は半導体装置
４０では、プリント基板はんだ付け工程で再溶融を生じ
ないため上記のような短絡を生じない。On the other hand, when the first alloy material made of Pb-60 wt% Sn material is used, the Pb-6 as the first alloy material is used in the printed circuit board soldering process at 220 ° C.
The 0 wt% Sn material (melting point: 183 ° C.) remelted, and the characteristics of the semiconductor device 40a fluctuated. Also, Pb-60wt% Sn
The material undergoes 1.16 volume expansion upon remelting. In this case, the semiconductor integrated circuit substrate 21, the mold resin 3
The pressure applied to the molten solder material made of the first alloy material in the enclosed space formed by the first solder material and the support material 27 reaches 80 kg / mm 2 or more, and at the same time as the mold resin 30 is peeled off from the support material 27, It flows out through the peel gap. Due to this outflow, the leads 24 are electrically short-circuited. However, in the molded semiconductor device 40a or the semiconductor device 40 of the present embodiment, the above-described short circuit does not occur because re-melting does not occur in the printed board soldering process.

【０１１１】一方、例えば融点の高い第１合金材（Ｐｂ
−５wt％Ｓｎ材)を用いて半導体集積回路基体を支持体
に固着するには、３００℃以上の温度に加熱する必要が
ある。この場合には、モールド樹脂の熱的劣化により、
リード間の絶縁耐力が低下する。On the other hand, for example, a first alloy material (Pb
In order to fix the semiconductor integrated circuit substrate to the support using (−5 wt% Sn material), it is necessary to heat the substrate to a temperature of 300 ° C. or higher. In this case, due to the thermal deterioration of the mold resin,
The dielectric strength between the leads decreases.

【０１１２】しかし本実施例では、上述したように２２
０℃の加熱であって３００℃以上の熱工程を経ていない
ためモールド樹脂は劣化しておらず、良好な電気絶縁性
が保たれる。この点からも、熱的耐久性の向上及び熱的
劣化の防止を図ることができる。However, in this embodiment, as described above,
Since the heating is performed at 0 ° C. and the heating step is not performed at 300 ° C. or more, the mold resin is not deteriorated, and good electric insulation is maintained. From this point as well, improvement in thermal durability and prevention of thermal degradation can be achieved.

【０１１３】なお、本実施例においても前記実施例１と
同様に、半導体装置４０ａの内外における電磁波雑音の
影響を避けることができる。ところで、本発明は上述の
実施例に記述した範囲外にも適用され得る。In this embodiment, as in the first embodiment, the influence of electromagnetic noise inside and outside the semiconductor device 40a can be avoided. By the way, the present invention can be applied outside the range described in the above embodiment.

【０１１４】すなわち、リードフレームは銅以外に、例
えば銅−ベリリウム合金，リン青銅合金，真鍮，鉄−ニ
ッケル合金，鉄−ニッケル−コバルト合金，銅−インバ
−銅ラミネート複合金属，銅−モリブデン−銅ラミネー
ト複合金属などの金属材に置き換えることが可能であ
る。That is, the lead frame is made of a material other than copper, for example, copper-beryllium alloy, phosphor bronze alloy, brass, iron-nickel alloy, iron-nickel-cobalt alloy, copper-invar-copper laminate composite metal, copper-molybdenum-copper. It is possible to substitute a metal material such as a laminated composite metal.

【０１１５】また、モールド樹脂３０として適用される
エポキシ系樹脂としては、フィラーとしてＳｉＯ2（溶
融シリカ，結晶シリカ)やＺｎＯ粉末を添加したフェノ
ール硬化型エポキシ樹脂が用いられる。この場合、フィ
ラーは、所望の電磁波遮蔽特性，熱膨張率との兼ね合い
に応じて、任意の組成を選択することが可能である。As the epoxy resin applied as the mold resin 30, a phenol-curable epoxy resin to which SiO 2 (fused silica, crystalline silica) or ZnO powder is added as a filler is used. In this case, it is possible to select an arbitrary composition of the filler in accordance with the desired electromagnetic wave shielding characteristics and the desired coefficient of thermal expansion.

【０１１６】更に、ゴム変性エポキシ樹脂を用いた場合
でも、その熱膨張率が１４〜２０ppm/℃の範囲に選択さ
れる限り、本発明の効果を享受できる。Further, even when a rubber-modified epoxy resin is used, the effects of the present invention can be enjoyed as long as the coefficient of thermal expansion is selected in the range of 14 to 20 ppm / ° C.

【０１１７】更に、上記ではトランスファーモールド構
造の半導体装置を中心に述べたが、トランスファーモー
ルド構造のみに限定されるものではなく、所要部をポッ
ティングにより樹脂被覆した場合でも本発明を適用する
ことが可能である。Furthermore, the semiconductor device having the transfer mold structure has been mainly described above. However, the present invention is not limited to the transfer mold structure, and the present invention can be applied even when a required portion is covered with a resin by potting. It is.

【０１１８】上記実施例では半導体素子基体としてのＳ
ｉを中心に述べたが、本発明ではこれのみに限定されな
い。例えば、ＧａＡｓ，ＧａＰ，ＳｉＣのごとき化合物
半導体を母材にした半導体集積回路基体が搭載された場
合でも、本発明の効果を享受できる。In the above embodiment, the S
Although the description has focused on i, the present invention is not limited to this. For example, the effects of the present invention can be enjoyed even when a semiconductor integrated circuit substrate using a compound semiconductor such as GaAs, GaP, or SiC as a base material is mounted.

【０１１９】本実施形態及び実施例によれば以下の効果
を奏する。 （１）モールド樹脂３０は有機樹脂に調整された量の金
属磁性体粉末またはフェライト粉末が分散されていて、
モールド樹脂層に適度な絶縁性と電磁的遮蔽効果を持た
せることができる。この結果、半導体装置内部で発生し
た電磁的雑音の外部への放出と、外部雑音の半導体装置
内部への浸入を防止できるため、半導体装置自体及び半
導体装置の周辺機器の誤動作を防止できるという効果が
得られる。According to the present embodiment and examples, the following effects can be obtained. (1) The mold resin 30 contains an adjusted amount of a metal magnetic material powder or a ferrite powder dispersed in an organic resin.
The mold resin layer can have an appropriate insulating property and an electromagnetic shielding effect. As a result, the electromagnetic noise generated inside the semiconductor device can be prevented from being emitted to the outside and the external noise can be prevented from entering the inside of the semiconductor device, so that malfunction of the semiconductor device itself and peripheral devices of the semiconductor device can be prevented. can get.

【０１２０】（２）モールド樹脂３０の熱膨張率を１４
〜２０ppm/℃として金属からなる支持体２７の熱膨張率
と一致あるいは近似させていることから、半導体集積回
路基体２１の固着部（合金材２５）の熱疲労破壊が抑止
され、耐熱疲労性の向上を図ることができる。(2) The coefficient of thermal expansion of the mold resin 30 is set to 14
Since the coefficient of thermal expansion of the support 27 made of metal is made equal to or close to 20 ppm / ° C., the thermal fatigue fracture of the fixed portion (alloy material 25) of the semiconductor integrated circuit substrate 21 is suppressed, and the thermal fatigue resistance is reduced. Improvement can be achieved.

【０１２１】（３）モールド樹脂３０と支持体２７やリ
ード２４の熱膨張率の一致または近似により、支持体２
７及びリード２４とモールド樹脂３０間の接合界面の剥
離が抑制され、水分の浸入を抑止できることから半導体
装置４０の耐湿性が向上する。(3) When the thermal expansion coefficients of the mold resin 30 and the support 27 or the lead 24 match or approximate, the support 2
The peeling of the bonding interface between the lead 7 and the mold resin 30 and the mold resin 30 is suppressed, and the penetration of moisture can be suppressed, so that the moisture resistance of the semiconductor device 40 is improved.

【０１２２】（４）剛性が大きく熱歪吸収性に優れる合
金材２５の利点と、金属板からなる支持体２７に対して
モールド樹脂３０の熱膨張率が適切に調整されている利
点とが調和して、一層優れた固着部（合金材２５）の耐
熱疲労性が付与される。(4) The advantage of the alloy material 25 having high rigidity and excellent thermal strain absorption is harmonized with the advantage that the coefficient of thermal expansion of the mold resin 30 is appropriately adjusted with respect to the support 27 made of a metal plate. As a result, more excellent thermal fatigue resistance of the fixed portion (alloy material 25) is imparted.

【０１２３】（５）１層のモールド樹脂で半導体集積回
路基体，支持体，リード，ワイヤ等を直接被覆するた
め、配線長の短縮を図ることができ、半導体装置４０の
小型化が達成できるとともに、コストの低減を図ること
ができる。(5) Since the semiconductor integrated circuit substrate, the support, the leads, the wires, and the like are directly covered with one layer of the molding resin, the wiring length can be reduced, and the semiconductor device 40 can be reduced in size. Therefore, cost can be reduced.

【０１２４】（６）支持体２７に半導体集積回路基体２
１を固着する合金材（第１合金材）２５の融点よりも低
い温度で回路基板４４に半導体装置４０を実装した電子
装置４７においては、実装時の熱によって第１合金材２
５の熱的な変質や性能劣化が発生せず、電子装置の信頼
性が高くなる。また、この電子装置４７においては、半
導体装置４０が有する前記（１）乃至（５）の効果をも
有することになる。(6) The semiconductor integrated circuit substrate 2 is mounted on the support 27.
In the electronic device 47 in which the semiconductor device 40 is mounted on the circuit board 44 at a temperature lower than the melting point of the alloy material (first alloy material) 25 to which the first alloy material 1 is fixed, the first alloy material 2
No thermal deterioration or performance deterioration of the electronic device 5 occurs, and the reliability of the electronic device is improved. Further, the electronic device 47 also has the effects (1) to (5) of the semiconductor device 40.

【０１２５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【０１２６】前記実施形態及び実施例では、９０wt％以
上のＳｎにＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群
から選択された１種類以上の金属が添加された合金材に
よって半導体集積回路基体を固着した場合に、過酷な稼
働及び環境条件のもとでも優れた接続信頼性を確保でき
る点を示唆した。しかし、半導体装置の稼働条件，環境
条件がさほど厳しくない場合には、上述の合金材で半導
体集積回路基体を固着する必要は無く、例えば銀ペース
ト接着剤，一般的なＰｂ−Ｓｎ系合金材のような物質で
固着されてもよい。In the above embodiments and examples, the semiconductor integrated circuit substrate is made of an alloy material in which 90 wt% or more of Sn is added with at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi. It has been suggested that when bonding is secured, excellent connection reliability can be ensured even under severe operating and environmental conditions. However, when the operating conditions and environmental conditions of the semiconductor device are not so severe, it is not necessary to fix the semiconductor integrated circuit substrate with the above-mentioned alloy material. For example, a silver paste adhesive or a general Pb-Sn alloy material may be used. It may be fixed by such a substance.

【０１２７】[0127]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、電磁的遮蔽機能を有し、小型化
と廉価化を可能にするとともに、はんだ接続部の耐熱疲
労性と気密性に優れる半導体装置を提供することができ
る。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. (1) According to the present invention, it is possible to provide a semiconductor device having an electromagnetic shielding function, enabling downsizing and cost reduction, and having excellent heat fatigue resistance and airtightness of a solder connection portion.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明による一実施例の半導体装置を示す断面
図である。FIG. 1 is a sectional view showing a semiconductor device according to one embodiment of the present invention.

【図２】モールド樹脂の構造を示す断面模式図である。FIG. 2 is a schematic sectional view showing a structure of a mold resin.

【図３】エポキシ樹脂にＮｉＦｅ2Ｏ4・ＺｎＦｅ2Ｏ4フ
ェライト粉末を分散したモールド樹脂の電磁波透過特性
を示すグラフである。FIG. 3 is a graph showing electromagnetic wave transmission characteristics of a mold resin in which NiFe 2 O 4 .ZnFe 2 O 4 ferrite powder is dispersed in an epoxy resin.

【図４】電磁波の透過特性測定法の概略を示す図であ
る。FIG. 4 is a diagram schematically illustrating a method for measuring transmission characteristics of electromagnetic waves.

【図５】エポキシ樹脂に添加するＮｉＦｅ2Ｏ4・ＺｎＦ
ｅ2Ｏ4フェライト粉末の量を変化させた場合のモールド
樹脂の電磁波透過特性を示すグラフである。FIG. 5: NiFe 2 O 4 .ZnF added to epoxy resin
5 is a graph showing the electromagnetic wave transmission characteristics of a mold resin when the amount of e 2 O 4 ferrite powder is changed.

【図６】本実施例半導体装置における端子間の電圧−電
流特性を示すグラフである。FIG. 6 is a graph showing voltage-current characteristics between terminals in the semiconductor device of the present example.

【図７】半導体装置の端子間におけるリーク電流のモー
ルド樹脂中におけるＮｉＦｅ2O4・ＺｎＦｅ2Ｏ4フェラ
イト粉末の添加量依存性を示すグラフである。FIG. 7 is a graph showing the dependency of leakage current between terminals of a semiconductor device on the amount of NiFe 2 O 4 .ZnFe 2 O 4 ferrite powder in a mold resin.

【図８】合金材の熱疲労破壊耐量を示すグラフである。FIG. 8 is a graph showing the thermal fatigue resistance of an alloy material.

【図９】本発明による一実施例のモールド樹脂とＣｕリ
ードフレームとの一体化物のそり量を示すグラフであ
る。FIG. 9 is a graph showing the amount of warpage of an integrated product of a mold resin and a Cu lead frame according to one embodiment of the present invention.

【図１０】電磁波雑音強度の測定結果を示すグラフであ
る。FIG. 10 is a graph showing measurement results of electromagnetic noise intensity.

【図１１】半導体集積回路基体搭載部の熱抵抗の推移を
示すグラフである。FIG. 11 is a graph showing changes in thermal resistance of a semiconductor integrated circuit substrate mounting portion.

【図１２】他の実施例の半導体装置を説明する断面模式
図である。FIG. 12 is a schematic sectional view illustrating a semiconductor device according to another embodiment.

【符号の説明】[Explanation of symbols]

２１…半導体素子（半導体集積回路基体）、２４…リー
ド、２５…合金材（第１合金材）、２６…金属線（ワイ
ヤ）、２７…支持体、２８…界面、３０…モールド樹
脂、３１…エポキシ樹脂、３２…粉末、４０…半導体装
置、４２…ガラスエポキシ板、４３…合金材（第２合金
材）、４４…回路基板（プリント基板）、４７…電子装
置、５１…電磁波源用発信器、５２…電磁波強度測定器
（受信用素子) 、５３…電磁波送信用微少ループアンテ
ナ、５４…電磁波受信用微少ループアンテナ、５５…試
料。21 semiconductor element (semiconductor integrated circuit substrate), 24 lead, 25 alloy material (first alloy material), 26 metal wire (wire), 27 support, 28 interface, 30 mold resin, 31 Epoxy resin, 32 powder, 40 semiconductor device, 42 glass epoxy plate, 43 alloy material (second alloy material), 44 circuit board (printed circuit board), 47 electronic device, 51 transmitter for electromagnetic wave source 52, an electromagnetic wave intensity measuring device (receiving element), 53, a minute loop antenna for transmitting an electromagnetic wave, 54, a minute loop antenna for receiving an electromagnetic wave, 55, a sample.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成１１年４月２１日[Submission date] April 21, 1999

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００４[Correction target item name] 0004

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【０００４】このような従来技術における問題点とし
て、電磁波による悪影響が挙げられる。具体的には、こ
れらの機器で発生した電磁波が周辺の電子機器を誤動作
させたり、逆に周辺の電子機器等で発生した電磁波によ
りこれらの機器が誤動作する。このため最近では、この
ような電磁波障害を防ぐため、電磁干渉シールドを施す
ようになってきた。[0004] One of the problems in the prior art is the adverse effect of electromagnetic waves. Specifically, electromagnetic waves generated by these devices or to malfunction electronics peripheral, by electromagnetic waves generated by electronic equipment near conversely these devices to malfunction. Therefore, recently, in order to prevent such electromagnetic interference, an electromagnetic interference shield has been provided.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 絶縁性樹脂からなるモールド樹脂と、前
記モールド樹脂の内外に亘って延在する金属からなる複
数のリードと、前記モールド樹脂内に封止されかつ金属
からなる支持体の一面に固着される半導体素子と、前記
モールド樹脂内において前記リードと前記半導体素子の
電極を電気的に接続する接続手段とを有する半導体装置
であって、前記モールド樹脂は有機樹脂に３５〜９５vo
l％の金属磁性体粉末またはフェライト粉末を添加した
ものであることを特長とする半導体装置。1. A mold resin made of an insulating resin, a plurality of leads made of a metal extending inside and outside the mold resin, and a support made of a metal sealed in the mold resin and made of a metal. A semiconductor device comprising: a semiconductor element to be fixed; and connection means for electrically connecting the lead and an electrode of the semiconductor element in the mold resin, wherein the mold resin is 35 to 95 volts in an organic resin.
A semiconductor device characterized by adding l% of a metal magnetic powder or a ferrite powder. 【請求項２】 前記モールド樹脂はエポキシ樹脂に一般
式ＭＦｅ2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（ただし、Ｍは２価
金属、ｎは整数）で示される物質からなる前記金属磁性
体粉末またはフェライト粉末が添加されたものであるこ
とを特徴とする請求項１に記載の半導体装置。2. The method according to claim 1, wherein the molding resin is an epoxy resin, and the metal magnetic powder or a material represented by a general formula MFe 2 O 4 or MO · nFe 2 O 3 (where M is a divalent metal and n is an integer). 2. The semiconductor device according to claim 1, wherein ferrite powder is added. 【請求項３】 前記モールド樹脂の熱膨張率が１４〜２
０ppm/℃になっていることを特徴とする請求項１または
請求項２に記載の半導体装置。3. The mold resin having a coefficient of thermal expansion of 14 to 2
3. The semiconductor device according to claim 1, wherein the concentration is 0 ppm / ° C. 【請求項４】 前記半導体素子が前記支持体に９０wt％
以上のＳｎにＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの
群から選択された１種類以上の金属が添加された合金材
によって固着されていることを特徴とする請求項１乃至
請求項３のいずれか１項に記載の半導体装置。4. The method according to claim 1, wherein the semiconductor element is 90 wt% in the support.
4. The semiconductor device according to claim 1, wherein said Sn is fixed by an alloy material to which at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi is added. The semiconductor device according to claim 1. 【請求項５】 絶縁性樹脂からなるモールド樹脂と、前
記モールド樹脂の内外に亘って延在する金属からなる複
数のリードと、前記モールド樹脂内に封止されかつ金属
からなる支持体の一面に第１合金材を介して固着される
半導体素子と、前記モールド樹脂内において前記リード
と前記半導体素子の電極を電気的に接続する接続手段と
を有する半導体装置が、前記リード部分で回路基板に第
２合金材を介して固着されてなる電子装置であって、前
記モールド樹脂は有機樹脂に３５〜９５vol％の金属磁
性体粉末またはフェライト粉末を添加したものでり、前
記第１合金材は９０wt％以上のＳｎにＳｂ，Ａｇ，Ｚ
ｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１種類以上
の金属が添加された合金材であり、前記第２合金材は融
点が前記第１合金材よりも低いものであることを特徴と
する電子装置。5. A molding resin made of an insulating resin, a plurality of leads made of a metal extending inside and outside the molding resin, and one surface of a metal support sealed in the molding resin and made of a metal. A semiconductor device having a semiconductor element fixed via a first alloy material and connection means for electrically connecting the lead and an electrode of the semiconductor element in the mold resin is provided on a circuit board at the lead portion. An electronic device fixed through two alloy materials, wherein the mold resin is obtained by adding 35 to 95 vol% of a metal magnetic powder or a ferrite powder to an organic resin, and the first alloy material is 90 wt%. In the above Sn, Sb, Ag, Z
An alloy material to which at least one metal selected from the group consisting of n, In, Cu and Bi is added, wherein the second alloy material has a lower melting point than the first alloy material. Electronic devices. 【請求項６】 前記前記モールド樹脂はエポキシ樹脂に
一般式ＭＦｅ2Ｏ4又はＭＯ・ｎＦｅ2Ｏ3（ただし、Ｍは
２価金属、ｎは整数）で示される物質からなる前記金属
磁性体粉末またはフェライト粉末が添加されたものであ
ることを特徴とする請求項５に記載の電子装置。6. The metal magnetic powder according to claim 6, wherein the mold resin is an epoxy resin and a substance represented by a general formula MFe 2 O 4 or MO · nFe 2 O 3 (where M is a divalent metal and n is an integer). The electronic device according to claim 5, wherein ferrite powder is added. 【請求項７】 前記モールド樹脂の熱膨張率が１４〜２
０ppm/℃になっていることを特徴とする請求項５または
請求項６に記載の電子装置。7. The mold resin having a coefficient of thermal expansion of 14 to 2
The electronic device according to claim 5, wherein the electronic device has a concentration of 0 ppm / ° C. 7.
JP824098A 1998-01-20 1998-01-20 Semiconductor device and electronic device Expired - Fee Related JP3555831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP824098A JP3555831B2 (en) 1998-01-20 1998-01-20 Semiconductor device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP824098A JP3555831B2 (en) 1998-01-20 1998-01-20 Semiconductor device and electronic device

Publications (2)

Publication Number Publication Date
JPH11204695A true JPH11204695A (en) 1999-07-30
JP3555831B2 JP3555831B2 (en) 2004-08-18

Family

ID=11687634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP824098A Expired - Fee Related JP3555831B2 (en) 1998-01-20 1998-01-20 Semiconductor device and electronic device

Country Status (1)

Country Link
JP (1) JP3555831B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073842A1 (en) * 2000-03-29 2001-10-04 Infineon Technologies Ag Housing for an electronic component
EP1267406A2 (en) 2001-06-12 2002-12-18 Nitto Denko Corporation Electromagnetic wave suppressor sheet
JP2003128880A (en) * 2001-10-26 2003-05-08 Sumitomo Bakelite Co Ltd Epoxy resin composition and electronic device
JP2003168758A (en) * 2001-11-30 2003-06-13 Toshiba Corp Semiconductor device
EP1577947A1 (en) * 2004-03-16 2005-09-21 Texas Instruments Incorporated Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
JP2018117256A (en) * 2017-01-18 2018-07-26 新電元工業株式会社 Clamp type semiconductor device and switching power supply device
CN115356205A (en) * 2022-07-27 2022-11-18 苏州信息职业技术学院 Wire bonding quality test system and test method for semiconductor chip

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073842A1 (en) * 2000-03-29 2001-10-04 Infineon Technologies Ag Housing for an electronic component
EP1267406A2 (en) 2001-06-12 2002-12-18 Nitto Denko Corporation Electromagnetic wave suppressor sheet
EP1267406A3 (en) * 2001-06-12 2005-01-19 Nitto Denko Corporation Electromagnetic wave suppressor sheet
JP2003128880A (en) * 2001-10-26 2003-05-08 Sumitomo Bakelite Co Ltd Epoxy resin composition and electronic device
JP2003168758A (en) * 2001-11-30 2003-06-13 Toshiba Corp Semiconductor device
EP1577947A1 (en) * 2004-03-16 2005-09-21 Texas Instruments Incorporated Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
JP2018117256A (en) * 2017-01-18 2018-07-26 新電元工業株式会社 Clamp type semiconductor device and switching power supply device
CN115356205A (en) * 2022-07-27 2022-11-18 苏州信息职业技术学院 Wire bonding quality test system and test method for semiconductor chip
CN115356205B (en) * 2022-07-27 2024-04-09 苏州信息职业技术学院 Wire bonding quality test system and test method for semiconductor chip

Also Published As

Publication number Publication date
JP3555831B2 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
JPH11214592A (en) Semiconductor device and electronic device
JPH10501102A (en) Low cost, high performance package for microwave circuits up to 90 GHz using BGA I / O RF port format and ceramic substrate technology
JP2003297873A (en) Semiconductor device, structure and electronic device
JP3555831B2 (en) Semiconductor device and electronic device
JP2005039168A (en) Ceramic package and tantalum electrolytic capacitor using the same
JPH1140708A (en) Semiconductor device
JPH05291425A (en) Semiconductor package and its production
JPH1140707A (en) Semiconductor device
JP3426827B2 (en) Semiconductor device
JP2851732B2 (en) Electronic component storage package
KR102335624B1 (en) Stiffener and camera module having the same
JP2004296791A (en) Radio-wave absorbing cover member and high-frequency device using the same
JP3495247B2 (en) Electronic component storage container
JP2001342081A (en) Junction structure of ceramic member and metallic member and electrostatic chuck and package for storage of semiconductor device
JP3464137B2 (en) Electronic component storage package
JP2784094B2 (en) Package for storing semiconductor elements
JPH08279533A (en) Semiconductor device and semiconductor chip mounting film
JP2000091466A (en) Semiconductor package
JP3716111B2 (en) Electronic component storage container
JP3716112B2 (en) Electronic component storage container
JP2004095736A (en) Package for housing optical semiconductor element, and optical semiconductor device
JPH09289261A (en) Package containing electronic component
JPH0758743B2 (en) Method for manufacturing hermetically sealed metal package for semiconductor
JPH11238820A (en) Package for accommodating electronic component
JP2004253567A (en) Radio wave absorption cover member and high-frequency device using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20031224

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040507

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090521

LAPS Cancellation because of no payment of annual fees