JPH11194366A - Active matrix substrate and its manufacture, liquid crystal device, and electronic equipment - Google Patents
Active matrix substrate and its manufacture, liquid crystal device, and electronic equipmentInfo
- Publication number
- JPH11194366A JPH11194366A JP10001892A JP189298A JPH11194366A JP H11194366 A JPH11194366 A JP H11194366A JP 10001892 A JP10001892 A JP 10001892A JP 189298 A JP189298 A JP 189298A JP H11194366 A JPH11194366 A JP H11194366A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- electrode
- pixel
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置さら
には横電界方式の液晶装置に関し、特に基板上に形成さ
れたポリシリコン層を動作層とする薄膜トランジスタ
(以下、TFTと称する)によって画素電極を駆動する
アクティブマトリックス型の液晶装置に用いられるアク
ティブマトリックス基板およびその製造方法並びにそれ
を適用した液晶装置、そして電子機器に利用して好適な
技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a liquid crystal device of an in-plane switching mode, and more particularly, to a pixel electrode formed by a thin film transistor (hereinafter referred to as a TFT) using a polysilicon layer formed on a substrate as an active layer. The present invention relates to an active matrix substrate used for an active matrix type liquid crystal device for driving a liquid crystal device, a method of manufacturing the same, a liquid crystal device to which the active matrix substrate is applied, and a technique suitable for use in electronic equipment.
【0002】[0002]
【従来の技術】従来の液晶装置は、各々透明電極を有す
る一対の平行基板間に液晶を封入し、基板と垂直方向の
電界を液晶に印加して表示を行なう垂直電界方式の液晶
表示装置が一般的であった。これに対し、一方の基板に
櫛歯電極を設けた2枚のガラス基板間に液晶を封入して
基板と平行な電界を液晶に印加して表示を行なう横電界
方式の液晶表示装置が提案されている。2. Description of the Related Art A conventional liquid crystal device is a vertical electric field type liquid crystal display device in which liquid crystal is sealed between a pair of parallel substrates each having a transparent electrode, and an electric field in a direction perpendicular to the substrate is applied to the liquid crystal for display. Was common. On the other hand, there has been proposed a lateral electric field type liquid crystal display device in which liquid crystal is sealed between two glass substrates provided with comb electrodes on one substrate and an electric field parallel to the substrates is applied to the liquid crystal to perform display. ing.
【0003】横電界方式の液晶装置は、視野角が大きい
上に、透明電極を用いる必要がなく導電性にすぐれた導
電材料で電極を形成できるため装置の性能向上および低
電圧化を図ることができるとともに、基板の一方にのみ
電極を形成すればよいため製造コストを低く抑えること
ができるという利点がある。The liquid crystal device of the in-plane switching mode has a large viewing angle, and it is not necessary to use a transparent electrode, and the electrode can be formed of a conductive material having excellent conductivity. Therefore, the performance of the device can be improved and the voltage can be reduced. In addition to this, there is an advantage that the manufacturing cost can be reduced because an electrode may be formed only on one of the substrates.
【0004】特開平8−171082号公報に示される
横電界方式の液晶表示装置を構成するアクティブマトリ
ックス基板の平面レイアウトおよび断面構造の一例を図
13に示す。なお、図13(B)は図13(A)におけ
るB−B’線に沿った断面である。FIG. 13 shows an example of a plane layout and a cross-sectional structure of an active matrix substrate constituting a liquid crystal display device of a horizontal electric field type disclosed in Japanese Patent Application Laid-Open No. Hei 8-171082. Note that FIG. 13B is a cross section taken along line BB ′ in FIG.
【0005】図13において、21は各行の画素のTF
Tを順次オンさせる走査線、22は走査線21と直交す
る方向に配設され画像信号を各列の画素に伝えるための
信号線、23は各画素に設けられた画素電極、24は画
素電極23と対向するように配設される共通電極、25
は前記走査線21の信号によってオン、オフ制御されて
信号線22の画像信号を画素電極23に印加するための
TFTで、これらの信号線およびは電極は一対の平行基
板の一方の基板に形成される。In FIG. 13, reference numeral 21 denotes a TF of a pixel in each row.
T is a scanning line for sequentially turning on T, 22 is a signal line arranged in a direction orthogonal to the scanning line 21 to transmit image signals to pixels in each column, 23 is a pixel electrode provided in each pixel, and 24 is a pixel electrode 25, a common electrode arranged to face 23
Is a TFT which is turned on and off by the signal of the scanning line 21 to apply an image signal of the signal line 22 to the pixel electrode 23. These signal lines and electrodes are formed on one of a pair of parallel substrates. Is done.
【0006】[0006]
【発明が解決しようとする課題】前記従来の横電界方式
の液晶表示装置においては、図13(B)に示すよう
に、信号線22と画素電極23が同一の導電層で形成さ
れ、共通電極24は前記信号線22の下方に他の導電層
で形成されていた。そのため、実線aで示すような画素
電極23と共通電極24との間の本来の横方向電界の他
に、信号線22の電圧によって生じる破線bのような信
号線22と画素電極23との間の雑音電界が液晶に印加
されて表示を劣化させてしまうという不具合がある。In the conventional in-plane switching type liquid crystal display device, the signal line 22 and the pixel electrode 23 are formed of the same conductive layer as shown in FIG. Reference numeral 24 is formed of another conductive layer below the signal line 22. Therefore, in addition to the original horizontal electric field between the pixel electrode 23 and the common electrode 24 as shown by the solid line a, the signal between the signal line 22 and the pixel electrode 23 as shown by a broken line b generated by the voltage of the signal line 22 There is a problem that the noise electric field is applied to the liquid crystal to deteriorate the display.
【0007】つまり、信号線22には画像信号に応じた
電圧が供給され、走査線21の選択タイミングによって
TFT25がオンされたときに対応する画素電極23に
信号線22上の電圧が伝達され、TFT25がオフの間
はその電圧を保持するように制御されるので、TFTが
オフ状態の画素では信号線22上の画像信号が変化する
と、当該画素の画素電極23と信号線22との間の電界
が変化しこれが雑音として電界として液晶に印加されて
しまう。その結果、表示画質が低下するというものであ
る。That is, a voltage corresponding to the image signal is supplied to the signal line 22, and the voltage on the signal line 22 is transmitted to the corresponding pixel electrode 23 when the TFT 25 is turned on at the timing of selecting the scanning line 21. Since the TFT 25 is controlled so as to maintain the voltage while the TFT is off, when the image signal on the signal line 22 changes in a pixel in which the TFT is off, the voltage between the pixel electrode 23 of the pixel and the signal line 22 changes. The electric field changes, and this is applied to the liquid crystal as an electric field as noise. As a result, the display quality deteriorates.
【0008】なお、図13の従来例においては、信号線
22を共通電極24の外側に設けているため、画素電極
23と信号線22との間の雑音電界が画素電極23と共
通電極24との間の電界に与える影響は小さくなってい
るが、このように信号線22を共通電極24の外側に設
けると画素の開口率が低下し、表示が暗くなったりコン
トラストが低下するという別の不具合が生じる。In the conventional example shown in FIG. 13, since the signal line 22 is provided outside the common electrode 24, a noise electric field between the pixel electrode 23 and the signal line 22 is generated between the pixel electrode 23 and the common electrode 24. However, when the signal line 22 is provided outside the common electrode 24 as described above, the aperture ratio of the pixel is reduced, and another problem that the display becomes dark or the contrast is lowered is obtained. Occurs.
【0009】この発明の目的は、横電界方式の液晶装置
において、画素電極と共通電極によって液晶に印加され
る電界が信号線の電圧変化に影響されて変化して表示が
劣化するのを防止することができる技術を提供すること
にある。SUMMARY OF THE INVENTION It is an object of the present invention to prevent a display from being degraded by an electric field applied to a liquid crystal by a pixel electrode and a common electrode being affected by a change in voltage of a signal line in a horizontal electric field type liquid crystal device. It is to provide the technology that can be.
【0010】この発明の他の目的は、横電界方式の液晶
装置において、開口率を向上させることができる技術を
提供することにある。Another object of the present invention is to provide a technique capable of improving the aperture ratio in a horizontal electric field type liquid crystal device.
【0011】この発明のさらに他の目的は、明るくかつ
コントラストの高い表示が可能な液晶パネルおよび投射
型表示装置などの電子機器を提供することにある。Still another object of the present invention is to provide an electronic device such as a liquid crystal panel and a projection type display device capable of performing bright and high-contrast display.
【0012】[0012]
【課題を解決するための手段】この発明は、前記目的を
達成するため、基板上に複数の信号線および走査線が交
差するように配設され、前記信号線と前記走査線とに接
続して薄膜トランジスタが形成されてなり、前記薄膜ト
ランジスタに接続して画素電極が形成され、前記画素電
極に対応して共通電極が形成され画素が設けられ、前記
薄膜トランジスタを介して前記画素電極に電圧が印加さ
れて当該画素電極と対応する共通電極との間に電界が形
成されるように構成されたアクティブマトリックス基板
において、前記画素電極および共通電極を同一の導電層
によって形成するとともに、前記信号線を前記画素電極
または共通電極の下方に絶縁膜を隔てて重なるように他
の導電層によって形成するようにしたことを特徴とす
る。According to the present invention, in order to achieve the above object, a plurality of signal lines and scanning lines are arranged on a substrate so as to intersect with each other, and are connected to the signal lines and the scanning lines. A thin film transistor is formed, a pixel electrode is formed connected to the thin film transistor, a common electrode is formed corresponding to the pixel electrode, a pixel is provided, and a voltage is applied to the pixel electrode via the thin film transistor. In an active matrix substrate configured such that an electric field is formed between the pixel electrode and a corresponding common electrode, the pixel electrode and the common electrode are formed of the same conductive layer, and the signal line is connected to the pixel. It is characterized by being formed by another conductive layer so as to overlap with an insulating film below the electrode or the common electrode.
【0013】このような手段としたことにより、信号線
と画素電極との間に生じる電界は絶縁膜内に生じて外に
出なくなるため、画素電極と共通電極によって液晶に印
加される電界が信号線の電圧変化に影響されて変化し、
表示される画質が劣化するのを防止することができるよ
うになる。[0013] With such a means, an electric field generated between the signal line and the pixel electrode is generated in the insulating film and does not go outside, so that the electric field applied to the liquid crystal by the pixel electrode and the common electrode is a signal. Changes due to the voltage change of the wire,
It is possible to prevent the displayed image quality from deteriorating.
【0014】また、信号線が画素電極または共通電極の
下方に断面的に重なって形成されているため、各画素の
開口率を向上させることができるようになる。In addition, since the signal lines are formed so as to overlap in a cross section below the pixel electrode or the common electrode, the aperture ratio of each pixel can be improved.
【0015】また、基板上に複数の信号線および走査線
が交差するように配設され、前記信号線と前記走査線と
に接続して薄膜トランジスタが形成されてなり、前記薄
膜トランジスタに接続して画素電極が形成され、前記画
素電極に対応して共通電極が形成され画素が設けられ、
前記薄膜トランジスタを介して前記画素電極に電圧が印
加されて当該画素電極と対応する共通電極との間に電界
が形成されるように構成されたアクティブマトリックス
基板において、前記画素電極および共通電極を同一絶縁
膜上に形成するとともに、前記信号線を前記画素電極ま
たは共通電極の下方に絶縁膜を隔てて重なるように他の
導電層によって形成するようにしたことを特徴とする。A plurality of signal lines and scanning lines are provided on a substrate so as to intersect with each other, and a thin film transistor is formed so as to be connected to the signal line and the scanning line. An electrode is formed, a common electrode is formed corresponding to the pixel electrode, and a pixel is provided;
In an active matrix substrate configured such that a voltage is applied to the pixel electrode through the thin film transistor to form an electric field between the pixel electrode and a corresponding common electrode, the pixel electrode and the common electrode are insulated from each other. The signal line is formed on a film, and the signal line is formed of another conductive layer so as to overlap below the pixel electrode or the common electrode with an insulating film interposed therebetween.
【0016】このような構成とすることにより前述の様
に、開口率を向上させた液晶装置を得ることができる。With such a configuration, a liquid crystal device having an improved aperture ratio can be obtained as described above.
【0017】さらに、前記基板を使用した液晶装置をラ
イトバルブとして用いることにより、従来の横電界方式
の液晶表示装置に比べて明るくかつコントラストの高い
表示が可能な投射型表示装置などの電子機器に用いるこ
とが可能となる。特に、TNタイプの液晶装置をライト
バルブとして用いた際、視角特性により光軸に対してラ
イトバルブを傾けて配置していた。従って、投射される
表示が台形状となるという問題を有していたが、本願の
ような液晶装置をライトバルブとして用いることによ
り、視角特性が改善されているため光軸に対してほぼ垂
直に液晶装置を配置することができ、当社される映像は
ほぼ四角形になり、従来のような台形状の表示にはなら
ないと言う効果を有する。Further, by using a liquid crystal device using the substrate as a light valve, it is possible to provide an electronic device such as a projection display device capable of displaying a brighter image with a higher contrast than a conventional liquid crystal display device of an in-plane switching method. It can be used. In particular, when a TN type liquid crystal device is used as a light valve, the light valve is arranged to be inclined with respect to the optical axis due to viewing angle characteristics. Therefore, there is a problem that the projected display has a trapezoidal shape. However, by using the liquid crystal device as in the present application as a light valve, the viewing angle characteristics are improved, so that the liquid crystal device is almost perpendicular to the optical axis. Since the liquid crystal device can be arranged, the image obtained by the company is substantially square, which has the effect that it does not become a trapezoidal display as in the past.
【0018】また、望ましくは、前記信号線には、前記
画素電極の端部と前記共通電極とのすき間および前記共
通電極の端部と前記走査線とのすき間を覆うように突出
部を設ける。これによって、光を遮光するブラックマス
クを設けることなく電極のすき間から光が漏れてコント
ラストが低下するのを防止することができる。Preferably, the signal line has a protruding portion so as to cover a gap between an end of the pixel electrode and the common electrode and a gap between an end of the common electrode and the scanning line. Accordingly, it is possible to prevent the light from leaking from the gap between the electrodes and reduce the contrast without providing a black mask that blocks light.
【0019】なお、基板上に複数の信号線および走査線
が交差するように配設され、前記信号線と前記走査線と
に接続して薄膜トランジスタが形成されてなり、前記薄
膜トランジスタに接続して画素電極が形成され、前記画
素電極に対応して共通電極が形成され画素が設けられ、
前記薄膜トランジスタを介して前記画素電極に電圧が印
加されて当該画素電極と対応する共通電極との間に電界
が形成されるように構成されたアクティブマトリックス
基板の製造方法において、前記信号線を形成する工程
と、該信号線形成後に絶縁膜を形成する工程と、該絶縁
膜形成後に前記画素電極および共通電極を同時に形成す
る工程とを含むことを特徴とする。このような製造方法
とすることにより、信号線と画素電極との間に生じる電
界は絶縁膜内に生じて外に出なくなるため、画素電極と
共通電極によって液晶に印加される電界が信号線の電圧
変化に影響されて変化し、表示される画質が劣化するの
を防止することができるようになる。A plurality of signal lines and scanning lines are provided on a substrate so as to intersect with each other, and a thin film transistor is formed by connecting to the signal line and the scanning line. An electrode is formed, a common electrode is formed corresponding to the pixel electrode, and a pixel is provided;
In the method of manufacturing an active matrix substrate configured to apply a voltage to the pixel electrode via the thin film transistor to form an electric field between the pixel electrode and a corresponding common electrode, forming the signal line A step of forming an insulating film after forming the signal line, and a step of simultaneously forming the pixel electrode and the common electrode after forming the insulating film. With such a manufacturing method, the electric field generated between the signal line and the pixel electrode is generated in the insulating film and does not go outside, so that the electric field applied to the liquid crystal by the pixel electrode and the common electrode is generated by the signal line. It is possible to prevent the display quality from being deteriorated due to the change due to the voltage change.
【0020】さらに、前記画素電極は、前記信号線を構
成する導電層と同一の導電層からなるバッファ層を介し
て前記薄膜トランジスタの動作層となる半導体層(ドレ
イン領域)に接続されるようにするとよい。これによっ
て、画素電極をバッファ層を介さずに直接ドレイン領域
に接触させる方式に比べてコンタクトホールの径の広が
りを抑え、開口率を向上させることができる。Further, the pixel electrode is connected to a semiconductor layer (drain region) serving as an operation layer of the thin film transistor via a buffer layer formed of the same conductive layer as the conductive layer forming the signal line. Good. As a result, the diameter of the contact hole can be suppressed from expanding and the aperture ratio can be improved, as compared with a method in which the pixel electrode is directly in contact with the drain region without the buffer layer.
【0021】さらに、光源と、前記光源からの光を変調
して透過もしくは反射する液晶ライトバルブと、これら
の液晶ライトバルブにより変調された光を集光し拡大投
射する投射光学手段とを備えてなる投射型表示装置にお
いて、前記液晶ライトバルブは、一方の基板に画素電
極、該画素電極に接続されてなるスイッチング素子、お
よび共通電極が少なくとも形成されてなる液晶装置から
形成されてなることを特徴とする。Further, the apparatus comprises a light source, a liquid crystal light valve for modulating and transmitting or reflecting light from the light source, and projection optical means for condensing and modulating and projecting the light modulated by the liquid crystal light valve. Wherein the liquid crystal light valve is formed of a liquid crystal device having at least a pixel electrode on one substrate, a switching element connected to the pixel electrode, and a common electrode. And
【0022】このような構成とすることによって、ライ
トバルブを光軸に対して傾けて配置する必要がなく、投
射された表示画面が台形になることがない。With this configuration, it is not necessary to arrange the light valve at an angle to the optical axis, and the projected display screen does not become trapezoidal.
【0023】また、本願の液晶装置を各種電子機器に応
用することが可能である。Further, the liquid crystal device of the present invention can be applied to various electronic devices.
【0024】[0024]
【発明の実施の形態】以下、本発明の一実施例を、図面
を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.
【0025】図1および図2は、本発明を適用した横電
界方式のアクティブマトリックス基板の第1の実施例の
平面レイアウトおよび断面図を示す。なお、図1および
図2にはマトリックス状に配置されている画素のうち一
画素部分のレイアウトおよび断面構造を示す。図2
(A)は図1におけるA−A’線に沿った断面、また図
2(B)は図1におけるB−B’線に沿った断面すなわ
ちTFTの動作層となるポリシリコン層に沿った断面構
造を示す。1 and 2 show a plan layout and a sectional view of a first embodiment of an in-plane switching type active matrix substrate to which the present invention is applied. 1 and 2 show a layout and a cross-sectional structure of one pixel portion among pixels arranged in a matrix. FIG.
2A is a cross section taken along the line AA 'in FIG. 1, and FIG. 2B is a cross section taken along the line BB' in FIG. 1, that is, a cross section taken along a polysilicon layer serving as a TFT operation layer. The structure is shown.
【0026】図1において、11はTFTの動作層を構
成するポリシリコン層であり、このポリシリコン層11
は、図2(B)に示されているように、ガラス基板10
の表面に形成された下地絶縁膜12上に形成され、ポリ
シリコン層11の上には酸化シリコン膜からなるゲート
絶縁膜13が形成されている。21は同一行(図では横
方向)にあるTFTの共通のゲート電極となるゲート線
(走査線)、22は前記ゲート線21と交差するように
縦方向に配設され同一列にあるTFTのソース領域(も
しくはドレイン領域)に画素電極に印加すべき電圧を供
給する信号線(ソース線)で、ゲート線21はTaN/
Ta層のような導電層によって、また信号線22はアル
ミニウム、銅あるいはそれらの合金のような導電層によ
ってそれぞれ構成されている。In FIG. 1, reference numeral 11 denotes a polysilicon layer constituting an operation layer of the TFT.
Is a glass substrate 10 as shown in FIG.
A gate insulating film 13 made of a silicon oxide film is formed on a base insulating film 12 formed on the surface of the semiconductor device. Reference numeral 21 denotes a gate line (scanning line) serving as a common gate electrode of TFTs on the same row (horizontal direction in the figure), and 22 denotes a TFT which is disposed in the vertical direction so as to intersect with the gate line 21 and is on the same column. A signal line (source line) for supplying a voltage to be applied to the pixel electrode to a source region (or a drain region).
The signal line 22 is formed of a conductive layer such as a Ta layer, and the signal line 22 is formed of a conductive layer such as aluminum, copper, or an alloy thereof.
【0027】また、23は前記信号線22と平行に配設
された画素電極、24は隣接する画素の信号線と並設さ
れた共通電極で、これらの画素電極23および共通電極
24はアルミニウム、タングステン、クロムあるいはモ
リブデンなどからなる同一の導電層によって構成される
とともに、各画素の共通電極24はゲート線方向に配設
された連結部24Aによって互いに電気的に結合されて
櫛歯状をなし、例えばいわゆるLCコモン電位と呼ばれ
る電位(画素電極により液晶に印加される交流電圧の中
心電位)が共通に印加されるようにされている。Reference numeral 23 denotes a pixel electrode provided in parallel with the signal line 22, and reference numeral 24 denotes a common electrode provided in parallel with a signal line of an adjacent pixel. The pixel electrode 23 and the common electrode 24 are made of aluminum, The common electrode 24 of each pixel is electrically connected to each other by a connecting portion 24A arranged in the gate line direction to form a comb-like shape, while being formed of the same conductive layer made of tungsten, chromium, molybdenum, or the like. For example, a potential called a so-called LC common potential (the center potential of an AC voltage applied to the liquid crystal by the pixel electrode) is commonly applied.
【0028】なお、図1および図2において、14は前
記画素電極23をポリシリコン層11のTFTドレイン
領域(もしくはソース領域)とを接続するためのバッフ
ァ層、15aは前記信号線3を前記ポリシリコン層11
のTFTソース領域に接触させるためのコンタクトホー
ル、15bは前記バッファ層14をポリシリコン層11
に、また15cは前記画素電極4をバッファ層14に接
触させるためのコンタクトホール、16,17はそれぞ
れCVD法等により形成される酸化シリコン膜のような
絶縁膜で、このうち絶縁膜17は平坦化処理されるのが
望ましい。In FIGS. 1 and 2, reference numeral 14 denotes a buffer layer for connecting the pixel electrode 23 to the TFT drain region (or source region) of the polysilicon layer 11, and reference numeral 15a denotes the signal line 3 for the polysilicon layer. Silicon layer 11
A contact hole 15b for contacting the TFT source region of FIG.
Reference numeral 15c denotes a contact hole for bringing the pixel electrode 4 into contact with the buffer layer 14, and reference numerals 16 and 17 denote insulating films such as a silicon oxide film formed by a CVD method or the like. It is desirable to be subjected to a chemical treatment.
【0029】この実施例においては、図2(A)に示す
ように、画素電極23と共通電極24とが同一の導電層
によって形成されるとともに、前記信号線22は前記画
素電極23または共通電極24の下方に絶縁膜17を隔
てて重なるように他の導電層によって形成されている。
この実施例によれば、信号線22と画素電極23との間
に生じる雑音電界は、破線bのように、絶縁膜17内に
生じて外に出なくなるため、画素電極23と共通電極2
4によって液晶に印加される電界が信号線22の電圧変
化に影響されて変化して表示される画質が劣化するのを
防止することができるようになる。また、信号線22が
画素電極23または共通電極24の下方に断面的に重な
って形成されているため、各画素の開口率を向上させる
ことができるようになる。In this embodiment, as shown in FIG. 2A, the pixel electrode 23 and the common electrode 24 are formed of the same conductive layer, and the signal line 22 is connected to the pixel electrode 23 or the common electrode. It is formed of another conductive layer so as to overlap below the insulating film 24 with the insulating film 17 therebetween.
According to this embodiment, since the noise electric field generated between the signal line 22 and the pixel electrode 23 is generated in the insulating film 17 and does not go out as shown by the broken line b, the pixel electrode 23 and the common electrode 2
4, the electric field applied to the liquid crystal can be prevented from being affected by a change in the voltage of the signal line 22 and changing the displayed image quality. Further, since the signal line 22 is formed so as to overlap in cross section below the pixel electrode 23 or the common electrode 24, the aperture ratio of each pixel can be improved.
【0030】さらに、この実施例では、前記共通電極2
4の端部とゲート線21との間の隙および前記画素電極
23の端部と共通電極24とのすき間をそれぞれ覆うよ
うに、信号線22に突出部22a,22bを設けてい
る。これによって、対向基板側の少なくとも画素領域に
対応する部分に光漏れを防止するためのブラックマスク
と呼ばれる遮光膜を設ける必要がなくなり、より一層の
コストダウンを図ることができるとともに、位置合わせ
精度もそれほど高くしなくてもよいため組立ても容易に
なるという利点がある。Further, in this embodiment, the common electrode 2
Projection portions 22a and 22b are provided on the signal line 22 so as to cover the gap between the end of the pixel electrode 23 and the gate line 21 and the gap between the end of the pixel electrode 23 and the common electrode 24, respectively. Accordingly, it is not necessary to provide a light-shielding film called a black mask for preventing light leakage at least at a portion corresponding to the pixel region on the counter substrate side, so that cost can be further reduced and alignment accuracy can be improved. There is an advantage that it is easy to assemble because it does not need to be so high.
【0031】なお、図1に矢印Rは、前記画素電極23
および共通電極24の上方に形成されるポリイミドなど
からなる配向膜(図示省略)のラビング方向を示すもの
で、前記画素電極23および共通電極24の長手方向よ
りθだけ傾けることにより、前記画素電極23および共
通電極間24に電圧をかけて液晶の向きを変える際に回
転の方向が常に同一になるようにされる。The arrow R shown in FIG.
And a rubbing direction of an alignment film (not shown) made of polyimide or the like formed above the common electrode 24. By tilting the pixel electrode 23 and the common electrode 24 by .theta. Also, when a voltage is applied between the common electrodes 24 to change the direction of the liquid crystal, the direction of rotation is always the same.
【0032】次に、前記実施例のアクティブマトリック
ス基板の製造プロセスを図3および図4を用いて説明す
る。なお、図3および図4には、基板上にマトリックス
状に配置されている画素のうち一画素部分の断面構造を
示す。Next, the manufacturing process of the active matrix substrate of the above embodiment will be described with reference to FIGS. 3 and 4 show a cross-sectional structure of one pixel portion among pixels arranged in a matrix on the substrate.
【0033】この実施例では、ガラス基板の表面にCV
D法等により酸化シリコン膜などからなる下地絶縁膜を
形成した後、この下地絶縁膜の上に、減圧CVD法等に
よりアモルファスシリコン膜を形成し、レーザーアニー
ル処理を施して結晶化させてノンドープ・ポリシリコン
層を形成する。そして、このポリシリコン層に対してエ
ッチングによりパターニングを行なって、後に形成され
るTFTのチャネル領域およびソース、ドレイン領域と
なる動作層11を形成する(図3(a))。In this embodiment, CV is applied to the surface of the glass substrate.
After a base insulating film made of a silicon oxide film or the like is formed by a method D or the like, an amorphous silicon film is formed on the base insulating film by a low-pressure CVD method or the like, and then subjected to laser annealing to be crystallized to be non-doped. A polysilicon layer is formed. Then, the polysilicon layer is patterned by etching to form an operation layer 11 to be a channel region and a source / drain region of a TFT to be formed later (FIG. 3A).
【0034】次に、前記ポリシリコン動作層11の上に
CVD法等によりTEOSをソースとして酸化シリコン
膜からなるゲート絶縁膜を形成する。その後、前記ゲー
ト絶縁膜の上に導電層(例えばTaN/Ta)を所定の
厚さに形成した後に、エッチングによりパターニングを
行なって前記ポリシリコン動作層11と交差するように
ゲート電極兼ゲート線21を形成する(図3(b))。
それから、リン等の不純物をイオン打込みで前記動作層
11に注入して、TFTのソース領域およびドレイン領
域(図2(B)のハッチング部分)を形成する。このとき
動作層11のゲート線21の下方部分には不純物が導入
されず、低濃度のチャネル領域として残る。Next, a gate insulating film made of a silicon oxide film is formed on the polysilicon operation layer 11 by a CVD method or the like using TEOS as a source. Thereafter, after a conductive layer (for example, TaN / Ta) is formed to a predetermined thickness on the gate insulating film, patterning is performed by etching to form a gate electrode / gate line 21 so as to cross the polysilicon operation layer 11. Is formed (FIG. 3B).
Then, an impurity such as phosphorus is implanted into the operation layer 11 by ion implantation to form a source region and a drain region of the TFT (hatched portions in FIG. 2B). At this time, no impurity is introduced into a portion of the operation layer 11 below the gate line 21, and the region remains as a low-concentration channel region.
【0035】なお、実施例では、ゲート線と自己整合さ
れたソース・ドレイン領域を有するTFTについて説明
するが、前記TFTはチャネル領域に隣接して形成され
た低濃度に不純物が打ち込まれたソース・ドレイン領域
の外側に高濃度に不純物が打ち込まれたコンタクト領域
が形成されたLDD構造のTFTとして形成されてもよ
いし、ゲート電極端部からソース・ドレイン領域が離れ
ているいわゆるオフセット構造であってもよい。LDD
構造あるいはオフセット構造とすることによりオフ時の
リーク電流を低減することができる。また、前記ゲート
線21の材料としては、前記TaN/Taの他、Mo,
Ti,W等の高融点金属あるいはMoSi,WSi等の
メタルシリサイドを使用するようにしてもよい。In the embodiment, a TFT having a source / drain region self-aligned with a gate line will be described. However, the TFT is formed adjacent to a channel region and has a low concentration of a source / drain region. The TFT may be formed as an LDD structure TFT in which a contact region in which impurities are implanted at a high concentration is formed outside the drain region, or a so-called offset structure in which the source / drain region is separated from the end of the gate electrode. Is also good. LDD
With the structure or the offset structure, the leakage current at the time of off can be reduced. The material of the gate line 21 may be Mo, Mo, in addition to TaN / Ta.
A refractory metal such as Ti or W or a metal silicide such as MoSi or WSi may be used.
【0036】次に、前記ゲート線21およびゲート絶縁
膜上にかけてリンを含まないシリケートガラス膜(NS
G膜)のような第1絶縁膜(16)を高圧CVD法等に
より形成した後、ドライエッチングにより前記第1絶縁
膜の前記動作層11の端部に対応した位置にコンタクト
ホール15a,15bを形成する(図3(c))。Next, a phosphorus-free silicate glass film (NS) is formed on the gate line 21 and the gate insulating film.
G film) is formed by a high-pressure CVD method or the like, and contact holes 15a and 15b are formed by dry etching at positions corresponding to the ends of the operation layer 11 of the first insulating film. It is formed (FIG. 3C).
【0037】その後、スパッタ法等によりアルミニウ
ム、銅もしくはそれらの合金等の低抵抗導電層を全面に
形成してからパターニングを行なって前記コンタクトホ
ール15aにて動作層11(TFTのソース領域)に接
触されるソース電極兼信号線22および後述の画素電極
とポリシリコン動作層11(TFTのドレイン領域)と
を接続するためのバッファ層14を形成する(図3
(d))。そして、その上に減圧CVD法等によりボロ
ンおよびリンを含むシリケートガラス膜(BPSG膜)
のような第2絶縁膜(17)を所望の厚さに形成し平坦
化する。Thereafter, a low-resistance conductive layer such as aluminum, copper, or an alloy thereof is formed on the entire surface by a sputtering method or the like, and then patterned to contact the operating layer 11 (the source region of the TFT) through the contact hole 15a. The buffer layer 14 for connecting the source electrode / signal line 22 and the pixel electrode (to be described later) to the polysilicon operation layer 11 (the drain region of the TFT) is formed (FIG. 3).
(D)). Then, a silicate glass film containing boron and phosphorus (BPSG film) is formed thereon by a low pressure CVD method or the like.
The second insulating film (17) is formed to a desired thickness and flattened.
【0038】次に、異方性ドライエッチングにより前記
バッファ層14の上方の第2絶縁膜に、画素電極接触用
のコンタクトホール15cを形成する(図4(e))。
なお、前記異方性ドライエッチングとしては、例えばC
HF3やSF6をエッチングガスとして用いる反応性イオ
ンエッチングやケミカルドライエッチング、プラズマエ
ッチング等が考えられる。Next, a contact hole 15c for contacting a pixel electrode is formed in the second insulating film above the buffer layer 14 by anisotropic dry etching (FIG. 4E).
The anisotropic dry etching includes, for example, C
Reactive ion etching using HF3 or SF6 as an etching gas, chemical dry etching, plasma etching, or the like can be considered.
【0039】前記コンタクトホール15cを形成した後
は、第2絶縁膜の表面にスパッタ法等によりアルミニウ
ム、タングステン、クロムあるいはモリブデンなどの導
電層を形成し、パターニングを行なって画素電極23お
よび共通電極24を同時に形成する(図4(f))。そ
の後、前記画素電極23および共通電極24並びに第2
絶縁膜上にかけて、ポリイミド等からなる配向膜が約2
00〜1000オングストロームのような厚さに形成さ
れ、ラビング(配向処理)を行なうことでアクティブマ
トリックス基板として完成される。After the formation of the contact hole 15c, a conductive layer such as aluminum, tungsten, chromium or molybdenum is formed on the surface of the second insulating film by sputtering or the like, and is patterned to form a pixel electrode 23 and a common electrode 24. Are simultaneously formed (FIG. 4F). Thereafter, the pixel electrode 23, the common electrode 24 and the second
An alignment film made of polyimide or the like covers about 2
The active matrix substrate is formed to a thickness of about 100 to 1000 angstroms and subjected to rubbing (alignment treatment).
【0040】さらに、前記実施例のアクティブマトリッ
クス基板は、その表面側に前記画素電極に対応するカラ
ーフィルタ層とその周囲を囲むブラックマスクが形成さ
れた入射側のガラス基板が適当な間隔をおいて配置さ
れ、周囲をシール材で封止された間隙内に例えば正の誘
電異方性を有する液晶が充填されて液晶パネルとして構
成される。Further, in the active matrix substrate of the above-mentioned embodiment, a color filter layer corresponding to the pixel electrode and a black mask surrounding the periphery thereof are formed on the front side of the active matrix substrate at appropriate intervals. A liquid crystal having positive dielectric anisotropy, for example, is filled in a gap that is arranged and the periphery of which is sealed with a sealing material, thereby forming a liquid crystal panel.
【0041】図5〜図7に本発明の第2の実施例を示
す。なお、図6は図5におけるC-C'線に沿った断面構
造を示す。この実施例は、第1の実施例とほぼ同一であ
り、異なる点は、図1の実施例においてL字状に形成さ
れている画素電極23が逆L状に、また図1の実施例に
おいて上方から下方へ向かって突出するように形成され
ている共通電極24が上方から下方へ向かって突出する
ように形成されている点と、画素電極23に補助容量C
scを接続するようにしている点にある。FIGS. 5 to 7 show a second embodiment of the present invention. FIG. 6 shows a cross-sectional structure along the line CC ′ in FIG. This embodiment is almost the same as the first embodiment, except that the pixel electrode 23 formed in the L-shape in the embodiment of FIG. 1 has an inverted L-shape and the embodiment of FIG. The point that the common electrode 24 formed so as to protrude from the upper side to the lower side is formed so as to protrude from the upper side to the lower side.
The point is to connect sc.
【0042】この実施例における補助容量は、特に限定
されるものではないが、画素電極23の一部を隣接する
画素行のゲート線21に沿って延設し、画素電極23と
ゲート線21との間にこれらと重なるように電極層18
を設けて、この電極層18に画素電極23をコンタクト
ホール15dにて接続することにより、電極層18とゲ
ート線との間に形成される絶縁膜容量を補助容量Cscと
して利用するようにしている。これによって、図7に等
価回路を示すように、画素電極23に信号線22の電圧
を伝達するTFTのドレインに前記補助容量Cscが接続
され、TFTのオフ時に電位的にフローティングになる
画素電極の蓄積電荷が増加され、リークによる画素電極
−共通電極間の電圧低下が抑制されるようになるという
利点を有する。Although the storage capacitor in this embodiment is not particularly limited, a part of the pixel electrode 23 is extended along the gate line 21 of the adjacent pixel row, and the pixel electrode 23 and the gate line 21 are connected to each other. Between the electrode layers 18 so as to overlap with them.
And the pixel electrode 23 is connected to the electrode layer 18 via the contact hole 15d, so that the capacitance of the insulating film formed between the electrode layer 18 and the gate line is used as the auxiliary capacitance Csc. . As a result, as shown in an equivalent circuit of FIG. 7, the storage capacitor Csc is connected to the drain of the TFT that transmits the voltage of the signal line 22 to the pixel electrode 23, and the pixel electrode 23 becomes a potential floating when the TFT is turned off. This has the advantage that the accumulated charge is increased and the voltage drop between the pixel electrode and the common electrode due to leakage is suppressed.
【0043】しかも、この実施例においては、前記補助
容量Cscを構成する電極層18が信号線を構成する導
電層と同一の導電層によって構成されているため、第1
の実施例に比べてプロセスの工程数が全く増加しないと
ともに、開口率を低下させることもない。Further, in this embodiment, since the electrode layer 18 forming the storage capacitor Csc is formed of the same conductive layer as the conductive layer forming the signal line, the first
The number of process steps does not increase at all, and the aperture ratio does not decrease.
【0044】図8に本発明の第3の実施例を示す。この
実施例は、各画素ごとに2対の画素電極23a,23b
および共通電極24a,24bを設けて共に櫛歯状電極
とし、それらを互い噛み合わせるように配設したもので
ある。横電界方式の液晶表示装置においては、各画素電
極と共通電極のピッチを広くすると液晶に印加される電
界の強度が低くなってしまうので、ピッチを所定値以下
に抑える必要がある。第1〜第3の実施例において、各
画素電極と共通電極のピッチを同一(例えば10μm)
にした場合、第1および第2の実施例は、各画素ごとに
1対の画素電極と共通電極を有する構成であるため、第
3の実施例に比べて画素のピッチを1/2にすることが
できる。従って、第1および第2の実施例は、VGA(V
ideo Graphics Array)やXGA(Extended Graphics Arr
ay)のような高解像度の表示装置に適用すると有利であ
る。FIG. 8 shows a third embodiment of the present invention. In this embodiment, two pairs of pixel electrodes 23a and 23b are provided for each pixel.
And common electrodes 24a and 24b are provided to form a comb-like electrode, and these are arranged so as to mesh with each other. In a horizontal electric field type liquid crystal display device, if the pitch between each pixel electrode and the common electrode is widened, the intensity of the electric field applied to the liquid crystal becomes low. Therefore, it is necessary to suppress the pitch to a predetermined value or less. In the first to third embodiments, the pitch between each pixel electrode and the common electrode is the same (for example, 10 μm).
In this case, the first and second embodiments have a configuration in which each pixel has a pair of pixel electrodes and a common electrode. Therefore, the pixel pitch is halved compared to the third embodiment. be able to. Therefore, the first and second embodiments are based on VGA (V
ideo Graphics Array) or XGA (Extended Graphics Arr)
Advantageously, it is applied to a high-resolution display device such as ay).
【0045】図9は、本発明が適用される液晶パネルの
TFT側の基板のシステム構成例を示す。図において、
90は互いに交差するように配設されたゲート線21と
信号線22との交点に対応してそれぞれ配置された画素
で、各画素90は画素電極23およびこの画素電極23
と対向する共通電極24と、画素電極24に信号線22
上の画像信号に応じた電圧を印加するTFT91とから
なる。同一行のTFT91はそのゲートが同一のゲート
線21に接続され、ドレインが対応する画素電極24に
接続されている。また、同一列のTFT91はそのソー
スが同一の信号線22に接続されている。この実施例に
おいては、周辺回路(X、Yシフトレジスタやサンプリ
ング手段)50,60を構成するトランジスタが画素を
駆動するTFTと同様にポリシリコン層を動作層とする
いわゆるポリシリコンTFTで構成されており、周辺回
路50,60を構成するトランジスタは画素駆動用TF
Tとともに同一プロセスにより、同時に形成される。FIG. 9 shows a system configuration example of a substrate on the TFT side of a liquid crystal panel to which the present invention is applied. In the figure,
Numerals 90 denote pixels arranged corresponding to intersections of the gate lines 21 and the signal lines 22 which are arranged so as to cross each other. Each pixel 90 is composed of the pixel electrode 23 and the pixel electrode 23.
A common electrode 24 facing the pixel electrode 24 and a signal line 22
And a TFT 91 for applying a voltage corresponding to the above image signal. The TFTs 91 in the same row have their gates connected to the same gate line 21 and their drains connected to the corresponding pixel electrodes 24. The sources of the TFTs 91 in the same column are connected to the same signal line 22. In this embodiment, the transistors constituting the peripheral circuits (X and Y shift registers and sampling means) 50 and 60 are constituted by so-called polysilicon TFTs having a polysilicon layer as an operation layer, similarly to the TFTs for driving pixels. The transistors constituting the peripheral circuits 50 and 60 are TFs for driving pixels.
It is formed simultaneously with T by the same process.
【0046】この実施例では、表示領域(画素マトリッ
クス)の一側(図では上側)に前記信号線22を順次選
択するシフトレジスタ(以下、Xシフトレジスタと称す
る)51が配置され、画素マトリックスの他の一側には
前記ゲート線21を順次選択駆動するシフトレジスタ
(以下、Yシフトレジスタと称する)61が設けられて
いる。また、Yシフトレジスタ61の次段には必要に応
じてバッファ63が設けられる。In this embodiment, a shift register (hereinafter referred to as an X shift register) 51 for sequentially selecting the signal lines 22 is arranged on one side (upper side in the figure) of the display area (pixel matrix). On the other side, a shift register (hereinafter, referred to as a Y shift register) 61 for sequentially selecting and driving the gate lines 21 is provided. A buffer 63 is provided at the next stage of the Y shift register 61 as necessary.
【0047】前記各信号線22の他端にはTFTで構成
されたサンプリング用スイッチ52が設けられており、
これらのサンプリング用スイッチ52は外部端子74,
75,76に入力されるビデオ信号やデータ信号を伝送
するビデオライン54,55,56との間に接続され、
前記Xシフトレジスタ51から出力されるサンプリング
パルスによって順次オン/オフされるように構成されて
いる。Xシフトレジスタ51は、端子72,73を介し
て外部より入力されるクロックCLX,/CLKに基づ
いて1水平走査期間中にすべての信号線22を順番に1
回ずつ選択するようなサンプリングパルスX1,X2,
X3,‥‥‥Xnを形成してサンプリング用スイッチ5
2の制御端子に供給する。The other end of each signal line 22 is provided with a sampling switch 52 composed of a TFT.
These sampling switches 52 are connected to external terminals 74,
Connected to video lines 54, 55, and 56 for transmitting video signals and data signals input to 75 and 76,
It is configured to be sequentially turned on / off by a sampling pulse output from the X shift register 51. The X shift register 51 sequentially switches all signal lines 22 during one horizontal scanning period based on clocks CLX and / CLK externally input via terminals 72 and 73.
Sampling pulses X1, X2,
X3, ‥‥‥ Xn are formed and a sampling switch 5 is formed.
2 control terminal.
【0048】一方、前記Yシフトレジスタ61は、端子
77,78を介して外部から入力されるクロックCL
Y,/CLYに同期して動作され、各ゲート線21を順
次駆動する。On the other hand, the Y shift register 61 receives a clock CL inputted from the outside via terminals 77 and 78.
It is operated in synchronization with Y and / CLY to sequentially drive each gate line 21.
【0049】図10には前記アクティブマトリックス基
板を適用した液晶パネル30の構成例を示す。同図に示
すように、前記アクティブマトリックス基板(TFTア
レイ基板)10の上には、複数の画素電極23により規
制される画素領域(実際に液晶層37の配向状態変化に
より画像が表示される液晶パネルの領域)の周囲におい
て両基板を張り合わせて液晶層37を包囲するシール部
材の一例として光硬化性樹脂からなるシール材36が画
素領域に沿って設けられている。そしてカラーフィルタ
層33を有する入射側の対向基板31の上記画素領域外
側シール材36内側領域に対応する部位に、遮光性の周
辺見切り層35が設けられている。FIG. 10 shows a configuration example of a liquid crystal panel 30 to which the active matrix substrate is applied. As shown in the figure, on the active matrix substrate (TFT array substrate) 10, a pixel region regulated by a plurality of pixel electrodes 23 (a liquid crystal on which an image is displayed due to a change in the orientation of the liquid crystal layer 37). A seal member 36 made of a photocurable resin is provided along the pixel region as an example of a seal member that surrounds the liquid crystal layer 37 by bonding the two substrates together around the (panel region). Further, a light-shielding peripheral parting layer 35 is provided on a portion of the incident side counter substrate 31 having the color filter layer 33 corresponding to the above-mentioned pixel region outside seal material 36 inside region.
【0050】上記周辺見切り層35は、後に画祖領域に
対応して開口が開けられた遮光性のケースにアクティブ
マトリックス基板10がセットされた場合に当該画素領
域が製造誤差等により当該ケースの開口の縁に隠れてし
まわないように、即ち例えばアクティブマトリックス基
板10のケースに対するずれとして数百μm程度を許容
するように、画素領域の周囲に500μm1mm程度の
幅を持つ帯状の遮光性材料により形成される。このよう
な遮光性の周辺見切り層35は、例えばCr(クロム)
やNi(ニッケル),Al(アルミニウム)などの金属
材料を用いたスパッタリング、フォトリソグラフィおよ
びエッチングによって対向基板31に形成される。上記
金属材料の代わりに、カーボンやTi(チタン)をフォ
トレジストに分散した樹脂ブラックなどの材料により周
辺見切り層35を形成してもよい。When the active matrix substrate 10 is set in a light-shielding case in which an opening is opened corresponding to an image region later, the peripheral parting layer 35 has an opening in the case due to a manufacturing error or the like. Is formed of a band-like light-shielding material having a width of about 500 μm and 1 mm around the pixel area so as not to be hidden by the edge of the pixel area, that is, for example, to allow about several hundred μm as a deviation from the case of the active matrix substrate 10. You. Such a light-shielding peripheral parting layer 35 is made of, for example, Cr (chrome).
It is formed on the opposing substrate 31 by sputtering, photolithography, and etching using a metal material such as Ni (nickel) and Al (aluminum). Instead of the metal material, the peripheral parting layer 35 may be formed of a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.
【0051】上記シール材36の外側の領域には、画素
領域の下辺に沿って周辺回路(走査線駆動回路)50お
よび外部端子としてのパッド70が設けられ、画素領域
の両側(図の左右2辺)に沿って周辺回路(信号線駆動
回路)60が設けられている。さらに、画素領域の上辺
には、画素領域の両側に設けられた上記周辺回路60間
を電気的に接続するための配線105が設けられてい
る。また、シール材36の四隅には、アクティブマトリ
ックス基板10と対向基板31との間で電気的導通をと
るための導電源電圧材からなるコラム106が設けられ
ている。そして、シール材36とほぼ同じ輪郭を持つ対
向基板31が当該シール材36によりアクティブマトリ
ックス基板10に固着されている。A peripheral circuit (scanning line drive circuit) 50 and a pad 70 as an external terminal are provided along the lower side of the pixel region in the region outside the seal member 36, and are provided on both sides of the pixel region (the left and right sides in the figure). A peripheral circuit (signal line driving circuit) 60 is provided along the side. Further, wirings 105 for electrically connecting the peripheral circuits 60 provided on both sides of the pixel region are provided on the upper side of the pixel region. Columns 106 made of a conductive source voltage material for establishing electrical conduction between the active matrix substrate 10 and the counter substrate 31 are provided at the four corners of the seal material 36. The opposite substrate 31 having substantially the same contour as the sealing material 36 is fixed to the active matrix substrate 10 by the sealing material 36.
【0052】図11には前記アクティブマトリックス基
板を適用した液晶パネル30の他の構成例を示す。図1
1の実施例の液晶パネル30は、前記アクティブマトリ
ックス基板10の表面側にはカラーフィルタ層33を有
する入射側のガラス基板31が適当な間隔をおいて配置
され、周囲をシール材36で封止された間隙内に液晶3
7が充填されて液晶パネル30として構成されている。
また、周辺回路50,60の上方は、例えば対向基板3
1に設けられるブラックマスク等により遮光されるよう
に構成される。なお、外部から信号を入力するための外
部端子としてのパッド70は前記シール材36の外側に
来るようにシール材を設ける位置が決定されている。FIG. 11 shows another configuration example of the liquid crystal panel 30 to which the active matrix substrate is applied. FIG.
In the liquid crystal panel 30 of the first embodiment, a glass substrate 31 on the incident side having a color filter layer 33 is arranged at an appropriate interval on the surface side of the active matrix substrate 10, and the periphery is sealed with a sealing material 36. Liquid crystal 3 in the gap
7 are filled to form a liquid crystal panel 30.
Above the peripheral circuits 50 and 60, for example, the opposing substrate 3
1 is configured to be shielded from light by a black mask or the like. The position where the sealing material is provided is determined so that the pad 70 as an external terminal for inputting a signal from the outside is located outside the sealing material 36.
【0053】図12は前記実施例の液晶装置を液晶ライ
トバルブとして応用した電子機器の一例として示した投
射型表示装置の構成例が示されている。FIG. 12 shows an example of the configuration of a projection display device as an example of an electronic apparatus in which the liquid crystal device of the above embodiment is applied as a liquid crystal light valve.
【0054】図21は、投写型表示装置の要部を示す概
略構成図である。図中、10は光源、13,14はダイ
クロイックミラー、15,16,17は反射ミラー、1
8,19,20はリレーレンズ、22,23,24は液
晶ライトバルブ、25はクロスダイクロイックプリズ
ム、26は投写レンズを示す。光源10はメタルハライ
ド等のランプ11とランプの光を反射するリフレクタ1
2とからなる。青色光・緑色光反射のダイクロイックミ
ラー13は、光源10からの白色光束のうちの赤色光を
透過させるとともに、青色光と緑色光とを反射する。透
過した赤色光は反射ミラー17で反射されて、赤色光用
液晶ライトバルブ22に入射される。一方、ダイクロイ
ックミラー13で反射された色光のうち緑色光は緑色光
反射のダイクロイックミラー14によって反射され、緑
色光用液晶ライトバルブ23に入射される。一方、青色
光は第2のダイクロイックミラー14も透過する。青色
光に対しては、長い光路による光損失を防ぐため、入射
レンズ18、リレーレンズ19、出射レンズ20を含む
リレーレンズ系からなる導光手段21が設けられ、これ
を介して青色光が青色光用液晶ライトバルブ24に入射
される。各ライトバルブにより変調された3つの色光は
クロスダイクロイックプリズム25に入射する。このプ
リズムは4つの直角プリズムが貼り合わされ、その内面
に赤光を反射する誘電体多層膜と青光を反射する誘電体
多層膜とが十字状に形成されている。これらの誘電体多
層膜によって3つの色光が合成されて、カラー画像を表
す光が形成される。合成された光は、投写光学系である
投写レンズ26によってスクリーン27上に投写され、
画像が拡大されて表示される。FIG. 21 is a schematic configuration diagram showing a main part of the projection display device. In the figure, 10 is a light source, 13 and 14 are dichroic mirrors, 15, 16 and 17 are reflection mirrors, 1
8, 19, and 20 indicate relay lenses, 22, 23, and 24 indicate liquid crystal light valves, 25 indicates a cross dichroic prism, and 26 indicates a projection lens. The light source 10 includes a lamp 11 such as a metal halide and a reflector 1 that reflects light from the lamp.
Consists of two. The dichroic mirror 13 that reflects blue light and green light transmits red light of the white light flux from the light source 10 and reflects blue light and green light. The transmitted red light is reflected by the reflection mirror 17 and enters the red light liquid crystal light valve 22. On the other hand, green light of the color light reflected by the dichroic mirror 13 is reflected by the dichroic mirror 14 that reflects green light, and is incident on the liquid crystal light valve 23 for green light. On the other hand, the blue light also passes through the second dichroic mirror 14. For blue light, in order to prevent light loss due to a long optical path, a light guide means 21 including a relay lens system including an incident lens 18, a relay lens 19, and an exit lens 20 is provided. The light enters the liquid crystal light valve 24 for light. The three color lights modulated by the respective light valves enter the cross dichroic prism 25. This prism has four right-angle prisms bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. The three color lights are combined by these dielectric multilayer films to form light representing a color image. The synthesized light is projected on a screen 27 by a projection lens 26 which is a projection optical system,
The image is displayed enlarged.
【0055】本発明は従来のTN型の液晶を用いた液晶
表示装置とは異なり、視角の広い横電界型(いわゆるI
PSモード)の液晶装置である。その視角について図1
4に示した。(a)は従来のTN型の液晶装置であり、
斜線部のような視角特性を有する。従って、従来型の投
射型液晶装置は、ライトバルブとして用いる液晶装置の
視角特性に合わせ、液晶装置を光軸に対して傾けて配置
している。このように配置しなければならないため、従
来型の投射型液晶装置は、投射される表示が台形状にな
り、表示される映像の上下で表示幅が異なりゆがんだ表
示となる問題点が有る。The present invention is different from a conventional liquid crystal display device using a TN type liquid crystal, in which a horizontal electric field type having a wide viewing angle (so-called I-type) is used.
(PS mode) liquid crystal device. Fig. 1
The results are shown in FIG. (A) is a conventional TN type liquid crystal device,
It has a viewing angle characteristic like a shaded portion. Therefore, in the conventional projection type liquid crystal device, the liquid crystal device is arranged to be inclined with respect to the optical axis in accordance with the viewing angle characteristics of the liquid crystal device used as a light valve. Because of this arrangement, the conventional projection-type liquid crystal device has a problem in that the projected display has a trapezoidal shape, and the displayed width differs between the upper and lower sides of the displayed image, resulting in a distorted display.
【0056】これに対して、本願の液晶装置をライトバ
ルブとして用いることにより、このような問題点、即ち
投射映像が台形となると言う問題点を解消することがで
きる。即ち、図14(b)に本願の様な横電界型の液晶
装置の視角特性を示したが、図示されているように全体
的にほぼ均一な視角特性を有することがわかる。従っ
て、視角特性に影響されることなくライトバルブである
液晶装置を光軸に対して垂直に配置することができ、台
形型の表示となることは全くない。On the other hand, by using the liquid crystal device of the present invention as a light valve, such a problem, that is, a problem that a projected image becomes trapezoidal can be solved. That is, FIG. 14B shows the viewing angle characteristics of the in-plane switching type liquid crystal device as shown in the present application, and it can be seen that the viewing angle characteristics are substantially uniform as a whole as shown. Therefore, the liquid crystal device, which is a light valve, can be arranged perpendicularly to the optical axis without being affected by the viewing angle characteristics, and there is no trapezoidal display.
【0057】次に、上述の実施例の液晶装置を用いて構
成される電子機器は、図15に示す表示情報出力源10
00、表示情報処理回路1002、表示駆動回路100
4、液晶パネルなどの表示パネル1006、クロック発
生回路1008及び電源回路1010を含んで構成され
る。表示情報出力源1000は、ROM、RAMなどの
メモリ、テレビ信号を同調して出力する同調回路などを
含んで構成され、クロック発生回路1008からのクロ
ックに基づいて、ビデオ信号などの表示情報を出力す
る。表示情報処理回路1002は、クロック発生回路1
008からのクロックに基づいて表示情報を処理して出
力する。この表示情報処理回路1002は、例えば増幅
・極性反転回路、相展開回路、ローテーション回路、ガ
ンマ補正回路あるいはクランプ回路等を含むことができ
る。表示駆動回路1004は、走査側駆動回路及びデー
タ側駆動回路を含んで構成され、液晶パネル1006を
表示駆動する。電源回路1010は、上述の各回路に電
力を供給する。Next, an electronic apparatus constituted by using the liquid crystal device of the above embodiment is provided with a display information output source 10 shown in FIG.
00, display information processing circuit 1002, display drive circuit 100
4, a display panel 1006 such as a liquid crystal panel, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a memory such as a ROM or a RAM, a tuning circuit that tunes and outputs a television signal, and the like, and outputs display information such as a video signal based on a clock from a clock generation circuit 1008. I do. The display information processing circuit 1002 includes a clock generation circuit 1
The display information is processed and output based on the clock from 008. The display information processing circuit 1002 can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like. The display driving circuit 1004 includes a scanning side driving circuit and a data side driving circuit, and drives the liquid crystal panel 1006 for display. The power supply circuit 1010 supplies power to each of the above circuits.
【0058】このような構成の電子機器として、図12
に示す液晶プロジェクタ、図16に示すマルチメディア
対応のパーソナルコンピュータ(PC)及びエンジニア
リング・ワークステーション(EWS)、図17に示す
ページャ、あるいは携帯電話、ワードプロセッサ、テレ
ビ、ビューファインダ型又はモニタ直視型のビデオテー
プレコーダ、電子手帳、電子卓上計算機、カーナビゲー
ション装置、POS端末、タッチパネルを備えた装置な
どを挙げることができる。FIG. 12 shows an electronic apparatus having such a configuration.
, A personal computer (PC) and an engineering workstation (EWS) for multimedia shown in FIG. 16, a pager shown in FIG. 17, or a mobile phone, a word processor, a television, a viewfinder type video or a monitor direct view type video. Examples include a tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, and a device having a touch panel.
【0059】図162に示すパーソナルコンピュータ1
200は、キーボード1202を備えた本体部1204
と、液晶表示画面1206とを有する。The personal computer 1 shown in FIG.
Reference numeral 200 denotes a main body 1204 having a keyboard 1202.
And a liquid crystal display screen 1206.
【0060】図17に示すページャ1300は、金属製
フレーム1302内に、液晶表示基板1304、バック
ライト1306aを備えたライトガイド1306、回路
基板1308、第1,第2のシールド板1310,13
12、2つの弾性導電体1314,1316、及びフィ
ルムキャリアテープ1318を有する。2つの弾性導電
体1314,1316及びフィルムキャリアテープ13
18は、液晶表示基板1304と回路基板1308とを
接続するものである。A pager 1300 shown in FIG. 17 includes a liquid crystal display substrate 1304, a light guide 1306 having a backlight 1306a, a circuit board 1308, and first and second shield plates 1310, 13 in a metal frame 1302.
12, two elastic conductors 1314 and 1316, and a film carrier tape 1318. Two elastic conductors 1314 and 1316 and film carrier tape 13
Reference numeral 18 denotes a connection between the liquid crystal display substrate 1304 and the circuit board 1308.
【0061】ここで、液晶表示基板1304は、2枚の
透明基板1304a,1304bの間に液晶を封入した
もので、これにより少なくともドットマトリクス型の液
晶表示パネルが構成される。一方の透明基板に、図15
に示す駆動回路1004、あるいはこれに加えて表示情
報処理回路1002を形成することができる。液晶表示
基板1304に搭載されない回路は、液晶表示基板の外
付け回路とされ、図17の場合には回路基板1308に
搭載できる。Here, the liquid crystal display substrate 1304 has liquid crystal sealed between two transparent substrates 1304a and 1304b, thereby forming at least a dot matrix type liquid crystal display panel. On one transparent substrate, FIG.
Or a display information processing circuit 1002 in addition to the above. Circuits not mounted on the liquid crystal display substrate 1304 are external circuits of the liquid crystal display substrate, and can be mounted on the circuit substrate 1308 in the case of FIG.
【0062】図17はページャの構成を示すものである
から、液晶表示基板1304以外に回路基板1308が
必要となるが、電子機器用の一部品として液晶表示装置
が使用される場合であって、透明基板に表示駆動回路な
どが搭載される場合には、その液晶表示装置の最小単位
は液晶表示基板1304である。あるいは、液晶表示基
板1304を筺体としての金属フレーム1302に固定
したものを、電子機器用の一部品である液晶表示装置と
して使用することもできる。さらに、バックライト式の
場合には、金属製フレーム1302内に、液晶表示基板
1304と、バックライト1306aを備えたライトガ
イド1306とを組み込んで、液晶表示装置を構成する
ことができる。これらに代えて、図18に示すように、
液晶表示基板1304を構成する2枚の透明基板130
4a,1304bの一方に、金属の導電膜が形成された
ポリイミドテープ1322にICチップ1324を実装
したTCP(Tape Carrier Packag
e)1320を接続して、電子機器用の一部品である液
晶表示装置として使用することもできる。FIG. 17 shows the structure of a pager, and therefore requires a circuit board 1308 in addition to the liquid crystal display substrate 1304. However, this is a case where a liquid crystal display device is used as one component for electronic equipment. When a display driving circuit or the like is mounted on a transparent substrate, the minimum unit of the liquid crystal display device is the liquid crystal display substrate 1304. Alternatively, a structure in which the liquid crystal display substrate 1304 is fixed to a metal frame 1302 serving as a housing can be used as a liquid crystal display device which is one component for electronic devices. Further, in the case of a backlight type, a liquid crystal display substrate 1304 and a light guide 1306 provided with a backlight 1306a can be incorporated in a metal frame 1302 to constitute a liquid crystal display device. Instead of these, as shown in FIG.
Two transparent substrates 130 constituting the liquid crystal display substrate 1304
4a and 1304b, a TCP (Tape Carrier Package) in which an IC chip 1324 is mounted on a polyimide tape 1322 on which a metal conductive film is formed.
e) 1320 can be connected to be used as a liquid crystal display device, which is one component for electronic equipment.
【0063】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレー装置にも適用可能であ
る。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention. For example, the present invention is not limited to being applied to the driving of the above-described various liquid crystal panels, but is also applicable to electroluminescence and plasma display devices.
【0064】[0064]
【発明の効果】以上説明したように、この発明は、信号
線と画素電極との間に生じる電界は絶縁膜内に生じて外
に出なくなるため、画素電極と共通電極によって液晶に
印加される電界が信号線の電圧変化に影響されて変化
し、表示される画質が劣化するのを防止することができ
るようになるという効果がある。As described above, according to the present invention, the electric field generated between the signal line and the pixel electrode is generated in the insulating film and does not go outside, so that the electric field is applied to the liquid crystal by the pixel electrode and the common electrode. There is an effect that it is possible to prevent the electric field from being changed by being affected by the change in the voltage of the signal line and the displayed image quality from being deteriorated.
【図1】本発明を適用したアクティブマトリックス基板
の第1の実施例の1画素部の平面レイアウト図。FIG. 1 is a plan layout view of one pixel portion of a first embodiment of an active matrix substrate to which the present invention is applied.
【図2】図1におけるA−A’線およびB−B’線に沿
った断面を示す断面図。FIG. 2 is a sectional view showing a section taken along line AA ′ and line BB ′ in FIG. 1;
【図3】第1の実施例のアクティブマトリックス基板の
製造方法の一実施例(前半)を工程順に示す断面図。FIG. 3 is a sectional view showing an example (first half) of a method for manufacturing an active matrix substrate according to the first example in the order of steps;
【図4】第1の実施例のアクティブマトリックス基板の
製造方法の一実施例(後半)を工程順に示す断面図。FIG. 4 is a sectional view showing an example (second half) of the method of manufacturing the active matrix substrate according to the first example in the order of steps;
【図5】本発明を適用したアクティブマトリックス基板
の第2の実施例の1画素部の平面レイアウト図。FIG. 5 is a plan layout diagram of one pixel portion of a second embodiment of the active matrix substrate to which the present invention is applied.
【図6】図5におけるC−C’線に沿った断面を示す断
面図。FIG. 6 is a sectional view showing a section taken along line CC ′ in FIG. 5;
【図7】図5の実施例の1画素部の等価回路を示す回路
図。FIG. 7 is a circuit diagram showing an equivalent circuit of one pixel unit in the embodiment of FIG.
【図8】本発明を適用したアクティブマトリックス基板
の第3の実施例の1画素部の平面レイアウト図。FIG. 8 is a plan layout diagram of one pixel portion of a third embodiment of the active matrix substrate to which the present invention is applied.
【図9】本発明を適用して好適なアクティブマトリック
ス基板のシステム構成例を示すブロック図。FIG. 9 is a block diagram showing a system configuration example of an active matrix substrate suitable for applying the present invention.
【図10】本発明に係るアクティブマトリックス基板を
用いた液晶パネルの構成例を示す断面図および平面図。10A and 10B are a cross-sectional view and a plan view illustrating a configuration example of a liquid crystal panel using an active matrix substrate according to the present invention.
【図11】本発明に係るアクティブマトリックス基板を
用いた液晶パネルの他の構成例を示す平面図および断面
図。11A and 11B are a plan view and a cross-sectional view illustrating another configuration example of a liquid crystal panel using the active matrix substrate according to the present invention.
【図12】実施例のアクティブマトリックス基板を用い
たLCDをライトバルブとして応用した投射型表示装置
の一例としてビデオプロジェクタの概略構成図。FIG. 12 is a schematic configuration diagram of a video projector as an example of a projection display device in which an LCD using an active matrix substrate according to an embodiment is applied as a light valve.
【図13】従来の横電界方式の液晶表示装置用の基板の
一例を示す平面レイアウト図および断面図。13A and 13B are a plan layout view and a cross-sectional view illustrating an example of a conventional substrate for an in-plane switching mode liquid crystal display device.
【図14】従来のTN型液晶装置の視角特性(a)と、
横電界方式の液晶表示装置の視角特性(b)を示した
図。FIG. 14 shows a viewing angle characteristic (a) of a conventional TN type liquid crystal device,
FIG. 4 is a diagram showing viewing angle characteristics (b) of a liquid crystal display device of a horizontal electric field system.
【図15】本発明の一応用例を示した図。FIG. 15 is a diagram showing an application example of the present invention.
【図16】本発明の一応用例を示した図。FIG. 16 is a diagram showing an application example of the present invention.
【図17】本発明の一応用例を示した図。FIG. 17 is a diagram showing an application example of the present invention.
【図18】本発明の一応用例を示した図。FIG. 18 is a diagram showing an application example of the present invention.
10 基板(ガラス基板) 11 ポリシリコン層(動作層) 12 下地絶縁膜 13 ゲート電極 14 ゲート絶縁膜 15a〜15c コンタクトホール 16,17 絶縁膜 18 補助容量電極層 21 走査線(ゲート線) 22 信号線(ソース線) 23 画素電極 24 共通電極 30 液晶パネル 31 対向基板 33 カラーフィルタ層 36 シール材 37 液晶 50,60 周辺回路 51 Xシフトレジスタ 52 サンプリング用スイッチ 54〜56 ビデオライン 61 Yシフトレジスタ 70 パッド 72〜78 外部端子 90 画素 91 画素駆動用TFT 370 ランプ 373,375,376 ダイクロイックミラー 374,377 反射ミラー 378,379,380 ライトバルブ 383 ダイクロイックプリズム 384 投射レンズ DESCRIPTION OF SYMBOLS 10 Substrate (glass substrate) 11 Polysilicon layer (operation layer) 12 Base insulating film 13 Gate electrode 14 Gate insulating film 15a-15c Contact hole 16, 17 Insulating film 18 Auxiliary capacitance electrode layer 21 Scanning line (gate line) 22 Signal line (Source line) 23 Pixel electrode 24 Common electrode 30 Liquid crystal panel 31 Counter substrate 33 Color filter layer 36 Seal material 37 Liquid crystal 50, 60 Peripheral circuit 51 X shift register 52 Sampling switch 54 to 56 Video line 61 Y shift register 70 Pad 72 -78 External terminal 90 pixels 91 pixel driving TFT 370 lamp 373,375,376 dichroic mirror 374,377 reflection mirror 378,379,380 light valve 383 dichroic prism 384 projection lens
Claims (10)
差するように配設され、前記信号線と前記走査線とに接
続して薄膜トランジスタが形成されてなり、前記薄膜ト
ランジスタに接続して画素電極が形成され、前記画素電
極に対応して共通電極が形成され画素が設けられ、前記
薄膜トランジスタを介して前記画素電極に電圧が印加さ
れて当該画素電極と対応する共通電極との間に電界が形
成されるように構成されたアクティブマトリックス基板
において、前記画素電極および共通電極を同一の導電層
によって形成するとともに、前記信号線を前記画素電極
または共通電極の下方に絶縁膜を隔てて重なるように他
の導電層によって形成するようにしたことを特徴とする
アクティブマトリックス基板。1. A plurality of signal lines and scanning lines are provided on a substrate so as to intersect with each other, and a thin film transistor is formed by being connected to the signal line and the scanning line. An electrode is formed, a common electrode is formed corresponding to the pixel electrode, and a pixel is provided. A voltage is applied to the pixel electrode via the thin film transistor, and an electric field is generated between the pixel electrode and the corresponding common electrode. In the active matrix substrate configured to be formed, the pixel electrode and the common electrode are formed of the same conductive layer, and the signal lines overlap the pixel electrode or the common electrode with an insulating film interposed therebetween. An active matrix substrate formed of another conductive layer.
差するように配設され、前記信号線と前記走査線とに接
続して薄膜トランジスタが形成されてなり、前記薄膜ト
ランジスタに接続して画素電極が形成され、前記画素電
極に対応して共通電極が形成され画素が設けられ、前記
薄膜トランジスタを介して前記画素電極に電圧が印加さ
れて当該画素電極と対応する共通電極との間に電界が形
成されるように構成されたアクティブマトリックス基板
において、前記画素電極および共通電極を同一絶縁膜上
に形成するとともに、前記信号線を前記画素電極または
共通電極の下方に絶縁膜を隔てて重なるように他の導電
層によって形成するようにしたことを特徴とするアクテ
ィブマトリックス基板。2. A plurality of signal lines and scanning lines are provided on a substrate so as to intersect with each other, and a thin film transistor is formed by being connected to the signal line and the scanning line. An electrode is formed, a common electrode is formed corresponding to the pixel electrode, and a pixel is provided. A voltage is applied to the pixel electrode via the thin film transistor, and an electric field is generated between the pixel electrode and the corresponding common electrode. In the active matrix substrate configured to be formed, the pixel electrode and the common electrode are formed on the same insulating film, and the signal lines overlap with the insulating film below the pixel electrode or the common electrode with the insulating film interposed therebetween. An active matrix substrate formed of another conductive layer.
前記共通電極とのすき間および前記共通電極の端部と前
記走査線とのすき間を覆う突出部が設けられていること
を特徴とする請求項1または2に記載のアクティブマト
リックス基板。3. The signal line is provided with a protruding portion that covers a gap between an end of the pixel electrode and the common electrode and a gap between an end of the common electrode and the scanning line. The active matrix substrate according to claim 1 or 2, wherein
導電層と同一の導電層からなるバッファ層を介して前記
薄膜トランジスタの動作層となる半導体層に接続されて
いることを特徴とする請求項1、2または3に記載のア
クティブマトリックス基板。4. The semiconductor device according to claim 1, wherein the pixel electrode is connected to a semiconductor layer serving as an operation layer of the thin film transistor via a buffer layer formed of the same conductive layer as a conductive layer forming the signal line. Item 7. The active matrix substrate according to item 1, 2 or 3.
査線に沿って延設された延長部を有し、該延長部と前記
隣接する画素行の走査線との間に補助容量を構成する電
極層が形成され、該電極層は前記画素電極に接続されて
いることを特徴とする請求項1、2、3または4に記載
のアクティブマトリックス基板。5. The pixel electrode has an extension extending along the scanning line of an adjacent pixel row, and forms an auxiliary capacitor between the extension and the scanning line of the adjacent pixel row. 5. The active matrix substrate according to claim 1, wherein an electrode layer is formed, and the electrode layer is connected to the pixel electrode.
電層と同一の導電層により構成されていることを特徴と
する請求項1、2、3、4または5に記載のアクティブ
マトリックス基板。6. The active matrix substrate according to claim 1, wherein the electrode layer is formed of the same conductive layer as a conductive layer forming the signal line. .
差するように配設され、前記信号線と前記走査線とに接
続して薄膜トランジスタが形成されてなり、前記薄膜ト
ランジスタに接続して画素電極が形成され、前記画素電
極に対応して共通電極が形成され画素が設けられ、前記
薄膜トランジスタを介して前記画素電極に電圧が印加さ
れて当該画素電極と対応する共通電極との間に電界が形
成されるように構成されたアクティブマトリックス基板
の製造方法において、 前記信号線を形成する工程と、該信号線形成後に絶縁膜
を形成する工程と、該絶縁膜形成後に前記画素電極およ
び共通電極を同時に形成する工程とを含むことを特徴と
するアクティブマトリックス基板の製造方法。7. A plurality of signal lines and scanning lines are provided on a substrate so as to intersect with each other, and a thin film transistor is formed so as to be connected to the signal line and the scanning line. An electrode is formed, a common electrode is formed corresponding to the pixel electrode, and a pixel is provided. A voltage is applied to the pixel electrode via the thin film transistor, and an electric field is generated between the pixel electrode and the corresponding common electrode. In a method for manufacturing an active matrix substrate configured to be formed, a step of forming the signal line, a step of forming an insulating film after forming the signal line, and forming the pixel electrode and the common electrode after forming the insulating film Forming the active matrix substrate simultaneously.
載のアクティブマトリックス基板と、カラーフィルタ層
を有する基板とが間隔をおいて配置されるとともに、前
記アクティブマトリックス基板と前記基板との間隙内に
液晶が封入されていることを特徴とする液晶装置。8. The active matrix substrate according to claim 1, 2, 3, 4, 5 or 6, and a substrate having a color filter layer are arranged at a distance, and the active matrix substrate and the substrate are arranged. Wherein a liquid crystal is sealed in a gap between the liquid crystal device and the liquid crystal device.
過もしくは反射する液晶ライトバルブと、これらの液晶
ライトバルブにより変調された光を集光し拡大投射する
投射光学手段とを備えてなる投射型表示装置において、
前記液晶ライトバルブは、一方の基板に画素電極、該画
素電極に接続されてなるスイッチング素子、および共通
電極が少なくとも形成されてなる液晶装置から形成され
てなることを特徴とする投射型表示装置。9. A light source comprising: a light source; a liquid crystal light valve for modulating and transmitting or reflecting light from the light source; and projection optical means for condensing and modulating and projecting light modulated by the liquid crystal light valve. Projection type display device,
The liquid crystal light valve is formed of a liquid crystal device in which a pixel electrode, a switching element connected to the pixel electrode, and a common electrode are formed at least on one substrate.
する電子機器。10. An electronic apparatus comprising the liquid crystal device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10001892A JPH11194366A (en) | 1998-01-07 | 1998-01-07 | Active matrix substrate and its manufacture, liquid crystal device, and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10001892A JPH11194366A (en) | 1998-01-07 | 1998-01-07 | Active matrix substrate and its manufacture, liquid crystal device, and electronic equipment |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003080861A Division JP3881964B2 (en) | 2003-03-24 | 2003-03-24 | Active matrix substrate, liquid crystal device, and electronic device |
JP2003366040A Division JP3698154B2 (en) | 2003-10-27 | 2003-10-27 | Active matrix substrate and liquid crystal device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11194366A true JPH11194366A (en) | 1999-07-21 |
Family
ID=11514244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10001892A Pending JPH11194366A (en) | 1998-01-07 | 1998-01-07 | Active matrix substrate and its manufacture, liquid crystal device, and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11194366A (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001033292A1 (en) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Liquid crystal display device |
JP2001281703A (en) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and its manufacturing method |
JP2002116450A (en) * | 2000-10-10 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and its manufacturing method |
KR100446381B1 (en) * | 2001-05-17 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for fringe field switching liquid crystal display device |
JP2006157053A (en) * | 1999-04-12 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its fabrication process, and electronic apparatus |
KR100607145B1 (en) * | 2000-02-11 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device |
WO2006080116A1 (en) * | 2005-01-26 | 2006-08-03 | Idemitsu Kosan Co., Ltd. | Thin film transistor and method for manufacture thereof, and thin film transistor substrate and method for manufacture thereof, and liquid crystal display device and organic el display device using said thin film transistor, and transparent electroconductive laminated substrate |
US7567328B2 (en) | 2000-01-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
US7855380B2 (en) | 1999-04-12 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2011002855A (en) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | Liquid crystal display |
US7936428B2 (en) | 2004-02-26 | 2011-05-03 | Nec Lcd Technologies, Ltd | Liquid crystal display device with an electric-field shielding layer and method of fabricating the same |
WO2014097979A1 (en) * | 2012-12-21 | 2014-06-26 | シャープ株式会社 | Liquid crystal display device |
JP2014209243A (en) * | 1999-08-31 | 2014-11-06 | 株式会社半導体エネルギー研究所 | Display device and electronic apparatus |
JP2017083897A (en) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Electric appliance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09230378A (en) * | 1996-02-27 | 1997-09-05 | Sharp Corp | Liquid crystal display device and its manufacture |
JPH09236820A (en) * | 1996-02-29 | 1997-09-09 | Hosiden Corp | Liquid crystal display device |
JPH112836A (en) * | 1997-06-10 | 1999-01-06 | Hitachi Ltd | Active matrix liquid crystal display device |
-
1998
- 1998-01-07 JP JP10001892A patent/JPH11194366A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09230378A (en) * | 1996-02-27 | 1997-09-05 | Sharp Corp | Liquid crystal display device and its manufacture |
JPH09236820A (en) * | 1996-02-29 | 1997-09-09 | Hosiden Corp | Liquid crystal display device |
JPH112836A (en) * | 1997-06-10 | 1999-01-06 | Hitachi Ltd | Active matrix liquid crystal display device |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4527070B2 (en) * | 1999-04-12 | 2010-08-18 | 株式会社半導体エネルギー研究所 | Semiconductor device, manufacturing method thereof, and electronic apparatus |
US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2006157053A (en) * | 1999-04-12 | 2006-06-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its fabrication process, and electronic apparatus |
US7855380B2 (en) | 1999-04-12 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2014209243A (en) * | 1999-08-31 | 2014-11-06 | 株式会社半導体エネルギー研究所 | Display device and electronic apparatus |
WO2001033292A1 (en) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Liquid crystal display device |
JP2001281703A (en) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and its manufacturing method |
US7567328B2 (en) | 2000-01-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
JP2017083897A (en) * | 2000-02-03 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Electric appliance |
KR100607145B1 (en) * | 2000-02-11 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device |
JP2002116450A (en) * | 2000-10-10 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and its manufacturing method |
KR100446381B1 (en) * | 2001-05-17 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for fringe field switching liquid crystal display device |
US7936428B2 (en) | 2004-02-26 | 2011-05-03 | Nec Lcd Technologies, Ltd | Liquid crystal display device with an electric-field shielding layer and method of fabricating the same |
WO2006080116A1 (en) * | 2005-01-26 | 2006-08-03 | Idemitsu Kosan Co., Ltd. | Thin film transistor and method for manufacture thereof, and thin film transistor substrate and method for manufacture thereof, and liquid crystal display device and organic el display device using said thin film transistor, and transparent electroconductive laminated substrate |
JP2011002855A (en) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | Liquid crystal display |
WO2014097979A1 (en) * | 2012-12-21 | 2014-06-26 | シャープ株式会社 | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755277B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
US6531996B1 (en) | Electro-optical apparatus and electronic apparatus | |
US7136117B2 (en) | Electro-optical device and electronic apparatus | |
KR20000015775A (en) | Liquid crystal device, electrooptic device, and projection display device using the same | |
US7952551B2 (en) | Electro-optical device and electronic apparatus including same | |
JPH11194366A (en) | Active matrix substrate and its manufacture, liquid crystal device, and electronic equipment | |
JP3589005B2 (en) | Electro-optical devices and electronic equipment | |
JP3707472B2 (en) | Electro-optical device and electronic apparatus | |
US7561220B2 (en) | Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor | |
JP2000112437A (en) | Driving circuit of electrooptical device, electrooptical device and electronic device | |
US8014055B2 (en) | Electro-optic device and electronic apparatus | |
JP2002049052A (en) | Electrooptical device | |
JP3648976B2 (en) | Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate | |
US20050001945A1 (en) | Electro-optical device, electronic apparatus, and projection display apparatus | |
JPH11265162A (en) | Electro-optical device and electronic equipment | |
JP3881964B2 (en) | Active matrix substrate, liquid crystal device, and electronic device | |
US20080079856A1 (en) | Liquid-crystal device, method for driving liquid-crystal device, projector, and electronic apparatus | |
JPH11194363A (en) | Pattern forming method, active matrix substrate and its production and electronic apparatus | |
JP3698154B2 (en) | Active matrix substrate and liquid crystal device | |
JP3966326B2 (en) | Inspection method for active matrix substrate | |
KR20040025584A (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
US6838699B2 (en) | Electro-optical device with undercut-reducing thin film pattern and reticle | |
JP2000047602A (en) | Electrooptic device and projection type display device using same | |
JP2000338919A (en) | Driving circuit for electro-optic device, electro-optic device, and projection type display device | |
JP3633255B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040205 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040227 |