JP3589005B2 - Electro-optical devices and electronic equipment - Google Patents

Electro-optical devices and electronic equipment Download PDF

Info

Publication number
JP3589005B2
JP3589005B2 JP1514998A JP1514998A JP3589005B2 JP 3589005 B2 JP3589005 B2 JP 3589005B2 JP 1514998 A JP1514998 A JP 1514998A JP 1514998 A JP1514998 A JP 1514998A JP 3589005 B2 JP3589005 B2 JP 3589005B2
Authority
JP
Japan
Prior art keywords
line
image signal
data
lines
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1514998A
Other languages
Japanese (ja)
Other versions
JPH11202367A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1514998A priority Critical patent/JP3589005B2/en
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US09/331,841 priority patent/US6262702B1/en
Priority to CNB988016125A priority patent/CN1214282C/en
Priority to PCT/JP1998/004822 priority patent/WO1999023530A1/en
Priority to KR10-1999-7004676A priority patent/KR100518923B1/en
Priority to EP98950374A priority patent/EP0950917B1/en
Priority to EP03076261A priority patent/EP1345070A3/en
Priority to DE69820226T priority patent/DE69820226T2/en
Priority to EP10153177A priority patent/EP2189839A1/en
Priority to TW087117759A priority patent/TW444147B/en
Publication of JPH11202367A publication Critical patent/JPH11202367A/en
Priority to US09/828,965 priority patent/US6483493B2/en
Application granted granted Critical
Publication of JP3589005B2 publication Critical patent/JP3589005B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴと称す）駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びこれを用いた電子機器の技術分野に属し、特にＴＦＴアレイ基板上に設けられたデータ線駆動回路によりクロック信号等の制御信号に基づいてデータ線を高周波で駆動する形式の電気光学装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、データ線駆動回路、サンプリング回路等を含みデータ線にデータ信号を供給するデータ信号供給手段や、走査線駆動回路等を含み走査線に走査信号を供給する走査信号供給手段が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
この場合、データ信号供給手段には、データ信号の供給タイミングの基準となるデータ線駆動回路を動作させるためのデータ線側基準クロックなどの制御信号、表示すべき画像の内容に対応しておりデータ信号の基となる画像信号、正や負の定電位電源等が、ＴＦＴアレイ基板に設けられた外部入力端子及び配線を介して夫々供給される。他方、走査信号供給手段には、走査信号の供給タイミングの基準となる走査線駆動回路を動作させるための走査線側基準クロック、正や負の定電位電源等が、やはりＴＦＴアレイ基板に設けられた外部入力端子及び配線を介して供給される。そして走査信号供給手段においては、例えば走査線駆動回路により、走査線側基準クロックに基づくタイミングで走査信号を走査線に線順次で供給する。これに対応してデータ信号供給手段においては、例えば入力された画像信号をサンプリングするサンプリング回路を、データ線駆動回路がデータ線側基準クロックに基づくタイミングで順次駆動して、サンプリング回路からデータ信号がデータ線に供給される。これらの結果、走査線にゲート接続された各ＴＦＴは、走査信号の供給に応じて導通状態とされ、データ信号が当該ＴＦＴを介して画素電極に供給されて各画素における画像表示が行われる。
【０００４】
近年特に、液晶プロジェクタ用の液晶装置等では、表示画像の高解像度化に伴って、非常に高い周波数のシリアルな画像信号が入力されるようになってきている。例えば、画像信号のドット周波数は、近時の高解像度のパソコン画面において使用されるＸＧＡ表示モードやＳＸＧＡ表示モードになると、夫々約６５ＭＨｚと約１３５ＭＨｚであり、従来のＶＧＡ表示モードにおけるドット周波数（約３０ＭＨｚ）を遥かに上回る。これに対応すべく、特にデータ信号供給手段に供給されるデータ線側基準クロックの周波数も非常に高くなってきている。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年の表示画像の高品位化の要請の下では、このように基準クロックの周波数を高くすることによる、高周波のクロックノイズの発生が無視し得ないようになる。即ち、例えば従来の比較的周波数の低いデータ線側基準クロックをデータ線駆動回路に供給してサンプリング回路を駆動する構成において、そのままクロック信号の周波数を上げたのでは、サンプリング回路に入力される画像信号中やサンプリング回路から出力されるデータ信号中に高周波のクロックノイズが発生して、データ線に供給すべきデータ信号が劣化してしまう。このように劣化したデータ信号の供給を受けたのでは、各画素電極により表示される画像もやはり劣化してしまうという問題点がある。例えば、各画素において中間レベルの階調表示を行う時に、１０ｍＶ程度の微少なノイズが画像信号中に飛び込んだだけでも、表示画像中に視認可能な程度のノイズとして現れてしまう。これは、最高又は最低の液晶駆動電圧（例えば、０〜５Ｖ間の電圧）に対応する白又は黒レベルの表示を行っている場合と比べて、中間レベルにおける液晶駆動電圧の変化に対する液晶の透過率の変化が急峻だからである。このように高精度の多階調表示を実現するためには、高周波のクロックノイズの問題は重大である。
【０００６】
他方で、相展開数を増やすことによりサンプリング回路に供給される画像信号の周波数を下げることはできるが、液晶パネルの基板に設けねばならない画像信号入力用の外部入力端子の数は、相展開数の増加に対応して増やさねばならない。即ち、例えば６相展開の場合には、画像信号入力用の外部入力端子は６個必要となり、１２相展開の場合には、１２個必要となる。更に、これらの画像信号入力用の外部入力端子からサンプリング回路まで引き回す配線の数も同様に相展開数だけ必要となる。これらの結果、画像信号用の配線が液晶パネルの基板面上を占める割合が増加して、サンプリング回路、データ線駆動回路等からなるデータ信号供給手段を形成する領域を基板上に確保するのが困難となる。ここで仮に従来のように、外部入力端子が設けられた基板の縁から見て、データ線駆動回路の一方の側へクロック信号等の制御信号用の配線を引き回し、データ線駆動回路の他方の側へ多数の画像信号用の配線を引き回したのでは、各側に引き回される配線数が顕著に異なるため、データ線駆動回路の周囲における配線の配置バランスが非常に悪くなる（即ち、配線が片側に偏る）という問題点が生じる。この場合、液晶パネルの基板を大きくして配線領域やデータ線駆動回路を形成する領域を確保することは可能であるが、これでは、限られた基板サイズでの画面の大型化という液晶パネルの技術分野における基本的要請に反してしまう。
【０００７】
本発明は上述の問題点に鑑みなされたものであり、画像信号の相展開数の増加に伴って配線数や外部入力端子数が増加してもこれらをバランス良く配線や配置することができ、しかも画像信号に対して高周波のクロック信号等の制御信号が及ぼす高周波のクロックノイズ等の悪影響を低減でき、高品位の画像表示を行える液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の電気光学装置は上記課題を解決するために、基板上に複数のデータ線と、該複数のデータ線に交差する複数の走査線と、前記複数のデータ線及び前記複数の走査線の各々に対応して設けられた複数のスイッチング素子及び複数の画素電極と、画像信号が供給される複数の画像信号線と、クロック信号を含む制御信号が供給される複数の制御信号線と、前記画像信号線及び前記制御信号線を夫々介して前記画像信号及び前記制御信号が入力され、前記画像信号に対応するデータ信号を前記制御信号に基づいて前記複数のデータ線に供給するデータ信号供給手段とを備えており、
前記複数の画像信号線のうち第１画像信号線群は前記基板上で前記データ信号供給手段の一方の側へ引き回されており、前記複数の画像信号線のうち第２画像信号線群は前記第１基板上で前記データ信号供給手段の他方の側へ引き回されており、前記第１及び第２画像信号線群を前記複数の制御信号線から夫々電気的にシールドする少なくとも１本の導電線を前記基板上に更に備えたことを特徴とする。
【０００９】
請求項１に記載の電気光学装置によれば、画像信号は、画像信号線を介して、データ信号供給手段に供給される。これと並行して、クロック信号、イネーブル信号等を含む制御信号は、制御信号線を介して、データ信号供給手段に供給される。すると、例えばデータ線駆動回路、サンプリング回路等を含んで構成されるデータ信号供給手段により、制御信号に基づいて画像信号に対応するデータ信号が、複数のデータ線に供給される。ここで特に、基板に配線された導電線により、画像信号線は、クロック信号線、イネーブル信号線等の制御信号線から夫々電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、クロック信号線等の制御信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減できる。
【００１０】
他方で、基板に形成されるか又は基板に接続された走査線駆動回路等を含む走査信号供給手段により、走査信号が走査線を介してスイッチング素子に供給される。これと並行して、上述のように高周波のクロックノイズ等が低減された画像信号に対応するデータ信号が、データ線を介してスイッチング素子に供給され、更にスイッチング素子を介して供給されるデータ信号により画素電極に印加される電圧が変化し、当該画素電極に対向する液晶が駆動される。
【００１１】
以上の結果、表示すべき画像の解像度が高く、例えば多相展開された画像信号が入力される場合にも、高周波のクロックノイズ等の発生により画質が劣化することは殆ど又は全く無くなり、高品位の画像表示が可能とされる。しかも、第１画像信号線群は、基板上でデータ信号供給手段の一方の側へ引き回されており、第２画像信号線群は基板上でデータ信号供給手段の他方の側へ引き回されている。従って、例えば１２相展開、２４相展開、…というように相展開数を増やすことによりデータ信号供給手段に供給される画像信号の周波数を下げつつ、多相展開に対応する多数の画像信号線については、データ信号供給手段の両側にバランス良く配置できる。この結果、サンプリング回路或いはサンプリング回路、データ線駆動回路等からなるデータ信号供給手段を形成する領域を基板上に容易に確保することができる。従って、限られた基板サイズでの画面の大型化を図ることも可能となる。
【００１２】
請求項２に記載の電気光学装置は請求項１に記載の電気光学装置において、前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第１及び第２画像信号線群をシールドすることを特徴とする。
【００１３】
請求項２に記載の電気光学装置によれば、導電線により、画像信号線は、複数の制御信号線のうち高周波制御信号（例えば、クロック信号、イネーブル信号等）を供給する高周波制御信号線から電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、高周波制御信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減できる。尚、低周波制御信号（例えば、データ線駆動回路内のシフトレジスタ用のスタート信号等）については、画像信号やデータ信号中の高周波ノイズの原因とはならないため、これを供給する低周波制御信号線を導電線によりシールドしてもよく、シールドしなくてもよい。
【００１４】
請求項３に記載の電気光学装置は請求項２に記載の電気光学装置において、前記第１及び第２画像信号線群と前記高周波制御信号線との間には、前記導電線と共に前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線が配線されていることを特徴とする。
【００１５】
請求項３に記載の電気光学装置によれば、第１及び第２画像信号線群の中で高周波制御信号線に近い側に位置する画像信号線は、低周波制御信号線と導電線との少なくとも合計２本の配線の存在により、高周波制御信号線から離間され且つ電気的にシールドされている。即ち、画像信号やデータ信号中の高周波ノイズの原因とはならない低周波制御信号（例えば、データ線駆動回路内のシフトレジスタ用のスタート信号等）を供給する低周波制御信号線を、高周波制御信号線と画像信号線との間に導電線と共に配置することにより、高周波制御信号線の画像信号線に対するクロックノイズ等の悪影響を更に低減できる。特に、一般に距離及び障害物の介在に応じて電磁波は減少するので、制御信号線と画像信号線との間に導電線や低周波制御信号線をなるべく多く配線する構成により、高周波制御信号線から画像信号線に印加される電磁波が減少する。このように、導電線以外に低周波制御信号線を高周波制御信号線と画像信号線との間に介在させることは基板上スペースの有効利用及びノイズ低減の観点から見て有利である。
【００１６】
請求項４に記載の電気光学装置は請求項１に記載の電気光学装置において、前記第１画像信号線群に接続されており外部画像信号源から前記画像信号が夫々入力される複数の第１外部入力端子と、前記第２画像信号線群に接続されており前記外部画像信号源から前記画像信号が夫々入力される複数の第２外部入力端子と、前記制御信号線に接続されており外部制御信号源から前記制御信号が夫々入力される複数の第３外部入力端子と、前記導電線に夫々接続された複数の第４外部入力端子とを前記基板の周辺部上に更に備えており、前記第１及び第２外部入力端子の間には、前記第３外部入力端子が配置されており、前記第１及び第３外部入力端子の間並びに前記第３及び第２外部入力端子の間には、前記第４外部入力端子が夫々配置されていることを特徴とする。
【００１７】
請求項４に記載の電気光学装置によれば、基板の周辺部上において、第１及び第２画像信号線群に夫々接続された複数の第１及び第２外部入力端子の間には、制御信号線に接続された複数の第３外部入力端子が配置されている。即ち、第１から第４外部入力端子が設けられた基板の周辺部上において、中央に制御信号線に接続された複数の第３外部入力端子が集中配置されており、その両側に第１及び第２画像信号線群に夫々接続された複数の第１及び第２外部入力端子が配置されている。そして、これらの間に、導電線に接続された第４外部入力端子が配置されている。従って、第１及び第２画像信号線群と制御信号線との間に基板上で距離を置くと共に、これらの間に導電線を配線する構成を容易に得ることができる。特に、当該電気光学装置に入力される前段階で、クロック信号等の制御信号が、画像信号に対しクロックノイズ等を発生させてしまう事態を効果的に阻止し得る。仮に、画像信号線に接続された複数の外部入力端子と制御信号線に接続された複数の外部入力端子とが混在していたり、隣接していたりすれば、当該電気光学装置に入力される前段階で、画像信号線と制御信号線とが隣接或いは近接する配線部分が不可避となり、画像信号中にクロックノイズ等が飛び込んでしまうのである。このように本発明によれば、電気光学装置に入力される前後において、クロック信号線から画像信号線への高周波のクロックノイズの飛び込みを低減できる。尚、より好ましくは、基板の周辺部において外部入力端子を形成可能な領域において、第１及び第２外部入力端子を可能な限り両側に寄せて配置すると共に、両者の間に配置される第３外部入力端子との間に可能な限り間隔を空けて、この間隔に導電線に接続された第４外部入力端子を配置する。
【００１８】
請求項５に記載の電気光学装置は請求項４に記載の電気光学装置において、前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第１及び第２画像信号線群をシールドし、前記第３外部入力端子のうち前記第４外部入力端子に隣接する端子は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線に接続されていることを特徴とする。
【００１９】
請求項５に記載の電気光学装置によれば、導電線により、画像信号線は、高周波制御信号線から電気的にシールドされている。ここで特に、制御信号線に接続された第３外部入力端子のうち導電線に接続された第４外部入力端子に隣接する端子は、低周波制御信号線に接続されているので、画像信号線は、低周波制御信号線と導電線との少なくとも合計２本の配線の存在により、高周波制御信号線から離間され且つ電気的にシールドされる。
【００２０】
請求項６に記載の電気光学装置は請求項１に記載の電気光学装置において、前記導電線は、前記データ信号供給手段に定電位のデータ線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むことを特徴とする。
【００２１】
請求項６に記載の電気光学装置によれば、導電線は、前記データ信号供給手段に定電位のデータ線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むので、外部入力端子や配線そのものを共用することにより、言い換えれば定電位線を延設して導電線とすることにより、構成の簡略化と省スペース化を図ることが出来、特に導電線を定電位とすることも極めて容易となる。
【００２２】
請求項７に記載の電気光学装置は請求項６に記載の電気光学装置において、前記データ線駆動用定電位線は、相異なる定電位の電源を前記データ信号供給手段に供給する第１及び第２定電位線からなり、該第１定電位線から構成された前記導電線部分は、前記基板上で第１及び第２画像信号線群を囲み、前記第２定電位線から構成された前記導電線部分は、前記基板上で前記第１基板上で前記制御信号線を囲むことを特徴とする。
【００２３】
請求項７に記載の電気光学装置によれば、第１及び第２画像信号線群は、例えば接地電位の負電源を供給するための第１定電位線から構成された導電線部分により、基板上で囲まれている。制御信号線は、例えば正電源を供給するための第２定電位線から構成された導電線部分により、基板上で囲まれている。従って、画像信号線は、第１基板上で制御信号線から２重にシールドされた構成が得られる。
【００２４】
請求項８に記載の電気光学装置は請求項１から７のいずれか一項に記載の電気光学装置において、前記導電線は、前記複数の画素電極により規定される画面表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたこと特徴とする。
【００２５】
請求項８に記載の電気光学装置によれば、導電線により、画面表示領域及び複数のデータ線は、基板上で囲まれているので、当該画面表示領域及び複数のデータ線も、クロック信号線等の制御信号線からシールドされることになる。従って、データ信号供給手段から出力されたデータ信号、スイッチング素子や画素電極に到達したデータ信号等における、高周波のクロックノイズ等の発生を低減できる。
【００２６】
請求項９に記載の電気光学装置は請求項８に記載の電気光学装置において、前記基板に対向して対向基板が設けられており、前記画面表示領域の輪郭に沿って前記基板及び対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿って前記基板に設けられた部分を含むことを特徴とする。
【００２７】
請求項９に記載の電気光学装置によれば、導電線は、基板の周辺見切り下に設けられているので、ＴＦＴアレイ基板上の省スペース化が図られ、例えば、走査線駆動回路やデータ線駆動回路を基板の周辺部分に余裕を持って形成することができ、導電線形成により液晶装置における有効表示面積の減少することも殆ど又は全くない。
【００２８】
請求項１０に記載の電気光学装置は請求項１から９のいずれか一項に記載の液晶装置において、前記導電線及び前記データ線は、同一の低抵抗金属材料から形成されたことを特徴とする。
【００２９】
請求項１０に記載の電気光学装置によれば、導電線は例えば、Ａｌ（アルミニウム）等の、データ線と同一の低抵抗金属材料から形成されているので、導電線の引き回し領域が、たとえ長くても、導電線の抵抗は実用上十分に低く抑えられる。即ち、抵抗増加によりシールドの効果を下げることなく、例えば他の配線や回路等の隙間を縫ってジグザグに導電線を長く配線したり、画面表示領域等までも含めた広い領域に導電線を長く配線することが可能となるので、比較的簡単な構成により、当該シールドの効果を全体として、より高めることが出来る。更に、当該電気光学装置の製造プロセスにおいて、導電線及びデータ線を、同一の低抵抗金属材料から同一工程により形成できる。即ち、導電線を形成することによる製造プロセスの増加を最低限に抑えることができる。
【００３０】
請求項１１に記載の電気光学装置は請求項１から１０のいずれか一項に記載の電気光学装置において、前記画素電極に所定量の容量を付与する容量線を更に備えており、該容量線が前記導電線に接続されたことを特徴とする。
【００３１】
請求項１１に記載の電気光学装置によれば、容量線により画素電極に所定量の容量が付与されているので、デューティー比が小さくても高精細な表示が可能とされる。そして、容量線は導電線に接続されている。従って、容量線の電位変動によるスイッチング素子や画素電極への悪影響は防止されている。しかも、容量線を定電位とするための配線を導電線で兼用でき、更に、容量線を定電位にするために必要な外部入力端子も、例えば、前述の第３外部入力端子或いは導電線専用の外部入力端子で兼用できる。
【００３２】
請求項１２に記載の電気光学装置は請求項１から１１のいずれか一項に記載の電気光学装置において、走査信号を前記複数の走査線に順次供給する走査信号供給手段を前記基板上に更に備えており、前記導電線は、前記走査信号供給手段に定電位の走査線駆動用電源を供給する走査線駆動用定電位線から構成された部分を含むことを特徴とする。
【００３３】
請求項１２に記載の電気光学装置によれば、走査線駆動用定電位線から構成された導電線部分により、画像信号線は、制御信号線から電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、制御信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減できる。
【００３４】
請求項１３に記載の電気光学装置は請求項１２に記載の電気光学装置において、前記走査信号供給手段は、前記複数の画素電極により規定される画面表示領域の両側に設けられており、前記走査線駆動用定電位線から構成された前記導電線部分は、前記画面表示領域及び前記複数のデータ線を前記基板上で囲むように且つ前記走査線供給手段に前記走査線駆動用電源を冗長的に供給するように延設されている。
【００３５】
請求項１３に記載の電気光学装置によれば、走査線駆動用定電位線から構成された導電線部分により、画面表示領域及び複数のデータ線は、基板上で囲まれているので、当該画面表示領域及び複数のデータ線も、クロック信号線等の制御信号線からシールドされることになる。従って、データ信号供給手段から出力されたデータ信号、スイッチング素子や画素電極に到達したデータ信号等における、高周波のクロックノイズ等の発生を低減できる。更に、走査線駆動用定電位線から構成された導電線部分は、画面表示領域の両側に設けられた走査線供給手段に走査線駆動用電源を冗長的に供給するように延設されているので、たとえ、走査線駆動用定電位線から構成された導電線部分や、それ以外の部分で走査線駆動用定電位線に断線が生じても、装置欠陥になり難いので有利である。
【００３６】
請求項１４に記載の電気光学装置は請求項１から１３のいずれか一項に記載の電気光学装置において、前記データ信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記制御信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、前記第１画像信号線群に含まれる画像信号線と前記第２画像信号線群に含まれる画像信号線とは、前記データ線駆動回路と前記サンプリング回路との間において、少なくとも１本の画像信号線毎に前記データ線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする。
【００３７】
請求項１４に記載の電気光学装置によれば、第１画像信号線群に含まれる画像信号線（例えば、奇数番目のデータ線に対応する画像信号線ＶＩＤ１、３、５、７、…）と第２画像信号線群に含まれる画像信号線（例えば、偶数番目のデータ線に対応する画像信号線ＶＩＤ２、４、６、８、…）とは、少なくとも１本の画像信号線毎にデータ線駆動回路の両側から櫛歯状に交互に引き回されている。従って、データ線駆動回路の周囲で画像信号線やデータ線を規則正しく且つバランス良く配線することができる。
【００３８】
請求項１５に記載の電気光学装置は請求項１４に記載の電気光学装置において、前記データ信号供給手段は、前記データ線毎に前記データ信号の電圧極性を反転し、前記第１画像信号線群に含まれる画像信号線と前記第２画像信号線群に含まれる画像信号線とは、相隣接する２本のデータ線に対応する２本の画像信号線を対にして前記データ線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする。
【００３９】
請求項１５に記載の電気光学装置によれば、データ信号供給手段により、データ線毎にデータ信号の電圧極性が反転され、所謂１Ｓ反転やドット反転といった反転駆動が行われ、表示画面上のフリッカが低減される。ここで、第１画像信号線群に含まれる画像信号線（例えば、相隣接する２本のデータ線に対応する２本おきの画像信号線ＶＩＤ１、２、５、６…）と第２画像信号線群に含まれる画像信号線（例えば、相隣接する２本のデータ線に対応する２本おきの画像信号線ＶＩＤ３、４、７、８…）とは、相隣接する２本のデータ線に対応する２本の画像信号線を対にしてデータ線駆動回路の両側から櫛歯状に交互に引き回されている。従って、相隣接する画像信号線には逆極性の画像信号が供給されることになり、同一のノイズ源に起因したノイズ成分については、これら両者間で打ち消し合う効果が働くので、ノイズを低減する上で有利である。
【００４０】
請求項１６に記載の電子機器は、請求項１から１５に記載の電気光学装置を備えたことを特徴とする。
【００４１】
請求項１６に記載の電子機器によれば、電子機器は、上述した本願発明の液晶装置を備えており、高周波のクロックノイズ等が低減されており、高品位の画像表示が可能となる。
【００４２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００４３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４４】
（液晶装置の構成）
電気光学装置の一例として、液晶装置の実施の形態の構成について図１から図８に基づいて説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた導電線（以下、シールド線と称す。）を含む各種配線、周辺回路等の構成を示す平面図であり、図２は、図１のシールド線のより詳細な２次元的レイアウトを示す平面図であり、図３（ａ）及び（ｂ）は夫々、シールド線、画像信号線及びクロック信号線等の配線を示す図２のＡ−Ａ’断面図及びＢ−Ｂ’断面図であり、図５は、図１の画素部分の拡大平面図であり、図６は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図７は、対向基板を含めて示す図６のＨ−Ｈ’断面図である。図８は、図１の画像信号線の２次元的レイアウトの一例を示す概略平面図（図８（ａ））及び他の例を示す概略平面図（図８（ｂ））である。
【００４５】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、後述の蓄積容量（図９参照）のための配線である容量線３１’が、走査線３１に沿ってほぼ平行に形成されている。
【００４６】
ＴＦＴアレイ基板１上には更に、データ信号供給手段の一例を構成するサンプリング回路３０１及びデータ線駆動回路１０１と、走査信号供給手段の一例を構成する走査線駆動回路１０４とが形成されている。また、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶の配向状態変化により画像が表示される液晶パネルの領域）の上辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、画面表示領域の四隅には、ＴＦＴアレイ基板１と対向基板との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。但し、上下導通箇所は少なくとも１カ所で良い。以下図１から図８の説明において、ＴＦＴアレイ基板１の下辺に沿って複数設けられた外部入力端子１０２を介して入力される信号名称と、その信号配線とは、説明の容易化のために同一のアルファベット記号を信号及び配線の後に夫々付加して参照する（例えば、信号名称である“クロック信号ＣＬＸ”に対し、その信号配線を“配線ＣＬＸ”と呼ぶ）ことにする。
【００４７】
走査線駆動回路１０４は、外部制御回路から外部入力端子１０２並びに配線ＶＳＳＹ及びＶＤＤＹを介して供給される、走査線駆動回路１０４用の負電源ＶＳＳＹ及び正電源ＶＤＤＹを電源として用いて、スタート信号ＤＹの入力により内蔵シフトレジスタ回路をスタートさせる。そして、外部入力端子１０２並びに配線ＣＬＹ及びＣＬＹ’を介して供給される、走査線駆動回路１０４の内蔵シフトレジスタ回路用の基準クロック信号ＣＬＹ及びその反転クロック信号ＣＬＹ’に基づく所定タイミングで、走査線３１に走査信号をパルス的に線順次で印加する。
【００４８】
データ線駆動回路１０１は、外部制御回路から外部入力端子１０２並びに信号配線ＶＳＳＸ及びＶＤＤＸを介して供給される、データ線駆動回路用の負電源ＶＳＳＸ及び正電源ＶＤＤＸを電源として用いて、スタート信号ＤＸの入力により内蔵シフトレジスタ回路をスタートさせる。そして、外部入力端子１０２並びに配線ＣＬＸ及びＣＬＸ’を介して供給される、データ線駆動回路１０１の内蔵シフトレジスタ回路用の基準クロック信号ＣＬＸ及びその反転クロック信号ＣＬＸ’に基づき、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、外部入力端子１０２及び配線ＶＩＤ１〜ＶＩＤ１２を介して供給される例えば１２相展開された画像信号ＶＩＤ１〜ＶＩＤ１２夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して所定タイミングで供給する。
【００４９】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、配線ＶＩＤ１〜ＶＩＤ１２がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像信号ＶＩＤ１〜ＶＩＤ１２が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、画像信号ＶＩＤ１〜ＶＩＤ１２夫々についてサンプリングされた画像信号を、１２本の隣接するデータ線３５からなるグループ毎に順次印加する。
【００５０】
以上のように、データ線駆動回路１０１とサンプリング回路３０１とは、１２相展開された画像信号ＶＩＤ１〜ＶＩＤ１２をデータ線３５にデータ信号として供給するように構成されている。本実施の形態では隣接する１２本のデータ線３５に接続されるサンプリング回路３０１を同時に選択し、１２本のデータ線３５からなるグループ毎に順次転送していく方式を述べたが、データ線３５を６本毎に選択してもよいし、２４本毎に選択してもよい。或いは、２本以上の任意の本数を同時に選択してもよい。また、サンプリング回路３０１のＴＦＴ３０２の能力が高ければ、データ線毎に順次に選択してもよい。この際、少なくとも画像信号の相展開数だけ、画像信号用の外部入力端子１０２及び画像信号線が必要なことは言うまでもない。本実施の形態では特に、以下に述べるようにデータ線駆動回路１０１の両側から配線ＶＩＤ１〜ＶＩＤ１２が引き回されているので、この本数（相展開数）は多くてもＴＦＴアレイ基板１上にバランス良く配線できる。尚、画像信号の相展開数とサンプリング回路３０１を同時に選択する数が相等しくなるように構成してもよいし、前者が後者よりも多くなるように構成してもよい。
【００５１】
図２に示すように、データ線駆動回路１０１は、スタート信号ＤＸが入力されると、基準クロック信号ＣＬＸ及びその反転クロック信号ＣＬＫ’に基づく転送信号の順次生成を開始するシフトレジスタ回路１０１ａと、シフトレジスタ回路１０１ａからの転送信号を波形整形しバッファリングした後、サンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給する波形制御回路１０１ｂ及びバッファ回路１０１ｃとを備えている。また、サンプリング回路３０１は、１２相展開された画像信号ＶＩＤ１〜ＶＩＤ１２に対応してＴＦＴ３０２が１２個ずつパラレルに各サンプリング回路駆動信号線３０６に接続されている。即ち、ＴＦＴ３０２から構成されるスイッチＳ１〜Ｓ１２が左から１本目のサンプリング回路駆動信号線３０６に接続されており、スイッチＳ１３〜Ｓ２４が左から２本目のサンプリング回路駆動信号線３０６に接続されており、スイッチＳｎ−１１〜Ｓｎが右端のサンプリング回路駆動信号線３０６に接続されている。図１では省略し図２で示したイネーブル信号ＥＮＢ１及びＥＮＢ２は、波形制御回路１０１ｂ内に設けられたイネーブル回路に入力される。このイネーブル回路では、シフトレジスタ回路１０１ａから順次出力されるパルスの幅を、イネーブル信号ＥＮＢ１及びＥＮＢ２のパルス幅に制限することにより、サンプリング回路３０１の選択期間を制御する。これにより、データ線１２本分ずつ離れて同一の配線（ＶＩＤ１〜１２）から画像信号を受けるデータ線３５間におけるゴーストの発生を防止する。従って、イネーブル信号ＥＮＢ１及びＥＮＢ２は、クロック信号ＣＬＸ及びＣＬＸ’と同じく、水平走査期間よりも短い周期を持つ高周波制御信号に属する。他方、シフトレジスタ回路１０１ａに入力されるスタート信号ＤＸは、クロック信号ＣＬＹ及びＣＬＹ’や走査線駆動回路側のシフトレジスタに入力されるスタート信号ＤＹと同じく、水平走査期間よりも短くない周期を持つ低周波制御信号に属する。
【００５２】
ここで、シフトレジスタ回路１０１ａの具体的な回路構成及び動作について図３を参照して説明する。尚、図３（ａ）は、イネーブル回路を含むシフトレジスタ回路を示す回路図であり、図３（ｂ）は、このシフトレジスタ回路における各種信号のタイミングチャートである。
【００５３】
先ず、図３（ａ）において、シフトレジスタ回路１０１ａの各段の出力に対応してイネーブル回路１１２が夫々設けられている。シフトレジスタ回路１０１ａの各段は、右方向（左から右へ向かう方向）に対応する転送方向で各段から転送信号が順次出力されるように、所定周期の基準クロック信号ＣＬＸ及びその反転信号ＣＬＸ’の２値レベルが変化する毎に転送信号に帰還をかけて次段に転送する２つのクロックドインバータを夫々含んで構成されている。また、イネーブル回路１１２は、シフトレジスタ回路１０１ａの奇数段目から出力される転送信号のパルス幅を第１イネーブル信号ＥＮＢ１のパルス幅に制限すると共に偶数段目から出力される転送信号のパルス幅を第２イネーブル信号ＥＮＢ２のパルス幅に制限するように、転送信号とイネーブル信号ＥＮＢ１又はＥＮＢ２との排他的論理積をとるＮＡＮＤ回路と、その結果を反転させるインバータ回路とから構成されている。シフトレジスタ回路１０１ａには、転送信号の転送をスタートさせるための信号ＤＸが図中左側から入力される。
【００５４】
図３（ｂ）のタイミングチャートに示すタイミングで、この信号ＤＸ、クロック信号ＣＬＸ及びその反転信号ＣＬＸ’と、第１及び第２イネーブル信号ＥＮＢ１及びＥＮＢ２とが入力されると、上述のように構成されたシフトレジスタ回路１０１ａからは、クロック信号ＣＬＸの半周期だけ順次遅れる転送信号が順次出力される。すると、イネーブル回路１１２により、この転送信号のパルス幅が信号ＥＮＢ１及びＥＮＢ２のパルス幅に制限されて、クロック信号ＣＬＸのパルス幅よりも幅の狭いパルスから夫々なるサンプリング回路駆動信号Ｑ１、Ｑ２、Ｑ３、…、Ｑｎ（但し、ｎは奇数）が、図２に示した波形制御回路１０１ｂ及びバッファ回路１０１ｃを介してサンプリング回路３０１に順次供給される。
【００５５】
本実施の形態では特に、図１及び図２に示すように、ＴＦＴアレイ基板１には、負電源ＶＳＳＹ用の配線ＶＳＳＹを兼ねた定電位のシールド線８０、負電源ＶＳＳＸ用の配線ＶＳＳＸを兼ねた定電位のシールド線８０’、正電源ＶＤＤＸ用の配線ＶＤＤＸを兼ねた定電位のシールド線８２、及び正電源ＶＤＤＹ用の配線ＶＤＤＹを兼ねた定電位のシールド線８６が配線されている。これらのシールド線８０、８０’、８２及び８６により、画像信号線である配線ＶＩＤ１〜ＶＩＤ１２は、配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２から電気的にシールドされている。従って、クロック信号ＣＬＸの周波数が高い場合でも、高周波制御信号線である配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２から配線ＶＩＤ１〜ＶＩＤ１２への高周波のクロックノイズ等の飛び込みを低減できる。
【００５６】
しかも、図１及び図２に示したように、第１画像信号線群の一例を構成する奇数番目の画像信号線ＶＩＤ１、３、５、７、９及び１１は、ＴＦＴアレイ基板１上をＸ方向に見てデータ線駆動回路１０１の右側へ引き回されており、第２画像信号線群の一例を構成する偶数番目の画像信号線ＶＩＤ２、４、６、８、１０及び１２は、ＴＦＴアレイ基板１上でデータ線駆動回路１０１の左側へ引き回されている。従って、例えば１２相展開というように比較的多相の相展開数を行うことにより、サンプリング回路３０１に供給される画像信号ＶＩＤ１〜１２の周波数を下げつつ、多数の配線ＶＩＤ１〜１２については、データ線駆動回路１０１の両側にバランス良く配置できる。この結果、サンプリング回路３０１及びデータ線駆動回路１０１からなるデータ信号供給手段を形成する領域をＴＦＴアレイ基板１上に容易に確保することができる。従って、限られた基板サイズにおける画面の大型化が図られる。
【００５７】
本実施の形態では特に、図２に示したように、定電位のシールド線８０’により、画像信号線たる配線ＶＩＤ１〜１２は、前述の高周波制御信号に属するクロック信号ＣＬＸ及びＣＬＸ’並びにイネーブル信号ＥＮＢ１及びＥＮＢ２を供給する高周波制御信号線たる配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２から電気的にシールドされている。従って、クロック信号の周波数が高い場合でも、これらの高周波制御信号線から配線ＶＩＤ１〜１２への高周波のクロックノイズ等の飛び込みを低減できる。他方、前述の低周波制御信号に属するスタート信号ＤＸ及びＤＹ、並びにクロック信号ＣＬＹ及びＣＬＹ’については、配線ＶＩＤ１〜１２上の画像信号や、これに基づいて供給されたデータ線３５上のデータ信号中の高周波ノイズの原因とはならない。このため、低周波制御信号線たる配線ＤＸ、ＤＹ、ＣＬＹ及びＣＬＹ’は、定電位のシールド線によりシールドしてもよく、シールドしなくてもよい。本実施の形態では、図２に示したように、右側では配線ＶＩＤ１、３、…、１１は、定電位の配線ＶＤＤＹからなるシールド線８６により配線ＤＹ、ＣＬＹ及びＣＬＹ’からシールドされており、左側では配線ＶＩＤ２、４、…、１２は定電位の配線ＶＳＳＹからなるシールド線８０により配線ＤＹからシールドされている。また、配線ＤＸからは、シールド線８０’により配線ＶＩＤ１〜１２はシールドされている。
【００５８】
更に本実施の形態では特に、右側（奇数番目）の画像信号線群の中で高周波制御信号線たる配線ＣＬＸ及びＣＬＸ’に近い側に位置する配線ＶＩＤ１１は、配線ＶＳＳＸ及びＶＤＤＸから夫々なる２本のシールド線８０’及び８２の存在により、これらの配線ＣＬＸ及びＣＬＸ’から離間されており、且つ電気的にシールドされている。また、左側（偶数番目）の画像信号線群の中で高周波制御信号線たる配線ＣＬＸ及びＣＬＸ’に近い側に位置する配線ＶＩＤ１２は、配線ＶＳＳＸからなる１本のシールド線８０’及び低周波制御信号線たる配線ＤＸの存在により、これらの配線ＣＬＸ及びＣＬＸ’から離間されており、且つ電気的にシールドされている。即ち、画像信号やデータ信号中の高周波ノイズの原因とはならない低周波制御信号線に属する配線ＤＸを、高周波制御信号線たる配線ＣＬＸ及びＣＬＸ’と配線ＶＩＤ１２との間に、シールド線８０’と共に配置することにより、配線ＣＬＸ及びＣＬＸ’のＶＩＤ１２に対するクロックノイズ等の悪影響を更に低減できる。一般に距離及び障害物の介在に応じて電磁波は減少するので、配線ＣＬＸ及びＣＬＸ’や配線ＥＮＢ１及びＥＮＢ２と配線ＶＩＤ１〜１２との間にシールド線（配線８０、８０’、８２、８６等の定電位の配線）や低周波制御信号線（配線ＤＸ、ＤＹ、ＣＬＹ、ＣＬＹ’等の低周波制御信号が供給される配線）をなるべく多く配線する構成により、クロックノイズを発生させる電磁波が減少して、クロックノイズ等が低減する。このように、シールド線以外に低周波制御信号線を高周波制御信号線と画像信号線との間に介在させることはＴＦＴ基板１上スペースの有効利用及びノイズ低減の観点から見て有利である。
【００５９】
また図２に示したように本実施の形態では、ＴＦＴアレイ基板１の周辺部上において、配線ＶＩＤ１〜１２に夫々接続された外部入力端子１０２は両側に配置されており、その間に配線ＥＮＢ１、ＥＮＢ２、ＣＬＸ’及びＣＬＸに接続された外部入力端子１０２が集中配置されている。そして、配線ＶＩＤ１２に接続された外部入力端子１０２と配線ＥＮＢ１に接続された外部入力端子１０２との間に、シールド線８０’（配線ＶＳＳＸ）に接続された外部入力端子１０２が配置されている。また、配線ＶＩＤ１１に接続された外部入力端子１０２と配線ＣＬＸに接続された外部入力端子１０２との間に、シールド線８０’（配線ＶＳＳＸ）に接続された外部入力端子１０２が配置されている。従って、配線ＶＩＤ１〜１２と配線ＥＮＢ１、ＥＮＢ２、ＣＬＸ’及びＣＬＸとの間にシールド線８０’を配線する構成を容易に得ることができる。特に、液晶装置２００に入力される前段階で、例えば、表示情報処理回路等の外部回路から液晶装置２００への配線中で、クロック信号ＣＬＸ等が、画像信号ＶＩＤ１〜１２に対しクロックノイズ等を発生させてしまう事態を効果的に阻止し得る。このように本実施の形態によれば、液晶装置２００に入力される前後において、クロック信号用の配線から画像信号用の配線への高周波のクロックノイズの飛び込み等を低減できる。尚、より好ましくは、ＴＦＴアレイ基板１の周辺部において外部入力端子１０２を形成可能な領域において、配線ＶＩＤ１〜１２用の外部入力端子１０２を可能な限り両側（右側及び左側）に寄せて配置すると共に、中央に集中配置される配線ＣＬＸ’等用の外部入力端子１０２との間に可能な限り間隔を空けて、この間隔にシールド線８０’等用の外部入力端子１０２を配置する。
【００６０】
本実施の形態では、配線ＶＳＳＹ、ＶＳＳＸ、ＶＤＤＸ及びＶＳＳＹを夫々延設してシールド線８０、８０’、８２及び８６とすることにより、外部入力端子や配線を共用することが可能となり、装置構成の簡略化と省スペース化を図ることが出来る。また、シールド線８０、８０’、８２及び８６の電位は、このように定電位線との共用化により、容易に定電位とされる。但し、電源用の配線とシールド線を別個に配線してもよい。
【００６１】
本実施の形態では、図２に示すように、負電源ＶＳＳＸが入力される外部入力端子１０２が２つ設けられている。そして、配線ＶＩＤ１〜ＶＩＤ１２は、負電源ＶＳＳＸの電位（負電位）とされたシールド線８０’により、ＴＦＴアレイ基板１上で囲まれている。特に、シフトレジスタ回路１０１ａと波形制御回路１０１ｂとの間にも、データ線３５と同じＡｌ等の金属層から形成されたシールド線８０’は延設されている。そして、延設されたシールド線８０’の先端部は、後述のように第１層間絶縁層を介してＡｌ等の金属層の下方において、例えば走査線３１と同じポリシリコン等の導電性層から形成されたシールド線接続部８１を介して、波形制御回路１０１ｂ及びバッファ回路１０１ｃを囲むようにしてシールド線８０’に接続されている。
【００６２】
他方、図２に示すように、配線ＣＬＸ及びＣＬＸ’は、データ線駆動回路１０１に隣接する部分においては、正電源ＶＤＤＸの電位（正電位）とされたシールド線８２により、ＴＦＴアレイ基板１上で囲まれている。特に、波形制御回路１０１ｂとバッファ回路１０１ｃとの間にも、データ線３５と同じＡｌ等の金属層から形成されたシールド線８２は延設されており、その先端部は、例えば走査線３１と同じポリシリコン等の導電性層から形成されたシールド線接続部８３を介して波形制御回路１０１ｂ及びシフトレジスタ回路１０１ａを囲むようにしてシールド線８２に接続されている。
【００６３】
従って、配線ＶＩＤ１〜ＶＩＤ１２は、ＴＦＴアレイ基板１上で配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２から２重にシールドされた構成が採られており、シフトレジスタ回路１０１ａ並びに波形制御回路１０１ｂ及びバッファ回路１０１ｃに対するシールドも信頼性が高いものとされている。但し、このように囲む構成を採らなくても、配線ＣＬＸ、ＣＬＸ’、ＥＮＢ１及びＥＮＢ２と配線ＶＩＤ１〜ＶＩＤ１２との間にシールド線８０、８０’、８２及び８６が少なくとも一本介在するように構成すれば、シールドの効果は多少なりとも得られる。
【００６４】
本実施の形態では図１及び図２に示したように、シールド線８０により、画面表示領域及び複数のデータ線３５は、ＴＦＴアレイ基板１上で囲まれている。このため、当該画面表示領域及び複数のデータ線３５も、配線ＣＬＸ、ＣＬＸ’、ＥＮＢ１及びＥＮＢ２からシールドされている。従って、データ線駆動回路１０１から出力されたサンプリング回路駆動信号、ＴＦＴ３０や画素電極１１に到達したデータ信号等における、高周波のクロックノイズの発生等を低減できる。但し、このように画面表示領域までも囲む構成を採らなくても、サンプリング回路３０１に至るまでの配線ＶＩＤ１〜ＶＩＤ６をシールド線８０、８０’、８２又は８６によりシールドするように構成すれば、シールドの効果は多少なりとも得られる。この場合図１から分かるように、シールド線８０は、配線ＶＳＳＹから延設されており、画面表示領域の両側に設けられた走査線駆動回路１０４に電源信号ＶＳＳＹを冗長的に供給するように延設されている。このため、たとえ、シールド線８０或いは配線ＶＳＳＹに断線が生じても、装置欠陥になり難いので有利である。
【００６５】
図４（ａ）及び（ｂ）の断面図に夫々示すように、外部入力端子１０２に接続された各種配線ＤＹ、ＶＳＳＹ、…、ＶＤＤＸは、例えば、Ａｌ（アルミニウム）等の、データ線３５と同一の低抵抗金属材料から形成されている。従って、シールド線８０（配線ＶＳＳＹ）、８０’（配線ＶＳＳＸ）、８２（配線ＶＤＤＸ）及び８６（配線ＶＤＤＹ）の引き回し領域が、たとえ長くても、各シールド線８０、８０’、８２及び８６の抵抗は実用上十分に低く抑えられる。即ち、図２に示したように、他の各種配線やシフトレジスタ回路１０１ａ並びに波形制御回路１０１ｂ及びバッファ回路１０１ｃの隙間を縫ってジグザグにシールド線８２や８０’を長く配線でき、更に画面表示領域までも含めた広い領域にシールド線８０を長く配線できる。このように比較的簡単な構成により、当該シールドの効果を全体として高めることが出来る。また図４（ａ）及び（ｂ）に示すように、各種配線ＤＹ、ＶＳＳＹ、…、ＶＤＤＸは、ＴＦＴアレイ基板１に形成された第１層間絶縁層４２上に、即ち同一層上に形成されている。従って、シールドの効果がより効率良く発揮される。更に、このように構成すると、液晶装置２００の製造プロセスにおいて、各種配線ＤＹ、ＶＳＳＹ、…、ＶＤＤＸを、例えば、Ａｌ層等の同一の低抵抗金属層から同一工程により一括して形成できるので、製造上有利である。
【００６６】
尚、図１から図４に示した外部入力端子１０２から入力される信号ＬＣＣＯＭは、共通電極の電源信号であり、配線ＬＣＣＯＭ及び前述の銀点１０６を介して、後述の対向基板に設けられた共通電極（図９参照）に供給される。
【００６７】
ここで図５の平面図に示すように、容量線３１’は、ＴＦＴアレイ基板１上において走査線３１（ゲート電極）と平行に、例えば走査線３１と同じく導電性のポリシリコン層等から形成されており、シールド線８０にコンタクトホール８０ａを介して接続されている。このように構成すれば、容量線３１’を定電位とするための配線をシールド線８０で兼用でき、容量線３１’を定電位にするために必要な外部入力端子も、シールド線８０用の外部入力端子１０２で兼用できる。
【００６８】
本実施の形態では特に、サンプリング回路３０１は、図１中斜線領域で示すように且つ図６及び図７に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺部分上に設けられている。ＴＦＴアレイ基板１の上には、画面表示領域の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００６９】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）等の金属材料を用いたスパッタリング、フォトリソグラフィ工程及びエッチング工程等により対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、ＴＦＴアレイ基板１上に遮光性の周辺見切り５３を設けてもよい。周辺見切り５３をＴＦＴアレイ基板１上に内蔵すれば、ＴＦＴアレイ基板１と対向基板２との貼り合わせ工程での精度のばらつきで画素の開口領域が影響を受けることがないため、液晶パネルの透過率を高精度に維持することができる。
【００７０】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び外部入力端子（実装端子）１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００７１】
以上のようにシールド線８０及びサンプリング回路３０１は、ＴＦＴアレイ基板１上の周辺見切り５３の下に設けられているので、ＴＦＴアレイ基板１上の省スペース化が図られ、例えば、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、シールド線８０の形成により液晶装置２００における有効表示面積が減少することも殆ど又は全くない。
【００７２】
図８（ａ）に、図１及び図２に示した走査線駆動回路１０１とサンプリング回路３０１との間における配線ＶＩＤ１〜１２の引き回し方式を拡大して示す。同図において、奇数番目の画像信号線たる配線ＶＩＤ１、…、１１と偶数番目の画像信号たる配線ＶＩＤ２、…、１２とは、各配線毎に両側から櫛歯状に交互に引き回されている。従って、データ線駆動回路１０１の周囲において、配線ＶＩＤ１〜１２及びサンプリング回路駆動信号線３０６は、大変規則性良く且つバランス良く配線さている。
【００７３】
ところで、本実施の形態では、液晶を直流駆動により劣化させないためや表示画面上のフリッカを防止するため等に、液晶駆動電圧を反転させる各種の方式、例えば、フィールド又はフレーム反転駆動、走査線反転駆動（所謂１Ｈ反転駆動）、データ線反転駆動（所謂１Ｓ反転駆動）、ドット反転駆動などを採用可能である。ここで特に、１Ｓ反転やドット反転といった相隣接するデータ線間で電圧極性を反転させて液晶駆動を行う場合には、図８（ａ）に示したように一本の配線ＶＩＤ１〜１２毎に櫛歯状にするよりも、図８（ｂ）に示すように、相隣接する２本のデータ線３５に対応する２本の配線ＶＩＤ１及び２、５及び６等を夫々一対として２本おきに一方の側（例えば右側）から引き回すと共に、それら以外の相隣接する２本のデータ線３５に対応する２本の配線ＶＩＤ３及び４、７及び８等を夫々一対として２本おきに逆側（例えば左側）から引き回すと共に、データ線駆動回路１０１とサンプリング回路３０１の間で２本の配線を一対として夫々両側から櫛歯状にするのがより好ましい。このように配線すれば、ＴＦＴアレイ基板１上で相隣接する各対の配線１及び２、３及び４、…から供給される画像信号は夫々逆極性とされてデータ線３５に供給されるので、これらの信号中に存在する同一のノイズ源に起因したノイズ成分については、これら各対をなす両者間で打ち消し合う効果が働くので、ノイズを低減するのに役立つ。
【００７４】
（液晶パネル部分の構成）
次に、液晶装置２００が含む液晶パネル部分の具体的構成について図９及び図１０を参照して説明する。ここに、図９は液晶パネルのＴＦＴ３０部分における断面図であり、図１０は周辺見切りの下における液晶パネルのシールド線８０に沿った断面図である。尚、図９及び図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００７５】
図９の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第１層間絶縁層４２、データ線３５（ソース電極）、第２層間絶縁層４３、画素電極１１及び配向膜１２を備えている。液晶パネル１０はまた、例えばガラス基板から成る対向基板２並びにその上に積層された共通電極２１、配向膜２２及び遮光層２３を備えている。液晶パネル１０は更に、これらの両基板間に挟持された液晶層５０を備えている。
【００７６】
ここでは先ず、これらの層のうち、ＴＦＴ３０を除く各層の構成について順に説明する。
【００７７】
第１及び第２層間絶縁層４２及び４３は夫々、５０００〜１５０００Å程度の厚みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。尚、ＴＦＴアレイ基板１上に、ＴＦＴ３０の下地となる層間絶縁層をシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等から形成してもよい。
【００７８】
画素電極１１は例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜）などの透明導電性薄膜からなる。このような画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。尚、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００７９】
配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜１２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００８０】
共通電極２１は、対向基板２の全面に渡って形成されている。このような共通電極２１は、例えばスパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積して形成される。
【００８１】
配向膜２２は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜２２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００８２】
遮光層２３は、ＴＦＴ３０に対向する所定領域に設けられている。このような遮光層２３は、前述の周辺見切り５３同様に、ＣｒやＮｉなどの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチング等の工程により形成されたり、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成される。遮光層２３は、ＴＦＴ３０の半導体層（ポリシリコン膜）３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００８３】
液晶層５０は、画素電極１１と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１と対向基板２との間において、シール材５２（図６及び図７参照）により囲まれた空間に液晶が真空吸引等により封入されることにより形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１及び２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
【００８４】
次に、ＴＦＴ３０に係る各層の構成について順に説明する。
【００８５】
ＴＦＴ３０は、走査線３１（ゲート電極）、走査線３１からの電界によりチャネルが形成される半導体層３２、走査線３１と半導体層３２とを絶縁するゲート絶縁層３３、半導体層３２に形成されたソース領域３４、データ線３５（ソース電極）、及び半導体層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、半導体層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。Ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子であるＴＦＴ３０として用いられることが多い。
【００８６】
ＴＦＴ３０を構成する半導体層３２は、例えば、ＴＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。この際、Ｎチャネル型のＴＦＴ３０の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープしてもよい。また、ｐチャネル型のＴＦＴ３０の場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのＩＩＩ族元素のドーパントを用いたイオン注入等によりドープする。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つＮチャネル型のＴＦＴとする場合、Ｐ型の半導体層３２に、ソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ドープ領域を形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ドープ領域を形成する。また、Ｐチャネル型のＴＦＴ３０とする場合、Ｎ型の半導体層３２に、 ＢなどのＩＩＩ族元素のドーパントを用いてソース領域３４及びドレイン領域３６を形成する。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、ＴＦＴ３０は、ＬＤＤ構造における低濃度ドープ領域にイオン注入したオフセット構造のＴＦＴとしてもよいし、ゲート電極をマスクとして高濃度の不純物イオンをドープすることにより自己整合的に高濃度なソース及びドレイン領域を形成するセルフアライン型のＴＦＴとしてもよい。
【００８７】
また本実施の形態では、図９において、ＴＦＴ３０のソース・ドレイン間に、ゲート絶縁膜２を介して、同一の走査信号が供給される２つのゲート電極３１を設けて、デユアルゲート（ダブルゲート）構造のＴＦＴとしてもよい。これにより、ＴＦＴ３０のリーク電流を低減することができる。また、デユアルゲート構造のＴＦＴを、上述のＬＤＤ構造、或いはオフセット構造を持つようにすれば、更にＴＦＴ３０のリーク電流を低減することができ、高いコントラスト比を実現することができる。また、デユアルゲート構造により、冗長性を持たすことができ、大幅に画素欠陥を低減できるだけでなく、高温動作時でも、リーク電流が低いため、高コントラスト比の画質を実現することができる。尚、ＴＦＴ３０のソース・ドレイン間に設けるゲート電極３１は３つ以上でもよいことは言うまでもない。
【００８８】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００８９】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程、エッチング工程等により形成される。或いは、Ｗ（タングステン）、Ｍｏ（モリブデン）等の高融点金属膜又は金属シリサイド膜から形成されてもよい。この場合、走査線３１（ゲート電極）を、遮光層２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、遮光層２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００９０】
データ線３５（ソース電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から形成してもよい。或いは、スパッタリング処理等により、約１０００〜５０００ナの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等から形成してもよい。
【００９１】
また、第１層間絶縁層４２には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成されている。このソース領域３４へのコンタクトホール３７を介して、データ線３５（ソース電極）はソース領域３４に電気的接続される。更に、第２層間絶縁層４３には、ドレイン領域３６へのコンタクトホール３８が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続される。前述の画素電極１１は、このように構成された第２層間絶縁層４３の上面に設けられている。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成される。
【００９２】
尚、一般にはチャネルが形成される半導体層３２は、光が入射すると光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置に遮光層２３が形成されているので、入射光が半導体層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、遮光層２３と共に又は単独で、半導体層３２への入射光（即ち、図９で上側からの光）の入射を効果的に防ぐことが出来る。
【００９３】
図９において、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、半導体層３２と同一工程により形成される第１蓄積容量電極層３２’、ゲート絶縁層３３と同一工程により形成される絶縁層３３’、走査線３１と同一工程により形成される容量線３１’（第２蓄積容量電極）、第１及び第２層間絶縁層４２及び４３、並びに第１及び第２層間絶縁層４２及び４３を介して容量線３１’に対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。
【００９４】
図１０の断面図に示すように、周辺見切り５３に対向し且つ複数の走査線３１の上方の位置において第１層間絶縁層４２上をシールド線８０は通過する。そして、このシールド線８０は、その殆どの部分が、前述したデータ線（ソース電極）３５と同一工程で形成されたＡｌ等の金属薄膜からなる低抵抗な配線である。このように液晶装置２００の製造プロセスにおいて、シールド線８０とデータ線３５とを一括して形成できるので、製造上有利である。
【００９５】
本実施の形態では特に、ＴＦＴ３０はポリシリコンタイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一薄膜形成工程で、サンプリング回路３０１、データ線駆動回路１０１、走査線駆動回路１０４等の同じくポリシリコンＴＦＴタイプのＴＦＴ３０２等から構成された周辺回路を形成できるので製造上有利である。例えば、これらの周辺回路は、Ｎチャネル型ポリシリコンＴＦＴ及びＰチャネル型ポリシリコンＴＦＴから構成される相補構造の複数のＴＦＴからＴＦＴアレイ基板１上の周辺部分に形成される。
【００９６】
尚、図９及び図１０には示されていないが、液晶パネル１０においては、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００９７】
また、以上説明した液晶パネル１０は、カラー液晶プロジェクタに適用されるため、３つの液晶パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶パネル１０においても遮光層２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶パネルを適用できる。更に、対向基板２上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶パネルが実現できる。更にまた、対向基板２上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶パネルが実現できる。
【００９８】
液晶パネル１０において、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第２層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。或いは、第２層間絶縁層４３を平坦化膜で形成してもよい。
【００９９】
液晶パネル１０のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【０１００】
液晶パネル１０においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶パネル１０を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶パネル１０においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶層）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【０１０１】
以上説明した実施の形態において更に、周辺見切り５３下やＴＦＴアレイ基板１の周辺部に、プリチャージ回路、検査回路等の周知の周辺回路を設けてもよい。プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、データ線駆動回路から供給されるデータ信号に先行するタイミングで、プリチャージ信号を供給することにより、データ信号をデータ線に書き込む際の負荷を軽減する回路である。例えば、特開平７−２９５５２０号公報に、このようなプリチャージ回路の一例が開示されている。他方、検査回路は、周辺見切り５３下やＴＦＴアレイ基板の周辺部に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための回路である。
【０１０２】
また、以上の実施の形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、ＴＦＴアレイ基板１上においてＴＦＴ３０に対向する位置（即ち、ＴＦＴ３０の下側）にも、例えばＷ（タングステン）、Ｍｏ（モリブデン）等の高融点金属や金属シリサイドからなる遮光層を設けてもよい。このようにＴＦＴ３０の下側にも遮光層を設ければ、ＴＦＴアレイ基板１の側からの戻り光等がＴＦＴ３０に入射するのを未然に防ぐことができる。従って、当該液晶装置２００を液晶プロジェクタ用のライトバルブとして好適に用いることが出来る。
【０１０３】
更にまた、以上の実施の形態において、ＴＦＴ３０に代えてＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）等の２端子型非線形素子等からスイッチング素子を構成してもよい。この場合、データ線及び走査線のうち一方の線を対向基板に配置して対向電極として機能させ、ＴＦＴアレイ基板に設けられた他方の線と画素電極との間にスイッチング素子を夫々配置して液晶駆動する。このように構成しても、画素信号線やデータ線をクロック信号線からシールドすることにより、高周波のクロックノイズの画像信号やデータ信号への飛び込みを防止する効果は発揮される。
【０１０４】
（液晶装置の動作）
次に、以上のように構成された液晶装置２００の動作について図１を参照して説明する。
【０１０５】
先ず、走査線駆動回路１０４は、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する。
【０１０６】
これと並行して、１２本の配線ＶＩＤ１〜ＶＩＤ１２からパラレルな画像信号を受けると、サンプ
リング回路３０１は、これらの画像信号をサンプリングする。データ線駆動回路１０１は、走査線駆動回路１０４がゲート電圧を印加するタイミングに合わせて、１２本の配線ＶＩＤ１〜ＶＩＤ１２夫々について一つのデータ線毎にサンプリング回路駆動信号を供給して、サンプリング回路３０１のＴＦＴ３０２をオン状態とする。これにより、隣接する１２本のデータ線３５に対して、サンプリング回路３０１にサンプリングされたデータ信号を順次印加する。即ち、データ線駆動回路１０１とサンプリング回路３０１により、配線ＶＩＤ１〜ＶＩＤ１２から入力された１２相展開されたパラレルな画像信号ＶＩＤ１〜ＶＩＤ１２は、データ線３５に供給される。
【０１０７】
このように、走査信号（ゲート電圧）及びデータ信号（ソース電圧）の両方が印加されたＴＦＴ３０においては、ソース領域３４、半導体層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量（図９参照）により保持される。ここで特に、シールド線８０、８０’、８２及び８６により、配線ＶＩＤ１〜ＶＩＤ１２は、配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２からシールドされているので、クロック信号ＣＬＸの周波数が高い場合でも、配線ＣＬＸ及びＣＬＸ’並びに配線ＥＮＢ１及びＥＮＢ２から配線ＶＩＤ１〜ＶＩＤ１２への高周波のクロックノイズ等の飛び込みを低減できる。
【０１０８】
以上のように、画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネル１０からは画像信号に応じたコントラストを持つ光が出射する。
【０１０９】
以上の結果、表示すべき画像の解像度が高く、高周波のシリアルな画像信号ＶＩＤ１〜ＶＩＤ１２が入力される場合にも、これに対応して周波数が高いクロック信号ＣＬＸを用いつつ、高周波のクロックノイズの発生により画質が劣化することは殆ど又は全く無くなり、高品位の画像表示が可能とされる。しかも、１２相展開という比較的多数の相に相展開した結果、画像信号の周波数を落とすことにより、通常性能のサンプリング回路によりサンプリングを行うことが可能とされている。
【０１１０】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１１から図１５を参照して説明する。
【０１１１】
先ず図１１に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１１２】
図１１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に駆動回路１００４に出力する。駆動回路１００４は、液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１０を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１３】
次に図１２から図１５に、このように構成された電子機器の具体例を夫々示す。
【０１１４】
図１２において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１５】
本実施の形態においては特に、前述のように遮光層をＴＦＴの下側にも設けておけば、当該液晶パネル１０からの入射光に基づく液晶プロジェクタ内の投射光学系による反射光、入射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶パネルから出射した後にダイクロイックプリズム１１１２を突き抜けてくる入射光の一部（Ｒ光及びＧ光の一部）等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴ等のチャネルに対する遮光を十分に行うことができる。この場合、小型化に適したプリズムを投射光学系に用いても、各液晶パネルのＴＦＴアレイ基板とプリズムとの間において、戻り光防止用のＡＲフィルムを貼り付けたり、偏光板にＡＲ被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１１６】
図１３において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶パネル１０がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１７】
図１４において、電子機器の他の例たるページャ１３００は、金属フレーム１３０２内に前述の駆動回路１００４がＴＦＴアレイ基板上に搭載されて液晶モジュールをなす液晶パネル１０が、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に収容されている。この例の場合、前述の表示情報処理回路１００２（図１１参照）は、回路基板１３０８に搭載してもよく、液晶パネル１０のＴＦＴアレイ基板上に搭載してもよい。更に、前述の駆動回路１００４を回路基板１３０８上に搭載することも可能である。
【０１１８】
尚、図１４に示す例はページャであるので、回路基板１３０８等が設けられている。しかしながら、駆動回路１００４や更に表示情報処理回路１００２を搭載して液晶モジュールをなす液晶パネル１０の場合には、金属フレーム１３０２内に液晶パネル１０を固定したものを液晶装置として、或いはこれに加えてライトガイド１３０６を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。
【０１１９】
また図１５に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶パネル１０の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１２０】
以上図１２から図１５を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１１に示した電子機器の例として挙げられる。
【０１２１】
以上説明したように、本実施の形態によれば、高周波のクロックノイズの発生が低減されており、高品位の画像表示が可能であり、しかも基板サイズに比べて画面表示領域が大きい液晶装置２００を備えた各種の電子機器を実現できる。
【０１２２】
【発明の効果】
本発明の電気光学装置によれば、基板に配線された定電位の導電線により、画像信号線は、クロック信号線等の制御信号線からシールドされているので、クロック信号線から画像信号線への高周波のクロックノイズ等の飛び込みを低減でき、高解像度の画像を表示するための高周波数の画像信号に応じて高品位の画像表示を行える。しかも、画像信号線をデータ信号供給手段の両側へ引き回わす構成により、多相展開に対応する多数の画像信号線を配線する場合にも、データ信号供給手段の両側にバランス良く配線でき、限られた基板サイズでの画面の大型化を図ることも可能となる。また、画面表示領域及び複数のデータ線をもシールドすることにより、データ線上のデータ信号等における、高周波のクロックノイズの発生を低減でき、より高品位の画像表示が可能となる。
【０１２３】
また、本発明の電子機器によれば、高周波のクロックノイズが低減されており、基板サイズに比べて画面表示領域が大きい高品位の画像表示が可能な、液晶プロジェクタ、パーソナルコンピュータ、ページャ等の様々な電子機器を実現可能となる。
【図面の簡単な説明】
【図１】液晶装置の実施の形態においてＴＦＴアレイ基板上に形成されたシールド線を含む各種配線、周辺回路等の概略平面図である。
【図２】図１のシールド線の２次元的レイアウトをより詳細に示す概略平面図である。
【図３】図２に示したシフトレジスタ回路における回路図（ａ）及びタイミングチャート（ｂ）である。
【図４】図１のＴＦＴアレイ基板上に形成されたシールド線、画像信号線、クロック信号線のＡ−Ａ’断面図（ａ）及びＢ−Ｂ’断面図（ｂ）である。
【図５】図１のＴＦＴアレイ基板上に形成された画素電極、走査線、データ等の画面表示領域端部における拡大平面図である。
【図６】図１の液晶装置の全体構成を示す平面図である。
【図７】図１の液晶装置の全体構成を示す断面図である。
【図８】図１の画像信号線（配線ＶＩＤ１〜１２）の２次元的レイアウトの一例を示す概略平面図（ａ）及び他の例を示す概略平面図（ｂ）である。
【図９】図１の液晶装置の画面表示領域に設けられたＴＦＴ部分における断面図である。
【図１０】図１の液晶装置の周辺見切り領域に設けられたシールド線部分における断面図である。
【図１１】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１２】電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１３】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１４】電子機器の一例としてのページャを示す分解斜視図である。
【図１５】電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶パネル
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
２３…遮光層
３０…ＴＦＴ
３１…走査線（ゲート電極）
３２…半導体層
３３…ゲート絶縁層
３４…ソース領域
３５…データ線（ソース電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４２…第１層間絶縁層
４３…第２層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
７０…蓄積容量
８０、８０’、８２、８６…シールド線（定電位線）
１０１…データ線駆動回路
１０２…外部入力端子（実装端子）
１０４…走査線駆動回路
１１２…イネーブル回路
２００…液晶装置
３０１…サンプリング回路
３０２…ＴＦＴ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device such as a liquid crystal device of an active matrix driving method by driving a thin film transistor (hereinafter, referred to as a TFT) and an electronic apparatus using the same, and in particular, data provided on a TFT array substrate. The invention belongs to the technical field of an electro-optical device in which a data line is driven at a high frequency by a line driving circuit based on a control signal such as a clock signal and an electronic apparatus using the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a liquid crystal device of an active matrix driving system by TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally and a large number of pixel electrodes corresponding to respective intersections thereof are provided on a TFT array substrate. I have. In addition, in addition to these, a data signal supply unit including a data line drive circuit and a sampling circuit to supply a data signal to the data line, and a scan signal supply unit including a scan line drive circuit and the like to supply a scan signal to a scan line May be provided on such a TFT array substrate.
[0003]
In this case, the data signal supply means corresponds to a control signal such as a data line side reference clock for operating a data line drive circuit serving as a reference of a supply timing of the data signal, and a content of an image to be displayed. An image signal, a positive or negative constant potential power supply, or the like, which is a basis of the signal, is supplied via an external input terminal and a wiring provided on the TFT array substrate, respectively. On the other hand, in the scanning signal supply means, a scanning line side reference clock for operating a scanning line driving circuit serving as a reference of a timing of supplying a scanning signal, a positive or negative constant potential power supply, and the like are also provided on the TFT array substrate. It is supplied via the external input terminal and the wiring. In the scanning signal supply means, for example, a scanning line driving circuit supplies the scanning signals to the scanning lines line by line at a timing based on the scanning line side reference clock. In response to this, in the data signal supply means, for example, the data line driving circuit sequentially drives a sampling circuit for sampling the input image signal at a timing based on the data line side reference clock, and the data signal is output from the sampling circuit. It is supplied to the data line. As a result, each TFT connected to the gate of the scanning line is turned on in response to the supply of the scanning signal, and the data signal is supplied to the pixel electrode via the TFT, whereby an image is displayed on each pixel.
[0004]
In recent years, in particular, in a liquid crystal device for a liquid crystal projector or the like, a serial image signal of a very high frequency has been input with an increase in resolution of a display image. For example, the dot frequency of the image signal is about 65 MHz and about 135 MHz in the XGA display mode and the SXGA display mode used in recent high-resolution personal computer screens, respectively. 30 MHz). In order to cope with this, the frequency of the data line side reference clock supplied to the data signal supply unit has also become very high.
[0005]
[Problems to be solved by the invention]
However, under the recent demand for high-quality display images, the occurrence of high-frequency clock noise due to such a high reference clock frequency cannot be ignored. That is, for example, in a conventional configuration in which a relatively low-frequency data line-side reference clock is supplied to a data line driving circuit to drive a sampling circuit, if the frequency of a clock signal is increased as it is, an image input to the sampling circuit High frequency clock noise occurs in the signal or in the data signal output from the sampling circuit, and the data signal to be supplied to the data line is degraded. There is a problem in that the supply of the deteriorated data signal in this manner also deteriorates the image displayed by each pixel electrode. For example, when a gray level display of an intermediate level is performed in each pixel, even a minute noise of about 10 mV may appear as a visually perceptible noise in a display image even if it jumps into the image signal. This is because the transmission of the liquid crystal with respect to the change of the liquid crystal driving voltage at the intermediate level is different from the case where the display of the white or black level corresponding to the highest or lowest liquid crystal driving voltage (for example, a voltage between 0 and 5 V) is performed. This is because the rate change is steep. In order to realize such high-precision multi-tone display, the problem of high-frequency clock noise is serious.
[0006]
On the other hand, although the frequency of the image signal supplied to the sampling circuit can be reduced by increasing the number of phase expansions, the number of external input terminals for inputting image signals which must be provided on the substrate of the liquid crystal panel depends on the number of phase expansions. Must be increased in response to the increase in That is, for example, in the case of six-phase development, six external input terminals for inputting image signals are required, and in the case of 12-phase development, twelve external input terminals are required. Further, the number of wirings extending from these external input terminals for inputting image signals to the sampling circuit also needs to be equal to the number of phase developments. As a result, the ratio of the image signal wiring on the substrate surface of the liquid crystal panel increases, and it is necessary to secure an area on the substrate for forming the data signal supply means including the sampling circuit and the data line driving circuit. It will be difficult. Here, as in the prior art, wiring for a control signal such as a clock signal is routed to one side of the data line driving circuit when viewed from the edge of the substrate on which the external input terminal is provided, and the other side of the data line driving circuit. If a large number of wirings for image signals are routed to the side, the number of wirings routed to each side is significantly different, so that the wiring arrangement balance around the data line driving circuit becomes very poor (ie, wiring Is biased to one side). In this case, it is possible to increase the size of the liquid crystal panel substrate to secure the wiring area and the area for forming the data line driving circuit. Contrary to basic requirements in the technical field.
[0007]
The present invention has been made in view of the above-described problems, and even when the number of wires and the number of external input terminals increase with the increase in the number of phase expansions of image signals, these can be wired and arranged in a well-balanced manner, Moreover, it is an object of the present invention to provide a liquid crystal device capable of reducing adverse effects such as high frequency clock noise exerted by a control signal such as a high frequency clock signal on an image signal, and capable of displaying a high quality image, and an electronic apparatus including the liquid crystal device. Make it an issue.
[0008]
[Means for Solving the Problems]
The electro-optical device according to claim 1, wherein a plurality of data lines, a plurality of scanning lines intersecting the plurality of data lines, the plurality of data lines, and the plurality of A plurality of switching elements and a plurality of pixel electrodes provided corresponding to each of the scanning lines; a plurality of image signal lines to which an image signal is supplied; and a plurality of control signal lines to which a control signal including a clock signal is supplied And the image signal and the control signal are input via the image signal line and the control signal line, respectively, and the data signal corresponding to the image signal is supplied to the plurality of data lines based on the control signal. Signal supply means,
A first image signal line group among the plurality of image signal lines is routed to one side of the data signal supply unit on the substrate, and a second image signal line group among the plurality of image signal lines is At least one of the first and second image signal lines, which is routed to the other side of the data signal supply means on the first substrate and electrically shields the first and second image signal lines from the plurality of control signal lines, respectively. A conductive line is further provided on the substrate.
[0009]
According to the first aspect, the image signal is supplied to the data signal supply unit via the image signal line. In parallel with this, a control signal including a clock signal, an enable signal and the like is supplied to the data signal supply means via a control signal line. Then, the data signal corresponding to the image signal is supplied to the plurality of data lines based on the control signal by the data signal supply unit including the data line driving circuit, the sampling circuit, and the like. Here, in particular, the image signal lines are electrically shielded from control signal lines such as a clock signal line and an enable signal line, respectively, by conductive lines arranged on the substrate. Therefore, even when the frequency of the clock signal is high, it is possible to reduce the jump of high-frequency clock noise or the like from the control signal line such as the clock signal line to the image signal line.
[0010]
On the other hand, a scanning signal is supplied to a switching element via a scanning line by a scanning signal supply unit including a scanning line driving circuit or the like formed on or connected to the substrate. In parallel with this, a data signal corresponding to the image signal in which high-frequency clock noise or the like is reduced as described above is supplied to the switching element via the data line, and further supplied to the data signal via the switching element. As a result, the voltage applied to the pixel electrode changes, and the liquid crystal facing the pixel electrode is driven.
[0011]
As a result, even when the resolution of the image to be displayed is high, for example, when a multi-phase expanded image signal is input, the deterioration of the image quality due to the occurrence of high frequency clock noise or the like is almost or completely eliminated, and the high quality Can be displayed. Moreover, the first image signal line group is routed to one side of the data signal supply means on the substrate, and the second image signal line group is routed to the other side of the data signal supply means on the substrate. ing. Therefore, for example, by increasing the number of phase expansions such as 12-phase expansion, 24-phase expansion,. Can be arranged in good balance on both sides of the data signal supply means. As a result, an area for forming the data signal supply means including the sampling circuit or the sampling circuit, the data line driving circuit, and the like can be easily secured on the substrate. Therefore, it is possible to increase the size of the screen with a limited substrate size.
[0012]
3. The electro-optical device according to claim 1, wherein the conductive line has a high-frequency control having a period shorter than at least a horizontal scanning period of the image signal among the plurality of control signal lines. The first and second image signal line groups are shielded from a high-frequency control signal line for supplying a signal.
[0013]
According to the electro-optical device according to the second aspect, the image signal line is separated from the high-frequency control signal line that supplies the high-frequency control signal (for example, the clock signal, the enable signal, etc.) among the plurality of control signal lines by the conductive line. Electrically shielded. Therefore, even when the frequency of the clock signal is high, it is possible to reduce the jump of high-frequency clock noise from the high-frequency control signal line to the image signal line. The low-frequency control signal (for example, a start signal for a shift register in a data line driving circuit) does not cause high-frequency noise in an image signal or a data signal. The wires may or may not be shielded by conductive wires.
[0014]
The electro-optical device according to claim 3 is the electro-optical device according to claim 2, wherein the plurality of the plurality of image signal lines and the high-frequency control signal line are provided together with the conductive line between the plurality of high-frequency control signal lines. A low-frequency control signal line for supplying a low-frequency control signal having a period not shorter than at least the horizontal scanning period of the image signal among the control signal lines is provided.
[0015]
According to the electro-optical device of the third aspect, the image signal line located closer to the high-frequency control signal line in the first and second image signal line groups is formed of the low-frequency control signal line and the conductive line. Due to the presence of at least two wirings, the wiring is separated from the high-frequency control signal line and is electrically shielded. That is, a low-frequency control signal line that supplies a low-frequency control signal that does not cause high-frequency noise in an image signal or a data signal (for example, a start signal for a shift register in a data line driving circuit) is connected to a high-frequency control signal. By arranging the high-frequency control signal line and the image signal line together with the conductive line between the line and the image signal line, adverse effects such as clock noise on the image signal line can be further reduced. In particular, since electromagnetic waves generally decrease in accordance with distance and the presence of obstacles, a configuration in which as many conductive lines and low-frequency control signal lines as possible are arranged between the control signal lines and the image signal lines, so that the high-frequency control signal lines Electromagnetic waves applied to the image signal line decrease. Thus, interposing a low-frequency control signal line between the high-frequency control signal line and the image signal line other than the conductive line is advantageous from the viewpoint of effective use of space on the substrate and reduction of noise.
[0016]
An electro-optical device according to a fourth aspect is the electro-optical device according to the first aspect, wherein a plurality of first optical signals are connected to the first image signal line group and the image signals are respectively input from an external image signal source. An external input terminal, a plurality of second external input terminals connected to the second image signal line group to receive the image signals from the external image signal source, and an external device connected to the control signal line A plurality of third external input terminals to each of which the control signal is input from a control signal source, and a plurality of fourth external input terminals respectively connected to the conductive lines, on a peripheral portion of the substrate, The third external input terminal is disposed between the first and second external input terminals, and between the first and third external input terminals and between the third and second external input terminals. Is provided with the fourth external input terminals, respectively. And wherein the Rukoto.
[0017]
According to the electro-optical device of the fourth aspect, on the peripheral portion of the substrate, between the plurality of first and second external input terminals respectively connected to the first and second image signal lines, a control is provided. A plurality of third external input terminals connected to the signal lines are arranged. That is, a plurality of third external input terminals connected to the control signal line are centrally arranged on the peripheral portion of the substrate provided with the first to fourth external input terminals, and the first and second external input terminals are arranged on both sides thereof. A plurality of first and second external input terminals respectively connected to the second image signal line group are arranged. A fourth external input terminal connected to the conductive line is disposed between these. Therefore, it is possible to easily obtain a configuration in which a distance is provided on the substrate between the first and second image signal line groups and the control signal lines, and a conductive line is provided between these. In particular, it is possible to effectively prevent a situation in which a control signal such as a clock signal causes clock noise or the like to be generated in an image signal before input to the electro-optical device. If a plurality of external input terminals connected to the image signal line and a plurality of external input terminals connected to the control signal line are mixed or adjacent to each other, before being input to the electro-optical device, At this stage, a wiring portion in which the image signal line and the control signal line are adjacent or close to each other is inevitable, and clock noise or the like jumps into the image signal. As described above, according to the present invention, it is possible to reduce the jump of high-frequency clock noise from the clock signal line to the image signal line before and after input to the electro-optical device. More preferably, in a region where an external input terminal can be formed in the peripheral portion of the substrate, the first and second external input terminals are arranged as close to both sides as possible and a third external input terminal is arranged between the two. The fourth external input terminal connected to the conductive line is arranged at an interval as much as possible between the external input terminal and the external input terminal.
[0018]
The electro-optical device according to claim 5, wherein the conductive line has a high-frequency control having a cycle shorter than at least a horizontal scanning period of the image signal among the plurality of control signal lines. The first and second image signal line groups are shielded from a high-frequency control signal line for supplying a signal, and a terminal of the third external input terminal adjacent to the fourth external input terminal is connected to the plurality of control signal lines. And a low-frequency control signal line for supplying a low-frequency control signal having a period not shorter than at least the horizontal scanning period of the image signal.
[0019]
According to the electro-optical device according to the fifth aspect, the image signal line is electrically shielded from the high-frequency control signal line by the conductive line. Here, among the third external input terminals connected to the control signal line, the terminal adjacent to the fourth external input terminal connected to the conductive line is connected to the low-frequency control signal line. Is separated from the high-frequency control signal line and electrically shielded by the presence of at least two wirings, a low-frequency control signal line and a conductive line.
[0020]
7. The electro-optical device according to claim 6, wherein the conductive line is a data line driving constant potential line that supplies a constant potential data line driving power source to the data signal supply unit. Characterized by including a portion composed of
[0021]
According to the electro-optical device of the sixth aspect, since the conductive line includes a portion composed of a data line driving constant potential line for supplying a constant potential data line driving power source to the data signal supply unit, By sharing the external input terminal and the wiring itself, in other words, by extending the constant potential line and making it a conductive line, the configuration can be simplified and space saving can be achieved. It is also very easy to do.
[0022]
7. The electro-optical device according to claim 6, wherein the data line driving constant potential line supplies first and second power sources having different constant potentials to the data signal supply unit. The conductive line portion composed of the two constant potential lines, the conductive line portion composed of the first constant potential line surrounds a first and a second image signal line group on the substrate, and is formed of the second constant potential line. The conductive line portion surrounds the control signal line on the first substrate on the substrate.
[0023]
According to the electro-optical device of the seventh aspect, the first and second image signal line groups are formed on the substrate by a conductive line portion formed of, for example, a first constant potential line for supplying a negative power of a ground potential. Surrounded above. The control signal line is surrounded on the substrate by a conductive line portion constituted by, for example, a second constant potential line for supplying a positive power supply. Therefore, a configuration is obtained in which the image signal lines are doubly shielded from the control signal lines on the first substrate.
[0024]
The electro-optical device according to claim 8, wherein the conductive line is a screen display area defined by the plurality of pixel electrodes and the plurality of data. It is characterized by extending so as to surround the line on the substrate.
[0025]
According to the electro-optical device of the eighth aspect, since the screen display area and the plurality of data lines are surrounded on the substrate by the conductive lines, the screen display area and the plurality of data lines are also clock signal lines. Etc. are shielded from control signal lines. Therefore, occurrence of high frequency clock noise or the like in the data signal output from the data signal supply unit, the data signal reaching the switching element or the pixel electrode, or the like can be reduced.
[0026]
The electro-optical device according to claim 9, wherein in the electro-optical device according to claim 8, an opposing substrate is provided to face the substrate, and the opposing substrate and the opposing substrate are arranged along the contour of the screen display area. It further comprises a light-shielding peripheral part formed on at least one of the conductive parts, wherein the conductive line includes a portion provided on the substrate along the peripheral part at a position facing the peripheral part. .
[0027]
According to the electro-optical device of the ninth aspect, since the conductive lines are provided below the periphery of the substrate, space can be saved on the TFT array substrate. The drive circuit can be formed with a margin in the peripheral portion of the substrate, and the effective display area in the liquid crystal device hardly decreases at all due to the formation of conductive lines.
[0028]
An electro-optical device according to a tenth aspect is the liquid crystal device according to any one of the first to ninth aspects, wherein the conductive line and the data line are formed of the same low-resistance metal material. I do.
[0029]
According to the electro-optical device according to the tenth aspect, since the conductive line is formed of the same low-resistance metal material as the data line, for example, Al (aluminum), the lead-out area of the conductive line is long. However, the resistance of the conductive wire can be suppressed sufficiently low for practical use. In other words, without lowering the shielding effect due to an increase in resistance, for example, a conductive wire may be extended in a zigzag manner by sewing a gap in another wiring or a circuit, or a conductive wire may be extended in a wide area including a screen display area. Since the wiring can be performed, the effect of the shield can be further enhanced as a whole with a relatively simple configuration. Further, in the manufacturing process of the electro-optical device, the conductive line and the data line can be formed from the same low-resistance metal material by the same process. That is, an increase in the manufacturing process due to the formation of the conductive line can be suppressed to a minimum.
[0030]
12. The electro-optical device according to claim 11, further comprising a capacitance line for applying a predetermined amount of capacitance to the pixel electrode, wherein the capacitance line is provided. Are connected to the conductive line.
[0031]
According to the eleventh aspect, since a predetermined amount of capacitance is given to the pixel electrode by the capacitance line, high-definition display can be performed even when the duty ratio is small. Then, the capacitance line is connected to the conductive line. Therefore, adverse effects on the switching element and the pixel electrode due to the potential fluctuation of the capacitance line are prevented. In addition, a conductive line can be used also as a wiring for setting the capacitor line to a constant potential, and an external input terminal required for setting the capacitor line to a constant potential is, for example, the third external input terminal described above or a dedicated conductive line. Can also be used as an external input terminal.
[0032]
According to a twelfth aspect of the present invention, in the electro-optical device according to any one of the first to eleventh aspects, a scanning signal supply unit that sequentially supplies a scanning signal to the plurality of scanning lines is provided on the substrate. Wherein the conductive line includes a portion composed of a scanning line driving constant potential line for supplying a constant potential scanning line driving power source to the scanning signal supply means.
[0033]
According to the electro-optical device of the present invention, the image signal line is electrically shielded from the control signal line by the conductive line portion constituted by the scanning line driving constant potential line. Therefore, even when the frequency of the clock signal is high, it is possible to reduce the jump of high-frequency clock noise from the control signal line to the image signal line.
[0034]
The electro-optical device according to claim 13 is the electro-optical device according to claim 12, wherein the scanning signal supply unit is provided on both sides of a screen display area defined by the plurality of pixel electrodes. The conductive line portion constituted by a line drive constant potential line is configured to redundantly surround the screen display area and the plurality of data lines on the substrate and to provide the scan line supply unit with the scan line drive power supply. It is extended to supply to.
[0035]
According to the electro-optical device of the present invention, since the screen display region and the plurality of data lines are surrounded on the substrate by the conductive line portion formed of the scanning line driving constant potential line, The display area and the plurality of data lines are also shielded from control signal lines such as clock signal lines. Therefore, occurrence of high frequency clock noise or the like in the data signal output from the data signal supply unit, the data signal reaching the switching element or the pixel electrode, or the like can be reduced. Further, the conductive line portion constituted by the scanning line driving constant potential line is extended so as to redundantly supply the scanning line driving power to the scanning line supply means provided on both sides of the screen display area. Therefore, even if a disconnection occurs in the scanning line driving constant potential line in the conductive line portion composed of the scanning line driving constant potential line and other portions, the device is less likely to cause a device defect, which is advantageous.
[0036]
The electro-optical device according to claim 14 is the electro-optical device according to any one of claims 1 to 13, wherein the data signal supply unit is based on a sampling circuit that samples the image signal and the control signal. And a data line driving circuit for driving the sampling circuit. The image signal lines included in the first image signal line group and the image signal lines included in the second image signal line group are connected to the data line. Between the drive circuit and the sampling circuit, at least one image signal line is alternately arranged in a comb-like shape from both sides of the data line drive circuit.
[0037]
According to the electro-optical device of the present invention, the image signal lines included in the first image signal line group (for example, image signal lines VID1, 3, 5, 7,... Corresponding to odd-numbered data lines) and The image signal lines included in the second image signal line group (for example, image signal lines VID2, 4, 6, 8,... Corresponding to even-numbered data lines) are data lines for at least one image signal line. The wires are alternately arranged in a comb-like shape from both sides of the drive circuit. Therefore, image signal lines and data lines can be regularly and well-balanced around the data line driving circuit.
[0038]
16. The electro-optical device according to claim 15, wherein the data signal supply unit inverts a voltage polarity of the data signal for each data line, and the first image signal line group. And the image signal lines included in the second image signal line group are formed by pairing two image signal lines corresponding to two adjacent data lines with each other. It is characterized by being alternately laid out in a comb shape from both sides.
[0039]
According to the electro-optical device of the present invention, the voltage polarity of the data signal is inverted for each data line by the data signal supply means, so-called inversion driving such as 1S inversion or dot inversion is performed, and flicker on the display screen is performed. Is reduced. Here, the image signal lines included in the first image signal line group (for example, every other image signal line VID1, 2, 5, 6,... Corresponding to two adjacent data lines) and the second image signal The image signal lines included in the line group (for example, every other image signal lines VID3, 4, 7, 8,... Corresponding to two adjacent data lines) are two adjacent data lines. Two corresponding image signal lines are alternately arranged in a comb shape from both sides of the data line drive circuit. Therefore, image signals of opposite polarities are supplied to adjacent image signal lines, and a noise component caused by the same noise source has an effect of canceling out these two components, thereby reducing noise. It is advantageous on the above.
[0040]
An electronic apparatus according to a sixteenth aspect is provided with the electro-optical device according to the first to fifteenth aspects.
[0041]
According to the electronic device of the present invention, the electronic device includes the above-described liquid crystal device of the present invention, high-frequency clock noise and the like are reduced, and high-quality image display is possible.
[0042]
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
[0043]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0044]
(Configuration of liquid crystal device)
As an example of an electro-optical device, a configuration of an embodiment of a liquid crystal device will be described with reference to FIGS. FIG. 1 is a plan view showing a configuration of various wirings including a conductive line (hereinafter, referred to as a shield line) provided on a TFT array substrate, peripheral circuits, and the like in an embodiment of a liquid crystal device, and FIG. FIG. 3 is a plan view showing a more detailed two-dimensional layout of the shield line of FIG. 1, and FIGS. 3A and 3B show wirings of a shield line, an image signal line, a clock signal line, and the like, respectively. 5 is an enlarged plan view of a pixel portion shown in FIG. 1, and FIG. 6 is a sectional view showing a TFT array substrate formed on the TFT array substrate. 7 is a plan view seen from the counter substrate side, and FIG. 7 is a cross-sectional view taken along the line HH ′ of FIG. 6 including the counter substrate. FIG. 8 is a schematic plan view (FIG. 8A) showing an example of a two-dimensional layout of the image signal lines in FIG. 1 and a schematic plan view (FIG. 8B) showing another example.
[0045]
In FIG. 1, a liquid crystal device 200 includes a TFT array substrate 1 made of, for example, a quartz substrate, hard glass, or the like. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data lines 35 arranged in the X direction, each extending in the Y direction, and a plurality of data lines 35 arranged in the Y direction. Each of the scanning lines 31 extending along the X direction and each of the data lines 35 and the pixel electrode 11 is interposed between the scanning lines 31 and the conductive state and the non-conductive state therebetween are supplied via the scanning lines 31. A plurality of TFTs 30 are formed as an example of a switching element that controls each according to a scanning signal. Further, on the TFT array substrate 1, a capacitance line 31 ', which is a wiring for a storage capacitor (see FIG. 9) described later, is formed substantially parallel to the scanning line 31.
[0046]
On the TFT array substrate 1, a sampling circuit 301 and a data line driving circuit 101 forming an example of a data signal supply unit, and a scanning line driving circuit 104 forming an example of a scanning signal supply unit are further formed. The upper side of the screen display area defined by the plurality of pixel electrodes 11 (that is, the area of the liquid crystal panel on which an image is actually displayed due to the change in the alignment state of the liquid crystal) has the scanning provided on both sides of the screen display area. A plurality of wirings 105 for connecting the line driving circuits 104 are provided. Four corners of the screen display area are formed of silver made of a conductive material for establishing electrical conduction between the TFT array substrate 1 and the counter substrate. A point 106 is provided. However, there may be at least one vertical conduction point. In the description of FIGS. 1 to 8 below, the names of signals input via a plurality of external input terminals 102 provided along the lower side of the TFT array substrate 1 and the signal wirings thereof will be referred to for ease of explanation. The same alphabetic symbol is added after the signal and the wiring, respectively, and referred to (for example, the signal wiring is called “wiring CLX” with respect to the signal name “clock signal CLX”).
[0047]
The scanning line driving circuit 104 uses a negative power supply VSSY and a positive power supply VDDY for the scanning line driving circuit 104, which are supplied from an external control circuit via the external input terminal 102 and the wirings VSSY and VDDY, as power supplies, Starts the built-in shift register circuit. Then, the scanning line is supplied at a predetermined timing based on the reference clock signal CLY for the internal shift register circuit of the scanning line driving circuit 104 and the inverted clock signal CLY ′ supplied through the external input terminal 102 and the wirings CLY and CLY ′. A scanning signal is applied to 31 in a pulsed manner in a line-sequential manner.
[0048]
The data line driving circuit 101 uses a negative power supply VSSX and a positive power supply VDDX for the data line driving circuit, which are supplied from an external control circuit via an external input terminal 102 and signal wirings VSSX and VDDX, as a power supply, and a start signal DX. Starts the built-in shift register circuit. Then, based on the reference clock signal CLX for the built-in shift register circuit of the data line driving circuit 101 and the inverted clock signal CLX ′ supplied through the external input terminal 102 and the wirings CLX and CLX ′, the scanning line driving circuit 104 For each of the image signals VID1 to VID12, for example, expanded into 12 phases, which are supplied via the external input terminal 102 and the wirings VID1 to VID12 in accordance with the timing of applying the scanning signal, The signal is supplied to the sampling circuit 301 at a predetermined timing via a sampling circuit drive signal line 306.
[0049]
The sampling circuit 301 includes a TFT 302 for each data line 35, wirings VID 1 to VID 12 are connected to a source electrode of the TFT 302, and a sampling circuit drive signal line 306 is connected to a gate electrode of the TFT 302. Then, when the image signals VID1 to VID12 are input, these image signals are sampled. Further, when a sampling circuit drive signal is input from the data line drive circuit 101 via the sampling circuit drive signal line 306, the image signals sampled for each of the image signals VID1 to VID12 are converted to twelve adjacent data lines 35. Are sequentially applied to each group consisting of
[0050]
As described above, the data line driving circuit 101 and the sampling circuit 301 are configured to supply the image signals VID1 to VID12 developed in 12 phases to the data lines 35 as data signals. In the present embodiment, a method has been described in which the sampling circuits 301 connected to the twelve adjacent data lines 35 are simultaneously selected and sequentially transferred for each group of the twelve data lines 35. May be selected every 6 lines or every 24 lines. Alternatively, two or more arbitrary numbers may be simultaneously selected. Further, if the capability of the TFT 302 of the sampling circuit 301 is high, the data may be sequentially selected for each data line. At this time, it goes without saying that the external input terminals 102 and the image signal lines for the image signal are required at least for the number of phase expansions of the image signal. In the present embodiment, in particular, the wirings VID1 to VID12 are routed from both sides of the data line driving circuit 101 as described below. Can be wired well. The number of phase expansions of the image signal and the number of simultaneous selections of the sampling circuit 301 may be configured to be equal to each other, or the former may be configured to be larger than the latter.
[0051]
As shown in FIG. 2, when the start signal DX is input, the data line drive circuit 101 starts shifting the transfer signal based on the reference clock signal CLX and its inverted clock signal CLK ′. It has a waveform control circuit 101b and a buffer circuit 101c which supply the waveform of the transfer signal from the shift register circuit 101a to the sampling circuit 301 via the sampling circuit driving signal line 306 after shaping and buffering the waveform. The sampling circuit 301 is connected to each sampling circuit drive signal line 306 in parallel with twelve TFTs 302 corresponding to the image signals VID1 to VID12 developed in 12 phases. That is, the switches S1 to S12 composed of the TFT 302 are connected to the first sampling circuit drive signal line 306 from the left, and the switches S13 to S24 are connected to the second sampling circuit drive signal line 306 from the left. , Switches Sn-11 to Sn are connected to the sampling circuit drive signal line 306 at the right end. The enable signals ENB1 and ENB2 which are omitted in FIG. 1 and shown in FIG. 2 are input to an enable circuit provided in the waveform control circuit 101b. In this enable circuit, the selection period of the sampling circuit 301 is controlled by limiting the width of pulses sequentially output from the shift register circuit 101a to the pulse widths of the enable signals ENB1 and ENB2. This prevents a ghost from occurring between the data lines 35 receiving image signals from the same wiring (VID1 to 12) separated by 12 data lines. Accordingly, the enable signals ENB1 and ENB2 belong to a high-frequency control signal having a cycle shorter than the horizontal scanning period, like the clock signals CLX and CLX '. On the other hand, the start signal DX input to the shift register circuit 101a has a period not shorter than the horizontal scanning period, like the clock signals CLY and CLY 'and the start signal DY input to the shift register on the scanning line driving circuit side. Belongs to the low frequency control signal.
[0052]
Here, a specific circuit configuration and operation of the shift register circuit 101a will be described with reference to FIG. FIG. 3A is a circuit diagram showing a shift register circuit including an enable circuit, and FIG. 3B is a timing chart of various signals in the shift register circuit.
[0053]
First, in FIG. 3A, an enable circuit 112 is provided for each output of the shift register circuit 101a. Each stage of the shift register circuit 101a has a reference clock signal CLX of a predetermined cycle and its inverted signal CLX so that transfer signals are sequentially output from each stage in a transfer direction corresponding to the right direction (direction from left to right). Each time the binary level of 'changes, the clock signal is fed back to the transfer signal and transferred to the next stage. Further, the enable circuit 112 limits the pulse width of the transfer signal output from the odd-numbered stage of the shift register circuit 101a to the pulse width of the first enable signal ENB1, and sets the pulse width of the transfer signal output from the even-numbered stage. It is composed of a NAND circuit that takes the exclusive logical product of the transfer signal and the enable signal ENB1 or ENB2 so as to limit the pulse width to the pulse width of the second enable signal ENB2, and an inverter circuit that inverts the result. A signal DX for starting transfer of a transfer signal is input to the shift register circuit 101a from the left side in the drawing.
[0054]
When the signal DX, the clock signal CLX and its inverted signal CLX ′, and the first and second enable signals ENB1 and ENB2 are input at the timing shown in the timing chart of FIG. 3B, the configuration is as described above. From the shifted register circuit 101a, transfer signals sequentially delayed by a half cycle of the clock signal CLX are sequentially output. Then, the pulse width of the transfer signal is limited by the enable circuit 112 to the pulse widths of the signals ENB1 and ENB2, and the sampling circuit drive signals Q1, Q2, and Q3 each include a pulse having a width smaller than the pulse width of the clock signal CLX. ,..., Qn (where n is an odd number) are sequentially supplied to the sampling circuit 301 via the waveform control circuit 101b and the buffer circuit 101c shown in FIG.
[0055]
In this embodiment, in particular, as shown in FIGS. 1 and 2, the TFT array substrate 1 also has a constant potential shield line 80 also serving as a negative power supply VSSY wiring VSSY and a negative power supply VSSX wiring VSSX. A constant potential shield line 80 ', a constant potential shield line 82 also serving as a positive power supply VDDX wiring VDDX, and a constant potential shield line 86 also serving as a positive power supply VDDY wiring VDDY are provided. The wirings VID1 to VID12, which are image signal lines, are electrically shielded from the wirings CLX and CLX 'and the wirings ENB1 and ENB2 by the shield lines 80, 80', 82 and 86. Therefore, even when the frequency of the clock signal CLX is high, it is possible to reduce the jump of high-frequency clock noise and the like from the wirings CLX and CLX ′, which are the high-frequency control signal lines, and the wirings ENB1 and ENB2 to the wirings VID1 to VID12.
[0056]
Moreover, as shown in FIGS. 1 and 2, the odd-numbered image signal lines VID1, 3, 5, 7, 9 and 11, which constitute an example of the first image signal line group, are formed on the TFT array substrate 1 by X. The even-numbered image signal lines VID2, 4, 6, 8, 10 and 12, which are routed to the right of the data line driving circuit 101 when viewed in the direction and constitute an example of the second image signal line group, are TFT arrays. It is routed to the left of the data line drive circuit 101 on the substrate 1. Therefore, by performing a relatively multi-phase expansion number such as a 12-phase expansion, the frequency of the image signals VID1 to 12 supplied to the sampling circuit 301 is reduced, and the data is transmitted to a large number of wirings VID1 to VID12. It can be arranged on both sides of the line drive circuit 101 with good balance. As a result, an area for forming the data signal supply means including the sampling circuit 301 and the data line driving circuit 101 can be easily secured on the TFT array substrate 1. Therefore, the screen can be enlarged in a limited substrate size.
[0057]
In this embodiment, in particular, as shown in FIG. 2, the wirings VID1 to VID12 serving as image signal lines are connected to the clock signals CLX and CLX 'belonging to the high-frequency control signal and the enable signal by the constant potential shield line 80'. The wirings CLX and CLX ', which are high-frequency control signal lines for supplying ENB1 and ENB2, are electrically shielded from the wirings ENB1 and ENB2. Therefore, even when the frequency of the clock signal is high, it is possible to reduce the jump of high-frequency clock noise or the like from these high-frequency control signal lines to the wirings VID1 to VID12. On the other hand, as for the start signals DX and DY and the clock signals CLY and CLY 'belonging to the low-frequency control signal, the image signals on the wirings VID1 to VID12 and the data signals on the data line 35 supplied based on the image signals are provided. It does not cause high frequency noise inside. For this reason, the wirings DX, DY, CLY, and CLY ', which are low-frequency control signal lines, may or may not be shielded by a constant potential shield line. In the present embodiment, as shown in FIG. 2, on the right side, the wirings VID1, 3,..., 11 are shielded from the wirings DY, CLY, and CLY ′ by a shield line 86 formed of a constant potential wiring VDDY. On the left side, the wirings VID2, 4,..., 12 are shielded from the wiring DY by a shield line 80 composed of a wiring VSSY having a constant potential. Further, the wirings VID1 to VID12 are shielded from the wiring DX by a shield line 80 '.
[0058]
Further, in the present embodiment, in particular, in the right (odd-numbered) image signal line group, two wirings VID11 located on the side close to the wirings CLX and CLX ′, which are high-frequency control signal lines, are two wirings VSSX and VDDX, respectively. Are shielded from the wirings CLX and CLX 'by the existence of the shield lines 80' and 82, and are electrically shielded. In addition, in the left (even-numbered) image signal line group, the wiring VID12 located on the side close to the wirings CLX and CLX ′, which are high-frequency control signal lines, has one shield line 80 ′ made of the wiring VSSX and the low-frequency control signal line. Due to the wiring DX serving as a signal line, the wiring DX is separated from these wirings CLX and CLX ′ and is electrically shielded. That is, the wiring DX belonging to the low-frequency control signal line that does not cause high-frequency noise in the image signal or the data signal is provided between the wiring CLX and CLX ′ as the high-frequency control signal line and the wiring VID12 together with the shield line 80 ′. By arranging the wirings CLX and CLX ', it is possible to further reduce adverse effects such as clock noise on the VID 12. In general, electromagnetic waves are reduced according to the distance and the presence of obstacles. Therefore, shield wires (such as wires 80, 80 ', 82, 86, etc.) are provided between wires CLX and CLX' and wires ENB1 and ENB2 and wires VID1 to VID12. The configuration in which as many wirings as possible) and low-frequency control signal lines (wirings to which low-frequency control signals such as wirings DX, DY, CLY, and CLY 'are supplied) are arranged as much as possible reduces electromagnetic waves that generate clock noise. , Clock noise and the like are reduced. Thus, interposing a low-frequency control signal line between the high-frequency control signal line and the image signal line other than the shield line is advantageous from the viewpoint of effective use of space on the TFT substrate 1 and reduction of noise.
[0059]
Further, as shown in FIG. 2, in the present embodiment, on the peripheral portion of the TFT array substrate 1, the external input terminals 102 respectively connected to the wirings VID1 to VID12 are arranged on both sides, and the wirings ENB1, External input terminals 102 connected to ENB2, CLX 'and CLX are arranged in a concentrated manner. The external input terminal 102 connected to the shield line 80 '(wiring VSSX) is arranged between the external input terminal 102 connected to the wiring VID12 and the external input terminal 102 connected to the wiring ENB1. The external input terminal 102 connected to the shield line 80 '(wiring VSSX) is arranged between the external input terminal 102 connected to the wiring VID11 and the external input terminal 102 connected to the wiring CLX. Therefore, it is possible to easily obtain a configuration in which the shield line 80 'is wired between the wires VID1 to VID12 and the wires ENB1, ENB2, CLX', and CLX. In particular, before input to the liquid crystal device 200, for example, in a wiring from an external circuit such as a display information processing circuit or the like to the liquid crystal device 200, the clock signal CLX or the like generates clock noise or the like for the image signals VID1 to VID12. Such a situation can be effectively prevented. As described above, according to the present embodiment, it is possible to reduce the jump of high-frequency clock noise from the clock signal wiring to the image signal wiring before and after the input to the liquid crystal device 200. More preferably, the external input terminals 102 for the wirings VID1 to VID12 are arranged as close to both sides (right and left) as possible in a region where the external input terminals 102 can be formed in the peripheral portion of the TFT array substrate 1. At the same time, the external input terminal 102 for the shield line 80 'and the like is arranged as far as possible from the external input terminal 102 for the wiring CLX' and the like centrally arranged.
[0060]
In the present embodiment, the wiring VSSY, VSSX, VDDX, and VSSY are respectively extended to form the shield lines 80, 80 ', 82, and 86, so that the external input terminal and the wiring can be shared. Can be simplified and space can be saved. Further, the potentials of the shield lines 80, 80 ', 82, and 86 can be easily made constant by sharing with the constant potential line. However, the power supply wiring and the shield line may be separately provided.
[0061]
In the present embodiment, as shown in FIG. 2, two external input terminals 102 to which the negative power supply VSSX is input are provided. The wirings VID1 to VID12 are surrounded on the TFT array substrate 1 by a shield line 80 'set to the potential of the negative power supply VSSX (negative potential). In particular, a shield line 80 ′ formed of the same metal layer as the data line 35 such as Al is also provided between the shift register circuit 101 a and the waveform control circuit 101 b. The distal end of the extended shield line 80 ′ is connected to a conductive layer of, for example, the same polysilicon as the scan line 31 below the metal layer of Al or the like via the first interlayer insulating layer as described later. It is connected to the shield line 80 'via the formed shield line connection portion 81 so as to surround the waveform control circuit 101b and the buffer circuit 101c.
[0062]
On the other hand, as shown in FIG. 2, the wirings CLX and CLX ′ are formed on the TFT array substrate 1 in a portion adjacent to the data line driving circuit 101 by a shield line 82 set to the potential (positive potential) of the positive power supply VDDX. Is surrounded by In particular, a shield line 82 formed of the same metal layer as that of the data line 35, such as Al, also extends between the waveform control circuit 101b and the buffer circuit 101c. It is connected to the shield line 82 so as to surround the waveform control circuit 101b and the shift register circuit 101a via a shield line connection portion 83 formed of the same conductive layer of polysilicon or the like.
[0063]
Accordingly, the wirings VID1 to VID12 are configured to be double shielded from the wirings CLX and CLX 'and the wirings ENB1 and ENB2 on the TFT array substrate 1, and the shift register circuit 101a, the waveform control circuit 101b, and the buffer circuit The shield for 101c is also highly reliable. However, even if such a surrounding configuration is not adopted, at least one shield line 80, 80 ', 82 and 86 is interposed between the wirings CLX, CLX', ENB1 and ENB2 and the wirings VID1 to VID12. Then, the shielding effect can be obtained to some extent.
[0064]
In the present embodiment, as shown in FIGS. 1 and 2, the screen display area and the plurality of data lines 35 are surrounded by the shield lines 80 on the TFT array substrate 1. Therefore, the screen display area and the plurality of data lines 35 are also shielded from the wirings CLX, CLX ', ENB1, and ENB2. Therefore, it is possible to reduce the occurrence of high-frequency clock noise in the sampling circuit drive signal output from the data line drive circuit 101, the data signal reaching the TFT 30 and the pixel electrode 11, and the like. However, if the configuration is such that the wirings VID1 to VID6 up to the sampling circuit 301 are shielded by the shield lines 80, 80 ', 82 or 86 without using the configuration surrounding the screen display area as described above, the shielding can be achieved. The effect can be obtained to some extent. In this case, as can be seen from FIG. 1, the shield line 80 extends from the wiring VSSY and extends so as to redundantly supply the power supply signal VSSY to the scanning line driving circuits 104 provided on both sides of the screen display area. Is established. For this reason, even if a break occurs in the shield line 80 or the wiring VSSY, the device hardly causes a device defect, which is advantageous.
[0065]
As shown in the cross-sectional views of FIGS. 4A and 4B, various wirings DY, VSSY,..., VDDX connected to the external input terminal 102 are connected to the data line 35 such as Al (aluminum). It is formed from the same low resistance metal material. Therefore, even if the routing area of the shield lines 80 (wiring VSSY), 80 ′ (wiring VSSX), 82 (wiring VDDX), and 86 (wiring VDDY) is long, the shield wires 80, 80 ′, 82, and 86 The resistance can be kept low enough for practical use. That is, as shown in FIG. 2, the shield wires 82 and 80 'can be long wired in a zigzag manner by sewing other various wirings and gaps between the shift register circuit 101a, the waveform control circuit 101b, and the buffer circuit 101c. The shield wire 80 can be extended in a wide area including the above. With such a relatively simple configuration, the effect of the shield can be enhanced as a whole. Further, as shown in FIGS. 4A and 4B, the various wirings DY, VSSY,..., VDDX are formed on the first interlayer insulating layer 42 formed on the TFT array substrate 1, that is, on the same layer. ing. Therefore, the effect of the shield is exhibited more efficiently. Further, with such a configuration, in the manufacturing process of the liquid crystal device 200, various wirings DY, VSSY,..., VDDX can be formed collectively from the same low-resistance metal layer such as an Al layer by the same process. This is advantageous in manufacturing.
[0066]
The signal LCCOM input from the external input terminal 102 shown in FIGS. 1 to 4 is a power signal of the common electrode, and is provided on a counter substrate described later via the wiring LCCOM and the silver point 106 described above. It is supplied to a common electrode (see FIG. 9).
[0067]
Here, as shown in the plan view of FIG. 5, the capacitance line 31 ′ is formed on the TFT array substrate 1 in parallel with the scanning line 31 (gate electrode), for example, from a conductive polysilicon layer or the like like the scanning line 31. And is connected to the shield line 80 via a contact hole 80a. According to this configuration, the shield line 80 can also serve as a wiring for setting the capacitance line 31 ′ to a constant potential, and an external input terminal necessary for setting the capacitance line 31 ′ to a constant potential is also used for the shield line 80. The external input terminal 102 can be shared.
[0068]
In the present embodiment, in particular, the sampling circuit 301 is located at a position facing the light-shielding peripheral partition 53 formed on the counter substrate 2 as shown by the hatched area in FIG. 1 and as shown in FIGS. The data line driving circuit 101 and the scanning line driving circuit 104 are provided on the TFT array substrate 1, and are provided on a narrow and narrow peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50. On the TFT array substrate 1, a sealing material 52 made of a photo-curable resin as an example of a sealing member that surrounds the liquid crystal layer 50 by bonding the two substrates around the screen display area is provided along the screen display area. Is provided. A light-shielding peripheral partition 53 is provided between the screen display area on the counter substrate 2 and the sealing material 52.
[0069]
When the TFT array substrate 1 is put in a light-shielding case having an opening corresponding to the screen display area later, the peripheral display 53 is formed by an edge of the opening of the case due to a manufacturing error or the like. Formed from a strip-shaped light-shielding material having a width of at least 500 μm or more around the screen display area so as not to be hidden by, for example, to allow a shift of about several hundred μm with respect to the case of the TFT array substrate 1. It was done. Such a light-shielding peripheral partition 53 is formed on the opposing substrate 2 by, for example, sputtering using a metal material such as Cr (chromium), Ni (nickel), or Al (aluminum), a photolithography process, and an etching process. You. Alternatively, it is formed from a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist. Further, a light-shielding peripheral partition 53 may be provided on the TFT array substrate 1. When the peripheral partition 53 is built in the TFT array substrate 1, the aperture area of the pixel is not affected by the variation in accuracy in the bonding process between the TFT array substrate 1 and the counter substrate 2, so that the transmission of the liquid crystal panel is prevented. The rate can be maintained with high precision.
[0070]
A data line driving circuit 101 and an external input terminal (mounting terminal) 102 are provided along a lower side of the screen display area in a region outside the sealing material 52, and scanning is performed along two left and right sides of the screen display area. Line drive circuits 104 are provided on both sides of the screen display area. The opposite substrate 2 having substantially the same contour as the sealing material 52 is fixed to the TFT array substrate 1 by the sealing material 52.
[0071]
As described above, since the shield line 80 and the sampling circuit 301 are provided below the peripheral partition 53 on the TFT array substrate 1, a space saving on the TFT array substrate 1 is achieved. 104 and the data line driving circuit 101 can be formed with a margin in the peripheral portion of the TFT array substrate 1, and the formation of the shield line 80 hardly reduces the effective display area in the liquid crystal device 200.
[0072]
FIG. 8A is an enlarged view showing a wiring system of the wirings VID1 to VID12 between the scanning line driving circuit 101 and the sampling circuit 301 shown in FIGS. In the same figure, wirings VID1,..., 11 serving as odd-numbered image signal lines and wirings VID2,..., 12 serving as even-numbered image signals are alternately arranged in a comb shape from both sides for each wiring. . Therefore, the wirings VID1 to VID12 and the sampling circuit driving signal line 306 are arranged very regularly and well-balanced around the data line driving circuit 101.
[0073]
By the way, in the present embodiment, in order to prevent the liquid crystal from being deteriorated by DC driving and to prevent flicker on the display screen, various methods for inverting the liquid crystal driving voltage, for example, field or frame inversion driving, scanning line inversion, Driving (so-called 1H inversion driving), data line inversion driving (so-called 1S inversion driving), dot inversion driving, and the like can be adopted. Here, in particular, when liquid crystal driving is performed by inverting the voltage polarity between adjacent data lines such as 1S inversion and dot inversion, as shown in FIG. As shown in FIG. 8B, two wirings VID1, VID2, VID5, and 6 corresponding to two adjacent data lines 35 are paired with every other two, rather than in a comb shape. It is routed from one side (for example, the right side), and two wirings VID3, 4, 7, 8 and the like corresponding to the other two adjacent data lines 35 are formed as a pair, and the wirings VID3, VID3, 4, 7 and 8 are arranged on opposite sides (for example, It is more preferable that the wiring is routed from the left side and that the two wirings are paired between the data line driving circuit 101 and the sampling circuit 301 so as to form a comb-like shape from both sides. With such wiring, the image signals supplied from each pair of wirings 1, 2, 3, 4,... Adjacent to each other on the TFT array substrate 1 are supplied to the data lines 35 with the opposite polarities. The noise components originating from the same noise source existing in these signals have an effect of canceling each other out of the pair, which is useful for reducing noise.
[0074]
(Configuration of liquid crystal panel)
Next, a specific configuration of a liquid crystal panel portion included in the liquid crystal device 200 will be described with reference to FIGS. Here, FIG. 9 is a cross-sectional view of the TFT 30 portion of the liquid crystal panel, and FIG. 10 is a cross-sectional view of the liquid crystal panel along the shield line 80 under the peripheral parting. In FIGS. 9 and 10, the scale of each layer and each member is different for each layer or each member in order to make the size recognizable in the drawings.
[0075]
In the cross-sectional view of FIG. 9, the liquid crystal panel 10 includes a TFT array substrate 1 and a semiconductor layer 32, a gate insulating layer 33, a scanning line 31 (gate electrode), It includes a first interlayer insulating layer 42, a data line 35 (source electrode), a second interlayer insulating layer 43, a pixel electrode 11, and an alignment film 12. The liquid crystal panel 10 also includes a counter substrate 2 made of, for example, a glass substrate, and a common electrode 21, an alignment film 22, and a light shielding layer 23 laminated thereon. The liquid crystal panel 10 further includes a liquid crystal layer 50 sandwiched between these two substrates.
[0076]
Here, first, among these layers, the configuration of each layer except for the TFT 30 will be described in order.
[0077]
Each of the first and second interlayer insulating layers 42 and 43 is made of a silicate glass film such as NSG, PSG, BSG, BPSG, etc., a silicon nitride film, a silicon oxide film or the like having a thickness of about 5000 to 15000 °. The interlayer insulating layer serving as the base of the TFT 30 may be formed on the TFT array substrate 1 from a silicate glass film, a silicon nitride film, a silicon oxide film, or the like.
[0078]
The pixel electrode 11 is made of, for example, a transparent conductive thin film such as an ITO film (Indium Tin Oxide film). Such a pixel electrode 11 is formed by depositing an ITO film or the like to a thickness of about 500 to 2000 mm by a sputtering process or the like, and then performing a photolithography process, an etching process, or the like. When the liquid crystal panel 10 is used in a reflection type liquid crystal device, the pixel electrode 11 may be formed from an opaque material having a high reflectance such as Al.
[0079]
The alignment film 12 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 12 is formed, for example, by applying a polyimide-based coating solution and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.
[0080]
The common electrode 21 is formed over the entire surface of the counter substrate 2. Such a common electrode 21 is formed by depositing an ITO film or the like to a thickness of about 500 to 2000 ° by, for example, a sputtering process.
[0081]
The alignment film 22 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 22 is formed, for example, by applying a polyimide-based coating solution and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.
[0082]
The light shielding layer 23 is provided in a predetermined region facing the TFT 30. The light-shielding layer 23 is formed by a process such as sputtering, photolithography, and etching using a metal material such as Cr or Ni, or a resin in which carbon or Ti is dispersed in a photoresist, similarly to the above-described peripheral parting 53. It is formed from a material such as black. The light-shielding layer 23 has functions of improving contrast, preventing color mixture of coloring materials, and the like, in addition to shielding light from the semiconductor layer (polysilicon film) 32 of the TFT 30.
[0083]
The liquid crystal layer 50 is a space surrounded by a sealing material 52 (see FIGS. 6 and 7) between the TFT array substrate 1 and the opposing substrate 2 where the pixel electrode 11 and the common electrode 21 are arranged to face each other. Is formed by enclosing liquid crystal by vacuum suction or the like. The liquid crystal layer 50 adopts a predetermined alignment state by the alignment films 12 and 22 when no electric field is applied from the pixel electrode 11. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The seal material 52 is an adhesive made of, for example, a photo-curable resin or a thermo-curable resin for bonding the two substrates 1 and 2 around them, and is used for setting a distance between the two substrates to a predetermined value. Spacers are mixed.
[0084]
Next, the configuration of each layer of the TFT 30 will be described in order.
[0085]
The TFT 30 is formed on a scanning line 31 (gate electrode), a semiconductor layer 32 in which a channel is formed by an electric field from the scanning line 31, a gate insulating layer 33 for insulating the scanning line 31 from the semiconductor layer 32, and a semiconductor layer 32. The semiconductor device includes a source region 34, a data line 35 (source electrode), and a drain region 36 formed in the semiconductor layer 32. A corresponding one of the plurality of pixel electrodes 11 is connected to the drain region 36. The source region 34 and the drain region 36 are formed by doping the semiconductor layer 32 with an N-type or P-type dopant at a predetermined concentration depending on whether an n-type or p-type channel is formed, as described later. Is formed. An N-type channel TFT has the advantage of a high operating speed, and is often used as the TFT 30 as a pixel switching element.
[0086]
The semiconductor layer 32 constituting the TFT 30 is formed, for example, by forming an a-Si (amorphous silicon) film on the TFT array substrate 1 and then performing an annealing process to perform solid phase growth to a thickness of about 500 to 2000 °. . At this time, in the case of the N-channel type TFT 30, doping may be performed by ion implantation using a dopant of a Group V element such as Sb (antimony), As (arsenic), or P (phosphorus). In the case of the p-channel type TFT 30, doping is performed by ion implantation using a dopant of a group III element such as B (boron), Ga (gallium), or In (indium). In particular, when the TFT 30 is an N-channel TFT having an LDD (Lightly Doped Drain) structure, the P-type semiconductor layer 32 includes P and the like in a part of the source region 34 and the drain region 36 adjacent to the channel side, respectively. A low-concentration doped region is formed with a V-group element dopant, and a high-concentration doped region is formed with a V-group element dopant such as P. In the case of forming the P-channel TFT 30, the source region 34 and the drain region 36 are formed in the N-type semiconductor layer 32 by using a dopant of a group III element such as B. In the case of the LDD structure as described above, there is an advantage that the short channel effect can be reduced. The TFT 30 may be an offset-structure TFT in which ions are implanted into a low-concentration doped region in the LDD structure, or a high-concentration source and drain are self-aligned by doping high-concentration impurity ions using a gate electrode as a mask. A self-aligned TFT that forms a region may be used.
[0087]
In this embodiment, two gate electrodes 31 to which the same scanning signal is supplied are provided between the source and the drain of the TFT 30 via the gate insulating film 2 in FIG. A TFT having a structure may be used. Thereby, the leak current of the TFT 30 can be reduced. Further, when the dual gate structure TFT has the above-described LDD structure or offset structure, the leakage current of the TFT 30 can be further reduced, and a high contrast ratio can be realized. Further, with the dual gate structure, redundancy can be provided, and not only pixel defects can be significantly reduced, but also high-contrast image quality can be realized due to low leakage current even at high temperature operation. Needless to say, the number of gate electrodes 31 provided between the source and the drain of the TFT 30 may be three or more.
[0088]
The gate insulating layer 33 is obtained by thermally oxidizing the semiconductor layer 32 at a temperature of about 900 to 1300 ° C. to form a relatively thin thermal oxide film of about 300 to 1500 °.
[0089]
The scanning line 31 (gate electrode) is formed by a photolithography process, an etching process, and the like after a polysilicon film is deposited by a low-pressure CVD method or the like. Alternatively, it may be formed from a refractory metal film such as W (tungsten) or Mo (molybdenum) or a metal silicide film. In this case, if the scanning line 31 (gate electrode) is arranged as a light-shielding film corresponding to a part or the whole of the area covered by the light-shielding layer 23, the light-shielding property of the metal film or the metal silicide film causes one of the light-shielding layers 23. It is also possible to omit parts or all. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1.
[0090]
The data line 35 (source electrode) may be formed of a transparent conductive thin film such as an ITO film, like the pixel electrode 11. Alternatively, it may be formed from a low-resistance metal such as Al or a metal silicide deposited to a thickness of about 1000 to 5000 nm by a sputtering process or the like.
[0091]
In the first interlayer insulating layer 42, a contact hole 37 leading to the source region 34 and a contact hole 38 leading to the drain region 36 are respectively formed. The data line 35 (source electrode) is electrically connected to the source region 34 via the contact hole 37 to the source region 34. Further, a contact hole 38 to the drain region 36 is formed in the second interlayer insulating layer 43. The pixel electrode 11 is electrically connected to the drain region 36 through a contact hole 38 to the drain region 36. The above-described pixel electrode 11 is provided on the upper surface of the second interlayer insulating layer 43 configured as described above. Each contact hole is formed by, for example, dry etching such as reactive etching or reactive ion beam etching.
[0092]
In general, when light enters, the semiconductor layer 32 in which a channel is formed generates a photocurrent due to a photoelectric conversion effect and deteriorates transistor characteristics of the TFT 30. Since the light shielding layer 23 is formed at a position facing each of the TFTs 30, incident light is prevented from being incident on the semiconductor layer 32. In addition or alternatively, if the data line 35 (source electrode) is formed of an opaque metal thin film such as Al so as to cover the gate electrode from above, the semiconductor layer 32 may be formed together with the light shielding layer 23 or alone. It is possible to effectively prevent incidence of incident light (that is, light from above in FIG. 9).
[0093]
In FIG. 9, the pixel electrodes 11 are provided with storage capacitors 70, respectively. More specifically, the storage capacitor 70 includes a first storage capacitor electrode layer 32 ′ formed in the same step as the semiconductor layer 32, an insulating layer 33 ′ formed in the same step as the gate insulating layer 33, and a scanning line 31. (The second storage capacitor electrode), the first and second interlayer insulating layers 42 and 43, and the capacitor line 31 'via the first and second interlayer insulating layers 42 and 43. Is formed from a part of the pixel electrode 11 opposed to. Since the storage capacitor 70 is provided in this manner, high-definition display is possible even when the duty ratio is small.
[0094]
As shown in the cross-sectional view of FIG. 10, the shield line 80 passes over the first interlayer insulating layer 42 at a position facing the peripheral partition 53 and above the plurality of scanning lines 31. Most of the shield line 80 is a low-resistance wiring made of a metal thin film of Al or the like formed in the same step as the data line (source electrode) 35 described above. As described above, in the manufacturing process of the liquid crystal device 200, the shield line 80 and the data line 35 can be formed collectively, which is advantageous in manufacturing.
[0095]
In this embodiment, in particular, since the TFT 30 is a polysilicon type TFT, the sampling circuit 301, the data line driving circuit 101, the scanning line driving circuit 104, and the like have the same polysilicon TFT type in the same thin film forming process when forming the TFT 30. This is advantageous in manufacturing since a peripheral circuit composed of the TFT 302 and the like can be formed. For example, these peripheral circuits are formed in a peripheral portion on the TFT array substrate 1 from a plurality of TFTs having a complementary structure composed of an N-channel polysilicon TFT and a P-channel polysilicon TFT.
[0096]
Although not shown in FIGS. 9 and 10, in the liquid crystal panel 10, for example, TN is provided on the side of the opposite substrate 2 on which the projected light is incident and on the side of the TFT array substrate 1 on which the projected light is emitted. (Twisted nematic) mode, STN (super TN) mode, D-STN (double-STN) mode, and other operation modes, and normally white mode / normally black mode. A plate or the like is arranged in a predetermined direction.
[0097]
Further, since the liquid crystal panel 10 described above is applied to a color liquid crystal projector, three liquid crystal panels 10 are used as light valves for RGB, respectively, and each panel is provided with a dichroic mirror for RGB color separation. The decomposed light of each color is respectively incident as incident light. Therefore, in each embodiment, the counter substrate 2 is not provided with a color filter. However, in the liquid crystal panel 10 as well, an RGB color filter may be formed on the opposing substrate 2 together with its protective film in a predetermined area facing the pixel electrode 11 where the light shielding layer 23 is not formed. By doing so, the liquid crystal panel of the present embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector. Further, a micro lens may be formed on the counter substrate 2 so as to correspond to one pixel. In this way, a bright liquid crystal panel can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the opposing substrate 2. According to the counter substrate with a dichroic filter, a brighter color liquid crystal panel can be realized.
[0098]
In the liquid crystal panel 10, a flattening film may be further applied on the second interlayer insulating layer 43 by spin coating or the like in order to suppress poor alignment of the liquid crystal molecules on the TFT array substrate 1 side, or a CMP process is performed. May be applied. Alternatively, the second interlayer insulating layer 43 may be formed of a flattening film.
[0099]
Although the switching element of the liquid crystal panel 10 has been described as a normal stagger type or coplanar type polysilicon TFT, the present embodiment is applicable to other types of TFTs such as an inverse stagger type TFT and an amorphous silicon TFT. Is valid.
[0100]
In the liquid crystal panel 10, for example, the liquid crystal layer 50 is made of a nematic liquid crystal. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 and the polarization A film, a polarizing plate, and the like are not required, and an advantage of higher luminance and lower power consumption of the liquid crystal panel due to an increase in light use efficiency can be obtained. Furthermore, when the liquid crystal panel 10 is applied to a reflective liquid crystal device by forming the pixel electrode 11 from a metal film having a high reflectivity such as Al, the SH in which liquid crystal molecules are almost vertically aligned without applying a voltage is applied. (Super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal panel 10, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50. Each of the pixel electrodes 11 is composed of a pair of electrodes for generating a horizontal electric field so as to apply an electric field (that is, without providing an electrode for generating a vertical electric field on the side of the counter substrate 2, the side of the TFT array substrate 1). It is also possible to provide an electrode for generating a lateral electric field at the same time. The use of the horizontal electric field is more advantageous in widening the viewing angle than the case of using the vertical electric field. In addition, this embodiment can be applied to various liquid crystal materials (liquid crystal layers), operation modes, liquid crystal alignment, a driving method, and the like.
[0101]
In the embodiment described above, well-known peripheral circuits such as a precharge circuit and an inspection circuit may be further provided below the peripheral partition 53 and in the peripheral portion of the TFT array substrate 1. The precharge circuit is used to adjust the timing preceding the data signal supplied from the data line drive circuit to the data line for the purpose of improving the contrast ratio, stabilizing the potential level of the data line, and reducing line unevenness on the display screen. This is a circuit for reducing a load when a data signal is written to a data line by supplying a precharge signal. For example, JP-A-7-295520 discloses an example of such a precharge circuit. On the other hand, the inspection circuit is a circuit for inspecting a quality, a defect, and the like of the liquid crystal device during the manufacture or at the time of shipment under the peripheral partition 53 or the peripheral portion of the TFT array substrate.
[0102]
In the above embodiments, TFTs are disclosed as disclosed in JP-A-9-127497, JP-B-3-52611, JP-A-3-125123, JP-A-8-171101 and the like. A light-shielding layer made of a refractory metal such as W (tungsten) or Mo (molybdenum) or a metal silicide may also be provided on the array substrate 1 at a position facing the TFT 30 (ie, below the TFT 30). By providing the light-shielding layer below the TFT 30 as described above, it is possible to prevent return light and the like from the TFT array substrate 1 from entering the TFT 30. Therefore, the liquid crystal device 200 can be suitably used as a light valve for a liquid crystal projector.
[0103]
Furthermore, in the above embodiment, the switching element may be configured by a two-terminal non-linear element such as MIM (Metal Insulator Metal) instead of the TFT 30. In this case, one of the data line and the scanning line is arranged on the opposing substrate to function as an opposing electrode, and the switching elements are arranged between the other line provided on the TFT array substrate and the pixel electrode. LCD drive. Even with such a configuration, the effect of preventing the high frequency clock noise from jumping into the image signal and the data signal is exhibited by shielding the pixel signal line and the data line from the clock signal line.
[0104]
(Operation of liquid crystal device)
Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIG.
[0105]
First, the scanning line drive circuit 104 applies a scanning signal to the scanning line 31 in a pulsed line-sequential manner at a predetermined timing.
[0106]
In parallel with this, when parallel image signals are received from the twelve wires VID1 to VID12, the sampling is performed.
The ring circuit 301 samples these image signals. The data line drive circuit 101 supplies a sampling circuit drive signal for each data line for each of the twelve wirings VID1 to VID12 in accordance with the timing at which the scanning line drive circuit 104 applies a gate voltage. TFT 302 is turned on. Thus, the sampled data signals are sequentially applied to the sampling circuit 301 to the twelve adjacent data lines 35. In other words, the parallel image signals VID1 to VID12 that have been expanded into 12 phases and input from the wirings VID1 to VID12 are supplied to the data line 35 by the data line driving circuit 101 and the sampling circuit 301.
[0107]
As described above, in the TFT 30 to which both the scanning signal (gate voltage) and the data signal (source voltage) are applied, the pixel electrode 11 passes through the source region 34, the channel formed in the semiconductor layer 32, and the drain region 36. A voltage is applied. Then, the voltage of the pixel electrode 11 is held by the storage capacitor (see FIG. 9) for a time that is, for example, three digits longer than the time when the source voltage is applied. Here, particularly, since the wirings VID1 to VID12 are shielded from the wirings CLX and CLX 'and the wirings ENB1 and ENB2 by the shield lines 80, 80', 82 and 86, even if the frequency of the clock signal CLX is high. Jumps of high frequency clock noise and the like from CLX and CLX ′ and wirings ENB1 and ENB2 to wirings VID1 to VID12 can be reduced.
[0108]
As described above, when a voltage is applied to the pixel electrode 11, the alignment state of the liquid crystal in the portion of the liquid crystal layer 50 between the pixel electrode 11 and the common electrode 21 changes. According to the applied voltage, the incident light cannot pass through the liquid crystal portion. In the normally black mode, the incident light can pass through the liquid crystal portion according to the applied voltage. Light having a contrast according to the image signal is emitted from the liquid crystal panel 10.
[0109]
As a result, even when the resolution of the image to be displayed is high and the high-frequency serial image signals VID1 to VID12 are input, the high-frequency clock noise CLX is used while the corresponding high-frequency clock signal CLX is used. Deterioration of image quality is hardly or not at all caused by occurrence, and high-quality image display is possible. In addition, as a result of the phase expansion into a relatively large number of phases of 12-phase expansion, sampling can be performed by a sampling circuit of normal performance by lowering the frequency of the image signal.
[0110]
(Electronics)
Next, an embodiment of an electronic apparatus including the liquid crystal device 200 described in detail above will be described with reference to FIGS.
[0111]
First, FIG. 11 shows a schematic configuration of an electronic apparatus including the liquid crystal device 200 as described above.
[0112]
11, the electronic device includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal panel 10, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs a television signal, and the like. Based on the information, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various well-known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. A digital signal is sequentially generated from the information and output to the driving circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal panel 10. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal panel 10, and in addition, the display information processing circuit 1002 may be mounted.
[0113]
Next, FIGS. 12 to 15 show specific examples of the electronic device configured as described above.
[0114]
In FIG. 12, a liquid crystal projector 1100, which is an example of an electronic device, prepares three liquid crystal modules including a liquid crystal panel 10 in which the above-described drive circuit 1004 is mounted on a TFT array substrate, and respectively controls light valves 100R and 100G for RGB. And 100B as a projector. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 light components R, G, and R corresponding to the three primary colors of RGB. B, and are led to the light valves 100R, 100G, and 100B corresponding to each color. At this time, in particular, the B light is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B, respectively, are recombined by the dichroic prism 1112, and then projected as a color image on the screen 1120 via the projection lens 1114.
[0115]
In the present embodiment, in particular, if the light-shielding layer is also provided below the TFT as described above, reflected light and incident light by the projection optical system in the liquid crystal projector based on the incident light from the liquid crystal panel 10 can be reduced. Reflected light from the surface of the TFT array substrate when passing therethrough, part of incident light (part of R light and G light) that passes through the dichroic prism 1112 after being emitted from another liquid crystal panel, and the like are returned light. Even if the light enters from the side of the TFT array substrate, it is possible to sufficiently shield the channel of the switching TFT or the like of the pixel electrode from light. In this case, even if a prism suitable for miniaturization is used for the projection optical system, an AR film for preventing return light is attached between the TFT array substrate and the prism of each liquid crystal panel, or an AR coating is applied to the polarizing plate. Is unnecessary, which is very advantageous in reducing the size and simplifying the configuration.
[0116]
In FIG. 13, a laptop personal computer (PC) 1200 for multimedia, which is another example of an electronic device, includes the above-described liquid crystal panel 10 in a top cover case, and further includes a CPU, a memory, a modem, and the like. And a main body 1204 in which a keyboard 1202 is incorporated.
[0117]
In FIG. 14, a pager 1300, which is another example of electronic equipment, includes a liquid crystal panel 10 in which a driving circuit 1004 is mounted on a TFT array substrate in a metal frame 1302 to form a liquid crystal module, and a light guide including a backlight 1306a. 1306, a circuit board 1308, first and second shield plates 1310 and 1312, two elastic conductors 1314 and 1316, and a film carrier tape 1318. In the case of this example, the above-described display information processing circuit 1002 (see FIG. 11) may be mounted on the circuit board 1308 or may be mounted on the TFT array substrate of the liquid crystal panel 10. Further, the above-described drive circuit 1004 can be mounted on a circuit board 1308.
[0118]
Since the example shown in FIG. 14 is a pager, a circuit board 1308 and the like are provided. However, in the case of the liquid crystal panel 10 which forms the liquid crystal module by mounting the drive circuit 1004 and the display information processing circuit 1002, a liquid crystal device in which the liquid crystal panel 10 is fixed in a metal frame 1302 is used as a liquid crystal device or in addition to this. It can be manufactured, sold, used, or the like as a backlight type liquid crystal device in which the light guide 1306 is incorporated.
[0119]
As shown in FIG. 15, in the case of the liquid crystal panel 10 in which the drive circuit 1004 and the display information processing circuit 1002 are not mounted, a TCP in which the IC 1324 including the drive circuit 1004 and the display information processing circuit 1002 is mounted on a polyimide tape 1322 (Tape Carrier Package) 1320 can be physically and electrically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 1 to produce, sell, use, etc. as a liquid crystal device. It is possible.
[0120]
In addition to the electronic devices described above with reference to FIGS. 12 to 15, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a videophone, a POS terminal, a device equipped with a touch panel, and the like are examples of the electronic device shown in FIG.
[0121]
As described above, according to the present embodiment, the generation of high-frequency clock noise is reduced, high-quality image display is possible, and the liquid crystal device 200 has a large screen display area compared to the substrate size. And various electronic devices provided with.
[0122]
【The invention's effect】
According to the electro-optical device of the present invention, the image signal line is shielded from the control signal line such as the clock signal line by the constant potential conductive line wired on the substrate. Of high-frequency clock noise and the like, and high-quality image display can be performed according to a high-frequency image signal for displaying a high-resolution image. In addition, the configuration in which the image signal lines are routed to both sides of the data signal supply means enables a good balance to be provided on both sides of the data signal supply means even when a large number of image signal lines corresponding to multi-phase development are wired. It is also possible to increase the size of the screen at the given substrate size. Also, by shielding the screen display area and the plurality of data lines, generation of high frequency clock noise in data signals and the like on the data lines can be reduced, and higher quality image display can be performed.
[0123]
Further, according to the electronic apparatus of the present invention, various types of liquid crystal projectors, personal computers, pagers, etc., in which high-frequency clock noise is reduced and a high-quality image display in which a screen display area is large compared to a substrate size, are possible. Electronic devices can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of various wirings including a shield line formed on a TFT array substrate, peripheral circuits, and the like in an embodiment of a liquid crystal device.
FIG. 2 is a schematic plan view showing a two-dimensional layout of the shield line of FIG. 1 in more detail;
FIG. 3 is a circuit diagram (a) and a timing chart (b) of the shift register circuit shown in FIG.
4A is a cross-sectional view of the shield line, the image signal line, and the clock signal line formed on the TFT array substrate of FIG. 1, and FIG.
FIG. 5 is an enlarged plan view of an edge portion of a screen display area for pixel electrodes, scanning lines, data, and the like formed on the TFT array substrate of FIG. 1;
FIG. 6 is a plan view showing the overall configuration of the liquid crystal device of FIG.
FIG. 7 is a cross-sectional view illustrating the overall configuration of the liquid crystal device of FIG.
8A is a schematic plan view showing an example of a two-dimensional layout of the image signal lines (wirings VID1 to VID12) of FIG. 1 and FIG. 8B is a schematic plan view showing another example.
9 is a sectional view of a TFT portion provided in a screen display area of the liquid crystal device of FIG.
FIG. 10 is a sectional view of a shield line portion provided in a peripheral parting region of the liquid crystal device of FIG. 1;
FIG. 11 is a block diagram illustrating a schematic configuration of an electronic device according to an embodiment of the present invention.
FIG. 12 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 13 is a front view showing a personal computer as another example of the electronic apparatus.
FIG. 14 is an exploded perspective view showing a pager as an example of the electronic apparatus.
FIG. 15 is a perspective view illustrating a liquid crystal device using TCP as an example of an electronic apparatus.
[Explanation of symbols]
1: TFT array substrate
2: Counter substrate
10 LCD panel
11: Pixel electrode
12. Alignment film
21 ... Common electrode
22 ... Orientation film
23 ... Shading layer
30 ... TFT
31 ... Scanning line (gate electrode)
32 ... Semiconductor layer
33 ... Gate insulating layer
34 ... Source area
35 ... data line (source electrode)
36 ... Drain region
37, 38… Contact hole
42 ... first interlayer insulating layer
43 ... second interlayer insulating layer
50 ... Liquid crystal layer
52 ... Seal material
53 ... Close-up
70 ... Storage capacity
80, 80 ', 82, 86 ... shield wire (constant potential wire)
101: Data line drive circuit
102: External input terminal (mounting terminal)
104 ... scanning line drive circuit
112 ... Enable circuit
200 ... Liquid crystal device
301 ... Sampling circuit
302 ... TFT

Claims (16)

基板上に複数のデータ線と、該複数のデータ線に交差する複数の走査線と、前記複数のデータ線及び前記複数の走査線の各々に対応して設けられた複数のスイッチング素子及び複数の画素電極と、画像信号が供給される複数の画像信号線と、クロック信号を含む制御信号が供給される複数の制御信号線と、前記画像信号線及び前記制御信号線を夫々介して前記画像信号及び前記制御信号が入力され、前記画像信号に対応するデータ信号を前記制御信号に基づいて前記複数のデータ線に供給するデータ信号供給手段とを備えており、
前記複数の画像信号線のうち第１画像信号線群は前記基板上で前記データ信号供給手段の一方の側へ引き回されており、前記複数の画像信号線のうち第２画像信号線群は前記第１基板上で前記データ信号供給手段の他方の側へ引き回されており、前記第１及び第２画像信号線群を前記複数の制御信号線から夫々電気的にシールドする少なくとも１本の導電線を前記基板上に更に備えたことを特徴とする電気光学装置。A plurality of data lines on a substrate, a plurality of scanning lines intersecting the plurality of data lines, a plurality of switching elements provided for each of the plurality of data lines and the plurality of scanning lines, and a plurality of A pixel electrode, a plurality of image signal lines to which an image signal is supplied, a plurality of control signal lines to which a control signal including a clock signal is supplied, and the image signal via the image signal line and the control signal line, respectively. And a data signal supply unit to which the control signal is input and which supplies a data signal corresponding to the image signal to the plurality of data lines based on the control signal,
A first image signal line group among the plurality of image signal lines is routed to one side of the data signal supply means on the substrate, and a second image signal line group among the plurality of image signal lines is At least one of the first and second image signal lines, which is routed to the other side of the data signal supply unit on the first substrate and electrically shields the first and second image signal lines from the plurality of control signal lines, respectively. An electro-optical device, further comprising a conductive wire on the substrate. 前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第１及び第２画像信号線群をシールドすることを特徴とする請求項１に記載の電気光学装置。The conductive line is configured to connect the first and second image signal line groups from a high-frequency control signal line that supplies a high-frequency control signal having a cycle shorter than at least the horizontal scanning period of the image signal among the plurality of control signal lines. The electro-optical device according to claim 1, wherein the electro-optical device is shielded. 前記第１及び第２画像信号線群と前記高周波制御信号線との間には、前記導電線と共に前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線が配線されていることを特徴とする請求項２に記載の電気光学装置。Between the first and second image signal line groups and the high-frequency control signal line, a low-frequency signal having a period not shorter than a horizontal scanning period of at least the image signal of the plurality of control signal lines together with the conductive line is provided. 3. The electro-optical device according to claim 2, wherein a low-frequency control signal line for supplying a frequency control signal is wired. 前記第１画像信号線群に接続されており外部画像信号源から前記画像信号が夫々入力される複数の第１外部入力端子と、前記第２画像信号線群に接続されており前記外部画像信号源から前記画像信号が夫々入力される複数の第２外部入力端子と、前記制御信号線に接続されており外部制御信号源から前記制御信号が夫々入力される複数の第３外部入力端子と、前記導電線に夫々接続された複数の第４外部入力端子とを前記基板の周辺部上に更に備えており、前記第１及び第２外部入力端子の間には、前記第３外部入力端子が配置されており、前記第１及び第３外部入力端子の間並びに前記第３及び第２外部入力端子の間には、前記第４外部入力端子が夫々配置されていることを特徴とする請求項１に記載の電気光学装置。A plurality of first external input terminals connected to the first image signal line group and each of which receives the image signal from an external image signal source; and an external image signal connected to the second image signal line group. A plurality of second external input terminals to each of which the image signal is input from a source, a plurality of third external input terminals connected to the control signal line, and each of which receives the control signal from an external control signal source, And a plurality of fourth external input terminals respectively connected to the conductive lines on a peripheral portion of the substrate, wherein the third external input terminal is provided between the first and second external input terminals. The fourth external input terminal is disposed between the first and third external input terminals and between the third and second external input terminals, respectively. 2. The electro-optical device according to 1. 前記導電線は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短い周期を持つ高周波制御信号を供給する高周波制御信号線から、前記第１及び第２画像信号線群をシールドし、
前記第３外部入力端子のうち前記第４外部入力端子に隣接する端子は、前記複数の制御信号線のうち少なくとも前記画像信号の水平走査期間よりも短くない周期を持つ低周波制御信号を供給する低周波制御信号線に接続されていることを特徴とする請求項４に記載の電気光学装置。The conductive line is a high-frequency control signal line that supplies a high-frequency control signal having a cycle shorter than at least the horizontal scanning period of the image signal among the plurality of control signal lines, and the first and second image signal line groups are Shield and
A terminal of the third external input terminal adjacent to the fourth external input terminal supplies a low-frequency control signal having a cycle not shorter than at least a horizontal scanning period of the image signal among the plurality of control signal lines. The electro-optical device according to claim 4, wherein the electro-optical device is connected to a low-frequency control signal line. 前記導電線は、前記データ信号供給手段に定電位のデータ線駆動用電源を供給するデータ線駆動用定電位線から構成された部分を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。6. The device according to claim 1, wherein the conductive line includes a portion formed by a data line driving constant potential line for supplying a constant potential data line driving power source to the data signal supply unit. An electro-optical device according to the item. 前記データ線駆動用定電位線は、相異なる定電位の電源を前記データ信号供給手段に供給する第１及び第２定電位線からなり、
該第１定電位線から構成された前記導電線部分は、前記基板上で前記第１及び第２画像信号線群を囲み、
前記第２定電位線から構成された前記導電線部分は、前記基板上で前記制御信号線を囲むことを特徴とする請求項６に記載の電気光学装置。The data line driving constant potential line includes first and second constant potential lines for supplying power of different constant potentials to the data signal supply unit,
The conductive line portion configured from the first constant potential line surrounds the first and second image signal line groups on the substrate,
The electro-optical device according to claim 6, wherein the conductive line portion including the second constant potential line surrounds the control signal line on the substrate. 前記導電線は、前記複数の画素電極により規定される画面表示領域及び前記複数のデータ線を前記基板上で囲むように延設されたこと特徴とする請求項１から７のいずれか一項に記載の電気光学装置。The device according to claim 1, wherein the conductive line extends so as to surround a screen display area defined by the plurality of pixel electrodes and the plurality of data lines on the substrate. An electro-optical device according to claim 1. 前記基板に対向して対向基板が設けられており、前記画面表示領域の輪郭に沿って前記基板及び対向基板のうち少なくとも一方に形成された遮光性の周辺見切りを更に備えており、
前記導電線は前記周辺見切りに対向する位置において前記周辺見切りに沿って前記基板に設けられた部分を含むことを特徴とする請求項８に記載の電気光学装置。An opposing substrate is provided opposite to the substrate, and further includes a light-shielding peripheral parting formed on at least one of the substrate and the opposing substrate along a contour of the screen display area,
The electro-optical device according to claim 8, wherein the conductive line includes a portion provided on the substrate along the peripheral part at a position facing the peripheral part. 前記導電線及び前記データ線は、同一の低抵抗金属材料から形成されたことを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。The electro-optical device according to claim 1, wherein the conductive line and the data line are formed of the same low-resistance metal material. 前記画素電極に所定量の容量を付与する容量線を前記基板上に更に備えており、該容量線が前記導電線に接続されたことを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。11. The device according to claim 1, further comprising a capacitance line for providing a predetermined amount of capacitance to the pixel electrode on the substrate, wherein the capacitance line is connected to the conductive line. An electro-optical device according to claim 1. 走査信号を前記複数の走査線に供給する走査信号供給手段を前記基板上に更に備えており、
前記導電線は、前記走査信号供給手段に定電位の走査線駆動用電源を供給する走査線駆動用定電位線から構成された部分を含むことを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置。Scanning signal supply means for supplying a scanning signal to the plurality of scanning lines, further comprising on the substrate,
12. The device according to claim 1, wherein the conductive line includes a portion configured by a scanning line driving constant potential line for supplying a constant potential scanning line driving power source to the scanning signal supply unit. An electro-optical device according to the item. 前記走査信号供給手段は、前記複数の画素電極により規定される画面表示領域の両側に設けられており、
前記走査線駆動用定電位線から構成された前記導電線部分は、前記画面表示領域及び前記複数のデータ線を前記第１基板上で囲むように且つ前記走査線供給手段に前記走査線駆動用電源を冗長的に供給するように延設されていることを特徴とする請求項１２に記載の電気光学装置。The scanning signal supply means is provided on both sides of a screen display area defined by the plurality of pixel electrodes,
The conductive line portion composed of the scanning line driving constant potential line surrounds the screen display area and the plurality of data lines on the first substrate and sends the scanning line driving means to the scanning line driving means. The electro-optical device according to claim 12, wherein the electro-optical device is extended so as to redundantly supply power. 前記データ信号供給手段は、前記画像信号をサンプリングするサンプリング回路と、前記制御信号に基づいて該サンプリング回路を駆動するデータ線駆動回路とを備えており、
前記第１画像信号線群に含まれる画像信号線と前記第２画像信号線群に含まれる画像信号線とは、前記データ線駆動回路と前記サンプリング回路との間において、少なくとも１本の画像信号線毎に前記データ線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする請求項１から１３のいずれか一項に記載の電気光学装置。The data signal supply unit includes a sampling circuit that samples the image signal, and a data line driving circuit that drives the sampling circuit based on the control signal.
An image signal line included in the first image signal line group and an image signal line included in the second image signal line group have at least one image signal between the data line driving circuit and the sampling circuit. The electro-optical device according to any one of claims 1 to 13, wherein the data lines are alternately drawn in a comb shape from both sides of the data line driving circuit for each line. 前記データ信号供給手段は、前記データ線毎に前記データ信号の電圧極性を反転し、
前記第１画像信号線群に含まれる画像信号線と前記第２画像信号線群に含まれる画像信号線とは、相隣接する２本のデータ線に対応する２本の画像信号線を対にして前記データ線駆動回路の両側から櫛歯状に交互に引き回されていることを特徴とする請求項１４に記載の電気光学装置。The data signal supply unit inverts the voltage polarity of the data signal for each data line,
The image signal lines included in the first image signal line group and the image signal lines included in the second image signal line group are paired with two image signal lines corresponding to two adjacent data lines. 15. The electro-optical device according to claim 14, wherein the data line driving circuit is alternately drawn from both sides of the data line driving circuit in a comb shape. 請求項１から１５に記載の電気光学装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 1.
JP1514998A 1997-10-31 1998-01-09 Electro-optical devices and electronic equipment Expired - Lifetime JP3589005B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP1514998A JP3589005B2 (en) 1998-01-09 1998-01-09 Electro-optical devices and electronic equipment
EP10153177A EP2189839A1 (en) 1997-10-31 1998-10-23 Electrooptical apparatus and electronic device
PCT/JP1998/004822 WO1999023530A1 (en) 1997-10-31 1998-10-23 Electro-optical device and electronic apparatus
KR10-1999-7004676A KR100518923B1 (en) 1997-10-31 1998-10-23 Electro-optical device and electronic apparatus
EP98950374A EP0950917B1 (en) 1997-10-31 1998-10-23 Electro-optical device and electronic apparatus
EP03076261A EP1345070A3 (en) 1997-10-31 1998-10-23 Electrooptical apparatus and electronic device
US09/331,841 US6262702B1 (en) 1997-10-31 1998-10-23 Electro-optical device and electronic apparatus
CNB988016125A CN1214282C (en) 1997-10-31 1998-10-23 Electro-optical device and electronic apparatus
DE69820226T DE69820226T2 (en) 1997-10-31 1998-10-23 ELECTROOPTIC DEVICE AND ELECTRONIC DEVICE
TW087117759A TW444147B (en) 1997-10-31 1998-10-27 Electro-optical apparatus and electro device
US09/828,965 US6483493B2 (en) 1997-10-31 2001-04-10 Electro-optical apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1514998A JP3589005B2 (en) 1998-01-09 1998-01-09 Electro-optical devices and electronic equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002109128A Division JP3649205B2 (en) 2002-04-11 2002-04-11 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JPH11202367A JPH11202367A (en) 1999-07-30
JP3589005B2 true JP3589005B2 (en) 2004-11-17

Family

ID=11880756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1514998A Expired - Lifetime JP3589005B2 (en) 1997-10-31 1998-01-09 Electro-optical devices and electronic equipment

Country Status (1)

Country Link
JP (1) JP3589005B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020528A (en) * 2008-08-27 2009-01-29 Seiko Epson Corp Electrooptical apparatus and electronic equipment

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3636641B2 (en) 1999-08-20 2005-04-06 セイコーエプソン株式会社 Electro-optic device
JP2002090708A (en) * 2000-05-31 2002-03-27 Toshiba Corp Circuit board and flat display device
KR20020017322A (en) * 2000-08-29 2002-03-07 윤종용 Control signal part and liquid crystal disply including the control signal part
JP4451057B2 (en) * 2002-12-27 2010-04-14 シャープ株式会社 Display device driving method, display device, and program thereof
JP4179199B2 (en) 2003-06-02 2008-11-12 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5218593B2 (en) * 2003-06-02 2013-06-26 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
KR100957574B1 (en) * 2003-09-17 2010-05-11 삼성전자주식회사 Display apparatus
KR100600865B1 (en) 2003-11-19 2006-07-14 삼성에스디아이 주식회사 Electro luminescence display contained EMI shielding means
JP4049162B2 (en) 2004-06-18 2008-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4039446B2 (en) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
JP5011680B2 (en) * 2005-08-30 2012-08-29 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
JP4622917B2 (en) * 2006-03-30 2011-02-02 エプソンイメージングデバイス株式会社 Array substrate for liquid crystal panel and liquid crystal panel
TWI408471B (en) * 2009-11-23 2013-09-11 Au Optronics Corp Display device
CN102640042B (en) * 2009-12-04 2015-08-05 夏普株式会社 Liquid crystal indicator
WO2016143097A1 (en) * 2015-03-11 2016-09-15 堺ディスプレイプロダクト株式会社 Liquid crystal display panel
CN208207465U (en) 2018-06-04 2018-12-07 京东方科技集团股份有限公司 array substrate and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020528A (en) * 2008-08-27 2009-01-29 Seiko Epson Corp Electrooptical apparatus and electronic equipment

Also Published As

Publication number Publication date
JPH11202367A (en) 1999-07-30

Similar Documents

Publication Publication Date Title
KR100518923B1 (en) Electro-optical device and electronic apparatus
JP3900714B2 (en) Electro-optical device and electronic apparatus
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3755277B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
US6531996B1 (en) Electro-optical apparatus and electronic apparatus
JP3589005B2 (en) Electro-optical devices and electronic equipment
JP4396599B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP4050377B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JPH11265162A (en) Electro-optical device and electronic equipment
JP5257531B2 (en) Electro-optical device and electronic apparatus
JP3649205B2 (en) Electro-optical device and electronic apparatus
JP3674273B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP4544239B2 (en) Electro-optical device and electronic apparatus
JP5256938B2 (en) Electro-optical device and electronic apparatus
JP3792375B2 (en) Liquid crystal device and electronic device
JP4400420B2 (en) Electro-optical device and electronic apparatus
JP3633255B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP5168254B2 (en) Liquid crystal device and electronic device
JP3671971B2 (en) Liquid crystal device and electronic device
JP5018903B2 (en) Electro-optical device and electronic apparatus
JP3674618B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP4406231B2 (en) Electro-optical device and electronic apparatus
JP4185620B2 (en) Electro-optical device and projection display device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term