JP3671971B2 - Liquid crystal device and electronic device - Google Patents

Liquid crystal device and electronic device Download PDF

Info

Publication number
JP3671971B2
JP3671971B2 JP2003205774A JP2003205774A JP3671971B2 JP 3671971 B2 JP3671971 B2 JP 3671971B2 JP 2003205774 A JP2003205774 A JP 2003205774A JP 2003205774 A JP2003205774 A JP 2003205774A JP 3671971 B2 JP3671971 B2 JP 3671971B2
Authority
JP
Japan
Prior art keywords
liquid crystal
circuit
precharge
tft
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003205774A
Other languages
Japanese (ja)
Other versions
JP2004029834A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003205774A priority Critical patent/JP3671971B2/en
Publication of JP2004029834A publication Critical patent/JP2004029834A/en
Application granted granted Critical
Publication of JP3671971B2 publication Critical patent/JP3671971B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶装置及びこれを用いた電子機器の技術分野に属し、特に、プリチャージ回路、サンプリング回路、検査回路などの薄膜トランジスタからなる周辺回路がＴＦＴアレイ基板上に形成される形式の液晶装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、プリチャージ回路、サンプリング回路、検査回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、データ線駆動回路から供給される画像信号に先行するタイミングで、プリチャージ信号（画像補助信号）を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧極性を所定周期で反転して駆動する所謂１Ｈ反転駆動方式においては、プリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電気量を顕著に少なくできる。例えば、特開平７−２９５５２０号公報に、このようなプリチャージ回路の一例が開示されている。
【０００４】
サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。また、検査回路は、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路である。その外にも、液晶表示における画質の向上、消費電力の低減、コストの低減等の観点から、ＴＦＴ等を用いた各種の周辺回路をＴＦＴアレイ基板上に設けることも可能である。
【０００５】
ここで、液晶パネルやこれに周辺回路を加えた液晶表示モジュールのサイズが同じであれば、マトリクス状に配置された複数の画素電極により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域は、表示装置の基本的要請として大きい程よいとされている。従って、周辺回路は、画面表示領域の周囲に位置するＴＦＴアレイ基板の狭く細長い周辺部分に設けられるのが一般的である。
【０００６】
他方で、この種の液晶装置の液晶パネル内に封止された液晶に直流電圧を印加すると、液晶の劣化を招くことが知られている。このため一般には、液晶を直流駆動することは行われておらず、各画素に対する走査信号及び画像信号の電圧極性を例えば１フィールド毎などの所定周期で反転することにより、液晶を交流駆動するようにしている。しかるに、前述のデータ線駆動回路、走査線駆動回路、サンプリング回路、プリチャージ回路、検査回路等の周辺回路を、液晶に面する基板部分に設けると、各周辺回路を駆動する際に用いられる直流電圧成分が大なり小なり液晶に漏れ込んで印加されてしまい、上記直流駆動した場合と同様に液晶の劣化を招いてしまう。従って、これらの周辺回路を液晶に面する基板部分に設けることは一般的ではない。また、周辺回路を液晶に面する基板部分に設けることは、有効表示面積を相対的に減じてしまう観点からも一般的ではない。
【０００７】
尚、これらの周辺回路は、一般にＴＦＴ等の半導体回路から構成されており、例えばＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に光が入射すると、この領域において光電変換効果により光電流が発生してしまいＴＦＴのトランジスタ特性が劣化する。このため、画面表示領域の周辺に位置し周辺回路が形成される基板の周辺部分は、プラスチック等からなる遮光性のケースの内部に納められているのが通常である。
【０００８】
【発明が解決しようとする課題】
しかしながら、走査線駆動回路やデータ線駆動回路に加えてサンプリング回路、プリチャージ回路、検査回路等の周辺回路までも前述の狭く細長い周辺部分に設けると、特定の仕様に沿うようにこれらの周辺回路を設計することが困難になるという問題点がある。
【０００９】
画面表示領域にある液晶に面する基板部分に周辺回路を設けることは、有効表示面積の減少を招くと共に、直流電圧が周辺回路から液晶に印加されるのを防ぐための特殊構成が必要となってしまい、更に画面表示領域を介して入射される光に対する遮光を周辺回路に施さねばならぬという問題点がある。
【００１０】
また、画面表示領域の周囲で両基板を貼り合わせて液晶を包囲するシール部材は幅が１ｍｍ程度あるが、仮に、このシール部材に面する基板部分に周辺回路の素子（例えば、ＴＦＴ等）を形成すると、両基板間の距離を所定値に保つためにシール部材に混入されたスペーサ（例えば、球形の微粒子）により素子が破壊される可能性がある。更に、一般に光硬化性の接着剤からなるシール部材を光硬化させるためには、シール部材に面する第１及び第２基板部分に十分な光透過性を与える必要性があるため、遮光の必要がある周辺回路素子をこのようなシール部材に面する基板部分に設けることは、シール部材の光硬化工程との関係からも都合が悪いという問題点がある。
【００１１】
更にまた、表示装置の基本的要請に従えば、画面表示領域の周囲において安易に基板を大きくすることは全く望ましいことではない。
【００１２】
本発明は上述した問題点に鑑みなされたものであり、プリチャージ回路、サンプリング回路、検査回路等の周辺回路が空間効率良く配置されており、液晶パネルや液晶表示モジュールのサイズと比較して相対的に有効表示面積が大きい液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明の液晶装置は上記課題を解決するために、走査信号が順次供給される複数の走査線と、前記複数の走査線に交差し、画像信号が供給される複数のデータ線と、前記複数の走査線とデータ線に対応して設けられた複数の薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、画面表示領域の輪郭に沿って形成された遮光性の周辺見切りと、前記複数のデータ線に所定電圧レベルのプリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路と、前記周辺見切りに対向する位置において、前記走査線上に絶縁膜を介して形成される導電体であり、前記プリチャージ回路に接続された信号線と、を備えることを特徴とする。
【００１４】
この液晶装置によれば、プリチャージ信号線の少なくとも一部は所定幅の導電体からなり、プリチャージ信号線は低抵抗とされる。同時に、この導電体は、走査線との間で所定量の容量を持つように所定幅で走査線上に絶縁膜を介して形成されるので、プリチャージ信号線には配線容量が付与され、プリチャージ信号線は低インピーダンスとされる。例えば、この導電体は、周辺見切りの幅内で、他の回路や配線の妨げとならない範囲で可能な限り広い幅に形成される。
【００１５】
また、本発明の液晶装置は、前記所定量の容量を持つ導電体は、前記走査線上に絶縁膜を介して形成されると良い。
【００１６】
また、本発明の液晶装置は、前記導電体の幅は、前記周辺見切りの幅より狭いと良い。
【００１７】
また、本発明の液晶装置は、走査信号が順次供給される複数の走査線と、前記走査線の両側各々に設けられた前記走査線を駆動するための走査線駆動回路と、前記複数の走査線に交差し、画像信号が供給される複数のデータ線と、前記複数の走査線とデータ線に対応して設けられた複数の薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、画面表示領域の輪郭に沿って形成された遮光性の周辺見切りと、前記複数のデータ線に所定電圧レベルのプリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路と、前記プリチャージ回路のプリチャージ信号線及びプリチャージ回路駆動信号線とを備え、
前記プリチャージ信号線の少なくとも一部は、前記周辺見切りに対向する位置において、前記画面表示領域の一方の側に沿って前記走査線上に絶縁膜を介して配線されており、
前記プリチャージ回路駆動信号線の少なくとも一部は、前記周辺見切りに対向する位置において、前記画面表示領域の他方の側に沿って前記走査線上に絶縁膜を介して配線されることを特徴とする。
【００１８】
この液晶装置によれば、画面表示領域の両側からの走査信号に応じてスイッチング制御を行う、例えばＴＦＴ素子のゲート遅延の如き、スイッチング素子のスイッチング遅延には、画面表示領域の一方側における配線容量を定めるプリチャージ信号線及び走査線が重なる面積と、画面表示領域の他方側における配線容量を定めるプリチャージ回路駆動信号線及び走査線が重なる面積との差に依存して、相互に差が出る。ここで、これらの面積の差は、当該液晶装置の特性に基づいて予め定められる所定値未満とされ、例えば、これらのスイッチング遅延を回路の仕様、精度等との関係から実質的に均等とする零に近い値とされる。この結果、画面表示領域の両側からの走査信号についてのスイッチング遅延を合わせることが可能となる。
【００１９】
また、本発明の液晶装置は、前記プリチャージ信号線及び前記走査線が重なる面積と、前記プリチャージ回路駆動信号線及び前記走査線が重なる面積がほぼ同じであると良い。
【００２０】
また、本発明の液晶装置は、前記プリチャージ信号線は複数本を有し、複数本の前記プリチャージ信号線及び前記走査線が重なる面積と、前記プリチャージ回路駆動信号線及び前記走査線が重なる面積がほぼ同じであると良い。
【００２１】
本発明の電子機器は、上記液晶装置を備えたことを特徴とする。
【００２２】
この電子機器によれば、電子機器は、上述した本願発明の液晶装置を備えており、液晶パネルやモジュールのサイズに対し画面表示領域が大きいので、電子機器の全体のサイズに対しても画面表示領域が大きくなり、且つ高品位の画像表示が可能となる。
【００２３】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
（液晶装置の構成）
液晶装置の実施の形態の構成について図１から図５に基づいて説明する。
【００２５】
先ず、液晶装置の全体構成について、図１から図３を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図３は、対向基板を含めて示す図２のＨ−Ｈ’断面図である。
【００２６】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５（ソース電極線）と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１（ゲート電極線）と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、後述の蓄積容量（図６参照）のための配線である容量線３１’（第２蓄積容量電極）が、走査線３１と平行に形成されている。
【００２７】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００２８】
走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロック等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００２９】
データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロック等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して所定タイミングで供給する。
【００３０】
プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号が供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画素データに相当するプリチャージ信号（画像補助信号）を供給する。
【００３１】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、画像入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々についてサンプリングされた画像信号を、６つの隣接するデータ線３５からなるグループ毎に順次印加する。即ち、データ線駆動回路１０１とサンプリング回路３０１とは、入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな外部ＩＣにより６相展開され、画像信号をデータ線３５に供給するように構成されている。本実施の形態では隣接する６つのデータ線３５に接続されるサンプリング回路３０１を同時に選択し、６つのデータ線３５からなるグループ毎に順次転送していく方式を述べたが、データ線３５を１本毎に選択してもよいし、隣接する２、３、…、５本或いは７本以上を同時に選択してもよい。また、データ線３５に供給される画像信号の相展開数は６相のみならず、サンプリング回路３０１を構成するＴＦＴ３０２の書き込み特性が良ければ、５相以下でもよいし、画像信号の周波数が高ければ、７相以上に増やしてもよい。この際、少なくとも画像信号の相展開数だけ画像入力信号線が必要なことは言うまでもない。
【００３２】
本実施の形態では特に、プリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように且つ図２及び図３に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺部分上に設けられている。
【００３３】
図２及び図３において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール剤５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール剤５２との間には、遮光性の周辺見切り５３が設けられている。
【００３４】
周辺見切り５３は、後に画面表示領域に対応して開口が開けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に５００μｍ〜１ｍｍ程度の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）等の金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。
【００３５】
シール剤５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。更に画面表示領域の上辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、シール剤５２の四隅には、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通剤からなる銀点１０６が設けられている。そして、シール剤５２とほぼ同じ輪郭を持つ対向基板２が当該シール剤５２によりＴＦＴアレイ基板１に固着されている。
【００３６】
プリチャージ回路２０１及びサンプリング回路３０１は、基本的に交流駆動の回路である。このため、シール剤５２により包囲され両基板間に挟持された液晶層５０に面するＴＦＴアレイ基板１部分にこれらのプリチャージ回路２０１及びサンプリング回路３０１を設けても、直流電圧印加による液晶層５０の劣化という問題は生じない。これに対して、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面することのないＴＦＴアレイ基板１の周辺部分に設けられている。従って、液晶層５０に、特に直流駆動されるデータ線駆動回路１０１や走査線駆動回路１０４からの直流電圧成分が、漏れ込んで印加されることを未然に防止できる。
【００３７】
そして、このように周辺見切り５３下に、プリチャージ回路２０１及びサンプリング回路３０１を設けることで、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。また、言わばデッドスペースである周辺見切り５３下に、プリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶装置２００における有効表示面積の減少を招くこともなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光をプリチャージ回路２０１やサンプリング回路３０１を構成するＴＦＴ２０２及び３０２に施す必要も無い。加えて、シール剤５２に面するＴＦＴアレイ基板１部分にプリチャージ回路２０１やサンプリング回路３０１を形成する訳ではないので、これらの回路を構成するＴＦＴ２０２及び３０２をシール剤５２に混入されたスペーサにより破壊する恐れはない。更に、これらの回路を構成するＴＦＴ２０２及び３０２に対して、別途遮光層を設ける必要も無いので、このような遮光層がシール剤５２の光硬化の妨げになる事態も未然に防げる。即ち、両基板のシール剤５２に対向する位置には、遮光層を設ける必要はないので、シール剤５２を光硬化させる工程で両基板側から光を十分に照射でき、良好に光硬化を行える。このため、基板の変形等が懸念される熱硬化性樹脂をシール剤５２として使用しなくて済み有利である。
【００３８】
図１に示したように本実施の形態では、プリチャージ信号線２０４及びプリチャージ回路駆動信号線２０６は、周辺見切り５３に対向する位置においてＴＦＴアレイ基板１に設けられている。この場合、プリチャージ回路２０１は、基本的に交流駆動の回路であるため、液晶層５０に面するＴＦＴアレイ基板１部分にこのようなプリチャージ信号線２０４とプリチャージ回路駆動信号線２０６とを設けても、直流電圧印加による液晶の劣化という問題は生じない。そして、このように周辺見切り５３下に、２種類の入出力配線を設ければ、液晶装置における有効表示面積の減少を招くことはない。
【００３９】
プリチャージ信号線２０４の一部は、走査線３１との間で所定量の容量を持つように走査線３１上に絶縁膜を介して形成された所定幅の導電体からなる。このため、プリチャージ信号線２０４は低抵抗とされる。更に、この導電体は、走査線３１との間で所定量の容量を持つように形成されており、即ち、プリチャージ信号線２０４には配線容量が付与されているので、プリチャージ信号線２０４は低インピーダンスとされる。例えば、この導電体は、周辺見切り５３の幅より若干幅が狭くなるように形成され、他の回路や配線の妨げとならない範囲で可能な限り広い幅に形成される。
【００４０】
また図１に示すように、複数の走査線３１は、画面表示領域の両側から周辺見切り５３へ抜けるように夫々配線されている。そして、画面表示領域の一方の側に沿って、プリチャージ信号線２０４の一部は、周辺見切り５３下において走査線３１上に絶縁膜を介して配線されている。他方、画面表示領域の他方の側に沿って、プリチャージ回路駆動信号線２０６の一部は、周辺見切り５３下において走査線３１上に絶縁膜を介して配線されている。ここで、両側からの走査信号に応じてスイッチング制御を行う各画素におけるＴＦＴ３０のゲート遅延は、プリチャージ信号線２０４及び走査線３１が重なる面積と、プリチャージ回路駆動信号線２０６及び走査線３１が重なる面積との差に応じて発生するおそれがある。しかるに本実施の形態では、この差は、これら両側からの走査信号のゲート遅延を回路の仕様、精度等との関係から実質的に均等とする程度に零に近い値とされているので、このようなゲート遅延を合わせることが可能となる。また、走査線毎にプリチャージ信号の極性反転を行う１Ｈ反転駆動場合には、プリチャージ信号線２０６は１本で良いが、データ線３５毎に極性反転を行う１Ｓ反転駆動や走査線３１とデータ線３５とを互いに１ライン毎に極性反転するドット反転駆動の場合には、プリチャージ信号線２０４に対し、奇数列のデータ線３５のグループと偶数列のデータ線３５のグループとで逆極性のプリチャージ信号を印加する必要があるため、プリチャージ信号線２０６が少なくとも２本以上必要になる。このような場合でも、画面表示領域の一方の端を通り、走査線３１上に絶縁膜を介して重なるプリチャージ信号線２０４の２本分の面積と画面表示領域の一方の端を通るプリチャージ回路駆動信号線２０６との面積がほぼ同じになるようにすると良い。
【００４１】
更に図１に示すように、複数のデータ線３５は、画面表示領域の下辺にある一端から画像信号が供給され、他方の側にある他端からプリチャージ信号が供給される。従って、プリチャージ回路２０１を、画像信号を供給するためのデータ線駆動回路１０１及びサンプリング回路３０１と画面表示領域を挟んで反対の側に設けることができ、周辺見切り５３下のスペースをバランス良く有効に利用できる。
【００４２】
次に、プリチャージ回路２０１及びサンプリング回路３０１を構成するＴＦＴ２０２及び３０２の具体的な回路構成について図４及び図５を参照して夫々説明する。尚、図４は、プリチャージ回路２０１のＴＦＴ２０２を構成する各種のＴＦＴを示す回路図であり、図５は、サンプリング回路３０１のＴＦＴ３０２を構成する各種のＴＦＴを示す回路図である。
【００４３】
図４（１）に示すようにプリチャージ回路２０１のＴＦＴ２０２（図１参照）は、ＮＭＯＳ（Ｎチャネル）型のＴＦＴ２０２ａから構成されてもよいし、図４（２）に示すようにＰＭＯＳ（Ｐチャネル）型のＴＦＴ２０２ｂから構成されてもよいし、図４（３）に示すようにＣＭＯＳ（相補型ＭＯＳ）型のＴＦＴ２０２ｃから構成されてもよい。尚、図４（１）から図４（３）において、図１に示したプリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号２０６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力される。ｎチャネル型のＴＦＴ２０２ａにゲート電圧として印加されるプリチャージ回路駆動信号２０６ａと、ｐチャネル型のＴＦＴ２０２ｂにゲート電圧として印加されるプリチャージ回路駆動信号２０６ｂとは、相互に反転信号であることは言うまでもない。従って、プリチャージ回路２０１をＣＭＯＳ型のＴＦＴ２０２ｃで構成する場合には、プリチャージ回路駆動信号線２０６が少なくとも２本以上必要となる。このようにプリチャージ回路駆動信号線２０６が２本以上になる場合、画面表示領域の一方の側に集中して配線してもよいし、プリチャージ信号線２０４と組み合わせて、画面表示領域の両側から配線してもよい。図１に示したプリチャージ信号線２０４を介して入力されるプリチャージ信号は、ソース電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力され、ドレイン側に電気的に接続されたデータ線３５に印加される。
【００４４】
図５（１）に示すようにサンプリング回路３０１のＴＦＴ３０２（図１参照）は、ＮＭＯＳ（Ｎチャネル）型のＴＦＴ３０２ａから構成されてもよいし、図５（２）に示すようにＰＭＯＳ（Ｐチャネル）型のＴＦＴ３０２ｂから構成されてもよいし、図５（３）に示すようにＣＭＯＳ型のＴＦＴ３０２ｃから構成されてもよい。尚、図５（１）から図５（３）において、図１に示した画像信号線ＶＩＤｎ（例えばＶＩＤ１〜ＶＩＤ６）を介して入力される６つの画像信号は、ソース電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力され、同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。尚、サンプリング回路３０１においても、前述のプリチャージ回路２０１の場合と同様に、ｎチャネル型のＴＦＴ３０２ａにゲート電圧として印加されるサンプリング回路駆動信号３０６ａと、ｐチャネル型のＴＦＴ３０２ｂにゲート電圧として印加されるサンプリング回路駆動信号３０６ｂとは、相互に反転信号である。従って、サンプリング回路３０１をＣＭＯＳ型のＴＦＴ３０２ｃで構成する場合には、サンプリング回路駆動信号３０６ａ、３０６ｂ用のサンプリング回路駆動信号線３０６が２本必要となる。図１に示した画像入力信号線ＶＩＤ１〜ＶＩＤ６を介して入力される画像信号は、ソース電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力され、ドレイン側に電気的に接続されたデータ線３５に印加される。
（液晶パネルの構成）
次に、液晶装置２００が含む液晶パネル部分の具体的構成について図６から図１０を参照して説明する。ここに、図６は液晶パネルの断面図であり、図７は図６に示したＴＦＴアレイ基板上に形成される各種電極等の平面図であり、図８は液晶パネル１０のプリチャージ信号線２０４に沿った断面図であり、図９はプリチャージ回路２０１の平面図であり、図１０は検査回路の回路図である。尚、図６及び図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４５】
尚、図６のＴＦＴ３０部分の断面図は、図７のＡ−Ａ’に沿った断面に対応している。
【００４６】
図６の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第２層間絶縁層４２、データ線３５（ソース電極）、第３層間絶縁層４３、画素電極１１及び配向膜１２を備えている。液晶パネル１０はまた、例えばガラス基板から成る対向基板２並びにその上に積層された共通電極２１、配向膜２２及びブラックマトリクス２３を備えている。液晶パネル１０は更に、これらの両基板間に挟持された液晶層５０を備えている。
【００４７】
ここでは先ず、これらの層のうち、ＴＦＴ３０を除く各層の構成について順に説明する。
【００４８】
ＴＦＴ３０の下地となる第１層間絶縁層４１は、１００００Å程度の厚みのＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。ＴＦＴアレイ基板１が十分に研磨、洗浄されている場合には、工程削減のため、第1層間絶縁層４１は無くてもよい。また、第２層間絶縁層４２及び第３層間絶縁層４３は夫々、５０００〜１５０００Å程度の層みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。
【００４９】
画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。このような画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。尚、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００５０】
配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜１２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００５１】
共通電極２１は、対向基板２の全面に渡って形成されている。このような共通電極２１は、例えばスパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。
【００５２】
配向膜２２は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜２２は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。
【００５３】
ブラックマトリクス２３は、ＴＦＴ３０に対向する所定領域に設けられている。このようなブラックマトリクス２３は、前述の周辺見切り５３同様に、ＣｒやＮｉなどの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより形成されたり、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成される。ブラックマトリクス２３は、ＴＦＴ３０の半導体（ポリシリコン膜等）層３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００５４】
液晶層５０は、画素電極１１と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１と対向基板２との間において、シール剤５２（図２及び図３参照）により囲まれた空間に液晶が真空吸引等により封入されることにより形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤５２は、二つの基板１及び２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのスペーサが混入されている。
【００５５】
次に、ＴＦＴ３０に係る各層の構成について順に説明する。
【００５６】
ＴＦＴ３０は、走査線３１（ゲート電極）、走査線３１からの電界によりチャネルが形成される半導体層３２、走査線３１と半導体層３２とを絶縁するゲート絶縁層３３、半導体層３２に形成されたソース領域３４、データ線３５（ソース電極）、及び半導体層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、半導体層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子であるＴＦＴ３０として用いられることが多い。
【００５７】
ＴＦＴ３０を構成する半導体層３２は、例えば、下地としての第１層間絶縁層４１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。この際、ｎチャネル型のＴＦＴ３０の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープする。また、ｐチャネル型のＴＦＴ３０の場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを用いたイオン注入等によりドープする。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つｎチャネル型のＴＦＴとする場合、半導体層３２に、ソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ドープ領域を形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ドープ領域を形成する。また、ｐチャネル型のＴＦＴ３０とする場合、半導体層３２に、 ＢなどのIII族元素のドーパントを用いてソース領域３４及びドレイン領域３６を形成する。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、ＴＦＴ３０は、ＬＤＤ構造における低濃度ドープ領域に不純物イオンを注入しないオフセット構造のＴＦＴとしてもよいし、ゲート電極をマスクとして高濃度な不純物イオン注入することにより、高濃度ドープ領域（ソース領域３４及びドレイン領域３６）を形成してセルフアライン型のＴＦＴとしてもよい。
【００５８】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００５９】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等により半導体膜を堆積した後、マスクを用いたフォトリソグラフィ工程、エッチング工程等により形成される。或いは、Ｗ、Ｍｏ等の金属膜又は金属シリサイド膜から形成されてもよい。この場合、走査線３１（ゲート電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６０】
データ線３５（ソース電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から形成してもよい。或いは、スパッタリング処理等により、約１０００〜５０００Åの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等から形成してもよい。
【００６１】
また、第２層間絶縁層４２には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成されている。このソース領域３４へのコンタクトホール３７を介して、データ線３５（ソース電極）はソース領域３４に電気的接続される。更に、第３層間絶縁層４３には、ドレイン領域３６へのコンタクトホール３８が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続される。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成される。
【００６２】
尚、一般にはチャネルが形成される半導体層３２は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置にブラックマトリクス２３が形成されているので、入射光が半導体層３２の少なくともチャネル領域に入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、半導体層３２の少なくともチャネル領域への入射光（即ち、図６で上側からの光）の照射を効果的に防ぐことが出来る。
【００６３】
ここで、図７の平面図に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってデータ線３５（ソース電極）及び走査線３１（ゲート電極）が設けられている。また、走査線３１に沿って平行に容量線３１’（第２蓄積容量電極）が配設され、半導体層３２から延設された第１蓄積容量電極３２’との間でゲート絶縁膜を介して蓄積容量を形成する。データ線３５と同一工程により形成される低抵抗なアルミニウム膜等からなる定電位配線５０１が画面表示領域周辺に引き回され、半導体層３２とデータ線３５を電気的に接続するために開孔するコンタクトホール３７と同一工程で形成されるコンタクトホール５０２において、定電位配線５０１と容量線３１’が電気的に接続される。この定電位配線５０１は、外部ＩＣから実装端子を介して専用の配線を引き回しても良いが、データ線駆動回路１０１や走査線駆動回路１０４に供給される電源（高電位側の定電圧電源でも良いし、低電位側の定電圧電源でも良い。）を延設して形成しても良いし、対向基板に対向電極電位を供給する配線を延設しても良い。このような構成にすれば、専用の実装端子や配線を形成する必要がないので、周辺領域を有効に利用することができる。更に、従来デッドスペースであった周辺見切り５３下を通るように定電位配線５０１を設けることで、スペースの有効利用が図れる。同様にして、プリチャージ信号線２０４（或いはプリチャージ回路駆動信号線２０６）を図７に示すように、周辺見切り５３下に形成することで、スペースの有効利用を図り、シール領域や周辺回路の領域を十分確保することができる。
【００６４】
尚、図７は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図６から分かるように３次元的により複雑な構成を有している。また、図６のＴＦＴ３０部分の断面図は図７のＡ−Ａ’断面に対応している。
【００６５】
再び図６において、上述したように画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、半導体層３２と同一工程により形成される第１蓄積容量電極３２’、ゲート絶縁層３３と同一工程により形成される絶縁層３３’、走査線３１と同一工程により形成される容量線３１’（第２蓄積容量電極）、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して容量線３１’に対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。
【００６６】
図６において、液晶パネル１０には、プリチャージ回路２０１のＴＦＴ２０２（図１参照）がデータ線３５毎に設けられている。図６に示されるＴＦＴ２０２は図９の平面図におけるＢ−Ｂ’に沿った断面図である。このＴＦＴ２０２は、より具体的には、半導体層３２と同一工程により形成される半導体層３２”、ゲート絶縁層３３と同一工程により形成されるゲート絶縁層３３”及び走査線３１（ゲート電極）と同一工程により形成されるプリチャージ回路駆動信号線２０６（ゲート電極）を備えている。半導体層３２”には、ＴＦＴ３０の場合と同様に、ソース領域３４”、チャネル形成領域及びドレイン領域３６”が設けられ、第２層間絶縁層４２に開けられたコンタクトホール３７”及び３８”を夫々通じてドレイン領域３６”にはデータ線３５が接続され、ソース領域３４”にはプリチャージ信号線２０４が接続されている。そして、このような層構造を持つＴＦＴ２０２は、対向基板２に設けられた遮光性の周辺見切り５３に対向する位置において、ＴＦＴアレイ基板１上に設けられている。
【００６７】
図８は図７Ｃ−Ｃ’に沿った断面図を示す。図８の断面図に示すように、周辺見切り５３に対向する位置において複数の走査線３１上の第２層間絶縁層４２上部をプリチャージ信号線２０４は通過する。プリチャージ回路駆動信号線２０６も、同様に走査線３１上の第２層間絶縁層４２上部を通過する。そして、これらのプリチャージ信号線２０４及びプリチャージ回路駆動信号線２０６は、その殆どの部分がデータ線３５と同一工程で形成されたＡｌ等の金属薄膜で形成された低抵抗な配線である。
【００６８】
また図９の平面図に示すように、プリチャージ回路２０１は、プリチャージ信号線２０４、プリチャージ回路駆動信号線２０６及びデータ線３５が平行に配置されている。プリチャージ信号線２０４は、各コンタクトホール３７”を介して各ＴＦＴ２０２のソース領域に電気的接続されており、データ線３５は各コンタクトホール３８”を介して各ＴＦＴ２０２のドレイン領域に電気的接続されている。また、プリチャージ回路駆動信号線２０６はＴＦＴ２０２のゲート電極として、これらのソース領域とドレイン領域とを結ぶチャネル部分にゲート絶縁層３３”を介して対向配置されている。
【００６９】
尚、図６には図示していないが、サンプリング回路３０１のＴＦＴ３０２（図１参照）は、プリチャージ回路２０１のＴＦＴ２０２と同様に構成されており、対向基板２に設けられた遮光性の周辺見切り５３に対向する位置において、ＴＦＴアレイ基板１上に設けられている。
【００７０】
本実施の形態では特に、ＴＦＴ３０はポリシリコンタイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一薄膜形成工程で、サンプリング回路２０１、プリチャージ回路３０１、データ線駆動回路１０１、走査線駆動回路１０４等の同じくポリシリコンＴＦＴタイプのＴＦＴ２０２、３０２等から構成された周辺回路を形成できるので製造上有利である。例えば、データ線駆動回路１０１及び走査線駆動回路１０４は、図４（３）及び図５（３）に示したプリチャージ回路２０１やサンプリング回路３０１の場合と同様に、ｎチャネル型ポリシリコンＴＦＴ及びｐチャネル型ポリシリコンＴＦＴから構成されるＣＭＯＳ構造の複数のＴＦＴからＴＦＴアレイ基板１上の周辺部分に形成される。
【００７１】
尚、図６には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７２】
以上説明した液晶パネル１０は、カラー液晶プロジェクタに適用されるため、３つの液晶パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶パネル１０においてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶パネルを適用できる。更に、対向基板２上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶パネルが実現できる。更にまた、対向基板２上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶パネルが実現できる。
【００７３】
液晶パネル１０において、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。或いは、第３層間絶縁層４３を平坦化膜で形成してもよい。
【００７４】
また、液晶パネル１０のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００７５】
更に、液晶パネル１０においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネル１０の高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶パネル１０を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶パネル１０においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００７６】
（液晶装置の動作）
次に、以上のように構成された液晶装置２００の動作について図１を参照して説明する。
【００７７】
先ず、走査線駆動回路１０４は、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する。
【００７８】
これと並行して、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６から６つのパラレルな画像信号を受けると、サンプリング回路３０１は、これらの画像信号をサンプリングする。データ線駆動回路１０１は、走査線駆動回路１０４がゲート電圧を印加するタイミングに合わせて、６つの画像入力信号線ＶＩＤ１〜ＶＩＤ６夫々について一つのデータ線毎にサンプリング回路駆動信号を供給して、サンプリング回路３０１のＴＦＴ３０２をオン状態とする。これにより、隣接する６つのデータ線３５に対して、サンプリング回路３０１にサンプリングされた画像信号を順次印加する。即ち、データ線駆動回路１０１とサンプリング回路３０１により、画像入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つの６相展開されたパラレルな画像信号は、データ線３５に供給される。
【００７９】
他方で、各画像信号に先行するタイミングで、プリチャージ回路２０１は、プリチャージ信号を各データ線３５に供給する。より具体的には、プリチャージ回路２０１は、プリチャージ信号をデータ線３５に書き込むための電源をプリチャージ信号線２０６から受けつつ、プリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号に応じてＴＦＴ２０２をオン状態とし、プリチャージ信号をデータ線３５に書き込む。
【００８０】
このように、走査信号（ゲート電圧）及び画像信号（ソース電圧）の両方が印加されたＴＦＴ３０においては、ソース領域３４、半導体層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図６参照）により保持される。特に本実施の形態では、液晶を交流駆動するために、１フィールド或いは１フレームといった所定周期毎にソース電圧の電圧極性が反転されるが、上述のように各画像信号がＴＦＴ３０に供給される前に、各データ線３５には、好ましくは中間階調レベルの画素データに相当するプリチャージ信号が供給されているので、画像信号を書込む際の負荷は軽減されており、データ線３５の電位レベルは、前回に印加された電圧レベルによらずに安定している。このため、今回の画像信号を各データ線３５（ソース電極）に安定した電位により供給することができる。
【００８１】
以上のように、画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネル１０からは画像信号に応じたコントラストを持つ光が出射する。この際、本実施の形態では特に、外部ＩＣにより多相展開された画像信号をサンプリング回路３０１によりサンプリングし、データ線に供給するので、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給できる。更に、プリチャージ回路２０１から画像信号に先行してプリチャージ信号が供給されているので、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等が図られ、液晶パネル１０の画面表示領域には、高品位の画像が表示される。
【００８２】
以上説明した実施の形態では、プリチャージ回路２０１及びサンプリング回路３０１を設けるようにしたが、これらに代えて又は加えて周辺見切り５３下に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路を設けてもよい。図１０に、このような検査回路の一例を示す。
【００８３】
図１０において、検査回路４０１は、複数のＴＦＴ４０２を備えている。ＴＦＴ４０２のゲートには、検査回路駆動信号ＴＸ１及びＴＸ２を夫々供給するための駆動信号線４０３ａ及び４０３ｂが接続されている。ＴＦＴ４０２のソースには、検査信号ＣＸ１〜ＣＸ４を夫々供給するための検査信号線４０４ａ〜４０４ｄが接続されている。そして、ＴＦＴ４０２のドレインには、データ線３５が接続されている。検査の際には、検査回路駆動信号ＴＸ１及びＴＸ２によりＴＦＴ４０２が、選択的にオンオフされ、所定電圧の検査信号ＣＸ１〜ＣＸ４、所定電圧のプリチャージ信号及び所定電圧の画像信号が印加される。そして、検査信号線４０４ａ〜４０４ｄに流れる電流値が測定され、予め経験的又は理論的に得られた無欠陥品における電流値と比較される。この結果、所定種類の組み合わせでこれらの印加電圧を印加して電流を測定することにより、例えば配線間における断線の検査、配線間におけるショート（短絡）の検査、プリチャージ回路２０１やサンプリング回路３０１における回路リークの検査等を比較的簡単に行うことができる。
【００８４】
このように検査回路を周辺見切り５３下に設ければ、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、液晶装置における有効表示面積の減少を招くことなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光を検査回路を構成するＴＦＴに施す必要も無い。更に、プリチャージ回路２０１及びサンプリング回路３０１に代えて又は加えて周辺見切り５３下に、当該液晶装置を動作させるための、例えば画質の向上、消費電力の低減、コストの低減等の観点からＴＦＴ等を用いた各種の周辺回路のうち、交流電圧駆動されるタイプの回路を設けてもよい。このように周辺回路を設ければ、液晶装置における有効表示面積の減少を招くことなく、同時に、特に周辺見切り５３は遮光性であるので、画面表示領域を介して入射される光に対する遮光を周辺回路を構成するＴＦＴに施す必要も無い。そして、周辺回路は交流電圧駆動されるので、直流電圧印加による液晶層５０の劣化という問題は生じない。
【００８５】
また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、サンプリング回路３０１、プリチャージ回路２０１及び検査回路のうちのいずれか一つのみを周辺見切り５３下に形成し、残りをＴＦＴアレイ基板１上の周辺部分等に形成しても、デッドスペースの有効利用の効果は多少なりとも得られる。
【００８６】
更にまた、以上の実施の形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、ＴＦＴアレイ基板１上においてＴＦＴ３０に対向する位置（即ち、ＴＦＴ３０の下側）にも、例えば高融点金属からなる遮光層を設けてもよい。このようにＴＦＴ３０の下側にも遮光層を設ければ、ＴＦＴアレイ基板１の側からの戻り光等がＴＦＴ３０に入射するのを未然に防ぐことができ、ＴＦＴ３０の光によるリーク電流を防ぐことができる。
【００８７】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１１から図１５を参照して説明する。
【００８８】
先ず図１１に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【００８９】
図１１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む駆動回路１００４、前述のように周辺見切り下にプリチャージ回路及びサンプリング回路が設けられた液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１０を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００９０】
次に図１２から図１５に、このように構成された電子機器の具体例を夫々示す。
【００９１】
図１２において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして用いた投写型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投射光が発せられると、ライトガイド１１０４の内部で、複数のミラー１１０６を介して、２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１０Ｒ、１０Ｇ及び１０Ｂに夫々導かれる。そして、ライトバルブ１０Ｒ、１０Ｇ及び１０Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーンなどにカラー画像として投写される。
【００９２】
図１３において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶パネル１０がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００９３】
図１４において、電子機器の他の例たるページャ１３００は、金属フレーム１３０２内に前述の駆動回路１００４がＴＦＴアレイ基板上に搭載されて液晶表示モジュールをなす液晶パネル１０が、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に収容されている。この例の場合、前述の表示情報処理回路１００２（図１１参照）は、回路基板１３０８に搭載してもよく、液晶パネル１０のＴＦＴアレイ基板上に搭載してもよい。更に、前述の駆動回路１００４を回路基板１３０８上に搭載することも可能である。
【００９４】
尚、図１４に示す例はページャであるので、回路基板１３０８等が設けられている。しかしながら、駆動回路１００４や更に表示情報処理回路１００２を搭載して液晶モジュールをなす液晶パネル１０の場合には、金属フレーム１３０２内に液晶パネル１０を固定したものを液晶装置として、或いはこれに加えてライトガイド１３０６を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。
【００９５】
また図１５に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶パネル１０の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【００９６】
以上図１２から図１５を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１１に示した電子機器の例として挙げられる。
【００９７】
以上説明したように、本実施の形態によれば、相対的に画面表示領域が大きく且つ高品位の画像表示が可能な液晶装置２００を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】 液晶装置の実施の形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】 図１の液晶装置の全体構成を示す平面図である。
【図３】 図１の液晶装置の全体構成を示す断面図である。
【図４】 液晶装置に設けられたプリチャージ回路を構成するＴＦＴの回路図である。
【図５】 液晶装置に設けられたサンプリング回路を構成するＴＦＴの回路図である。
【図６】 液晶装置に備えられた液晶パネルの構成を示す断面図である。
【図７】 図６の液晶パネルを構成するＴＦＴアレイ基板の平面図である。
【図８】 図６の液晶パネルのプリチャージ信号線に沿った断面図である。
【図９】 図６の液晶パネルに設けられるプリチャージ回路の平面図である。
【図１０】 検査回路の一例の回路図である。
【図１１】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１２】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１３】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１４】 電子機器の一例としてのページャを示す分解斜視図である。
【図１５】 電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１・・・ＴＦＴアレイ基板
２・・・対向基板
１０・・・液晶パネル
１１・・・画素電極
１２・・・配向膜
２１・・・共通電極
２２・・・配向膜
２３・・・ブラックマトリクス
３０・・・ＴＦＴ
３１・・・走査線（ゲート電極）
３２・・・半導体層
３３・・・ゲート絶縁層
３４・・・ソース領域
３５・・・データ線（ソース電極）
３６・・・ドレイン領域
３７、３８・・・コンタクトホール
４１・・・第１層間絶縁層
４２・・・第２層間絶縁層
４３・・・第３層間絶縁層
５０・・・液晶層
５２・・・シール剤
５３・・・周辺見切り
７０・・・蓄積容量
１０１・・・データ線駆動回路
１０２・・・実装端子
１０４・・・走査線駆動回路
２００・・・液晶装置
２０１・・・プリチャージ回路
２０２・・・ＴＦＴ
２０４・・・プリチャージ信号線
２０６・・・プリチャージ回路駆動信号線
３０１・・・サンプリング回路
３０２・・・ＴＦＴ
４０１・・・検査回路
４０２・・・ＴＦＴ[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of active matrix drive type liquid crystal devices driven by TFTs (thin film transistors) and electronic devices using the same, and in particular, peripheral circuits comprising thin film transistors such as precharge circuits, sampling circuits, and inspection circuits are TFTs. The present invention belongs to a technical field of a liquid crystal device of a type formed on an array substrate and an electronic apparatus using the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in an active matrix driving type liquid crystal device using TFT driving, a large number of pixel electrodes are provided on a TFT array substrate corresponding to a large number of scanning lines and data lines arranged in the vertical and horizontal directions and their intersections. Yes. In addition to these, various peripheral circuits including TFTs such as a scanning line driving circuit, a data line driving circuit, a precharge circuit, a sampling circuit, and an inspection circuit are provided on such a TFT array substrate. There is a case.
[0003]
Among these peripheral circuits, the precharge circuit is supplied from the data line driving circuit to the data line for the purpose of improving the contrast ratio, stabilizing the potential level of the data line, and reducing line unevenness on the display screen. This is a circuit that reduces a load when an image signal is written to a data line by supplying a precharge signal (image auxiliary signal) at a timing preceding the image signal. In particular, in the so-called 1H inversion driving method in which the voltage polarity of the data line which is normally performed for alternating current driving of the liquid crystal is inverted at a predetermined cycle, the image signal is converted into the data by writing the precharge signal in the data line in advance. The amount of electricity required for writing to the line can be significantly reduced. For example, Japanese Patent Laid-Open No. 7-295520 discloses an example of such a precharge circuit.
[0004]
The sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with the scanning signal. The inspection circuit is a circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacture or at the time of shipment. In addition, various peripheral circuits using TFTs or the like can be provided on the TFT array substrate from the viewpoints of improving image quality in liquid crystal display, reducing power consumption, and reducing costs.
[0005]
Here, if the size of the liquid crystal panel or the liquid crystal display module including the peripheral circuit is the same, the liquid crystal panel is actually displayed on the screen display area defined by the plurality of pixel electrodes arranged in a matrix, that is, the liquid crystal panel. The larger the area where an image is displayed due to the change in the orientation state, the better as the basic requirement of the display device. Therefore, the peripheral circuit is generally provided in a narrow and narrow peripheral portion of the TFT array substrate located around the screen display area.
[0006]
On the other hand, it is known that when a DC voltage is applied to the liquid crystal sealed in the liquid crystal panel of this type of liquid crystal device, the liquid crystal is deteriorated. Therefore, in general, the liquid crystal is not DC-driven, and the liquid crystal is AC-driven by inverting the voltage polarity of the scanning signal and the image signal for each pixel at a predetermined period, for example, every field. I have to. However, if peripheral circuits such as the data line driving circuit, the scanning line driving circuit, the sampling circuit, the precharge circuit, and the inspection circuit are provided on the substrate portion facing the liquid crystal, the direct current used for driving each peripheral circuit is provided. The voltage component increases or decreases and leaks into the liquid crystal and is applied, leading to deterioration of the liquid crystal as in the case of the DC drive. Therefore, it is not common to provide these peripheral circuits on the substrate portion facing the liquid crystal. Also, providing the peripheral circuit on the substrate portion facing the liquid crystal is not common from the viewpoint of reducing the effective display area relatively.
[0007]
These peripheral circuits are generally composed of a semiconductor circuit such as a TFT. For example, the peripheral circuit is formed in a channel formation region composed of an a-Si (amorphous silicon) film or a p-Si (polysilicon) film of the TFT. When light is incident, a photoelectric current is generated in this region due to the photoelectric conversion effect, and the transistor characteristics of the TFT deteriorate. For this reason, the peripheral portion of the substrate that is located around the screen display area and on which the peripheral circuit is formed is usually housed in a light shielding case made of plastic or the like.
[0008]
[Problems to be solved by the invention]
However, if peripheral circuits such as a sampling circuit, a precharge circuit, and an inspection circuit are provided in the narrow and narrow peripheral portion in addition to the scanning line driving circuit and the data line driving circuit, these peripheral circuits conform to specific specifications. There is a problem that it becomes difficult to design.
[0009]
Providing a peripheral circuit on the substrate facing the liquid crystal in the screen display area reduces the effective display area and requires a special configuration to prevent the DC voltage from being applied to the liquid crystal from the peripheral circuit. In addition, there is a problem that the peripheral circuit must be shielded from light incident through the screen display area.
[0010]
In addition, the sealing member that surrounds the liquid crystal by adhering both substrates around the screen display area has a width of about 1 mm. Temporarily, an element of a peripheral circuit (for example, TFT) is provided on the substrate portion facing the sealing member. When formed, the element may be destroyed by spacers (for example, spherical fine particles) mixed in the seal member in order to keep the distance between the two substrates at a predetermined value. Further, in order to photocure a sealing member generally made of a photocurable adhesive, it is necessary to provide sufficient light transmission to the first and second substrate portions facing the sealing member, so that light shielding is necessary. Providing a peripheral circuit element on a substrate portion facing such a sealing member has a problem that it is inconvenient from the viewpoint of the photocuring process of the sealing member.
[0011]
Furthermore, according to the basic requirements of the display device, it is not at all desirable to easily enlarge the substrate around the screen display area.
[0012]
The present invention has been made in view of the above-described problems. Peripheral circuits such as a precharge circuit, a sampling circuit, and an inspection circuit are arranged in a space efficient manner, and are relatively compared with the size of a liquid crystal panel or a liquid crystal display module. It is an object of the present invention to provide a liquid crystal device having a large effective display area and an electronic apparatus including the liquid crystal device.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, a liquid crystal device of the present invention has a plurality of scanning lines to which scanning signals are sequentially supplied, a plurality of data lines that intersect with the plurality of scanning lines and to which image signals are supplied, and the plurality of scanning lines. A plurality of thin film transistors provided corresponding to the scanning lines and data lines, a plurality of pixel electrodes provided corresponding to the plurality of thin film transistors, and a light-shielding periphery formed along the contour of the screen display region A precharge circuit for supplying a precharge signal of a predetermined voltage level to the plurality of data lines in advance of the image signal, and a position opposite to the peripheral parting through an insulating film on the scanning line. And a signal line connected to the precharge circuit.
[0014]
According to this liquid crystal device, at least a part of the precharge signal line is made of a conductor having a predetermined width, and the precharge signal line has a low resistance. At the same time, this conductor is formed on the scanning line with a predetermined width so as to have a predetermined amount of capacitance with the scanning line via an insulating film. The charge signal line has a low impedance. For example, this conductor is formed as wide as possible within the width of the peripheral parting as long as it does not interfere with other circuits and wiring.
[0015]
In the liquid crystal device of the present invention, the conductor having the predetermined amount of capacitance is preferably formed on the scanning line via an insulating film.
[0016]
In the liquid crystal device of the present invention, the width of the conductor is preferably narrower than the width of the peripheral parting.
[0017]
The liquid crystal device of the present invention includes a plurality of scanning lines to which scanning signals are sequentially supplied, a scanning line driving circuit for driving the scanning lines provided on both sides of the scanning lines, and the plurality of scannings. A plurality of data lines that intersect the lines and are supplied with image signals, a plurality of thin film transistors provided corresponding to the plurality of scanning lines and data lines, and a plurality of thin film transistors provided corresponding to the plurality of thin film transistors A pixel electrode, a light-blocking peripheral parting formed along the contour of the screen display area, and a precharge circuit for supplying a precharge signal of a predetermined voltage level to the plurality of data lines in advance of the image signal, respectively A precharge signal line and a precharge circuit drive signal line of the precharge circuit,
At least a part of the precharge signal line is wired via an insulating film on the scanning line along one side of the screen display region at a position facing the peripheral parting.
At least a part of the precharge circuit drive signal line is wired on the scanning line along the other side of the screen display region through an insulating film at a position facing the peripheral parting. .
[0018]
According to this liquid crystal device, switching control is performed in accordance with scanning signals from both sides of the screen display area. For example, the switching capacity of the switching element, such as the gate delay of the TFT element, includes a wiring capacitance on one side of the screen display area. Depending on the difference between the area where the precharge signal line and the scanning line overlap defining the area and the area where the precharge circuit driving signal line and the scanning line overlap defining the wiring capacity on the other side of the screen display area . Here, the difference between these areas is less than a predetermined value determined in advance based on the characteristics of the liquid crystal device. For example, these switching delays are substantially equal from the relationship with the circuit specifications, accuracy, and the like. The value is close to zero. As a result, it becomes possible to match the switching delay for the scanning signals from both sides of the screen display area.
[0019]
In the liquid crystal device according to the aspect of the invention, it is preferable that the area where the precharge signal line and the scanning line overlap is substantially the same as the area where the precharge circuit drive signal line and the scanning line overlap.
[0020]
The liquid crystal device of the present invention includes a plurality of precharge signal lines, an area where the plurality of precharge signal lines and the scan lines overlap, the precharge circuit drive signal lines and the scan lines. The overlapping areas should be approximately the same.
[0021]
An electronic apparatus according to the present invention includes the above-described liquid crystal device.
[0022]
According to this electronic apparatus, the electronic apparatus includes the above-described liquid crystal device of the present invention, and the screen display area is large with respect to the size of the liquid crystal panel or module. The area becomes large and high-quality image display is possible.
[0023]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Configuration of liquid crystal device)
The configuration of the embodiment of the liquid crystal device will be described with reference to FIGS.
[0025]
First, the overall configuration of the liquid crystal device will be described with reference to FIGS. FIG. 1 is a block diagram showing a configuration of various wirings, peripheral circuits and the like provided on the TFT array substrate in the embodiment of the liquid crystal device, and FIG. 2 shows each configuration in which the TFT array substrate is formed thereon. It is the top view seen from the counter substrate side with the element, and FIG. 3 is HH 'sectional drawing of FIG. 2 shown including a counter substrate.
[0026]
In FIG. 1, a liquid crystal device 200 includes a TFT array substrate 1 made of, for example, a quartz substrate or hard glass. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data lines 35 (source electrode lines) arranged in the X direction and extending along the Y direction, and a Y direction A plurality of arranged scanning lines 31 (gate electrode lines) each extending along the X direction, and each data line 35 and the pixel electrode 11 are interposed between the conductive state and the non-conductive state, A plurality of TFTs 30 as an example of switching elements that are controlled in accordance with scanning signals supplied via the scanning lines 31 are formed. On the TFT array substrate 1, a capacitor line 31 ′ (second storage capacitor electrode) that is a wiring for a storage capacitor (see FIG. 6) described later is formed in parallel with the scanning line 31.
[0027]
Further on the TFT array substrate 1, a precharge circuit 201 for supplying a precharge signal of a predetermined voltage level to the plurality of data lines 35 in advance of the image signal, and sampling the image signal to the plurality of data lines 35. A sampling circuit 301, a data line driving circuit 101, and a scanning line driving circuit 104 are formed.
[0028]
The scanning line driving circuit 104 applies a scanning signal to the scanning lines 31 (gate electrode lines) in a pulse-sequential manner in a line-sequential manner at a predetermined timing based on a power supply, a reference clock, and the like supplied from an external control circuit.
[0029]
The data line driving circuit 101 is configured for each of the six image input signal lines VID1 to VID6 in accordance with the timing at which the scanning line driving circuit 104 applies the scanning signal based on the power supply, the reference clock, and the like supplied from the external control circuit. The sampling circuit driving signal is supplied to the sampling circuit 301 for each data line 35 through the sampling circuit driving signal line 306 at a predetermined timing.
[0030]
The precharge circuit 201 includes a TFT 202 for each data line 35, the precharge signal line 204 is connected to the source electrode of the TFT 202, and the precharge circuit drive signal line 206 is connected to the gate electrode of the TFT 202. Yes. Then, a power of a predetermined voltage necessary for writing a precharge signal from an external power supply is supplied via the precharge signal line 204, and an image signal for each data line 35 is supplied via the precharge circuit drive signal line 206. A precharge circuit drive signal is supplied from the external control circuit so that the precharge signal is written at the preceding timing. The precharge circuit 201 preferably supplies a precharge signal (image auxiliary signal) corresponding to intermediate gray level pixel data.
[0031]
The sampling circuit 301 includes a TFT 302 for each data line 35, the image input signal lines VID1 to VID6 are connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. Yes. When six parallel image signals are input via the image input signal lines VID1 to VID6, these image signals are sampled. When a sampling circuit driving signal is input from the data line driving circuit 101 via the sampling circuit driving signal line 306, six adjacent image signals are sampled for the six image input signal lines VID1 to VID6. Sequentially applied to each group of data lines 35. That is, the data line driving circuit 101 and the sampling circuit 301 are configured to be developed in six phases by six parallel external ICs input from the input signal lines VID1 to VID6 and to supply an image signal to the data line 35. Yes. In the present embodiment, the sampling circuit 301 connected to the six adjacent data lines 35 is selected at the same time, and the transfer is sequentially performed for each group of the six data lines 35. It may be selected for each book, or adjacent 2, 3, ..., 5 or 7 or more may be selected simultaneously. Further, the number of phase expansions of the image signal supplied to the data line 35 is not limited to six phases, but may be five or less if the writing characteristics of the TFT 302 constituting the sampling circuit 301 are good, or if the frequency of the image signal is high. , You may increase to 7 phases or more. In this case, it goes without saying that at least the number of image input signal lines is required for the number of phase expansions of the image signal.
[0032]
Particularly in the present embodiment, the precharge circuit 201 and the sampling circuit 301 are each provided with a light-shielding peripheral parting 53 formed on the counter substrate 2 as shown by the hatched area in FIG. 1 and as shown in FIGS. The data line driving circuit 101 and the scanning line driving circuit 104 are provided on a narrow and long peripheral portion of the TFT array substrate 1 that does not face the liquid crystal layer 50. .
[0033]
2 and 3, on the TFT array substrate 1, a screen display area defined by a plurality of pixel electrodes 11 (that is, a liquid crystal panel area in which an image is actually displayed by a change in the alignment state of the liquid crystal layer 50). A sealing agent 52 made of a photo-curing resin as an example of a sealing member that surrounds the liquid crystal layer 50 by bonding the two substrates around is provided along the screen display area. A light-shielding peripheral parting 53 is provided between the screen display area on the counter substrate 2 and the sealant 52.
[0034]
When the TFT array substrate 1 is placed in a light-shielding case that has an opening corresponding to the screen display area, the peripheral parting 53 is formed on the edge of the opening of the case due to a manufacturing error or the like. Formed from a band-shaped light-shielding material having a width of about 500 μm to 1 mm around the screen display area so as not to be hidden, that is, for example, to allow a deviation of about several hundred μm from the case of the TFT array substrate 1 It has been done. Such a light-blocking peripheral parting 53 is formed on the counter substrate 2 by sputtering, photolithography, and etching using a metal material such as Cr (chromium), Ni (nickel), and Al (aluminum), for example. Or it forms from materials, such as resin black which disperse | distributed carbon and Ti (titanium) in the photoresist.
[0035]
A data line driving circuit 101 and mounting terminals 102 are provided along the lower side of the screen display area in the area outside the sealant 52, and the scanning line driving circuit 104 is provided along the left and right sides of the screen display area. It is provided on both sides of the screen display area. Furthermore, a plurality of wirings 105 are provided on the upper side of the screen display area to connect between the scanning line driving circuits 104 provided on both sides of the screen display area. Further, silver points 106 made of a conductive agent for providing electrical continuity between the TFT array substrate 1 and the counter substrate 2 are provided at the four corners of the sealant 52. The counter substrate 2 having substantially the same outline as that of the sealant 52 is fixed to the TFT array substrate 1 by the sealant 52.
[0036]
The precharge circuit 201 and the sampling circuit 301 are basically AC drive circuits. For this reason, even if the precharge circuit 201 and the sampling circuit 301 are provided on the TFT array substrate 1 portion facing the liquid crystal layer 50 surrounded by the sealant 52 and sandwiched between both substrates, the liquid crystal layer 50 by applying DC voltage is provided. The problem of deterioration does not occur. On the other hand, the data line driving circuit 101 and the scanning line driving circuit 104 are provided in the peripheral portion of the TFT array substrate 1 that does not face the liquid crystal layer 50. Therefore, it is possible to prevent the DC voltage component from the data line driving circuit 101 and the scanning line driving circuit 104 that are driven by direct current from leaking and being applied to the liquid crystal layer 50 in advance.
[0037]
Then, by providing the precharge circuit 201 and the sampling circuit 301 under the peripheral parting 53 in this way, the scanning line driving circuit 104 and the data line driving circuit 101 are formed with a margin in the peripheral part of the TFT array substrate 1. This makes it easier to design these peripheral circuits to meet specific specifications. In addition, by providing the precharge circuit 201 and the sampling circuit 301 under the peripheral parting 53 which is a dead space, the effective display area in the liquid crystal device 200 is not reduced, and at the same time, the peripheral parting 53 is particularly light-shielding. Therefore, it is not necessary to shield the light incident through the screen display area from being applied to the TFTs 202 and 302 constituting the precharge circuit 201 and the sampling circuit 301. In addition, since the precharge circuit 201 and the sampling circuit 301 are not formed on the portion of the TFT array substrate 1 facing the sealant 52, the TFTs 202 and 302 constituting these circuits are separated by a spacer mixed in the sealant 52. There is no fear of destruction. Furthermore, since it is not necessary to provide a separate light shielding layer for the TFTs 202 and 302 constituting these circuits, a situation in which such a light shielding layer hinders the photocuring of the sealant 52 can be prevented beforehand. That is, since it is not necessary to provide a light shielding layer at a position facing the sealant 52 on both substrates, light can be sufficiently irradiated from both substrates in the step of photocuring the sealant 52, and photocuring can be performed satisfactorily. . For this reason, there is no need to use a thermosetting resin as a sealant 52, which may cause deformation of the substrate.
[0038]
As shown in FIG. 1, in this embodiment, the precharge signal line 204 and the precharge circuit drive signal line 206 are provided on the TFT array substrate 1 at a position facing the peripheral parting line 53. In this case, since the precharge circuit 201 is basically an AC drive circuit, the precharge signal line 204 and the precharge circuit drive signal line 206 are provided on the portion of the TFT array substrate 1 facing the liquid crystal layer 50. Even if provided, the problem of deterioration of the liquid crystal due to application of a DC voltage does not occur. If two kinds of input / output wirings are provided under the peripheral parting 53 in this manner, the effective display area in the liquid crystal device is not reduced.
[0039]
A part of the precharge signal line 204 is made of a conductor having a predetermined width formed on the scanning line 31 via an insulating film so as to have a predetermined amount of capacitance with the scanning line 31. For this reason, the precharge signal line 204 has a low resistance. Further, this conductor is formed so as to have a predetermined amount of capacitance with the scanning line 31. That is, since the wiring capacity is given to the precharge signal line 204, the precharge signal line 204 is provided. Is low impedance. For example, this conductor is formed to be slightly narrower than the width of the peripheral parting 53, and is formed to be as wide as possible without interfering with other circuits and wiring.
[0040]
As shown in FIG. 1, the plurality of scanning lines 31 are wired so as to pass from both sides of the screen display area to the peripheral parting line 53. Then, along one side of the screen display area, a part of the precharge signal line 204 is wired on the scanning line 31 below the peripheral parting line 53 via an insulating film. On the other hand, along the other side of the screen display area, a part of the precharge circuit drive signal line 206 is wired on the scanning line 31 below the peripheral parting line 53 via an insulating film. Here, the gate delay of the TFT 30 in each pixel for which switching control is performed according to the scanning signals from both sides is the area where the precharge signal line 204 and the scanning line 31 overlap, and the precharge circuit drive signal line 206 and the scanning line 31 There is a risk of occurrence depending on the difference from the overlapping area. However, in the present embodiment, this difference is set to a value close to zero to the extent that the gate delay of the scanning signal from both sides is substantially equal from the relationship with the circuit specification, accuracy, etc. Such gate delay can be adjusted. In addition, in the case of 1H inversion driving in which the polarity of the precharge signal is inverted for each scanning line, only one precharge signal line 206 may be used. In the case of dot inversion driving in which the polarity of the data line 35 is reversed for each line, the polarity of the groups of the odd-numbered data lines 35 and the even-numbered data lines 35 with respect to the precharge signal line 204 is reversed. Therefore, at least two precharge signal lines 206 are required. Even in such a case, the precharge signal passes through one end of the screen display area and precharges through the area of two precharge signal lines 204 that overlaps the scanning line 31 via an insulating film and one end of the screen display area. It is preferable that the area of the circuit drive signal line 206 is substantially the same.
[0041]
Further, as shown in FIG. 1, the plurality of data lines 35 are supplied with an image signal from one end on the lower side of the screen display area and supplied with a precharge signal from the other end on the other side. Therefore, the precharge circuit 201 can be provided on the opposite side of the screen display area with the data line driving circuit 101 and the sampling circuit 301 for supplying the image signal, and the space under the peripheral parting 53 is effectively balanced. Available to:
[0042]
Next, specific circuit configurations of the TFTs 202 and 302 constituting the precharge circuit 201 and the sampling circuit 301 will be described with reference to FIGS. 4 is a circuit diagram showing various TFTs constituting the TFT 202 of the precharge circuit 201, and FIG. 5 is a circuit diagram showing various TFTs constituting the TFT 302 of the sampling circuit 301.
[0043]
As shown in FIG. 4A, the TFT 202 (see FIG. 1) of the precharge circuit 201 may be composed of an NMOS (N channel) type TFT 202a, or as shown in FIG. A channel) type TFT 202b may be used, or a CMOS (complementary MOS) type TFT 202c may be used as shown in FIG. 4 (1) to 4 (3), the precharge circuit drive signals 206a and 206b input via the precharge circuit drive signal line 206 shown in FIG. 1 are applied to the TFTs 202a to 202c as gate voltages. Is input. It goes without saying that the precharge circuit drive signal 206a applied as the gate voltage to the n-channel TFT 202a and the precharge circuit drive signal 206b applied as the gate voltage to the p-channel TFT 202b are mutually inverted signals. Yes. Therefore, in the case where the precharge circuit 201 is composed of a CMOS type TFT 202c, at least two precharge circuit drive signal lines 206 are required. When there are two or more precharge circuit drive signal lines 206 in this way, wiring may be concentrated on one side of the screen display area, or both sides of the screen display area may be combined with the precharge signal line 204. You may wire from. A precharge signal input via the precharge signal line 204 shown in FIG. 1 is input to each of the TFTs 202a to 202c as a source voltage and applied to the data line 35 electrically connected to the drain side.
[0044]
As shown in FIG. 5 (1), the TFT 302 (see FIG. 1) of the sampling circuit 301 may be composed of an NMOS (N channel) type TFT 302a, or as shown in FIG. 5 (2), a PMOS (P channel). ) Type TFT 302b or a CMOS type TFT 302c as shown in FIG. 5 (3). In FIGS. 5A to 5C, six image signals input through the image signal lines VIDn (for example, VID1 to VID6) shown in FIG. 1 are supplied to the TFTs 302a to 302c as source voltages. Sampling circuit drive signals 306a and 306b that are also input from the data line drive circuit 101 shown in FIG. 1 through the sampling circuit drive signal line 306 are input to the TFTs 302a to 302c as gate voltages. In the sampling circuit 301, as in the case of the precharge circuit 201 described above, the sampling circuit drive signal 306a applied as a gate voltage to the n-channel TFT 302a and the gate voltage applied to the p-channel TFT 302b. The sampling circuit drive signals 306b are mutually inverted signals. Therefore, in the case where the sampling circuit 301 is constituted by a CMOS type TFT 302c, two sampling circuit drive signal lines 306 for the sampling circuit drive signals 306a and 306b are required. Image signals input via the image input signal lines VID1 to VID6 shown in FIG. 1 are input to the TFTs 302a to 302c as source voltages and applied to the data lines 35 electrically connected to the drain side.
(Configuration of LCD panel)
Next, a specific configuration of the liquid crystal panel portion included in the liquid crystal device 200 will be described with reference to FIGS. 6 is a cross-sectional view of the liquid crystal panel, FIG. 7 is a plan view of various electrodes formed on the TFT array substrate shown in FIG. 6, and FIG. 8 is a precharge signal line of the liquid crystal panel 10. FIG. 9 is a plan view of the precharge circuit 201, and FIG. 10 is a circuit diagram of the inspection circuit. In FIGS. 6 and 8, the scale of each layer and each member is made different so that each layer and each member has a size that can be recognized on the drawings.
[0045]
The cross-sectional view of the TFT 30 portion in FIG. 6 corresponds to the cross section along AA ′ in FIG.
[0046]
6, the liquid crystal panel 10 includes a TFT array substrate 1 and a first interlayer insulating layer 41, a semiconductor layer 32, a gate insulating layer 33, and a scanning line stacked on the TFT array substrate 1 in the TFT 30 portion provided in each pixel. 31 (gate electrode), second interlayer insulating layer 42, data line 35 (source electrode), third interlayer insulating layer 43, pixel electrode 11, and alignment film 12. The liquid crystal panel 10 also includes a counter substrate 2 made of, for example, a glass substrate, a common electrode 21, an alignment film 22, and a black matrix 23 stacked thereon. The liquid crystal panel 10 further includes a liquid crystal layer 50 sandwiched between these two substrates.
[0047]
Here, first, the structure of each layer of these layers excluding the TFT 30 will be described in order.
[0048]
The first interlayer insulating layer 41 that is the base of the TFT 30 is made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like having a thickness of about 10,000 mm. Note that the first interlayer insulating layer 41 may be annealed at about 900 ° C. to prevent contamination and planarize. When the TFT array substrate 1 is sufficiently polished and cleaned, the first interlayer insulating layer 41 may be omitted for process reduction. The second interlayer insulating layer 42 and the third interlayer insulating layer 43 are each formed of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like having a thickness of about 5000 to 15000 mm. .
[0049]
The pixel electrode 11 is made of a transparent conductive thin film such as an ITO film (indium tin oxide film). Such a pixel electrode 11 is formed by depositing an ITO film or the like to a thickness of about 500 to 2000 mm by sputtering or the like, and then performing a photolithography process or an etching process. When the liquid crystal panel 10 is used in a reflective liquid crystal device, the pixel electrode 11 may be formed from an opaque material having a high reflectance such as Al.
[0050]
The alignment film 12 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 12 is formed, for example, by applying a polyimide coating solution and then rubbing it in a predetermined direction so as to have a predetermined pretilt angle.
[0051]
The common electrode 21 is formed over the entire surface of the counter substrate 2. Such a common electrode 21 is formed, for example, by depositing an ITO film or the like to a thickness of about 500 to 2000 mm by sputtering or the like and then performing a photolithography process or an etching process.
[0052]
The alignment film 22 is made of, for example, an organic thin film such as a polyimide thin film. Such an alignment film 22 is formed, for example, by applying a polyimide coating solution and then rubbing it in a predetermined direction so as to have a predetermined pretilt angle.
[0053]
The black matrix 23 is provided in a predetermined area facing the TFT 30. Such a black matrix 23 is formed by sputtering, photolithography and etching using a metal material such as Cr or Ni, or resin black in which carbon or Ti is dispersed in a photoresist, as in the case of the peripheral parting 53 described above. Formed from material. The black matrix 23 has functions such as improving contrast and preventing color mixture of colors, in addition to shielding light from the semiconductor (polysilicon film, etc.) layer 32 of the TFT 30.
[0054]
The liquid crystal layer 50 is a space surrounded by a sealing agent 52 (see FIGS. 2 and 3) between the TFT array substrate 1 and the counter substrate 2 disposed so that the pixel electrode 11 and the common electrode 21 face each other. The liquid crystal is sealed by vacuum suction or the like. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 12 and 22 in a state where an electric field from the pixel electrode 11 is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing agent 52 is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates 1 and 2 around them, and is used for setting the distance between the two substrates to a predetermined value. Spacers are mixed.
[0055]
Next, the configuration of each layer related to the TFT 30 will be described in order.
[0056]
The TFT 30 is formed on the scanning line 31 (gate electrode), the semiconductor layer 32 in which a channel is formed by an electric field from the scanning line 31, a gate insulating layer 33 that insulates the scanning line 31 from the semiconductor layer 32, and the semiconductor layer 32. A source region 34, a data line 35 (source electrode), and a drain region 36 formed in the semiconductor layer 32 are provided. A corresponding one of the plurality of pixel electrodes 11 is connected to the drain region 36. As will be described later, the source region 34 and the drain region 36 are formed by doping the semiconductor layer 32 with a predetermined concentration of n-type or p-type dopant depending on whether an n-type or p-type channel is formed. Is formed. An n-type channel TFT has an advantage of high operating speed, and is often used as a TFT 30 which is a pixel switching element.
[0057]
The semiconductor layer 32 constituting the TFT 30 is formed by, for example, forming an a-Si (amorphous silicon) film on the first interlayer insulating layer 41 as a base, and then subjecting it to an annealing process so that the semiconductor layer 32 has a thickness of about 500 to 2000 mm. To form. At this time, in the case of the n-channel TFT 30, doping is performed by ion implantation using a dopant of a group V element such as Sb (antimony), As (arsenic), or P (phosphorus). In the case of the p-channel TFT 30, doping is performed by ion implantation using a group III element dopant such as B (boron), Ga (gallium), and In (indium). In particular, when the TFT 30 is an n-channel TFT having an LDD (Lightly Doped Drain) structure, a V group element such as P is formed in a part of the semiconductor layer 32 adjacent to the channel side of the source region 34 and the drain region 36. A lightly doped region is formed by using the dopant, and a heavily doped region is formed by using a dopant of a group V element such as P. In the case of a p-channel TFT 30, a source region 34 and a drain region 36 are formed in the semiconductor layer 32 using a group III element dopant such as B. When the LDD structure is used as described above, there is an advantage that the short channel effect can be reduced. The TFT 30 may be an TFT having an offset structure in which impurity ions are not implanted into the lightly doped region in the LDD structure, or a heavily doped region (source region 34) by implanting high concentration impurity ions using the gate electrode as a mask. And a drain region 36) may be formed to form a self-aligned TFT.
[0058]
The gate insulating layer 33 is obtained by thermally oxidizing the semiconductor layer 32 at a temperature of about 900 to 1300 ° C. to form a relatively thin thermal oxide film of about 300 to 1500 mm.
[0059]
The scanning line 31 (gate electrode) is formed by a photolithography process, an etching process, or the like using a mask after a semiconductor film is deposited by a low pressure CVD method or the like. Alternatively, it may be formed of a metal film such as W or Mo or a metal silicide film. In this case, if the scanning line 31 (gate electrode) is arranged as a light-shielding film corresponding to a part or all of the region covered by the black matrix 23, the black matrix 23 has a light shielding property due to the light-shielding property of the metal film or the metal silicide film. It is also possible to omit some or all of the parts. In this case, in particular, there is an advantage that it is possible to prevent the pixel aperture ratio from being lowered due to the bonding deviation between the counter substrate 2 and the TFT array substrate 1.
[0060]
The data line 35 (source electrode) may be formed of a transparent conductive thin film such as an ITO film in the same manner as the pixel electrode 11. Alternatively, it may be formed from a low resistance metal such as Al or metal silicide deposited to a thickness of about 1000 to 5000 mm by sputtering or the like.
[0061]
In the second interlayer insulating layer 42, a contact hole 37 that leads to the source region 34 and a contact hole 38 that leads to the drain region 36 are formed. The data line 35 (source electrode) is electrically connected to the source region 34 through the contact hole 37 to the source region 34. Further, a contact hole 38 to the drain region 36 is formed in the third interlayer insulating layer 43. The pixel electrode 11 is electrically connected to the drain region 36 through the contact hole 38 to the drain region 36. The pixel electrode 11 described above is provided on the upper surface of the third interlayer insulating layer 43 thus configured. Each contact hole is formed by dry etching such as reactive etching or reactive ion beam etching.
[0062]
In general, in the semiconductor layer 32 in which a channel is formed, photocurrent is generated due to the photoelectric conversion effect of the polysilicon film when light is incident, and the transistor characteristics of the TFT 30 are deteriorated. Since the black matrix 23 is formed on the substrate 2 at positions facing the respective TFTs 30, incident light is prevented from entering at least the channel region of the semiconductor layer 32. Further, in addition to or instead of this, if the data line 35 (source electrode) is formed from an opaque metal thin film such as Al so as to cover the gate electrode from above, at least the semiconductor layer 32 together with the black matrix 23 or alone. Irradiation of incident light (that is, light from the upper side in FIG. 6) to the channel region can be effectively prevented.
[0063]
Here, as shown in the plan view of FIG. 7, the pixel electrodes 11 configured as described above are arranged in a matrix on the TFT array substrate 1, and a TFT 30 is provided adjacent to each pixel electrode 11. In addition, a data line 35 (source electrode) and a scanning line 31 (gate electrode) are provided along the vertical and horizontal boundaries of the pixel electrode 11, respectively. In addition, a capacitor line 31 ′ (second storage capacitor electrode) is arranged in parallel along the scanning line 31, and a first storage capacitor electrode 32 ′ extending from the semiconductor layer 32 is interposed via a gate insulating film. To form a storage capacity. A constant potential wiring 501 made of a low-resistance aluminum film or the like formed in the same process as the data line 35 is routed around the screen display region and opened to electrically connect the semiconductor layer 32 and the data line 35. In the contact hole 502 formed in the same process as the contact hole 37, the constant potential wiring 501 and the capacitor line 31 ′ are electrically connected. The constant potential wiring 501 may be a dedicated wiring routed from an external IC through a mounting terminal. However, a power source (even a constant voltage power source on the high potential side) supplied to the data line driving circuit 101 or the scanning line driving circuit 104 may be used. Or a constant voltage power source on the low potential side) may be extended and a wiring for supplying a counter electrode potential to the counter substrate may be extended. With such a configuration, it is not necessary to form a dedicated mounting terminal or wiring, so that the peripheral area can be used effectively. Furthermore, the space can be effectively used by providing the constant potential wiring 501 so as to pass under the peripheral parting line 53, which was a conventional dead space. Similarly, the precharge signal line 204 (or the precharge circuit drive signal line 206) is formed under the peripheral parting 53 as shown in FIG. A sufficient area can be secured.
[0064]
For convenience of explanation, FIG. 7 is for simplifying the matrix arrangement of the pixel electrodes 11 and the like, and the actual electrodes are wired between and above the interlayer insulating layer via contact holes and the like. As shown in FIG. 6, it has a three-dimensionally more complicated configuration. The cross-sectional view of the TFT 30 portion in FIG. 6 corresponds to the AA ′ cross section in FIG.
[0065]
In FIG. 6 again, as described above, the pixel electrode 11 is provided with the storage capacitor 70. More specifically, the storage capacitor 70 includes a first storage capacitor electrode 32 ′ formed by the same process as the semiconductor layer 32, an insulating layer 33 ′ formed by the same process as the gate insulating layer 33, and the scanning line 31. The capacitor line 31 ′ (second storage capacitor electrode), the second and third interlayer insulating layers 42 and 43, and the second and third interlayer insulating layers 42 and 43 formed in the same process are connected to the capacitor line 31 ′. It consists of a part of the pixel electrode 11 which opposes. Since the storage capacitor 70 is provided in this way, high-definition display is possible even when the duty ratio is small.
[0066]
In FIG. 6, the liquid crystal panel 10 is provided with a TFT 202 (see FIG. 1) of the precharge circuit 201 for each data line 35. The TFT 202 shown in FIG. 6 is a cross-sectional view taken along the line BB ′ in the plan view of FIG. More specifically, the TFT 202 includes a semiconductor layer 32 ″ formed by the same process as the semiconductor layer 32, a gate insulating layer 33 ″ formed by the same process as the gate insulating layer 33, and the scanning line 31 (gate electrode). A precharge circuit drive signal line 206 (gate electrode) formed by the same process is provided. Similarly to the TFT 30, the semiconductor layer 32 ″ is provided with a source region 34 ″, a channel formation region and a drain region 36 ″, and contact holes 37 ″ and 38 ″ opened in the second interlayer insulating layer 42, respectively. The data line 35 is connected to the drain region 36 ″, and the precharge signal line 204 is connected to the source region 34 ″. The TFT 202 having such a layer structure is provided on the counter substrate 2. The TFT array substrate 1 is provided at a position facing the light-shielding peripheral parting 53.
[0067]
FIG. 8 shows a cross-sectional view along FIG. 7C-C ′. As shown in the cross-sectional view of FIG. 8, the precharge signal line 204 passes over the second interlayer insulating layer 42 on the plurality of scanning lines 31 at a position facing the peripheral parting 53. Similarly, the precharge circuit driving signal line 206 passes over the second interlayer insulating layer 42 on the scanning line 31. The precharge signal line 204 and the precharge circuit drive signal line 206 are low-resistance wirings formed of a metal thin film such as Al formed in the same process as the data lines 35.
[0068]
As shown in the plan view of FIG. 9, the precharge circuit 201 includes a precharge signal line 204, a precharge circuit drive signal line 206, and a data line 35 arranged in parallel. The precharge signal line 204 is electrically connected to the source region of each TFT 202 via each contact hole 37 ″, and the data line 35 is electrically connected to the drain region of each TFT 202 via each contact hole 38 ″. ing. Further, the precharge circuit drive signal line 206 is disposed as a gate electrode of the TFT 202 so as to face a channel portion connecting the source region and the drain region with a gate insulating layer 33 ″ interposed therebetween.
[0069]
Although not shown in FIG. 6, the TFT 302 (see FIG. 1) of the sampling circuit 301 is configured in the same manner as the TFT 202 of the precharge circuit 201, and has a light-shielding peripheral parting provided on the counter substrate 2. The TFT array substrate 1 is provided at a position facing 53.
[0070]
Particularly in this embodiment, since the TFT 30 is a polysilicon type TFT, the sampling circuit 201, the precharge circuit 301, the data line driving circuit 101, the scanning line driving circuit 104, etc. are formed in the same thin film forming process when the TFT 30 is formed. Similarly, a peripheral circuit composed of polysilicon TFT type TFTs 202 and 302 can be formed, which is advantageous in manufacturing. For example, the data line driving circuit 101 and the scanning line driving circuit 104 are formed of an n-channel type polysilicon TFT and a sampling circuit 301 as in the case of the precharge circuit 201 and the sampling circuit 301 shown in FIGS. 4 (3) and 5 (3). A plurality of TFTs having a CMOS structure composed of p-channel type polysilicon TFTs are formed in the peripheral portion on the TFT array substrate 1.
[0071]
Although not shown in FIG. 6, for example, a TN (twisted nematic) mode, STN (super) is provided on the side on which the projection light of the counter substrate 2 is incident and on the side of the TFT array substrate 1 on which the projection light is emitted. TN) mode, D-STN (double-STN) mode, and other modes, as well as normal white mode / normally black mode, polarizing films, retardation films, polarizing plates, etc. are arranged in a predetermined direction. The
[0072]
Since the liquid crystal panel 10 described above is applied to a color liquid crystal projector, the three liquid crystal panels 10 are respectively used as RGB light valves, and each panel is decomposed via a dichroic mirror for RGB color separation. Each color light is incident as incident light. Therefore, in each embodiment, the counter substrate 2 is not provided with a color filter. However, in the liquid crystal panel 10 as well, an RGB color filter may be formed on the counter substrate 2 together with its protective film in a predetermined region facing the pixel electrode 11 where the black matrix 23 is not formed. In this way, the liquid crystal panel of the present embodiment can be applied to a color liquid crystal device such as a direct-view type or a reflective type color liquid crystal television other than the liquid crystal projector. Furthermore, a micro lens may be formed on the counter substrate 2 so as to correspond to one pixel. In this way, a bright liquid crystal panel can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 2. According to this counter substrate with a dichroic filter, a brighter color liquid crystal panel can be realized.
[0073]
In the liquid crystal panel 10, in order to suppress alignment failure of liquid crystal molecules on the TFT array substrate 1 side, a planarizing film may be further applied on the third interlayer insulating layer 43 by spin coating or the like. You may give it. Alternatively, the third interlayer insulating layer 43 may be formed of a planarizing film.
[0074]
The switching element of the liquid crystal panel 10 has been described as being a normal staggered type or coplanar type polysilicon TFT, but the present invention is also applied to other types of TFTs such as an inverted staggered type TFT and an amorphous silicon TFT. The form of is effective.
[0075]
Further, in the liquid crystal panel 10, the liquid crystal layer 50 is made of nematic liquid crystal as an example. However, if polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22, and the above-mentioned The polarizing film, the polarizing plate, and the like are not necessary, and the advantages of high brightness and low power consumption of the liquid crystal panel 10 due to increased light utilization efficiency can be obtained. Further, when the liquid crystal panel 10 is applied to a reflective liquid crystal device by forming the pixel electrode 11 from a metal film having a high reflectance such as Al, SH in which liquid crystal molecules are substantially vertically aligned in the absence of voltage application. (Super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal panel 10, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply an electric field (vertical electric field) perpendicular to the liquid crystal layer 50, but an electric field (horizontal) parallel to the liquid crystal layer 50 is provided. The pixel electrode 11 is composed of a pair of electrodes for generating a horizontal electric field so that an electric field is applied (that is, the side of the TFT array substrate 1 is not provided with the electrode for generating a vertical electric field on the side of the counter substrate 2). It is also possible to provide a lateral electric field generating electrode. Using a horizontal electric field in this way is more advantageous in widening the viewing angle than using a vertical electric field. In addition, the present embodiment can be applied to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignments, driving methods, and the like.
[0076]
(Operation of liquid crystal device)
Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIG.
[0077]
First, the scanning line driving circuit 104 applies scanning signals to the scanning lines 31 in a pulse-sequential manner at predetermined timing.
[0078]
In parallel with this, when six parallel image signals are received from the six image input signal lines VID1 to VID6, the sampling circuit 301 samples these image signals. The data line driving circuit 101 supplies a sampling circuit driving signal for each data line for each of the six image input signal lines VID1 to VID6 in accordance with the timing at which the scanning line driving circuit 104 applies the gate voltage, and performs sampling. The TFT 302 of the circuit 301 is turned on. As a result, the sampled image signals are sequentially applied to the six adjacent data lines 35 to the sampling circuit 301. In other words, the six parallel image signals developed in six phases input from the image input signal lines VID 1 to VID 6 by the data line driving circuit 101 and the sampling circuit 301 are supplied to the data line 35.
[0079]
On the other hand, the precharge circuit 201 supplies a precharge signal to each data line 35 at a timing preceding each image signal. More specifically, the precharge circuit 201 receives a power supply for writing a precharge signal to the data line 35 from the precharge signal line 206 and is input via the precharge circuit drive signal line 206. The TFT 202 is turned on in accordance with the drive signal, and a precharge signal is written to the data line 35.
[0080]
In this manner, in the TFT 30 to which both the scanning signal (gate voltage) and the image signal (source voltage) are applied, the pixel electrode 11 is connected to the pixel region 11 via the source region 34 and the channel and drain region 36 formed in the semiconductor layer 32. A voltage is applied. The voltage of the pixel electrode 11 is held by the storage capacitor 70 (see FIG. 6) for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. In particular, in the present embodiment, the voltage polarity of the source voltage is inverted every predetermined period, such as one field or one frame, in order to drive the liquid crystal by alternating current, but before each image signal is supplied to the TFT 30 as described above. In addition, since a precharge signal corresponding to pixel data of an intermediate gradation level is preferably supplied to each data line 35, the load at the time of writing an image signal is reduced, and the potential of the data line 35 is reduced. The level is stable regardless of the voltage level applied last time. Therefore, the current image signal can be supplied to each data line 35 (source electrode) with a stable potential.
[0081]
As described above, when a voltage is applied to the pixel electrode 11, the alignment state of the liquid crystal in the portion of the liquid crystal layer 50 sandwiched between the pixel electrode 11 and the common electrode 21 changes. In accordance with the applied voltage, incident light cannot pass through the liquid crystal part. In the normally black mode, incident light can pass through the liquid crystal part according to the applied voltage. The liquid crystal panel 10 emits light having a contrast corresponding to the image signal. At this time, particularly in the present embodiment, since the image signal expanded in multiple phases by the external IC is sampled by the sampling circuit 301 and supplied to the data line, the high-frequency image signal is stably supplied to each data line at a predetermined timing. Therefore, it can be supplied in synchronization with the scanning signal. Further, since the precharge signal is supplied from the precharge circuit 201 prior to the image signal, the contrast ratio is improved, the potential level of the data line is stabilized, the line unevenness on the display screen is reduced, and the like. A high-quality image is displayed in the screen display area of the panel 10.
[0082]
In the embodiment described above, the precharge circuit 201 and the sampling circuit 301 are provided. However, in place of or in addition to these, the peripheral parting 53 is provided in the middle of manufacturing or at the time of shipment, the quality, defects, etc. of the liquid crystal device. You may provide the inspection circuit for inspecting. FIG. 10 shows an example of such an inspection circuit.
[0083]
In FIG. 10, the inspection circuit 401 includes a plurality of TFTs 402. Drive signal lines 403a and 403b for supplying inspection circuit drive signals TX1 and TX2 are connected to the gate of the TFT 402, respectively. Inspection signal lines 404a to 404d for supplying inspection signals CX1 to CX4, respectively, are connected to the source of the TFT 402. The data line 35 is connected to the drain of the TFT 402. At the time of inspection, the TFT 402 is selectively turned on / off by inspection circuit drive signals TX1 and TX2, and inspection signals CX1 to CX4 having a predetermined voltage, a precharge signal having a predetermined voltage, and an image signal having a predetermined voltage are applied. Then, the current value flowing through the inspection signal lines 404a to 404d is measured and compared with the current value in a defect-free product obtained in advance or empirically. As a result, by applying these applied voltages in a predetermined type of combination and measuring the current, for example, inspection of disconnection between wirings, inspection of short circuit between wirings, precharge circuit 201 and sampling circuit 301 Circuit leak inspection and the like can be performed relatively easily.
[0084]
If the inspection circuit is provided below the peripheral parting 53 in this way, the scanning line driving circuit 104 and the data line driving circuit 101 can be formed with a margin in the peripheral portion of the TFT array substrate 1, and effective display in the liquid crystal device can be achieved. At the same time, the peripheral parting 53 is light-shielding at the same time without causing a reduction in area, so that it is not necessary to shield the light entering through the screen display area from being applied to the TFTs constituting the inspection circuit. Further, in place of or in addition to the precharge circuit 201 and the sampling circuit 301, for operating the liquid crystal device under the peripheral parting 53, for example, from the viewpoint of improving image quality, reducing power consumption, reducing costs, etc. Among various types of peripheral circuits using the circuit, a circuit of an AC voltage driven type may be provided. If the peripheral circuit is provided in this way, the effective display area in the liquid crystal device is not reduced, and at the same time, the peripheral parting 53 is particularly light-shielding. There is no need to apply to the TFT constituting the circuit. Since the peripheral circuit is driven with an AC voltage, there is no problem of deterioration of the liquid crystal layer 50 due to the application of the DC voltage.
[0085]
Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 1, for example, a driving LSI mounted on a TAB (tape automated bonding substrate) is connected to the periphery of the TFT array substrate 1. You may make it connect electrically and mechanically via the anisotropic conductive film provided in the part. Even if only one of the sampling circuit 301, the precharge circuit 201, and the inspection circuit is formed under the peripheral parting 53 and the rest is formed in the peripheral part on the TFT array substrate 1 or the like, The effect of effective use can be obtained somewhat.
[0086]
Furthermore, in the above embodiment, as disclosed in JP-A-9-127497, JP-B-3-52611, JP-A-3-125123, JP-A-8-171101, and the like, A light shielding layer made of a refractory metal, for example, may also be provided at a position facing the TFT 30 on the TFT array substrate 1 (that is, below the TFT 30). If a light shielding layer is also provided on the lower side of the TFT 30 in this way, it is possible to prevent the return light from the TFT array substrate 1 from entering the TFT 30 in advance, and to prevent leakage current due to the light of the TFT 30. Can do.
[0087]
(Electronics)
Next, an embodiment of an electronic apparatus provided with the liquid crystal device 200 described in detail above will be described with reference to FIGS.
[0088]
First, FIG. 11 shows a schematic configuration of an electronic apparatus including the liquid crystal device 200 as described above.
[0089]
In FIG. 11, an electronic device includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the above-described scanning line driving circuit 104 and the data line driving circuit 101, and a precharge circuit under the surroundings as described above. And a liquid crystal panel 10 provided with a sampling circuit, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit, and the like, and an image signal in a predetermined format based on a clock signal from the clock generation circuit 1008. Are output to the display information processing circuit 1002. The display information processing circuit 1002 is configured to include various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and a display input based on a clock signal. A digital signal is sequentially generated from the information and is output to the drive circuit 1004 together with the clock signal CLK. The driving circuit 1004 drives the liquid crystal panel 10 by the above-described driving method by the scanning line driving circuit 104 and the data line driving circuit 101. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal panel 10, and in addition to this, the display information processing circuit 1002 may be mounted.
[0090]
Next, FIGS. 12 to 15 show specific examples of the electronic apparatus configured as described above.
[0091]
In FIG. 12, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal modules including the liquid crystal panel 10 in which the drive circuit 1004 described above is mounted on a TFT array substrate, and RGB light valves 10R, 10G, respectively. And 10B as a projection type projector. In the liquid crystal projector 1100, when projection light is emitted from the lamp unit 1102 of the white light source, light corresponding to the three primary colors of RGB is provided by the two dichroic mirrors 1108 through the plurality of mirrors 1106 inside the light guide 1104. Divided into components R, G, and B, they are led to light valves 10R, 10G, and 10B corresponding to the respective colors. The light components corresponding to the three primary colors modulated by the light valves 10R, 10G, and 10B are synthesized again by the dichroic prism 1112, and then projected as a color image on the screen or the like via the projection lens 1114.
[0092]
In FIG. 13, a laptop personal computer 1200, which is another example of an electronic device, includes the above-described liquid crystal panel 10 in a top cover case, and further accommodates a CPU, a memory, a modem, etc., and a keyboard 1202. An integrated main body 1204 is provided.
[0093]
In FIG. 14, a pager 1300 as another example of an electronic device includes a liquid crystal panel 10 in which the driving circuit 1004 is mounted on a TFT array substrate in a metal frame 1302 to form a liquid crystal display module. A guide 1306, a circuit board 1308, first and second shield plates 1310 and 1312, two elastic conductors 1314 and 1316, and a film carrier tape 1318 are accommodated. In the case of this example, the display information processing circuit 1002 (see FIG. 11) described above may be mounted on the circuit board 1308 or on the TFT array substrate of the liquid crystal panel 10. Further, the above-described drive circuit 1004 can be mounted on the circuit board 1308.
[0094]
14 is a pager, a circuit board 1308 and the like are provided. However, in the case of the liquid crystal panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are mounted to form a liquid crystal module, a liquid crystal device in which the liquid crystal panel 10 is fixed in a metal frame 1302 is used as or in addition to the liquid crystal device. As a backlight type liquid crystal device incorporating the light guide 1306, it is possible to produce, sell, use, and the like.
[0095]
As shown in FIG. 15, in the case of the liquid crystal panel 10 in which the driving circuit 1004 and the display information processing circuit 1002 are not mounted, an IC 1324 including the driving circuit 1004 and the display information processing circuit 1002 is mounted on a polyimide tape 1322. (Tape Carrier Package) 1320 can be physically and electrically connected to the periphery of the TFT array substrate 1 through an anisotropic conductive film to produce, sell, use, etc. as a liquid crystal device Is possible.
[0096]
In addition to the electronic devices described above with reference to FIGS. 12 to 15, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, a workstation, a mobile phone A video phone, a POS terminal, a device equipped with a touch panel, and the like are examples of the electronic device shown in FIG.
[0097]
As described above, according to the present embodiment, various electronic devices including the liquid crystal device 200 having a relatively large screen display area and capable of displaying a high-quality image can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram of various wirings and peripheral circuits formed on a TFT array substrate in an embodiment of a liquid crystal device.
2 is a plan view showing an overall configuration of the liquid crystal device of FIG. 1. FIG.
3 is a cross-sectional view showing an overall configuration of the liquid crystal device of FIG. 1. FIG.
FIG. 4 is a circuit diagram of a TFT constituting a precharge circuit provided in the liquid crystal device.
FIG. 5 is a circuit diagram of a TFT constituting a sampling circuit provided in the liquid crystal device.
FIG. 6 is a cross-sectional view illustrating a configuration of a liquid crystal panel provided in the liquid crystal device.
7 is a plan view of a TFT array substrate constituting the liquid crystal panel of FIG. 6. FIG.
8 is a cross-sectional view taken along a precharge signal line of the liquid crystal panel of FIG.
FIG. 9 is a plan view of a precharge circuit provided in the liquid crystal panel of FIG.
FIG. 10 is a circuit diagram of an example of an inspection circuit.
FIG. 11 is a block diagram showing a schematic configuration of an embodiment of an electronic device according to the present invention.
FIG. 12 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 13 is a front view showing a personal computer as another example of an electronic apparatus.
FIG. 14 is an exploded perspective view showing a pager as an example of an electronic apparatus.
FIG. 15 is a perspective view showing a liquid crystal device using TCP as an example of an electronic apparatus.
[Explanation of symbols]
1 ... TFT array substrate
2 ... Counter substrate
10 ... LCD panel
11: Pixel electrode
12 ... Alignment film
21 ... Common electrode
22 ... Alignment film
23 ... Black matrix
30 ... TFT
31 ... Scanning line (gate electrode)
32 ... Semiconductor layer
33 ... Gate insulation layer
34 ... Source region
35 ... Data line (source electrode)
36... Drain region
37, 38 ... contact holes
41... First interlayer insulating layer
42 ... second interlayer insulating layer
43. Third interlayer insulating layer
50 ... Liquid crystal layer
52 ... Sealing agent
53.
70 ... Storage capacity
101: Data line driving circuit
102 ... Mounting terminal
104 ... Scanning line driving circuit
200 ... Liquid crystal device
201 ... Precharge circuit
202 ... TFT
204: Precharge signal line
206 ... Precharge circuit drive signal line
301 ... Sampling circuit
302 ... TFT
401 ... Inspection circuit
402 ... TFT

Claims (5)

走査信号が順次供給される複数の走査線と、
前記複数の走査線に交差し、画像信号が供給される複数のデータ線と、
前記複数の走査線とデータ線に対応して設けられた複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、
画面表示領域の輪郭に沿って形成された遮光性の周辺見切りと、
前記複数のデータ線に所定電圧レベルのプリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路と、
前記周辺見切りに対向する位置において、前記走査線上に絶縁膜を介して形成される導電体であり、前記プリチャージ回路に接続された信号線と、を備えることを特徴とする液晶装置。A plurality of scanning lines to which scanning signals are sequentially supplied;
A plurality of data lines that intersect the plurality of scanning lines and are supplied with image signals;
A plurality of thin film transistors provided corresponding to the plurality of scanning lines and data lines;
A plurality of pixel electrodes provided corresponding to the plurality of thin film transistors;
The light-blocking peripheral parting formed along the outline of the screen display area,
A precharge circuit for supplying a precharge signal of a predetermined voltage level to the plurality of data lines in advance of the image signal;
A liquid crystal device comprising: a conductor formed on the scanning line through an insulating film at a position facing the peripheral parting and connected to the precharge circuit. 前記導電体の幅は、前記周辺見切りの幅より狭いことを特徴とする請求項１に記載の液晶装置。  The liquid crystal device according to claim 1, wherein a width of the conductor is narrower than a width of the peripheral parting. 走査信号が順次供給される複数の走査線と、
前記走査線の両側各々に設けられた前記走査線を駆動するための走査線駆動回路と、
前記複数の走査線に交差し、画像信号が供給される複数のデータ線と、
前記複数の走査線とデータ線に対応して設けられた複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、
画面表示領域の輪郭に沿って形成された遮光性の周辺見切りと、
前記複数のデータ線に所定電圧レベルのプリチャージ信号を前記画像信号に先行して夫々供給するプリチャージ回路と、
前記プリチャージ回路のプリチャージ信号線及びプリチャージ回路駆動信号線とを備え、
前記プリチャージ信号線の少なくとも一部は、前記周辺見切りに対向する位置において、前記画面表示領域の一方の側に沿って前記走査線上に絶縁膜を介して配線されており、
前記プリチャージ回路駆動信号線の少なくとも一部は、前記周辺見切りに対向する位置において、前記画面表示領域の他方の側に沿って前記走査線上に絶縁膜を介して配線されることを特徴とする液晶装置。A plurality of scanning lines to which scanning signals are sequentially supplied;
A scanning line driving circuit for driving the scanning lines provided on both sides of the scanning line;
A plurality of data lines that intersect the plurality of scanning lines and are supplied with image signals;
A plurality of thin film transistors provided corresponding to the plurality of scanning lines and data lines;
A plurality of pixel electrodes provided corresponding to the plurality of thin film transistors;
The light-blocking peripheral parting formed along the outline of the screen display area,
A precharge circuit for supplying a precharge signal of a predetermined voltage level to the plurality of data lines in advance of the image signal;
A precharge signal line and a precharge circuit drive signal line of the precharge circuit;
At least a part of the precharge signal line is wired via an insulating film on the scanning line along one side of the screen display region at a position facing the peripheral parting.
At least a part of the precharge circuit drive signal line is wired on the scanning line along the other side of the screen display region through an insulating film at a position facing the peripheral parting. Liquid crystal device. 前記プリチャージ信号線は複数本を有することを特徴とする請求項３に記載の液晶装置。  The liquid crystal device according to claim 3, wherein the precharge signal line includes a plurality of precharge signal lines. 請求項１から４のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。  An electronic apparatus comprising the liquid crystal device according to claim 1.
JP2003205774A 2003-08-04 2003-08-04 Liquid crystal device and electronic device Expired - Fee Related JP3671971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003205774A JP3671971B2 (en) 2003-08-04 2003-08-04 Liquid crystal device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003205774A JP3671971B2 (en) 2003-08-04 2003-08-04 Liquid crystal device and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30124997A Division JP3792375B2 (en) 1997-10-31 1997-10-31 Liquid crystal device and electronic device

Publications (2)

Publication Number Publication Date
JP2004029834A JP2004029834A (en) 2004-01-29
JP3671971B2 true JP3671971B2 (en) 2005-07-13

Family

ID=31185512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003205774A Expired - Fee Related JP3671971B2 (en) 2003-08-04 2003-08-04 Liquid crystal device and electronic device

Country Status (1)

Country Link
JP (1) JP3671971B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855663A (en) * 2008-01-09 2010-10-06 夏普株式会社 Display device

Also Published As

Publication number Publication date
JP2004029834A (en) 2004-01-29

Similar Documents

Publication Publication Date Title
JP3900714B2 (en) Electro-optical device and electronic apparatus
KR100518923B1 (en) Electro-optical device and electronic apparatus
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3589005B2 (en) Electro-optical devices and electronic equipment
JP4396599B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP4050377B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP3707472B2 (en) Electro-optical device and electronic apparatus
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JP3674273B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP4371121B2 (en) Electro-optical device and electronic apparatus
JP3792375B2 (en) Liquid crystal device and electronic device
JP5168254B2 (en) Liquid crystal device and electronic device
JP5257531B2 (en) Electro-optical device and electronic apparatus
JP4544239B2 (en) Electro-optical device and electronic apparatus
JP3671971B2 (en) Liquid crystal device and electronic device
JP3649205B2 (en) Electro-optical device and electronic apparatus
JP3674618B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP2003195356A (en) Liquid crystal device, electronic equipment, and projection type display device
JP3826591B2 (en) Electro-optical device and electronic apparatus
JP3564990B2 (en) Electro-optical devices and electronic equipment
JP5256938B2 (en) Electro-optical device and electronic apparatus
JP4400420B2 (en) Electro-optical device and electronic apparatus
JP5018903B2 (en) Electro-optical device and electronic apparatus
JP4185620B2 (en) Electro-optical device and projection display device
JP3988734B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees