JP3988734B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP3988734B2
JP3988734B2 JP2004069342A JP2004069342A JP3988734B2 JP 3988734 B2 JP3988734 B2 JP 3988734B2 JP 2004069342 A JP2004069342 A JP 2004069342A JP 2004069342 A JP2004069342 A JP 2004069342A JP 3988734 B2 JP3988734 B2 JP 3988734B2
Authority
JP
Japan
Prior art keywords
circuit
precharge
thin film
electro
sampling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004069342A
Other languages
Japanese (ja)
Other versions
JP2004246371A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004069342A priority Critical patent/JP3988734B2/en
Publication of JP2004246371A publication Critical patent/JP2004246371A/en
Application granted granted Critical
Publication of JP3988734B2 publication Critical patent/JP3988734B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ(以下、TFTと称す。)駆動等によるアクティブマトリクス駆動方式の液晶パネル等の電気光学装置、または当該電気光学装置を用いた電子機器の技術分野に属し、特に、プリチャージ回路及びサンプリング回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。   The present invention belongs to the technical field of an electro-optical device such as an active matrix driving type liquid crystal panel driven by a thin film transistor (hereinafter referred to as TFT), or an electronic device using the electro-optical device, and more particularly, a precharge circuit. And a drive circuit having a sampling circuit, an electro-optical device, and an electronic device.

従来、TFT駆動によるアクティブマトリクス駆動方式の液晶パネルにおいては、縦横に夫々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がTFTアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路、プリチャージ回路などのTFTを構成要素とする各種の周辺回路が、このようなTFTアレイ基板上に設けられる場合がある。   2. Description of the Related Art Conventionally, in an active matrix liquid crystal panel driven by TFTs, a large number of scanning lines and data lines arranged vertically and horizontally, and a large number of pixel electrodes corresponding to the intersections of the scanning lines and data lines are provided on the TFT array substrate. Is provided. In addition to these, various peripheral circuits including TFTs such as a scanning line driving circuit, a data line driving circuit, a sampling circuit, and a precharge circuit may be provided on such a TFT array substrate. .

これらの周辺回路のうち、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。その外にも、液晶表示における画質の向上、消費電力の低減、コストの低減等の観点から、TFT等を用いた各種の周辺回路をTFTアレイ基板上に設けることも可能である。   Among these peripheral circuits, the sampling circuit is a circuit that samples an image signal in order to supply a high-frequency image signal to each data line stably in synchronization with the scanning signal at a predetermined timing. In addition, various peripheral circuits using TFTs or the like can be provided on the TFT array substrate from the viewpoints of improving image quality in liquid crystal display, reducing power consumption, and reducing costs.

また、プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、前記サンプリング回路により画像信号がサンプリングされるタイミングに先行するタイミングで、プリチャージ信号(画像補助信号)を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧極性を1水平走査期間毎に反転して駆動する所謂1H反転駆動方式においては、1水平有効表示期間前の1水平帰線期間において、画像信号の極性が切り換わってから後に、所定電位のプリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電荷量を顕著に少なくできる。   In addition, the precharge circuit has a timing at which an image signal is sampled by the sampling circuit with respect to the data line for the purpose of improving the contrast ratio, stabilizing the potential level of the data line, and reducing line unevenness on the display screen. This is a circuit that reduces a load when an image signal is written to a data line by supplying a precharge signal (image auxiliary signal) at a preceding timing. In particular, in the so-called 1H inversion driving method in which the voltage polarity of the data line normally performed for alternating current driving of the liquid crystal is inverted every one horizontal scanning period and driven, in one horizontal blanking period before one horizontal effective display period, If a precharge signal having a predetermined potential is written in advance on the data line after the polarity of the image signal is switched, the amount of charge required for writing the image signal on the data line can be remarkably reduced.

ここで、TFTアレイ基板上にマトリクス状に配置された複数の画素により規定される画面表示領域、即ち液晶パネル上で実際に液晶の配向状態の変化により画像が表示される領域において、前記複数の画素に夫々設けられる画素スイッチング用TFTを制御するために、該画面表示領域の周囲に設けられる周辺回路を形成するための領域は基本的要請として大きい程よいとされている。   Here, in the screen display area defined by the plurality of pixels arranged in a matrix on the TFT array substrate, that is, in the area where the image is actually displayed on the liquid crystal panel due to the change in the alignment state of the liquid crystal, In order to control the pixel switching TFT provided in each pixel, a larger area for forming a peripheral circuit around the screen display area is better as a basic requirement.

しかしながら、更なる解像度の向上を図るために液晶パネルの高精細化や、或いは、マザー基板からの取れ個数を増加することで歩留まりを向上したり、持ち運び自由なモバイル用途に使用するために液晶パネル自体の小型化を望む声が多くなっている。このように、液晶パネルの高精細化、或いは小型化が進むと、画素サイズの微細化が必然となり、それに伴い同一基板上に形成された周辺回路の集積化を図る必要がある。   However, in order to further improve the resolution, the liquid crystal panel can be used to improve the yield by increasing the resolution of the liquid crystal panel or increasing the number of pieces taken from the mother board, and to be used for portable mobile applications. There are increasing demands for miniaturization. As described above, when the liquid crystal panel is highly refined or miniaturized, the pixel size is inevitably reduced. Accordingly, it is necessary to integrate peripheral circuits formed on the same substrate.

そこで、前記周辺回路の集積化を図るために、前記プリチャージ回路及び前記サンプリング回路を液晶パネルの画面表示領域に対して同じ側に設けることがある。データ線に対してデータ線駆動回路及びサンプリング回路により画像信号が供給される側に、前記プリチャージ回路及び前記サンプリング回路を該データ線に対して並列に設けるようにする。このような構成を採れば、従来のようにデータ線の他端、すなわち画像信号が供給される側と反対側にプリチャージ回路を設ける必要がないので、プリチャージ信号を供給するためのプリチャージ信号線やプリチャージ回路を制御するためのプリチャージ回路駆動信号線を画面表示領域周辺に引き回さなくてもよい。   Therefore, in order to integrate the peripheral circuits, the precharge circuit and the sampling circuit may be provided on the same side with respect to the screen display area of the liquid crystal panel. The precharge circuit and the sampling circuit are provided in parallel to the data line on the side where the image signal is supplied to the data line by the data line driving circuit and the sampling circuit. By adopting such a configuration, it is not necessary to provide a precharge circuit on the other end of the data line, that is, on the side opposite to the side to which the image signal is supplied as in the prior art. The precharge circuit drive signal line for controlling the signal line and the precharge circuit may not be routed around the screen display area.

しかしながら、上述した従来のプリチャージ回路及びサンプリング回路の構成によると、プリチャージ回路とサンプリング回路を同じ側に連続的に形成する必要があり、基板上の所定の範囲の領域を占有することとなるため、プリチャージ回路及びサンプリング回路の集積化、及び当該プリチャージ回路及びサンプリング回路を含む液晶パネルの小型化が困難であるという問題点があった。   However, according to the configuration of the above-described conventional precharge circuit and sampling circuit, it is necessary to continuously form the precharge circuit and the sampling circuit on the same side, which occupies a predetermined area on the substrate. Therefore, there is a problem that it is difficult to integrate the precharge circuit and the sampling circuit and to reduce the size of the liquid crystal panel including the precharge circuit and the sampling circuit.

すなわち、前記プリチャージ回路を構成するスイッチング手段はデータ線毎に構成する必要があり、プリチャージ回路駆動信号線及びプリチャージ信号線からの延設配線を設けなければならない。同様に、前記サンプリング回路を構成するスイッチング手段はデータ線毎に構成する必要があり、サンプリング回路駆動信号線及び画像信号線からの延設配線を設けなければならない。結果として液晶パネルが小型化するとプリチャージ回路及びサンプリング回路を並列に形成することが難しくなり、結果としてプリチャージ回路及びサンプリング回路の集積化が図れない。   That is, the switching means constituting the precharge circuit must be formed for each data line, and a precharge circuit drive signal line and an extended wiring from the precharge signal line must be provided. Similarly, the switching means configuring the sampling circuit must be configured for each data line, and extended wiring from the sampling circuit drive signal line and the image signal line must be provided. As a result, when the liquid crystal panel is downsized, it becomes difficult to form the precharge circuit and the sampling circuit in parallel, and as a result, the precharge circuit and the sampling circuit cannot be integrated.

そこで、本発明は、前記の問題点に鑑みてなされたもので、その課題は、前記プリチャージ回路及びサンプリング回路を基板上に効率的に配置して、電気光学装置を小型化することが可能な電気光学装置並びに当該電気光学装置を備えた電子機器を提供することにある。   Therefore, the present invention has been made in view of the above-described problems, and the problem is that the precharge circuit and the sampling circuit can be efficiently arranged on the substrate to reduce the size of the electro-optical device. An electro-optical device and an electronic apparatus including the electro-optical device are provided.

前記の課題を解決するために、本発明の電気光学装置は、複数の画素電極と、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と前記画素電極との間に夫々介在すると共に前記データ線と前記画素電極の間における導通状態及び非導通状態を前記走査線に供給される走査信号に基づいて制御されるスイッチング手段とを備えた電気光学装置であって、プリチャージ信号線に電気的に接続されたソース領域と、プリチャージ回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるプリチャージ回路と、前記プリチャージ回路の薄膜トランジスタに対応して設けられ、前記プリチャージ回路の薄膜トランジスタのドレイン領域と前記データ線に電気的に接続されたドレイン領域と、画像信号線に電気的に接続されたソース領域と、サンプリング回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるサンプリング回路とを具備し、前記画素電極が形成されている画像表示領域と、前記プリチャージ回路との間に前記サンプリング回路が配置されていることを特徴とする。 In order to solve the above problems, an electro-optical device according to the present invention includes a plurality of pixel electrodes, a plurality of data lines to which image signals are supplied, a plurality of scanning lines to which scanning signals are supplied, and the data lines. And switching means for controlling the conductive state and non-conductive state between the data line and the pixel electrode based on a scanning signal supplied to the scanning line. An electro-optical device, a precharge circuit including a plurality of thin film transistors having a source region electrically connected to a precharge signal line and a gate electrode electrically connected to the precharge circuit drive signal line; Provided corresponding to the thin film transistor of the precharge circuit, and electrically connected to the drain region of the thin film transistor of the precharge circuit and the data line. Comprising a drain region, electrically connected to the source regions to the image signal line, and a sampling circuit comprising a plurality of thin film transistors having a gate electrically coupled electrode to the sampling circuit driving signal line, the pixel electrode The sampling circuit is arranged between the image display area where the image is formed and the precharge circuit .

また、本発明の電気光学装置は、前記プリチャージ信号線は分岐して、前記複数の薄膜トランジスタのソース領域に接続されるとよい。
また、本発明の電気光学装置は、前記サンプリング回路駆動信号線は、前記プリチャージ回路の隣接する薄膜トランジスタ間に配設されているとよい。
また、本発明の電気光学装置は、前記サンプリング回路の薄膜トランジスタのソース領域およびドレイン領域は、前記プリチャージ回路の薄膜トランジスタのソース領域およびドレイン領域の延長線上に位置しているとよい。
また、本発明の電気光学装置は、前記プリチャージ回路の薄膜トランジスタのドレイン領域と前記サンプリング回路の薄膜トランジスタのドレイン領域とを結ぶ配線は、前記画像信号線を交差し、前記画像信号線と交差する前記配線は、前記画像信号線とは別層に形成された配線であるとよい。
また、本発明の電気光学装置は、複数の画素電極と、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と前記画素電極との間に夫々介在すると共に前記データ線と前記画素電極の間における導通状態及び非導通状態を前記走査線に供給される走査信号に基づいて制御されるスイッチング手段とを備えた電気光学装置であって、プリチャージ信号線に電気的に接続されたソース領域と、前記ソース領域の両側にチャネル形成領域を介して設けられた一対のドレイン領域と、前記チャネル形成領域に対向しプリチャージ回路駆動信号線に電気的に接続された一対のゲート電極とを有する複数の薄膜トランジスタからなるプリチャージ回路と、前記プリチャージ回路の薄膜トランジスタの一方のドレイン領域と前記データ線に電気的に接続されたドレイン領域と、画像信号線に電気的に接続されたソース領域と、サンプリング回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるサンプリング回路とを具備し、前記画素電極が形成されている画像表示領域と、前記プリチャージ回路との間に前記サンプリング回路が配置されていることを特徴とする。
In the electro-optical device according to the aspect of the invention, the precharge signal line may be branched and connected to source regions of the plurality of thin film transistors.
In the electro-optical device according to the aspect of the invention, it is preferable that the sampling circuit drive signal line is disposed between adjacent thin film transistors of the precharge circuit.
In the electro-optical device according to the aspect of the invention, it is preferable that the source region and the drain region of the thin film transistor of the sampling circuit are located on an extension line of the source region and the drain region of the thin film transistor of the precharge circuit.
In the electro-optical device according to the aspect of the invention, the wiring connecting the drain region of the thin film transistor of the precharge circuit and the drain region of the thin film transistor of the sampling circuit intersects the image signal line and intersects the image signal line. The wiring may be a wiring formed in a layer different from the image signal line.
The electro-optical device of the present invention includes a plurality of pixel electrodes, a plurality of data lines to which image signals are supplied, a plurality of scanning lines to which scanning signals are supplied, and between the data lines and the pixel electrodes. And an electro-optical device provided with switching means that is controlled based on a scanning signal supplied to the scanning line, and which is interposed between the data line and the pixel electrode. A source region electrically connected to the precharge signal line, a pair of drain regions provided on both sides of the source region via a channel formation region, and a precharge circuit drive signal line facing the channel formation region A precharge circuit comprising a plurality of thin film transistors having a pair of electrically connected gate electrodes, and one drain of the thin film transistors of the precharge circuit; A plurality of thin film transistors having a region, a drain region electrically connected to the data line, a source region electrically connected to the image signal line, and a gate electrode electrically connected to the sampling circuit drive signal line And the sampling circuit is arranged between the image display area in which the pixel electrode is formed and the precharge circuit .

また、本発明の電気光学装置は、前記プリチャージ信号線は分岐して、前記複数の薄膜トランジスタのソース領域に接続されるとよい。
また、本発明の電気光学装置は、前記プリチャージ回路駆動信号線は分岐して、前記薄膜トランジスタの一対のゲート電極に接続されるとよい。
また、本発明の電気光学装置は、前記サンプリング回路駆動信号線は分岐して、前記サンプリング回路の複数の薄膜トランジスタのゲート電極に電気的に接続されているとよい。
また、本発明の電気光学装置は、前記プリチャージ回路は、前記画像信号線の展開の数に応じて前記薄膜トランジスタがブロックごとに設けられるとよい。
また、本発明の電気光学装置は、前記サンプリング回路駆動信号線は、前記プリチャージ回路の薄膜トランジスタでなる前記ブロックの両側に配設された一対のサンプリング回路駆動信号線からなり、前記一対のサンプリング回路駆動信号線は接続されて前記サンプリング回路の複数の薄膜トランジスタのゲート電極に電気的に接続されているとよい。
In the electro-optical device according to the aspect of the invention, the precharge signal line may be branched and connected to source regions of the plurality of thin film transistors.
In the electro-optical device according to the aspect of the invention, it is preferable that the precharge circuit drive signal line is branched and connected to the pair of gate electrodes of the thin film transistor.
In the electro-optical device according to the aspect of the invention, it is preferable that the sampling circuit drive signal line is branched and electrically connected to gate electrodes of a plurality of thin film transistors of the sampling circuit.
In the electro-optical device according to the aspect of the invention, it is preferable that the precharge circuit includes the thin film transistor for each block according to the number of phase developments of the image signal lines.
In the electro-optical device according to the aspect of the invention, the sampling circuit driving signal line may include a pair of sampling circuit driving signal lines disposed on both sides of the block formed of a thin film transistor of the precharge circuit, and the pair of sampling circuits. The drive signal line is preferably connected and electrically connected to gate electrodes of a plurality of thin film transistors of the sampling circuit.

また、上記電気光学装置を用いた電子機器によれば、電子機器は上述した本願発明の電気光学装置を備えており、該電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。   Further, according to the electronic apparatus using the electro-optical device, the electronic apparatus includes the above-described electro-optical device of the present invention, and the electro-optical device can be reduced in size, so that the electronic device can be reduced in size. be able to.

本発明のこのような作用及び他の利得は、次に説明する実施の形態から明らかにする。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

次に、本発明に好適な実施の形態について、図面に基づいて説明する。
なお、以下に説明する各実施形態は、光源からの光を透過して画像を表示する投射型の液晶装置に対して本発明を適用した場合の実施の形態である。
Next, preferred embodiments of the present invention will be described with reference to the drawings.
In addition, each embodiment described below is an embodiment when the present invention is applied to a projection type liquid crystal device that transmits light from a light source and displays an image.

(I)第1実施形態
(A)液晶装置の構成
最初に、第1実施形態の液晶装置の構成について図1乃至図8を用いて説明する。
(I) First Embodiment (A) Configuration of Liquid Crystal Device First, the configuration of a liquid crystal device according to a first embodiment will be described with reference to FIGS.

先ず、第1実施形態の電気光学装置の一例である液晶装置の全体構成について、図1から図3を用いて説明する。ここで、図1は第1実施形態の液晶装置におけるTFTアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図2はTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図3は対向基板を含めて示す図2のH−H’断面図である。   First, an overall configuration of a liquid crystal device which is an example of the electro-optical device according to the first embodiment will be described with reference to FIGS. 1 to 3. Here, FIG. 1 is a block diagram showing the configuration of various wirings, peripheral circuits and the like provided on the TFT array substrate in the liquid crystal device of the first embodiment, and FIG. 2 shows the TFT array substrate formed thereon. FIG. 3 is a plan view seen from the counter substrate side together with each component, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.

図1に示すように、液晶装置200は、例えば石英基板、ハードガラス等からなるTFTアレイ基板1を備えている。このTFTアレイ基板1上には、マトリクス状に設けられた複数の画素電極11と、X方向に複数配列されており夫々がY方向に沿って伸びるデータ線35と、Y方向に複数配列されており夫々がX方向に沿って伸びる走査線31と、各データ線35と画素電極1lとの間に夫々介在すると共に当該データ線35と画素電極1lの間における導通状態及び非導通状態を、走査線31を介して夫々供給される走査信号を用いて夫々制御する複数のTFT30とが形成されている。   As shown in FIG. 1, the liquid crystal device 200 includes a TFT array substrate 1 made of, for example, a quartz substrate or hard glass. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data lines 35 arranged in the X direction and extending in the Y direction, and a plurality of data electrodes 35 arranged in the Y direction are arranged. Each of the scanning lines 31 extends along the X direction, is interposed between each data line 35 and the pixel electrode 11, and scans the conduction state and the non-conduction state between the data line 35 and the pixel electrode 11. A plurality of TFTs 30 that are controlled by using scanning signals respectively supplied via the lines 31 are formed.

また、TFTアレイ基板1上には、複数のデータ線35に対して、画像信号に先行して所定電圧レベルのプリチャージ信号を夫々供給する本発明に係るプリチャージ回路201と、上記画像信号をサンプリングして複数のデータ線35に夫々供給する本発明に係るサンプリング回路301と、データ線駆動回路101と、走査線駆動回路104とが形成されている。ここで、データ線駆動回路101は、後述の画像信号用シフトレジスタ回路とプリチャージ専用シフトレジスタ回路とを含んでいる。また、サンプリング回路301は、夫々独立して駆動される複数の第2スイッチング手段としてのTFT302を含んでおり、他方、プリチャージ回路201は、夫々独立して駆動される複数の第1スイッチング手段としてのTFT302を含んでいる。   Further, on the TFT array substrate 1, a precharge circuit 201 according to the present invention for supplying a precharge signal of a predetermined voltage level to each of the plurality of data lines 35 in advance of the image signal, and the image signal are provided. A sampling circuit 301 according to the present invention, which supplies data to a plurality of data lines 35 by sampling, a data line driving circuit 101, and a scanning line driving circuit 104 are formed. Here, the data line driving circuit 101 includes an image signal shift register circuit and a precharge dedicated shift register circuit, which will be described later. The sampling circuit 301 includes a plurality of TFTs 302 as a plurality of second switching means that are independently driven, and the precharge circuit 201 is a plurality of first switching means that are independently driven. TFT 302 is included.

このうち、走査線駆動回路104は、外部制御回路から供給される電源電圧及び基準クロック等に基づいて、所定タイミングで走査線31に走査信号をパルス的に線順次で印加する。   Among these, the scanning line driving circuit 104 applies a scanning signal to the scanning lines 31 in a pulse-sequential manner in a pulse-sequential manner at a predetermined timing based on a power supply voltage and a reference clock supplied from the external control circuit.

一方、データ線駆動回路101内の画像信号用シフトレジスタ回路は、外部制御回路から供給される電源電圧、基準クロック等に基づき、走査線駆動回路104が走査信号を印加するタイミングに合わせて、6つの画像信号供給線としての画像信号入力線VID1乃至VID6夫々について、データ線35毎にサンプリング回路駆動信号をササンプリング回路301内のTFT302にンプリング回路駆動信号線306を介して供給する。   On the other hand, the shift register circuit for image signals in the data line driving circuit 101 has a timing of 6 when the scanning line driving circuit 104 applies the scanning signal based on the power supply voltage, the reference clock, etc. supplied from the external control circuit. For each of the image signal input lines VID 1 to VID 6 as one image signal supply line, a sampling circuit drive signal is supplied to the TFT 302 in the sampling circuit 301 via the sampling circuit drive signal line 306 for each data line 35.

これと並行して、データ線駆動回路内のプリチャージ専用シフトレジスタ回路は、サンプリング回路駆動信号が出力されるタイミングに先立って、プリチャージ回路201を構成するTFT202の夫々について、外部制御回路からプリチャージ回路駆動信号線206を介して供給されるプリチャージ回路駆動信号を当該TFT202毎にプリチャージ回路駆動信号線206aを介して供給する。   In parallel with this, the precharge dedicated shift register circuit in the data line driving circuit pre-loads each of the TFTs 202 constituting the precharging circuit 201 from the external control circuit prior to the timing at which the sampling circuit driving signal is output. A precharge circuit drive signal supplied via the charge circuit drive signal line 206 is supplied to each TFT 202 via the precharge circuit drive signal line 206a.

次に、プリチャージ回路201は、TFT202を各データ線35毎に備えている。そして、プリチャージ信号線204がTFT202のソース電極に接続されて、上記プリャージ回路駆動信号線206aがTFT202のゲート電極に接続され、上記データ線35がTFT202のドレイン電極に接続されている。そして、プリチャージ信号線204を介して外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給されると共に、各データ線35について、画像信号に先行するタイミングでプリチャージ信号を書き込むように、データ線駆動回路101内のプリチャージ専用シフトレジスタ回路からプリチャージ回路駆動信号線206aを介してプリチャージ回路駆動信号が供給される。このとき、プリチャージ回路20lは、好ましくは中間階調レベルの画素データに相当する上記プリチャージ信号をデータ線35に対して供給する。   Next, the precharge circuit 201 includes a TFT 202 for each data line 35. The precharge signal line 204 is connected to the source electrode of the TFT 202, the precharge circuit drive signal line 206 a is connected to the gate electrode of the TFT 202, and the data line 35 is connected to the drain electrode of the TFT 202. Then, power of a predetermined voltage required for writing the precharge signal from the external power supply is supplied via the precharge signal line 204, and the precharge signal is written to each data line 35 at a timing preceding the image signal. As described above, the precharge circuit drive signal is supplied from the precharge dedicated shift register circuit in the data line drive circuit 101 via the precharge circuit drive signal line 206a. At this time, the precharge circuit 20 l preferably supplies the data line 35 with the precharge signal corresponding to the pixel data of the intermediate gradation level.

一方、サンプリング回路301では、上記TFT302を各データ線35毎に備え、画像信号入力線VID1乃至VID6がTFT302のソース電極に夫々接読され、サンプリング回路駆動信号線306がTFT302のゲート電極に夫々接続されている。そして、画像信号入力線VID1乃至VID6を介して、6相展開された6つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。そして、データ線駆動回路101内の画像信号用シフトレジスタからサンプリング回路駆動信号線306を介してサンプリング回路駆動信号が入力されると、6つの画像信号入力線VID1乃至VID6夫々についてサンプリングされた画像信号を、6つの隣接するデータ線35からなるグループ毎に順次当該データ線35に印加する。   On the other hand, in the sampling circuit 301, the TFT 302 is provided for each data line 35, the image signal input lines VID1 to VID6 are read by the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302, respectively. Has been. When six parallel image signals expanded in six phases are input via the image signal input lines VID1 to VID6, the image signals are sampled. When a sampling circuit driving signal is input from the image signal shift register in the data line driving circuit 101 via the sampling circuit driving signal line 306, the image signals sampled for each of the six image signal input lines VID1 to VID6. Are sequentially applied to the data line 35 for each group of six adjacent data lines 35.

このとき、プリチャージ回路201及びサンプリング回路301のTFTアレイ基板1上の位置関係については、図1又は図2に示すように、データ線駆動回路101に相隣接してプリチャージ回路201が形成されており、更に当該プリチャージ回路201に相隣接して画像信号入力線VID1乃至VID6が配設されており、当該画像信号入力線VID1乃至VID6に相隣接してサンプリング回路301が形成されている。   At this time, regarding the positional relationship between the precharge circuit 201 and the sampling circuit 301 on the TFT array substrate 1, the precharge circuit 201 is formed adjacent to the data line driving circuit 101 as shown in FIG. 1 or FIG. Furthermore, image signal input lines VID1 to VID6 are arranged adjacent to the precharge circuit 201, and a sampling circuit 301 is formed adjacent to the image signal input lines VID1 to VID6.

すなわち、画像信号入力線VID1乃至VID6を挟む形でサンプリング回路301とプリチャージ回路201とが形成されており、更にプリチャージ回路201に対してサンプリング回路301がより画像表示領域に近い位置に形成されている(図2参照)。   That is, the sampling circuit 301 and the precharge circuit 201 are formed so as to sandwich the image signal input lines VID 1 to VID 6, and the sampling circuit 301 is formed at a position closer to the image display area than the precharge circuit 201. (See FIG. 2).

ここで、これらサンプリング回路301及びプリチャージ回路201は、液晶パネルの完成時には遮光性のケース内に収められる。従って、当該サンプリング回路301及びプリチャージ回路201を構成する上記TFT202及びTFT301内の後述する半導体層に外部からの入射光等が照射されることがなく、当該半導体層において入射光等に起因する光電流が発生してTFT202又はTFT302が誤動作することはない。   Here, the sampling circuit 301 and the precharge circuit 201 are housed in a light-shielding case when the liquid crystal panel is completed. Therefore, the TFT 202 and the semiconductor layer to be described later in the TFT 301 constituting the sampling circuit 301 and the precharge circuit 201 are not irradiated with incident light from the outside, and the light caused by the incident light or the like in the semiconductor layer. A current is not generated and the TFT 202 or the TFT 302 does not malfunction.

一方、データ線駆動回路101及び走査線駆動回路104は、図2及び図3に示すように、液晶層50に面しないTFTアレイ基板1の周辺部分上に設けられている。   On the other hand, the data line driving circuit 101 and the scanning line driving circuit 104 are provided on the peripheral portion of the TFT array substrate 1 that does not face the liquid crystal layer 50, as shown in FIGS.

更に、図2及び図3において、TFTアレイ基板1の上には、複数の画素電極11を含みその大きさにより規定される広さの上記画像表示領域(即ち、実際に液晶層50の配向状態変化により画像が表示される領域)の周囲において両基板を貼り合わせて液晶層50を包囲する光硬化性樹脂からなるシール材52が、当該画像表示領域に沿って設けられている。このシール材52は、TFTアレイ基板1及び対向基板2をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定植とするためのスペ−サが混入されている。   Further, in FIGS. 2 and 3, the image display region (that is, the alignment state of the liquid crystal layer 50 is actually arranged) including a plurality of pixel electrodes 11 and having a size defined by the size on the TFT array substrate 1. A sealing material 52 made of a photo-curing resin that surrounds the liquid crystal layer 50 by adhering both substrates around a region where an image is displayed by a change is provided along the image display region. This sealing material 52 is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 1 and the counter substrate 2 around them, and the distance between the two substrates is set as a predetermined plant. Spacers for mixing are mixed.

次に、シール材52の外側の領域には、図2に示すように画像表示領域の下辺に沿ってデータ線駆動回路101及び実装端子102が設けられており、画像表示領域の左右の二辺に沿って走査線駆動回路104が当該画像表示領域の両側に設けられている。更に、画像表示領域の上辺には、複数の配線105が設けられている。   Next, as shown in FIG. 2, a data line driving circuit 101 and mounting terminals 102 are provided in the area outside the seal material 52 along the lower side of the image display area. A scanning line driving circuit 104 is provided on both sides of the image display area. Further, a plurality of wirings 105 are provided on the upper side of the image display area.

また、対向基板2のコーナー部の少なくとも1箇所において、TFTアレイ基板1と対向基枚2との間で電気的導通をとるための導通材からなる銀点106が設けられている。そして、シール材52とほば同じ輪郭を持つ対向基板2が当該シール材52によりTFTアレイ基枝1に固着されている。   In addition, at least one corner of the counter substrate 2 is provided with a silver point 106 made of a conductive material for electrical conduction between the TFT array substrate 1 and the counter substrate 2. The counter substrate 2 having almost the same outline as the sealing material 52 is fixed to the TFT array base 1 by the sealing material 52.

ここで、プリチャージ回路201及びサンプリング回路301は、基本的に交流駆動の回路である。このため、シール材52により包囲され両基板間に挟持された液晶層50に面するTFTアレイ基板1の部分にこれらのプリチャージ回路201及びサンプリング回路301を設けても、直流電圧印加による液晶層50の劣化という間題は生じない。   Here, the precharge circuit 201 and the sampling circuit 301 are basically AC drive circuits. For this reason, even if the precharge circuit 201 and the sampling circuit 301 are provided on the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between both substrates, the liquid crystal layer by direct current voltage application is provided. The problem of 50 degradation does not occur.

また、シール材52に面するTFTアレイ基板1部分にプリチャージ回路201やサンプリング回路301を形成するのではないので、これらの回路を構成するTFT202及び302をシール材52に混入されたスペーサにより破壊する恐れがない。   In addition, since the precharge circuit 201 and the sampling circuit 301 are not formed on the portion of the TFT array substrate 1 facing the sealing material 52, the TFTs 202 and 302 constituting these circuits are destroyed by the spacer mixed in the sealing material 52. There is no fear of doing.

(B)プリチャージ回路及びサンプリング回路の構成
次に、第1実施形態の液晶装置200のうち、本発明に係る上記プリチャージ回路201及びサンプリング回路の具体的構成について、図6乃至図8を用いて説明する。なお、図6はプリチャージ回路201の対向電極2側から見た平面拡大図であり、図7は液晶装置200の図6におけるB−B’断面図であり、図8は液晶装置200の図6におけるA−A’断面図である。
(B) Configuration of Precharge Circuit and Sampling Circuit Next, a specific configuration of the precharge circuit 201 and the sampling circuit according to the present invention in the liquid crystal device 200 of the first embodiment will be described with reference to FIGS. I will explain. 6 is an enlarged plan view of the precharge circuit 201 as viewed from the counter electrode 2 side, FIG. 7 is a cross-sectional view taken along line BB ′ in FIG. 6 of the liquid crystal device 200, and FIG. 8 is a diagram of the liquid crystal device 200. 6 is a cross-sectional view taken along line AA ′ in FIG.

なお、第1実施形態のプリチャージ回路201におけるTFT202は、より具体的には、図4(1)に示すようにNチャネル型のTFT202aから構成されてもよいし、図4(2)に示すようにPチャネル型のTFT202bから構成されてもよい。ここで、図4(1)又は図4(2)において、図1に示したプリチャージ回路駆動信号線206aを介して入力されるプリチャージ回路駆動信号は、ゲート電極を介して各TFT202a又はTFT202bに入力され、同じく図1に示したプリチャージ信号線204を介して入力されるプリチャージ信号は、ソース電極を介して各TFT202a又はTFT202bに入力される。   More specifically, the TFT 202 in the precharge circuit 201 of the first embodiment may be configured by an N-channel TFT 202a as shown in FIG. 4A, or as shown in FIG. 4B. Thus, it may be composed of a P-channel TFT 202b. Here, in FIG. 4A or FIG. 4B, the precharge circuit drive signal input via the precharge circuit drive signal line 206a shown in FIG. 1 is applied to each TFT 202a or TFT 202b via the gate electrode. 1 and the precharge signal that is also input via the precharge signal line 204 shown in FIG. 1 is input to each TFT 202a or TFT 202b via the source electrode.

また、これらに対応して、第1実施形態のサンプリング回路301におけるTFT302は、図5(1)に示すようにNチャネル型のTFT302aから構成されてもよいし、図5(2)に示すようにPチャネル型のTFT302bから構成されてもよい。ここで、図5(1)又は図5(2)において、図1に示した画像信号入力線VIDn(VID1乃至VID6)を介して入力される6つの画像信号は、ソース電圧として各TFT302a又はTFT302bに入力され、同じく図1に示したデータ線駆動回路101からサンプリング回路駆動信号線306を介して入力されるサンプリング回路駆動信号は、ゲート電圧としてTFT302a又はTFT302bに入力される。   Corresponding to these, the TFT 302 in the sampling circuit 301 of the first embodiment may be constituted by an N-channel TFT 302a as shown in FIG. 5A, or as shown in FIG. 5B. Further, it may be composed of a P-channel TFT 302b. Here, in FIG. 5 (1) or FIG. 5 (2), the six image signals input through the image signal input lines VIDn (VID1 to VID6) shown in FIG. The sampling circuit driving signal input from the data line driving circuit 101 shown in FIG. 1 through the sampling circuit driving signal line 306 is input to the TFT 302a or TFT 302b as a gate voltage.

始めに、第1実施形態のプリチャージ回路201及びサンプリング回路301の構成について図6を用いて説明する。なお、図6は、TFT202がNチャネル型のTFT又はPチャネル型のTFTのいずれか一方により形成されている場合を示しており、また、図6においては、説明の簡略化のために画像信号入力線を3本としている。   First, the configuration of the precharge circuit 201 and the sampling circuit 301 of the first embodiment will be described with reference to FIG. Note that FIG. 6 shows a case where the TFT 202 is formed of either an N-channel TFT or a P-channel TFT. In FIG. 6, an image signal is shown for simplification of explanation. There are three input lines.

図6に示すように、第1実施形態のプリチャージ回路201及びサンプリング回路301は、画像信号入力線VID1乃至VID3を挟んでその両側に配置されており、更に、サンプリング回路301が画像信号入力線VID1乃至VID3から見て画像表示領域側に配置されている。   As shown in FIG. 6, the precharge circuit 201 and the sampling circuit 301 of the first embodiment are arranged on both sides of the image signal input lines VID1 to VID3, and the sampling circuit 301 further includes the image signal input line. Arranged on the image display area side when viewed from VID1 to VID3.

このとき、プリチャージ回路201内のTFT202がプリチャージ信号線204をソース電極線とし、プリチャージ回路駆動信号線206aをゲート電極線とし、データ線35をドレイン電極線として構成されている。   At this time, the TFT 202 in the precharge circuit 201 is configured with the precharge signal line 204 as a source electrode line, the precharge circuit drive signal line 206a as a gate electrode line, and the data line 35 as a drain electrode line.

そして、各電極線と各TFT202の夫々の電極領域とはコンタクトホール38により層間接続されている。   Each electrode line and each electrode region of each TFT 202 are connected to each other through a contact hole 38.

一方、サンプリング回路301内のTFT302が画像信号入力線VID1乃至VID3のうちいずれか一つに接続されている信号線303をソース電極線とし、サンプリング回路駆動信号線306をゲート電極線とし、データ線35をドレイン電極線として構成されている。   On the other hand, the signal line 303 to which the TFT 302 in the sampling circuit 301 is connected to any one of the image signal input lines VID1 to VID3 is a source electrode line, the sampling circuit drive signal line 306 is a gate electrode line, and a data line 35 is configured as a drain electrode line.

そして、各電極線と各TFT302の夫々の電極領域とはコンタクトホール38により層間接続されている。   Each electrode line and each electrode region of each TFT 302 are interlayer-connected by a contact hole 38.

更に、TFT202のドレイン電極とTFT302のドレイン電極を共通的にゲート線35により接続するために、画像信号入力線VID1乃至VID3とは別の層に中継配線304が形成されている。   Further, in order to commonly connect the drain electrode of the TFT 202 and the drain electrode of the TFT 302 by the gate line 35, a relay wiring 304 is formed in a layer different from the image signal input lines VID1 to VID3.

次に、図7を用いてサンプリング回路301部分の液晶パネルの断面構成について更に説明する。なお、図7においては、各層や各部材を図面上で認織可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図7においては、サンプリング回路301に液晶層50を挟んで対向して形成されている配向膜22等も併せて示してある。   Next, the cross-sectional configuration of the liquid crystal panel in the sampling circuit 301 will be further described with reference to FIG. In FIG. 7, the scales of the layers and members are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. 7 also shows the alignment film 22 and the like that are formed so as to face the sampling circuit 301 with the liquid crystal layer 50 interposed therebetween.

なお、プリチャージ回路201内のTFT202部分の液晶パネルの断面構造については、基本的に図7に示す断面構造と同様であるので細部の説明は省略する。   Note that the cross-sectional structure of the liquid crystal panel in the TFT 202 portion in the precharge circuit 201 is basically the same as the cross-sectional structure shown in FIG.

図7に示すように、サンプリング回路301におけるTFT302は、TFTアレイ基板1並びにその上に積層された第1層間絶縁層41、p−Si(ポリシリコン)等の半導体層32、ゲート絶縁層33、サンプリング回路駆動信号線306(ゲート電極)、プリチャージ信号線204(ソース電極)、第2層間絶縁層42、データ線35(ドレイン電極)、第3層間絶縁層43、遮光膜44及び配向膜12を備えている。   As shown in FIG. 7, the TFT 302 in the sampling circuit 301 includes a TFT array substrate 1, a first interlayer insulating layer 41 stacked thereon, a semiconductor layer 32 such as p-Si (polysilicon), a gate insulating layer 33, Sampling circuit drive signal line 306 (gate electrode), precharge signal line 204 (source electrode), second interlayer insulating layer 42, data line 35 (drain electrode), third interlayer insulating layer 43, light shielding film 44 and alignment film 12 It has.

また、TFT302に対向する位置には、例えばガラス基板等から成る対向基板2並びにその上に積層された配向膜22を備えている。そして、夫々の配向膜12及び22間に液晶50が封入されている。   Further, a counter substrate 2 made of, for example, a glass substrate and the alignment film 22 laminated thereon are provided at a position facing the TFT 302. A liquid crystal 50 is sealed between the alignment films 12 and 22.

次に、これらの層のうち、TFT302を除く各層の構成について順に説明する。   Next, among these layers, the configuration of each layer excluding the TFT 302 will be described in order.

先ず、TFTアレイ基板1上に形成された遮光膜44は、図7中下方からの光がTFT302に照射され、これにより当該TFT302を構成する半導体層32に光電流が誘起されることを防止する。なお、当該遮光膜44については、反射型の液晶パネルでは不要となる。   First, the light shielding film 44 formed on the TFT array substrate 1 prevents light from the lower side in FIG. 7 from being irradiated to the TFT 302, thereby preventing a photocurrent from being induced in the semiconductor layer 32 constituting the TFT 302. . Note that the light shielding film 44 is not necessary in a reflective liquid crystal panel.

次に、TFT302の基礎となる第1層間絶縁層41は、10000Å程度の厚さのNSG、PSG(P25を含むSiO2)、BSG(B23を含むSiO2)、BPSG(P25とB23を含むSiO2)などのシリケートガラス膜、窒化シリコン膜又は酸化シリコン膜等からなる。ここで、第1層間絶縁層41の製造時に約900℃のアニ−ル処理を施すことにより、汚染を防ぐと共に平坦化することができる。 Next, the first interlayer insulating layer 41 that is the basis of the TFT 302 is NSG, PSG (SiO 2 containing P 2 O 5 ), BSG (SiO 2 containing B 2 O 3 ), BPSG ( It is made of a silicate glass film such as SiO 2 containing P 2 O 5 and B 2 O 3 , a silicon nitride film, or a silicon oxide film. Here, when the first interlayer insulating layer 41 is manufactured, annealing is performed at about 900 ° C., thereby preventing contamination and flattening.

また、第2層間絶縁層42及び第3層間絶縁層43は、夫々5000乃至15000Å程度の厚さのNSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。   The second interlayer insulating layer 42 and the third interlayer insulating layer 43 are each formed of a silicate glass film such as NSG, PSG, BSG, or BPSG having a thickness of about 5000 to 15000 mm, a silicon nitride film, a silicon oxide film, or the like.

次に、配向膜12及び22は、例えばポリイミド薄膜などの有機薄膜により構成される。この配向膜12及び22は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。   Next, the alignment films 12 and 22 are made of an organic thin film such as a polyimide thin film. The alignment films 12 and 22 are formed, for example, by applying a polyimide-based coating solution and then rubbing in a predetermined direction so as to have a predetermined pretilt angle.

また、液晶層50は、TFTアレイ基板1と対向基板2との間において、シール材52(図2及び図3参照)により囲まれた空間に液晶が真空吸引等により封入されることにより形成される。この液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。   The liquid crystal layer 50 is formed by sealing liquid crystal by vacuum suction or the like in a space surrounded by a sealing material 52 (see FIGS. 2 and 3) between the TFT array substrate 1 and the counter substrate 2. The The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed.

次に、TFT302に係る各層の構成について順に説明する。   Next, the configuration of each layer related to the TFT 302 will be described in order.

図7に示すように、TFT302は、サンプリング回路駆動信号線306(ゲート電極)と、半導体層32内に含まれ、サンプリング回路駆動信号線306からの電界によりチャネルが形成されるチャネル形成領域37と、サンプリング回路駆動信号線306と半導体層32とを絶縁するゲート絶縁層33と、半導体層32に形成されたソース領域34と、データ線35(ドレイン電極)と、信号線303と、半導体層32に形成されたドレイン領域36と、データ線35とドレイン領域36並びに信号線303とソース領域34とを夫々層間接続するコンタクトホール38とを備えている。   As shown in FIG. 7, the TFT 302 includes a sampling circuit drive signal line 306 (gate electrode) and a channel formation region 37 that is included in the semiconductor layer 32 and has a channel formed by an electric field from the sampling circuit drive signal line 306. The gate insulating layer 33 that insulates the sampling circuit drive signal line 306 and the semiconductor layer 32, the source region 34 formed in the semiconductor layer 32, the data line 35 (drain electrode), the signal line 303, and the semiconductor layer 32. , The data line 35 and the drain region 36, and the signal line 303 and the source region 34 are respectively provided with contact holes 38.

このうち、ソース領域34及びドレイン領域36は後述のように、半導体層32内にP型のチャネル形成領域37を形成するか又はp型のチャネル形成領域37を形成するかに応じて所定濃度のP型用又はp型用のドーパントをドープすることにより形成されている。   Among these, the source region 34 and the drain region 36 have a predetermined concentration depending on whether the P-type channel formation region 37 or the p-type channel formation region 37 is formed in the semiconductor layer 32 as described later. It is formed by doping a P-type or p-type dopant.

ここで、P型チャネルのTFT302は、動作速度が速いという利点があり、上記サンプリング回路301として適している。   Here, the P-type channel TFT 302 has an advantage of high operating speed, and is suitable as the sampling circuit 301.

一方、上記半導体層32は、例えば、基礎としての第1層間絶縁層41上にa−Si(アモルファスシリコン)膜を形成後、アニール処理を施して約500乃至2000Åの厚さに固相成長させることにより形成する。この際、nチャネル型のTFT302の場合には、Sb(アンチモン)、As(砒素)、P(リン)などのV族元素のドーパントをイオン注入法等によりドープする。また、pチャネル型のTFT302の場合には、Al(アルミニウム)、B(ボロン)、Ga(ガリウム)、In(インジウム)などの亜族元素のドーパントをイオン注入法等によりドープする。   On the other hand, the semiconductor layer 32 is formed by, for example, forming an a-Si (amorphous silicon) film on the first interlayer insulating layer 41 serving as a base, and then subjecting it to a solid phase growth to a thickness of about 500 to 2000 mm. To form. At this time, in the case of the n-channel TFT 302, a dopant of a group V element such as Sb (antimony), As (arsenic), or P (phosphorus) is doped by an ion implantation method or the like. In the case of the p-channel TFT 302, a dopant of a subgroup element such as Al (aluminum), B (boron), Ga (gallium), and In (indium) is doped by an ion implantation method or the like.

このとき、特にTFT302をLDD(Lightly Doped Drain)構造を持つnチャネル型のTFTとする場合には、p型の半導体層32に、ソース領域34及びドレイン領域36のうちチャネル形成領域37側に夫々隣接する一部にPなどのV族元素をドープすることにより低濃度ドープ領域を形成し、他の部分に同じくP等のV族元素をドープして高濃度ドープ領域を形成する。更に、pチャネル型のTFTとする場合、P型の半導体層32に、BなどのIII族元素のドーパントを用いてソ−ス領域34及びドレイン領域36を形成する。このようにしてLDD構造とした場合、ショートチャネル効果を低減できる利点が得られる。   At this time, particularly when the TFT 302 is an n-channel TFT having an LDD (Lightly Doped Drain) structure, the p-type semiconductor layer 32 and the source region 34 and the drain region 36 on the channel formation region 37 side, respectively. A lightly doped region is formed by doping a group V element such as P in an adjacent part, and a highly doped region is formed by doping another group V element such as P in the other part. Further, when a p-channel TFT is formed, a source region 34 and a drain region 36 are formed in a P-type semiconductor layer 32 using a group III element dopant such as B. Thus, when it is set as an LDD structure, the advantage which can reduce a short channel effect is acquired.

なお、TFT302は、低濃度ドレイン領域を形成することなくオフセット構造のTFTとしてもよいし、ゲート電極をマスクとしてセルフアライン型のTFTとしてもよい。   Note that the TFT 302 may be an offset structure TFT without forming a low-concentration drain region, or may be a self-aligned TFT using a gate electrode as a mask.

一方、ゲ−ト絶縁層33は、半導体層32を約900乃至1300℃の温度により熱酸化させて、300乃至1500Å程度の比較的薄い厚さの熱酸化膜を形成して得る。   On the other hand, the gate insulating layer 33 is obtained by thermally oxidizing the semiconductor layer 32 at a temperature of about 900 to 1300 ° C. to form a relatively thin thermal oxide film of about 300 to 1500 mm.

更に、データ線35(ドレイン電極)は、減圧CVD法等によりp−Siを堆積した後、フォトリソグラフィ工程、エッチング工程等により形成される。このとき、Al等の金属膜又は金属シリサイド膜から形成してもよい。   Further, the data line 35 (drain electrode) is formed by depositing p-Si by a low pressure CVD method or the like and then performing a photolithography process, an etching process, or the like. At this time, a metal film such as Al or a metal silicide film may be used.

また、データ線35(ドレイン電極)は、画素電極11と同様にITO膜等の透明導電性薄膜から形成してもよい。   Further, the data line 35 (drain electrode) may be formed of a transparent conductive thin film such as an ITO film in the same manner as the pixel electrode 11.

更に、スパッタリング処理等により、約1000乃至5000Åの厚さに堆積されたAl等の低抵抗金属や金属シリサイド等から形成してもよい。   Further, it may be formed of a low resistance metal such as Al or a metal silicide deposited to a thickness of about 1000 to 5000 mm by sputtering or the like.

一方、コンタクトホール38は、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成される。   On the other hand, the contact hole 38 is formed by dry etching such as reactive etching or reactive ion beam etching.

なお、一般にはチャネル形成領域37となる半導体層32は、光が入射するとp−Siが有する光電変換効果により光電流が発生してしまいTFT302のトランジスタ特性が劣化するが、第1実施形態では、当該TFT302及びTFT202は遮光性のケース内に収められることとなるので、外部からの入射光が少なくとも半導体層32のチャネル領域に入射することを防止できる。   In general, in the semiconductor layer 32 to be the channel formation region 37, when light is incident, a photoelectric current is generated due to the photoelectric conversion effect of p-Si, and the transistor characteristics of the TFT 302 are deteriorated. In the first embodiment, however, Since the TFT 302 and the TFT 202 are housed in a light-shielding case, incident light from the outside can be prevented from entering at least the channel region of the semiconductor layer 32.

更にこれに加えて又はこれに代えて、チャネル形成領域37を上側から覆うようにデータ線35(ドレイン電極)をAl等の不透明な金属薄膜から形成し、半導体層32への入射光(即ち、図7で上側からの光)の入射を防ぐように構成してもよい。   In addition to or instead of this, the data line 35 (drain electrode) is formed from an opaque metal thin film such as Al so as to cover the channel formation region 37 from above, and incident light on the semiconductor layer 32 (that is, light) In FIG. 7, it may be configured to prevent the incidence of light from the upper side.

また、第1実施形態では、TFT302及び202はp−SiタイプのTFTであるので、TFT302及び202の形成時に同一薄膜形成工程でサンプリング回路201、プリチャ−ジ回路301、データ線駆動回路101、走査線駆動回路104等の同じp−Si TFTタイプのTFT等から構成された周辺回路を形成できるので製造上有利である。
更に、データ線駆動回路101及び走査線駆動回路104は、例えば、nチャネル型p−Si TFT及びpチャネル型p−Si TFTから構成される相補構造の複数のTFTによりTFTアレイ基板1上の周辺部分に形成される。
In the first embodiment, since the TFTs 302 and 202 are p-Si type TFTs, the sampling circuit 201, the precharge circuit 301, the data line driving circuit 101, and the scanning are performed in the same thin film forming process when the TFTs 302 and 202 are formed. Since a peripheral circuit composed of the same p-Si TFT type TFT or the like such as the line driving circuit 104 can be formed, it is advantageous in manufacturing.
Further, the data line driving circuit 101 and the scanning line driving circuit 104 are arranged on the periphery of the TFT array substrate 1 by a plurality of complementary TFTs composed of, for example, an n-channel p-Si TFT and a p-channel p-Si TFT. Formed in part.

更にまた、図7には示されていないが、対向基板2の投射光が入射する側及びTFTアレイ基板1の投射光が出射する側には夫々、例えば、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード、D−STN(ダブルーSTN)モード等の動作モ−ドや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。   Furthermore, although not shown in FIG. 7, for example, the TN (twisted nematic) mode, STN (STN) is provided on the side on which the projection light of the counter substrate 2 is incident and on the side of the TFT array substrate 1 on which the projection light is emitted. Depending on the operation mode, such as Super TN) mode, D-STN (Double-STN) mode, or normally white mode / normally black mode, the polarizing film, retardation film, polarizing plate, etc. are in a predetermined direction. Be placed.

次に、図6に示す上記中継配線304が形成されている部分のA−A’断面構造について、図8を用いて説明する。   Next, the A-A ′ cross-sectional structure of the portion where the relay wiring 304 shown in FIG. 6 is formed will be described with reference to FIG. 8.

画像信号入力線VID1乃至VID3との間で絶縁を保ちつつTFT302のドレイン電極としてのデータ線35とTFT202のドレイン電極としてのデータ線35とを接続するために形成される中継配線304は、例えば、図8(1)に示すように第1層間絶縁膜41と第2層間絶縁膜42との間の走査線31が形成される層と同一の層に形成することができる。このとき、各データ線35との層間接続は、コンタクトホール38により形成される。   A relay wiring 304 formed to connect the data line 35 as the drain electrode of the TFT 302 and the data line 35 as the drain electrode of the TFT 202 while maintaining insulation between the image signal input lines VID1 to VID3, for example, As shown in FIG. 8A, it can be formed in the same layer as the layer in which the scanning line 31 between the first interlayer insulating film 41 and the second interlayer insulating film 42 is formed. At this time, the interlayer connection with each data line 35 is formed by the contact hole 38.

また、この他に、図8(2)に示すようにTFTアレイ基板1と第1層間絶縁層41との間の遮光膜44が形成される層と同一の層に形成し、これと各データ線35とを夫々コンタクトホール38を用いて層間接続するようにすることもできる。   In addition to this, as shown in FIG. 8 (2), it is formed in the same layer as the layer on which the light shielding film 44 between the TFT array substrate 1 and the first interlayer insulating layer 41 is formed. It is also possible to connect the lines 35 to each other by using contact holes 38.

更に、低抵抗化を図るために、図8(3)に示すようにTFTアレイ基板1と第1層間絶縁層41との間の遮光膜44が形成される層と同一の層に中継配線304を形成すると共に、第1層間絶縁膜41と第2層間絶縁膜42との間の走査線31が形成される層と同一の層に中継配線304’を形成し、当該中継配線304’と各データ線35とを夫々コンタクトホール38で層間接続すると共に、中継配線304と中継配線304’とをコンタクトホール38’で層間接続してもよい。   Further, in order to reduce the resistance, as shown in FIG. 8 (3), the relay wiring 304 is formed on the same layer as the layer on which the light shielding film 44 between the TFT array substrate 1 and the first interlayer insulating layer 41 is formed. And a relay wiring 304 ′ is formed in the same layer as the layer on which the scanning line 31 between the first interlayer insulating film 41 and the second interlayer insulating film 42 is formed. The data lines 35 may be connected to each other through the contact holes 38, and the relay wiring 304 and the relay wiring 304 ′ may be connected to each other through the contact holes 38 ′.

更にまた、同様に低抵抗化を図るために、図8(4)に示すように第1層間絶縁膜41と第2層間絶縁層42との間の走査線31が形成される層と同一の層に中継配線304を形成すると共に、第3層間絶縁膜43の図8(4)中上部表面に中継配線304’を形成し、当該中継配線304’と各データ線35とを夫々コンタクトホール38’で層間接続すると共に、各データ線35と中継配線304とをコンタクトホール38で層間接続してもよい。なお、この場合には、中継配線304’と第3層間絶縁膜43の図8(4)中上部表面に、更に第4層間絶縁膜45を形成することが必要となる。   Furthermore, in order to reduce the resistance similarly, as shown in FIG. 8 (4), the same layer as that in which the scanning line 31 between the first interlayer insulating film 41 and the second interlayer insulating layer 42 is formed is used. The relay wiring 304 is formed on the layer, and the relay wiring 304 ′ is formed on the upper surface of the third interlayer insulating film 43 in FIG. 8 (4). The relay wiring 304 ′ and each data line 35 are respectively connected to the contact holes 38. The data lines 35 and the relay wiring 304 may be connected with each other through the contact holes 38 in addition to the interlayer connection with '. In this case, it is necessary to further form a fourth interlayer insulating film 45 on the upper surfaces of the relay wiring 304 ′ and the third interlayer insulating film 43 in FIG. 8 (4).

(C)液晶装置の動作
次に、以上のように構成された液晶装置200の動作について図1を参照して説明する。
(C) Operation of Liquid Crystal Device Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIG.

先ず、走査線駆動回路104は、所定タイミングで走査線31に走査信号をパルス的に線順次で印加する。   First, the scanning line driving circuit 104 applies scanning signals to the scanning lines 31 in a pulse-sequential manner at predetermined timing.

これと並行して、6つの画像信号入力線VID1乃至VID6から6相展開された6つのパラレルな画像信号を受けると、サンプリング回路301は、これらの画像信号をサンプリングする。   In parallel with this, upon receiving six parallel image signals developed in six phases from the six image signal input lines VID1 to VID6, the sampling circuit 301 samples these image signals.

一方、データ線駆動回路101は、走査線駆動回路104がゲート電圧を印加するタイミングに合わせて、6つの画像信号入力線VID1乃至VID6夫々について、一つのデータ線毎にサンプリング回路駆動信号を供給してサンプリング回路301のTFT302をオン状態とする。これにより、隣接する6つのデータ線35に対して、サンプリング回路301でサンプリングされた画像信号を順次印加する。即ち、データ線駆動回路101とサンプリング回路301により、画像信号入力線VID1乃至VID6から入力された6相展開された6つのパラレルな画像信号は6相展開されて、データ線35に供給される。   On the other hand, the data line driving circuit 101 supplies a sampling circuit driving signal for each data line for each of the six image signal input lines VID1 to VID6 in accordance with the timing at which the scanning line driving circuit 104 applies the gate voltage. Thus, the TFT 302 of the sampling circuit 301 is turned on. As a result, the image signals sampled by the sampling circuit 301 are sequentially applied to the six adjacent data lines 35. That is, six parallel image signals expanded from six phases input from the image signal input lines VID 1 to VID 6 by the data line driving circuit 101 and the sampling circuit 301 are expanded into six phases and supplied to the data line 35.

他方で、各画像信号に先行するタイミングで、プリチャージ回路201は、プリチャージ信号を各データ線35に供給する。より具体的には、プリチャージ回路201は、プリチャージ信号をデータ線35に書き込むための電源をプリチャージ信号線204から受けつつ、プリチャージ回路駆動信号縁206を介して入力されるプリチャ−ジ回路駆動信号に応じてTFT202をオン状態とし、プリチャージ信号をデータ線35に書き込む。   On the other hand, the precharge circuit 201 supplies a precharge signal to each data line 35 at a timing preceding each image signal. More specifically, the precharge circuit 201 receives a power supply for writing a precharge signal to the data line 35 from the precharge signal line 204 and is input via the precharge circuit drive signal edge 206. The TFT 202 is turned on in accordance with the circuit drive signal, and a precharge signal is written to the data line 35.

そして、走査信号及び画像信号の両方が印加されたTFT30においては、そのソース領域及びチャネル形成領域並びにドレイン領域を介して画素電極11に電圧が印加される。その後、この画素電極11の電圧は、ソース電圧が印加された時間よりも例えば3桁長い時間だけ図示しない蓄積容量により維持される。   In the TFT 30 to which both the scanning signal and the image signal are applied, a voltage is applied to the pixel electrode 11 through the source region, the channel formation region, and the drain region. Thereafter, the voltage of the pixel electrode 11 is maintained by a storage capacitor (not shown) for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied.

なお、第1実施形態においては、液晶を交流駆動するために、1フィールド又は1フレームといった所定周期毎にデータ線35におけるソース電圧の電圧極性が反転されるが、上述のように各画像信号がTFT30に供給される前に、各データ線35に、好ましくは中間階調レベルの画素信号に相当するプリチャージ信号が供給されているので、画像信号を書き込む際の負荷は軽減されており、データ線35の電位レベルは、前回に印加された電圧レベルによらずに安定している。このため、今回の画像信号を各データ線35に安定した電位により供給することができる。   In the first embodiment, the voltage polarity of the source voltage in the data line 35 is inverted every predetermined period, such as one field or one frame, in order to drive the liquid crystal in an alternating current manner. Since the precharge signal corresponding to the pixel signal of the intermediate gray level is supplied to each data line 35 before being supplied to the TFT 30, the load when writing the image signal is reduced, and the data The potential level of the line 35 is stable regardless of the voltage level applied last time. Therefore, the current image signal can be supplied to each data line 35 with a stable potential.

以上のように、画素電極11に電圧が印加されると、液晶層50における画素電極11と共通電極21とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置200からは画像信号に応じたコントラストを持つ光が出射する。   As described above, when a voltage is applied to the pixel electrode 11, the alignment state of the liquid crystal in the portion sandwiched between the pixel electrode 11 and the common electrode 21 in the liquid crystal layer 50 changes. Incident light cannot pass through this liquid crystal part according to the applied voltage, and in the normally black mode, incident light can pass through this liquid crystal part according to the applied voltage. The device 200 emits light having a contrast corresponding to the image signal.

以上説明したように、第1実施形態の液晶装置200によれば、プリチャージ回路201とサンプリング回路301との位置関係において、サンプリング回路301の方が画像表示領域に近いので、画像表示領域とサンプリング回路との間を低抵抗化することができ、画素電極11に供給すべき画像信号が波形変形すること等を防止できる。   As described above, according to the liquid crystal device 200 of the first embodiment, in the positional relationship between the precharge circuit 201 and the sampling circuit 301, the sampling circuit 301 is closer to the image display area. The resistance between the circuit and the circuit can be reduced, and the waveform deformation of the image signal to be supplied to the pixel electrode 11 can be prevented.

また、相展開された画像信号を印加する複数の画像信号入力線VID1乃至VID6がプリチャージ回路201が形成されている領域とサンプリング回路301が形成されている領域との間のTFTアレイ基板1上に配置されているので、画像信号入力線VID1乃至VID6からサンプリング回路301を介して画素電極11に至るまでの画像信号の経路を短縮化すると共に低抵抗化することができる。   In addition, a plurality of image signal input lines VID1 to VID6 for applying phase-developed image signals are on the TFT array substrate 1 between the region where the precharge circuit 201 is formed and the region where the sampling circuit 301 is formed. Therefore, the path of the image signal from the image signal input lines VID1 to VID6 to the pixel electrode 11 via the sampling circuit 301 can be shortened and the resistance can be reduced.

更に、TFT202又はTFT302が、Pチャネル型TFT又はNチャネル型TFTのうちいずれか一方であるので、高速に画像信号又はプリチャージ信号をデータ線に対して供給できる。   Further, since the TFT 202 or the TFT 302 is one of a P-channel TFT and an N-channel TFT, an image signal or a precharge signal can be supplied to the data line at high speed.

更にまた、特にサンプリング回路301により多相展開された画像信号をサンプリングし、多相展開してからデータ線35に画像信号として供給するので、高周波数の画像信号を各データ線35に所定のタイミングで安定的に走査信号と同期して供給できる。   Furthermore, in particular, since the image signal expanded in multiple phases by the sampling circuit 301 is sampled and expanded in multiple phases and then supplied as an image signal to the data line 35, a high-frequency image signal is supplied to each data line 35 at a predetermined timing. Thus, it can be stably supplied in synchronization with the scanning signal.

また、画像信号に先行してプリチャージ回路201からプリチャ−ジ信号が供給されているので、コントラスト比の向上、データ線35の電位レベルの安定、表示画面上のラインむらの低滅等が図られ、液晶装置200の画像表示領域に高晶位の画像を表示することができる。   In addition, since the precharge signal is supplied from the precharge circuit 201 prior to the image signal, the contrast ratio is improved, the potential level of the data line 35 is stabilized, and the line unevenness on the display screen is reduced. Thus, a high crystallized image can be displayed in the image display area of the liquid crystal device 200.

更に、上述したプリチャージ回路201を含む液晶装置200は、カラー液晶プロジェクタに適用されるため、3つの液晶装置200がRGB用のライトバルブとして夫々用いられ、各パネルには夫々RGB色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施形態では、対向基板2にカラーフィルタは設けられていない。   Furthermore, since the liquid crystal device 200 including the above-described precharge circuit 201 is applied to a color liquid crystal projector, the three liquid crystal devices 200 are used as RGB light valves, and each panel is for RGB color separation. The light of each color separated through the dichroic mirror is incident as incident light. Therefore, in each embodiment, the counter substrate 2 is not provided with a color filter.

しかしながら、液晶装置200においても画素電極11に対向する所定領域にRGBのカラーフィルタをその保護膜と共に対向基板2上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に第1実施形態の液晶装置200を適用できる。   However, in the liquid crystal device 200 as well, an RGB color filter may be formed on the counter substrate 2 together with its protective film in a predetermined region facing the pixel electrode 11. In this way, the liquid crystal device 200 of the first embodiment can be applied to a color liquid crystal device such as a direct-view type or reflective color liquid crystal television other than the liquid crystal projector.

また、上述の第1実施形態では、プリチャージ回路201のTFT202又はサンプリング回路301のTFT302が正スタガ型又はコプラナー型のp−Si TFTであるとして説明したが、逆スタガ型のTFTやa−Si TFT等の他の形式のTFTに対しても、第1実施形態は有効である。   In the first embodiment described above, the TFT 202 of the precharge circuit 201 or the TFT 302 of the sampling circuit 301 is described as a positive stagger type or coplanar type p-Si TFT. However, an inverted stagger type TFT or a-Si TFT is used. The first embodiment is also effective for other types of TFTs such as TFTs.

更に、液晶装置200においては、一例として液晶層50をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜12及び22、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。   Furthermore, in the liquid crystal device 200, the liquid crystal layer 50 is made of nematic liquid crystal as an example. However, if polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 and the above-mentioned This eliminates the need for a polarizing film, a polarizing plate, and the like, and provides the advantages of high brightness and low power consumption of the liquid crystal device due to increased light utilization efficiency.

更にまた、画素電極11をAl等の反射率の高い金属膜により構成すれば、液晶装置200を反射型液晶装置に適用する場合に、電圧無印加状態で液晶分子がほぼ垂直配向されたSH(スーパーホメオトロピック)型液晶などを用いることができる。   Furthermore, if the pixel electrode 11 is formed of a metal film having a high reflectance such as Al, when the liquid crystal device 200 is applied to a reflective liquid crystal device, the liquid crystal molecules are substantially vertically aligned with no voltage applied. Super homeotropic) type liquid crystal can be used.

更に、対向基板20上に、一の画素に対して一つ対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率が向上し、より明るい液晶パネルが実現できる。   Furthermore, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. In this way, the light collection efficiency of incident light is improved, and a brighter liquid crystal panel can be realized.

更にまた、液晶装置200においては、液晶層50に対し垂直な電界(縦電界)を印加するように対向基板2の側に共通電極21を設けているが、液晶層50に並行な電界(横電界)を印加するように一対の横電界発生用の電極から画素電極11を夫々構成する(即ち、対向基板2の側には縦電界発生用の電極を設けることなく、TFTアレイ基板1の側に横電界発生用の電極を設ける)ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。   Furthermore, in the liquid crystal device 200, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply an electric field (vertical electric field) perpendicular to the liquid crystal layer 50, but an electric field (horizontal) parallel to the liquid crystal layer 50 is provided. The pixel electrode 11 is composed of a pair of electrodes for generating a horizontal electric field so that an electric field is applied (that is, the side of the TFT array substrate 1 is not provided with the electrode for generating a vertical electric field on the side of the counter substrate 2). It is also possible to provide a lateral electric field generating electrode. Using a horizontal electric field in this way is more advantageous in widening the viewing angle than using a vertical electric field.

(II)第2実施形態
次に、本発明に係る他の実施形態である第2実施形態について、図9及び図10を用いて説明する。なお、図9又は図10において、夫々図1又は図6と同様の部材については、同一の部材番号を付して細部説明は省略する。また、第2実施形態においては、液晶装置200全体の構成は第1実施形態と同様であり、異なるのは、以下に説明するプリチャージ回路及びサンプリング回路の構成のみである。
(II) Second Embodiment Next, a second embodiment which is another embodiment according to the present invention will be described with reference to FIGS. 9 and 10. In FIG. 9 or FIG. 10, the same members as those in FIG. 1 or FIG. In the second embodiment, the entire configuration of the liquid crystal device 200 is the same as that of the first embodiment, and only the configurations of the precharge circuit and the sampling circuit described below are different.

上述の第1実施形態においては、サンプリング回路301内の各TFT302について、データ線駆動回路101から夫々に一のサンプリング回路駆動信号線306を接続する構成とし、更にプリチャージ回路201内のTFT202についても、データ線駆動回路101から夫々に一のプリチャージ回路駆動信号線206aと一のプリチャージ信号線204を接続する構成とした。   In the first embodiment described above, each TFT 302 in the sampling circuit 301 has a configuration in which one sampling circuit drive signal line 306 is connected from the data line drive circuit 101, and also the TFT 202 in the precharge circuit 201. The data line drive circuit 101 is connected to one precharge circuit drive signal line 206a and one precharge signal line 204, respectively.

これに対し、第2実施形態のプリチャージ回路及びサンプリング回路においては、夫々に含まれるTFTに対して信号を供給する複数の信号線を集中配置することにより、TFTアレイ基板1上におけるサンプリング回路及びプリチャージ回路の占有面積を小面積化している。   On the other hand, in the precharge circuit and the sampling circuit according to the second embodiment, a plurality of signal lines for supplying signals to the TFTs included therein are arranged in a concentrated manner so that the sampling circuit on the TFT array substrate 1 and The area occupied by the precharge circuit is reduced.

すなわち、図9に示すように、第2実施形態の液晶装置200’においては、第1実施形態と同様に、画像信号入力線VID1乃至VID6を挟む形でサンプリング回路301とプリチャージ回路201’とが形成されており、更にプリチャージ回路201’に対してサンプリング回路301がより画像表示領域に近い位置に形成されている。   That is, as shown in FIG. 9, in the liquid crystal device 200 ′ of the second embodiment, the sampling circuit 301 and the precharge circuit 201 ′ are sandwiched between the image signal input lines VID1 to VID6 as in the first embodiment. Further, the sampling circuit 301 is formed at a position closer to the image display area than the precharge circuit 201 ′.

そして、第1実施形態と同様の画像信号用シフトレジスタ回路とプリチャージ専用シフトレジスタ回路とを含むデータ線駆動回路101を含み、6個の隣接するTFT302について、当該画像信号用シフトレジスタ回路からの一のサンプリング回路駆動信号線306を分岐して夫々のTFT302のゲート電極に接続する構成としている。そして、この構成によると、6個のTFT302が同時開け駆動されることとなる。   The data line driving circuit 101 includes an image signal shift register circuit and a precharge shift register circuit similar to those in the first embodiment, and six adjacent TFTs 302 are connected to the image signal shift register circuit from the image signal shift register circuit. One sampling circuit drive signal line 306 is branched and connected to the gate electrode of each TFT 302. According to this configuration, the six TFTs 302 are driven to be opened simultaneously.

また、6個のTFT202について、プリチャージ専用シフトレジスタからの一のプリチャージ回路駆動信号線206aを分岐して夫々のTFT202のゲート電極に接続する構成となっている。そして、この構成によっても、6個のTFT202が同時開け駆動されることとなる。   In addition, with respect to the six TFTs 202, one precharge circuit drive signal line 206a from the precharge dedicated shift register is branched and connected to the gate electrode of each TFT 202. Also with this configuration, the six TFTs 202 are driven to be opened simultaneously.

更に、各TFT302のソース電極には、信号線303を介して対応する画像信号入力線VID1乃至VID6が夫々接続され、夫々相展開された画像信号を供給する構成となっている。   Further, the corresponding image signal input lines VID1 to VID6 are connected to the source electrodes of the respective TFTs 302 via the signal lines 303, and the phase-developed image signals are supplied.

更にまた、各TFT202については、相隣接する二つのTFT202のソース電極を重複させ、相互に後述する一のプリチャージ信号線204aを共有する構成となっている。   Furthermore, each TFT 202 has a configuration in which the source electrodes of two adjacent TFTs 202 are overlapped to share one precharge signal line 204a described later.

また、一のTFT302のドレイン電極と対応するTFT202のドレイン電極は、一のデータ線35に接続されている。このとき、画像信号入力線VID1乃至VID6と平面的に重なるデータ線35の部分は、図8で例示したような中継配線304又は304’とされている。   The drain electrode of the TFT 202 corresponding to the drain electrode of the one TFT 302 is connected to the one data line 35. At this time, the portion of the data line 35 that overlaps the image signal input lines VID1 to VID6 in plan view is the relay wiring 304 or 304 'as illustrated in FIG.

次に、第2実施形態のプリチャージ回路及びサンプリング回路の具体的なパターンレイアウトについて、図10を用いて説明する。   Next, a specific pattern layout of the precharge circuit and the sampling circuit of the second embodiment will be described with reference to FIG.

図10に示すように、第2実施形態のプリチャージ回路201’では、相隣接する二つのTFT202で一のソース電極を共有しており、当該一のソース電極に一のプリチャージ信号線204aが接続されている。   As shown in FIG. 10, in the precharge circuit 201 ′ of the second embodiment, two adjacent TFTs 202 share one source electrode, and one precharge signal line 204a is connected to the one source electrode. It is connected.

また、相隣接する6個のTFT202のゲート電極には、データ線駆動回路101’からの一のプリチャージ回路駆動信号線206aが分岐されて夫々接続されている。   Also, one precharge circuit drive signal line 206a from the data line drive circuit 101 'is branched and connected to the gate electrodes of the six adjacent TFTs 202.

更に、サンプリング回路301内の各TFT302には、6個のTFT302のゲート電極について、データ線駆動回路101’からの一のサンプリング回路駆動信号線306が分岐されて夫々接続されている。   Further, one sampling circuit drive signal line 306 from the data line drive circuit 101 ′ is branched and connected to each TFT 302 in the sampling circuit 301 with respect to the gate electrodes of the six TFTs 302.

このとき、各電極線と各TFT302又はTFT202の夫々の電極領域とはコンタクトホール38により層間接続されている。   At this time, each electrode line and each electrode region of each TFT 302 or TFT 202 are interlayer-connected by a contact hole 38.

以上説明した第2実施形態の液晶装置200’におけるサンプリング回路301とプリチャージ回路201’の構成によれば、第1実施形態の液晶装置200の構成による効果に加えて、サンプリング回路301及びプリチャージ回路201’により占有されるTFTアレイ基板1上の領域を小面積化することができる。   According to the configuration of the sampling circuit 301 and the precharge circuit 201 ′ in the liquid crystal device 200 ′ of the second embodiment described above, in addition to the effects of the configuration of the liquid crystal device 200 of the first embodiment, the sampling circuit 301 and the precharge. The area on the TFT array substrate 1 occupied by the circuit 201 ′ can be reduced.

(電子機器)
次に、以上詳細に説明した液晶装置200を備えた電子機器の実施の形態について図17から図20を参照して説明する。
(Electronics)
Next, an embodiment of an electronic apparatus provided with the liquid crystal device 200 described in detail above will be described with reference to FIGS.

先ず図17に、このように液晶装置200を備えた電子機器の概略構成を示す。図17において、電子機器は、表示情報出力源1000、上述した外部表示情報処理回路1002、前述の走査線駆動回路104及びデータ線駆動回路101を含む表示駆動回路1004、液晶パネル10、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Random Access Memory)、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路1008からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に表示駆動回路1004に出力する。表示駆動回路1004は、走査線駆動回路104及びデータ線駆動回路101によって前述の駆動方法により液晶パネル10を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶パネル10を構成するTFTアレイ基板の上に、表示駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。   First, FIG. 17 shows a schematic configuration of an electronic apparatus including the liquid crystal device 200 as described above. In FIG. 17, an electronic device includes a display information output source 1000, the above-described external display information processing circuit 1002, a display driving circuit 1004 including the scanning line driving circuit 104 and the data line driving circuit 101, a liquid crystal panel 10, and a clock generation circuit. 1008 and a power supply circuit 1010 are provided. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs a television signal, and the like. Based on the clock signal, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. The display information processing circuit 1002 receives the clock signal from the clock generation circuit 1008. A digital signal is sequentially generated from the input display information based on the received information and is output to the display driving circuit 1004 together with the clock signal CLK. The display driving circuit 1004 drives the liquid crystal panel 10 by the above-described driving method using the scanning line driving circuit 104 and the data line driving circuit 101. The power supply circuit 1010 supplies predetermined power to the above-described circuits. A display drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal panel 10, and in addition to this, a display information processing circuit 1002 may be mounted.

このような構成の電子機器として、図18に示す液晶プロジェクタ、図19に示すマルチメディア対応のパーソナルコンピユータ(PC)及びエンジニアリング・ワークステーション(EWS)、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
次に図18から図20に、このように構成された電子機器の具体例を夫々示す。図18において、電子機器の一例たる液晶プロジェクタ1100は、投射型の液晶プロジェクタであり、光源1110と、ダイクロイックミラー1113,1114と、反射ミラー1115,1116,1117と、入射レンズ1118,リレーレンズ1119,出射レンズ1120と、液晶ライトバルブ1122,1123,1124と、クロスダイクロイックプリズム1125と、投射レンズ1126とを備えて構成されている。液晶ライトバルブ1122,1123,1124は、上述した駆動回路1004がTFTアレイ基板上に搭載された液晶パネル10を含む液晶モジュールを3個用意し、夫々液晶ライトバルブとして用いたものである。また、光源1110はメタルハライド等のランプ1111とランプ1111の光を反射するリフレクタ1112とからなる。
As an electronic apparatus having such a configuration, a liquid crystal projector shown in FIG. 18, a personal computer (PC) and engineering workstation (EWS) compatible with multimedia shown in FIG. 19, or a mobile phone, a word processor, a television, a viewfinder type, or Examples include a monitor direct-view video table recorder, an electronic notebook, an electronic desk calculator, a car navigation device, a POS terminal, and a device equipped with a touch panel.
Next, specific examples of the electronic apparatus configured as described above are shown in FIGS. In FIG. 18, a liquid crystal projector 1100 as an example of an electronic device is a projection-type liquid crystal projector, and includes a light source 1110, dichroic mirrors 1113, 1114, reflection mirrors 1115, 1116, 1117, an incident lens 1118, a relay lens 1119, An exit lens 1120, liquid crystal light valves 1122, 1123, 1124, a cross dichroic prism 1125, and a projection lens 1126 are provided. The liquid crystal light valves 1122, 1123, and 1124 are prepared as three liquid crystal modules including the liquid crystal panel 10 in which the drive circuit 1004 described above is mounted on the TFT array substrate, and each is used as a liquid crystal light valve. The light source 1110 includes a lamp 1111 such as a metal halide and a reflector 1112 that reflects light from the lamp 1111.

以上のように構成される液晶プロジェクタ1100においては、青色光・緑色光反射のダイクロイックミラー1113は、光源1110からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー1117で反射されて、赤色光用液晶ライトバルブ1122に入射される。一方、ダイクロイックミラー1113で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー1114によって反射され、緑色光用液晶ライトバルブ1123に入射される。また、青色光は第2のダイクロイックミラー1114も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ1118、リレーレンズ1119、出射レンズ1120を含むリレーレンズ系からなる導光手段1121が設けられ、これを介して青色光が青色光用液晶ライトバルブ1124に入射される。各ライトバルブにより変調された3つの色光はクロスダイクロイックプリズム1125に入射する。このプリズムは4つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ1126によってスクリーン1127上に投射され、画像が拡大されて表示される。   In the liquid crystal projector 1100 configured as described above, the dichroic mirror 1113 for reflecting blue light / green light transmits red light of white light flux from the light source 1110 and reflects blue light and green light. . The transmitted red light is reflected by the reflection mirror 1117 and is incident on the liquid crystal light valve 1122 for red light. On the other hand, of the color light reflected by the dichroic mirror 1113, green light is reflected by the dichroic mirror 1114 that reflects green light and enters the liquid crystal light valve 1123 for green light. Blue light also passes through the second dichroic mirror 1114. For blue light, in order to prevent light loss due to a long optical path, light guiding means 1121 including a relay lens system including an incident lens 1118, a relay lens 1119, and an exit lens 1120 is provided, and blue light is transmitted through the blue light. The light enters the light liquid crystal light valve 1124. The three color lights modulated by the respective light valves enter the cross dichroic prism 1125. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. These dielectric multilayer films combine the three color lights to form light representing a color image. The synthesized light is projected onto the screen 1127 by the projection lens 1126 which is a projection optical system, and the image is enlarged and displayed.

図19において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ1200は、上述した液晶パネル10がトップカバーケース内に備えられた液晶ディスプレイ1206と、CPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体部1204とを有する。   19, a laptop personal computer 1200, which is another example of an electronic device, includes a liquid crystal display 1206 in which the above-described liquid crystal panel 10 is provided in a top cover case, a CPU, a memory, a modem, and the like, and a keyboard. And a main body 1204 in which 1202 is incorporated.

また、図20に示すように、液晶を2枚の透明基板1304a,1304bの間に封入し、上述した駆動回路1004をTFTアレイ基板上に搭載した液晶装置用基板1304を備え、当該液晶装置用基板1304を構成する2枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテーブ1322にICチップ1324を実装したTCP(Tape Carrier Package)1320を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。   Further, as shown in FIG. 20, a liquid crystal device substrate 1304 in which liquid crystal is sealed between two transparent substrates 1304a and 1304b and the above-described drive circuit 1004 is mounted on a TFT array substrate is provided. A TCP (Tape Carrier Package) 1320 in which an IC chip 1324 is mounted on a polyimide table 1322 on which a metal conductive film is formed is connected to one of two transparent substrates 1304a and 1304b constituting the substrate 1304. It can also be produced, sold, and used as a liquid crystal device that is a single component.

以上、図18から図20を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等が図21に示した電子機器の例として挙げられる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレ一装置にも適用可能である。
As described above, in addition to the electronic devices described with reference to FIGS. 18 to 20, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, a workstation, a mobile phone A telephone, a videophone, a POS terminal, a device provided with a touch panel, and the like can be given as examples of the electronic device shown in FIG.
In addition, this invention is not limited to the said Example, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, the present invention is not limited to those applied to driving the above-described various liquid crystal panels, but can also be applied to electroluminescence and plasma display devices.

本実施の形態によれば、小型であり、かつ、十分なプリチャージ機能により画像信号の信号源の負荷を著しく軽減し、安定した画像表示の可能な液晶装置200を備えた各種の電子機器を実現できる。   According to the present embodiment, various electronic devices including the liquid crystal device 200 that is small in size and significantly reduces the load of the signal source of the image signal by a sufficient precharge function and can stably display an image. realizable.

第1実施形態におけるTFTアレイ基板上に形成された各種配線、周辺回路等のブロック図である。It is a block diagram of various wirings, peripheral circuits, etc. formed on the TFT array substrate in the first embodiment. 液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of a liquid crystal device. 液晶装置の全体構成を示す断面図である。It is sectional drawing which shows the whole structure of a liquid crystal device. 液晶装置に設けられたプリチャージ回路を構成するTFTの回路図であり、(1)はnチャネル型TFTの回路図であり、(2)pチャネル型TFTの回路図である。2 is a circuit diagram of a TFT constituting a precharge circuit provided in a liquid crystal device, (1) is a circuit diagram of an n-channel TFT, and (2) is a circuit diagram of a p-channel TFT. FIG. 液晶装置に設けられたサンプリング回路を構成するTFTの回路図であり、(1)はnチャネル型TFTの回路図であり、(2)pチャネル型TFTの回路図である。FIG. 2 is a circuit diagram of a TFT constituting a sampling circuit provided in a liquid crystal device, (1) is a circuit diagram of an n-channel TFT, and (2) is a circuit diagram of a p-channel TFT. 第1実施形態のプリチャージ回路の構成を示す平面図である。It is a top view which shows the structure of the precharge circuit of 1st Embodiment. 第1実施形態のプリチャージ回路の構成を示す断面図である。It is sectional drawing which shows the structure of the precharge circuit of 1st Embodiment. 第1実施形態の中継配線の構成を示す断面図であり、(1)は中継配線の配置の第1例を示す断面図であり、(2)は中継配線の配置の第2例を示す断面図であり、(3)は中継配線の配置の第3例を示す断面図であり、(4)は中継配線の配置の第4例を示す断面図である。It is sectional drawing which shows the structure of the relay wiring of 1st Embodiment, (1) is sectional drawing which shows the 1st example of arrangement | positioning of relay wiring, (2) is a cross section which shows the 2nd example of arrangement | positioning of relay wiring. (3) is a sectional view showing a third example of the arrangement of the relay wiring, and (4) is a sectional view showing a fourth example of the arrangement of the relay wiring. 第2実施形態におけるTFTアレイ基板上に形成された各種配線、周辺回路等のブロック図である。It is a block diagram of various wirings, peripheral circuits and the like formed on the TFT array substrate in the second embodiment. 第2実施形態のプリチャージ回路の構成を示す平面図である。It is a top view which shows the structure of the precharge circuit of 2nd Embodiment. 電子機器の概要構成を示すブロック図である。It is a block diagram which shows schematic structure of an electronic device. 電子機器の一例としての液晶プロジェクタの構成を示す断面図である。It is sectional drawing which shows the structure of the liquid crystal projector as an example of an electronic device. 電子機器の一例としてのパーソナルコンピュータの外観を示す正面図である。It is a front view which shows the external appearance of the personal computer as an example of an electronic device. 電子機器の一例としてのページャの構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the pager as an example of an electronic device. 電子機器の一例としてのTCPを用いた液晶装置の外観を示す斜視図である。It is a perspective view which shows the external appearance of the liquid crystal device using TCP as an example of an electronic device.

符号の説明Explanation of symbols

1…TFTアレイ基板
2…対向基板
11…画素電極
12…配向膜
21…共通電極
22…配向膜
30、202、202a、202b、302、302a、302b…TFT
31…走査線(ゲート電極)
32…半導体層
33…ゲート絶縁層
34…ソース領域
35…データ線(ソース電極)
36…ドレイン領域
38、38’…コンタクトホール
41…第1層間絶縁層
42…第2層間絶縁層
43…第3層間絶縁層
45…第4層間絶縁層
50…液晶層
52…シール材
101、101’…データ線駆動回路
102…実装端子
104…走査線駆動回路
200、200’…液晶装置
201、201’…プリチャージ回路
204、204a…プリチャージ信号線
206、206a…プリチャージ回路駆動信号線
301…サンプリング回路
304、304’…中継配線
306…サンプリング回路駆動信号線
DESCRIPTION OF SYMBOLS 1 ... TFT array substrate 2 ... Counter substrate 11 ... Pixel electrode 12 ... Alignment film 21 ... Common electrode 22 ... Alignment film 30, 202, 202a, 202b, 302, 302a, 302b ... TFT
31 ... Scanning line (gate electrode)
32 ... Semiconductor layer 33 ... Gate insulating layer 34 ... Source region 35 ... Data line (source electrode)
36 ... Drain region 38, 38 '... Contact hole 41 ... First interlayer insulating layer 42 ... Second interlayer insulating layer 43 ... Third interlayer insulating layer 45 ... Fourth interlayer insulating layer 50 ... Liquid crystal layer 52 ... Sealing material 101, 101 '... Data line driving circuit 102 ... Mounting terminal 104 ... Scanning line driving circuit 200, 200' ... Liquid crystal device 201, 201 '... Precharge circuit 204, 204a ... Precharge signal line 206, 206a ... Precharge circuit drive signal line 301 ... Sampling circuit 304, 304 '... Relay wiring 306 ... Sampling circuit drive signal line

Claims (12)

複数の画素電極と、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と前記画素電極との間に夫々介在すると共に前記データ線と前記画素電極の間における導通状態及び非導通状態を前記走査線に供給される走査信号に基づいて制御されるスイッチング手段とを備えた電気光学装置であって、
プリチャージ信号線に電気的に接続されたソース領域と、プリチャージ回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるプリチャージ回路と、
前記プリチャージ回路の薄膜トランジスタに対応して設けられ、前記プリチャージ回路の薄膜トランジスタのドレイン領域と前記データ線に電気的に接続されたドレイン領域と、画像信号線に電気的に接続されたソース領域と、サンプリング回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるサンプリング回路とを具備し、
前記画素電極が形成されている画像表示領域と、前記プリチャージ回路との間に前記サンプリング回路が配置されていることを特徴とする電気光学装置。
A plurality of pixel electrodes, a plurality of data lines to which image signals are supplied, a plurality of scanning lines to which scanning signals are supplied, and the data lines and the pixel electrodes are interposed between the data lines and the pixel electrodes, respectively. An electro-optical device comprising switching means for controlling a conduction state and a non-conduction state between pixel electrodes based on a scanning signal supplied to the scanning line,
A precharge circuit comprising a plurality of thin film transistors having a source region electrically connected to the precharge signal line and a gate electrode electrically connected to the precharge circuit drive signal line;
A drain region electrically connected to the data line; a source region electrically connected to the image signal line; and a drain region electrically connected to the data line, the drain region being provided corresponding to the thin film transistor of the precharge circuit. A sampling circuit composed of a plurality of thin film transistors having a gate electrode electrically connected to the sampling circuit drive signal line ,
An electro-optical device , wherein the sampling circuit is arranged between an image display region in which the pixel electrode is formed and the precharge circuit .
前記プリチャージ信号線は分岐して、前記複数の薄膜トランジスタのソース領域に接続されることを特徴とする請求項1に記載の電気光学装置。   2. The electro-optical device according to claim 1, wherein the precharge signal line is branched and connected to source regions of the plurality of thin film transistors. 前記サンプリング回路駆動信号線は、前記プリチャージ回路の隣接する薄膜トランジスタ間に配設されていることを特徴とする請求項1または2に記載の電気光学装置。   3. The electro-optical device according to claim 1, wherein the sampling circuit drive signal line is disposed between adjacent thin film transistors of the precharge circuit. 前記サンプリング回路の薄膜トランジスタのソース領域およびドレイン領域は、前記プリチャージ回路の薄膜トランジスタのソース領域およびドレイン領域の延長線上に位置していることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。   4. The source region and the drain region of the thin film transistor of the sampling circuit are located on an extension line of the source region and the drain region of the thin film transistor of the precharge circuit. 5. Electro-optic device. 前記プリチャージ回路の薄膜トランジスタのドレイン領域と前記サンプリング回路の薄膜トランジスタのドレイン領域とを結ぶ配線は、前記画像信号線を交差し、前記画像信号線と交差する前記配線は、前記画像信号線とは別層に形成された配線であることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。   A wiring connecting the drain region of the thin film transistor of the precharge circuit and the drain region of the thin film transistor of the sampling circuit intersects the image signal line, and the wiring intersecting the image signal line is different from the image signal line. The electro-optical device according to claim 1, wherein the electro-optical device is a wiring formed in a layer. 複数の画素電極と、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線と前記画素電極との間に夫々介在すると共に前記データ線と前記画素電極の間における導通状態及び非導通状態を前記走査線に供給される走査信号に基づいて制御されるスイッチング手段とを備えた電気光学装置であって、
プリチャージ信号線に電気的に接続されたソース領域と、前記ソース領域の両側にチャネル形成領域を介して設けられた一対のドレイン領域と、前記チャネル形成領域に対向しプリチャージ回路駆動信号線に電気的に接続された一対のゲート電極とを有する複数の薄膜トランジスタからなるプリチャージ回路と、
前記プリチャージ回路の薄膜トランジスタの一方のドレイン領域と前記データ線に電気的に接続されたドレイン領域と、画像信号線に電気的に接続されたソース領域と、サンプリング回路駆動信号線に電気的に接続されたゲート電極とを有する複数の薄膜トランジスタからなるサンプリング回路とを具備し、
前記画素電極が形成されている画像表示領域と、前記プリチャージ回路との間に前記サンプリング回路が配置されていることを特徴とする電気光学装置。
A plurality of pixel electrodes, a plurality of data lines to which image signals are supplied, a plurality of scanning lines to which scanning signals are supplied, and the data lines and the pixel electrodes are interposed between the data lines and the pixel electrodes, respectively. An electro-optical device comprising switching means for controlling a conduction state and a non-conduction state between pixel electrodes based on a scanning signal supplied to the scanning line,
A source region electrically connected to the precharge signal line, a pair of drain regions provided on both sides of the source region via a channel formation region, and a precharge circuit drive signal line facing the channel formation region A precharge circuit comprising a plurality of thin film transistors having a pair of electrically connected gate electrodes;
One drain region of the thin film transistor of the precharge circuit, a drain region electrically connected to the data line, a source region electrically connected to the image signal line, and electrically connected to the sampling circuit drive signal line A sampling circuit comprising a plurality of thin film transistors having a gate electrode formed ,
An electro-optical device , wherein the sampling circuit is arranged between an image display region in which the pixel electrode is formed and the precharge circuit .
前記プリチャージ信号線は分岐して、前記複数の薄膜トランジスタのソース領域に接続されることを特徴とする請求項6に記載の電気光学装置。   The electro-optical device according to claim 6, wherein the precharge signal line is branched and connected to source regions of the plurality of thin film transistors. 前記プリチャージ回路駆動信号線は分岐して、前記薄膜トランジスタの一対のゲート電極に接続されることを特徴とする請求項6または7に記載の電気光学装置。   8. The electro-optical device according to claim 6, wherein the precharge circuit drive signal line is branched and connected to a pair of gate electrodes of the thin film transistor. 前記サンプリング回路駆動信号線は分岐して、前記サンプリング回路の複数の薄膜トランジスタのゲート電極に電気的に接続されていることを特徴とする請求項6乃至8のいずれか一項に記載の電気光学装置。   9. The electro-optical device according to claim 6, wherein the sampling circuit drive signal line is branched and electrically connected to gate electrodes of a plurality of thin film transistors of the sampling circuit. . 前記プリチャージ回路は、前記画像信号線の展開の数に応じて前記薄膜トランジスタがブロックごとに設けられることを特徴とする請求項6乃至8のいずれか一項に記載の電気光学装置。 9. The electro-optical device according to claim 6, wherein the precharge circuit includes the thin film transistor for each block according to the number of phase developments of the image signal lines. 前記サンプリング回路駆動信号線は、前記プリチャージ回路の薄膜トランジスタでなる前記ブロックの両側に配設された一対のサンプリング回路駆動信号線からなり、前記一対のサンプリング回路駆動信号線は接続されて前記サンプリング回路の複数の薄膜トランジスタのゲート電極に電気的に接続されていることを特徴とする請求項10に記載の電気光学装置。   The sampling circuit drive signal line is composed of a pair of sampling circuit drive signal lines disposed on both sides of the block consisting of thin film transistors of the precharge circuit, and the pair of sampling circuit drive signal lines is connected to the sampling circuit The electro-optical device according to claim 10, wherein the electro-optical device is electrically connected to gate electrodes of the plurality of thin film transistors. 請求項1乃至請求項11のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2004069342A 2004-03-11 2004-03-11 Electro-optical device and electronic apparatus Expired - Fee Related JP3988734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004069342A JP3988734B2 (en) 2004-03-11 2004-03-11 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004069342A JP3988734B2 (en) 2004-03-11 2004-03-11 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01514698A Division JP3564990B2 (en) 1998-01-09 1998-01-09 Electro-optical devices and electronic equipment

Publications (2)

Publication Number Publication Date
JP2004246371A JP2004246371A (en) 2004-09-02
JP3988734B2 true JP3988734B2 (en) 2007-10-10

Family

ID=33028505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069342A Expired - Fee Related JP3988734B2 (en) 2004-03-11 2004-03-11 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3988734B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216425A (en) * 2007-03-01 2008-09-18 Seiko Epson Corp Electrooptical device, driving method, and electronic equipment

Also Published As

Publication number Publication date
JP2004246371A (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP3900714B2 (en) Electro-optical device and electronic apparatus
WO1999023530A1 (en) Electro-optical device and electronic apparatus
JP2002353245A (en) Electro-optic substrate device, its manufacturing method, electro-optic device, electronic apparatus, and method for manufacturing substrate device
JP3786515B2 (en) Liquid crystal device, method for manufacturing the same, and electronic device
JP4396599B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP4050377B2 (en) Liquid crystal device, electronic apparatus, and projection display device
JP2001036087A (en) Active matrix substrate, electrooptical device, and electronics
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP3829478B2 (en) Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel
JP3564990B2 (en) Electro-optical devices and electronic equipment
JP3988734B2 (en) Electro-optical device and electronic apparatus
JP3674273B2 (en) Liquid crystal device and electronic device, TFT array substrate for liquid crystal device
JP5168254B2 (en) Liquid crystal device and electronic device
JP4544239B2 (en) Electro-optical device and electronic apparatus
JP3633255B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2001100647A (en) Substrate device and electro-optic device having the same
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP3642326B2 (en) Liquid crystal panel, electronic device, and TFT array substrate
JP2003195356A (en) Liquid crystal device, electronic equipment, and projection type display device
JP3792375B2 (en) Liquid crystal device and electronic device
JPH11183934A (en) Liquid crystal panel and manufacture thereof and electronic equipment
JP3835068B2 (en) Active matrix substrate, electro-optical device, and electronic apparatus
JP2000214483A (en) Electro-optic device
JP4522666B2 (en) TFT array substrate, liquid crystal panel, and liquid crystal projector
JP3750360B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees