JPH11187319A - 二次元フィルタ及び画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ／ディジタル変換器を無くし、部品
点数あるいは回路規模及び消費電力の削減を行うことの
できる二次元フィルタを提供する。 【解決手段】 本発明の二次元フィルタは、第１水平ラ
インに対応させて設けられると共に、第１水平ラインか
らのアナログ信号を順次標本化して保持する複数のサン
プルホールド回路１ａ〜１ｅと、第２水平ラインに対応
させて設けられると共に、第２水平ラインからのアナロ
グ信号を順次標本化して保持する複数のサンプルホール
ド回路１ｆ〜１ｍと、第３水平ラインに対応させて設け
られると共に、第３水平ラインからのアナログ信号を順
次標本化して保持する複数のサンプルホールド回路１ｐ
〜１ｕと、第１〜第３サンプルホールド手段の各サンプ
ルホールド回路１ａ〜１ｕに対応させて設けられると共
に、フィルタ係数を保持するシフトレジスタ３ａ〜３ｕ
と、各サンプルホールド回路の出力と上記フィルタ係数
との乗算を行う乗算器２ａ〜２ｕと、からなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に用
いられ、取り込んだ画像からのアナログ電気信号を直接
フィルタ処理する二次元フィルタに関する。

【０００２】

【従来の技術】従来の画像処理装置を図４を用いて説明
する。図４において、４１は光電変換装置、４２は低域
通過フィルタ、４３はアナログ／ディジタル変換器、４
４は二次元フィルタである。画像や文字、図形等を光学
的に読取った光電変換装置４１からのアナログ電気信号
出力は、低域通過フィルタ４２を通してそのノイズ成分
が除去され、アナログ／ディジタル変換器４３において
ディジタルデータに変換されて二次元フィルタ４４に入
力され、二次元フィルタ４４において必要な画像処理が
ディジタル処理される。次に、二次元フィルタ４４で行
われる処理内容について、図５及び図６を用いて説明す
る。図５において、Ａは光電変換装置４１の水平ライン
方向、Ｂは垂直ライン方向を示し、水平ライン上のｉ番
目、垂直ライン上のｊ番目の画素に対応する光電変換装
置のアナログ電気信号出力をＸ（ｉ，ｊ）で示す。図５
において、光電変換装置４１は順次走査されて、Ｘ（ｉ
−２，ｊ−２）からＸ（ｉ＋２，ｊ＋２）、Ｘ（ｉ−
２，ｊ−１）からＸ（ｉ＋２，ｊ＋１）、…の順にアナ
ログ電気信号が得られる。このようにして得られた電気
信号はディジタル信号ｘ（ｉ，ｊ）にされて記憶され、
二次元フィルタ４４は、ｘ（ｉ，ｊ）を中心として、そ
の周囲の画素のデータに対して、対応するディジタルデ
ータのフィルタ係数との畳込み演算を行う。例えば、ｘ
（ｉ，ｊ）の周囲８画素のデータに対し、図６に示すよ
うに配列されたＡ₁₁〜Ａ₃₃のフィルタ係数との畳込み演
算を行う場合、 Ｚ＝Ａ₁₁・ｘ（ｉ−１，ｊ−１）＋Ａ₁₂・ｘ（ｉ，ｊ−
１）＋Ａ₁₃・ｘ（ｉ＋１，ｊ−１）＋Ａ₂₁・ｘ（ｉ−
１，ｊ）＋Ａ₂₂・ｘ（ｉ，ｊ）＋Ａ₂₃・ｘ（ｉ＋１，
ｊ）＋Ａ₃₁・ｘ（ｉ−１，ｊ＋１）＋Ａ₃₂・ｘ（ｉ，ｊ
＋１）＋Ａ₃₃・ｘ（ｉ＋１，ｊ＋１） なる処理を行い、演算結果Ｚを出力する。図６に示すフ
ィルタ係数を適当な値に設定することにより、画像のコ
ントラストの強調や画像の平滑化等の特徴抽出を行うこ
とができる。

【０００３】

【発明が解決しようとする課題】ところが、上述したよ
うに、従来（例えば、特開昭６０−１１７９６７号公報
参照）では、二次元フィルタ処理を行う前に、光電変換
装置からの電気信号出力をアナログ／ディジタル変換す
るためにアナログ／ディジタル変換器を必要とするた
め、部品点数あるいは回路規模の増加を生じるという欠
点があった。また、アナログ／ディジタル変換器自身の
電力消費により、画像処理装置全体の消費電力の増加を
招くという欠点があった。

【０００４】さらに、従来の二次元フィルタでは、アナ
ログ／ディジタル変換器の量子化ビット数が増大するこ
とにより、高いビット数のディジタル乗算器が必要とな
り、その乗算器により、二次元フィルタや画像処理装置
全体の回路規模と消費電力の増加を招くという欠点があ
った。

【０００５】本発明の目的は、上記欠点に鑑み、回路規
模や消費電力を低減することのできる二次元フィルタ及
び画像処理装置を提供するものである。

【０００６】

【課題を解決するための手段】請求項１記載の二次元フ
ィルタは、画像の第１水平ラインと第２水平ラインの各
画素に演算を行ってフィルタ処理をする二次元フィルタ
であって、第１水平ラインに対応させて設けられると共
に、第１水平ラインからのアナログ信号を順次標本化し
て保持する複数のサンプルホールド回路からなる第１サ
ンプルホールド手段と、第２水平ラインに対応させて設
けられると共に、第２水平ラインからのアナログ信号を
順次標本化して保持する複数のサンプルホールド回路か
らなる第２サンプルホールド手段と、第１サンプルホー
ルド手段及び第２サンプルホールド手段の各サンプルホ
ールド回路に対応させて設けられると共に、フィルタ係
数を保持する保持手段と、上記各サンプルホールド回路
の出力と上記フィルタ係数との演算を行う演算手段と、
を含むことを特徴とする。

【０００７】請求項２記載の二次元フィルタは、請求項
１記載の二次元フィルタにおいて、上記保持手段は、シ
フトレジスタであり、第１サンプルホールド手段または
第２サンプルホールド手段が標本化した状態で、上記フ
ィルタ係数を上記各サンプルホールド回路に対してシフ
トするようになしたことを特徴とする。

【０００８】請求項３記載の二次元フィルタは、請求項
２記載の二次元フィルタにおいて、上記シフトレジスタ
は、循環するように設けられ、上記シフト毎に、第１サ
ンプルホールド手段または第２サンプルホールド手段の
いづれか一方のサンプルホールド回路が、新たな水平ラ
インからのアナログ信号を１画素単位で順次標本化する
ことを特徴とする。

【０００９】請求項４記載の画像処理装置によれば、請
求項１乃至請求項３記載の二次元フィルタを用いたこと
を特徴とする。

【００１０】

【発明の実施の形態】まず、本実施の形態に係る二次元
フィルタを使用した画像処理装置の構成を図１を用いて
説明する。図１において、１は画像や文字、図形等を光
学的に読取って、例えば明暗に応じた電気信号に変換す
る光電変換装置、２は低域通過フィルタ、４は二次元フ
ィルタである。光電変換装置１から得られたアナログ電
気信号は、低域通過フィルタ２を通してそのノイズ成分
が除去され、二次元フィルタ４に入力され、二次元フィ
ルタ４において必要な画像処理が施される。なお、本実
施の形態での光電変換装置１の各画素から得られる電気
信号は、図５で説明した通りの順で得られ、二次元フィ
ルタ４で用いられるフィルタ係数は図６に示したものを
用いる。

【００１１】図２に、二次元フィルタ４の詳細構成を示
す。図２において、１ａ〜１ｕはサンプルホールド回
路、２ａ〜２ｕは乗算器、３ａ〜３ｕはシフトレジス
タ、４ａ〜４ｄは加算器、５は除算器である。信号線６
から入力されたアナログ信号は、各水平ライン（図５の
Ａ方向）ごとに対応させてｋ個づつ設けたサンプルホー
ルド回路１ａ〜１ｅ、１ｆ〜１ｍ、１ｐ〜１ｕで順次サ
ンプリグされて保持される（図５のＢ方向３ライン
分）。乗算器２ａ〜２ｕは各サンプルホールド回路の出
力とシフトレジスタ３ａ〜３ｕで保持された各フィルタ
係数との乗算を行う。ここで、シフトレジスタ３ａ〜３
ｕの各レジスタに供給されるシフトクロック（図示しな
い）は、サンプルホールド回路１ａ〜１ｕにサンプルク
ロック（図示しない）と同期している。このようにして
乗算器３ａ〜３ｕで乗算された出力を加算器４ａ〜４ｃ
で、各ライン毎に加算する。加算器４ｄは加算器４ａ〜
４ｃの出力を加算して、除算器５は加算器４ｄの出力を
スケールファクタで除算してスケーリングする。本実施
の形態では、シフトレジスタ３ａ〜３ｕに供給されるフ
ィルタ係数は１ビットのディジタルデータであるが、そ
の他の乗算器２ａ〜２ｕ、演算器４ａ〜４ｄ、除算器５
は、従来のアナログ演算器であるので、アナログ入力信
号のまま演算処理してアナログ出力できるため、二次元
フィルタ内の回路規模および消費電力を低減することが
できる。なお、フィルタ係数は複数ビットで表現されて
いてもよく、また、アナログデータとディジタルデータ
との乗算は、例えば、特開平６−１６８３４９号公報に
記載の技術を用いればよい。

【００１２】次に、この二次元フィルタの動作を図２と
図３を用いて説明する。まず、サンプルホールド回路１
ａ〜１ｅは、光電変換装置１の１つの水平ラインの電気
信号出力を低域通過フィルタ２で濾波した出力Ｓ₁₁〜Ｓ
_1kを、１ａ，１ｂ，１ｃ…の順で順次サンプルホールド
する。ただしＳ_jiは図５に示す光電変換装置１の電気出
力信号Ｘ（ｉ，ｊ）を低域通過フィルタ２で濾波した出
力である。続いてサンプルホールド回路１ｆ〜１ｍは、
出力Ｓ₂₁〜Ｓ_2kを１ｆ，１ｇ，１ｈ…の順で順次サンプ
ルホールドする。さらに続いてサンプルホールド回路１
ｐ〜１ｕは、出力Ｓ₃₁〜Ｓ_3kを１ｐ，１ｑ，１ｓ…の順
で順次サンプルホールドする。

【００１３】サンプルホールド回路１ｕが出力Ｓ_3kをサ
ンプルしている時点でのシフトレジスタ３ａ〜３ｅの内
容が、順にＡ₁₁，Ａ₁₂，Ａ₁₃，０，…０に、シフトレジ
スタ３ｆ〜３ｍの内容が、順にＡ₂₁，Ａ₂₂，Ａ₂₃，０，
…０に、シフトレジスタ３ｐ〜３ｕの内容が、順に
Ａ₃₁，Ａ₃₂，Ａ₃₃，０，…０に、それぞれ設定するよう
に制御される。なお、フィルタ係数は、各シフトレジス
タに供給されるが、ＲＯＭ等により内部発生しても、外
部からプログラマブルにしてもよい。

【００１４】上記時点で、乗算器２ａはサンプルホール
ド回路１ａの出力Ｓ₁₁と、シフトレジスタ３ａの出力Ａ
₁₁との乗算を行いＳ₁₁・Ａ１１を出力する。同様に乗算
器２ｂはサンプルホールド回路１ｂとシフトレジスタ３
ｂの夫々の出力の積Ｓ₁₂・Ａ₁₂を、乗算器２ｃはサンプ
ルホールド回路１ｃとシフトレジスタ３ｃの夫々の出力
の積Ｓ₁₃・Ａ₁₃を出力する。乗算器２ｄはサンプルホー
ルド回路１ｄの出力とシフトレジスタ３ｄの出力の積を
演算するが、シフトレジスタ３ｄの出力が０であるの
で、乗算器２ｄの出力は０となる。以下同様に、サンプ
ルホールド回路１ｕまでの出力とシフトレジスタ３ｕま
での出力との積が乗算器２ｕまでにおいて出力される。

【００１５】乗算器２ａ〜２ｅの出力は加算器４ａにお
いて、乗算器２ｆ〜２ｍの出力は加算器４ｂにおいて、
乗算器２ｐ〜２ｕの出力は加算器４ｃにおいてそれぞれ
加算され、加算器４ａ〜４ｃの出力は加算器４ｄにおい
て加算される。その結果、加算器４ｄの出力Ｙ１は、 Ｙ１＝Ｓ₁₁・Ａ₁₁＋Ｓ₁₂・Ａ₁₂＋Ｓ₁₃・Ａ₁₃＋Ｓ₂₁・Ａ
₂₁＋Ｓ₂₂・Ａ₂₂＋Ｓ₂₃・Ａ₂₃＋Ｓ₃₁・Ａ₃₁＋Ｓ₃₂・Ａ₃₂
＋Ｓ₃₃・Ａ₃₃ となる。加算器４ｄの出力Ｙ１は、除算器５のスケール
ファクタｆでスケーリングされる。よって除算器５の出
力Ｘ１は、 Ｘ１＝（Ｓ₁₁・Ａ₁₁＋Ｓ₁₂・Ａ₁₂＋Ｓ₁₃・Ａ₁₃＋Ｓ₂₁・
Ａ₂₁＋Ｓ₂₂・Ａ₂₂＋Ｓ₂₃・Ａ₂₃＋Ｓ₃₁・Ａ₃₁＋Ｓ₃₂・Ａ
₃₂＋Ｓ₃₃・Ａ₃₃）／ｆ となる。この出力Ｘ１は、水平ライン２番目、垂直ライ
ン２番目の画素の周囲の８画素の出力信号を低域濾波し
た信号Ｓ₁₁〜Ｓ₃₃と、図６に示すフィルタ係数との畳み
込み演算結果をスケールファクタｆでスケーリングした
結果を示している。

【００１６】次に、図２の状態から次の光電変換装置の
水平走査クロックが入った時点の二次元フィルタの動作
を、図３を用いて説明する。図３において各部の符号は
図２と同一であるので説明を省略する。図３において、
光電変換装置の水平走査クロックに同期してサンプルク
ロックが二次元フィルタに入ることにより、サンプルホ
ールド回路１ａに上記濾波信号Ｓ４１がサンプルされ
る。またシフトレジスタ３ａ〜３ｕの内容は１ビットシ
フトされる。その結果、除算器５の出力Ｘ２は、 Ｘ２＝（Ｓ₁₂・Ａ₁₁＋Ｓ₁₃・Ａ₁₂＋Ｓ₁₄・Ａ₁₃＋Ｓ₂₂・
Ａ₂₁＋Ｓ₂₃・Ａ₂₂＋Ｓ₂₄・Ａ₂₃＋Ｓ₃₂・Ａ₃₁＋Ｓ₃₃・Ａ
₃₂＋Ｓ₃₄・Ａ₃₃）／ｆ となる。この出力Ｘは、水平ライン３番目、垂直ライン
２番目の画素の周囲の８画素の出力信号を低域濾波した
信号Ｓ₁₂〜Ｓ₃₄と、図６に示すフィルタ係数との畳み込
み演算結果をスケールファクタｆでスケーリングした結
果を示している。以下、同様にして、新たな水平ライン
（図５のＢ方向の４つ目の水平ライン）から１画素単位
でサンプルホールド回路を１画素単位で順次サンプリン
グし、順次演算結果を出力してフィルタ処理が行われ
る。また、シフトレジスタによりフィルタ係数を循環さ
せている構成であるので、順次水平ラインをサンプリン
グすることができる上に、サンプルホールド回路のデー
タをシフトさせてフィルタ係数を固定している場合と異
なり、サンプル動作の繰り返しによる演算誤差の蓄積が
ないため、高精度のフィルタ演算ができる。

【００１７】本発明の二次元フィルタは、上述したよう
に新たなクロックが入るごとに、以下の一般式で示すよ
うに、水平ラインｉ番目、垂直ラインｊ番目の画素の周
囲の８画素の出力信号を低域濾波した信号と、図６に示
すフィルタ係数との畳み込み演算結果をスケールファク
タｆでスケーリングした結果を出力する。

【００１８】

【数１】

【００１９】ただし、ｋは水平ラインの画素数、ｈは垂
直ラインの画素数である。

【００２０】一般に、図５のＸ（ｉ，ｊ）は、０≦ｉ≦
ｋ，０≦ｊ≦ｈであり、光電変換装置は、Ｘ（０，
０），Ｘ（１，０），．．．Ｘ（ｋ，０），Ｘ（０，
１），．．．，Ｘ（ｋ，１），．．．，Ｘ（ｋ，ｈ）の
順で出力するので、本発明の二次元フィルタ出力もそれ
に従がって、Ｚ（０，０），Ｚ（１，０），．．．Ｚ
（ｋ，０），Ｚ（０，１），．．．，Ｚ（ｋ，
１），．．．，Ｚ（ｋ，ｈ）の順で演算結果を出力す
る。なお、ｉ＝０、ｉ＝ｋ、ｊ＝０、あるいはｊ＝ｈの
時点の演算結果は不要であるので、その時点の二次元フ
ィルタの演算結果は使用しない。

【００２１】上記実施の形態では、３×３画素毎のフィ
ルタ処理を行う場合について説明したが、全く同じ構成
でｐ×３（１≦ｐ≦ｋ）画素毎のフィルタ処理を行う場
合についても有効である。また、フィルタ係数のＢ方向
の配列の数（複数）に合致させるように、サンプルホー
ルド回路、シフトレジスタ、乗算器を設けるように変形
しても本発明は適用できる。

【００２２】

【発明の効果】請求項１と請求項４記載の発明によれ
ば、アナログ電気出力をアナログ／ディジタル変換しな
いで、直接二次元フィルタに入力しているため、部品点
数または回路規模および消費電力を低減することができ
る。

【００２３】請求項２と請求項４記載の発明によれば、
遅延線のように接続してサンプルホールド回路のデータ
をシフトさせてフィルタ係数を固定している場合と異な
り、サンプル動作の繰り返しによる演算誤差の蓄積がな
いため、高精度のフィルタ演算ができる。

【００２４】請求項３と請求項４記載の発明によれば、
順次フィルタ処理ができるので、効率のよいフィルタ処
理ができる。

【図面の簡単な説明】

【図１】本実施の形態の二次元フィルタを用いた画像処
理装置のブロック図である。

【図２】本実施の形態の二次元フイルタの構成図であ
る。

【図３】本実施の形態の二次元フイルタの動作を説明す
るための図である。

【図４】従来の二次元フィルタを用いた画像処理装置の
ブロック図である。

【図５】光電変換装置の各画素から得られる電気信号を
説明するための図である。

【図６】二次元フィルタ処理で用いるフィルタ係数を説
明するための図である。

【符号の説明】

１ 光電変換装置 ２ 低域通過フィルタ ４ 二次元フィルタ １ａ〜１ｕ サンプルホールド回路 ２ａ〜２ｕ 乗算器 ３ａ〜３ｕ シフトレジスタ ４ａ〜４ｄ 加算器 ５ 除算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画像の第１水平ラインと第２水平ライン
   の各画素に演算を行ってフィルタ処理をする二次元フィ
   ルタであって、 第１水平ラインに対応させて設けられると共に、第１水
   平ラインからのアナログ信号を順次標本化して保持する
   複数のサンプルホールド回路からなる第１サンプルホー
   ルド手段と、 第２水平ラインに対応させて設けられると共に、第２水
   平ラインからのアナログ信号を順次標本化して保持する
   複数のサンプルホールド回路からなる第２サンプルホー
   ルド手段と、 第１サンプルホールド手段及び第２サンプルホールド手
   段の各サンプルホールド回路に対応させて設けられると
   共に、フィルタ係数を保持する保持手段と、 上記各サンプルホールド回路の出力と上記フィルタ係数
   との演算を行う演算手段と、を含むことを特徴とする二
   次元フィルタ。
2. 【請求項２】 上記保持手段は、シフトレジスタであ
   り、第１サンプルホールド手段または第２サンプルホー
   ルド手段が標本化した状態で、上記フィルタ係数を上記
   各サンプルホールド回路に対してシフトするようになし
   たことを特徴とする請求項１記載の二次元フィルタ。
3. 【請求項３】 上記シフトレジスタは、循環するように
   設けられ、上記シフト毎に、第１サンプルホールド手段
   または第２サンプルホールド手段のいづれか一方のサン
   プルホールド回路が、新たな水平ラインからのアナログ
   信号を１画素単位で順次標本化することを特徴とする請
   求項２記載の二次元フィルタ。
4. 【請求項４】 請求項１乃至請求項３記載の二次元フィ
   ルタを用いたことを特徴とする画像処理装置。