JPH11186381A - Wiring structure and method of forming the same - Google Patents

Wiring structure and method of forming the same

Info

Publication number
JPH11186381A
JPH11186381A JP34969397A JP34969397A JPH11186381A JP H11186381 A JPH11186381 A JP H11186381A JP 34969397 A JP34969397 A JP 34969397A JP 34969397 A JP34969397 A JP 34969397A JP H11186381 A JPH11186381 A JP H11186381A
Authority
JP
Japan
Prior art keywords
wiring
film
forming
dummy pattern
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34969397A
Other languages
Japanese (ja)
Inventor
昌紀 ▲角▼谷
Masanori Sumiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP34969397A priority Critical patent/JPH11186381A/en
Publication of JPH11186381A publication Critical patent/JPH11186381A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce wiring capacitance at intersections and wiring resistance, by providing insulative support member at an air region between a first and a second wirings for blocking the first wiring from contacting the second wiring. SOLUTION: A second wiring 20 is disposed at predetermined distance from a first wiring 12 through a space 26 between the wirings 20, 12, and an insulative support member 24 for supporting so as to block the first wiring 12 from contacting the second wiring 20 is provided in this space 26, thereby insulating the first wiring 12 from the second wiring 20 to reduce wiring capacitance. The support member 24 for supporting the first and the second wirings 121, 20 blocks the distance from narrowing between the first and the second wirings 12, 20 to avoid contacting the first wiring 12 to the second wiring 20, thereby reducing the wiring resistance at intersections in an expanded configuration of the first wiring 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線構造およびそ
の形成方法に関し、特に半導体集積回路におけるエアブ
リッジ配線及びその製造方法に関する。
The present invention relates to a wiring structure and a method for forming the same, and more particularly, to an air bridge wiring in a semiconductor integrated circuit and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、高周波デバイスであるMMI
C等の配線構造において2つの配線を電気的に接続させ
ずに交差させる場合、一方の配線と接触しないように他
方の配線が一方の配線を飛び越すように構成して2つの
配線間に空気を存在させたエアブリッジ構造が提案され
ている。このエアブリッジ構造は、2つの配線間をSi
2 やSiN等の絶縁部材により絶縁するのではなく、
空気により絶縁することで交差位置における配線容量を
低減してMMICの高周波特性を向上させたものであ
る。
2. Description of the Related Art Conventionally, an MMI which is a high-frequency device
When two wirings cross each other in a wiring structure such as C without electrically connecting them, the other wiring jumps over one wiring so as not to contact one wiring, and air is blown between the two wirings. An existing air bridge structure has been proposed. This air bridge structure uses Si between two wirings.
Instead of insulating with an insulating member such as O 2 or SiN,
By insulating with air, the wiring capacitance at the intersection position is reduced and the high frequency characteristics of the MMIC are improved.

【0003】図6は、このようなエアブリッジ構造を示
す概略説明図であり、第1配線51に対して90°の角
度で交差する第2配線52の長さ方向に沿って切断した
状態を示す断面図である。図5に示したように、第1配
線51と第2配線52の交差位置では、第2配線52が
第1配線51から予め定めた距離を隔てて配置されてい
る。言い換えれば、第1配線51と接触しないように第
2配線52が第1配線51を飛び越して形成された構成
となっている。そのため、第1配線51と第2配線52
との間には空間56が形成され、この空間56に存在す
る空気が第1配線51第と2配線52とを絶縁すること
となる。
FIG. 6 is a schematic explanatory view showing such an air bridge structure. FIG. 6 shows a state cut along the length direction of a second wiring 52 intersecting the first wiring 51 at an angle of 90 °. FIG. As shown in FIG. 5, at the intersection of the first wiring 51 and the second wiring 52, the second wiring 52 is arranged at a predetermined distance from the first wiring 51. In other words, the second wiring 52 is formed to jump over the first wiring 51 so as not to contact the first wiring 51. Therefore, the first wiring 51 and the second wiring 52
A space 56 is formed between the first wiring 51 and the second wiring 52. Air existing in the space 56 insulates the first wiring 51 from the second wiring 52.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うなエアブリッジ構造では、配線抵抗を低減するために
第1配線の配線幅を広げると、第1配線と接触しないよ
うに第1配線を飛び越して形成された第2配線の機械的
強度が弱くなってしまう。すなわち、第1配線の幅が広
がっているため、交差位置において第2配線の第1配線
を飛び越す長さが長くなって第2配線が撓み易くなり、
場合によっては第1配線に接触して短絡してしまう。こ
のため、上記構成のエアブリッジ構造では、配線抵抗を
低減するには限界があるという問題がある。
However, in such an air bridge structure, when the width of the first wiring is increased to reduce the wiring resistance, the first wiring is skipped so as not to come into contact with the first wiring. The mechanical strength of the formed second wiring is weakened. That is, since the width of the first wiring is widened, the length of the second wiring jumping over the first wiring at the intersection position is increased, and the second wiring is easily bent.
In some cases, the short circuit may occur due to contact with the first wiring. Therefore, the air bridge structure having the above configuration has a problem that there is a limit in reducing the wiring resistance.

【0005】以上のことから本発明は、交差位置におけ
る配線容量が少なく、かつ、配線抵抗を低減できる配線
構造およびその形成方法を提供することを目的とする。
また、従来よりも交差位置における機械的強度が向上し
た配線構造及びその形成方法を提供することも目的とし
ている。
In view of the above, it is an object of the present invention to provide a wiring structure and a method for forming the wiring structure, in which the wiring capacitance at the intersection position is small and the wiring resistance can be reduced.
It is another object of the present invention to provide a wiring structure with improved mechanical strength at the intersection position and a method for forming the same.

【0006】[0006]

【課題を解決するための手段】上記目的を達成すべく、
請求項1の発明は、同一平面に沿って設けられた第1配
線と第2配線との少なくとも2つの配線の交差位置にお
ける配線構造であって、第2の配線は、第1の配線との
間に空気を介在させて第1の配線から予め定めた距離離
れて配置されており、前記第1配線と前記第2配線との
間の空気介在領域に、第1配線と第2配線とが接触する
のを妨げるように支持する絶縁性の支持部材を備えたこ
とを特徴としている。
In order to achieve the above object,
The invention according to claim 1 is a wiring structure at a crossing position of at least two wirings of a first wiring and a second wiring provided along the same plane, wherein the second wiring is connected to the first wiring. The first wiring and the second wiring are arranged at a predetermined distance from the first wiring with air interposed therebetween, and in an air intervening region between the first wiring and the second wiring. An insulating support member for supporting the contact member so as to prevent the contact is provided.

【0007】請求項1の発明は、第1配線と第2配線と
の間を空気で絶縁する構成として配線容量を少なくした
配線構造であって、第1配線と第2配線との間の空気介
在領域に絶縁性の支持部材を設け、この絶縁性の支持部
材により第1配線と第2配線とを支持することにより第
1配線と第2配線との間の距離が狭まるのを阻止して、
第1配線と第2配線との接触を防止している。
According to a first aspect of the present invention, there is provided a wiring structure in which a wiring capacity is reduced by a configuration in which a space between a first wiring and a second wiring is insulated by air. An insulating support member is provided in the intervening region, and the insulating support member supports the first wiring and the second wiring, thereby preventing the distance between the first wiring and the second wiring from being reduced. ,
The contact between the first wiring and the second wiring is prevented.

【0008】すなわち、支持部材により第2配線の撓み
量が制限されて、第1配線と第2配線との間の距離が一
定値以下にならないように保たれるので、第1配線と第
2配線との接触による短絡を防止できる。もちろん、第
2配線自身の交差位置における機械的強度も補強され
る。
That is, the amount of bending of the second wiring is limited by the support member, and the distance between the first wiring and the second wiring is maintained so as not to be less than a predetermined value. Short circuit due to contact with wiring can be prevented. Of course, the mechanical strength at the intersection of the second wiring itself is also reinforced.

【0009】そのため、下側に配される第1配線の配線
幅を広げても、第1配線を飛び越すように第1配線の上
側に設けられた第2配線の撓みが抑えられるので、第1
配線と第2配線とが接触して配線間が短絡するなどの問
題が生じない。これにより、従来よりも第1配線の配線
幅を広げた構成として交差位置における配線抵抗を低減
できる。もちろん、第1配線と第2配線との交差構造全
体としての強度も強くなるという利点もある。
Therefore, even if the width of the first wiring arranged on the lower side is increased, the bending of the second wiring provided above the first wiring so as to jump over the first wiring is suppressed.
There is no problem such that the wiring and the second wiring come into contact with each other and short-circuit between the wirings. This makes it possible to reduce the wiring resistance at the intersection position as a configuration in which the wiring width of the first wiring is wider than in the related art. Of course, there is also an advantage that the strength of the entire intersection structure between the first wiring and the second wiring is increased.

【0010】なお、この支持部材は、第1配線と第2配
線との交差位置において第1配線と第2配線とを絶縁し
た状態で第1配線と第2配線との間の距離を予め定めた
距離に保つ絶縁性のものであればよく、例えば、下端が
第1配線上面と接続し上端が第2配線下面と接続して第
1配線と第2配線との距離を始めに配された距離関係に
保つ構成のものや、下端が第1配線上面と接続し上端が
第1配線と第2配線との間に配され、第2配線が撓んだ
ときに上端が第2配線の下面側と接触して支持すること
により、第1配線と第2配線との間の距離を自身の高さ
よりも短くならないようにする構成のもの、さらには、
上端が第2配線上面と接続し下端が第1配線と第2配線
との間に配され、第2配線が撓んだときに下端が第1配
線の上面側と接触して第2配線がそれ以上撓まないよう
に支持する構成のものなどが挙げられる。もちろん、支
持部材は一つに限定せず、形成する第1配線及び第2配
線の幅寸法や、第2配線の第1配線を飛び越す長さなど
に応じて複数に設けることができる。
The distance between the first wiring and the second wiring is determined in advance while the first wiring and the second wiring are insulated at the intersection of the first wiring and the second wiring. For example, the lower end is connected to the upper surface of the first wiring, the upper end is connected to the lower surface of the second wiring, and the distance between the first wiring and the second wiring is arranged first. A configuration in which the distance is maintained, or a lower end is connected to the upper surface of the first wiring and an upper end is disposed between the first and second wirings, and the upper end is a lower surface of the second wiring when the second wiring is bent. A configuration in which the distance between the first wiring and the second wiring is not shorter than its own height by being supported in contact with the side;
The upper end is connected to the upper surface of the second wiring, the lower end is disposed between the first wiring and the second wiring, and when the second wiring is bent, the lower end contacts the upper surface of the first wiring to form the second wiring. One having a configuration for supporting the member so as not to bend further can be used. Of course, the number of support members is not limited to one, and a plurality of support members can be provided in accordance with the width of the first wiring and the second wiring to be formed, the length of the second wiring jumping over the first wiring, and the like.

【0011】また、請求項2の発明は、請求項1に記載
の配線構造において、前記支持部材は、一端が第1配線
に接続されると共に、他端が第2配線に接続されている
ことを特徴としている。
According to a second aspect of the present invention, in the wiring structure according to the first aspect, the support member has one end connected to the first wiring and the other end connected to the second wiring. It is characterized by.

【0012】すなわち、請求項2の発明では、絶縁性の
支持体の一端が第1配線と接続し他端が第2配線と接続
して第1配線と第2配線との距離を始めに配された距離
関係に保つ構成であるため、第2配線の交差位置におけ
る強度が強くなり、第2配線の撓みがかなり抑えられる
と共に、第2配線の側面方向からかかる負荷に対しても
強いものとなるという利点がある。したがって、従来よ
りも第1配線と第2配線との接触による短絡が生じない
という利点がある。
That is, according to the second aspect of the present invention, one end of the insulating support is connected to the first wiring, and the other end is connected to the second wiring, and the distance between the first wiring and the second wiring is initially set. In this configuration, the strength at the intersection of the second wirings is increased, the bending of the second wirings is significantly suppressed, and the second wirings are strong against the load applied from the side surface direction of the second wirings. There is an advantage that it becomes. Therefore, there is an advantage that a short circuit due to contact between the first wiring and the second wiring does not occur as compared with the related art.

【0013】また、請求項3の発明は、請求項1に記載
の配線構造において、前記支持部材は、一端部が前記第
1配線または前記第2配線の一方の配線に接続されると
共に、他端部が前記第1配線または前記第2配線の他方
の配線から離れて設けられ、前記第2配線が撓んだとき
に、前記他端部が前記他方の配線と接触して前記第2配
線を支持することを特徴としている。
According to a third aspect of the present invention, in the wiring structure according to the first aspect, the supporting member has one end connected to one of the first wiring and the second wiring and the other end connected to the other wiring. An end is provided apart from the other wiring of the first wiring or the second wiring, and when the second wiring is bent, the other end comes into contact with the other wiring to form the second wiring. It is characterized by supporting.

【0014】すなわち、請求項3の発明では、前記支持
部材が第1配線と第2配線とを接続しないで、第1配線
上面と接続し第2配線下面から離れた構成、または第2
配線下面と接続し第1配線上面から離れた構成としたた
め、第1配線と第2配線とを接続する場合に比べて第1
配線と第2配線間の寄生容量を低減することができる。
そのため、MMICの配線構造に適用した場合に高周波
特性を損なうことがないという新たな利点がある。もち
ろん、支持部材は、第2配線が撓んだときに第2配線を
支持する構成であるため、従来よりも第1配線と第2配
線との接触による短絡が生じないという利点もある。
That is, according to the third aspect of the present invention, the supporting member does not connect the first wiring and the second wiring, but is connected to the upper surface of the first wiring and separated from the lower surface of the second wiring.
Since the connection is made to the lower surface of the wiring and away from the upper surface of the first wiring, the first wiring is connected to the first wiring in comparison with the case where the second wiring is connected.
The parasitic capacitance between the wiring and the second wiring can be reduced.
Therefore, there is a new advantage that the high frequency characteristics are not impaired when applied to the wiring structure of the MMIC. Of course, since the support member is configured to support the second wiring when the second wiring is bent, there is an advantage that a short circuit due to contact between the first wiring and the second wiring does not occur as compared with the related art.

【0015】請求項4の発明は、表面に密着して形成さ
れた第1配線を有する基板上に、前記第1配線が埋没す
るまで絶縁膜を形成し、第2配線との交差予定領域を残
して前記絶縁膜を取り除き、絶縁物質よりなるダミーパ
タンを形成するダミーパタン形成工程と、ダミーパタン
形成済みの基板表面に金属膜を形成した後、該金属膜を
パターニングしてダミーパタン上を通る第2配線を形成
する第2配線形成工程と、前記ダミーパタンの前記第2
配線の側面側の一部にマスクを形成し、マスクを形成し
た側面側から基板表面と平行な方向に前記ダミーパタン
をエッチングすることにより、前記第1配線と前記第2
配線との間に前記第1配線と前記第2配線とが接触する
のを妨げるように支持する絶縁性の支持部材を形成する
支持部材形成工程と、を含むことを特徴としている。
According to a fourth aspect of the present invention, an insulating film is formed on a substrate having a first wiring formed in close contact with the surface until the first wiring is buried, and a region where the second wiring is to intersect is formed. Removing the insulating film and forming a dummy pattern made of an insulating material; forming a metal film on the surface of the substrate on which the dummy pattern has been formed; and patterning the metal film to form a second wiring passing over the dummy pattern. Forming a second wiring, and forming the second pattern on the dummy pattern.
The first wiring and the second wiring are formed by forming a mask on a part of the side surface of the wiring and etching the dummy pattern in a direction parallel to the substrate surface from the side surface on which the mask is formed.
A supporting member forming step of forming an insulating supporting member for supporting the first wiring and the second wiring so as to prevent contact between the wiring and the first wiring.

【0016】請求項4の発明は、上記請求項1から3に
記載の配線構造を形成する方法である。まず、ダミーパ
タン形成工程において、第1配線と第2配線との間に形
成させる空間形状のダミーパタンを絶縁物質により第1
配線上に形成してから、第2配線形成工程において第2
配線をダミーパタン上に形成する。その後、支持部材形
成工程において第1配線上面から第2配線下面に向かう
方向の予め定めた高さのマスクを第2配線側面側のダミ
ーパタンの一部に形成し、マスクが形成された側面側か
ら基板表面と平行な方向にエッチング(サイドエッチン
グ)する。これにより第1配線上面から第2配線に向か
って突出する柱状の支持部材が形成される。
According to a fourth aspect of the present invention, there is provided a method for forming the wiring structure according to any one of the first to third aspects. First, in a dummy pattern forming step, a dummy pattern having a spatial shape to be formed between the first wiring and the second wiring is first formed of an insulating material.
After forming on the wiring, the second wiring is formed in the second wiring forming step.
Wiring is formed on the dummy pattern. Thereafter, in a supporting member forming step, a mask having a predetermined height in a direction from the upper surface of the first wiring to the lower surface of the second wiring is formed on a part of the dummy pattern on the side surface of the second wiring, and from the side surface on which the mask is formed. Etching (side etching) in a direction parallel to the substrate surface. As a result, a columnar support member protruding from the upper surface of the first wiring toward the second wiring is formed.

【0017】支持部材の配置はマスクの形成領域とによ
り決定され、マスクの形成領域を調整することで目的と
する支持部材の配置を簡単に制御することができる。例
えば、マスクの形成領域を第1配線上面から第2配線下
面に達する領域とした場合、得られる支持部材は一端が
第1配線上面と接続し他端が第2配線下面と接続して第
1配線と第2配線との距離を始めに配された距離関係に
保つ構成のものとなり、マスクの形成領域を第1配線上
面から第1配線と第2配線との中間位置までの領域とし
た場合、得られる支持部材は一端が第1配線上面と接続
し他端が第1配線と第2配線との間に配され、第2配線
が撓んだときに他端が第2配線の下面側と接触して第2
配線を支持する構成のものとなる。もちろん、マスクの
形状を大きなものとすれば、得られる支持部材も大きく
なる。すなわち、マスクの形成位置及び形状を制御する
ことにより簡単に所望位置に所望形状の支持部材とする
ことができる。
The arrangement of the support members is determined by the mask formation region, and the intended arrangement of the support members can be easily controlled by adjusting the mask formation region. For example, when the mask formation region is a region extending from the upper surface of the first wiring to the lower surface of the second wiring, one end of the obtained support member is connected to the upper surface of the first wiring, and the other end is connected to the lower surface of the second wiring so that the first member is connected to the first wiring. In the case where the distance between the wiring and the second wiring is maintained at the initially set distance relationship, and the mask formation region is a region from the upper surface of the first wiring to an intermediate position between the first wiring and the second wiring. The obtained supporting member has one end connected to the upper surface of the first wiring, the other end disposed between the first wiring and the second wiring, and the other end disposed on the lower surface of the second wiring when the second wiring is bent. Contact with the second
This is a configuration that supports the wiring. Of course, if the shape of the mask is made large, the resulting support member will also be large. That is, by controlling the formation position and the shape of the mask, a support member having a desired shape can be easily formed at a desired position.

【0018】また、このマスクは、第2配線の側面側に
おけるダミーパタンの両面にそれぞれ設けてもよいし、
一方の側面側のみに設けてもよく、この際のエッチング
法としては、反応性イオンエッチング(以後、RIEと
称す。)や、イオンミリングなどの異方性ドライエッチ
ングを用いることが挙げられる。また、マスクをダミー
パタンの両面に設けた場合は両面からエッチングを行う
ことができるので、上記異方性ドライエッチングに加え
て、等方性ドライエッチング、および等方性ウエットエ
ッチングなどのエッチング方法も用いることができる。
This mask may be provided on both sides of the dummy pattern on the side surface of the second wiring, respectively.
It may be provided only on one side, and as an etching method at this time, use of reactive ion etching (hereinafter referred to as RIE) or anisotropic dry etching such as ion milling may be used. When a mask is provided on both sides of the dummy pattern, etching can be performed from both sides. In addition to the anisotropic dry etching, an etching method such as isotropic dry etching and isotropic wet etching is also used. be able to.

【0019】また、請求項5の発明は、表面に密着して
形成された第1配線を有する基板上に、前記第1配線が
埋没するまで絶縁膜を形成し、第2配線との交差予定領
域の一部を残して前記絶縁膜を取り除くことにより、前
記第1配線上に絶縁性の支持部材を形成する支持部材形
成工程と、前記支持部材が形成された基板上にレジスト
膜を形成した後、前記第1配線上の第2配線との交差予
定領域を残して前記レジスト膜を取り除いて、内部に支
持部材が入り込んだレジストよりなるダミーパタンを形
成するダミーパタン形成工程と、前記ダミーパタンが形
成された基板表面に金属膜を形成した後、該金属膜をパ
ターニングして前記支持部材上を通る第2配線を形成す
る第2配線形成工程と、 前記第1配線と第2配線との
間のダミーパタンをエッチングにより取り除くダミーパ
タン除去工程と、を含むことを特徴としている。
According to a fifth aspect of the present invention, an insulating film is formed on a substrate having a first wiring formed in close contact with the surface until the first wiring is buried, and the insulating film is formed to intersect with the second wiring. A supporting member forming step of forming an insulating supporting member on the first wiring by removing the insulating film while leaving a part of the region, and forming a resist film on the substrate on which the supporting member is formed. Then, the dummy film is formed by removing the resist film while leaving a region where the second wiring on the first wiring is to intersect with the second wiring to form a dummy pattern made of a resist having a support member inserted therein, and the dummy pattern is formed. Forming a metal film on the surface of the substrate, and patterning the metal film to form a second wire passing over the support member; and a dummy pattern between the first wire and the second wire. To And removing a dummy pattern by etching.

【0020】請求項5の発明は、上記請求項1から3に
記載の配線構造を形成する方法である。まず、支持部材
形成工程において第1配線上に絶縁膜を形成した後、リ
フトオフ法などを用いて第1配線上に絶縁物質よりなる
柱状の支持部材を形成する。このとき、支持部材は、配
線幅等の設計に応じて第1配線の上面の複数箇所に形成
することができる。
According to a fifth aspect of the present invention, there is provided a method for forming the wiring structure according to any one of the first to third aspects. First, after forming an insulating film on the first wiring in the supporting member forming step, a columnar supporting member made of an insulating material is formed on the first wiring using a lift-off method or the like. At this time, the support member can be formed at a plurality of locations on the upper surface of the first wiring according to the design such as the wiring width.

【0021】その後、ダミーパタン形成工程において支
持部材の第2配線との位置関係に基づいて予めさ設定し
た厚さにレジスト膜を形成した後、第1配線と第2配線
との間に形成させる空間形状にレジストをエッチングし
てダミーパタンを形成させる。
Thereafter, in a dummy pattern forming step, a resist film is formed to a thickness set in advance based on the positional relationship between the support member and the second wiring, and then a space is formed between the first wiring and the second wiring. The resist is etched into a shape to form a dummy pattern.

【0022】なお、レジスト膜により支持部材が埋まる
ようにレジスト膜を形成した場合、上面に支持部材を突
出または露出させるようにレジストを成型すれば、支持
部材はレジスト上に形成される第2配線と接続する構成
となり、上面に支持部材を突出または露出させないよう
にレジストを成型すれば、支持部材は第2配線と接続し
ない構成となる。すなわち、このときのレジストの成形
状態により最終的に得られる支持部材の構成が決定され
ることとなる。また、絶縁支持膜をレジスト膜に埋まら
ないようにレジスト膜を形成した場合は、常に絶縁支持
膜と第2配線とが接続する構成のものとなる。
In the case where the resist film is formed so that the support member is filled with the resist film, if the resist is molded so that the support member protrudes or is exposed on the upper surface, the support member becomes the second wiring formed on the resist. If the resist is molded so as not to project or expose the support member on the upper surface, the support member is not connected to the second wiring. That is, the configuration of the support member finally obtained is determined by the resist molding state at this time. When a resist film is formed so that the insulating support film is not buried in the resist film, the structure is such that the insulating support film and the second wiring are always connected.

【0023】その後、第2配線形成工程において支持部
材と接続するまたは支持部材の上層を通過するように第
2配線をダミーパタン上に形成した後、ダミーパタン除
去工程においてエッチングによりレジストを除去するこ
とにより、第1配線と第2配線とを繋ぐ、または、第1
配線と第2配線との間に第1配線上面から第2配線に向
かって突出する柱状の支持部材を備えた配線構造が得ら
れる。
Thereafter, a second wiring is formed on the dummy pattern so as to be connected to the supporting member or to pass through the upper layer of the supporting member in the second wiring forming step, and then the resist is removed by etching in the dummy pattern removing step. Connecting the first wiring and the second wiring, or
A wiring structure having a columnar support member protruding from the upper surface of the first wiring toward the second wiring between the wiring and the second wiring is obtained.

【0024】このように請求項5の発明では、予め第1
配線上に支持部材を形成してからレジストを利用して第
2配線を形成するため、支持部材の形成位置を正確に調
節することができるという利点がある。もちろん、支持
部材を複数箇所形成させる場合においても簡単に、かつ
設計通りの位置に正確に形成できるという利点もある。
As described above, in the invention of claim 5, the first
Since the second wiring is formed using the resist after forming the supporting member on the wiring, there is an advantage that the formation position of the supporting member can be accurately adjusted. Of course, there is also an advantage that even when the support member is formed at a plurality of positions, it can be formed easily and accurately at the designed position.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施形態を図1か
ら図5を参照して説明する。全ての図は、半導体基板上
に設けられた第1配線と第2配線とが90°の角度で交
差する場合の第2配線の長さ方向に沿って切断した状態
を示す断面図である。なお、全ての図において同一又は
相当する個所には同一の符号を付している。 (第1の実施形態)図1は、第1の実施形態の配線構造
を形成する工程を簡単に示すフロー図である。以下、図
1(a)〜(h)を参照しながら簡単に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. All figures are cross-sectional views showing a state where the first wiring and the second wiring provided on the semiconductor substrate are cut along the length direction of the second wiring when the first wiring and the second wiring intersect at an angle of 90 °. In all the drawings, the same or corresponding parts are denoted by the same reference numerals. (First Embodiment) FIG. 1 is a flowchart schematically showing a process of forming a wiring structure according to a first embodiment. Hereinafter, a brief description will be given with reference to FIGS.

【0026】まず、半導体基板10上に第1配線のパタ
ーンを図示しないレジストにより形成してから、半導体
基板10の上面に導電性膜であるTi/Pt/Au膜を
形成する。Ti/Pt/Au膜は、Tiを膜厚が50n
mとなるまで蒸着した後、Ptを膜厚が50nmとなる
まで蒸着し、さらにAuを膜厚が1000nmとなるま
で蒸着して形成する。Ti/Pt/Au膜を形成後、レ
ジストを取り除き、Ti/Pt/Au積層膜よりなる第
1配線12が形成された半導体基板10を得る。
First, a first wiring pattern is formed on the semiconductor substrate 10 using a resist (not shown), and then a conductive film of Ti / Pt / Au is formed on the upper surface of the semiconductor substrate 10. The Ti / Pt / Au film has a thickness of 50 n
After depositing until the film thickness reaches m, Pt is deposited until the film thickness becomes 50 nm, and further, Au is deposited until the film thickness becomes 1000 nm. After the formation of the Ti / Pt / Au film, the resist is removed to obtain the semiconductor substrate 10 on which the first wiring 12 made of the Ti / Pt / Au laminated film is formed.

【0027】次に、第1配線12が形成された半導体基
板10上面にポリイミド(例えば、ポリイミドPI−2
610D(DuPont社製、商品名))を厚さ1μm
以上3μm以下程度となるまで塗布して150℃で30
分間加熱することにより絶縁膜であるポリイミド膜14
を形成する(図1(a)参照)。
Next, a polyimide (for example, polyimide PI-2) is formed on the upper surface of the semiconductor substrate 10 on which the first wiring 12 is formed.
610D (manufactured by DuPont, trade name)) with a thickness of 1 μm
And coat at 150 ° C for 30 μm or less.
The polyimide film 14 is an insulating film by heating for
Is formed (see FIG. 1A).

【0028】その後、ポジレジスト(例えば、OFPR
800(東京応化社製、商品名))を上面に1μm程度
塗布する。ポジレジスト塗布後、後に形成する第2配線
20との交差領域のポリイミド膜14が矩形状に残って
ダミーパタンの前駆体をなすように交差領域の分だけ光
を遮光して露光した後、現像液(例えば、NMD−3
(東京応化社製、商品名))により現像する。このと
き、第2配線20との交差領域以外のポリイミド膜14
は図示しないレジストと共に現像液により取り除かれる
ので、半導体基板10上面には、矩形状ポジレジスト1
6と、この矩形状ポジレジスト16により被膜された領
域のポリイミド膜14aおよびこのポリイミド膜14a
に一部が包まれた第1配線12とが残される(図1
(b)参照)。
Thereafter, a positive resist (for example, OFPR
800 (trade name, manufactured by Tokyo Ohkasha Co., Ltd.) is applied to the upper surface by about 1 μm. After the positive resist is applied, the polyimide film 14 in the intersection region with the second wiring 20 to be formed later remains in a rectangular shape and forms a precursor of a dummy pattern, and is exposed to light by shielding the light corresponding to the intersection region. (For example, NMD-3
(Manufactured by Tokyo Ohkasha Co., Ltd.). At this time, the polyimide film 14 other than the intersection region with the second wiring 20
Is removed by a developing solution together with a resist (not shown), so that a rectangular positive resist 1
6, the polyimide film 14a in a region covered with the rectangular positive resist 16 and the polyimide film 14a
The first wiring 12 which is partially wrapped is left (see FIG. 1).
(B)).

【0029】その後、アセトンにより矩形状ポジレジス
ト16を除去した後、350℃で1時間程度加熱する。
このとき、矩形状のポリイミド膜14aが高温により収
縮されて、図1(c)に示したように側面の傾斜が滑ら
かなポリイミド膜14aによるダミーパタンが形成され
る。
Then, after removing the rectangular positive resist 16 with acetone, the substrate is heated at 350 ° C. for about 1 hour.
At this time, the rectangular polyimide film 14a is shrunk by the high temperature, and a dummy pattern of the polyimide film 14a having a smooth side surface is formed as shown in FIG.

【0030】その後、電子ビームによる蒸着あるいはス
パッタ蒸着により、半導体基板10上面にTiを膜厚が
50nmとなるまで蒸着し、Auを膜厚が50nmとな
るまで蒸着して、カレントフィルム18(Ti/Au
膜)を形成する。さらに、半導体基板10上に第2配線
20のパターンを図示しないレジストにより形成してか
ら、電解メッキにより厚さ1μm以上3μm以下程度と
なるまで金属膜であるAu膜を形成する。その後、レジ
ストパターン及び第2配線20以外の領域のカレントフ
ィルム18をArやXe等の不活性ガスを用いるイオン
ミリングにより除去する。
Thereafter, Ti is deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm, and Au is deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm by electron beam deposition or sputter deposition. Au
Film). Further, after a pattern of the second wiring 20 is formed on the semiconductor substrate 10 using a resist (not shown), an Au film as a metal film is formed by electrolytic plating until the thickness becomes about 1 μm or more and 3 μm or less. Thereafter, the current film 18 in a region other than the resist pattern and the second wiring 20 is removed by ion milling using an inert gas such as Ar or Xe.

【0031】もちろん、第2配線20となるAu膜の厚
さは1μm以上3μm以下程度であり、カレントフィル
ム18(Ti/Au膜)を形成するTi膜及びAu膜は
それぞれ50nmであるので、カレントフィルム18の
除去と共に第2配線20となるAu膜がすべて除去され
るという心配はない。これにより、第1配線12の上層
にポリイミド膜14aおよびカレントフィルム18を介
して第2配線20が形成された半導体基板10が得られ
る(図1(d)参照)。
Of course, the thickness of the Au film serving as the second wiring 20 is about 1 μm or more and 3 μm or less, and the Ti film and the Au film forming the current film 18 (Ti / Au film) are 50 nm each. There is no need to worry that the Au film serving as the second wiring 20 is completely removed when the film 18 is removed. Thus, the semiconductor substrate 10 in which the second wiring 20 is formed above the first wiring 12 via the polyimide film 14a and the current film 18 is obtained (see FIG. 1D).

【0032】得られた半導体基板10に対し、第1配線
12の上面から垂直に伸びた平板状のマスク22を第2
配線20の側面の一部とポリイミド膜14aによるダミ
ーパタンの側面の一部とを覆うように設ける(図1
(e)参照)。
On the obtained semiconductor substrate 10, a flat mask 22 extending vertically from the upper surface of the first wiring 12 is applied to the second
It is provided so as to cover a part of the side surface of the wiring 20 and a part of the side surface of the dummy pattern by the polyimide film 14a (FIG. 1).
(E)).

【0033】その後、酸素プラズマによるアッシングに
より第2配線20の側面側から基板平面に対して平行な
方向(第1配線12が延在する方向、すなわち、図1で
は手前から紙面に向かう方向)にエッチング処理(サイ
ドエッチング)して第1配線12と第2配線20との間
のポリイミド膜14aを除去し、空気介在領域である空
間26を形成する。このとき、マスクしてあるポリイミ
ド部分はエッチングされずに残り、この部分が第1配線
12の上面と第2配線20の下面とを絶縁性を保って接
続する支持部材である支柱部24となる。これにより、
第1配線12と第2配線20との間の空間26に、一端
が第1配線12の上面と接続し、他端が第2配線20の
下面と接続する支柱部24を備えた配線構造が得られる
(図1(f)参照)。
Thereafter, ashing is performed by oxygen plasma from the side surface of the second wiring 20 in a direction parallel to the substrate plane (in a direction in which the first wiring 12 extends, that is, in FIG. 1, from the near side to the paper surface). The polyimide film 14a between the first wiring 12 and the second wiring 20 is removed by an etching process (side etching) to form a space 26 which is an air intervening region. At this time, the masked polyimide portion remains without being etched, and this portion becomes the support portion 24 which is a support member that connects the upper surface of the first wiring 12 and the lower surface of the second wiring 20 while maintaining insulation. . This allows
In a space 26 between the first wiring 12 and the second wiring 20, there is provided a wiring structure having a column 24 having one end connected to the upper surface of the first wiring 12 and the other end connected to the lower surface of the second wiring 20. (See FIG. 1 (f)).

【0034】以上では、第1配線12上に形成したポリ
イミド膜14をレジストによりマスクし、それ以外の領
域を露光して現像することにより取り除いて、基板上に
残った矩形状のポリイミド膜14aから形成されるダミ
ーパタンを形成する方法を説明したが、第1配線12上
に露光により硬化する感光性ポリイミドを形成し、この
感光性ポリイミド膜のダミーパタン形成領域のみを露光
して現像することにより第1配線12上にダミーパタン
を形成する方法としてもよい。
In the above, the polyimide film 14 formed on the first wiring 12 is masked with a resist, and the other area is removed by exposing and developing to remove the polyimide film 14a from the rectangular polyimide film 14a remaining on the substrate. The method of forming the dummy pattern to be formed has been described. However, a photosensitive polyimide that is cured by exposure is formed on the first wiring 12 and only the dummy pattern formation region of the photosensitive polyimide film is exposed and developed to form the first pattern. A method of forming a dummy pattern on the wiring 12 may be used.

【0035】ここで、感光性ポリイミド膜を用いて、図
1(c)に示したような側面の傾斜が滑らかな矩形状の
ポリイミド膜14aよりなるダミーパタンを形成する工
程を以下に簡単に説明する。
The process of forming a dummy pattern composed of a rectangular polyimide film 14a having a smooth side surface as shown in FIG. 1C using a photosensitive polyimide film will be briefly described below. .

【0036】まず、第1配線12が形成された基板上に
ポリイミドPI−2703D(DuPont社製、商品
名))を厚さ1μm以上3μm以下となるように塗布し
た後、60℃以上80℃以下で3分間熱処理(プリベー
ク)してポリイミド膜を形成する。次に、後に形成する
第2配線との交差領域に光を照射してポリイミド膜を部
分的に硬化させる。その後、現像して光照射領域以外の
ポリイミド膜を取り除き、半導体基板上面に光を照射し
た領域のポリイミド膜をダミーパタンとして残す。その
後、350℃で1時間程度熱処理することでダミーパタ
ンを形成するポリイミドをフルキュアして、矩形状のポ
リイミド膜を高温により収縮させ、図1(c)に示した
ような側面の傾斜が滑らかな矩形状のポリイミド膜を形
成する。
First, polyimide PI-2703D (trade name, manufactured by DuPont) is applied on the substrate on which the first wiring 12 is formed so as to have a thickness of 1 μm or more and 3 μm or less. Heat treatment (pre-bake) for 3 minutes to form a polyimide film. Next, the polyimide film is partially cured by irradiating light to an intersection region with a second wiring to be formed later. Thereafter, development is performed to remove the polyimide film other than the light irradiation region, and the polyimide film in the light irradiation region is left as a dummy pattern on the upper surface of the semiconductor substrate. Thereafter, the polyimide forming the dummy pattern is fully cured by heat treatment at 350 ° C. for about 1 hour, and the rectangular polyimide film is shrunk by high temperature, so that the side surface inclination is smooth as shown in FIG. A polyimide film having a shape is formed.

【0037】以上述べた工程により得られた配線構造
は、図1(f)および図2の斜視図に示したように、半
導体基板10上に設けられた第1配線12と、第1配線
12に対して90°の角度で交差する第2配線20との
間の空間26に、一端が第1配線12の上面と接続し、
他端が第2配線20の下面とに接続する支柱部24を備
えたものとなる。この支柱部24は絶縁膜から形成され
ているため、第1配線12と第2配線20とを絶縁した
状態で繋いでいる。このため、第2配線が支柱部24に
よって第1配線12から所定間隔隔てた状態で支持さ
れ、 第2配線の撓みが抑えられて、交差配線構造全体と
しての機械的強度を向上することができる。
As shown in the perspective views of FIGS. 1F and 2, the wiring structure obtained by the above-described steps includes the first wiring 12 provided on the semiconductor substrate 10 and the first wiring 12. One end is connected to the upper surface of the first wiring 12 in a space 26 between the second wiring 20 and the second wiring 20 crossing at an angle of 90 ° with respect to
The other end is provided with the support portion 24 connected to the lower surface of the second wiring 20. Since the support portion 24 is formed of an insulating film, the first wiring 12 and the second wiring 20 are connected in an insulated state. For this reason, the second wiring is supported by the support portion 24 at a predetermined distance from the first wiring 12, and the bending of the second wiring is suppressed, so that the mechanical strength of the entire cross wiring structure can be improved. .

【0038】したがって、第2配線20の機械的強度の
限界に左右されずに第1配線の線幅の設計を行えるの
で、第1配線12の線幅を広げて配線抵抗を目的の値と
なるまで低減することができる。 (第2の実施形態)図3は、第2の実施形態の配線構造
を形成する工程を簡単に示すフロー図である。以下、図
3(a)〜(h)を参照しながら簡単に説明する。
Therefore, the line width of the first wiring can be designed without being affected by the limit of the mechanical strength of the second wiring 20, so that the line width of the first wiring 12 is increased and the wiring resistance becomes a target value. Can be reduced. (Second Embodiment) FIG. 3 is a flowchart schematically showing a process of forming a wiring structure according to a second embodiment. Hereinafter, a brief description will be given with reference to FIGS.

【0039】まず、上記第1実施形態で述べた方法と同
様の方法で半導体基板10上にTi/Pt/Au膜より
なる第1配線12を形成する。次に、この半導体基板1
0上面に絶縁膜であるSiN膜15をプラズマCVD法
により厚さ1μm以上3μm以下程度となるまで形成す
る。その後、SiN膜15上面の第2配線20との接続
予定位置にフォトレジストによるマスク22を形成する
(図3(a)参照)。
First, a first wiring 12 made of a Ti / Pt / Au film is formed on a semiconductor substrate 10 by a method similar to the method described in the first embodiment. Next, the semiconductor substrate 1
An SiN film 15 as an insulating film is formed on the upper surface by plasma CVD until the thickness becomes about 1 μm or more and 3 μm or less. Thereafter, a mask 22 made of a photoresist is formed on the upper surface of the SiN film 15 at a position to be connected to the second wiring 20 (see FIG. 3A).

【0040】フォトレジストによるマスク22が形成さ
れていない領域のSiN膜15をSF6 ガスを用いたR
IEにより除去する。続いてフォトレジストによるマス
ク22を取り除いて第1配線上に支持部材であるSiN
よりなる支柱部24を形成する(図3(b)参照)。
[0040] The photoresist SiN film 15 in the region where the mask 22 is not formed by using a SF 6 gas R
Remove by IE. Subsequently, the mask 22 made of photoresist is removed, and SiN as a support member is formed on the first wiring.
The support 24 is formed (see FIG. 3B).

【0041】その後、支柱部24が埋まるまでOFPR
800等のポジレジストを塗布する。ポジレジスト塗布
後、後に形成する第2配線20との交差領域のポジレジ
ストが矩形状に残ってダミーパタンの前駆体をなすよう
に交差領域の分だけ光を遮光して露光した後、NMD−
3等の現像液により現像し、矩形状のポジレジスト膜1
6をダミーパタンの前駆体として形成する(図3(c)
参照)。その後、支柱部24が露出するまで酸素プラズ
マによりポジレジスト膜16の上面をエッチングした
後、120℃以上140℃以下の温度で3分程度加熱し
てポジレジスト膜16をリフローさせて側面の傾斜を滑
らかにし、ポジレジスト膜16によるダミーパターンを
形成する(図3(d)参照)。なお、酸素プラズマによ
るポジレジスト膜16上面のエッチング時に、ポジレジ
スト膜16がリフローされてしまう場合もあり、その場
合は上記リフロー処理は行わない。
Thereafter, the OFPR is used until the support portion 24 is filled.
A positive resist such as 800 is applied. After the application of the positive resist, the positive resist in the intersection region with the second wiring 20 to be formed later remains in a rectangular shape and forms a precursor of the dummy pattern.
3 and developed with a developer such as
6 is formed as a dummy pattern precursor (FIG. 3C).
reference). After that, the upper surface of the positive resist film 16 is etched by oxygen plasma until the support portion 24 is exposed, and then heated at a temperature of 120 ° C. or more and 140 ° C. or less for about 3 minutes to reflow the positive resist film 16 to reduce the inclination of the side surface. Then, a dummy pattern is formed by the positive resist film 16 (see FIG. 3D). When the upper surface of the positive resist film 16 is etched by oxygen plasma, the positive resist film 16 may be reflowed. In such a case, the reflow process is not performed.

【0042】その後、電子ビームによる蒸着あるいはス
パッタ蒸着により、半導体基板10上面にTiを膜厚が
50nmとなるまで蒸着し、Auを膜厚が50nmとな
るまで蒸着して、カレントフィルム18(Ti/Au
膜)を形成する。さらに、半導体基板10上に第2配線
20のパターンを図示しないレジストにより形成してか
ら、電解メッキにより厚さ1μm以上3μm以下程度と
なるまで金属膜であるAu膜を形成する。その後、レジ
ストパターン及び第2配線20以外の領域のカレントフ
ィルム18をArやXe等の不活性ガスを用いるイオン
ミリングにより除去してAuよりなる第2配線20を形
成する。もちろん、第2配線20となるAu膜の厚さは
1μm以上3μm以下程度であり、カレントフィルム1
8(Ti/Au膜)を形成するTi膜及びAu膜はそれ
ぞれ50nmであるので、カレントフィルム18の除去
と共に第2配線20となるAu膜がすべて除去されると
いう心配はない。これにより、第1配線12の上層にポ
ジレジスト16、支柱部24およびカレントフィルム1
8を介して第2配線20が形成された半導体基板10が
得られる(図3(e)参照)。
Thereafter, Ti is deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm and Au is deposited to a thickness of 50 nm by electron beam deposition or sputter deposition. Au
Film). Further, after a pattern of the second wiring 20 is formed on the semiconductor substrate 10 using a resist (not shown), an Au film as a metal film is formed by electrolytic plating until the thickness becomes about 1 μm or more and 3 μm or less. Thereafter, the current film 18 in a region other than the resist pattern and the second wiring 20 is removed by ion milling using an inert gas such as Ar or Xe to form the second wiring 20 made of Au. Of course, the thickness of the Au film serving as the second wiring 20 is about 1 μm or more and 3 μm or less.
Since each of the Ti film and the Au film forming 8 (Ti / Au film) has a thickness of 50 nm, there is no concern that the removal of the current film 18 and the removal of the entire Au film serving as the second wiring 20 will also occur. As a result, the positive resist 16, the support 24, and the current film 1 are formed on the first wiring 12.
The semiconductor substrate 10 on which the second wiring 20 is formed is obtained through the intermediary 8 (see FIG. 3E).

【0043】その後、得られた半導体基板10を酸素プ
ラズマによりアッシングして第1配線12と第2配線2
0との間のポジレジスト16を除去し、空気介在領域で
ある空間26を形成する。このとき、支柱部24は除去
されずに残るので、第1配線12の上面と第2配線20
の下面とを絶縁性を保って接続する支柱部24を備えた
配線構造が得られる(図3(f)参照)。
Thereafter, the obtained semiconductor substrate 10 is ashed by oxygen plasma to form the first wiring 12 and the second wiring 2.
The positive resist 16 between 0 and 0 is removed to form a space 26 that is an air intervening region. At this time, since the support portion 24 remains without being removed, the upper surface of the first wiring 12 and the second wiring 20 are not removed.
(See FIG. 3 (f)).

【0044】以上述べた工程により得られた配線構造
は、図3(f)に示したように、半導体基板10上に設
けられた第1配線12と、第1配線12に対して90°
の角度で交差する第2配線20との間の空間26に、一
端が第1配線12の上面と接続し、他端が第2配線20
の下面とに接続する支柱部24を備えたものとなる。こ
の支柱部24は絶縁膜から形成されているため、第1配
線12と第2配線20とを絶縁した状態で繋いでいる。
このため、第2配線が支柱部24によって第1配線12
から所定間隔隔てた状態で支持され、 第2配線の撓みが
抑えられて、交差配線構造全体としての機械的強度を向
上することができる。
As shown in FIG. 3F, the wiring structure obtained by the above-described steps has a structure in which the first wiring 12 provided on the semiconductor substrate 10 is 90 ° away from the first wiring 12.
One end is connected to the upper surface of the first wiring 12 and the other end is connected to the space 26 between the second wiring 20 and
Is provided with the support portion 24 connected to the lower surface of the support. Since the support portion 24 is formed of an insulating film, the first wiring 12 and the second wiring 20 are connected in an insulated state.
For this reason, the second wiring is formed by the support portion 24 so as to form the first wiring 12.
The second wiring is supported at a predetermined distance from the second wiring, the bending of the second wiring is suppressed, and the mechanical strength of the entire cross wiring structure can be improved.

【0045】したがって、第2配線20の機械的強度の
限界に左右されずに第1配線の線幅の設計を行えるの
で、第1配線12の線幅を広げて配線抵抗を目的の値と
なるまで低減することができる。
Therefore, the line width of the first wiring can be designed without being affected by the limit of the mechanical strength of the second wiring 20, so that the line width of the first wiring 12 is increased and the wiring resistance becomes a target value. Can be reduced.

【0046】さらに、この方法によれば、支柱部24を
任意の場所に正確に形成させることが可能であり、パタ
ン設計の自由度が増大するという利点がある。 (第3実施形態)図4は、第3の実施形態の配線構造を
形成する工程を簡単に示すフロー図である。以下、図4
(a)〜(e)を参照しながら簡単に説明する。
Further, according to this method, it is possible to accurately form the support portion 24 at an arbitrary position, and there is an advantage that the degree of freedom in pattern design is increased. (Third Embodiment) FIG. 4 is a flowchart schematically showing a process of forming a wiring structure according to a third embodiment. Hereinafter, FIG.
A brief description will be given with reference to (a) to (e).

【0047】まず、上記第1実施形態で述べた方法と同
様の方法で半導体基板10上にTi/Pt/Au膜より
なる第1配線12を形成する。次に、この半導体基板1
0上面に絶縁膜であるSiN膜15をプラズマCVD法
により厚さ1μm以上3μm以下程度となるまで形成さ
せる。その後、SiN膜15上面の第2配線20との接
続予定位置にフォトレジストによるマスク22を形成す
る(図4(a)参照)。
First, a first wiring 12 made of a Ti / Pt / Au film is formed on a semiconductor substrate 10 by a method similar to the method described in the first embodiment. Next, the semiconductor substrate 1
An SiN film 15 as an insulating film is formed on the upper surface by plasma CVD until the thickness becomes about 1 μm or more and 3 μm or less. Thereafter, a mask 22 made of a photoresist is formed on the upper surface of the SiN film 15 at a position where the second wiring 20 is to be connected (see FIG. 4A).

【0048】フォトレジストによりマスクされていない
領域のSiN膜15をSF6 ガスを用いたRIEにより
除去する。続いてフォトレジストによるマスク22を取
り除いて第1配線上に支持部材であるSiNよりなる支
柱部24を形成する(図4(b)参照)。
The SiN film 15 in a region not masked by the photoresist is removed by RIE using SF 6 gas. Subsequently, the mask 22 made of the photoresist is removed to form a support portion 24 made of SiN as a support member on the first wiring (see FIG. 4B).

【0049】その後、例えば、OFPR800等のポジ
レジストを厚さ2μm以上3μm以下程度塗布して支柱
部24をポジレジスト中に埋没させる。ポジレジスト塗
布後、後に形成する第2配線20との交差領域のポジレ
ジストが矩形状に残ってダミーパタンの前駆体をなすよ
うに交差領域の分だけ光を遮光して露光した後、例え
ば、NMD−3等の現像液により現像し、内部に支柱部
24が埋没した矩形状のポジレジスト16をダミーパタ
ンの前駆体として形成する。その後、120℃以上14
0℃以下の温度で3分程度加熱してポジレジスト16を
リフローさせて側面の傾斜を滑らかにし、ポジレジスト
膜16によるダミーパターンを形成する(図4(c)参
照)。なお、酸素プラズマによるポジレジスト16上面
のエッチング時に、ポジレジスト16がリフローされて
しまう場合もあり、その場合は上記リフロー処理は行わ
ない。
Thereafter, for example, a positive resist such as OFPR800 is applied to a thickness of about 2 μm or more and 3 μm or less to bury the support portion 24 in the positive resist. After the application of the positive resist, the positive resist in the intersection region with the second wiring 20 to be formed later remains in a rectangular shape and is exposed by shielding the light for the intersection region so as to form a precursor of the dummy pattern. Developing with a developer such as -3, a rectangular positive resist 16 in which the pillars 24 are embedded is formed as a dummy pattern precursor. After that, 120 ° C or more 14
By heating at a temperature of 0 ° C. or lower for about 3 minutes, the positive resist 16 is reflowed to smooth the side surfaces, and a dummy pattern is formed by the positive resist film 16 (see FIG. 4C). When the upper surface of the positive resist 16 is etched by oxygen plasma, the positive resist 16 may be reflowed. In this case, the reflow process is not performed.

【0050】さらに、電子ビームによる蒸着あるいはス
パッタ蒸着により、半導体基板10上面にTiを膜厚が
50nmとなるまで蒸着し、Auを膜厚が50nmとな
るまで蒸着して、カレントフィルム18(Ti/Au
膜)を形成する。さらに、半導体基板10上に第2配線
20のパターンを図示しないレジストにより形成してか
ら、電解メッキにより厚さ1μm以上3μm以下程度と
なるまで金属膜であるAu膜を形成する。
Further, Ti is vapor-deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm and Au is vapor-deposited to a thickness of 50 nm by electron beam vapor deposition or sputter vapor deposition. Au
Film). Further, after a pattern of the second wiring 20 is formed on the semiconductor substrate 10 using a resist (not shown), an Au film as a metal film is formed by electrolytic plating until the thickness becomes about 1 μm or more and 3 μm or less.

【0051】その後、レジストパターン及び第2配線2
0以外の領域のカレントフィルム18をArやXe等の
不活性ガスを用いるイオンミリングにより除去してAu
よりなる第2配線20を形成する。もちろん、第2配線
20となるAu膜の厚さは1μm以上3μm以下程度で
あり、カレントフィルム18(Ti/Au膜)を形成す
るTi膜及びAu膜はそれぞれ50nmであるので、カ
レントフィルム18の除去と共に第2配線20となるA
u膜がすべて除去されるという心配はない。これによ
り、第1配線12の上層にポジレジスト16、支柱部2
4およびカレントフィルム18を介して第2配線20が
形成された半導体基板10が得られる(図4(d)参
照)。
After that, the resist pattern and the second wiring 2
The current film 18 in a region other than 0 is removed by ion milling using an inert gas such as Ar or Xe to obtain Au.
The second wiring 20 is formed. Of course, the thickness of the Au film serving as the second wiring 20 is about 1 μm or more and 3 μm or less, and the Ti film and the Au film forming the current film 18 (Ti / Au film) are each 50 nm. A which becomes the second wiring 20 upon removal
There is no worry that all of the u film will be removed. As a result, the positive resist 16 and the support 2 are formed on the first wiring 12.
The semiconductor substrate 10 on which the second wiring 20 is formed is obtained via the current wiring 4 and the current film 18 (see FIG. 4D).

【0052】その後、得られた半導体基板10を酸素プ
ラズマによりアッシングして第1配線12と第2配線2
0との間のポジレジスト16を除去し、空気介在領域で
ある空間26を形成する。このとき、支柱部24は除去
されずに残るので、第1配線12の上面に突出し第2配
線の下面側と接触しない高さの支柱部24を備えた配線
構造が得られる(図4(e)参照)。
Thereafter, the obtained semiconductor substrate 10 is ashed by oxygen plasma to form the first wiring 12 and the second wiring 2.
The positive resist 16 between 0 and 0 is removed to form a space 26 that is an air intervening region. At this time, since the support portion 24 remains without being removed, a wiring structure including the support portion 24 having a height protruding from the upper surface of the first wiring 12 and not contacting the lower surface of the second wiring 12 is obtained (FIG. 4E). )reference).

【0053】すなわち、以上の工程により得られた配線
構造は、図4(e)に示したように、半導体基板10上
に設けられた第1配線12と、第1配線12に対して9
0°の角度で交差する第2配線20との間の空間26
に、一端が第1配線12の上面と接続し、他端が第1配
線12と第2配線20との間の領域に配された支柱部2
4を備えたものとなる。この支柱部24は、第2配線2
0が撓んで第1配線12に近づいたときに、第2配線2
0の下面側から第2配線20を支持してそれ以上第1配
線12と第2配線20とが近づかないようにする。もち
ろん、SiNから形成されたものであるため、第2配線
を支持した状態のときでも第1配線12と第2配線20
とを絶縁した状態とする。さらに、第2配線20が撓ん
だときに第2配線20を第1配線から所定距離隔てた状
態で第2配線20を下面側から支持するため、第2配線
の撓みが抑えられ、交差配線構造全体としての機械的強
度が向上したものとなる。したがって、第2配線20の
機械的強度の限界に左右されずに第1配線の線幅の設計
を行えるので、第1配線12の線幅を広げて配線抵抗を
目的の値となるまで低減することができる。
That is, as shown in FIG. 4E, the wiring structure obtained by the above-described process has the first wiring 12 provided on the semiconductor substrate 10 and the first wiring 12
Space 26 between the second wiring 20 crossing at an angle of 0 °
A column 2 having one end connected to the upper surface of the first wiring 12 and the other end disposed in a region between the first wiring 12 and the second wiring 20.
4 is provided. The support portion 24 is provided with the second wiring 2
0 is bent and approaches the first wiring 12, the second wiring 2
The second wiring 20 is supported from the lower surface side of 0 so that the first wiring 12 and the second wiring 20 do not approach each other. Of course, since it is formed of SiN, even when the second wiring is supported, the first wiring 12 and the second wiring 20 can be formed.
Is insulated. Further, when the second wiring 20 is bent, the second wiring 20 is supported from the lower surface side while keeping the second wiring 20 at a predetermined distance from the first wiring, so that the bending of the second wiring is suppressed, and the cross wiring is formed. The mechanical strength of the entire structure is improved. Therefore, the line width of the first wiring can be designed without being affected by the limit of the mechanical strength of the second wiring 20, so that the line width of the first wiring 12 is increased and the wiring resistance is reduced to a target value. be able to.

【0054】加えて、この構成によれば、第1配線12
と第2配線20とを接続する場合に比べて第1配線12
と第2配線20間の寄生容量を低減することができるの
で、MMICの高周波特性を損なうことがないという新
たな利点がある。(第4実施形態)図5は、第4の実施
形態の配線構造を形成する工程を簡単に示すフロー図で
ある。以下、図5(a)〜(e)を参照しながら簡単に
説明する。
In addition, according to this configuration, the first wiring 12
The first wiring 12 is compared with the case where the first wiring 12 is connected to the second wiring 20.
It is possible to reduce a parasitic capacitance between the MMIC and the second wiring 20, so that there is a new advantage that high frequency characteristics of the MMIC are not impaired. (Fourth Embodiment) FIG. 5 is a flowchart schematically showing a process of forming a wiring structure according to a fourth embodiment. Hereinafter, a brief description will be given with reference to FIGS.

【0055】まず、上記第1実施形態で述べた方法と同
様の方法で半導体基板10上にTi/Pt/Au膜より
なる第1配線12を形成する。次に、この半導体基板1
0上面に絶縁膜であるSiN膜15をプラズマCVD法
により厚さ3μm程度となるまで形成させる。その後、
SiN膜15上面の第2配線20との接続予定位置にフ
ォトレジストによるマスク22を形成する(図5(a)
参照)。
First, a first wiring 12 made of a Ti / Pt / Au film is formed on a semiconductor substrate 10 by a method similar to the method described in the first embodiment. Next, the semiconductor substrate 1
A SiN film 15 as an insulating film is formed on the upper surface by plasma CVD until the thickness becomes about 3 μm. afterwards,
A mask 22 made of a photoresist is formed on the upper surface of the SiN film 15 at a position where the second wiring 20 is to be connected (FIG. 5A).
reference).

【0056】フォトレジストによりマスクされていない
領域のSiN膜15をSF6 ガスを用いたRIEにより
除去する。続いてフォトレジストによるマスク22を取
り除いて第1配線上に支持部材であるSiNよりなる支
柱部24を形成する(図5(b)参照)。
The SiN film 15 in a region not masked by the photoresist is removed by RIE using SF 6 gas. Subsequently, the mask 22 made of the photoresist is removed to form a support portion 24 made of SiN as a support member on the first wiring (see FIG. 5B).

【0057】その後、例えば、OFPR800等のポジ
レジストを厚さ2μm程度塗布する。このとき、ポジレ
ジストは、支柱部24の高さよりも薄く塗布されている
ため、図5(c)に示したように、支柱部24のポジレ
ジスト膜から突出する表面に薄いポジレジストが塗布さ
れた状態となるか、あるいは、露出した状態となる。。
ここでは、説明を簡単にするため、支柱部24のポジレ
ジストから突出する表面に薄いポジレジストが塗布され
た状態となった場合を述べる。もちろん、支柱部24表
面が露出した状態も同じような作用をすることは言うま
でもない。
Thereafter, for example, a positive resist such as OFPR800 is applied to a thickness of about 2 μm. At this time, since the positive resist is applied thinner than the height of the support portion 24, a thin positive resist is applied to the surface of the support portion 24 protruding from the positive resist film as shown in FIG. State or exposed state. .
Here, in order to simplify the description, a case will be described in which a thin positive resist is applied to a surface of the support portion 24 protruding from the positive resist. Of course, it is needless to say that the state where the surface of the support portion 24 is exposed has the same effect.

【0058】ポジレジスト塗布後、後に形成する第2配
線20との交差領域のポジレジストが矩形状に残ってダ
ミーパタンの前駆体をなすように交差領域の分だけ光を
遮光して露光した後、例えば、NMD−3等の現像液に
より現像し、上面に支柱部24が突出した矩形状のポジ
レジスト16をダミーパタンの前駆体として形成する。
その後、120℃以上140℃以下の温度で3分程度加
熱してポジレジスト16をリフローさせて側面の傾斜を
滑らかにし、ポジレジスト膜16によるダミーパターン
を形成する(図5(d)参照)。なお、酸素プラズマに
よるポジレジスト16上面のエッチング時に、ポジレジ
スト16がリフローされてしまう場合もあり、その場合
は上記リフロー処理は行わない。
After the application of the positive resist, the positive resist at the intersection with the second wiring 20 to be formed later remains in a rectangular shape and is exposed to light by shielding the light so as to form the precursor of the dummy pattern. For example, development is performed using a developing solution such as NMD-3, and a rectangular positive resist 16 having a columnar portion 24 protruding from the upper surface is formed as a dummy pattern precursor.
Thereafter, the positive resist 16 is heated at a temperature of 120 ° C. or more and 140 ° C. or less for about 3 minutes to reflow the positive resist 16 to smooth the side surfaces, thereby forming a dummy pattern by the positive resist film 16 (see FIG. 5D). When the upper surface of the positive resist 16 is etched by oxygen plasma, the positive resist 16 may be reflowed. In this case, the reflow process is not performed.

【0059】さらに、電子ビームによる蒸着あるいはス
パッタ蒸着により、半導体基板10上面にTiを膜厚が
50nmとなるまで蒸着し、Auを膜厚が50nmとな
るまで蒸着して、カレントフィルム18(Ti/Au
膜)を形成する。さらに、半導体基板10上に第2配線
20のパターンを図示しないレジストにより形成してか
ら、電解メッキにより厚さ1μm以上3μm以下程度と
なるまで金属膜であるAu膜を形成する。
Further, Ti is deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm and Au is deposited on the upper surface of the semiconductor substrate 10 to a thickness of 50 nm by electron beam deposition or sputter deposition. Au
Film). Further, after a pattern of the second wiring 20 is formed on the semiconductor substrate 10 using a resist (not shown), an Au film as a metal film is formed by electrolytic plating until the thickness becomes about 1 μm or more and 3 μm or less.

【0060】その後、レジストパターン及び第2配線2
0以外の領域のカレントフィルム18をArやXe等の
不活性ガスを用いるイオンミリングにより除去してAu
よりなる第2配線20を形成する。もちろん、第2配線
20となるAu膜の厚さは1μm以上3μm以下程度で
あり、カレントフィルム18(Ti/Au膜)を形成す
るTi膜及びAu膜はそれぞれ50nmであるので、カ
レントフィルム18の除去と共に第2配線20となるA
u膜がすべて除去されるという心配はない。これによ
り、第1配線12の上層にポジレジスト16、支柱部2
4およびカレントフィルム18を介して第2配線20が
形成された半導体基板10が得られる(図5(e)参
照)。
After that, the resist pattern and the second wiring 2
The current film 18 in a region other than 0 is removed by ion milling using an inert gas such as Ar or Xe to obtain Au.
The second wiring 20 is formed. Of course, the thickness of the Au film serving as the second wiring 20 is about 1 μm or more and 3 μm or less, and the Ti film and the Au film forming the current film 18 (Ti / Au film) are each 50 nm. A which becomes the second wiring 20 upon removal
There is no worry that all of the u film will be removed. As a result, the positive resist 16 and the support 2 are formed on the first wiring 12.
The semiconductor substrate 10 on which the second wiring 20 is formed is obtained via the current film 4 and the current film 18 (see FIG. 5E).

【0061】その後、得られた半導体基板10を酸素プ
ラズマによりアッシングして第1配線12と第2配線2
0との間のポジレジスト16を除去し、空気介在領域で
ある空間26とする。このとき、支柱部24は除去され
ずに残るので、第2配線20中に入り込んだ支柱部24
を備えた配線構造が得られる(図5(f)参照)。
Thereafter, the obtained semiconductor substrate 10 is ashed by oxygen plasma to form the first wiring 12 and the second wiring 2.
The positive resist 16 between 0 and 0 is removed to form a space 26 which is an air intervening region. At this time, since the support portion 24 remains without being removed, the support portion 24
Is obtained (see FIG. 5F).

【0062】すなわち、以上の工程により得られた配線
構造は、図5(f)に示したように、半導体基板10上
に設けられた第1配線12と、第1配線12に対して9
0°の角度で交差する第2配線20との間の空間26
に、一端が第1配線12の上面と接続し、他端が第2配
線20の下面側から第2配線の内部に入り込む支柱部2
4を備えたものとなる。この支柱部24は、SiN膜か
ら形成されているため、第1配線12と第2配線20と
を絶縁した状態で繋いでいる。このため、第2配線が支
柱部24によって第1配線12から所定間隔隔てた状態
で支持され、 第2配線の撓みが抑えられて、交差配線構
造全体としての機械的強度を向上することができる。
That is, as shown in FIG. 5F, the wiring structure obtained by the above-described steps has the first wiring 12 provided on the semiconductor substrate 10 and the first wiring 12 with respect to the first wiring 12.
Space 26 between the second wiring 20 crossing at an angle of 0 °
A pillar 2 having one end connected to the upper surface of the first wiring 12 and the other end entering the inside of the second wiring from the lower surface of the second wiring 20.
4 is provided. Since the support portion 24 is formed of the SiN film, the first wire 12 and the second wire 20 are connected in an insulated state. For this reason, the second wiring is supported by the support portion 24 at a predetermined distance from the first wiring 12, and the bending of the second wiring is suppressed, so that the mechanical strength of the entire cross wiring structure can be improved. .

【0063】さらに、他端が第2配線20の下面側から
第2配線の内部に入り込んでいるため第2配線との接続
強度が高く、より一層交差配線構造全体としての機械的
強度が向上したものとなる。
Further, since the other end enters the inside of the second wiring from the lower surface side of the second wiring 20, the connection strength with the second wiring is high, and the mechanical strength of the entire cross wiring structure is further improved. It will be.

【0064】したがって、第2配線20の機械的強度の
限界に左右されずに第1配線の線幅の設計を行えるの
で、第1配線12の線幅を広げて配線抵抗を目的の値と
なるまで低減することができる。もちろん、この方法に
よれば、支柱部24を任意の場所に正確に形成させるこ
とが可能であり、パタン設計の自由度が増大するという
利点がある。
Therefore, the line width of the first wiring can be designed without being affected by the limit of the mechanical strength of the second wiring 20, so that the line width of the first wiring 12 is increased and the wiring resistance becomes a target value. Can be reduced. Of course, according to this method, it is possible to accurately form the support portion 24 at an arbitrary position, and there is an advantage that the degree of freedom in pattern design is increased.

【0065】なお、以上に述べた全ての実施形態では説
明を簡単にするため、第1配線と第2配線20の2つの
配線が交差した場合を示しているが、本発明は2つの以
上の配線を交差させる場合にも適用できるものである。
In all the embodiments described above, the case where two wirings of the first wiring and the second wiring 20 intersect is shown for simplicity of explanation, but the present invention is not limited to the case where two or more wirings intersect. The present invention can be applied to a case where wirings cross each other.

【0066】また、以上に述べた全ての実施形態では、
半導体基板上に配線を設けるものとしたが、本発明の配
線構造は半導体基板に限らずプリント配線基板などのよ
うな表面に配線を設けることのできる全ての基板に適応
できるものである。
In all the embodiments described above,
Although the wiring is provided on the semiconductor substrate, the wiring structure of the present invention is applicable not only to the semiconductor substrate but also to any substrate such as a printed wiring board on which wiring can be provided on the surface.

【0067】[0067]

【発明の効果】以上説明したように、請求項1の発明に
よれば、第1配線と第2配線との間の空気介在領域に第
1配線と第2配線との接触を阻止する絶縁性の支持部材
を備えているため、 第2配線の撓みにより第1配線と第
2配線とが接触して配線間が短絡するなどの問題が生じ
ず、従来よりも第1配線の配線幅を広げた構成として交
差位置における配線抵抗を低減できる、という効果を達
成する。もちろん、第1配線と第2配線との交差構造全
体としての強度も強くなる、という効果も達成する。
As described above, according to the first aspect of the present invention, the insulating property for preventing the contact between the first wiring and the second wiring in the air intervening region between the first wiring and the second wiring. Since the first wiring and the second wiring are not in contact with each other due to the bending of the second wiring, a problem such as a short circuit between the wirings does not occur, and the wiring width of the first wiring is wider than before. As a result, the effect that the wiring resistance at the intersection position can be reduced is achieved. Of course, the effect of increasing the strength of the entire intersection structure between the first wiring and the second wiring is also achieved.

【0068】また、請求項2の発明では、請求項1の配
線構造において、絶縁性の支持体が第1配線と第2配線
とを接続する構造であるため、第2配線の交差位置にお
ける強度が強くなり、第2配線の撓みがかなり抑えられ
ると共に、第2配線の側面方向からかかる負荷に対して
も強いものとなる、という効果を達成する。したがっ
て、従来よりも第1配線と第2配線との接触による短絡
が生じない配線構造が得られる、という効果を達成す
る。
According to the second aspect of the present invention, in the wiring structure of the first aspect, since the insulating support is a structure for connecting the first wiring and the second wiring, the strength at the intersection of the second wiring is provided. And the bending of the second wiring is considerably suppressed, and the second wiring has an effect of being strong against a load applied from the side surface direction of the second wiring. Therefore, the effect of obtaining a wiring structure in which a short circuit does not occur due to contact between the first wiring and the second wiring compared to the related art is achieved.

【0069】さらに、請求項3の発明では、請求項1の
配線構造において、支持部材が第1配線上面と接続し第
2配線下面から離れた構成、または第2配線下面と接続
し第1配線上面から離れた構成としたため、第1配線と
第2配線とを接続する場合に比べて第1配線と第2配線
間の寄生容量を低減することができる、という効果を達
成する。そのため、MMICの配線構造に適用した場合
に高周波特性を損なうことがない、という効果を達成す
る。もちろん、支持部材は、第2配線が撓んだときに下
面側から第2配線を支持する構成であるため、従来より
も第1配線と第2配線との接触による短絡が生じない、
という効果も達成する。また、請求項4の発明は、簡単
に所望形状の支持部材を目的とする位置に形成すること
ができる、という効果を達成する。また、装置構成を大
幅に変えることなく第1と第2の配線間に支持部材を形
成させることができる、という効果も達成する。
According to a third aspect of the present invention, in the wiring structure of the first aspect, the support member is connected to the upper surface of the first wiring and separated from the lower surface of the second wiring, or is connected to the lower surface of the second wiring and connected to the lower surface of the second wiring. Since the first wiring and the second wiring are separated from each other, the effect of reducing the parasitic capacitance between the first wiring and the second wiring can be achieved as compared with the case where the first wiring and the second wiring are connected. Therefore, when applied to the wiring structure of the MMIC, the effect that the high frequency characteristics are not impaired is achieved. Of course, since the support member is configured to support the second wiring from the lower surface side when the second wiring is bent, a short circuit due to contact between the first wiring and the second wiring does not occur as compared with the related art.
The effect is also achieved. The invention of claim 4 achieves an effect that a support member having a desired shape can be easily formed at a target position. Further, an effect that a support member can be formed between the first and second wirings without significantly changing the device configuration is also achieved.

【0070】さらに、請求項5の発明は、支持部材を任
意の場所に正確に形成できる、という効果を達成する。
もちろん、支持部材を複数箇所形成させる場合において
も簡単に、かつ設計通りの位置に正確に形成できるの
で、パタン設計の自由度が増大する、という効果を達成
する。
Further, the invention of claim 5 achieves the effect that the support member can be formed accurately at any place.
Of course, even when the support member is formed at a plurality of positions, the support member can be formed easily and accurately at the designed position, so that the effect of increasing the degree of freedom in pattern design is achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態の配線構造を形成する工程を簡
単に示すフロー図である。
FIG. 1 is a flowchart schematically showing a process of forming a wiring structure according to a first embodiment.

【図2】図1に示した製造方法により得られる配線構造
の概略を示す斜視図である。
FIG. 2 is a perspective view schematically showing a wiring structure obtained by the manufacturing method shown in FIG.

【図3】第2の実施形態の配線構造を形成する工程を簡
単に示すフロー図である。
FIG. 3 is a flowchart schematically showing a process of forming a wiring structure according to a second embodiment.

【図4】第3の実施形態の配線構造を形成する工程を簡
単に示すフロー図である。
FIG. 4 is a flowchart schematically showing a process of forming a wiring structure according to a third embodiment.

【図5】第4の実施形態の配線構造を形成する工程を簡
単に示すフロー図である。
FIG. 5 is a flowchart schematically showing a step of forming a wiring structure according to a fourth embodiment.

【図6】従来の配線構造を示す概略説明図である。FIG. 6 is a schematic explanatory view showing a conventional wiring structure.

【符号の説明】[Explanation of symbols]

10 半導体基板 12 第1配線 14 ポリイミド膜 14a 矩形状のポリイミド膜 15 SiN膜 16 ポジレジスト 18 カレントフィルム 20 第2配線 22 マスク 24 支柱部 26 空間 Reference Signs List 10 semiconductor substrate 12 first wiring 14 polyimide film 14a rectangular polyimide film 15 SiN film 16 positive resist 18 current film 20 second wiring 22 mask 24 support portion 26 space

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 同一平面に沿って設けられた第1配線と
第2配線との少なくとも2つの配線の交差位置における
配線構造であって、 第2の配線は、第1の配線との間に空気を介在させて第
1の配線から予め定めた距離離れて配置されており、 前記第1配線と前記第2配線との間の空気介在領域に、
第1配線と第2配線とが接触するのを妨げるように支持
する絶縁性の支持部材を備えたことを特徴とする配線構
造。
1. A wiring structure at an intersection of at least two wirings of a first wiring and a second wiring provided along the same plane, wherein the second wiring is located between the first wiring and the first wiring. It is arranged at a predetermined distance from the first wiring with air interposed therebetween, and in an air intervening region between the first wiring and the second wiring,
A wiring structure, comprising: an insulating support member that supports the first wiring and the second wiring so as to prevent the first wiring from coming into contact with the second wiring.
【請求項2】 前記支持部材は、一端が第1配線に接続
されると共に、他端が第2配線に接続されていることを
特徴とする請求項1に記載の配線構造。
2. The wiring structure according to claim 1, wherein the supporting member has one end connected to the first wiring and the other end connected to the second wiring.
【請求項3】 前記支持部材は、一端部が前記第1配線
または前記第2配線の一方の配線に接続されると共に、
他端部が前記第1配線または前記第2配線の他方の配線
から離れて設けられ、 前記第2配線が撓んだときに、前記他端部が前記他方の
配線と接触して前記第2配線を支持することを特徴とす
る請求項1に記載の配線構造。
3. The support member has one end connected to one of the first wiring and the second wiring.
The other end is provided apart from the other of the first wiring or the second wiring, and when the second wiring is bent, the other end contacts the other wiring to form the second wiring. The wiring structure according to claim 1, wherein the wiring structure is supported.
【請求項4】 表面に密着して形成された第1配線を有
する基板上に、前記第1配線が埋没するまで絶縁膜を形
成し、第2配線との交差予定領域を残して前記絶縁膜を
取り除き、絶縁物質よりなるダミーパタンを形成するダ
ミーパタン形成工程と、 ダミーパタン形成済みの基板表面に金属膜を形成した
後、該金属膜をパターニングしてダミーパタン上を通る
第2配線を形成する第2配線形成工程と、 前記ダミーパタンの前記第2配線の側面側の一部にマス
クを形成し、マスクを形成した側面側から基板表面と平
行な方向に前記ダミーパタンをエッチングすることによ
り、前記第1配線と前記第2配線との間に前記第1配線
と前記第2配線とが接触するのを妨げるように支持する
絶縁性の支持部材を形成する支持部材形成工程と、 を含むことを特徴とする配線構造の形成方法。
4. An insulating film is formed on a substrate having a first wiring formed in close contact with a surface thereof until the first wiring is buried, and the insulating film is left except for a region where the second wiring intersects. Forming a dummy pattern made of an insulating material, forming a metal film on the surface of the substrate on which the dummy pattern has been formed, and patterning the metal film to form a second wiring passing over the dummy pattern. Forming a mask on a part of the dummy pattern on the side surface of the second wiring, and etching the dummy pattern in a direction parallel to the substrate surface from the side surface on which the mask is formed, thereby forming the first wiring A supporting member forming step of forming an insulating supporting member for supporting the first wiring and the second wiring so as to prevent contact between the second wiring and the second wiring. A method for forming a characteristic wiring structure.
【請求項5】 表面に密着して形成された第1配線を有
する基板上に、前記第1配線が埋没するまで絶縁膜を形
成し、第2配線との交差予定領域の一部を残して前記絶
縁膜を取り除くことにより、前記第1配線上に絶縁性の
支持部材を形成する支持部材形成工程と、 前記支持部材が形成された基板上にレジスト膜を形成し
た後、前記第1配線上の第2配線との交差予定領域を残
して前記レジスト膜を取り除いて、内部に支持部材が入
り込んだレジストよりなるダミーパタンを形成するダミ
ーパタン形成工程と、 前記ダミーパタンが形成された基板表面に金属膜を形成
した後、該金属膜をパターニングして前記支持部材上を
通る第2配線を形成する第2配線形成工程と、 前記第1配線と第2配線との間のダミーパタンをエッチ
ングにより取り除くダミーパタン除去工程と、 を含むことを特徴とする配線構造の形成方法。
5. An insulating film is formed on a substrate having a first wiring formed in close contact with a surface thereof until the first wiring is buried, leaving a part of a region expected to intersect with the second wiring. A supporting member forming step of forming an insulating supporting member on the first wiring by removing the insulating film; and forming a resist film on the substrate on which the supporting member is formed, and then forming a resist film on the first wiring. A dummy pattern forming step of forming a dummy pattern made of a resist having a support member inserted therein by removing the resist film while leaving a region expected to intersect with the second wiring, and forming a metal film on a substrate surface on which the dummy pattern is formed. After the formation, a second wiring forming step of patterning the metal film to form a second wiring passing over the support member; and removing a dummy pattern between the first wiring and the second wiring by etching. And a dummy pattern removing step.
JP34969397A 1997-12-18 1997-12-18 Wiring structure and method of forming the same Pending JPH11186381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34969397A JPH11186381A (en) 1997-12-18 1997-12-18 Wiring structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34969397A JPH11186381A (en) 1997-12-18 1997-12-18 Wiring structure and method of forming the same

Publications (1)

Publication Number Publication Date
JPH11186381A true JPH11186381A (en) 1999-07-09

Family

ID=18405470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34969397A Pending JPH11186381A (en) 1997-12-18 1997-12-18 Wiring structure and method of forming the same

Country Status (1)

Country Link
JP (1) JPH11186381A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001226599A (en) * 2000-02-18 2001-08-21 Sumitomo Bakelite Co Ltd Resin composition for forming multi-layered wiring with void and multi-layered wiring with void using the same
US8492904B2 (en) 2009-04-24 2013-07-23 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2015106802A (en) * 2013-11-29 2015-06-08 株式会社村田製作所 Surface acoustic wave filter
JP2015231147A (en) * 2014-06-05 2015-12-21 太陽誘電株式会社 Acoustic wave device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001226599A (en) * 2000-02-18 2001-08-21 Sumitomo Bakelite Co Ltd Resin composition for forming multi-layered wiring with void and multi-layered wiring with void using the same
US8492904B2 (en) 2009-04-24 2013-07-23 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2015106802A (en) * 2013-11-29 2015-06-08 株式会社村田製作所 Surface acoustic wave filter
US9473104B2 (en) 2013-11-29 2016-10-18 Murata Manufacturing Co., Ltd. Surface acoustic wave filter
JP2015231147A (en) * 2014-06-05 2015-12-21 太陽誘電株式会社 Acoustic wave device

Similar Documents

Publication Publication Date Title
JP5933103B1 (en) Method for manufacturing waveguide substrate
JP2000208616A (en) Production of semiconductor device
KR0169713B1 (en) Method for producing self-aligned contacts between vertically separated wiring layers on an integrated circuit
JPH11186381A (en) Wiring structure and method of forming the same
JPH08111389A (en) Method of forming close separation type metal electrode in semiconductor device
JPS6343892B2 (en)
KR20070014519A (en) Image drum and method for manufacturing thereof
JP3455995B2 (en) Air bridge wiring for high frequency circuit devices
JP2938341B2 (en) Method of forming wiring with coaxial structure
JP2007059624A (en) Capacitor and its manufacturing method
JPH1012722A (en) Semiconductor device
JPH10224013A (en) Production of circuit board
JP2008270617A (en) Semiconductor device and its manufacturing method
JP2751242B2 (en) Method for manufacturing semiconductor device
JPH01318248A (en) Semiconductor device and manufacture thereof
JP2008155342A (en) Manufacturing method for micro structure
JPH04223307A (en) Chip type coil with shield
US10490378B1 (en) Fine-scale micro-air bridge fuse
JP2005109060A (en) Wiring structure and its forming method
JPH0653326A (en) Manufacture of semiconductor device
JPH02122650A (en) Manufacture of semiconductor device
JP3214410B2 (en) Semiconductor wiring equipment
JPH02285659A (en) Semiconductor device
JPH11204637A (en) Semiconductor device and manufacture thereof
JPH0350756A (en) Manufacture of semiconductor integrated circuit