JPH11204637A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11204637A
JPH11204637A JP176998A JP176998A JPH11204637A JP H11204637 A JPH11204637 A JP H11204637A JP 176998 A JP176998 A JP 176998A JP 176998 A JP176998 A JP 176998A JP H11204637 A JPH11204637 A JP H11204637A
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor device
wiring
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP176998A
Other languages
Japanese (ja)
Inventor
Misao Yoshimura
村 操 吉
Yoshiaki Kitaura
浦 義 昭 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP176998A priority Critical patent/JPH11204637A/en
Publication of JPH11204637A publication Critical patent/JPH11204637A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily remove a spacer film formed beforehand and increase the degrees of freedom in designing by forming an aerial interconnection which has supports formed on a first and a second terminal formed on a semiconductor substrate and has through-holes in areas other than those where supports are formed. SOLUTION: This semiconductor device is constituted such that elements 2a, 2b, 2c are formed on a semiconductor substrate 2 and a first terminal (the terminal of the element 2a) and a second terminal (the terminal of the element 2b) respectively are connected by an aerial interconnection 5. In the aerial interconnection 5, a plurality of through-holes 12 are formed in areas other than those where supports 5a, 5b are formed. Due to this structure, a spacer film preliminarily formed under the aerial interconnection 5 can be removed easily via the through-holes 12. Since a plurality of through-holes 12 are formed, the dead weight of the aerial interconnection 5 is lighter than that of the conventional, thereby preventing it from being brought into contact with other elements, signal lines and the like due to its bending. Furthermore, there is no need for forming many supports an the reduction in the degrees of freedom in designing can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は空中配線を有する半
導体装置およびその製造方法に関する。
The present invention relates to a semiconductor device having an aerial wiring and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、空中配線を有する半導体装置が開
発されている。この空中配線は高周波信号の伝播速度が
速いため、特に高周波用の半導体装置の伝送路として用
いられている。
2. Description of the Related Art In recent years, semiconductor devices having aerial wiring have been developed. Since the aerial wiring has a high propagation speed of a high-frequency signal, it is used particularly as a transmission line of a high-frequency semiconductor device.

【0003】[0003]

【発明が解決しようとする課題】このような空中配線を
有する半導体装置を製造する際には、空中配線下部に形
成してあるスペーサ膜を空中配線の形成後に除去する必
要がある。このため面積が大きな空中配線を形成する際
には上記スペーサ膜を除去するのに時間がかかるという
問題がある。
When manufacturing a semiconductor device having such an aerial wiring, it is necessary to remove the spacer film formed below the aerial wiring after the formation of the aerial wiring. Therefore, there is a problem that it takes time to remove the spacer film when forming an aerial wiring having a large area.

【0004】また面積の大きな空中配線は自重によりた
わみ、空中配線下にある素子または信号線等と接触し、
接触不良を起こす可能性がある。この接触不良を避ける
ためには非常に多くの支持柱を設ける必要が生じるが、
この場合、設計の自由度が大幅に低下するという問題が
ある。
[0004] In addition, large-area aerial wirings bend under their own weight and come into contact with elements or signal lines under the aerial wirings,
Poor contact may occur. To avoid this contact failure, it is necessary to provide a large number of support columns,
In this case, there is a problem that the degree of freedom in design is greatly reduced.

【0005】本発明は上記事情を考慮してなされたもの
であって、予め形成されたスペーサ膜を容易に除去でき
るとともに設計の自由度が可及的に大きな空中配線を有
する半導体装置およびその製造方法を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a semiconductor device having an aerial wiring capable of easily removing a spacer film formed in advance and having as large a design freedom as possible, and its manufacture. The aim is to provide a method.

【0006】[0006]

【課題を解決するための手段】本発明による半導体装置
は、半導体基板に形成された第1および第2の端子上に
各々設けられる支持柱を有しかつ前記支持柱以外の領域
には貫通孔が設けられた空中配線を備えていることを特
徴とする。
A semiconductor device according to the present invention has support columns provided on first and second terminals formed on a semiconductor substrate, and a through-hole is formed in a region other than the support columns. Is provided.

【0007】なお、前記貫通孔は、形状が六角形であっ
て、ハチの巣状に配置されていることが好ましい。
It is preferable that the through holes have a hexagonal shape and are arranged in a honeycomb shape.

【0008】なお、前記空中配線は多層金属配線層から
構成されていても良い。
[0008] The aerial wiring may be composed of a multilayer metal wiring layer.

【0009】また本発明による半導体装置の製造方法
は、第1および第2の端子が形成された半導体基板上に
前記第1および第2の端子上に開孔を有するスペーサ膜
を形成する工程と、基板全面に金属膜を形成する工程
と、この金属膜上に柱状のフォトレジストを有するフォ
トレジストパターンを形成する工程と、前記フォトレジ
ストパターンをマスクにしてメッキ法により金属配線を
形成する工程と、前記フォトレジストパターンを除去す
ることにより前記金属配線に開口を形成する工程と、前
記金属配線をマスクにして前記金属膜をパターニングす
ることにより、前記開口を貫通孔とする工程と、前記貫
通孔を利用して前記スペーサ膜を除去する工程と、を備
えていることを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention comprises a step of forming a spacer film having an opening on the first and second terminals on a semiconductor substrate on which the first and second terminals are formed. Forming a metal film on the entire surface of the substrate, forming a photoresist pattern having a columnar photoresist on the metal film, and forming metal wiring by plating using the photoresist pattern as a mask. Forming a hole in the metal wiring by removing the photoresist pattern; patterning the metal film using the metal wiring as a mask to make the opening a through hole; And removing the spacer film using the above method.

【0010】また本発明による半導体装置の製造方法
は、第1および第2の端子が形成された半導体基板上に
前記第1および第2の端子上に開孔を有するスペーサ膜
を形成する工程と、前記開孔を第1の金属膜で埋込む工
程と、基板全面に第2の金属膜を形成する工程と、この
第2の金属膜上に柱状のフォトレジストを有するフォト
レジストパターンを形成する工程と、前記フォトレジス
トパターンをマスクにしてメッキ法により金属配線を形
成する工程と、前記フォトレジストパターンを除去する
ことにより前記金属配線に開口を形成する工程と、前記
金属配線をマスクにして前記第2の金属膜をパターニン
グすることにより前記開口を貫通孔とする工程と、前記
貫通孔を利用して前記スペーサ膜を除去する工程と、を
備えていることを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming a spacer film having an opening on the first and second terminals on a semiconductor substrate on which the first and second terminals are formed; Filling the opening with a first metal film, forming a second metal film on the entire surface of the substrate, and forming a photoresist pattern having a columnar photoresist on the second metal film. Forming a metal wiring by plating using the photoresist pattern as a mask, forming an opening in the metal wiring by removing the photoresist pattern, and using the metal wiring as a mask. A step of patterning a second metal film to make the opening a through hole; and a step of removing the spacer film using the through hole. To.

【0011】[0011]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。本発明による半導体装置の第1の実施の
形態の構成を図1に示す。この第1の実施の形態の半導
体装置は、半導体基板2に素子2a,2b,2cが形成
されており、素子2aの端子と素子2bの端子とを空中
配線5で接続した構成となっている。なお、図面上では
素子とこの素子の端子を同じ符号で示している。そして
この空中配線5には支柱部5a,5bを除いて領域に複
数の貫通孔12が設けられている。なお空中配線5は素
子2cを跨ぐように形成されている。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of the first embodiment of the semiconductor device according to the present invention. In the semiconductor device of the first embodiment, elements 2a, 2b, and 2c are formed on a semiconductor substrate 2, and terminals of the element 2a and terminals of the element 2b are connected by an aerial wiring 5. . In the drawings, the element and the terminal of the element are denoted by the same reference numerals. The aerial wiring 5 is provided with a plurality of through holes 12 in a region except for the pillar portions 5a and 5b. The aerial wiring 5 is formed so as to straddle the element 2c.

【0012】このように構成された第1の実施の形態の
半導体装置によれば、空中配線5に複数の貫通孔12が
設けられているため、空中配線5下に予め形成されたス
ペーサ膜(図示せず(後述の第2実施の形態においては
フォトレジストパターン4))を貫通孔12を介して容
易に除去することが可能となる。
According to the semiconductor device of the first embodiment configured as described above, since the plurality of through-holes 12 are provided in the aerial wiring 5, a spacer film formed beforehand under the aerial wiring 5 ( Not shown (the photoresist pattern 4 in a second embodiment described later) can be easily removed through the through hole 12.

【0013】また、複数の貫通孔12が設けられている
ことにより、空中配線5自体の自重は、従来の場合に比
べて軽くなり、たわみにより他の素子または信号線等と
接触するのを防止することができる。更に自重が軽くな
ることにより、多くの支持柱を設ける必要がなくなり、
設計の自由度が低下するのを可及的に防止することがで
きる。
Further, since the plurality of through holes 12 are provided, the own weight of the aerial wiring 5 itself is reduced as compared with the conventional case, and it is prevented from contacting with other elements or signal lines due to bending. can do. Furthermore, by reducing the weight of its own, there is no need to provide many support columns,
It is possible to prevent the degree of freedom of design from being reduced as much as possible.

【0014】また、第1の実施の形態においては、貫通
孔12が設けられたことにより空中配線5を流れる電流
の通過する面積が小さくなるため電気抵抗は大きくな
る。しかし、高周波の電流は配線5の表面を流れるた
め、図4(a)に示すように、貫通孔12の最長距離d
1 よりも空中配線5の膜厚d2 を大きくすることによ
り、空中配線5の表面積を、貫通孔を有しない空中配線
(図4(b)参照)の表面積より大きくすることが可能
となり、高周波における空気抵抗を、貫通孔12が無い
場合に比べて低くすることができる。
In the first embodiment, the provision of the through holes 12 reduces the area through which the current flowing through the aerial wiring 5 passes, thereby increasing the electric resistance. However, since the high-frequency current flows through the surface of the wiring 5, as shown in FIG.
By increasing the film thickness d 2 of the aerial line 5 than 1, the surface area of the aerial wiring 5, no aerial wire through holes it is possible to increase than the surface area of the (see FIG. 4 (b)), the high-frequency Can be reduced as compared with the case where the through hole 12 is not provided.

【0015】なお、空中配線5に設けられる貫通孔12
を図2に示すようにハチの巣状に形成すれば、空中配線
5の強度は、貫通孔12の形状を他の形状とした場合に
比べて、より強くなる。
The through holes 12 provided in the aerial wiring 5
Is formed in a honeycomb shape as shown in FIG. 2, the strength of the aerial wiring 5 is higher than in the case where the shape of the through-hole 12 is another shape.

【0016】また、第1の実施の形態の空中配線5は、
多層配線層からなるように構成しても良い。
The aerial wiring 5 of the first embodiment is:
You may comprise so that it may consist of a multilayer wiring layer.

【0017】また、第1の実施の形態においては空中配
線5は、素子2aと素子2bとを接続するものであった
が、素子と信号線とを接続するものであっても良いし、
信号線と信号線とを接続するものであっても良い。
In the first embodiment, the aerial wiring 5 connects the element 2a and the element 2b. However, the aerial wiring 5 may connect the element and a signal line.
A signal line may be connected to another signal line.

【0018】また、空中配線5が図3に示すようにL字
型の場合は角部に貫通孔12を設けることが好ましい。
When the aerial wiring 5 is L-shaped as shown in FIG. 3, it is preferable to provide a through hole 12 at a corner.

【0019】次に本発明の第2の実施の形態を図5を参
照して説明する。この第2の実施の形態は半導体装置の
製造方法であって、その製造工程断面図を図5に示す。
Next, a second embodiment of the present invention will be described with reference to FIG. The second embodiment relates to a method of manufacturing a semiconductor device, and FIG.

【0020】まず素子2a,2b,2cが形成された半
導体基板2上に膜厚が2.5μmのフォトレジストを塗
布した後、パターニングすることにより素子2a,2b
の端子上に開口4a,4bを有するフォトレジストパタ
ーン(スペーサ膜ともいう)4を形成する(図5(a)
参照)。なお、図面上では素子とその端子とを同じ符号
で示している。その後、熱処理してフォトレジストパタ
ーン4の角部を丸める。これは後述する電解メッキ法の
下地電極となるAu膜6の段切れを防止するためであ
る。
First, a photoresist having a thickness of 2.5 μm is applied on the semiconductor substrate 2 on which the elements 2a, 2b, 2c are formed, and then patterned to pattern the elements 2a, 2b.
A photoresist pattern (also referred to as a spacer film) 4 having openings 4a and 4b is formed on the terminal (FIG. 5A).
reference). In the drawings, elements and their terminals are denoted by the same reference numerals. Thereafter, the corners of the photoresist pattern 4 are rounded by heat treatment. This is to prevent disconnection of the Au film 6 serving as a base electrode in an electrolytic plating method described later.

【0021】次に、電子ビーム蒸着法を用いて、膜厚が
例えば0.5μmのAu膜6を基板全面に堆積する(図
5(b)参照)。続いて基板全面にフォトレジストを塗
布した後、パターニングすることにより、複数の柱状の
フォトレジストを有するフォトレジストパターン8を形
成する(図5(b)参照)。
Next, an Au film 6 having a thickness of, for example, 0.5 μm is deposited on the entire surface of the substrate by using an electron beam evaporation method (see FIG. 5B). Subsequently, a photoresist is applied to the entire surface of the substrate, and then patterned to form a photoresist pattern 8 having a plurality of columnar photoresists (see FIG. 5B).

【0022】次にフォトレジストパターン8をマスクに
してAu膜6を下地電極とする電解メッキ法を用いて膜
厚が3μmのAu膜からなる配線層10を形成した後、
フォトレジストパターンを除去する(図5(c)参
照)。これにより配線層10のフォトレジストパターン
8の跡に開口11が生じる(図5(c)参照)。
Next, a wiring layer 10 made of an Au film having a thickness of 3 μm is formed by an electrolytic plating method using the photoresist pattern 8 as a mask and using the Au film 6 as a base electrode.
The photoresist pattern is removed (see FIG. 5C). As a result, an opening 11 is formed in the trace of the photoresist pattern 8 of the wiring layer 10 (see FIG. 5C).

【0023】次に配線層10をマスクにしてイオンミリ
ングを用いてAu膜6を加工することにより、開口11
を貫通孔12に成形する(図5(d)参照)。このとき
Au膜6は配線層10と同じ輪郭となる。続いてアッシ
ャー法を用いてレジストパターン4を灰化し貫通孔12
等を介して除去する。これにより複数の貫通孔12を有
する空中配線5を備えた半導体装置を完成する(図5
(d)参照)。
Next, the Au film 6 is processed by ion milling using the wiring layer 10 as a mask, so that the opening 11 is formed.
Is formed in the through hole 12 (see FIG. 5D). At this time, the Au film 6 has the same contour as the wiring layer 10. Subsequently, the resist pattern 4 is ashed by the asher method, and the through holes 12 are formed.
And so on. As a result, a semiconductor device including the aerial wiring 5 having the plurality of through holes 12 is completed (FIG. 5).
(D)).

【0024】この第2の実施の形態の製造方法によって
製造された半導体装置も第1の実施の形態と同様の効果
を奏することは云うまでもない。
It goes without saying that the semiconductor device manufactured by the manufacturing method of the second embodiment also has the same effect as that of the first embodiment.

【0025】なお、この第2の実施の形態において、柱
状のフォトレジストを、断面が六角形の柱状のパターン
としてハチの巣状に配置すれば、形成された空中配線5
の貫通孔12はハチの巣状に配置された構成とすること
ができる。
In the second embodiment, if the columnar photoresist is arranged in a honeycomb pattern as a columnar pattern having a hexagonal cross section, the formed aerial wiring 5 can be formed.
Can be configured to be arranged in a honeycomb shape.

【0026】次に本発明の第3の実施の形態を図6を参
照して説明する。この第3の実施の形態は半導体装置の
製造方法であって、その製造工程断面図を図6に示す。
Next, a third embodiment of the present invention will be described with reference to FIG. The third embodiment relates to a method of manufacturing a semiconductor device, and FIG. 6 is a sectional view showing the manufacturing process.

【0027】まず素子2a,2b,2cが形成された半
導体基板2上に膜厚が150nmのW膜22を形成する
(図6(a)参照)。なお図面上では素子とその端子を
同じ符号で示している。続いてW膜22上に膜厚2.5
μmのフォトレジスト膜を形成した後パターニングする
ことにより、素子2a,2bの端子上に開孔を有するフ
ォトレジストパターン24(スペーサ膜ともいう)を形
成する(図6(a)参照)。このフォトレジストパター
ン24をマスクにして、素子2a,2b上に膜厚が2μ
mのAu膜26a,26bをメッキ法を用いて形成する
(図6(a)参照)。その後、熱処理を行うことにより
フォトレジストパターン24の角部を丸める。これは、
後述する電解メッキ法の下地電極となるTi膜28およ
びW膜30の段切れを防止するためである。
First, a W film 22 having a thickness of 150 nm is formed on the semiconductor substrate 2 on which the elements 2a, 2b and 2c are formed (see FIG. 6A). In the drawings, elements and their terminals are denoted by the same reference numerals. Subsequently, a film thickness of 2.5 is formed on the W film 22.
A photoresist pattern 24 (also referred to as a spacer film) having openings on the terminals of the elements 2a and 2b is formed by patterning after forming a μm photoresist film (see FIG. 6A). Using this photoresist pattern 24 as a mask, a film thickness of 2 μm is formed on the elements 2a and 2b.
The m Au films 26a and 26b are formed by plating (see FIG. 6A). Thereafter, the corners of the photoresist pattern 24 are rounded by performing a heat treatment. this is,
This is to prevent disconnection of the Ti film 28 and the W film 30 which serve as base electrodes in the electrolytic plating method described later.

【0028】次にスパッタ法を用いて膜厚が例えば50
nmのTi膜28と膜厚が例えば150nmのW膜30
を基板全面に順次形成する(図6(b)参照)。続いて
W膜30上にフォトレジストを塗布した後、パターニン
グすることにより、複数の柱状のフォトレジストを有す
るフォトレジストパターン32を形成する(図6(b)
参照)。
Next, a film thickness of, for example, 50
nm Ti film 28 and 150 nm thick W film 30
Are sequentially formed on the entire surface of the substrate (see FIG. 6B). Subsequently, a photoresist is applied on the W film 30 and then patterned to form a photoresist pattern 32 having a plurality of columnar photoresists (FIG. 6B).
reference).

【0029】次にフォトレジストパターン32をマスク
にして、W膜30およびTi膜28を下地電極とする電
解メッキ法を用いて膜厚が例えば3μmのAu膜からな
る配線層34を形成した後、フォトレジストパターン3
2を有機溶剤を用いて除去する(図6(c)参照)。こ
れにより配線層34のフォトレジストパターン32の跡
に開口35が生じることになる(図6(c)参照)。
Next, using a photoresist pattern 32 as a mask, a wiring layer 34 made of an Au film having a thickness of, for example, 3 μm is formed by an electrolytic plating method using the W film 30 and the Ti film 28 as underlying electrodes. Photoresist pattern 3
2 is removed using an organic solvent (see FIG. 6C). As a result, an opening 35 is formed in the trace of the photoresist pattern 32 of the wiring layer 34 (see FIG. 6C).

【0030】次に配線層34をマスクにしてRIE(Re
active Ion Etching)を用いてW膜30およびTi膜2
8をパターニングすることにより開孔35を貫通孔36
に成形する(図6(d)参照)。このときW膜30およ
びTi膜28の輪郭は配線層34と同じになる。続いて
アッシャ法を用いてレジストパターン24を灰化し、貫
通孔36等を介して除去する。その後、CDE(Chemic
al Dry Etching)を用いてW膜22を除去する。このと
き、W膜22はエッチングされるが、Ti膜28がエッ
チングされないため、Ti膜28上のW膜30はエッチ
ングされずに残り、配線層34の強度を補強する。これ
により複数個の貫通孔36を有する空中配線33を備え
た半導体装置を完成する(図6(d)参照)。
Next, using the wiring layer 34 as a mask, RIE (Re
W film 30 and Ti film 2 using active ion etching)
8 is patterned to make the opening 35 a through hole 36.
(See FIG. 6D). At this time, the outlines of the W film 30 and the Ti film 28 become the same as the wiring layer 34. Subsequently, the resist pattern 24 is ashed using an asher method, and removed through the through holes 36 and the like. After that, CDE (Chemic
al Dry Etching) to remove the W film 22. At this time, the W film 22 is etched, but the Ti film 28 is not etched, so that the W film 30 on the Ti film 28 remains without being etched, thereby reinforcing the strength of the wiring layer 34. Thus, a semiconductor device including the aerial wiring 33 having the plurality of through holes 36 is completed (see FIG. 6D).

【0031】この第3の実施の形態の製造方法も第2の
実施の形態と同様の効果を奏することは云うまでもな
い。
It goes without saying that the manufacturing method of the third embodiment also has the same effect as that of the second embodiment.

【0032】なお、この第3の実施の形態において、柱
状のフォトレジストを、断面が六角形の柱状パターンと
してハチの巣状に配置すれば、形成された空中配線33
の貫通孔36はハチの巣状に配置された構成とすること
ができる。
In the third embodiment, if the columnar photoresist is arranged in a honeycomb shape as a columnar pattern having a hexagonal cross section, the formed aerial wiring 33 is formed.
Of the through holes 36 may be arranged in a honeycomb shape.

【0033】上記第2または第3の実施の形態の製造方
法を用いて半導体装置を製造した場合と従来のように空
中配線に貫通孔を設けないで半導体装置を製造した場合
の、ブリッジ接続距離(μm)に対する、半導体装置の
製造歩留りを図7に示す。ここでブリッジ接続距離と
は、図5または図6において、空中配線によって接続さ
れる素子2aと素子2bとの間の距離と定義している。
The bridge connection distance between the case where the semiconductor device is manufactured using the manufacturing method of the second or third embodiment and the case where the semiconductor device is manufactured without providing a through hole in the aerial wiring as in the related art. FIG. 7 shows the manufacturing yield of the semiconductor device with respect to (μm). Here, the bridge connection distance is defined as the distance between the element 2a and the element 2b connected by aerial wiring in FIG. 5 or FIG.

【0034】図7から分かるように空中配線に貫通孔を
設けた場合、すなわち第2または第3の実施の形態の製
造方法の方が従来の製造方法に比べて、ブリッジ接続距
離が延びても歩留まりはそれほど低下していない。
As can be seen from FIG. 7, when the through hole is provided in the aerial wiring, that is, the manufacturing method of the second or third embodiment has a longer bridge connection distance than the conventional manufacturing method. Yields have not dropped much.

【0035】このため従来の場合に比べて半導体装置の
製造歩留まりを高くすることができ、製造コストを安く
することが可能となる。
As a result, the production yield of the semiconductor device can be increased as compared with the conventional case, and the production cost can be reduced.

【0036】また、貫通孔が設けられていることにより
空中配線下のレジストを除去する時間を大幅に短縮する
ことが可能となり、製造コストを安くすることができ
る。
Further, since the through holes are provided, the time for removing the resist under the aerial wiring can be greatly reduced, and the manufacturing cost can be reduced.

【0037】[0037]

【発明の効果】以上述べたように、本発明によれば、空
中配線下に形成されたスペーサ膜を容易に除去すること
が可能となるとともに、設計の自由度を可及的に大きく
することができる。
As described above, according to the present invention, the spacer film formed under the aerial wiring can be easily removed, and the degree of design freedom can be increased as much as possible. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の構成を示す断面
図。
FIG. 1 is a sectional view showing the configuration of a first embodiment of the present invention.

【図2】第1の実施の形態の変形例の上面図。FIG. 2 is a top view of a modified example of the first embodiment.

【図3】第1の実施の形態の他の変形例を示す上面図。FIG. 3 is a top view showing another modification of the first embodiment.

【図4】本発明の効果を説明する説明図。FIG. 4 is an explanatory diagram illustrating an effect of the present invention.

【図5】本発明の第2の実施の形態の製造方法によって
製造される半導体装置の製造工程断面図。
FIG. 5 is a sectional view showing a manufacturing process of a semiconductor device manufactured by the manufacturing method according to the second embodiment of the present invention;

【図6】本発明の第3の実施の形態の製造方法によって
製造される半導体装置の製造工程断面図。
FIG. 6 is a sectional view showing a manufacturing process of a semiconductor device manufactured by the manufacturing method according to the third embodiment of the present invention.

【図7】本発明の製造方法の効果を説明するグラフ。FIG. 7 is a graph illustrating the effect of the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

2 半導体基板 2a,2b,2c 素子 4 フォトレジストパターン(スペーサ膜) 4a,4b 開口 5 空中配線 6 Au膜 8 フォトレジストパターン 10 Au膜 11 開口 12 貫通孔 22 W膜 24 フォトレジストパターン 26a,26b Au膜 28 Ti膜 30 W膜 32 フォトレジストパターン 34 Au膜 35 開口 36 貫通孔 Reference Signs List 2 semiconductor substrate 2a, 2b, 2c element 4 photoresist pattern (spacer film) 4a, 4b opening 5 aerial wiring 6 Au film 8 photoresist pattern 10 Au film 11 opening 12 through hole 22 W film 24 photoresist pattern 26a, 26b Au Film 28 Ti film 30 W film 32 photoresist pattern 34 Au film 35 opening 36 through hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体基板に形成された第1および第2の
端子上に各々設けられる支持柱を有しかつ前記支持柱以
外の領域には貫通孔が設けられた空中配線を備えている
ことを特徴とする半導体装置。
1. A semiconductor device comprising a support pillar provided on a first and a second terminal formed on a semiconductor substrate, and an aerial wiring provided with a through hole in a region other than the support pillar. A semiconductor device characterized by the above-mentioned.
【請求項2】前記貫通孔は、形状が六角形であって、ハ
チの巣状に配置されていることを特徴とする請求項1記
載の半導体装置。
2. The semiconductor device according to claim 1, wherein said through holes have a hexagonal shape and are arranged in a honeycomb pattern.
【請求項3】前記空中配線は多層金属配線層から構成さ
れていることを特徴とする請求項1または2記載の半導
体装置。
3. The semiconductor device according to claim 1, wherein said air wiring comprises a multilayer metal wiring layer.
【請求項4】第1および第2の端子が形成された半導体
基板上に前記第1および第2の端子上に開孔を有するス
ペーサ膜を形成する工程と、 基板全面に金属膜を形成する工程と、 この金属膜上に柱状のフォトレジストを有するフォトレ
ジストパターンを形成する工程と、 前記フォトレジストパターンをマスクにしてメッキ法に
より金属配線を形成する工程と、 前記フォトレジストパターンを除去することにより前記
金属配線に開口を形成する工程と、 前記金属配線をマスクにして前記金属膜をパターニング
することにより、前記開口を貫通孔とする工程と、 前記貫通孔を利用して前記スペーサ膜を除去する工程
と、 を備えていることを特徴とする半導体装置の製造方法。
4. A step of forming a spacer film having openings on the first and second terminals on the semiconductor substrate on which the first and second terminals are formed, and forming a metal film on the entire surface of the substrate. A step of forming a photoresist pattern having a columnar photoresist on the metal film; a step of forming a metal wiring by a plating method using the photoresist pattern as a mask; and removing the photoresist pattern. Forming an opening in the metal wiring, patterning the metal film using the metal wiring as a mask, making the opening a through-hole, and removing the spacer film using the through-hole. A method for manufacturing a semiconductor device, comprising:
【請求項5】第1および第2の端子が形成された半導体
基板上に前記第1および第2の端子上に開孔を有するス
ペーサ膜を形成する工程と、 前記開孔を第1の金属膜で埋込む工程と、 基板全面に第2の金属膜を形成する工程と、 この第2の金属膜上に柱状のフォトレジストを有するフ
ォトレジストパターンを形成する工程と、 前記フォトレジストパターンをマスクにしてメッキ法に
より金属配線を形成する工程と、 前記フォトレジストパターンを除去することにより前記
金属配線に開口を形成する工程と、 前記金属配線をマスクにして前記第2の金属膜をパター
ニングすることにより前記開口を貫通孔とする工程と、 前記貫通孔を利用して前記スペーサ膜を除去する工程
と、 を備えていることを特徴とする半導体装置の製造方法。
5. A step of forming a spacer film having an opening on the first and second terminals on a semiconductor substrate on which the first and second terminals are formed; Embedding with a film; forming a second metal film on the entire surface of the substrate; forming a photoresist pattern having a columnar photoresist on the second metal film; masking the photoresist pattern Forming a metal wiring by plating, forming an opening in the metal wiring by removing the photoresist pattern, and patterning the second metal film using the metal wiring as a mask. A method of making the opening a through hole, and a step of removing the spacer film using the through hole.
JP176998A 1998-01-07 1998-01-07 Semiconductor device and manufacture thereof Pending JPH11204637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP176998A JPH11204637A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP176998A JPH11204637A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11204637A true JPH11204637A (en) 1999-07-30

Family

ID=11510794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP176998A Pending JPH11204637A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11204637A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776618B2 (en) * 2004-04-29 2011-09-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Back-end process transmission line structure for semiconductor devices (Method of forming a suspended transmission line structure in back-end process)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776618B2 (en) * 2004-04-29 2011-09-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Back-end process transmission line structure for semiconductor devices (Method of forming a suspended transmission line structure in back-end process)

Similar Documents

Publication Publication Date Title
JP3098206B2 (en) Method of forming air-bridge type metallization layer for integrated circuit fabrication
JP2000091423A (en) Multilayer wiring semiconductor device and its manufacture
JPH0844038A (en) Master mask forming device and production of semiconductor device
JP2003068856A (en) Fuse element, and semiconductor device and manufacturing method therefor
JPH11204637A (en) Semiconductor device and manufacture thereof
JP3455995B2 (en) Air bridge wiring for high frequency circuit devices
JP2002217373A (en) Manufacturing method of semiconductor device, and semiconductor device manufactured by using the same
JP3226488B2 (en) Method for manufacturing semiconductor device
JPH05283412A (en) Semiconductor device and its manufacture
JPS61107746A (en) Manufacture of semiconductor device
JPH088340A (en) Air bridge wiring
JP3435317B2 (en) Semiconductor device manufacturing method and semiconductor device
JPS5833854A (en) Manufacture of semiconductor device
JPH10189606A (en) Bump of semiconductor device and manufacture thereof
JPH05243217A (en) Manufacture of semiconductor device
KR100273677B1 (en) Method for forming semiconductor device having multi layer metalization
JPH0621240A (en) Wiring connecting structure of semiconductor device and manufacture thereof
JP3141855B2 (en) Method for manufacturing semiconductor device
KR100349365B1 (en) Method for forming metal wiring of semiconductor device
JPH0587973B2 (en)
JPH0855837A (en) Opening-part formation method by using mask and manufacture of semiconductor device
JPH01220896A (en) Manufacture of multilayer electronic circuit
JPH042151A (en) Method of forming wiring of air bridge structure
JPH0462956A (en) Manufacture of air-bridge interconnection
JPS60192348A (en) Method for forming multilayer wiring of semiconductor integrated circuit