JP2008155342A - Manufacturing method for micro structure - Google Patents

Manufacturing method for micro structure Download PDF

Info

Publication number
JP2008155342A
JP2008155342A JP2006349325A JP2006349325A JP2008155342A JP 2008155342 A JP2008155342 A JP 2008155342A JP 2006349325 A JP2006349325 A JP 2006349325A JP 2006349325 A JP2006349325 A JP 2006349325A JP 2008155342 A JP2008155342 A JP 2008155342A
Authority
JP
Japan
Prior art keywords
sacrificial layer
layer
resin
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006349325A
Other languages
Japanese (ja)
Inventor
Hiroshi Kuwabara
啓 桑原
Norio Sato
昇男 佐藤
Tomomi Sakata
知巳 阪田
Hitoshi Ishii
仁 石井
Katsuyuki Machida
克之 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Advanced Technology Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Advanced Technology Corp
Priority to JP2006349325A priority Critical patent/JP2008155342A/en
Publication of JP2008155342A publication Critical patent/JP2008155342A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To easily manufacture a movable structure with an insulating layer made of an inorganic material such as silicon oxide at a high yield by using a resin sacrifice layer. <P>SOLUTION: The metal sacrifice layer 107 is formed on the upper surfaces of a support member 105 and the first resin sacrifice layer 106, and then, a silicon oxide film is formed on the upper surface of the metal sacrifice layer 107 by a sputtering method. The insulating layer 108 is formed by means of a known photolithography technique and etching technique, and the movable structure including a plate-shaped upper electrode 111, beam section 112, and anchor section 113 is also formed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、酸化シリコンなどの無機材料からなる絶縁層を備えた可動構造を有する微細構造体の製造方法に関するものである。   The present invention relates to a method for manufacturing a microstructure having a movable structure including an insulating layer made of an inorganic material such as silicon oxide.

近年、薄膜形成技術,フォトリソグラフィ技術,及び各種のエッチング技術を用いて立体的に微細加工を行い、マイクロスイッチなどの微細構造体を作製するMEMS(Micro Electro Mechanical System)技術が開発されている(非特許文献1参照)。このような微細構造体の一例を図8に示す。図8(a)は平面図、図8(b)及び(c)は、図8(a)のbb線における断面図である。この微細構造体は、基板801,基板801の上に形成された2つの配線802,下部電極803,支持部材807,支持部材807に一端が支持された可撓性を有する梁808,梁808の他端に支持された上部電極809,上部電極809の下面に接する絶縁層806,及び絶縁層806の下面に接する接点電極805を備え、配線802と接点電極805との接触・非接触によるスイッチとしての機能を有している。   In recent years, micro electro mechanical system (MEMS) technology has been developed that performs microfabrication three-dimensionally using thin film formation technology, photolithography technology, and various etching technologies to produce micro structures such as microswitches ( Non-patent document 1). An example of such a fine structure is shown in FIG. 8A is a plan view, and FIGS. 8B and 8C are cross-sectional views taken along line bb in FIG. 8A. This microstructure includes two wirings 802 formed on the substrate 801 and the substrate 801, a lower electrode 803, a support member 807, a flexible beam 808 supported at one end by the support member 807, and a beam 808. An upper electrode 809 supported at the other end, an insulating layer 806 in contact with the lower surface of the upper electrode 809, and a contact electrode 805 in contact with the lower surface of the insulating layer 806, as a switch by contact / non-contact between the wiring 802 and the contact electrode 805 It has the function of

例えば、上部電極809と下部電極803の間に電圧を印加すると、静電引力によって上部電極809が下部電極803に引き付けられる。この力により梁808が変形し、図8(b)に示すように、接点電極805が2つの配線802に接することによって、スイッチがON状態となる。一方、上記電圧の印加を停止すると、梁808の復元力によって上部電極809は元の位置に戻り、接点電極05が配線802より離間し、スイッチはOFF状態となる。このようにして、図8の構造体においてスイッチとしての機能が実現される。   For example, when a voltage is applied between the upper electrode 809 and the lower electrode 803, the upper electrode 809 is attracted to the lower electrode 803 by electrostatic attraction. The beam 808 is deformed by this force, and the switch is turned on when the contact electrode 805 contacts the two wirings 802 as shown in FIG. 8B. On the other hand, when the application of the voltage is stopped, the upper electrode 809 returns to the original position by the restoring force of the beam 808, the contact electrode 05 is separated from the wiring 802, and the switch is turned off. In this manner, a function as a switch is realized in the structure of FIG.

ここで、絶縁層806は、上部電極809と接点電極805を絶縁分離するとともに、スイッチのON状態において、上部電極809と下部電極803との接触によるショートやこれらの融着により素子が破損することを防止するという重要な役割を果たしている。   Here, the insulating layer 806 insulates and separates the upper electrode 809 and the contact electrode 805, and in the ON state of the switch, the element is damaged due to a short circuit due to contact between the upper electrode 809 and the lower electrode 803 or fusion thereof. Plays an important role in preventing.

次に、上述した微細構造体について、従来技術を用いた製造方法の概略を、図9を用い簡単に説明する。まず、図9(a)に示すように、基板801の上に、金属からなる配線802及び下部電極803を形成する。次に、図9(b)に示すように、犠牲層804を形成する。次に、図9(c)に示すように、配線802上部の犠牲層804を一部エッチングし、凹部804aを形成する。次に、図9(d)に示すように、凹部804aの内部に接点電極805を形成する。   Next, an outline of a manufacturing method using the conventional technique for the above-described microstructure will be briefly described with reference to FIG. First, as shown in FIG. 9A, a metal wiring 802 and a lower electrode 803 are formed on a substrate 801. Next, as shown in FIG. 9B, a sacrificial layer 804 is formed. Next, as shown in FIG. 9C, the sacrificial layer 804 above the wiring 802 is partially etched to form a recess 804a. Next, as shown in FIG. 9D, a contact electrode 805 is formed inside the recess 804a.

次に、図9(e)に示すように犠牲層804と接点電極805との上面に絶縁層806を形成する。次に、図9(f)に示すように、犠牲層804に貫通孔804bを形成し、続いて図9(g)に示すように、支持部807,梁808,及び上部電極809を形成する。最後に、図9(h)に示すように、犠牲層804を除去することによって、図8に示す微細構造体が形成される。   Next, as shown in FIG. 9E, an insulating layer 806 is formed on the upper surfaces of the sacrificial layer 804 and the contact electrode 805. Next, as shown in FIG. 9F, a through hole 804b is formed in the sacrificial layer 804. Subsequently, as shown in FIG. 9G, a support portion 807, a beam 808, and an upper electrode 809 are formed. . Finally, as shown in FIG. 9H, the microstructure shown in FIG. 8 is formed by removing the sacrificial layer 804.

このように、可動機能を有する微細構造体を実現するためには、可動空間を形成するための犠牲層の形成及び犠牲層の除去を行う技術が重要となる。犠牲層としては、シリコン酸化膜や多結晶シリコン,銅などの金属材料,及びポリイミドなどの樹脂材料を用いることができる。このうち樹脂材料は、低温での形成や除去が可能であることに加え、多様な膜厚を形成可能であり、感光剤を付加することでフォトリソグラフィ技術を用いたパターニングが可能であるなどの優れた特性を有している。このため、LSIと集積化が可能な微細構造体を形成し、また、より少ない工程で微細構造体を形成するなどの場合において、樹脂材料を用いた犠牲層の応用が期待されている。   As described above, in order to realize a microstructure having a movable function, a technique for forming a sacrificial layer and removing the sacrificial layer for forming a movable space is important. As the sacrificial layer, a silicon oxide film, a polycrystalline silicon, a metal material such as copper, and a resin material such as polyimide can be used. Among these, resin materials can be formed and removed at low temperatures, and can be formed in various film thicknesses, and can be patterned using photolithography technology by adding a photosensitizer. It has excellent characteristics. For this reason, the application of a sacrificial layer using a resin material is expected in the case of forming a fine structure that can be integrated with an LSI and forming the fine structure with fewer steps.

A.P.De Silva, et al., "Motorola MEMS Switch Technology for High Frequency Applications", Microelectromechanical System Conference, pp.22-24,Aug., 2001.A.P.De Silva, et al., "Motorola MEMS Switch Technology for High Frequency Applications", Microelectromechanical System Conference, pp.22-24, Aug., 2001.

ところが、図8に示すような微細構造体を形成するため、樹脂からなる犠牲層の上面に、シリコン酸化膜などの無機絶縁膜からなる絶縁層を形成する場合、犠牲層と絶縁層の間の密着力が低く、膜の剥離が生じるなどして、歩留りや信頼性を低下させるという問題があった。   However, when an insulating layer made of an inorganic insulating film such as a silicon oxide film is formed on the upper surface of the sacrificial layer made of resin in order to form a fine structure as shown in FIG. There was a problem that yield and reliability were lowered due to low adhesion and peeling of the film.

異なる膜の間の密着力を向上させる方法としては、従来、チタンに代表される金属膜を用いた密着層を、密着力が低い2つの膜の間に挟む方法が知られている。しかしながら、前述したような犠牲層と絶縁層の間の密着力を向上させる目的においては、金属材料からなる密着層を用いると、犠牲層を除去した後も絶縁層の下面に導電性を有する密着層が残存してしまう。この場合、密着層を介してショートが発生し、また、密着層が上部電極と下部電極との間の電界を遮蔽してしまうなどの問題が生じ、絶縁層の機能が損なわれてしまう。   As a method for improving the adhesion between different films, a method in which an adhesion layer using a metal film typified by titanium is sandwiched between two films having low adhesion is conventionally known. However, for the purpose of improving the adhesion between the sacrificial layer and the insulating layer as described above, when an adhesion layer made of a metal material is used, a conductive adhesion is provided on the lower surface of the insulating layer even after the sacrificial layer is removed. The layer remains. In this case, a short circuit occurs through the adhesion layer, and the adhesion layer shields the electric field between the upper electrode and the lower electrode, thereby impairing the function of the insulating layer.

これに対し、犠牲層を除去した後に、絶縁層の下面に残存した密着層をエッチング除去する方法が考えられるが、この場合、密着層と同時に、絶縁層や構造体もエッチングされてしまうなどの問題が発生する。一般に、可動構造体を有する微細構造体の製造においては、犠牲層を除去する際に構造体が残存するようにする必要があり、樹脂を犠牲層とする場合と金属などの他の材料を犠牲層として用いる場合とでは、構造体に用いる材料や製造工程が大きく異なる。樹脂を犠牲層として利用することを想定した微細構造体では、樹脂犠牲層を除去した後に通常の金属除去工程を用いて金属犠牲層を除去すると、本来残存させるべき構造体まで除去されるという問題が生じる。このため、従来では、樹脂犠牲層と金属犠牲層との両方を用いることは一般的ではなかった。これらのように、樹脂からなる犠牲層を用いた微細構造体においては、犠牲層の上に絶縁層を形成することが容易ではないという問題があった。   On the other hand, a method of etching away the adhesion layer remaining on the lower surface of the insulating layer after removing the sacrificial layer can be considered, but in this case, the insulating layer and the structure are also etched simultaneously with the adhesion layer. A problem occurs. In general, in the manufacture of a microstructure having a movable structure, it is necessary to leave the structure when the sacrificial layer is removed. When a resin is used as a sacrificial layer, other materials such as metal are sacrificed. The material used in the structure and the manufacturing process are greatly different from those in the case of using as a layer. In a microstructure that assumes the use of a resin as a sacrificial layer, if the metal sacrificial layer is removed using a normal metal removal process after the resin sacrificial layer is removed, the structure that should originally remain is removed. Occurs. For this reason, conventionally, it is not common to use both the resin sacrificial layer and the metal sacrificial layer. As described above, in the microstructure using the sacrificial layer made of resin, there is a problem that it is not easy to form an insulating layer on the sacrificial layer.

本発明は、以上のような問題点を解消するためになされたものであり、酸化シリコンなどの無機材料からなる絶縁層を備える可動構造体を、樹脂からなる犠牲層を用いてより容易に高い歩留りで作製できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and a movable structure including an insulating layer made of an inorganic material such as silicon oxide can be easily increased using a sacrificial layer made of a resin. The purpose is to enable production by yield.

本発明に係る微細構造体の製造方法は、基板の上に下部電極及び下部電極より高い支持部が形成された状態とする第1工程と、基板の上に下部電極を覆うように有機材料からなる樹脂犠牲層が形成された状態とする第2工程と、樹脂犠牲層の上にクロム及びニッケルより選択された金属よりなる金属犠牲層が形成された状態とする第3工程と、金属犠牲層の上に接触して無機材料からなる絶縁層が形成された状態とする第4工程と、絶縁層の上に配置された上部電極を含む可動構造体が、支持部及び絶縁層の上に形成された状態とする第5工程と、オゾン雰囲気中で加熱処理することで樹脂犠牲層及び金属犠牲層を除去する第6工程とを少なくとも備えるものである。この製造方法によれば、基板側の面に絶縁層を備える上部電極が、下部電極の上に所定距離離間して配置された状態となる。   The manufacturing method of the microstructure according to the present invention includes a first step in which a lower electrode and a support portion higher than the lower electrode are formed on a substrate, and an organic material so as to cover the lower electrode on the substrate. A second step in which a resin sacrificial layer is formed, a third step in which a metal sacrificial layer made of a metal selected from chromium and nickel is formed on the resin sacrificial layer, and a metal sacrificial layer A movable structure including a fourth step in which an insulating layer made of an inorganic material is formed in contact with the upper surface and an upper electrode disposed on the insulating layer is formed on the support portion and the insulating layer. And a sixth step of removing the resin sacrificial layer and the metal sacrificial layer by heat treatment in an ozone atmosphere. According to this manufacturing method, the upper electrode having the insulating layer on the surface on the substrate side is placed on the lower electrode at a predetermined distance.

上記微細構造体の製造方法において、第2工程の前に、基板の上に配線が形成された状態とし、第4工程の前に、配線の上部の金属犠牲層の上に接点電極が形成された状態とし、この後、接点電極及び金属犠牲層の上に絶縁層が形成された状態としてもよい。この場合、樹脂犠牲層に凹部を形成し、凹部に接点電極が形成された状態としてもよい。   In the fine structure manufacturing method, the wiring is formed on the substrate before the second step, and the contact electrode is formed on the metal sacrificial layer above the wiring before the fourth step. Thereafter, an insulating layer may be formed on the contact electrode and the metal sacrificial layer. In this case, a recess may be formed in the resin sacrificial layer, and a contact electrode may be formed in the recess.

上記微細構造体の製造方法において、第2工程では、下部電極及び支持部を覆うように基板の上に樹脂犠牲層が形成された状態とし、この後、樹脂犠牲層をパターニングすることで、支持部の上面が露出する開口部を樹脂犠牲層に形成し、第5工程では、可動構造体が、開口部を介して支持部の上に形成された状態とすればよい。   In the fine structure manufacturing method, in the second step, the resin sacrificial layer is formed on the substrate so as to cover the lower electrode and the support portion, and then the resin sacrificial layer is patterned to support the substrate. An opening that exposes the upper surface of the part is formed in the resin sacrificial layer, and in the fifth step, the movable structure may be formed on the support part through the opening.

以上説明したように、本発明によれば、樹脂犠牲層の上にクロム及びニッケルより選択された金属よりなる金属犠牲層を形成した後、金属犠牲層の上に接触して無機材料からなる絶縁層を形成し、この上に上部電極を含む可動構造体が形成してから、オゾン雰囲気中で加熱処理することで樹脂犠牲層及び金属犠牲層を除去するので、基板側の面に絶縁層を備える上部電極が、下部電極の上に所定距離離間して配置された状態となる。このように、本発明によれば、酸化シリコンなどの無機材料からなる絶縁層を備える可動構造体が、樹脂犠牲層を用いてより容易に高い歩留りで作製できるようになるという優れた効果が得られる。   As described above, according to the present invention, after the metal sacrificial layer made of a metal selected from chromium and nickel is formed on the resin sacrificial layer, the insulating layer made of an inorganic material comes into contact with the metal sacrificial layer. After the layer is formed and the movable structure including the upper electrode is formed thereon, the resin sacrificial layer and the metal sacrificial layer are removed by heat treatment in an ozone atmosphere. Therefore, an insulating layer is formed on the substrate side surface. The upper electrode provided is in a state of being arranged on the lower electrode at a predetermined distance. As described above, according to the present invention, it is possible to obtain an excellent effect that a movable structure including an insulating layer made of an inorganic material such as silicon oxide can be easily manufactured with a high yield using a resin sacrificial layer. It is done.

以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の第1の実施の形態について、図1,図2,及び図3を用いて説明する。図1〜図3は、実施の形態1における微細構造体の製造方法を説明するための工程図である。まず、図1(a)に示すように、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンからなる層間絶縁層102が形成された状態とする。半導体基板101は、複数のトランジスタ,抵抗,容量,配線などから構成された半導体集積回路を備えていてもよく、例えば、集積回路の配線と電気的に接続するためのコンタクトホールなどが、層間絶縁層102の所定の箇所に形成されていてもよい。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Embodiment 1]
First, a first embodiment of the present invention will be described with reference to FIG. 1, FIG. 2, and FIG. 1 to 3 are process diagrams for explaining the manufacturing method of the fine structure according to the first embodiment. First, as shown in FIG. 1A, an interlayer insulating layer 102 made of, for example, silicon oxide is formed on a semiconductor substrate 101 made of, for example, silicon. The semiconductor substrate 101 may include a semiconductor integrated circuit composed of a plurality of transistors, resistors, capacitors, wirings, and the like. For example, a contact hole for electrically connecting to the wiring of the integrated circuit has interlayer insulation. It may be formed at a predetermined location of the layer 102.

このような半導体基板101を用意したら、図1(a)に示すように、層間絶縁層102の上に第1シード層103が形成された状態とする。第1シード層103は、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積し、引き続いてこの上に金を堆積することで形成すればよい。チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。   When such a semiconductor substrate 101 is prepared, the first seed layer 103 is formed on the interlayer insulating layer 102 as shown in FIG. The first seed layer 103 may be formed, for example, by first depositing titanium by sputtering or vapor deposition, and subsequently depositing gold thereon. The thickness of titanium may be about 0.1 μm, and the thickness of gold may be about 0.1 μm.

次に、第1シード層103の上に感光性を有するレジスト材料を塗布し、所望のパターンを備えるマスク(フォトマスク)を用いて露光し、また現像することにより、下部電極を形成すべき所望箇所に開口部を備えるレジストパターンを形成する。引き続いて、このレジストパターンの開口部に露出する第1シード層103の上に、電解めっき法により金のパターンを形成し、この後、レジストパターンを除去する。これらのことにより、図1(b)に示すように、第1シード層103の上に下部電極104が形成された状態とする。このときの上記レジスト膜厚は2μm程度とし、また、めっきにより形成する金のパターンの膜厚は、1μm程度とすればよい。   Next, a resist material having photosensitivity is applied on the first seed layer 103, exposed using a mask (photomask) having a desired pattern, and developed to form a desired lower electrode. A resist pattern having an opening at a location is formed. Subsequently, a gold pattern is formed by electrolytic plating on the first seed layer 103 exposed at the opening of the resist pattern, and then the resist pattern is removed. As a result, the lower electrode 104 is formed on the first seed layer 103 as shown in FIG. The film thickness of the resist at this time is about 2 μm, and the film thickness of the gold pattern formed by plating may be about 1 μm.

次に、上述した下部電極104の形成と同様にレジストパターンの形成とめっき法による金パターンの形成とを行うことにより、図1(c)に示すように、下部電極104の周囲に支持部材105が形成された状態とする。下部電極104と支持部材105とは、離間して配置された状態とする。支持部材105の形成では、レジストパターンの膜厚を4μm程度とし、めっきによる金パターンの膜厚は、2μm程度に形成された状態とすればよい。このようにすることで、支持部材105は、下部電極104より高く形成された状態となる。   Next, a resist pattern is formed and a gold pattern is formed by a plating method in the same manner as the formation of the lower electrode 104 described above, whereby a support member 105 is formed around the lower electrode 104 as shown in FIG. Is formed. The lower electrode 104 and the support member 105 are in a state of being spaced apart. In forming the support member 105, the resist pattern may have a thickness of about 4 μm, and the gold pattern by plating may have a thickness of about 2 μm. By doing so, the support member 105 is formed higher than the lower electrode 104.

次に、下部電極104と支持部材105とをマスクとして第1シード層103をエッチング除去することで、図1(d)に示すように、下部電極104と支持部材105とが層間絶縁層102の上で電気的に分離した状態とする。第1シード層103のエッチングでは、例えば、第1シード層103の上層にある金層は、ヨウ素,ヨウ化アンモニウム,水,及びエタノールからなるエッチング液によりウェットエッチングして選択的に除去すればよい。次いで、このエッチングにより露出した第1シード層103の下層のチタン層は、フッ化水素水溶液によりウェットエッチングして選択的に除去すればよい。   Next, by etching away the first seed layer 103 using the lower electrode 104 and the support member 105 as a mask, the lower electrode 104 and the support member 105 are formed on the interlayer insulating layer 102 as shown in FIG. The state is electrically separated above. In the etching of the first seed layer 103, for example, the gold layer above the first seed layer 103 may be selectively removed by wet etching with an etching solution composed of iodine, ammonium iodide, water, and ethanol. . Next, the titanium layer under the first seed layer 103 exposed by this etching may be selectively removed by wet etching with a hydrogen fluoride aqueous solution.

次に、図1(e)に示すように、下部電極104と支持部材105を覆うように、第1樹脂犠牲層106が形成された状態とする。第1樹脂犠牲層106は、有機材料である樹脂から構成されたものであり、例えば、ポリアミド,ポリアミド酸,ポリベンゾオキサゾール(もしくはこの前駆体)などのベース樹脂にポジ型感光剤を付加したものを用いればよく、回転塗布により形成することができる。ポリベンゾオキサゾールをベース樹脂とするポジ型の感光性を有する樹脂としては、例えば、住友ベークライト株式会社製の「CRC8300」がある。   Next, as shown in FIG. 1E, the first resin sacrificial layer 106 is formed so as to cover the lower electrode 104 and the support member 105. The first resin sacrificial layer 106 is composed of a resin that is an organic material. For example, the first resin sacrificial layer 106 is obtained by adding a positive photosensitive agent to a base resin such as polyamide, polyamic acid, or polybenzoxazole (or a precursor thereof). Can be used, and can be formed by spin coating. As a positive photosensitive resin based on polybenzoxazole, for example, “CRC8300” manufactured by Sumitomo Bakelite Co., Ltd. is available.

次に、図1(f)に示すように、支持部材105の上部の第1樹脂犠牲層106を除去し、第1樹脂犠牲層106に貫通孔106aが形成されて支持部材105の上面が露出した状態とする。感光性を有する第1樹脂犠牲層106を公知のリソグラフィ技術によりパターニングすることにより、貫通孔106aを形成して支持部材105の上面が露出した状態とすることができる。第1樹脂犠牲層106をパターニング(露光・現像)する際には、前処理として120℃のプリベーク(予備加熱)を4分程度行い、パターニング後には310℃程度の加熱処理を行い、樹脂の膜(第1樹脂犠牲層106)が熱硬化された状態とする。   Next, as shown in FIG. 1 (f), the first resin sacrificial layer 106 on the support member 105 is removed, and a through hole 106 a is formed in the first resin sacrificial layer 106 to expose the upper surface of the support member 105. It will be in the state. By patterning the photosensitive first resin sacrificial layer 106 by a known lithography technique, the through hole 106a can be formed so that the upper surface of the support member 105 is exposed. When patterning (exposure / development) the first resin sacrificial layer 106, pre-baking (preheating) at 120 ° C. is performed for about 4 minutes as pre-processing, and heat processing at about 310 ° C. is performed after patterning to form a resin film. The (first resin sacrificial layer 106) is in a thermally cured state.

次に、図2(g)に示すように、支持部材105と第1樹脂犠牲層106の上面に金属犠牲層107が形成された状態とする。金属犠牲層107は、クロムから構成された層であり、蒸着法などによりクロムを堆積することで形成すればよい。堆積するクロム(金属犠牲層107)の膜厚は0.1μm程度とすればよい。   Next, as shown in FIG. 2G, the metal sacrificial layer 107 is formed on the upper surface of the support member 105 and the first resin sacrificial layer 106. The metal sacrificial layer 107 is a layer made of chromium, and may be formed by depositing chromium by an evaporation method or the like. The thickness of the deposited chromium (metal sacrificial layer 107) may be about 0.1 μm.

次に、図2(h)に示すように、金属犠牲層107の上面に、絶縁層108が形成された状態とする。絶縁層108は、シリコンなどの半導体の酸化物や金属の酸化物などの無機材料から構成されたものである。例えば、絶縁層108は、シリコン酸化膜をスパッタ法により堆積し、公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成すればよい。堆積するシリコン酸化膜の膜厚は0.6μm程度とすればよい。この、絶縁層108の形成工程において、クロムよりなる金属犠牲層107が存在するので、高い密着性を備えた状態で絶縁層108の形成が可能となる。   Next, as shown in FIG. 2H, the insulating layer 108 is formed on the upper surface of the metal sacrificial layer 107. The insulating layer 108 is made of an inorganic material such as a semiconductor oxide such as silicon or a metal oxide. For example, the insulating layer 108 may be formed by depositing a silicon oxide film by a sputtering method and processing it by a known photolithography technique and etching technique. The thickness of the deposited silicon oxide film may be about 0.6 μm. In the step of forming the insulating layer 108, the metal sacrificial layer 107 made of chromium is present, so that the insulating layer 108 can be formed with high adhesion.

次に、図2(i)に示すように、絶縁層108をマスクとして、金属犠牲層107を選択的にエッチング除去する。金属犠牲層107は、よく知られているように、例えば硝酸第2セリウムアンモニウム水溶液によりウェットエッチングすればよい。このエッチングにより、絶縁層108の下部領域以外の金属犠牲層107が除去される。   Next, as shown in FIG. 2I, the metal sacrificial layer 107 is selectively removed by etching using the insulating layer 108 as a mask. As is well known, the metal sacrificial layer 107 may be wet-etched with, for example, an aqueous solution of ceric ammonium nitrate. By this etching, the metal sacrificial layer 107 other than the lower region of the insulating layer 108 is removed.

次に、図2(j)に示すように、絶縁層108の上面が露出され、また、貫通孔109aにより支持部材105の上面が露出されるように、第2樹脂犠牲層109が形成された状態とする。第2樹脂犠牲層109は、第1樹脂犠牲層106と同様にして形成すればよい。例えば、ポリアミド,ポリアミド酸,ポリベンゾオキサゾール(もしくはこの前駆体)などのベース樹脂にポジ型感光剤を付加した感光性樹脂を、回転塗布により塗布して塗布膜を形成する。このとき、絶縁層108による下層の凹凸が吸収されて上面が平坦な状態となるように塗布膜を形成し、この後、塗布膜を所定量エッチングすることで、絶縁層108の上面が露出した状態とする。この状態で、感光性を有する塗布膜を公知のリソグラフィ技術によりパターニングすることにより貫通孔109aを形成し、支持部材105の上面が、貫通孔106aに続いて露出した状態とすればよい。また、回転塗布により形成した塗布膜を、公知のリソグラフィ技術によりパターニングすることで、貫通孔109aを形成するとともに、絶縁層108の上面が露出されるようにしてもよい。   Next, as shown in FIG. 2J, the second resin sacrificial layer 109 is formed so that the upper surface of the insulating layer 108 is exposed and the upper surface of the support member 105 is exposed through the through hole 109a. State. The second resin sacrificial layer 109 may be formed in the same manner as the first resin sacrificial layer 106. For example, a photosensitive resin obtained by adding a positive photosensitive agent to a base resin such as polyamide, polyamic acid, or polybenzoxazole (or a precursor thereof) is applied by spin coating to form a coating film. At this time, a coating film is formed so that the lower surface unevenness by the insulating layer 108 is absorbed and the upper surface becomes flat, and then the coating film is etched by a predetermined amount to expose the upper surface of the insulating layer 108. State. In this state, the through-hole 109a may be formed by patterning a photosensitive coating film by a known lithography technique so that the upper surface of the support member 105 is exposed following the through-hole 106a. Alternatively, the coating film formed by spin coating may be patterned by a known lithography technique to form the through hole 109a and expose the upper surface of the insulating layer 108.

次に、図2(k)に示すように、第2シード層110が形成され、また、板状の上部電極111,梁部112,及びアンカー部113を含む可動構造体が形成された状態とする。第2シード層110は、第1シード層103と同様に形成すればよい。第2シード層110は、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積し、引き続いてこの上に金を堆積することで形成すればよい。チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。   Next, as shown in FIG. 2 (k), the second seed layer 110 is formed, and the movable structure including the plate-like upper electrode 111, the beam portion 112, and the anchor portion 113 is formed. To do. The second seed layer 110 may be formed in the same manner as the first seed layer 103. The second seed layer 110 may be formed by, for example, first depositing titanium by sputtering or vapor deposition, and subsequently depositing gold thereon. The thickness of titanium may be about 0.1 μm, and the thickness of gold may be about 0.1 μm.

また、上部電極111,梁部112,及びアンカー部113を含む可動構造体は、下部電極104と同様に形成すればよい。例えば、第2シード層110の上にレジスト材料を塗布し、所望のパターンを備えるマスクを用いて露光することにより、上部電極111,梁部112,及びアンカー部113などを形成すべき所望箇所に開口部を備えるレジストパターンを形成し、このレジストパターンの開口部に露出する第2シード層110の上に電解めっき法により金のパターンを形成し、この後、レジストパターンを除去する。これらのことにより、図2(k)に示すように、第2シード層110の上に、上部電極111,梁部112,及びアンカー部113を含む可動構造体が形成された状態とすればよい。上記レジストパターンの膜厚は2μm程度とし、めっき膜が膜厚1μm程度に形成された状態とすればよい。このようにして上部電極111,梁部112,及びアンカー部113を形成した後、これらをマスクとして第2シード層110を選択的にエッチング除去する。第2シード層110は、第1シード層103と同様にしてエッチングすればよい。   Further, the movable structure including the upper electrode 111, the beam portion 112, and the anchor portion 113 may be formed in the same manner as the lower electrode 104. For example, by applying a resist material on the second seed layer 110 and exposing it using a mask having a desired pattern, the upper electrode 111, the beam portion 112, the anchor portion 113, and the like are formed at desired locations. A resist pattern having an opening is formed, a gold pattern is formed by electrolytic plating on the second seed layer 110 exposed in the opening of the resist pattern, and then the resist pattern is removed. Accordingly, as shown in FIG. 2 (k), a movable structure including the upper electrode 111, the beam portion 112, and the anchor portion 113 may be formed on the second seed layer 110. . The resist pattern may have a thickness of about 2 μm, and the plating film may be formed in a thickness of about 1 μm. After forming the upper electrode 111, the beam portion 112, and the anchor portion 113 in this way, the second seed layer 110 is selectively etched away using these as a mask. The second seed layer 110 may be etched in the same manner as the first seed layer 103.

次に、オゾン雰囲気中で加熱処理することで、第2樹脂犠牲層109,第1樹脂犠牲層106,及び金属犠牲層107が除去された状態とする。例えば、オゾン雰囲気中で250〜300℃に加熱することで、オゾンを第2樹脂犠牲層109,第1樹脂犠牲層106に接触させ、これら樹脂犠牲層を灰化すればよい。また、このオゾン処理においては、オゾンに接触した金属犠牲層107も同時にエッチング除去される。   Next, the second resin sacrificial layer 109, the first resin sacrificial layer 106, and the metal sacrificial layer 107 are removed by heat treatment in an ozone atmosphere. For example, the ozone may be brought into contact with the second resin sacrificial layer 109 and the first resin sacrificial layer 106 by heating to 250 to 300 ° C. in an ozone atmosphere, and these resin sacrificial layers may be incinerated. In this ozone treatment, the metal sacrificial layer 107 in contact with ozone is also removed by etching.

これらの除去により、図3(l)に示すように、絶縁層108及び上部電極111が、梁部112及びアンカー部113により支持され、下部電極104の上に対向配置された状態が得られる。上部電極111は、図3(m)の平面図に示すように、4箇所に設けられた梁部112によりアンカー部113に連結されている。アンカー部113は、支持部材105の上に配置されている。このように、上部電極111は、梁部112,アンカー部113,及び支持部材105により、半導体基板101(層間絶縁層102)の上に支持されている。   By removing these, as shown in FIG. 3L, the insulating layer 108 and the upper electrode 111 are supported by the beam portion 112 and the anchor portion 113, and are disposed on the lower electrode 104 so as to face each other. As shown in the plan view of FIG. 3 (m), the upper electrode 111 is connected to the anchor portion 113 by beam portions 112 provided at four locations. The anchor portion 113 is disposed on the support member 105. Thus, the upper electrode 111 is supported on the semiconductor substrate 101 (interlayer insulating layer 102) by the beam portion 112, the anchor portion 113, and the support member 105.

また、下部電極104には、パッド端子114が接続され、上部電極111には、梁部112,アンカー部113,及び支持部材105を介してパッド端子115が接続されている。パッド端子114とパッド端子115は、例えば、図示しないコンタクトホールを介して層間絶縁層102の下に設けた図示しない配線層に接続している。これは、例えば、MEMS可変容量素子である。下部電極104と上部電極111との間に直流のバイアス電圧を印加すると、静電力により上部電極111が下部電極104の側に撓んで変形し、電極間の距離が変化する。従って、下部電極104と上部電極111との間の静電容量が、両電極間に印加したバイアス電圧によって変化することになり、バイアス電圧によって制御される可変容量素子として機能する。   A pad terminal 114 is connected to the lower electrode 104, and a pad terminal 115 is connected to the upper electrode 111 via a beam portion 112, an anchor portion 113, and a support member 105. For example, the pad terminal 114 and the pad terminal 115 are connected to a wiring layer (not shown) provided under the interlayer insulating layer 102 via a contact hole (not shown). This is, for example, a MEMS variable capacitance element. When a DC bias voltage is applied between the lower electrode 104 and the upper electrode 111, the upper electrode 111 is bent and deformed toward the lower electrode 104 by an electrostatic force, and the distance between the electrodes changes. Therefore, the electrostatic capacitance between the lower electrode 104 and the upper electrode 111 changes depending on the bias voltage applied between both electrodes, and functions as a variable capacitance element controlled by the bias voltage.

なお、梁部112及びアンカー部113は、上部電極111とパッド端子115とを電気的に接続するものであり、電気抵抗の小さい金属材料により形成されることが望ましい。また、梁部112及びアンカー部113は、金属材料以外の、例えばポリシリコンや無機絶縁膜などで形成されていてもよい。例えば、高濃度に不純物を導入されて低抵抗とされたポリシリコンを用いることで、電気的な接続が可能となる。また、絶縁材料から梁部112及びアンカー部113を構成しても、これらに金属材料からなる配線を備えるようにすることで、上述した電気的な接続をとるようにしてもよい。   The beam portion 112 and the anchor portion 113 are for electrically connecting the upper electrode 111 and the pad terminal 115, and are preferably formed of a metal material having a small electric resistance. Further, the beam portion 112 and the anchor portion 113 may be formed of, for example, polysilicon or an inorganic insulating film other than a metal material. For example, electrical connection can be achieved by using polysilicon having a low resistance by introducing impurities at a high concentration. Further, even if the beam portion 112 and the anchor portion 113 are made of an insulating material, the above-described electrical connection may be obtained by providing wirings made of a metal material.

また、上部電極111には、所望の間隔毎に、上部電極111の面積と比較して十分小さい複数の開口121を設けることが望ましい。上部電極111の下層の各犠牲層に対してエッチャントであるオゾンが効率よく接触するために、開口121を備えた方がよい。なお、上部電極111の側方が開放し、上部電極111の大きさが横方向エッチング量の2倍以内であれば、開口121を設けなくともよい。   Further, it is desirable that the upper electrode 111 be provided with a plurality of openings 121 that are sufficiently smaller than the area of the upper electrode 111 at every desired interval. In order for ozone, which is an etchant, to contact each sacrificial layer below the upper electrode 111 efficiently, the opening 121 is preferably provided. Note that if the side of the upper electrode 111 is open and the size of the upper electrode 111 is within twice the amount of lateral etching, the opening 121 may not be provided.

以上に説明したように、クロム膜を用いた金属犠牲層107は、オゾン雰囲気に暴露することで樹脂犠牲層の除去を行うときに、同時に除去することが可能となる。このように、金属犠牲層107は、微細構造体が完成した状態では存在していないので、ショートの発生や、上部電極111と下部電極104との間の電界を遮蔽してしまうなどの問題が発生しない。また、金属犠牲層107に対しては、絶縁層108が高い密着性を備えているので、膜の剥離などがなく高い歩留りで絶縁層108が形成できるようになる。   As described above, the metal sacrificial layer 107 using a chromium film can be removed at the same time when the resin sacrificial layer is removed by exposure to an ozone atmosphere. As described above, since the metal sacrificial layer 107 does not exist in a state where the fine structure is completed, there are problems such as occurrence of a short circuit and shielding of an electric field between the upper electrode 111 and the lower electrode 104. Does not occur. Further, since the insulating layer 108 has high adhesion to the metal sacrificial layer 107, the insulating layer 108 can be formed with high yield without peeling of the film.

なお、本微細構造体の製造方法において、金属犠牲層107はクロムから構成するようにしたが、これに限るものではなく、例えばニッケルから金属犠牲層107が形成されていても良く、前述したオゾン処理により、重視樹脂犠牲層と同時に金属犠牲層を除去することができる。また、ニッケルより構成された金属犠牲粗107の形成では、希塩酸または希硝酸をニッケルのエッチング液として用いればよい。   In this fine structure manufacturing method, the metal sacrificial layer 107 is made of chromium. However, the present invention is not limited to this. For example, the metal sacrificial layer 107 may be formed of nickel. The metal sacrificial layer can be removed simultaneously with the important resin sacrificial layer by the treatment. Further, in the formation of the metal sacrificial rough 107 made of nickel, dilute hydrochloric acid or dilute nitric acid may be used as the nickel etching solution.

[実施の形態2]
次に、本発明の第2の実施の形態について、図4,図5,図6,及び図7を用いて説明する。図4〜図7は、実施の形態2における微細構造体の製造方法を説明するための工程図である。まず、図4(a)に示すように、例えばシリコンからなる半導体基板401の上に、例えば酸化シリコンからなる層間絶縁層402が形成された状態とする。半導体基板401は、複数のトランジスタ,抵抗,容量,配線などから構成された半導体集積回路を備えていてもよく、例えば、集積回路の配線と電気的に接続するためのコンタクトホールなどが、層間絶縁層402の所定の箇所に形成されていてもよい。
[Embodiment 2]
Next, a second embodiment of the present invention will be described with reference to FIGS. 4, 5, 6, and 7. FIG. 4 to 7 are process diagrams for explaining the manufacturing method of the fine structure according to the second embodiment. First, as shown in FIG. 4A, an interlayer insulating layer 402 made of, for example, silicon oxide is formed on a semiconductor substrate 401 made of, for example, silicon. The semiconductor substrate 401 may include a semiconductor integrated circuit including a plurality of transistors, resistors, capacitors, wirings, and the like. For example, a contact hole for electrically connecting to the wiring of the integrated circuit has an interlayer insulation. The layer 402 may be formed at a predetermined location.

このような半導体基板401を用意したら、図4(a)に示すように、層間絶縁層402の上に第1シード層403が形成された状態とする。第1シード層403は、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積し、引き続いてこの上に金を堆積することで形成すればよい。チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。   When such a semiconductor substrate 401 is prepared, the first seed layer 403 is formed on the interlayer insulating layer 402 as shown in FIG. The first seed layer 403 may be formed by, for example, depositing titanium first and then depositing gold thereon by sputtering or vapor deposition. The thickness of titanium may be about 0.1 μm, and the thickness of gold may be about 0.1 μm.

次に、第1シード層403の上に感光性を有するレジスト材料を塗布し、所望のパターンを備えるマスクを用いて露光し、また現像することにより、配線及び下部電極を形成すべき所望箇所に開口部を備えるレジストパターンを形成する。引き続いて、レジストパターンの開口部に露出する第1シード層403の上に、電解めっき法により金のパターンを形成し、この後レジストパターンを除去することで、図4(b)に示すように、配線404及び下部電極405が形成された状態とする。このときのレジスト膜厚は2μm程度とし、めっきにより形成する金のパターンの膜厚は、1μm程度とすればよい。   Next, a photosensitive resist material is applied on the first seed layer 403, exposed using a mask having a desired pattern, and developed, so that a wiring and a lower electrode are formed at desired locations. A resist pattern having an opening is formed. Subsequently, a gold pattern is formed by electrolytic plating on the first seed layer 403 exposed at the opening of the resist pattern, and then the resist pattern is removed, as shown in FIG. 4B. The wiring 404 and the lower electrode 405 are formed. The resist film thickness at this time may be about 2 μm, and the film thickness of the gold pattern formed by plating may be about 1 μm.

次に、上述した配線404及び下部電極405の形成と同様にレジストパターンの形成とめっき法を行うことにより、図5(c)に示すように、下部電極405の周囲に支持部材406が形成された状態とする。下部電極405と支持部材406とは、離間して配置された状態とする。支持部材406の形成では、レジストパターンの膜厚を4μm程度とし、めっきによる金パターンの膜厚は、2μm程度に形成された状態とすればよい。このようにすることで、支持部材405は、配線404及び下部電極405より高く形成された状態となる。   Next, as shown in FIG. 5C, a support member 406 is formed around the lower electrode 405 by performing resist pattern formation and plating similarly to the formation of the wiring 404 and the lower electrode 405 described above. State. The lower electrode 405 and the support member 406 are arranged to be separated from each other. In forming the support member 406, the resist pattern may be about 4 μm thick and the gold pattern formed by plating may be about 2 μm thick. By doing so, the support member 405 is in a state of being formed higher than the wiring 404 and the lower electrode 405.

次に、配線404,下部電極405,及び支持部材406をマスクとして第1シード層403をエッチング除去し、図5(d)に示すように、配線404と下部電極405と支持部材406とが、層間絶縁層402の上で電気的に分離した状態とする。第1シード層403のエッチングでは、例えば、第1シード層403の上層にある金層は、ヨウ素,ヨウ化アンモニウム,水,及びエタノールからなるエッチング液によりウェットエッチングして選択的に除去すればよい。次いで、このエッチングにより露出した第1シード層403の下層のチタン層は、フッ化水素水溶液によりウェットエッチングして選択的に除去すればよい。   Next, the first seed layer 403 is removed by etching using the wiring 404, the lower electrode 405, and the support member 406 as a mask, and as shown in FIG. 5D, the wiring 404, the lower electrode 405, and the support member 406 are formed. An electrically isolated state is formed on the interlayer insulating layer 402. In the etching of the first seed layer 403, for example, the gold layer above the first seed layer 403 may be selectively removed by wet etching with an etching solution composed of iodine, ammonium iodide, water, and ethanol. . Next, the titanium layer under the first seed layer 403 exposed by this etching may be selectively removed by wet etching with a hydrogen fluoride aqueous solution.

次に、図5(e)に示すように、配線404,下部電極405,及び支持部材406を覆うように、第1樹脂犠牲層407が形成された状態とする。第1樹脂犠牲層407は、支持部材406が配置されている領域に比較し、配線404及び下部電極405が配置されている領域の膜厚が薄く形成された状態とする。第1樹脂犠牲層407は、有機材料である樹脂から構成されたものであり、例えば、ポリアミド、ポリアミド酸、ポリベンゾオキサゾール(もしくはこの前駆体)などのベース樹脂にポジ型感光剤を付加したものを用いればよく、回転塗布により形成することができる。ポリベンゾオキサゾールをベース樹脂とするポジ型の感光性を有する樹脂としては、例えば、住友ベークライト株式会社製の「CRC8300」がある。   Next, as illustrated in FIG. 5E, the first resin sacrificial layer 407 is formed so as to cover the wiring 404, the lower electrode 405, and the support member 406. The first resin sacrificial layer 407 is formed in a state where the film thickness of the region where the wiring 404 and the lower electrode 405 are disposed is thinner than the region where the support member 406 is disposed. The first resin sacrificial layer 407 is composed of a resin that is an organic material. For example, the first resin sacrificial layer 407 is obtained by adding a positive photosensitive agent to a base resin such as polyamide, polyamic acid, or polybenzoxazole (or a precursor thereof). Can be used, and can be formed by spin coating. As a positive photosensitive resin based on polybenzoxazole, for example, “CRC8300” manufactured by Sumitomo Bakelite Co., Ltd. is available.

次に、図5(f)に示すように、支持部材406の上部の第1樹脂犠牲層407を除去し、第1樹脂犠牲層407に貫通孔407aが形成されて支持部材406の上面が露出した状態とする。感光性を有する第1樹脂犠牲層407を公知のリソグラフィ技術によりパターニングすることで、貫通孔407aを形成して支持部材406の上面が露出した状態とすることができる。第1樹脂犠牲層407をパターニング(露光・現像)する際には、前処理として120℃のプリベークを4分程度行い、パターニング後には310℃程度の加熱処理を行い、樹脂の膜(第1樹脂犠牲層407)が熱硬化された状態とする。   Next, as shown in FIG. 5 (f), the first resin sacrificial layer 407 at the top of the support member 406 is removed, and a through hole 407 a is formed in the first resin sacrificial layer 407 so that the upper surface of the support member 406 is exposed. It will be in the state. By patterning the photosensitive first resin sacrificial layer 407 by a known lithography technique, the through hole 407a can be formed so that the upper surface of the support member 406 is exposed. When patterning (exposure / development) the first resin sacrificial layer 407, pre-baking at 120 ° C. is performed for about 4 minutes as pre-processing, and heat processing at about 310 ° C. is performed after patterning to form a resin film (first resin). The sacrificial layer 407) is in a thermally cured state.

次に、少なくとも第1樹脂犠牲層407の膜厚が薄く形成された領域の上に、第1樹脂犠牲層407と同様の樹脂層を形成し、公知のリソグラフィ技術によりパターニングすることで、図5(g)に示すように、凹部408aを備える第2樹脂犠牲層408が形成された状態とする。凹部408aは、配線404の上部に配置された状態に形成する。なお、第2樹脂犠牲層408が形成された状態においても、貫通孔407aにより支持部材406の一部正面が露出した状態とする。例えば、上記樹脂層を第1樹脂犠牲層407の上の全域に塗布形成した場合、パターニングにより、凹部408aを形成するとともに、貫通孔407aの上部にも開口部が形成された状態とすればよい。   Next, a resin layer similar to the first resin sacrificial layer 407 is formed on at least the region where the film thickness of the first resin sacrificial layer 407 is thin, and is patterned by a known lithography technique, so that FIG. As shown to (g), it is set as the state in which the 2nd resin sacrificial layer 408 provided with the recessed part 408a was formed. The recess 408 a is formed in a state of being disposed on the wiring 404. Even when the second resin sacrificial layer 408 is formed, a part of the front surface of the support member 406 is exposed through the through hole 407a. For example, when the resin layer is applied and formed over the entire area of the first resin sacrificial layer 407, the recess 408a may be formed by patterning, and an opening may be formed in the upper portion of the through hole 407a. .

ところで、上述では、第2樹脂犠牲層408を形成することで、凹部408aを形成したが、これに限るものではない。例えば、第1樹脂犠牲層407の上に、凹部形成領域に開口部を備えるレジストパターンを形成し、このレジストパターンをマスクとして第1樹脂犠牲層407を選択的にエッチングし、第1犠牲層407に凹部が形成されるようにしても良い。この場合、第1犠牲層407の選択的なエッチングの量を制御し、配線404の上面が露出しないようにする。   In the above description, the concave portion 408a is formed by forming the second resin sacrificial layer 408. However, the present invention is not limited to this. For example, a resist pattern having an opening in a recess formation region is formed on the first resin sacrificial layer 407, and the first resin sacrificial layer 407 is selectively etched using the resist pattern as a mask. A recess may be formed on the surface. In this case, the amount of selective etching of the first sacrificial layer 407 is controlled so that the upper surface of the wiring 404 is not exposed.

次に、図5(h)に示すように、露出している支持部材406の上面及び凹部408aの内部を含め、第2樹脂犠牲層408の上に金属犠牲層409が形成された状態とする。金属犠牲層409は、クロムから構成された層であり、蒸着法などによりクロムを堆積することで形成可能である。堆積するクロム(金属犠牲層409)の膜厚は0.1μm程度とすればよい。   Next, as shown in FIG. 5H, a metal sacrificial layer 409 is formed on the second resin sacrificial layer 408 including the exposed upper surface of the support member 406 and the inside of the recess 408a. . The metal sacrificial layer 409 is a layer made of chromium, and can be formed by depositing chromium by an evaporation method or the like. The film thickness of the deposited chromium (metal sacrificial layer 409) may be about 0.1 μm.

次に、図6(i)に示すように、第2シード層410を形成し、配線404の形成と同様にレジストパターンの形成とめっき法を行うことにより、接点電極411が形成された状態とする。第2シード層410は、スパッタ法や蒸着法などにより、例えば金を堆積することで形成すればよく、金の膜厚は0.1μm程度とすればよい。接点電極411の形成時には、レジストパターンの膜厚を2μm程度とし、めっき膜が膜厚0.5μm程度に形成された状態とすればよい。また、このめっきにより形成された接点電極411をマスクとし、第2シード層410をエッチング除去すればよい。第2シード層410は、ヨウ素,ヨウ化アンモニウム,水,及びエタノールからなるエッチング液により、ウェットエッチングすればよい。このエッチングによれば、金属犠牲層409は除去されずに残る。
上述した接点電極411の形成工程では、金属犠牲層409が存在しているので、接点電極411を形成するために必要となる第2シード層410を、高い密着性を備えた状態で形成することが可能となる。
Next, as shown in FIG. 6I, a second seed layer 410 is formed, and a resist pattern is formed and plating is performed in the same manner as the formation of the wiring 404, whereby the contact electrode 411 is formed. To do. The second seed layer 410 may be formed, for example, by depositing gold by sputtering or vapor deposition, and the film thickness of gold may be about 0.1 μm. When the contact electrode 411 is formed, the resist pattern may have a thickness of about 2 μm and the plating film may have a thickness of about 0.5 μm. Further, the second seed layer 410 may be removed by etching using the contact electrode 411 formed by plating as a mask. The second seed layer 410 may be wet-etched with an etchant composed of iodine, ammonium iodide, water, and ethanol. According to this etching, the metal sacrificial layer 409 remains without being removed.
In the step of forming the contact electrode 411, the metal sacrificial layer 409 is present, and therefore the second seed layer 410 necessary for forming the contact electrode 411 is formed with high adhesion. Is possible.

次に、図6(j)に示すように、接点電極411の上面と及びこの周囲に、例えばチタンから構成された密着層412が形成された状態とする。密着層412は、スパッタ法や蒸着法などによりチタンを堆積し、この後、公知のフォトリソグラフィ技術とエッチング技術とにより堆積したチタンの層を加工することで形成すればよい。堆積するチタンの膜厚は0.1μm程度とすればよく、チタンのエッチング除去は、フッ化水素水溶液を用いてウェットエッチングすればよい。   Next, as shown in FIG. 6J, an adhesive layer 412 made of, for example, titanium is formed on and around the upper surface of the contact electrode 411. The adhesion layer 412 may be formed by depositing titanium by a sputtering method, a vapor deposition method, or the like, and then processing the deposited titanium layer by a known photolithography technique and etching technique. The thickness of the deposited titanium may be about 0.1 μm, and the titanium may be removed by wet etching using a hydrogen fluoride aqueous solution.

次に、図6(k)に示すように、金属犠牲層409の上に、密着層412を覆うように、絶縁層413が形成された状態とする。絶縁層413は、下部電極405が形成されている領域を覆うように形成すればよい。絶縁層413は、シリコンなどの半導体の酸化物や金属の酸化物などの無機材料から構成されたものである。例えば、絶縁層413は、スパッタ法によりシリコン酸化膜を堆積し、堆積したシリコン酸化膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成すればよい。シリコン酸化膜の膜厚は0.6μm程度とすればよい。比較的低温での膜形成が可能なスパッタ法を用いてシリコン酸化膜を形成することによって、樹脂からなる第1樹脂犠牲層407及び第2樹脂犠牲層408の変質を生じることなく、絶縁層413を形成することができる。   Next, as illustrated in FIG. 6K, the insulating layer 413 is formed on the metal sacrificial layer 409 so as to cover the adhesion layer 412. The insulating layer 413 may be formed so as to cover a region where the lower electrode 405 is formed. The insulating layer 413 is made of an inorganic material such as a semiconductor oxide such as silicon or a metal oxide. For example, the insulating layer 413 may be formed by depositing a silicon oxide film by a sputtering method and processing the deposited silicon oxide film by a known photolithography technique and etching technique. The film thickness of the silicon oxide film may be about 0.6 μm. By forming the silicon oxide film by using a sputtering method capable of forming a film at a relatively low temperature, the insulating layer 413 does not change the quality of the first resin sacrificial layer 407 and the second resin sacrificial layer 408 made of resin. Can be formed.

上述した絶縁層413の形成工程では、金属犠牲層409が存在しているので、高い密着性を備えた状態で、絶縁層413を形成することが可能となる。   In the above-described step of forming the insulating layer 413, the metal sacrificial layer 409 is present, so that the insulating layer 413 can be formed with high adhesion.

次に、図6(l)に示すように、絶縁層413をマスクとして、金属犠牲層409をエッチング除去する。金属犠牲層409は、例えば硝酸2セリウムアンモニウム水溶液によりウェットエッチングすればよい。   Next, as shown in FIG. 6L, the metal sacrificial layer 409 is removed by etching using the insulating layer 413 as a mask. The metal sacrificial layer 409 may be wet etched with, for example, a ceric ammonium nitrate aqueous solution.

次に、図6(m)に示すように、絶縁層413の上面が露出され、また、貫通孔414aにより支持部材406の上面が露出されるように、第3樹脂犠牲層414が形成された状態とする。第3樹脂犠牲層414は、第1樹脂犠牲層407及び第2樹脂犠牲層408と同様にして形成すればよい。例えば、ポリアミド,ポリアミド酸,ポリベンゾオキサゾール(もしくはこの前駆体)などのベース樹脂にポジ型感光剤を付加した感光性樹脂を、回転塗布により塗布して塗布膜を形成する。このとき、絶縁層413による下層の凹凸が吸収されて上面が平坦な状態となるように塗布膜を形成し、この後、塗布膜を所定量エッチングすることで、絶縁層413の上面が露出した状態とする。この状態で、感光性を有する塗布膜を公知のリソグラフィ技術によりパターニングすることにより貫通孔414aを形成し、支持部材406の上面が、貫通孔407aに続いて露出した状態とすればよい。また、回転塗布により形成した塗布膜を、公知のリソグラフィ技術によりパターニングすることで、貫通孔414aを形成するとともに、絶縁層413の上面が露出されるようにしてもよい。   Next, as shown in FIG. 6M, the third resin sacrificial layer 414 is formed so that the upper surface of the insulating layer 413 is exposed and the upper surface of the support member 406 is exposed through the through hole 414a. State. The third resin sacrificial layer 414 may be formed in the same manner as the first resin sacrificial layer 407 and the second resin sacrificial layer 408. For example, a photosensitive resin obtained by adding a positive photosensitive agent to a base resin such as polyamide, polyamic acid, or polybenzoxazole (or a precursor thereof) is applied by spin coating to form a coating film. At this time, a coating film is formed so that the lower surface unevenness by the insulating layer 413 is absorbed and the upper surface becomes flat, and then the coating film is etched by a predetermined amount, so that the upper surface of the insulating layer 413 is exposed. State. In this state, the through-hole 414a is formed by patterning a photosensitive coating film by a known lithography technique, and the upper surface of the support member 406 may be exposed after the through-hole 407a. Alternatively, the coating film formed by spin coating may be patterned by a known lithography technique to form the through hole 414a and to expose the upper surface of the insulating layer 413.

次に、図7(n)に示すように、第3シード層415が形成され、また、板状の上部電極416,梁部417,及びアンカー部418を含む可動構造体が形成された状態とする。第3シード層415は、第1シード層403と同様に形成すればよく、チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。   Next, as shown in FIG. 7 (n), the third seed layer 415 is formed, and the movable structure including the plate-like upper electrode 416, the beam portion 417, and the anchor portion 418 is formed. To do. The third seed layer 415 may be formed in the same manner as the first seed layer 403, and the thickness of titanium may be about 0.1 μm and the thickness of gold may be about 0.1 μm.

また、上部電極416,梁部417,及びアンカー部418などの可動構造体は、配線404と同様に、形成すればよい。例えば、第3シード層415の上にレジスト材料を塗布し、所望のパターンを備えるマスクを用いて露光することにより、上部電極416,梁部417,及びアンカー部418などを形成すべき所望箇所に開口部を備えるレジストパターンを形成し、このレジストパターンの開口部に露出する第3シード層415の上に電解めっき法により金のパターンを形成し、この後、レジストパターンを除去する。   In addition, movable structures such as the upper electrode 416, the beam portion 417, and the anchor portion 418 may be formed in the same manner as the wiring 404. For example, by applying a resist material on the third seed layer 415 and exposing it using a mask having a desired pattern, the upper electrode 416, the beam portion 417, the anchor portion 418, and the like are formed at desired locations. A resist pattern having an opening is formed, a gold pattern is formed by electrolytic plating on the third seed layer 415 exposed in the opening of the resist pattern, and then the resist pattern is removed.

これらのことにより、図7(n)に示すように、第3シード層415の上に、上部電極416,梁部417,及びアンカー部418を含む可動構造体が形成された状態とすればよい。上記レジストパターンの膜厚は2μm程度とし、めっき膜が膜厚1μm程度に形成された状態とすればよい。このようにして上部電極416,梁部417,及びアンカー部418を形成した後、これらをマスクとして第3シード層415を選択的にエッチング除去する。第3シード層415は、第1シード層403と同様にしてエッチングすればよい。   As a result, as shown in FIG. 7 (n), a movable structure including the upper electrode 416, the beam portion 417, and the anchor portion 418 may be formed on the third seed layer 415. . The resist pattern may have a thickness of about 2 μm, and the plating film may be formed in a thickness of about 1 μm. After forming the upper electrode 416, the beam portion 417, and the anchor portion 418 in this way, the third seed layer 415 is selectively etched away using these as a mask. The third seed layer 415 may be etched in the same manner as the first seed layer 403.

次に、オゾン雰囲気中で加熱処理することで、第3樹脂犠牲層414,第2樹脂犠牲層408,第1樹脂犠牲層407,及び金属犠牲層409が除去された状態とする。例えば、オゾン雰囲気中で250〜300℃に加熱することで、オゾンを第3樹脂犠牲層414,第2樹脂犠牲層408,第1樹脂犠牲層407に接触させ、これら樹脂犠牲層を灰化すればよい。また、このオゾン処理においては、オゾンに接触した金属犠牲層409も同時にエッチング除去され、絶縁層413の下面には絶縁体であるシリコン酸化膜が露出した状態となる。また同時に、接点電極411の下面には、金で形成された第2シード層410が露出した状態となる。   Next, the third resin sacrificial layer 414, the second resin sacrificial layer 408, the first resin sacrificial layer 407, and the metal sacrificial layer 409 are removed by heat treatment in an ozone atmosphere. For example, by heating to 250 to 300 ° C. in an ozone atmosphere, ozone is brought into contact with the third resin sacrificial layer 414, the second resin sacrificial layer 408, and the first resin sacrificial layer 407, and these resin sacrificial layers are ashed. That's fine. Further, in this ozone treatment, the metal sacrificial layer 409 in contact with ozone is also etched away, and a silicon oxide film as an insulator is exposed on the lower surface of the insulating layer 413. At the same time, the second seed layer 410 made of gold is exposed on the lower surface of the contact electrode 411.

これらの除去により、図7(o)に示すように、接点電極411を備える絶縁層413及び上部電極416が、梁部417及びアンカー部418により支持され、配線404及び下部電極405の上に対向配置された状態が得られる。   7 (o), the insulating layer 413 and the upper electrode 416 including the contact electrode 411 are supported by the beam portion 417 and the anchor portion 418, and are opposed to the wiring 404 and the lower electrode 405. Arranged state is obtained.

前述した実施の形態1の微細構造体と同様に、例えば、上部電極416は、平面視、4箇所に設けられた梁部417によりアンカー部418に連結されている。アンカー部418は、支持部材406の上に配置されている。このように、上部電極416は、梁部417,アンカー部418,及び支持部材406により、半導体基板401(層間絶縁層402)の上に支持されている。   Similar to the microstructure of the first embodiment described above, for example, the upper electrode 416 is connected to the anchor portion 418 by the beam portions 417 provided in four places in plan view. The anchor portion 418 is disposed on the support member 406. Thus, the upper electrode 416 is supported on the semiconductor substrate 401 (interlayer insulating layer 402) by the beam portion 417, the anchor portion 418, and the support member 406.

また、下部電極405には、図示しないパッド端子が接続され、上部電極416にも、梁部417,アンカー部418,及び支持部材406を介して図示しないパッド端子が接続されている。また、接点電極411の位置をまたいで2つの配線404が設けられている。これらパッド端子及び配線404は、例えば、図示しないコンタクトホールを介して絶縁層402の下に設けた図示しない配線層に接続している。   Further, a pad terminal (not shown) is connected to the lower electrode 405, and a pad terminal (not shown) is connected to the upper electrode 416 via a beam part 417, an anchor part 418, and a support member 406. Two wirings 404 are provided across the position of the contact electrode 411. These pad terminals and wirings 404 are connected to a wiring layer (not shown) provided under the insulating layer 402 via a contact hole (not shown), for example.

このように構成された微細構造体において、下部電極405と上部電極416との間に直流のバイアス電圧を印加すると、静電力により上部電極416が下部電極405の側に撓んで変形し、2つの配線404に接点電極411が接触し、2つの配線404が電気的に接続された状態(ON状態)となる。このように、本実施の形態2における微細構造体は、スイッチ素子として機能する。   In the microstructure thus configured, when a DC bias voltage is applied between the lower electrode 405 and the upper electrode 416, the upper electrode 416 is bent and deformed toward the lower electrode 405 by electrostatic force, and two The contact electrode 411 is in contact with the wiring 404, and the two wirings 404 are electrically connected (ON state). Thus, the fine structure according to the second embodiment functions as a switch element.

なお、梁部417及びアンカー部418は、上部電極416と図示しないパッド端子とを電気的に接続するものであり、電気抵抗の小さい金属材料により形成されることが望ましい。また、梁部417及びアンカー部418は、金属材料以外の、例えばポリシリコンや無機絶縁膜などで形成されていてもよい。例えば、高濃度に不純物を導入されて低抵抗とされたポリシリコンを用いることで、電気的な接続が可能となる。また、絶縁材料から梁部417及びアンカー部418を構成しても、これらに金属材料からなる配線を備えるようにすることで、上述した電気的な接続をとるようにしてもよい。   Note that the beam portion 417 and the anchor portion 418 are for electrically connecting the upper electrode 416 and a pad terminal (not shown), and are preferably formed of a metal material having a small electric resistance. Further, the beam portion 417 and the anchor portion 418 may be formed of, for example, polysilicon or an inorganic insulating film other than a metal material. For example, electrical connection can be achieved by using polysilicon having a low resistance by introducing impurities at a high concentration. Further, even if the beam portion 417 and the anchor portion 418 are made of an insulating material, the above-described electrical connection may be taken by providing wiring made of a metal material.

また、上部電極416には、所望の間隔毎に、上部電極416の面積と比較して十分小さい複数の開口を設けることが望ましい。上部電極416の下層の各犠牲層に対してエッチャントであるオゾンが効率よく接触するために、開口を備えた方がよい。なお、上部電極416の側方が開放し、上部電極416の大きさが横方向エッチング量の2倍以内であれば、開口を設けなくともよい。   The upper electrode 416 is preferably provided with a plurality of openings that are sufficiently smaller than the area of the upper electrode 416 for each desired interval. In order for ozone, which is an etchant, to contact each sacrificial layer below the upper electrode 416 efficiently, it is preferable to provide an opening. Note that if the side of the upper electrode 416 is open and the size of the upper electrode 416 is within twice the amount of lateral etching, the opening may not be provided.

以上に説明したように、クロム膜を用いた金属犠牲層409は、オゾン雰囲気に暴露することで樹脂犠牲層の除去を行うときに、同時に除去することが可能となる。このように、金属犠牲層409は、微細構造体が完成した状態では存在していないので、ショートの発生や、上部電極416と下部電極405との間の電界を遮蔽してしまうなどの問題が発生しない。また、接点電極411の表面の金よりなる第2シード層410が露出するので、接点抵抗を小さくすることができる。また、金属犠牲層409に対しては、第2シード層410及び絶縁層413が高い密着性を備えているので、膜の剥離などがなく高い歩留りで第2シード層410(接点電極411)及び絶縁層413が形成できるようになる。   As described above, the metal sacrificial layer 409 using a chromium film can be removed at the same time when the resin sacrificial layer is removed by exposure to an ozone atmosphere. As described above, since the metal sacrificial layer 409 does not exist in a state where the fine structure is completed, there are problems such as occurrence of a short circuit and shielding of an electric field between the upper electrode 416 and the lower electrode 405. Does not occur. Further, since the second seed layer 410 made of gold on the surface of the contact electrode 411 is exposed, the contact resistance can be reduced. Further, since the second seed layer 410 and the insulating layer 413 have high adhesion to the metal sacrificial layer 409, there is no peeling of the film and the second seed layer 410 (contact electrode 411) and the high yield. The insulating layer 413 can be formed.

なお、本微細構造体の製造方法において、金属犠牲層409はクロムから構成するようにしたが、これに限るものではなく、例えばニッケルから金属犠牲層409が形成されていても良く、前述したオゾン処理により、重視樹脂犠牲層と同時に金属犠牲層を除去することができる。また、ニッケルより構成された金属犠牲粗409の形成では、希塩酸または希硝酸をニッケルのエッチング液として用いればよい。   In the method for manufacturing the microstructure, the metal sacrificial layer 409 is made of chromium. However, the present invention is not limited to this. For example, the metal sacrificial layer 409 may be formed of nickel. The metal sacrificial layer can be removed simultaneously with the important resin sacrificial layer by the treatment. In forming the metal sacrificial rough 409 made of nickel, dilute hydrochloric acid or dilute nitric acid may be used as the nickel etching solution.

本発明の実施の形態1における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 1 of this invention. 本発明の実施の形態1における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 1 of this invention. 本発明の実施の形態1における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 1 of this invention. 本発明の実施の形態2における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 2 of this invention. 本発明の実施の形態2における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 2 of this invention. 本発明の実施の形態2における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 2 of this invention. 本発明の実施の形態2における微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the fine structure in Embodiment 2 of this invention. 従来よりある微細構造体の構成を示す平面図(a)及び断面図(b),(c)である。It is the top view (a) and sectional drawing (b), (c) which show the structure of the conventional fine structure. 従来よりある微細構造体の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the existing fine structure.

符号の説明Explanation of symbols

101…半導体基板、102…層間絶縁層、103…第1シード層、104…下部電極、105…支持部材、106…樹脂犠牲層、106a…貫通孔、107…金属犠牲層、108…絶縁層、109…貫通孔、109a…貫通孔、110…第2シード層、111…上部電極、112…梁部、113…アンカー部、114,115…パッド端子、121…開口、401…半導体基板、402…層間絶縁層、403…第1シード層、404…配線、405…下部電極、406…支持部材、407…第1樹脂犠牲層、407a…貫通孔、408…第2樹脂犠牲層、408a…凹部、409…金属犠牲層、410…第2シード層、411…接点電極、412…密着層、413…絶縁層、414…第3樹脂犠牲層414、414a…貫通孔、415…第3シード層、416…上部電極、417…梁部、418…アンカー部。   DESCRIPTION OF SYMBOLS 101 ... Semiconductor substrate, 102 ... Interlayer insulating layer, 103 ... 1st seed layer, 104 ... Lower electrode, 105 ... Support member, 106 ... Resin sacrificial layer, 106a ... Through-hole, 107 ... Metal sacrificial layer, 108 ... Insulating layer, DESCRIPTION OF SYMBOLS 109 ... Through-hole, 109a ... Through-hole, 110 ... 2nd seed layer, 111 ... Upper electrode, 112 ... Beam part, 113 ... Anchor part, 114, 115 ... Pad terminal, 121 ... Opening, 401 ... Semiconductor substrate, 402 ... Interlayer insulating layer, 403 ... first seed layer, 404 ... wiring, 405 ... lower electrode, 406 ... support member, 407 ... first resin sacrificial layer, 407a ... through hole, 408 ... second resin sacrificial layer, 408a ... concave, 409 ... metal sacrificial layer, 410 ... second seed layer, 411 ... contact electrode, 412 ... adhesion layer, 413 ... insulating layer, 414 ... third resin sacrificial layer 414, 414a ... through hole, 415 ... first Seed layer, 416 ... upper electrode, 417 ... beam portion, 418 ... anchor portion.

Claims (4)

基板の上に下部電極及び前記下部電極より高い支持部が形成された状態とする第1工程と、
前記基板の上に前記下部電極を覆うように有機材料からなる樹脂犠牲層が形成された状態とする第2工程と、
前記樹脂犠牲層の上にクロム及びニッケルより選択された金属よりなる金属犠牲層が形成された状態とする第3工程と、
前記金属犠牲層の上に接触して無機材料からなる絶縁層が形成された状態とする第4工程と、
前記絶縁層の上に配置された上部電極を含む可動構造体が、前記支持部及び前記絶縁層の上に形成された状態とする第5工程と、
オゾン雰囲気中で加熱処理することで前記樹脂犠牲層及び前記金属犠牲層を除去する第6工程と
を少なくとも備えることを特徴とする微細構造体の製造方法。
A first step in which a lower electrode and a support portion higher than the lower electrode are formed on a substrate;
A second step in which a resin sacrificial layer made of an organic material is formed on the substrate so as to cover the lower electrode;
A third step in which a metal sacrificial layer made of a metal selected from chromium and nickel is formed on the resin sacrificial layer;
A fourth step in which an insulating layer made of an inorganic material is formed in contact with the metal sacrificial layer;
A fifth step in which a movable structure including an upper electrode disposed on the insulating layer is formed on the support and the insulating layer;
And a sixth step of removing the resin sacrificial layer and the metal sacrificial layer by heat treatment in an ozone atmosphere.
請求項1記載の微細構造体の製造方法において、
前記第2工程の前に、前記基板の上に配線が形成された状態とし、
前記第4工程の前に、前記配線の上部の前記金属犠牲層の上に接点電極が形成された状態とし、この後、前記接点電極及び前記金属犠牲層の上に前記絶縁層が形成された状態とする
ことを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to claim 1,
Prior to the second step, a wiring is formed on the substrate,
Prior to the fourth step, a contact electrode was formed on the metal sacrificial layer above the wiring, and then the insulating layer was formed on the contact electrode and the metal sacrificial layer. A method for producing a fine structure, characterized in that a state is obtained.
請求項2記載の微細構造体の製造方法において、
前記樹脂犠牲層に凹部を形成し、前記凹部に前記接点電極が形成された状態とする
ことを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to claim 2,
A method of manufacturing a fine structure, wherein a recess is formed in the resin sacrificial layer, and the contact electrode is formed in the recess.
請求項1〜3のいずれか1項に記載の微細構造体の製造方法において、
前記第2工程では、
前記下部電極及び前記支持部を覆うように前記基板の上に前記樹脂犠牲層が形成された状態とし、この後、前記樹脂犠牲層をパターニングすることで、前記支持部の上面が露出する開口部を前記樹脂犠牲層に形成し、
前記第5工程では、
前記可動構造体が、前記開口部を介して前記支持部の上に形成された状態とする
ことを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to any one of claims 1 to 3,
In the second step,
The resin sacrificial layer is formed on the substrate so as to cover the lower electrode and the support, and then the resin sacrificial layer is patterned to expose the upper surface of the support Is formed on the resin sacrificial layer,
In the fifth step,
The method for manufacturing a microstructure is characterized in that the movable structure is formed on the support through the opening.
JP2006349325A 2006-12-26 2006-12-26 Manufacturing method for micro structure Pending JP2008155342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006349325A JP2008155342A (en) 2006-12-26 2006-12-26 Manufacturing method for micro structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006349325A JP2008155342A (en) 2006-12-26 2006-12-26 Manufacturing method for micro structure

Publications (1)

Publication Number Publication Date
JP2008155342A true JP2008155342A (en) 2008-07-10

Family

ID=39656822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006349325A Pending JP2008155342A (en) 2006-12-26 2006-12-26 Manufacturing method for micro structure

Country Status (1)

Country Link
JP (1) JP2008155342A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105836697A (en) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 MEMS (Micro Electro Mechanical Systems) cantilever structure and manufacturing method thereof
CN108238581A (en) * 2016-12-23 2018-07-03 中芯国际集成电路制造(上海)有限公司 Semiconductor devices and forming method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173375A (en) * 1998-12-07 2000-06-23 Omron Corp Contact strucre for micro relay
JP2002219695A (en) * 2001-01-23 2002-08-06 Nippon Telegr & Teleph Corp <Ntt> Fine structure, and manufacturing method therefor
WO2005027257A1 (en) * 2003-09-08 2005-03-24 Murata Manufacturing Co., Ltd. Variable capacitance element
JP2006504243A (en) * 2002-10-25 2006-02-02 アナログ デバイスズ インコーポレイテッド Microfabricated relay with inorganic insulation
JP2006066178A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Electrostatic driving switch and manufacturing method of same
JP2006062016A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of microstructure
JP2006147995A (en) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> Variable capacitance element and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173375A (en) * 1998-12-07 2000-06-23 Omron Corp Contact strucre for micro relay
JP2002219695A (en) * 2001-01-23 2002-08-06 Nippon Telegr & Teleph Corp <Ntt> Fine structure, and manufacturing method therefor
JP2006504243A (en) * 2002-10-25 2006-02-02 アナログ デバイスズ インコーポレイテッド Microfabricated relay with inorganic insulation
WO2005027257A1 (en) * 2003-09-08 2005-03-24 Murata Manufacturing Co., Ltd. Variable capacitance element
JP2006066178A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Electrostatic driving switch and manufacturing method of same
JP2006062016A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of microstructure
JP2006147995A (en) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> Variable capacitance element and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105836697A (en) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 MEMS (Micro Electro Mechanical Systems) cantilever structure and manufacturing method thereof
CN105836697B (en) * 2015-01-13 2017-05-24 中芯国际集成电路制造(上海)有限公司 MEMS (Micro Electro Mechanical Systems) cantilever structure and manufacturing method thereof
CN108238581A (en) * 2016-12-23 2018-07-03 中芯国际集成电路制造(上海)有限公司 Semiconductor devices and forming method thereof

Similar Documents

Publication Publication Date Title
US7413973B2 (en) Method for manufacturing nano-gap electrode device
US7952173B2 (en) Nanometric device with a hosting structure of nanometric elements
TW201001618A (en) Semiconductor structure and method for manufacturing the same
CN104045047A (en) MEMS Device with a Capping Substrate
JP2009009884A (en) Mems switch, and manufacturing method thereof
JP3590283B2 (en) Manufacturing method of electrostatic movable contact element
JP2012086315A (en) Manufacturing method for minute movable structure, and minute movable structure
JP5341579B2 (en) Manufacturing method of fine structure
JP2008155342A (en) Manufacturing method for micro structure
JP2009277617A (en) Fine electronic mechanical switch and method of manufacturing the same
JP4964406B2 (en) Formation of narrow shape using edge of self-assembled monolayer
JP3706310B2 (en) Microstructure manufacturing method
JP3120783B2 (en) Method of manufacturing mask for LIGA process
US7189625B2 (en) Micromachine and manufacturing method
JP4520383B2 (en) Electrodeposition method
JP2004012668A (en) Optical switching system and method for manufacturing the same
JP4174761B2 (en) Mechanism device manufacturing method and mechanism device
JPH0485829A (en) Semiconductor device and manufacture thereof
JP3825389B2 (en) Manufacturing method of MEMS element
JP5172400B2 (en) Manufacturing method of fine structure
TWI743970B (en) Surface finish structure of multi-layer substrate and method for manufacturing the same
JP2008251725A (en) Pattern formation method, manufacturing method of trench capacitor, and manufacturing method of electronic element
JP2010046730A (en) Microstructure
RU2671287C1 (en) Method of manufacturing air bridges
JPH11186381A (en) Wiring structure and method of forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080624

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Effective date: 20101130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802