JP2006062016A - Manufacturing method of microstructure - Google Patents

Manufacturing method of microstructure Download PDF

Info

Publication number
JP2006062016A
JP2006062016A JP2004246438A JP2004246438A JP2006062016A JP 2006062016 A JP2006062016 A JP 2006062016A JP 2004246438 A JP2004246438 A JP 2004246438A JP 2004246438 A JP2004246438 A JP 2004246438A JP 2006062016 A JP2006062016 A JP 2006062016A
Authority
JP
Japan
Prior art keywords
electrode
space
sacrificial layer
region
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004246438A
Other languages
Japanese (ja)
Inventor
Junichi Kodate
淳一 小舘
Katsuyuki Machida
克之 町田
Masami Urano
正美 浦野
Hiroshi Kuwabara
啓 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004246438A priority Critical patent/JP2006062016A/en
Publication of JP2006062016A publication Critical patent/JP2006062016A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a microstructure having a micro space for displacement of the microstructure, with the space in a clean state. <P>SOLUTION: A peripheral sacrifice layer 105 of a contact electrode 106 is removed by dry etching through a first opening part 108 with a second opening part 109 stopped up with resist pattern, thereby forming a space 110 partly on a lower electrode 103. Subsequently, a substrate is dipped in a predetermined cleaning liquid, whereby the cleaning liquid is put in the state of acting on the interior of the space 110. As the cleaning liquid, a hydrogen fluoride solution can be used. A polymerization film or fine particle-like residue adhering to the surface of the respective electrodes exposed to the interior of the space 110 can be removed by the above cleaning processing. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、マイクロマシン技術により半導体基板の上に形成される微細構造の製造方法に関するものであり、特に、2つの電極構造体の間に空間を有する微細構造の製造方法に関するものである。   The present invention relates to a method for manufacturing a microstructure formed on a semiconductor substrate by a micromachine technique, and more particularly to a method for manufacturing a microstructure having a space between two electrode structures.

マイクロマシン加工技術により、シリコンなどの半導体基板上やガラスなどの絶縁体基板上などに、微細な構造を作製するMEMS(MicroElectro Mechanical System)技術が開発されている。このMEMSは、各種センサー分野、医療分野、無線通信分野など、様々な分野で利用されるようになりつつある。中でも特に、マイクロマシン技術により作製された微細スイッチ構造は、MEMSスイッチと呼ばれ、高周波スイッチとして優れた特性を有している(非特許文献1参照)。   A microelectromechanical system (MEMS) technology for producing a fine structure on a semiconductor substrate such as silicon or an insulator substrate such as glass has been developed by a micromachining technique. This MEMS is being used in various fields such as various sensor fields, medical fields, and wireless communication fields. In particular, a fine switch structure manufactured by micromachine technology is called a MEMS switch and has excellent characteristics as a high-frequency switch (see Non-Patent Document 1).

上述したMEMSスイッチには、容量型スイッチと接点型スイッチの2種類がある。容量型スイッチは、基板上に作成された固定電極と、この上部に空間的に離して形成された可動電極とを備え、可動電極を静電力により変位させて固定電極との間隔を可変することで、固定電極と可動電極との間の静電容量を変化させ、スイッチ動作を実現させるものである。このスイッチ構造の場合、固定電極と可動電極は電気的に接触しないので、各電極の表面が金属面である必要はなく、絶縁膜で覆われていてもよい。   There are two types of MEMS switches as described above: capacitive switches and contact switches. The capacitive switch includes a fixed electrode formed on a substrate and a movable electrode formed on the top of the fixed electrode, and the distance between the fixed electrode and the fixed electrode can be varied by displacing the movable electrode by electrostatic force. Thus, the capacitance between the fixed electrode and the movable electrode is changed to realize the switch operation. In the case of this switch structure, since the fixed electrode and the movable electrode are not in electrical contact, the surface of each electrode does not need to be a metal surface and may be covered with an insulating film.

一方、接点型スイッチは、容量型スイッチと同様に固定電極と可動電極を備え、例えば静電力により可動電極を駆動(変位)させ、可動電極に固定された接点電極と固定電極が電気的に接触することで、スイッチ動作を実現させるものである。接点型スイッチの場合、接触する部分には良好な接点であることが必要となり、固定電極と接点電極の表面は金属面で、なおかつ接触抵抗が小さいことが要求される。   On the other hand, the contact-type switch has a fixed electrode and a movable electrode as in the case of the capacitive switch. For example, the movable electrode is driven (displaced) by electrostatic force, and the contact electrode fixed to the movable electrode and the fixed electrode are in electrical contact. By doing so, the switch operation is realized. In the case of the contact type switch, it is necessary that the contact portion has a good contact, and the surfaces of the fixed electrode and the contact electrode are metal surfaces and the contact resistance is required to be small.

上述したような電極構造の間に空間を有する微細構造の従来の作製方法では、まず2つの電極構造の間に犠牲層を挟んだプレーナー構造を作製し、この後、犠牲層を除去することで電極間に空間を形成する方法が多用されている。
ここで、犠牲層を除去する方法には、第1にドライエッチングにより犠牲層を除去する方法(非特許文献2参照)、第2にドライエッチングで犠牲層を除去した後にウエット処理により洗浄する方法、第3にドライエッチングで犠牲層を除去した後に特殊な処理により洗浄する方法などがある。
In the conventional manufacturing method of the fine structure having a space between the electrode structures as described above, a planar structure in which a sacrificial layer is sandwiched between two electrode structures is first manufactured, and then the sacrificial layer is removed. A method of forming a space between electrodes is frequently used.
Here, as a method of removing the sacrificial layer, first, a method of removing the sacrificial layer by dry etching (see Non-Patent Document 2), and second, a method of cleaning by wet processing after removing the sacrificial layer by dry etching. Third, there is a method of cleaning by a special treatment after removing the sacrificial layer by dry etching.

第1のドライエッチングにより犠牲層を除去する方法では、酸素プラズマによるドライエッチングにより犠牲層を除去し、微細構造を作製する方法が説明されている。しかしながらこの方法では、接点電極の表面にプラズマと犠牲層が反応して生成された重合膜や微粒子が残渣となり、良好なコンタクト特性が得られないという問題がある。   As the method for removing the sacrificial layer by the first dry etching, a method for removing the sacrificial layer by dry etching using oxygen plasma and manufacturing a fine structure is described. However, this method has a problem that the polymer film and fine particles generated by the reaction of the plasma and the sacrificial layer on the surface of the contact electrode become residues, and good contact characteristics cannot be obtained.

また、犠牲層を加熱するとともにオゾン雰囲気に曝すことで犠牲層を除去し、微細構造を作製する方法が提案されている(特許文献1参照)。この方法によれば、前述した酸素プラズマを用いる方法と比べ重合膜の生成が抑制されるが、犠牲層の材質やオゾン処理のプロセス条件によっては電極表面に重合膜が形成され、コンタクト特性が劣化するという問題がある。   In addition, a method has been proposed in which a sacrificial layer is removed by heating the sacrificial layer and exposing the sacrificial layer to an ozone atmosphere (see Patent Document 1). According to this method, formation of a polymer film is suppressed as compared with the above-described method using oxygen plasma, but depending on the material of the sacrificial layer and the process conditions of the ozone treatment, a polymer film is formed on the electrode surface and the contact characteristics deteriorate. There is a problem of doing.

第2のドライエッチングで犠牲層を除去した後にウエット処理により洗浄する方法は、ウエット処理により電極表面を洗浄することで良好なコンタクト特性が得られるようになる。しかしながらこの方法では、電極構造が微細な寸法の場合、ウエット処理に用いる溶液の表面張力により、ウエット処理後の乾燥工程などで電極同士が張り付く、また破壊されるなどの問題が発生する(非特許文献3参照)。   In the method of cleaning by wet processing after removing the sacrificial layer by the second dry etching, good contact characteristics can be obtained by cleaning the electrode surface by wet processing. However, in this method, when the electrode structure has a fine size, there is a problem that the electrodes stick to each other in the drying process after the wet treatment or are broken due to the surface tension of the solution used in the wet treatment (non-patent) Reference 3).

ここで、ウエット洗浄により電極同士が張り付くという問題について、図6(a),図6(b)を参照しながら説明する。2つの電極構造体の間に空間を有する微細構造を作製するには、例えば、図6(a)に示すように、半導体基板301の上に絶縁層302が形成された状態とし、第1電極303及び支持部材304が形成された状態とし、この上に犠牲層305が形成された状態とした後、犠牲層305の表面において支持部材304の上面が露出した状態とする。   Here, a problem that the electrodes stick to each other by wet cleaning will be described with reference to FIGS. 6 (a) and 6 (b). In order to produce a fine structure having a space between two electrode structures, for example, as shown in FIG. 6A, an insulating layer 302 is formed on a semiconductor substrate 301, and the first electrode is formed. 303 and the support member 304 are formed, and after the sacrificial layer 305 is formed thereon, the upper surface of the support member 304 is exposed on the surface of the sacrificial layer 305.

ついで、犠牲層305の上に、複数の開口部が形成された第2電極306が形成された状態とする。この後、第2電極306の開口部を介し、ドライエッチングにより犠牲層305を除去することで、第2電極306と第1電極303の間に空間を有する微細構造が得られる。この状態では、第2電極306と第1電極303の表面に、重合膜や微粒子状の残渣がある。従って、これら残渣を除去するために洗浄処理が必要となる。   Next, the second electrode 306 having a plurality of openings is formed on the sacrificial layer 305. Thereafter, the sacrificial layer 305 is removed by dry etching through the opening of the second electrode 306, whereby a microstructure having a space between the second electrode 306 and the first electrode 303 is obtained. In this state, there are polymerized films and fine particle residues on the surfaces of the second electrode 306 and the first electrode 303. Therefore, a cleaning process is required to remove these residues.

洗浄方法としてウエット処理を利用すると、効果的に残渣を除去することができる。ウエット処理により洗浄して電極表面の重合膜を除去する方法は、半導体製造技術における幅広い技術蓄積があり、洗浄方法として汎用的に利用されている。
しかしながら、電極間に空間を有する微細構造を洗浄する場合、処理溶液の表面張力に起因する応力が微細構造の曲げ強度を上回り、ウエット処理後の乾燥工程において、図6(b)に示すように、第2電極306と第1電極303が張り付いた状態となる。この状態では、第2電極306の変位によるスイッチ動作が得られない。
When wet treatment is used as a cleaning method, the residue can be effectively removed. A method of removing the polymer film on the electrode surface by washing by wet treatment has a wide range of technical accumulation in semiconductor manufacturing technology and is widely used as a washing method.
However, when cleaning the microstructure having a space between the electrodes, the stress caused by the surface tension of the treatment solution exceeds the bending strength of the microstructure, and in the drying process after the wet treatment, as shown in FIG. Then, the second electrode 306 and the first electrode 303 are attached. In this state, the switch operation due to the displacement of the second electrode 306 cannot be obtained.

このような、液処理における表面張力の問題を解消する技術として、例えば、固体エアロゾルによる洗浄方法と超臨界流体による洗浄方法が提案されている(非特許文献3参照)。しかしながら、固体エアロゾルによる洗浄方法では、洗浄機構が固体粒子が基板に衝突する際の衝撃力であるために、微細パターンの破壊という問題が発生する。   As a technique for solving the problem of surface tension in liquid processing, for example, a cleaning method using a solid aerosol and a cleaning method using a supercritical fluid have been proposed (see Non-Patent Document 3). However, in the cleaning method using the solid aerosol, the cleaning mechanism is an impact force when the solid particles collide with the substrate, which causes a problem of destruction of a fine pattern.

一方、超臨界流体による洗浄方法では、微細パターンを破壊せずに液処理を行うことが可能となる。しかしながら、超臨界流体を用いる処理では、高い圧力に耐えられる専用の特殊な洗浄装置が必要であり、また、加圧,加熱,減圧,置換などの処理を複数回繰り返す必要があることから、洗浄処理の多くの時間を必要とし、製造プロセスの低コスト化や大量生産への対応が容易ではない(特許文献2参照)。   On the other hand, in the cleaning method using a supercritical fluid, it is possible to perform liquid processing without destroying the fine pattern. However, processing using supercritical fluids requires special cleaning equipment that can withstand high pressures, and it is necessary to repeat processing such as pressurization, heating, decompression, and replacement multiple times. It takes a lot of time for processing, and it is not easy to reduce the cost of the manufacturing process and cope with mass production (see Patent Document 2).

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開2002−219695号公報 特開2001−176837号公報 G.M.Rebeiz and J.B.Muldavin, “RF MEMS switches and switch circuits", IEEE Microwave Magazine, Vol.2, No.4, pp.59-70, Dec.2001. D.Hah, E.Yoon, and S.Hong, "A low-voltage actuated micromachined microwave switch using torsion springs and leverge", IEEE Trans. Microwave Theory and Techniques, Vol.48, No.12 , pp.2540-2545, Dec.2000. 嵯峨,国安,服部,「高アスペクト比微細構造におけるウエット洗浄の限界とパターン破壊フリー洗浄技術」,信学技報,SDM2003−172,pp.15−20,2003年10月.
The applicant has not yet found prior art documents related to the present invention by the time of filing other than the prior art documents specified by the prior art document information described in this specification.
JP 2002-219695 A JP 2001-176837 A GMRebeiz and JBMuldavin, “RF MEMS switches and switch circuits”, IEEE Microwave Magazine, Vol.2, No.4, pp.59-70, Dec.2001. D. Hah, E. Yoon, and S. Hong, "A low-voltage actuated micromachined microwave switch using torsion springs and leverge", IEEE Trans. Microwave Theory and Techniques, Vol. 48, No. 12, pp. 2540-2545 , Dec. 2000. Tsuji, Kuniyasu, Hattori, “Limits of wet cleaning in high-aspect-ratio microstructure and pattern-break-free cleaning technology”, IEICE Tech. 15-20, October 2003.

以上に説明したように、従来では、MEMSなどの可動部を有する微細な構造体を作製する場合、可動部が配置される微細な空間内を清浄な状態で製造しようとすると、大がかりな装置が必要となるなど、容易ではなかった。
本発明は、以上のような問題点を解消するためになされたものであり、微細な構造体の変位を可能とする微細な空間を備えた微細な構造体を、空間内が清浄な状態で形成できるようにすることを目的とする。
As described above, conventionally, when a minute structure having a movable part such as a MEMS is manufactured, if a minute space in which the movable part is arranged is to be manufactured in a clean state, a large-scale apparatus is required. It was not easy because it was necessary.
The present invention has been made to solve the above-described problems, and a fine structure having a fine space that enables displacement of the fine structure is obtained in a state where the space is clean. It aims to be able to form.

本発明に係る微細構造の製造方法は、半導体基板の上の所定箇所に支持部材が固定され、かつこの支持部材の間の可動空間内において支持部材より所定距離離間して第1電極が固定されて形成された状態とする第1工程と、可動空間内を充填して第1電極を覆うように半導体基板上に犠牲層が形成された状態とする第2工程と、第1電極の上部にあたる犠牲層の上に第2電極が形成された状態とする第3工程と、可動空間の領域内に複数の開口部を備えた板状の上部構造体が支持部材の上に形成された状態とする第4工程と、第1電極の形成領域と第2電極の形成領域とが重なる領域を含み、支持部材より所定距離離間した第1領域内に配置された開口部を介して一部の犠牲層を除去し、一部の第1電極及び一部の第2電極が露出した空間が形成され、この空間と支持部材との間に一部の犠牲層が残る状態とする第5工程と、第1領域内に配置された開口部を介して空間内に所定の洗浄液を供給し、洗浄液により空間内に露出する部分を洗浄処理する第6工程と、洗浄液を乾燥した後、ドライエッチングにより、開口部を介して残っている犠牲層を除去する第7工程とを少なくとも備えるようにしたものである。
この製造方法によれば、洗浄液は、犠牲層に設けられた空間内に露出する部分に接触し、洗浄液が乾燥するときの表面張力も、犠牲層に設けられた空間内に露出する部分に作用する。
In the microstructure manufacturing method according to the present invention, the support member is fixed at a predetermined position on the semiconductor substrate, and the first electrode is fixed at a predetermined distance from the support member in the movable space between the support members. A first step in which the sacrificial layer is formed on the semiconductor substrate so as to fill the movable space and cover the first electrode, and an upper portion of the first electrode. A third step in which the second electrode is formed on the sacrificial layer; and a state in which a plate-like upper structure having a plurality of openings in the region of the movable space is formed on the support member; Including a region where the formation region of the first electrode and the formation region of the second electrode overlap, and a part of the sacrifice is made through an opening disposed in the first region separated from the support member by a predetermined distance. The layer was removed, and the space where some of the first electrodes and some of the second electrodes were exposed was And a predetermined cleaning liquid is supplied into the space through the opening disposed in the first region, and a fifth step in which a part of the sacrificial layer remains between the space and the support member. At least a sixth step of cleaning a portion exposed in the space with the cleaning liquid and a seventh step of removing the remaining sacrificial layer through the opening by dry etching after the cleaning liquid is dried are provided. Is.
According to this manufacturing method, the cleaning liquid comes into contact with the portion exposed in the space provided in the sacrificial layer, and the surface tension when the cleaning liquid dries also acts on the portion exposed in the space provided in the sacrificial layer. To do.

上記微細構造の製造方法において、犠牲層は、有機樹脂から構成すれば、犠牲層の除去は、オゾンを用いたドライエッチングにより行うことができる。
また、上記微細構造の製造方法において、第5工程では、上部構造体の上に第1領域にあたる箇所に開口部を備えたマスクパターンを形成し、第1領域内に配置された開口部を介して一部の犠牲層を除去すればよい。
In the fine structure manufacturing method, if the sacrificial layer is made of an organic resin, the sacrificial layer can be removed by dry etching using ozone.
In the fine structure manufacturing method, in the fifth step, a mask pattern having an opening is formed on the upper structure at a location corresponding to the first region, and the opening is disposed in the first region. Then, a part of the sacrificial layer may be removed.

以上説明したように、本発明によれば、犠牲層に設けられた空間内に露出する部分に洗浄液が接触する状態とし、洗浄液が乾燥するときの表面張力が、犠牲層に設けられた空間内に露出する部分に作用するようにし、微細な構造体を変形させることなく洗浄液による洗浄を可能としたので、微細な構造体の変位を可能とする微細な空間を備えた微細な構造体を、空間内が清浄な状態で形成できるようになるという優れた効果が得られる。   As described above, according to the present invention, the cleaning liquid is brought into contact with the portion exposed in the space provided in the sacrificial layer, and the surface tension when the cleaning liquid dries is increased in the space provided in the sacrificial layer. The fine structure having a fine space that enables displacement of the fine structure can be obtained by acting on the exposed portion of the fine structure and allowing cleaning with the cleaning liquid without deforming the fine structure. An excellent effect that the space can be formed in a clean state is obtained.

以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態における微細構造の製造方法について説明する工程図である。まず、図1(a)に示すように、半導体基板101上に層間絶縁層102が形成され、下部電極(第1電極)103及び支持部材104が形成され、層間絶縁層102の上に支持部材104の上面が露出した犠牲層105が形成され、下部電極103の上部にあたる犠牲層105の上に接点電極(第2電極)106が形成された状態とする。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a process diagram for explaining a method for manufacturing a microstructure according to an embodiment of the present invention. First, as shown in FIG. 1A, an interlayer insulating layer 102 is formed on a semiconductor substrate 101, a lower electrode (first electrode) 103 and a supporting member 104 are formed, and a supporting member is formed on the interlayer insulating layer 102. A sacrificial layer 105 with the upper surface of 104 exposed is formed, and a contact electrode (second electrode) 106 is formed on the sacrificial layer 105 above the lower electrode 103.

続いて、支持部材104,犠牲層105,接点電極106の上に平板状の上部構造体107が形成された状態とする。なお、支持部材104及び上部構造体107は、金属から構成されていてもよく、酸化シリコンや窒化シリコンなどの絶縁物から構成されていてもよい。   Subsequently, a flat upper structure 107 is formed on the support member 104, the sacrificial layer 105, and the contact electrode 106. Note that the support member 104 and the upper structure 107 may be made of metal or may be made of an insulator such as silicon oxide or silicon nitride.

支持部材104は、一体に形成された枠状でもよく、また、各電極の周囲に離間して配置された複数の構造体から構成されていてもよい。支持部材104の間の領域を可動空間とした状態で、上部構造体107が支持部材104に支持され、可動空間内に各電極が配置されていればよい。   The support member 104 may have a frame shape that is integrally formed, or may be configured by a plurality of structures that are spaced from each other around each electrode. The upper structure 107 may be supported by the support member 104 in a state where the region between the support members 104 is a movable space, and each electrode may be disposed in the movable space.

なお、半導体基板101は、複数のトランジスタ、抵抗、容量、配線などから構成された半導体集積回路を備えていてもよく、例えば、集積回路の配線と電気的に接続するためのコンタクトホールなどが、層間絶縁層102の所定の箇所に形成されていてもよい。   Note that the semiconductor substrate 101 may include a semiconductor integrated circuit including a plurality of transistors, resistors, capacitors, wirings, and the like, for example, contact holes for electrical connection with the wirings of the integrated circuit, It may be formed at a predetermined location of the interlayer insulating layer 102.

ここで、上部構造体107は、接点電極106の周囲に配置された複数の第1開口部108と、これらの周囲に配置された複数の第2開口部109とを備える。第1開口部108が形成される領域(第1領域)は、支持部材104より所定距離離間し、下部電極103とこれに対向配置されている接点電極106との一部が含まれていればよい。図1では、下部電極103より狭い領域に第1開口部108が配置されているようにしたが、これに限るものではない。例えば、下部電極103が、接点電極106とともに、支持部材104に囲われた領域(可動空間)に比較して充分に狭い領域に形成されている場合、下部電極103より広い領域に第1開口部108が形成されいてもよい。   Here, the upper structure 107 includes a plurality of first openings 108 arranged around the contact electrode 106 and a plurality of second openings 109 arranged around these. A region where the first opening 108 is formed (first region) is separated from the support member 104 by a predetermined distance, and includes a portion of the lower electrode 103 and the contact electrode 106 disposed opposite thereto. Good. In FIG. 1, the first opening 108 is arranged in a region narrower than the lower electrode 103, but the present invention is not limited to this. For example, when the lower electrode 103 is formed in a region that is sufficiently narrower than the region (movable space) surrounded by the support member 104 together with the contact electrode 106, the first opening is formed in a region wider than the lower electrode 103. 108 may be formed.

次に、例えば、図示しないレジストパターンにより第2開口部109がふさがれた状態とし、第1開口部108を介したドライエッチングにより、図1(b)に示すように、接点電極106周辺の犠牲層105を除去する。下部電極103上の一部に空間110が形成された状態とする。例えば、基板を所定温度に加熱して犠牲層105が加熱された状態でオゾン雰囲気中に晒すことで、上述したドライエッチングを行えばよい。   Next, for example, the second opening 109 is blocked by a resist pattern (not shown), and dry etching through the first opening 108 is performed to sacrifice the periphery of the contact electrode 106 as shown in FIG. Layer 105 is removed. It is assumed that a space 110 is formed in part on the lower electrode 103. For example, the dry etching described above may be performed by heating the substrate to a predetermined temperature and exposing the sacrificial layer 105 to an ozone atmosphere in a heated state.

前述したように、第1開口部108は、支持部材104より所定距離離間した領域に配置されているので、空間110は、支持部材104より所定距離離間した領域に形成される。従って、支持部材104に囲われた上部構造体107下の可動空間において、空間110と支持部材104との間には犠牲層105が残り、上部構造体107は、支持部材104とともに残っている犠牲層105により、層間絶縁層102(半導体基板101)の上に支持される。   As described above, since the first opening 108 is arranged in a region separated from the support member 104 by a predetermined distance, the space 110 is formed in a region separated from the support member 104 by a predetermined distance. Accordingly, in the movable space below the upper structure 107 surrounded by the support member 104, the sacrificial layer 105 remains between the space 110 and the support member 104, and the upper structure 107 remains with the support member 104. The layer 105 supports the interlayer insulating layer 102 (semiconductor substrate 101).

ついで、上記基板が所定の洗浄液中に浸漬された状態とし、洗浄液が空間110の内部に作用する状態とする。洗浄液としては、例えばフッ化水素水溶液を用いることができる。この洗浄処理により、空間110内に露出している各電極の表面に付着した重合膜や微粒子状の残渣が除去できる。   Next, the substrate is immersed in a predetermined cleaning solution, and the cleaning solution is applied to the space 110. As the cleaning liquid, for example, an aqueous hydrogen fluoride solution can be used. By this cleaning treatment, it is possible to remove the polymer film and the particulate residue adhering to the surface of each electrode exposed in the space 110.

このとき、空間110は、支持部材104に囲われた範囲の可動空間に比較して、接点電極106の周囲の狭い範囲に形成され、上部構造体107の大部分が犠牲層105により支持されているので、乾燥時における洗浄液の表面張力により上部構造体107が変形することが抑制される。この結果、接点電極106と下部電極103とが張り付いてしまうなどの問題が生じない。   At this time, the space 110 is formed in a narrow range around the contact electrode 106 as compared with the movable space surrounded by the support member 104, and most of the upper structure 107 is supported by the sacrificial layer 105. Therefore, deformation of the upper structure 107 due to the surface tension of the cleaning liquid during drying is suppressed. As a result, problems such as the contact electrode 106 and the lower electrode 103 sticking do not occur.

上述したような洗浄処理と乾燥処理とを行った後、第2開口部109を介して、ドライエッチングにより犠牲層105の残りを除去し、図1(c)に示すように、接点電極106と下部電極103の間に空間を有する微細構造が形成される。この工程のドライエッチングにおいて、第2開口部109を介すると同時に第1開口部108を介していてもよい。   After performing the cleaning process and the drying process as described above, the remaining sacrificial layer 105 is removed by dry etching through the second opening 109, and as shown in FIG. A fine structure having a space between the lower electrodes 103 is formed. In the dry etching in this step, the first opening 108 may be provided simultaneously with the second opening 109.

上述した微細構造の製造方法によれば、まず2つの電極構造の間に犠牲層を挟んだプレーナー構造を作製し、犠牲層を部分的に除去することで電極間に空間を形成し、形成した空間において露出した電極表面をウエット処理により洗浄するようにしたので、洗浄の後に乾燥をした場合であっても、電極同士の張り付きなどの問題は生じない。従って、2つの電極構造体により接点型スイッチを構成し、電極表面について十分な洗浄処理をすることができ、良好なコンタクト特性を得ることができる。   According to the fine structure manufacturing method described above, a planar structure in which a sacrificial layer is sandwiched between two electrode structures is first produced, and a space is formed between the electrodes by partially removing the sacrificial layer. Since the electrode surface exposed in the space is cleaned by wet treatment, problems such as sticking of electrodes do not occur even when drying is performed after cleaning. Therefore, a contact-type switch is constituted by the two electrode structures, the electrode surface can be sufficiently cleaned, and good contact characteristics can be obtained.

なお、上述した製造方法は、微細な寸法の接点型スイッチを構成したときに特にその効果が顕著であるが、適用範囲は接点型スイッチに限定されるわけではない。例えば、静電容量式圧力センサー,加速度センサー,可変容量素子,可動ミラー構造,バイブレーター,メカニカルフィルターなどの、2つの電極構造体の間に空間を有する他の微細構造においても同様の効果が得られる。   The above-described manufacturing method is particularly effective when a contact switch having a minute size is configured, but the application range is not limited to the contact switch. For example, the same effect can be obtained in other fine structures having a space between two electrode structures such as a capacitive pressure sensor, an acceleration sensor, a variable capacitance element, a movable mirror structure, a vibrator, and a mechanical filter. .

以下、本発明の実施の形態における微細構造の製造方法について、より詳細に説明する。
図2(a)に示すように、まず、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンからなる層間絶縁層102が形成され、この上に、メッキ法で金属パターンを形成するために必要となるシード層203が形成された状態とする。シード層203は、スパッタ法や蒸着法などにより、例えば、チタンを堆積してこの上に金を堆積することで形成すれば良い。このときのチタンの膜厚は0.1μm程度、金の膜厚は0.1μm程度とすればよい。
Hereinafter, the manufacturing method of the microstructure in the embodiment of the present invention will be described in more detail.
As shown in FIG. 2A, first, an interlayer insulating layer 102 made of, for example, silicon oxide is formed on a semiconductor substrate 101 made of, for example, silicon, and a metal pattern is formed thereon by plating. The necessary seed layer 203 is formed. The seed layer 203 may be formed by depositing titanium and depositing gold thereon, for example, by sputtering or vapor deposition. At this time, the thickness of titanium may be about 0.1 μm, and the thickness of gold may be about 0.1 μm.

次に、シード層203の上にレジスト材料を塗布してレジスト膜を形成し、所望のパターンを備えるマスクを用いて露光することにより、図2(b)に示すように、所望箇所に開口部を備えたレジストパターン204が形成された状態とする。また、レジストパターン204の開口部に露出するシード層203の上に、メッキ法により第1金属パターン205が形成された状態とする。上記このときのレジスト膜の厚さは1μm程度とし、第1金属パターン205のメッキ厚は、0.3μm程度とすればよい。この後、レジストパターン204は除去する。   Next, a resist material is applied on the seed layer 203 to form a resist film, and exposure is performed using a mask having a desired pattern, so that an opening is formed at a desired location as shown in FIG. It is assumed that a resist pattern 204 provided with is formed. Further, the first metal pattern 205 is formed on the seed layer 203 exposed in the opening of the resist pattern 204 by plating. The thickness of the resist film at this time may be about 1 μm, and the plating thickness of the first metal pattern 205 may be about 0.3 μm. Thereafter, the resist pattern 204 is removed.

次に、第1金属パターン205の形成と同様の工程により、図3(c)に示すように、レジストパターン206が形成され、この開口部に第2金属パターン207が形成された状態とする。ここで、メッキ工程で形成する金属パターンの膜厚を変えることで、第2金属パターン207は、第1金属パターン205より厚く形成された状態とする。このときのレジスト膜厚は1μm程度とし、第2金属パターン207のメッキ厚は0.6μm程度とすればよい。この後、レジストパターン206は除去する。   Next, by the same process as the formation of the first metal pattern 205, as shown in FIG. 3C, a resist pattern 206 is formed, and the second metal pattern 207 is formed in the opening. Here, the second metal pattern 207 is formed to be thicker than the first metal pattern 205 by changing the film thickness of the metal pattern formed in the plating process. The resist film thickness at this time may be about 1 μm, and the plating thickness of the second metal pattern 207 may be about 0.6 μm. Thereafter, the resist pattern 206 is removed.

次に、第1金属パターン205及び第2金属パターン207をマスクとしてシード層203をエッチング除去することで、図3(d)に示すように、第1金属パターン205及び第2金属パターン207が層間絶縁層102の上で分離した状態とする。例えば、シード層203の上層にある金は、ヨウ素,ヨウ化アンモニウム,水,エタノールからなるエッチング液を用いたウエットエッチングにより除去できる。また、シード層203の下層のチタンは、フッ化水素水溶液を用いたウエットエッチングにより除去できる。   Next, the seed layer 203 is removed by etching using the first metal pattern 205 and the second metal pattern 207 as a mask, so that the first metal pattern 205 and the second metal pattern 207 are interlayered as shown in FIG. The state is separated on the insulating layer 102. For example, gold on the seed layer 203 can be removed by wet etching using an etching solution composed of iodine, ammonium iodide, water, and ethanol. Further, titanium below the seed layer 203 can be removed by wet etching using a hydrogen fluoride aqueous solution.

次に、図3(e)に示すように、第2金属パターン207の間が充填されて第1金属パターン205が覆われる状態に、犠牲層208が形成された状態とする。例えば、まず、PBO(ポリベンザオキサゾール)により構成された感光性を有する有機樹脂を塗布して塗布膜を形成し、形成した塗布膜を公知のリソグラフィ技術によりパターニングすることで、第2金属パターン207上面が露出した状態に、犠牲層208を形成することができる。犠牲層208のパターニング処理では、前処理として、塗布膜に対して120℃のプリベーグ処理を4分程度行い、パターニング後には310℃程度の加熱処理を行う。上記有機樹脂としては、例えば、住友ベークライト社製のCRC8300を用いればよい。   Next, as shown in FIG. 3E, the sacrificial layer 208 is formed in a state in which the space between the second metal patterns 207 is filled and the first metal patterns 205 are covered. For example, first, a photosensitive organic resin composed of PBO (polybenzoxazole) is applied to form a coating film, and the formed coating film is patterned by a known lithography technique, whereby the second metal pattern 207 is formed. The sacrificial layer 208 can be formed with the top surface exposed. In the patterning process of the sacrificial layer 208, as a pre-process, a pre-bake process at 120 ° C. is performed for about 4 minutes on the coating film, and a heat process at about 310 ° C. is performed after the patterning. For example, CRC8300 manufactured by Sumitomo Bakelite may be used as the organic resin.

次に、図3(f)に示すように、犠牲層208の上にクロムと金の2層からなるシード層209が形成され、この上に接点電極パターン210が形成された状態とする。シード層209は、スパッタ法や蒸着法などにより、例えば、まずクロムを堆積してこの上に金を堆積することで形成すれば良い。このときのクロムの膜厚は0.1μm程度、金の膜厚は0.1μm程度とすればよい。また、接点電極パターン210は、第1金属パターン205などと同様に、所定のレジストパターンを用いた選択的なメッキ法により形成すればよい。このときのレジストパターンの膜厚は1μm程度とし、接点電極パターン210のメッキ厚は0.3μm程度とすればよい。   Next, as shown in FIG. 3F, a seed layer 209 composed of two layers of chromium and gold is formed on the sacrificial layer 208, and a contact electrode pattern 210 is formed thereon. The seed layer 209 may be formed by, for example, first depositing chromium and depositing gold thereon by sputtering or vapor deposition. At this time, the film thickness of chromium may be about 0.1 μm, and the film thickness of gold may be about 0.1 μm. The contact electrode pattern 210 may be formed by a selective plating method using a predetermined resist pattern, like the first metal pattern 205 and the like. At this time, the thickness of the resist pattern may be about 1 μm, and the plating thickness of the contact electrode pattern 210 may be about 0.3 μm.

次に、接点電極パターン210をマスクとしてシード層をエッチングにより除去する。シード層209の上層にある金は、ヨウ素,ヨウ化アンモニウム,水,エタノールからなるエッチング液を用いたウエットエッチングにより除去できる。また、シード層209の下層のクロムは、フェリシアン化カリウム,水酸化ナトリウム,水からなるエッチング液を用いたウエットエッチングにより除去できる。   Next, the seed layer is removed by etching using the contact electrode pattern 210 as a mask. The gold on the upper layer of the seed layer 209 can be removed by wet etching using an etching solution composed of iodine, ammonium iodide, water, and ethanol. Further, chromium under the seed layer 209 can be removed by wet etching using an etchant composed of potassium ferricyanide, sodium hydroxide, and water.

この後、チタンを蒸着しまた金を蒸着することで、図3(g)に示すように、チタンと金の2層からなるシード層211が形成された状態とする。続いて、レジスト塗布,パターン露光により所望のレジストパターンを形成し、レジストパターンの開口部に選択的にメッキ膜を形成し、この後、レジストパターンを除去することで、第2金属パターン207の上部にあたるシード層211の上に、第3金属パターン212が形成された状態とする。このときのレジストパターンの膜厚は1μm程度とし、第3金属パターン212のメッキ厚は0.3μm程度とすればよい。   Thereafter, titanium is vapor-deposited and gold is vapor-deposited so that a seed layer 211 composed of two layers of titanium and gold is formed as shown in FIG. Subsequently, a desired resist pattern is formed by resist coating and pattern exposure, a plating film is selectively formed in the opening of the resist pattern, and then the resist pattern is removed, so that an upper portion of the second metal pattern 207 is formed. It is assumed that the third metal pattern 212 is formed on the seed layer 211 corresponding thereto. At this time, the thickness of the resist pattern may be about 1 μm, and the plating thickness of the third metal pattern 212 may be about 0.3 μm.

続いて、不要なシード層211を選択的に除去し、図3(h)に示すように、接点電極パターン210と第3金属パターン212が分離された状態とする。ここで、接点電極パターン210の下は犠牲層208で覆われており、第1金属パターン205は露出していない。一方、第3金属パターン212と第2金属パターン207は犠牲層208の開口部で接続されている。   Subsequently, the unnecessary seed layer 211 is selectively removed, and the contact electrode pattern 210 and the third metal pattern 212 are separated as shown in FIG. Here, the bottom of the contact electrode pattern 210 is covered with a sacrificial layer 208, and the first metal pattern 205 is not exposed. On the other hand, the third metal pattern 212 and the second metal pattern 207 are connected through the opening of the sacrificial layer 208.

次に、犠牲層208の形成と同様にすることで、図4(i)に示すように、接点電極パターン210及び第3金属パターン212の間が充填され、接点電極パターン210及び第3金属パターン212の上面が露出した状態に、犠牲層213が形成された状態とする。   Next, in the same manner as the formation of the sacrificial layer 208, as shown in FIG. 4I, the space between the contact electrode pattern 210 and the third metal pattern 212 is filled, and the contact electrode pattern 210 and the third metal pattern are filled. The sacrificial layer 213 is formed in a state where the upper surface of 212 is exposed.

次に、犠牲層213の上にスパッタ法や蒸着法などによりチタンを堆積することで、図4(j)に示すように、チタン層214が形成された状態とした後、接点電極パターン210の上部にあたるチタン層214上に無機絶縁パターン215が形成された状態とする。無機絶縁パターン215は、例えばスパッタ法により堆積した酸化シリコン膜を、公知のフォトリソグラフィ技術とエッチング技術とにより微細加工することで形成できる。チタン層214は、膜厚0.1μm程度に形成され、無機絶縁パターン215は、膜厚0.3μm程度に形成されていればよい。   Next, titanium is deposited on the sacrificial layer 213 by sputtering, vapor deposition, or the like, so that the titanium layer 214 is formed as shown in FIG. It is assumed that the inorganic insulating pattern 215 is formed on the upper titanium layer 214. The inorganic insulating pattern 215 can be formed by finely processing a silicon oxide film deposited by, for example, a sputtering method using a known photolithography technique and etching technique. The titanium layer 214 may be formed to a thickness of about 0.1 μm, and the inorganic insulating pattern 215 may be formed to a thickness of about 0.3 μm.

次に、無機絶縁パターン215をマスクとすることなどによる選択的なエッチングにより、不要なチタン層214を除去する。例えば、フッ化水素水溶液を用いたウエットエッチングにより、チタン層214を選択的に除去すればよい。
次に、図4(k)に示すように、シード層211の形成と同様にすることでシード層216が形成され、第3金属パターン212の形成と同様にすることで第4金属パターン217が形成された状態とする。このとき、第4金属パターン217のメッキ厚は0.3μm程度とすればよい。
Next, the unnecessary titanium layer 214 is removed by selective etching using the inorganic insulating pattern 215 as a mask. For example, the titanium layer 214 may be selectively removed by wet etching using an aqueous hydrogen fluoride solution.
Next, as shown in FIG. 4K, the seed layer 216 is formed by the same process as the formation of the seed layer 211, and the fourth metal pattern 217 is formed by the same process as the formation of the third metal pattern 212. It is assumed that it is formed. At this time, the plating thickness of the fourth metal pattern 217 may be about 0.3 μm.

引き続いて、不要なシード層216を選択的に除去した後、犠牲層213の形成と同様にすることで、図4(l)に示すように、無機絶縁パターン215及び第4金属パターン217の間が充填され、無機絶縁パターン215及び第4金属パターン217の上面が露出した状態に、犠牲層218が形成された状態とする。   Subsequently, after the unnecessary seed layer 216 is selectively removed, the sacrificial layer 213 is formed in the same manner as shown in FIG. 4L, so that the gap between the inorganic insulating pattern 215 and the fourth metal pattern 217 is increased. The sacrificial layer 218 is formed in a state where the upper surfaces of the inorganic insulating pattern 215 and the fourth metal pattern 217 are exposed.

次に、犠牲層218の上に、シード層216の形成と同様の方法により、チタンと金の2層からなるシード層219が形成された状態とし、この上に第5金属パターン220が形成された状態とし、続いて、不要なシード層219を選択的に除去する(図4(m))。第5金属パターン220は、接点電極パターン210の周囲にあたる領域に、複数の第1開口部221を備え、これらの周囲に、複数の第2開口部222を備えている。なお、第5金属パターン220のメッキ厚は、0.3μm程度とすればよい。   Next, a seed layer 219 composed of two layers of titanium and gold is formed on the sacrificial layer 218 by a method similar to the formation of the seed layer 216, and the fifth metal pattern 220 is formed thereon. Then, the unnecessary seed layer 219 is selectively removed (FIG. 4M). The fifth metal pattern 220 includes a plurality of first openings 221 in a region corresponding to the periphery of the contact electrode pattern 210, and includes a plurality of second openings 222 around these. The plating thickness of the fifth metal pattern 220 may be about 0.3 μm.

次に、図4(n)に示すように、第1開口部221が形成されている領域に開口部を備えたレジストパターン223が、第5金属パターン220を含む犠牲層218の上に形成された状態とする。例えば、所定のレジスト材料を塗布してレジスト膜を形成し、所望のパターンを備えるマスクを用いて露光して現像処理することにより、レジストパターン223が形成できる。第2開口部222は、レジストパターン223で覆われている。なお、レジストパターン223は、膜厚20μm程度に形成されていればよい。   Next, as shown in FIG. 4N, a resist pattern 223 having an opening in the region where the first opening 221 is formed is formed on the sacrificial layer 218 including the fifth metal pattern 220. State. For example, the resist pattern 223 can be formed by applying a predetermined resist material to form a resist film, and exposing and developing using a mask having a desired pattern. The second opening 222 is covered with a resist pattern 223. The resist pattern 223 only needs to be formed with a film thickness of about 20 μm.

次に、例えばオゾンアッシャー装置を用い、レジストパターン223の開口部に露出している第1開口部221から、オゾンを犠牲層208,犠牲層213,犠牲層218に作用させ、図5(o)に示すように、第1金属パターン205の一部が露出する空間224が形成された状態とする。空間224により、接点電極パターン210(シード層209)の一部も露出した状態となる。   Next, ozone is applied to the sacrificial layer 208, the sacrificial layer 213, and the sacrificial layer 218 from the first opening 221 exposed at the opening of the resist pattern 223 using, for example, an ozone asher device, and FIG. As shown, a space 224 in which a part of the first metal pattern 205 is exposed is formed. Due to the space 224, a part of the contact electrode pattern 210 (seed layer 209) is also exposed.

このオゾン処理では、接点電極パターン210(シード層209)を構成しているクロムもエッチングされ、接点電極パターン210の下面はシード層209を構成していた金層が露出する。また、露出した金層の表面に、重合膜が付着した状態となる。一方、第5金属パターン220(シード層219)を構成しているチタンはエッチングされず、第5金属パターン220の下面は、シード層219の下面のチタン表面に重合膜が付着した状態となる。   In this ozone treatment, the chromium constituting the contact electrode pattern 210 (seed layer 209) is also etched, and the gold layer constituting the seed layer 209 is exposed on the lower surface of the contact electrode pattern 210. Moreover, it will be in the state which the polymer film adhered to the surface of the exposed gold layer. On the other hand, the titanium constituting the fifth metal pattern 220 (seed layer 219) is not etched, and the lower surface of the fifth metal pattern 220 is in a state where a polymer film is attached to the titanium surface on the lower surface of the seed layer 219.

次に、例えば、フッ化水素水溶液を用いたウエットエッチングにより、空間224に露出している各パターンの表面に付着している重合膜を除去する。このエッチング(洗浄)処理の結果、チタンがエッチングされ、接点電極パターン210の下面は金が露出し、図5(p)に示すように、空間224に露出している第5金属パターン220の下面は、金の表面が露出する。   Next, for example, the polymer film attached to the surface of each pattern exposed in the space 224 is removed by wet etching using an aqueous hydrogen fluoride solution. As a result of this etching (cleaning) process, titanium is etched, gold is exposed on the lower surface of the contact electrode pattern 210, and the lower surface of the fifth metal pattern 220 exposed in the space 224 as shown in FIG. The gold surface is exposed.

次に、レジストパターン223を除去し、第1開口部221と第2開口部222の両者が開口部している状態で、残っている犠牲層208,犠牲層213,犠牲層218に、例えば、オゾンアッシャー装置によりオゾンを作用させ、図5(q)に示すように、第5金属パターン220の下部の犠牲層が全て除去された状態とする。ここで、接点電極パターン210の下面及び第1金属パターン205の上面は、金が露出しているので、オゾンと犠牲層が反応して生成される重合膜は付着せず、オゾン処理によって表面が酸化されることも抑制される。   Next, the resist pattern 223 is removed, and the remaining sacrificial layer 208, sacrificial layer 213, and sacrificial layer 218 are formed in a state where both the first opening 221 and the second opening 222 are opened, for example, Ozone is applied by the ozone asher device, and the sacrificial layer under the fifth metal pattern 220 is completely removed as shown in FIG. Here, since the gold is exposed on the lower surface of the contact electrode pattern 210 and the upper surface of the first metal pattern 205, the polymer film formed by the reaction between ozone and the sacrificial layer does not adhere, and the surface is formed by ozone treatment. Oxidation is also suppressed.

以上に説明した製造方法により、第5金属パターン220から構成された上部構造体107と、第1金属パターン205から構成された下部電極103との間に空間が形成され、かつ、下部電極103と接点電極パターン210から構成された接点電極106の表面は、重合膜などが除去された清浄な金属表面である微細構造が形成される。   By the manufacturing method described above, a space is formed between the upper structure 107 composed of the fifth metal pattern 220 and the lower electrode 103 composed of the first metal pattern 205, and the lower electrode 103 On the surface of the contact electrode 106 constituted by the contact electrode pattern 210, a fine structure which is a clean metal surface from which a polymer film or the like is removed is formed.

本発明の実施の形態における微細構造の製造方法について説明する工程図である。It is process drawing explaining the manufacturing method of the fine structure in embodiment of this invention. 本発明の実施の形態における微細構造の製造方法についてより詳細に説明する工程図である。It is process drawing explaining in more detail about the manufacturing method of the microstructure in embodiment of this invention. 本発明の実施の形態における微細構造の製造方法についてより詳細に説明する工程図である。It is process drawing explaining in more detail about the manufacturing method of the microstructure in embodiment of this invention. 本発明の実施の形態における微細構造の製造方法についてより詳細に説明する工程図である。It is process drawing explaining in more detail about the manufacturing method of the microstructure in embodiment of this invention. 本発明の実施の形態における微細構造の製造方法についてより詳細に説明する工程図である。It is process drawing explaining in more detail about the manufacturing method of the microstructure in embodiment of this invention. 従来よりある微細構造の製造方法について簡単に説明する工程図である。It is process drawing which demonstrates easily the manufacturing method of a certain fine structure conventionally.

符号の説明Explanation of symbols

101…半導体基板、102…層間絶縁層、103…下部電極(第1電極)、104…支持部材、105…犠牲層、106…接点電極(第2電極)、107…上部構造、108…第1開口部、109…第2開口部、110…空間。
DESCRIPTION OF SYMBOLS 101 ... Semiconductor substrate, 102 ... Interlayer insulating layer, 103 ... Lower electrode (first electrode), 104 ... Support member, 105 ... Sacrificial layer, 106 ... Contact electrode (second electrode), 107 ... Upper structure, 108 ... First Opening 109, second opening 110, space.

Claims (4)

半導体基板の上の所定箇所に支持部材が固定され、かつこの支持部材の間の可動空間内において前記支持部材より所定距離離間して第1電極が固定されて形成された状態とする第1工程と、
前記可動空間内を充填して前記第1電極を覆うように前記半導体基板上に犠牲層が形成された状態とする第2工程と、
前記第1電極の上部にあたる前記犠牲層の上に第2電極が形成された状態とする第3工程と、
前記可動空間の領域内に複数の開口部を備えた板状の上部構造体が前記支持部材の上に形成された状態とする第4工程と、
前記前記第1電極の形成領域と第2電極の形成領域とが重なる領域を含み、前記支持部材より所定距離離間した第1領域内に配置された前記開口部を介して一部の前記犠牲層を除去し、一部の前記第1電極及び一部の前記第2電極が露出した空間が形成され、この空間と前記支持部材との間に一部の前記犠牲層が残る状態とする第5工程と、
前記第1領域内に配置された前記開口部を介して前記空間内に所定の洗浄液を供給し、前記洗浄液により前記空間内に露出する部分を洗浄処理する第6工程と、
前記洗浄液を乾燥した後、ドライエッチングにより、前記開口部を介して残っている前記犠牲層を除去する第7工程と
を少なくとも備えることを特徴とする微細構造の製造方法。
A first step in which a support member is fixed at a predetermined position on the semiconductor substrate, and a first electrode is fixed and formed at a predetermined distance from the support member in a movable space between the support members. When,
A second step in which a sacrificial layer is formed on the semiconductor substrate so as to fill the movable space and cover the first electrode;
A third step in which a second electrode is formed on the sacrificial layer corresponding to the upper portion of the first electrode;
A fourth step in which a plate-like upper structure having a plurality of openings in the region of the movable space is formed on the support member;
A part of the sacrificial layer through the opening disposed in the first region including a region where the first electrode forming region and the second electrode forming region overlap each other and spaced apart from the support member by a predetermined distance. To form a space in which a part of the first electrode and a part of the second electrode are exposed, and a part of the sacrificial layer remains between the space and the support member. Process,
A sixth step of supplying a predetermined cleaning liquid into the space through the opening disposed in the first region, and cleaning a portion exposed in the space with the cleaning liquid;
And a seventh step of removing the sacrificial layer remaining through the opening by dry etching after drying the cleaning solution.
請求項1記載の微細構造の製造方法において、
前記犠牲層は、有機樹脂から構成されたものである
ことを特徴とする微細構造の製造方法。
In the manufacturing method of the microstructure according to claim 1,
The sacrificial layer is made of an organic resin.
請求項2記載の微細構造の製造方法において、
前記犠牲層の除去は、オゾンを用いたドライエッチングにより行う
ことを特徴とする微細構造の製造方法。
In the manufacturing method of the microstructure according to claim 2,
The sacrifice layer is removed by dry etching using ozone.
請求項1〜3のいずれか1項に記載の微細構造の製造方法において、
前記第5工程では、
前記上部構造体の上に前記第1領域にあたる箇所に開口部を備えたマスクパターンを形成し、前記第1領域内に配置された前記開口部を介して一部の前記犠牲層を除去する
ことを特徴とする微細構造の製造方法。
In the manufacturing method of the microstructure according to any one of claims 1 to 3,
In the fifth step,
Forming a mask pattern having an opening at a position corresponding to the first region on the upper structure, and removing a part of the sacrificial layer through the opening disposed in the first region; A method for producing a microstructure characterized by the above.
JP2004246438A 2004-08-26 2004-08-26 Manufacturing method of microstructure Pending JP2006062016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004246438A JP2006062016A (en) 2004-08-26 2004-08-26 Manufacturing method of microstructure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004246438A JP2006062016A (en) 2004-08-26 2004-08-26 Manufacturing method of microstructure

Publications (1)

Publication Number Publication Date
JP2006062016A true JP2006062016A (en) 2006-03-09

Family

ID=36108920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004246438A Pending JP2006062016A (en) 2004-08-26 2004-08-26 Manufacturing method of microstructure

Country Status (1)

Country Link
JP (1) JP2006062016A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155342A (en) * 2006-12-26 2008-07-10 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method for micro structure
JP2010214480A (en) * 2009-03-13 2010-09-30 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing microstructure
JP2011245565A (en) * 2010-05-24 2011-12-08 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing microstructure
CN102757015A (en) * 2009-04-24 2012-10-31 台湾积体电路制造股份有限公司 Method of fabricating an integrated CMOS-MEMS device
WO2013046283A1 (en) * 2011-09-30 2013-04-04 富士通株式会社 Electric equipment with moving part and manufacturing method thereof
CN103569951A (en) * 2013-10-11 2014-02-12 华东师范大学 Method for preparing amorphous silicon micro-electromechanical systems (MEMS) suspended film structure
KR20150063599A (en) * 2011-01-14 2015-06-09 카벤디시 키네틱스, 인크. Method for increasing a sacrificial layer etching rate and device formed thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155342A (en) * 2006-12-26 2008-07-10 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method for micro structure
JP2010214480A (en) * 2009-03-13 2010-09-30 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing microstructure
CN102757015A (en) * 2009-04-24 2012-10-31 台湾积体电路制造股份有限公司 Method of fabricating an integrated CMOS-MEMS device
JP2011245565A (en) * 2010-05-24 2011-12-08 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing microstructure
KR20150063599A (en) * 2011-01-14 2015-06-09 카벤디시 키네틱스, 인크. Method for increasing a sacrificial layer etching rate and device formed thereof
KR101632650B1 (en) 2011-01-14 2016-06-22 카벤디시 키네틱스, 인크. Method for increasing a sacrificial layer etching rate and device formed thereof
WO2013046283A1 (en) * 2011-09-30 2013-04-04 富士通株式会社 Electric equipment with moving part and manufacturing method thereof
JPWO2013046283A1 (en) * 2011-09-30 2015-03-26 富士通株式会社 Electrical device having movable part and method for manufacturing
US9767966B2 (en) 2011-09-30 2017-09-19 Fujitsu Limited Electric equipment having movable portion, and its manufacture
CN103569951A (en) * 2013-10-11 2014-02-12 华东师范大学 Method for preparing amorphous silicon micro-electromechanical systems (MEMS) suspended film structure

Similar Documents

Publication Publication Date Title
US9938138B2 (en) MEMS device structure with a capping structure
US6815361B1 (en) Method of fabricating anti-stiction micromachined structures
EP2460762B1 (en) MEMS device having reduced stiction and manufacturing method
KR100995541B1 (en) Packaging method of micro electro mechanical systems devices and package thereof
US9054673B2 (en) Resonator and fabrication method thereof
JP2011244425A (en) Electromechanical transducer and its manufacturing method
WO2012088820A1 (en) Method for manufacturing mems device
JP5341579B2 (en) Manufacturing method of fine structure
JP2009009884A (en) Mems switch, and manufacturing method thereof
JP2006062016A (en) Manufacturing method of microstructure
JP5305735B2 (en) Micro-electromechanical system device and manufacturing method thereof
Balakrisnan et al. Challenges in the microfabrication of dielectric elastomer actuators
JP2008072125A (en) Method for forming sacrificial layer for realizing suspend element
JP5973792B2 (en) Manufacturing method of MEMS element
JP2005322666A (en) Semiconductor device and its manufacturing method
JP2009277617A (en) Fine electronic mechanical switch and method of manufacturing the same
JP6820913B2 (en) High melting point seed metal with electroplated MEMS structure
JP5519402B2 (en) Manufacturing method of fine structure
US20150266727A1 (en) Mems device with non-planar features
Pandey et al. Low cost lift-off process optimization for MEMS applications
JP6818299B2 (en) Fine elements and their manufacturing methods
JP2008155342A (en) Manufacturing method for micro structure
JP5172400B2 (en) Manufacturing method of fine structure
JP2010207987A (en) Method of manufacturing micromachine device
JP6840339B2 (en) Manufacturing method of fine elements

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060804

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A02 Decision of refusal

Effective date: 20100112

Free format text: JAPANESE INTERMEDIATE CODE: A02