JP2005322666A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005322666A
JP2005322666A JP2004137174A JP2004137174A JP2005322666A JP 2005322666 A JP2005322666 A JP 2005322666A JP 2004137174 A JP2004137174 A JP 2004137174A JP 2004137174 A JP2004137174 A JP 2004137174A JP 2005322666 A JP2005322666 A JP 2005322666A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal pattern
metal
semiconductor substrate
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004137174A
Other languages
Japanese (ja)
Other versions
JP4504086B2 (en
Inventor
Katsuyuki Machida
克之 町田
Masami Urano
正美 浦野
Junichi Kodate
淳一 小館
Jun Terada
純 寺田
Norio Sato
昇男 佐藤
Tsuneo Tsukahara
恒夫 束原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004137174A priority Critical patent/JP4504086B2/en
Publication of JP2005322666A publication Critical patent/JP2005322666A/en
Application granted granted Critical
Publication of JP4504086B2 publication Critical patent/JP4504086B2/en
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device wherein elements built up with a fine structure and having different configurations such as MEMS elements are monolithically mounted. <P>SOLUTION: The semiconductor device comprises: a semiconductor substrate 101 having an integrated circuit 160; a resonator 112, inductor element 113, varactor element 114, and switching element 115, which are arranged on the semiconductor substrate 101; and a container 120 placed on the semiconductor substrate 101 so as to cover all these components. The resonator 112, varactor element 114, and switching element 115 are micromachines (passive elements) having a variable beam supported on a support. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、通信や計測などに使用する半導体装置及びその製造方法に関し、特に、インダクタやアンテナ素子などの微細な構造体からなる素子やMEMS素子などがモノリシックに搭載された半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device used for communication, measurement, and the like, and a method for manufacturing the same, and more particularly, to a semiconductor device in which elements such as inductors and antenna elements, MEMS elements, and the like are monolithically mounted, and a method for manufacturing the same. About.

「K.E.Peterson, "Silicon as a Mechanical Material", Proceedings of the IEEE, Vol.70, No.5, May, pp420-457,1982」により、シリコン基板を用いたマイクロマシンが提案されて以来、マイクロマシンについての多くの研究開発がなされている。従来よりあるマイクロマシンに関する技術における開発傾向の1つに、マイクロマシンであるMEMS素子(Micro Electro Mechanical System)の構造と製造方法とがある。また、実装を考慮し、MEMS素子の構造と製造方法に貼り合わせ技術を加え、封止してマイクロマシンを実現する技術の開発も、多くなされている。   Since “KEPeterson,“ Silicon as a Mechanical Material ”, Proceedings of the IEEE, Vol.70, No.5, May, pp420-457,1982”, a micromachine using a silicon substrate was proposed. A lot of research and development has been done. One of the development trends in a technology related to a conventional micromachine is a structure and a manufacturing method of a MEMS element (Micro Electro Mechanical System) which is a micromachine. Further, in consideration of mounting, a technique for adding a bonding technique to the structure and manufacturing method of the MEMS element and sealing and realizing a micromachine has been developed.

MEMS素子には、スイッチ素子,可変キャパシタ,可変インダクタ,キャパシタとインダクタとを組み合わせたフィルタなどがある。例えば、ロックウエル・インターナショナル社の微細電気機械スイッチなどのような、片持ちアーム型のスイッチ素子が提案されている。また、片持ちアーム型のスイッチ素子の製造に関して、様々な提案がされている(特許文献1,2参照)。   The MEMS element includes a switch element, a variable capacitor, a variable inductor, a filter in which a capacitor and an inductor are combined, and the like. For example, a cantilever arm type switching element such as a micro electromechanical switch of Rockwell International has been proposed. Various proposals have been made regarding the manufacture of cantilever arm type switch elements (see Patent Documents 1 and 2).

このスイッチ素子は、図8に示すように、半導体基板801の上にアンカー構造802を備え、アンカー構造802に端部が支持された片持ちアーム803が、アンカー構造802を支点として上下動作を可能とされているものである。片持ちアーム803の他端部の基板側には接点804が設けられ、接点804に対向する半導体基板801の上に信号線805が配設されている。   As shown in FIG. 8, this switch element includes an anchor structure 802 on a semiconductor substrate 801, and a cantilever arm 803 whose end is supported by the anchor structure 802 can move up and down with the anchor structure 802 as a fulcrum. It is what is said. A contact 804 is provided on the substrate side of the other end of the cantilever arm 803, and a signal line 805 is disposed on the semiconductor substrate 801 facing the contact 804.

また、片持ちアーム803の上部には上部電極806が設けられ、半導体基板801側に設けられた下部電極807との間に所定の電圧を印加することで、片持ちアーム803の動作を制御する。例えば、上部電極806と下部電極807との間に電圧を印加することで、片持ちアーム803を半導体基板801の側に引き寄せると、接点804と信号配線805とが接触するスイッチ動作が制御できる。   Further, an upper electrode 806 is provided on the upper portion of the cantilever arm 803, and a predetermined voltage is applied to the lower electrode 807 provided on the semiconductor substrate 801 side to control the operation of the cantilever arm 803. . For example, by applying a voltage between the upper electrode 806 and the lower electrode 807, when the cantilever arm 803 is pulled toward the semiconductor substrate 801, the switching operation in which the contact 804 and the signal wiring 805 come into contact can be controlled.

また、可変キャパシタとしては、基板に空間を設け、薄い金属膜を対向電極とし、電極が動くことにより容量が可変する可変容量コンデンサが提案されている(特許文献3参照)。また、上記対向電極を可動する薄膜体に分割し、駆動陽電極と信号電極とを設けた可変容量コンデンサが提案されている(特許文献4参照)。
また、制御などの電極が形成された基板と、可動部が形成された基板とを個別に作製し、これらを貼り合わせた後でエッチングにより可動部を形成した静電マイクロリレーが提案されている(非特許文献1参照)。
As a variable capacitor, a variable capacitor has been proposed in which a space is provided in a substrate, a thin metal film is used as a counter electrode, and the capacitance is variable by moving the electrode (see Patent Document 3). In addition, a variable capacitor in which the counter electrode is divided into movable thin film bodies and a drive positive electrode and a signal electrode are provided has been proposed (see Patent Document 4).
There has also been proposed an electrostatic micro relay in which a substrate on which electrodes for control and the like are formed and a substrate on which a movable part is formed are individually manufactured, and these are bonded together to form a movable part by etching. (Refer nonpatent literature 1).

上述した従来より提案されているMEMS素子では、可動部は、最終的に形成されることになる。
MEMS素子の可動部の作製方法としては、基板の上に設けられた犠牲膜の上に可動部となる構造体を形成した後で犠牲膜を除去し、可動部と基板との間に空間が形成された状態とする方法がある。また、可動部の作製方法としては、可動部とこれに対向させる部分とを個別に作製し、これらを貼り合わせて作成する方法がある。
In the conventional MEMS element described above, the movable part is finally formed.
As a method for manufacturing the movable portion of the MEMS element, a sacrificial film is removed after a structure serving as a movable portion is formed on a sacrificial film provided on a substrate, and a space is formed between the movable portion and the substrate. There is a method for forming a formed state. In addition, as a method for manufacturing the movable part, there is a method in which the movable part and a part facing the movable part are individually manufactured and bonded together.

いずれの場合においても、MEMS素子を作成した後、実装のための素子を切り出す段階や、切り出した素子のハンドリングにおいて、可動部に加わる振動により可動部が破損する危険性がある。言い換えると、MEMS素子では、微細な可動部を破損することなく実装することが非常に困難である。破損しやすい微細な可動部を備えたMEMS素子の実装における問題は、前述した従来技術では考慮されていない。従って、従来では、部品の寸法が大きく、薄く小型化を目的とするモジュールにとっては、障害となっていた。
また、貼り合わせによる作製は、1つの基板に複数個の素子をモノリシックに作成することが困難であり、素子を個別に製造することになり、大量生産への適用が困難であり、コストの上昇を招く。
In any case, there is a risk of damage to the movable part due to vibration applied to the movable part in the stage of cutting out the element for mounting after the MEMS element is created or in handling the cut-out element. In other words, in the MEMS element, it is very difficult to mount a minute movable part without damaging it. A problem in mounting a MEMS element having a fine movable part that is easily damaged is not considered in the above-described conventional technology. Therefore, conventionally, the size of parts is large, which has been an obstacle for a thin and compact module.
In addition, it is difficult to produce a plurality of elements monolithically on a single substrate, which makes it difficult to apply them to mass production, resulting in an increase in cost. Invite.

ところで、マイクロマシンの可動部をレジストなどの保護膜で保護し、実装処理や貼り付け処理をした後、保護膜を除去し、可動部の破損を抑制する方法もある。しかしながら、保護膜を用いることで実装時などにおける破損は抑制できるようになるが、実使用において可動部が保護されているわけではない。実際に使用される段階では、可動部を含めた素子の部分が封止されている必要がある。
このような要請に対し、例えば、ガラス基板に空間を形成し、形成した空間内にSAW素子を内蔵させ、これに新たなガラス基板を貼り合わせてSAWチップとする技術が提案されている(非特許文献2参照)。
By the way, there is a method in which the movable part of the micromachine is protected with a protective film such as a resist, and after the mounting process and the pasting process, the protective film is removed to prevent breakage of the movable part. However, the use of a protective film makes it possible to suppress damage during mounting or the like, but the movable part is not protected in actual use. At the stage of actual use, the element part including the movable part needs to be sealed.
In response to such a demand, for example, a technique has been proposed in which a space is formed in a glass substrate, a SAW element is built in the formed space, and a new glass substrate is bonded to the SAW chip to form a SAW chip (non-contained) Patent Document 2).

また、MEMS構造体を作製した後、封止するための別の基板(封止チップ)を用意し、MEMS素子の周囲を囲むように、封止チップの上にBCB膜を枠パターンとして形成し、MEMS素子にフリップフロップで貼り付け、封止する技術も提案されている(非特許文献3参照)。同様の技術として、マイクロパッケージと呼ばれているカバーをMEMS素子の上に貼り付ける方法も提案されている(非特許文献4参照)。   In addition, after the MEMS structure is fabricated, another substrate (sealing chip) for sealing is prepared, and a BCB film is formed as a frame pattern on the sealing chip so as to surround the periphery of the MEMS element. In addition, a technique for attaching and sealing a MEMS element with a flip-flop has also been proposed (see Non-Patent Document 3). As a similar technique, a method of attaching a cover called a micropackage on a MEMS element has also been proposed (see Non-Patent Document 4).

しかしながら、これらの方法は、MEMS素子の寸法とモノリシックに配置可能な個数が制限されるようになり、複数のMEMS素子を集積する場合には適用しにくい技術である。また、上述した方法では、異なるMEMS素子をモノリシックに搭載することは不可能である。   However, these methods are techniques that are difficult to apply when integrating a plurality of MEMS elements because the dimensions of the MEMS elements and the number of monolithic elements that can be arranged are limited. Also, with the method described above, it is impossible to monolithically mount different MEMS elements.

一方、複数のマイクロマシンを同一基板の上に搭載する概念が、提案されている。例えば、無線技術における送受信機の低コスト化,小型化,高性能化を目的としたトランシーバの1チップ化に関する提案がされている(非特許文献5参照)。また、低消費電力化のために、MEMSを用いたシングルチップ化の提案もある(非特許文献6参照)。   On the other hand, a concept of mounting a plurality of micromachines on the same substrate has been proposed. For example, a proposal has been made regarding a single-chip transceiver for the purpose of reducing the cost, size and performance of a transceiver in wireless technology (see Non-Patent Document 5). There is also a proposal for a single chip using MEMS for low power consumption (see Non-Patent Document 6).

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開2000−188049号公報 特開2000−188050号公報 特開平5−074655号公報 特開平9−082569号公報 M.Sakata, et.al., "Micromachined relay which utilizes single crystal silicon electrostatic actuator", 12th IEEE International Conference on Microelectromechanical Systems, 1999, pp.21-24. D.Ando, "Glass direct bonding technology for hermetic seal package", 10th IEEE International Conference on Microelectromechanical Systems, 1997, pp.186-190. A. Jourdain, "Investigation of the hermeticity of BCB-sealed cavities for housing RF MEMS device", 15th IEEE International Conference on Microelectromechanical Systems, 2002, pp.677-680. L.Lin, "MEMS post-packaging by localized heating and bonding",IEEE Trans. Advanced Packaging, Vol. 23, pp.608-616,2000. Clark T.-C. Nguyen, "Micromachined Devices for Wireless Communications", IEEE Proceeding, vol.86, No.8, pp.1756-1768, Aug. 1998. K. Najafi, "Low Power Micromachined Microsystem", ISLPED 2003, pp.1-8.
The applicant has not yet found prior art documents related to the present invention by the time of filing other than the prior art documents specified by the prior art document information described in this specification.
JP 2000-188049 A JP 2000-188050 A JP-A-5-074655 Japanese Patent Laid-Open No. 9-082569 M. Sakata, et.al., "Micromachined relay which utilizes single crystal silicon electrostatic actuator", 12th IEEE International Conference on Microelectromechanical Systems, 1999, pp.21-24. D.Ando, "Glass direct bonding technology for hermetic seal package", 10th IEEE International Conference on Microelectromechanical Systems, 1997, pp.186-190. A. Jourdain, "Investigation of the hermeticity of BCB-sealed cavities for housing RF MEMS device", 15th IEEE International Conference on Microelectromechanical Systems, 2002, pp.677-680. L. Lin, "MEMS post-packaging by localized heating and bonding", IEEE Trans. Advanced Packaging, Vol. 23, pp.608-616, 2000. Clark T.-C. Nguyen, "Micromachined Devices for Wireless Communications", IEEE Proceeding, vol.86, No.8, pp.1756-1768, Aug. 1998. K. Najafi, "Low Power Micromachined Microsystem", ISLPED 2003, pp.1-8.

しかしながら、上述したいずれの技術においても、各MEMS素子に対応した独自の製造工程があり、異なる形態のMEMS素子や、インダクタやアンテナ素子などの微細な構造体からなる複数の素子をモノリシックに搭載して1チップとすることについては、何ら提案されていない。
本発明は、以上のような問題点を解消するためになされたものであり、MEMS素子などの微細な構造体から構成された異なる形態の素子をモノリシックに搭載した半導体装置を提供することを目的とする。
However, each of the above-described technologies has a unique manufacturing process corresponding to each MEMS element, and a plurality of elements composed of different forms of MEMS elements and fine structures such as inductors and antenna elements are monolithically mounted. No proposal has been made for a single chip.
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device monolithically mounted with different forms of elements composed of fine structures such as MEMS elements. And

本発明に係る半導体装置は、半導体基板の上に形成されて半導体基板の面に対向する天井壁とこの天井壁を半導体基板の上に支持する側壁とを備えた容器と、天井壁の上面に形成された第1素子と、容器の内部の半導体基板の上に形成された第2素子とを少なくとも備え、第2素子は容器の内部に封止されているようにしたものである。第2素子は、例えば、支持部の上に支持された可動する可動ビームと、この可動ビームの下に配置された電極とを少なくとも備えるMEMS素子である。   A semiconductor device according to the present invention includes a container including a ceiling wall formed on a semiconductor substrate and facing the surface of the semiconductor substrate, a side wall that supports the ceiling wall on the semiconductor substrate, and an upper surface of the ceiling wall. At least a first element formed and a second element formed on a semiconductor substrate inside the container are provided, and the second element is sealed inside the container. The second element is, for example, a MEMS element that includes at least a movable movable beam supported on a support portion and an electrode disposed under the movable beam.

上記半導体装置において、容器の内部で天井壁を半導体基板の上に支持する支持構造体を備えるようにしてもよく、支持構造体は、容器の内部に形成された隔壁であり、隔壁により分割された容器の内部の各空間の半導体基板の上に形成された複数の第2素子を備えるようにしてもよい。   The semiconductor device may include a support structure that supports the ceiling wall on the semiconductor substrate inside the container. The support structure is a partition formed inside the container and is divided by the partition. A plurality of second elements formed on the semiconductor substrate in each space inside the container may be provided.

また、上記半導体装置において、半導体基板に形成されて第2素子に接続する能動回路を含む半導体集積回路を備えるものであってもよく、第2素子が、半導体集積回路の上に層間絶縁層を介して配置されていてもよい。
なお、第2素子は、受動素子であり、例えば、スイッチ,可変容量素子,共振子の少なくとも1つであり、第1素子は、インダクタ及びアンテナ素子の少なくとも1つである。
The semiconductor device may include a semiconductor integrated circuit including an active circuit formed on the semiconductor substrate and connected to the second element. The second element includes an interlayer insulating layer on the semiconductor integrated circuit. It may be arranged via.
Note that the second element is a passive element, for example, at least one of a switch, a variable capacitance element, and a resonator, and the first element is at least one of an inductor and an antenna element.

本発明に係る半導体装置の製造方法は、半導体基板の上にシード層が形成された状態とする第1工程と、シード層の上に複数の第1金属パターンとこの第1金属パターンより高い複数の第2金属パターンとが形成された状態とする第2工程と、第1金属パターンと第2金属パターンをマスクとしてシード層を選択的にエッチング除去する第3工程と、第2金属パターンの上面が露出した状態に下部犠牲膜が形成された状態とする第4工程と、一部の第2金属パターンの上に配置された複数の第3金属パターンと、他の第2金属パターンの上にわたって配置されて第3金属パターンと同じ高さの第4金属パターンとが、下部犠牲膜の上に形成された状態とする第5工程と、第3金属パターンの上に配置された第5金属パターンが形成された状態とする第6工程と、第5金属パターンの上面が露出した状態に、下部犠牲膜の上に上部犠牲膜が形成された状態とする第7工程と、上部犠牲膜の上に複数の開口部を備えた金属層が形成された状態とする第8工程と、金属層の開口部を介して上部犠牲膜及び下部犠牲膜を除去する第9工程と、例えば貼り合わせることによって金属層の上に天井壁が形成された状態とする第10工程と、天井壁の上面に第1素子が形成された状態とする第11工程とを備え、一部の第5金属パターンとこの下の第3金属パターン及び第2金属パターンにより、天井壁を半導体基板の上に支持する側壁が形成され、側壁と天井壁とにより半導体基板の上に容器が形成され、容器の内部に封止された状態で、第1金属パターンと第4金属パターンとこれに接続する第2金属パターンとにより複数の第2素子が形成された状態とするようにしたものである。   The method for manufacturing a semiconductor device according to the present invention includes a first step in which a seed layer is formed on a semiconductor substrate, a plurality of first metal patterns on the seed layer, and a plurality higher than the first metal pattern. A second step in which the second metal pattern is formed, a third step in which the seed layer is selectively etched away using the first metal pattern and the second metal pattern as a mask, and the upper surface of the second metal pattern A fourth step in which the lower sacrificial film is formed in a state where the metal layer is exposed, a plurality of third metal patterns disposed on some of the second metal patterns, and over the other second metal patterns A fifth step in which a fourth metal pattern having the same height as the third metal pattern is formed on the lower sacrificial film; and a fifth metal pattern disposed on the third metal pattern Is formed A sixth step, a seventh step in which the upper sacrificial film is formed on the lower sacrificial film with the upper surface of the fifth metal pattern exposed, and a plurality of openings on the upper sacrificial film. An eighth step in which the provided metal layer is formed; a ninth step in which the upper sacrificial film and the lower sacrificial film are removed through the opening of the metal layer; A tenth step in which a wall is formed and an eleventh step in which a first element is formed on the upper surface of the ceiling wall, and a part of the fifth metal pattern and the third metal pattern below the fifth metal pattern And the second metal pattern forms a side wall for supporting the ceiling wall on the semiconductor substrate, a container is formed on the semiconductor substrate by the side wall and the ceiling wall, and is sealed inside the container, Connect to 1 metal pattern and 4th metal pattern By the second metal pattern is obtained by such a state in which a plurality of second elements are formed.

以上説明したように、本発明によれば、半導体基板の上に設けた容器内に、MEMS素子などの第2素子を配置し、容器の上面にインダクタなどの第1素子を配置するようにしたので、微細な構造体から構成された異なる形態の素子をモノリシックに搭載した半導体装置が容易に得られるようになるという優れた効果がある。   As described above, according to the present invention, the second element such as the MEMS element is disposed in the container provided on the semiconductor substrate, and the first element such as the inductor is disposed on the upper surface of the container. Therefore, there is an excellent effect that a semiconductor device in which elements of different forms composed of fine structures are monolithically mounted can be easily obtained.

以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態における半導体装置の構成例を示す模式的な斜視図(a),断面図(b)である。なお、図1(a)と図1(b)とは、完全には対応していない。
図1に示す半導体装置は、集積回路160を備えた半導体基板101と、半導体基板101の上に配置された共振子(第2素子)112,インダクタ素子(第1素子)113,可変容量素子(第2素子)114,スイッチ素子(第2素子)115と、これらを覆うように半導体基板101の上に配置された容器120とから構成されている。共振子112,可変容量素子114,スイッチ素子115は、支持部の上に支持された可動する可動ビームを備えるマイクロマシン(受動素子)である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1A and 1B are a schematic perspective view (a) and a cross-sectional view (b) showing a configuration example of a semiconductor device according to an embodiment of the present invention. Note that FIG. 1A and FIG. 1B do not completely correspond.
A semiconductor device shown in FIG. 1 includes a semiconductor substrate 101 including an integrated circuit 160, a resonator (second element) 112, an inductor element (first element) 113, a variable capacitance element (on the semiconductor substrate 101). A second element 114, a switch element (second element) 115, and a container 120 disposed on the semiconductor substrate 101 so as to cover them are configured. The resonator 112, the variable capacitance element 114, and the switch element 115 are micromachines (passive elements) including a movable movable beam supported on a support portion.

容器120は、半導体基板101の上面に対向している天井壁121と、容器120の四方を囲う側壁122とから構成されている。また、容器120の内部は、隔壁123により各部屋に分離され、隔壁123に分離された各部屋の中に、共振子112,可変容量素子114,スイッチ素子115が配置されている。
各素子は、半導体基板101の上に層間絶縁層102を介して配置され、また、集積回路160に配線により接続している。集積回路160は、各素子を駆動する駆動回路や信号処理回路などを含んでいる。従って、図1の半導体装置は、MEMSチップである。
The container 120 includes a ceiling wall 121 that faces the upper surface of the semiconductor substrate 101, and a side wall 122 that surrounds the container 120. Further, the interior of the container 120 is separated into respective rooms by a partition wall 123, and a resonator 112, a variable capacitance element 114, and a switch element 115 are arranged in each room separated by the partition wall 123.
Each element is disposed on the semiconductor substrate 101 via the interlayer insulating layer 102 and is connected to the integrated circuit 160 by wiring. The integrated circuit 160 includes a drive circuit that drives each element, a signal processing circuit, and the like. Therefore, the semiconductor device of FIG. 1 is a MEMS chip.

例えば、側壁122及び隔壁123は、金属から構成されている。この場合、マイクロマシンである上述した各素子は、金属の壁で囲われている状態となり、電気的なノイズに対してシールドされている状態となり、誤作動しにくい状態となる。なお、図1では、容器120は直方体としたが、これに限るものではなく、円柱状に形成されるなど、側壁が曲面から構成されていてもよいことは、いうまでもない。また、天井壁121が、側壁122の内側において、支持柱などにより半導体基板101の上に支持されているようにしてもよい。図1に示す構成の場合、隔壁123が上記支持柱の機能を果たしている。   For example, the side wall 122 and the partition wall 123 are made of metal. In this case, each of the above-described elements that are micromachines is surrounded by a metal wall, shielded against electrical noise, and is unlikely to malfunction. In FIG. 1, the container 120 is a rectangular parallelepiped. However, the present invention is not limited to this, and it goes without saying that the side wall may be formed of a curved surface, such as being formed in a cylindrical shape. Further, the ceiling wall 121 may be supported on the semiconductor substrate 101 by a support column or the like inside the side wall 122. In the case of the configuration shown in FIG. 1, the partition wall 123 functions as the support pillar.

図1に示す半導体装置は、半導体基板101の一部に、通常の半導体集積回路装置と同様に、パッド端子106を備え、パッド端子106と外部のシステムとを接続することにより、所定の機能が発現する。各MEMS素子(第2素子)は、集積回路160を構成している駆動回路などの能動回路により制御され、各MEMS素子を所望の状態に同時に制御することが可能である。また、図1に示す半導体装置は、インダクタ素子113をモノリシックに搭載しているので、各種のフィルタを形成できる。   The semiconductor device shown in FIG. 1 includes a pad terminal 106 on a part of a semiconductor substrate 101, like a normal semiconductor integrated circuit device, and has a predetermined function by connecting the pad terminal 106 and an external system. To express. Each MEMS element (second element) is controlled by an active circuit such as a drive circuit constituting the integrated circuit 160, and can simultaneously control each MEMS element to a desired state. Further, since the inductor element 113 is monolithically mounted in the semiconductor device shown in FIG. 1, various filters can be formed.

次に、各素子について説明する。まず、共振子112は、図2に示すように、駆動電極(支持部)201,可動ビーム202,入力電極203,出力電極204を備えている。可動ビーム202は、両端が駆動電極201により支持され、駆動回路161から出力される駆動信号により駆動されて可動する。また、入力電極203と出力電極204とは、信号処理回路162に接続されている。   Next, each element will be described. First, as shown in FIG. 2, the resonator 112 includes a drive electrode (support portion) 201, a movable beam 202, an input electrode 203, and an output electrode 204. The movable beam 202 is supported at both ends by a drive electrode 201 and is driven by a drive signal output from the drive circuit 161 to move. The input electrode 203 and the output electrode 204 are connected to the signal processing circuit 162.

インダクタ素子113は、図3に示すように、天井壁121の上面に形成され、容器の外側に配置されている。インダクタ素子113は、端子301,302において配線部311,312に接続し、配線部311,312を介して信号処理回路163に接続している。インダクタ素子113の下部には、容器による空間が存在しているため、誘電損失が少なく所望の電気特定が得られるようになる。   As shown in FIG. 3, the inductor element 113 is formed on the upper surface of the ceiling wall 121 and is disposed outside the container. The inductor element 113 is connected to the wiring portions 311 and 312 at the terminals 301 and 302, and is connected to the signal processing circuit 163 via the wiring portions 311 and 312. Since a space due to the container exists below the inductor element 113, a desired electrical specification can be obtained with less dielectric loss.

可変容量素子114は、図4に示すように、可動ビーム401,支持電極(支持部)402,駆動電極403,対向電極404を備える。可動ビーム401は、中央部の対向電極404の上部に容量電極部401aを備え、また、対向電極404を挾んで2つ設けられた駆動電極403の上部に可動電極部401bを備えている。駆動電極403は、駆動回路164に接続している。また、信号処理回路165が、支持電極402を介して可動ビーム401に接続し、また、対向電極404に接続している。可動ビーム401が駆動電極403の方向に変位(可動)することで、容量電極部401aと対向電極404との間の間隔が変位し、容量が変化する。   As shown in FIG. 4, the variable capacitance element 114 includes a movable beam 401, a support electrode (support portion) 402, a drive electrode 403, and a counter electrode 404. The movable beam 401 includes a capacitive electrode portion 401a above the counter electrode 404 in the center, and a movable electrode portion 401b above two drive electrodes 403 provided with the counter electrode 404 therebetween. The drive electrode 403 is connected to the drive circuit 164. A signal processing circuit 165 is connected to the movable beam 401 through the support electrode 402 and is connected to the counter electrode 404. When the movable beam 401 is displaced (moved) in the direction of the drive electrode 403, the interval between the capacitive electrode portion 401a and the counter electrode 404 is displaced, and the capacitance is changed.

スイッチ素子115は、図5に示すように、可動ビーム501,入力電極(支持部)502,駆動電極503,接続電極504を備える。可動ビーム501は、中央部が入力電極502に支持されている。また、可動ビーム501は、駆動電極503の上部に当たる部分に、可動電極部501aを備える。また、可動ビーム501は、両端に出力電極部501bを備える。接続電極504の上面には、接点514が形成されている。   As shown in FIG. 5, the switch element 115 includes a movable beam 501, an input electrode (support portion) 502, a drive electrode 503, and a connection electrode 504. The central part of the movable beam 501 is supported by the input electrode 502. In addition, the movable beam 501 includes a movable electrode portion 501 a in a portion that hits the upper portion of the drive electrode 503. The movable beam 501 includes output electrode portions 501b at both ends. A contact point 514 is formed on the upper surface of the connection electrode 504.

駆動回路166より駆動信号が駆動電極503に印加されると、可動電極部501aが駆動電極503の方向に引き寄せられる(可動する)。これに連動して出力電極部501bも接続電極504の方向に変位し、出力電極部501bの下面が接点514に接触する。接続電極504と入力電極502とは、信号処理回路167に接続し、入力電極502は、可動ビーム501と電気的に接続されている。   When a drive signal is applied to the drive electrode 503 from the drive circuit 166, the movable electrode portion 501a is attracted (moved) in the direction of the drive electrode 503. In conjunction with this, the output electrode portion 501b is also displaced in the direction of the connection electrode 504, and the lower surface of the output electrode portion 501b contacts the contact point 514. The connection electrode 504 and the input electrode 502 are connected to the signal processing circuit 167, and the input electrode 502 is electrically connected to the movable beam 501.

次に、上述した半導体装置の製造方法例について、図6,7を用いて説明する。
まず、例えばシリコンからなる半導体基板101の上に、例えば、複数のMOSトランジスタや抵抗及び配線などから構成された集積回路160を形成した後、図6(a)に示すように、例えば酸化シリコンからなる層間絶縁層102を形成し、層間絶縁層102の所定箇所にコンタクトホールを形成し、この上に、シード層601が形成された状態とする。
Next, an example of a method for manufacturing the semiconductor device described above will be described with reference to FIGS.
First, an integrated circuit 160 composed of, for example, a plurality of MOS transistors, resistors, wirings, and the like is formed on a semiconductor substrate 101 made of, for example, silicon. Then, as shown in FIG. An interlayer insulating layer 102 is formed, contact holes are formed at predetermined positions of the interlayer insulating layer 102, and a seed layer 601 is formed thereon.

シード層601は、スパッタ法や蒸着法などにより、まずチタンを堆積してこの上に金を堆積することで形成すればよい。シード層601は、コンタクトホールの内部を含めて形成された状態とする。なお、チタンの膜厚は0.1μm、金の膜厚は0.1μm程度とすればよい。   The seed layer 601 may be formed by first depositing titanium and depositing gold on the seed layer by sputtering or vapor deposition. The seed layer 601 is formed including the inside of the contact hole. Note that the thickness of titanium may be about 0.1 μm, and the thickness of gold may be about 0.1 μm.

次に、シード層601の上に、所望の箇所に開口部を備えたレジストパターンを形成し、レジストパターンの開口部に露出するシード層601の上にメッキ法により金のパターンを形成し、この後レジストパターンを除去することで、図6(b)に示すように、金属パターン(第1金属パターン)602,金属パターン(第2金属パターン)603が形成された状態とする。上記レジストパターンの形成、メッキ、レジストパターン除去の工程を2回行うことで、高さの異なる金属パターン602と金属パターン603とが形成された状態とする。   Next, a resist pattern having openings at desired locations is formed on the seed layer 601, and a gold pattern is formed by plating on the seed layer 601 exposed at the openings of the resist pattern. By removing the post-resist pattern, the metal pattern (first metal pattern) 602 and the metal pattern (second metal pattern) 603 are formed as shown in FIG. 6B. The metal pattern 602 and the metal pattern 603 having different heights are formed by performing the resist pattern formation, plating, and resist pattern removal processes twice.

例えば、1回目のレジストパターンの膜厚は1μm程度とし、メッキを膜厚0.3μm程度に形成することで、高さ0.3μmの金属パターン602が形成された状態とする。同様に、2回目のレジストパターンの膜厚は1μm程度とし、メッキを膜厚0.4μm程度に形成することで、高さ0.4μmの金属パターン603が形成された状態とする。   For example, the film thickness of the first resist pattern is about 1 μm, and the metal pattern 602 having a height of 0.3 μm is formed by forming the plating to a thickness of about 0.3 μm. Similarly, the thickness of the resist pattern for the second time is about 1 μm, and the metal pattern 603 having a height of 0.4 μm is formed by forming the plating to a thickness of about 0.4 μm.

次に、金属パターン602,603をマスクとしてシード層601をエッチング除去し、図6(c)に示すように、金属パターン602,603が、層間絶縁層102の上で各々分離した状態とする。例えば、シード層601を構成している上層の金は、ヨウ素,ヨウ化アンモニウム,水,エタノールからなるエッチング液を用いたウエットエッチングにより除去できる。例えば、エッチング速度は毎分0.05μm程度である。また、下層のチタンは、HFからなるエッチング液でエッチングできる。   Next, the seed layer 601 is removed by etching using the metal patterns 602 and 603 as a mask, so that the metal patterns 602 and 603 are separated from each other on the interlayer insulating layer 102 as shown in FIG. For example, the upper gold constituting the seed layer 601 can be removed by wet etching using an etchant composed of iodine, ammonium iodide, water, and ethanol. For example, the etching rate is about 0.05 μm per minute. Further, the lower layer titanium can be etched with an etchant made of HF.

次に、図6(d)に示すように、所望とする一部の金属パターン602の上部に開口部を備えたレジストパターン604を形成し、無電解メッキ法により開口部に露出している金属パターン602の上面に、Ruの膜を0.3μm形成することで、接点514が形成された状態とする。接点514が形成された金属パターン602が、図5に示した接続電極504となる。なお、接点の材料としては、白金などを用いるようにしてもよい。   Next, as shown in FIG. 6D, a resist pattern 604 having an opening is formed on a part of a desired metal pattern 602, and the metal exposed to the opening by electroless plating. A contact point 514 is formed by forming a 0.3 μm Ru film on the upper surface of the pattern 602. The metal pattern 602 provided with the contact 514 becomes the connection electrode 504 shown in FIG. Note that platinum or the like may be used as the contact material.

次に、レジストパターン604を除去した後、図6(e)に示すように、金属パターン603の上面が露出した状態に、下部犠牲膜605が形成された状態とする。金属パターン602は、下部犠牲膜605により覆われる。例えば、ポリベンザオキサゾールにより構成された感光性を有する有機樹脂を塗布し、塗布した有機樹脂膜を公知のフォトリソグラフィ技術によりパターニングすることで、下部犠牲膜605が形成できる。パターニング処理では、前処理として120℃のプリベークを4分程度行う。また、パターニングした後に、310℃程度の加熱処理を行う。上記有機樹脂としては、住友ベークライト社製の「CRC8300」を用いることができる。   Next, after removing the resist pattern 604, as shown in FIG. 6E, the lower sacrificial film 605 is formed with the upper surface of the metal pattern 603 exposed. The metal pattern 602 is covered with a lower sacrificial film 605. For example, the lower sacrificial film 605 can be formed by applying a photosensitive organic resin composed of polybenzoxazole and patterning the applied organic resin film by a known photolithography technique. In the patterning process, pre-baking at 120 ° C. is performed for about 4 minutes as a pre-process. In addition, after patterning, heat treatment at about 310 ° C. is performed. As the organic resin, “CRC8300” manufactured by Sumitomo Bakelite Co., Ltd. can be used.

次に、下部犠牲膜605の上に、シード層(図示せず)を形成する。シード層は、図6(a)に示したシード層601と同様である。ついで、シード層の上に、所定の金属パターン603の上部が開口したレジストパターンを形成し、レジストパターンの開口部に露出するシード層の上にメッキ法により金のパターンを形成し、この後レジストパターンを除去することで、図6(f)に示すように、金属パターン(第3金属パターン)606,金属パターン(第4金属パターン)607,金属パターン(第4金属パターン)608,金属パターン(第4金属パターン)609が形成された状態とする。   Next, a seed layer (not shown) is formed on the lower sacrificial film 605. The seed layer is the same as the seed layer 601 shown in FIG. Next, a resist pattern having an upper portion of a predetermined metal pattern 603 is formed on the seed layer, and a gold pattern is formed on the seed layer exposed at the opening of the resist pattern by a plating method. By removing the pattern, as shown in FIG. 6F, a metal pattern (third metal pattern) 606, a metal pattern (fourth metal pattern) 607, a metal pattern (fourth metal pattern) 608, a metal pattern ( A fourth metal pattern) 609 is formed.

例えば、レジストパターンの膜厚は1μm程度とし、メッキを膜厚0.3μm程度に形成することで、高さ0.3μmの金属パターン606,607,608,609が形成された状態とする。これら金属パターンの形成は、図6(a)〜図6(b)における金属パターンの形成と同様である。
金属パターン607が、図2に示した可動ビーム202となり、金属パターン608が、図4に示した可動ビーム401となり、金属パターン609が、図5に示した可動ビーム501となる。
For example, the thickness of the resist pattern is about 1 μm, and the metal pattern 606, 607, 608, 609 having a height of 0.3 μm is formed by forming the plating to a thickness of about 0.3 μm. The formation of these metal patterns is the same as the formation of the metal patterns in FIGS. 6 (a) to 6 (b).
The metal pattern 607 becomes the movable beam 202 shown in FIG. 2, the metal pattern 608 becomes the movable beam 401 shown in FIG. 4, and the metal pattern 609 becomes the movable beam 501 shown in FIG.

ついで、金属パターン606の上部が開口したレジストパターンを形成し、レジストパターンの開口部に露出する金属パターン606の上にメッキ法により金のパターンを形成し、この後レジストパターンを除去することで、図6(g)に示すように、金属パターン606の上に金属パターン(第5金属パターン)610が形成された状態とする。例えば、レジストパターンの膜厚は1μm程度とし、メッキを膜厚0.4μm程度に形成することで、高さ0.4μmの金属パターン610が形成された状態とする。この後、金属パターン606,610,及び金属パターン607,608,609をマスクとし、図示しないシード層をエッチング除去する。シード層の除去は、前述したシード層601のエッチング除去と同様である。   Next, a resist pattern in which the upper part of the metal pattern 606 is opened is formed, a gold pattern is formed on the metal pattern 606 exposed at the opening of the resist pattern by a plating method, and then the resist pattern is removed, As shown in FIG. 6G, a metal pattern (fifth metal pattern) 610 is formed on the metal pattern 606. For example, the thickness of the resist pattern is about 1 μm, and the metal pattern 610 having a height of 0.4 μm is formed by forming the plating to a thickness of about 0.4 μm. Thereafter, using the metal patterns 606, 610 and the metal patterns 607, 608, 609 as masks, a seed layer (not shown) is removed by etching. The removal of the seed layer is the same as the etching removal of the seed layer 601 described above.

次に、図7(h)に示すように、金属パターン610の上面が露出した状態に、上部犠牲膜611が形成された状態とする。金属パターン607,608,609は、上部犠牲膜611により覆われる。例えば、ポリベンザオキサゾールより構成された感光性を有する有機樹脂を塗布し、塗布した有機樹脂膜を公知のフォトリソグラフィ技術によりパターニングすることで、上部犠牲膜611が形成できる。パターニング処理では、前処理として120℃のプリベークを4分程度行う。また、パターニングした後に、310℃程度の加熱処理を行う。上記有機樹脂としては、住友ベークライト社製の「CRC8300」を用いることができる。   Next, as shown in FIG. 7H, the upper sacrificial film 611 is formed in a state where the upper surface of the metal pattern 610 is exposed. The metal patterns 607, 608, and 609 are covered with the upper sacrificial film 611. For example, the upper sacrificial film 611 can be formed by applying a photosensitive organic resin composed of polybenzoxazole and patterning the applied organic resin film by a known photolithography technique. In the patterning process, pre-baking at 120 ° C. is performed for about 4 minutes as a pre-process. In addition, after patterning, heat treatment at about 310 ° C. is performed. As the organic resin, “CRC8300” manufactured by Sumitomo Bakelite Co., Ltd. can be used.

次に、上部犠牲膜611の上面に、例えば金からなる膜厚0.1μm程度のシード層をスパッタ法などにより形成し、この上に格子状の開口部を有するレジストパターンを形成し、レジストパターンの開口部にメッキ法により金パターンを形成し、レジストパターンを除去することで、図7(i)に示すように、メッシュ状(格子状)の金属層612が形成された状態とする。例えば、金属層612は膜厚1μm程度であればよい。   Next, a seed layer made of, for example, gold having a thickness of about 0.1 μm is formed on the upper surface of the upper sacrificial film 611 by a sputtering method or the like, and a resist pattern having a lattice-like opening is formed thereon. By forming a gold pattern in the opening of the substrate by a plating method and removing the resist pattern, a mesh-like (lattice-like) metal layer 612 is formed as shown in FIG. For example, the metal layer 612 may have a thickness of about 1 μm.

次に、例えば、オゾンアッシャー装置を用い、オゾンを金属層612の開口部から下部犠牲膜605,上部犠牲膜611に作用させ、下部犠牲膜605,上部犠牲膜611を除去することで、図7(j)に示すように、金属層612の下部に空間が形成された状態とする。図7(j)において、金属パターン610,606,603の一部により、図1に示した側壁122、隔壁123が形成され、金属パターン610,606,603の他の一部により、図3に示す配線部311,312が構成される。   Next, for example, ozone is applied to the lower sacrificial film 605 and the upper sacrificial film 611 from the opening of the metal layer 612 using an ozone asher device, and the lower sacrificial film 605 and the upper sacrificial film 611 are removed, thereby removing FIG. As shown in (j), a space is formed below the metal layer 612. In FIG. 7 (j), the side wall 122 and the partition wall 123 shown in FIG. 1 are formed by a part of the metal patterns 610, 606, 603, and the other part of the metal patterns 610, 606, 603 in FIG. The wiring parts 311 and 312 shown are configured.

また、金属層612の下部には、共振子112,可変容量素子114,スイッチ素子115が、形成された状態となる。これら素子の可動ビームとこの下の電極との間隔(接点間距離)は、約0.1μm程度に形成されている。上記間隔は、図6(b)に示した、金属パターン602と金属パターン603との高さの差により調整できる。   In addition, a resonator 112, a variable capacitor 114, and a switch element 115 are formed below the metal layer 612. The distance (distance between the contacts) between the movable beam of these elements and the lower electrode is about 0.1 μm. The interval can be adjusted by the difference in height between the metal pattern 602 and the metal pattern 603 shown in FIG.

次に、STP法("A Sealing Technique for Stacking MEMS on LSI Using Spin-Coating Film Transfer and Hot Pressing", Jpn. J. Appl. Phys. bol.42, pp.2462-2467, 2003)により、金属層612の上面に絶縁膜を貼り付け、貼り付けた絶縁膜の一部にスルーホールを形成することで、図7(k)に示すように、天井壁121が形成された状態とする。貼り付ける絶縁膜は、例えば、膜厚1.0μm程度の有機材料からなる膜を用いればよい。なお、天井壁121は、導電性材料から構成してもよい。また、なお、STP法に限らず、他の手法により、天井壁121となる膜を形成してもよい。   Next, the metal layer was formed by the STP method ("A Sealing Technique for Stacking MEMS on LSI Using Spin-Coating Film Transfer and Hot Pressing", Jpn. J. Appl. Phys. Bol. 42, pp.2462-2467, 2003). An insulating film is attached to the upper surface of 612, and a through hole is formed in a part of the attached insulating film, so that the ceiling wall 121 is formed as shown in FIG. As the insulating film to be attached, for example, a film made of an organic material having a thickness of about 1.0 μm may be used. The ceiling wall 121 may be made of a conductive material. In addition, the film to be the ceiling wall 121 may be formed by other methods without being limited to the STP method.

なお、天井壁121は、金属層612の上に樹脂を塗布することで形成することもでき、化学的気相成長法により絶縁膜を堆積することで形成するようにしてもよい。また、天井壁121は、金属から構成してもよい。
最後に、天井壁121に形成したスルーホールに端子301,302を形成し、端子301,302に接続する配線パターンを形成することで、図7(l)に示すように、天井壁121の上面の所定箇所にインダクタ素子113が形成された状態とする。
The ceiling wall 121 can also be formed by applying a resin on the metal layer 612, or may be formed by depositing an insulating film by a chemical vapor deposition method. Moreover, you may comprise the ceiling wall 121 from a metal.
Finally, terminals 301 and 302 are formed in the through holes formed in the ceiling wall 121, and a wiring pattern connected to the terminals 301 and 302 is formed, so that the upper surface of the ceiling wall 121 is formed as shown in FIG. It is assumed that the inductor element 113 is formed at a predetermined location.

以上に説明した製造法により、共振子112,可変容量素子114,スイッチ素子115が、天井壁121と金属パターン610,606,603の一部により構成された側壁とからなる容器内に封止された状態が得られる。また、上述した製造方法によれば、各素子が、金属パターン610,606,603の一部により構成された隔壁により、各部屋に分離された状態が得られる。   By the manufacturing method described above, the resonator 112, the variable capacitance element 114, and the switch element 115 are sealed in a container including the ceiling wall 121 and a side wall constituted by a part of the metal patterns 610, 606, and 603. State is obtained. Moreover, according to the manufacturing method mentioned above, the state by which each element was isolate | separated into each room by the partition comprised by a part of metal pattern 610,606,603 is obtained.

なお、上述では、天井壁121の上にインダクタ素子113を設けるようにしたが、これに限るものではない。天井壁121の上に、アンテナ素子を形成することもできる。
また、上述では、半導体基板の上に形成した容器の内部に、MEMS素子を設けるようにしたが、これに限るものではない。容器の内部に、可動部を備えない微細な構造体から構成された受動素子が、封止されているようにしてもよい。容器の内部に配置することで、電磁波などの様々な影響から素子をシールドできるようになる。
In the above description, the inductor element 113 is provided on the ceiling wall 121. However, the present invention is not limited to this. An antenna element can be formed on the ceiling wall 121.
In the above description, the MEMS element is provided inside the container formed on the semiconductor substrate. However, the present invention is not limited to this. A passive element composed of a fine structure that does not include a movable part may be sealed inside the container. By disposing inside the container, the element can be shielded from various influences such as electromagnetic waves.

本発明の実施の形態における半導体装置の構成例を示す模式的な斜視図(a),断面図(b)である。1A is a schematic perspective view illustrating a configuration example of a semiconductor device according to an embodiment of the present invention, and FIG. 共振子112の構成例を模式的に示す平面図(a),断面図(b)である。FIG. 2A is a plan view schematically showing a configuration example of a resonator 112, and FIG. インダクタ素子113の構成例を模式的に示す平面図(a),断面図(b)である。FIG. 2A is a plan view schematically showing a configuration example of an inductor element 113, and FIG. 可変容量素子114の構成例を模式的に示す平面図(a),断面図(b)である。FIG. 2A is a plan view schematically showing a configuration example of a variable capacitance element 114, and FIG. スイッチ素子115の構成例を模式的に示す平面図(a),断面図(b)である。FIG. 2A is a plan view schematically showing a configuration example of a switch element 115, and FIG. 本発明の実施の形態における半導体装置の製造方法例について説明する工程図である。It is process drawing explaining the example of the manufacturing method of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の製造方法例について説明する工程図である。It is process drawing explaining the example of the manufacturing method of the semiconductor device in embodiment of this invention. 従来よりあるマイクロマシンの一例であるスイッチ素子の構成例を示す模式的な断面図である。It is typical sectional drawing which shows the structural example of the switch element which is an example of the conventional micromachine.

符号の説明Explanation of symbols

101…半導体基板、102…層間絶縁層、106…パッド端子、112…共振子、113…インダクタ素子、114…可変容量素子、115…スイッチ素子、120…容器、121…天井壁、122…側壁、123…隔壁、160…集積回路。
DESCRIPTION OF SYMBOLS 101 ... Semiconductor substrate, 102 ... Interlayer insulating layer, 106 ... Pad terminal, 112 ... Resonator, 113 ... Inductor element, 114 ... Variable capacitance element, 115 ... Switch element, 120 ... Container, 121 ... Ceiling wall, 122 ... Side wall, 123: partition walls, 160: integrated circuits.

Claims (11)

半導体基板の上に形成されて前記半導体基板の面に対向する天井壁とこの天井壁を前記半導体基板の上に支持する側壁とを備えた容器と、
前記天井壁の上面に形成された第1素子と、
前記容器の内部の前記半導体基板の上に形成された第2素子と
を少なくとも備え、
前記第2素子は前記容器の内部に封止されている
ことを特徴とする半導体装置。
A container having a ceiling wall formed on a semiconductor substrate and facing a surface of the semiconductor substrate; and a side wall that supports the ceiling wall on the semiconductor substrate;
A first element formed on the top surface of the ceiling wall;
And at least a second element formed on the semiconductor substrate inside the container,
The semiconductor device, wherein the second element is sealed inside the container.
請求項1記載の半導体装置において、
前記第2素子は、支持部の上に支持された可動する可動ビームと、この可動ビームの下に配置された電極とを少なくとも備える
ことを特徴とする半導体装置。
The semiconductor device according to claim 1,
The second element includes at least a movable movable beam supported on a support portion and an electrode disposed under the movable beam.
請求項1又は2記載の半導体装置において、
前記容器の内部で前記天井壁を前記半導体基板の上に支持する支持構造体を備えることを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device comprising: a support structure that supports the ceiling wall on the semiconductor substrate inside the container.
請求項3記載の半導体装置において、
前記支持構造体は、前記容器の内部に形成された隔壁であり、
前記隔壁により分割された前記容器の内部の各空間の前記半導体基板の上に形成された複数の前記第2素子を備える
ことを特徴とする半導体装置。
The semiconductor device according to claim 3.
The support structure is a partition wall formed inside the container,
A semiconductor device comprising a plurality of the second elements formed on the semiconductor substrate in each space inside the container divided by the partition.
請求項1〜4のいずれか1項に記載の半導体装置において、
前記半導体基板に形成されて前記第2素子に接続する能動回路を含む半導体集積回路を備える
ことを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 4,
A semiconductor device comprising a semiconductor integrated circuit including an active circuit formed on the semiconductor substrate and connected to the second element.
請求項5記載の半導体装置において、
前記第2素子は、前記半導体集積回路の上に層間絶縁層を介して配置されている
ことを特徴とする半導体装置。
The semiconductor device according to claim 5.
The second element is disposed on the semiconductor integrated circuit via an interlayer insulating layer. A semiconductor device, wherein:
請求項1〜6のいずれか1項に記載の半導体装置において、
前記第1素子は、インダクタ及びアンテナ素子の少なくとも1つである
ことを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 6,
The semiconductor device, wherein the first element is at least one of an inductor and an antenna element.
請求項1〜6のいずれか1項に記載の半導体装置において、
前記第2素子は、受動素子であることを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 6,
The semiconductor device, wherein the second element is a passive element.
請求項8記載の半導体装置において、
前記第2素子は、スイッチ,可変容量素子,共振子の少なくとも1つである
ことを特徴とする半導体装置。
The semiconductor device according to claim 8.
The semiconductor device, wherein the second element is at least one of a switch, a variable capacitance element, and a resonator.
半導体基板の上にシード層が形成された状態とする第1工程と、
前記シード層の上に複数の第1金属パターンとこの第1金属パターンより高い複数の第2金属パターンとが形成された状態とする第2工程と、
前記第1金属パターンと第2金属パターンをマスクとして前記シード層を選択的にエッチング除去する第3工程と、
前記第2金属パターンの上面が露出した状態に下部犠牲膜が形成された状態とする第4工程と、
一部の前記第2金属パターンの上に配置された複数の第3金属パターンと、他の第2金属パターンの上にわたって配置されて前記第3金属パターンと同じ高さの第4金属パターンとが、前記下部犠牲膜の上に形成された状態とする第5工程と、
前記第3金属パターンの上に配置された第5金属パターンが形成された状態とする第6工程と、
前記第5金属パターンの上面が露出した状態に、前記下部犠牲膜の上に上部犠牲膜が形成された状態とする第7工程と、
前記上部犠牲膜の上に複数の開口部を備えた金属層が形成された状態とする第8工程と、
前記金属層の前記開口部を介して前記上部犠牲膜及び前記下部犠牲膜を除去する第9工程と、
前記金属層の上に天井壁が形成された状態とする第10工程と、
前記天井壁の上面に第1素子が形成された状態とする第11工程と
を備え、
一部の前記第5金属パターンとこの下の前記第3金属パターン及び第2金属パターンにより、前記天井壁を前記半導体基板の上に支持する側壁が形成され、
前記側壁と前記天井壁とにより前記半導体基板の上に容器が形成され、
前記容器の内部に封止された状態で、第1金属パターンと前記第4金属パターンとこれに接続する前記第2金属パターンとにより複数の第2素子が形成され
た状態とすることを特徴とする半導体装置の製造方法。
A first step in which a seed layer is formed on a semiconductor substrate;
A second step in which a plurality of first metal patterns and a plurality of second metal patterns higher than the first metal pattern are formed on the seed layer;
A third step of selectively etching away the seed layer using the first metal pattern and the second metal pattern as a mask;
A fourth step of forming a lower sacrificial film in a state in which the upper surface of the second metal pattern is exposed;
A plurality of third metal patterns disposed on some of the second metal patterns, and a fourth metal pattern disposed on the other second metal patterns and having the same height as the third metal patterns. A fifth step of forming a state formed on the lower sacrificial film;
A sixth step in which a fifth metal pattern disposed on the third metal pattern is formed;
A seventh step in which an upper sacrificial film is formed on the lower sacrificial film with the upper surface of the fifth metal pattern exposed;
An eighth step in which a metal layer having a plurality of openings is formed on the upper sacrificial film;
A ninth step of removing the upper sacrificial film and the lower sacrificial film through the opening of the metal layer;
A tenth step in which a ceiling wall is formed on the metal layer;
And an eleventh step in which a first element is formed on the upper surface of the ceiling wall,
Side walls that support the ceiling wall on the semiconductor substrate are formed by a part of the fifth metal pattern and the third metal pattern and the second metal pattern below the fifth metal pattern,
A container is formed on the semiconductor substrate by the side wall and the ceiling wall,
A plurality of second elements are formed by the first metal pattern, the fourth metal pattern, and the second metal pattern connected to the first metal pattern in a state of being sealed inside the container, A method for manufacturing a semiconductor device.
請求項10記載の半導体装置の製造方法において、
前記天井壁は、前記金属層に貼り合わせることで形成する
ことを特徴とする半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 10.
The said ceiling wall is formed by bonding together with the said metal layer. The manufacturing method of the semiconductor device characterized by the above-mentioned.
JP2004137174A 2004-05-06 2004-05-06 Manufacturing method of semiconductor device Active JP4504086B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137174A JP4504086B2 (en) 2004-05-06 2004-05-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137174A JP4504086B2 (en) 2004-05-06 2004-05-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005322666A true JP2005322666A (en) 2005-11-17
JP4504086B2 JP4504086B2 (en) 2010-07-14

Family

ID=35469735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137174A Active JP4504086B2 (en) 2004-05-06 2004-05-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4504086B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222956A (en) * 2006-02-21 2007-09-06 Seiko Epson Corp Mems device and manufacturing method of mems device
JP2009105411A (en) * 2008-10-27 2009-05-14 Seiko Epson Corp Electronic device, and manufacturing method thereof
JP2009111052A (en) * 2007-10-29 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> Electrical device, and manufacturing method thereof
JP2009107041A (en) * 2007-10-29 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> Microstructure and its manufacturing method
US8410561B2 (en) 2006-11-08 2013-04-02 Seiko Epson Corporation Electronic device and method for manufacturing thereof
JP2013080790A (en) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd Beam structure device and manufacturing method thereof
JP2013158882A (en) * 2012-02-06 2013-08-19 Ntt Advanced Technology Corp Fine element and method for manufacturing the same
US8648663B2 (en) 2011-04-13 2014-02-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
US8669824B2 (en) 2011-03-17 2014-03-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
JP5547634B2 (en) * 2008-07-09 2014-07-16 国立大学法人東北大学 Functional device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002055431A2 (en) * 2001-01-10 2002-07-18 Raytheon Company Wafer level interconnection
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
JP2003092501A (en) * 2001-09-18 2003-03-28 Sony Corp Filter circuit
JP2003179174A (en) * 2001-09-21 2003-06-27 Eastman Kodak Co Highly moisture sensitive electronic device element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002055431A2 (en) * 2001-01-10 2002-07-18 Raytheon Company Wafer level interconnection
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
JP2003092501A (en) * 2001-09-18 2003-03-28 Sony Corp Filter circuit
JP2003179174A (en) * 2001-09-21 2003-06-27 Eastman Kodak Co Highly moisture sensitive electronic device element

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222956A (en) * 2006-02-21 2007-09-06 Seiko Epson Corp Mems device and manufacturing method of mems device
US8410561B2 (en) 2006-11-08 2013-04-02 Seiko Epson Corporation Electronic device and method for manufacturing thereof
JP2009111052A (en) * 2007-10-29 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> Electrical device, and manufacturing method thereof
JP2009107041A (en) * 2007-10-29 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> Microstructure and its manufacturing method
JP5547634B2 (en) * 2008-07-09 2014-07-16 国立大学法人東北大学 Functional device and manufacturing method thereof
JP2009105411A (en) * 2008-10-27 2009-05-14 Seiko Epson Corp Electronic device, and manufacturing method thereof
US8669824B2 (en) 2011-03-17 2014-03-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
US8648663B2 (en) 2011-04-13 2014-02-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
JP2013080790A (en) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd Beam structure device and manufacturing method thereof
JP2013158882A (en) * 2012-02-06 2013-08-19 Ntt Advanced Technology Corp Fine element and method for manufacturing the same

Also Published As

Publication number Publication date
JP4504086B2 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4410085B2 (en) Variable capacitance element and manufacturing method thereof
US10508022B2 (en) MEMS device and process for RF and low resistance applications
JP3712123B2 (en) Variable capacitor and manufacturing method thereof
JP4327118B2 (en) Method for manufacturing bulk acoustic wave resonator
JP2007159389A (en) Piezoelectric type rf-mems element and its method of manufacturing
JP4544880B2 (en) Method for sealing micro electromechanical device
JP4469181B2 (en) Electronic device and method of manufacturing the same
JP5610177B2 (en) Functional device and manufacturing method thereof
TW200414574A (en) Piezoelectric actuator for tunable electronic components
JP4504086B2 (en) Manufacturing method of semiconductor device
JP2007005909A (en) Electromechanical signal selection element, manufacturing method thereof, and electric apparatus using the method
JP4494130B2 (en) Manufacturing method of electrostatic drive switch
JP4426413B2 (en) Manufacturing method of semiconductor device
US9343242B2 (en) Method of making contact posts for a microelectromechanical device
JP2009277617A (en) Fine electronic mechanical switch and method of manufacturing the same
JP5139032B2 (en) Fine structure and manufacturing method thereof
KR101127167B1 (en) Process for fabricating micromachine
JP2007216308A (en) Electronic device and its manufacturing method
JP2014205235A (en) Functional device
US6600644B1 (en) Microelectronic tunable capacitor and method for fabrication
JP2009078315A (en) Sealing structure and its manufacturing method
JP2012151071A (en) Mems switch and manufacturing method thereof
JP4359923B2 (en) Manufacturing method of electromechanical switch
JP2009262301A (en) Microstructure
JP5290911B2 (en) Microresonator and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100422

R151 Written notification of patent or utility model registration

Ref document number: 4504086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350