JP4494130B2 - Manufacturing method of electrostatic drive switch - Google Patents
Manufacturing method of electrostatic drive switch Download PDFInfo
- Publication number
- JP4494130B2 JP4494130B2 JP2004246434A JP2004246434A JP4494130B2 JP 4494130 B2 JP4494130 B2 JP 4494130B2 JP 2004246434 A JP2004246434 A JP 2004246434A JP 2004246434 A JP2004246434 A JP 2004246434A JP 4494130 B2 JP4494130 B2 JP 4494130B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- layer
- sacrificial layer
- seed layer
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、マイクロマシン技術により半導体基板の上に形成された静電駆動スイッチ及びその製造方法に関するものであり、特に、半導体集積回路と一体で製造することが可能で、かつ封止するための構造をスイッチと一体化したスイッチ構造とその製造方法に関するものである。 The present invention relates to an electrostatic drive switch formed on a semiconductor substrate by micromachine technology and a method for manufacturing the same, and more particularly to a structure capable of being manufactured integrally with a semiconductor integrated circuit and for sealing. The present invention relates to a switch structure integrated with a switch and a manufacturing method thereof.
シリコン基板上に作製された種々のマイクロマシンが、様々な応用分野において広く利用されている(非特許文献1参照)。シリコンは大量に安価に入手でき、また、LSIの製造技術を基本としたマイクロマシン加工技術により、非常に高い寸法精度や加工精度を維持した状態で小型化が容易であり、加えて、量産が可能であるため、シリコンを用いたマイクロマシンの開発が盛んに行われている。 Various micromachines manufactured on a silicon substrate are widely used in various application fields (see Non-Patent Document 1). Silicon can be obtained in large quantities at low cost, and it can be easily miniaturized while maintaining extremely high dimensional accuracy and processing accuracy by micromachining technology based on LSI manufacturing technology. In addition, mass production is possible. Therefore, development of micromachines using silicon has been actively conducted.
近年では、MEMS(MicroElectro Mechanical System)技術と呼ばれる技術分野を作り上げるまでになり、非特許文献1に記載されている応用分野以外にも、各種センサー,医療,光通信,無線通信などの分野にも応用が広がっている。
In recent years, a technical field called MEMS (MicroElectro Mechanical System) technology has been created, and in addition to the application fields described in Non-Patent
中でも、無線信号などの高周波信号を処理するMEMS(RFMEMSと呼ばれている)は、幅広い研究開発が進められている(非特許文献2、3参照)。RFMEMS素子には、インダクタ,スイッチ,可変容量,共振子,フィルタ,伝送線路,アンテナなど非常に多くの種類がある。 Among these, a wide range of research and development has been undertaken for MEMS (called RFMEMS) that processes high-frequency signals such as radio signals (see Non-Patent Documents 2 and 3). There are many types of RFMEMS elements such as inductors, switches, variable capacitors, resonators, filters, transmission lines, antennas, and the like.
RFMEMSスイッチは、動作時の電力消費が非常に少なく、スイッチオフ時の高いアイソレーション(入出力端子間の高周波における信号分離)、スイッチオン時の低いスイッチ抵抗、高い線形性による低ひずみ特性、など、従来のRFスイッチと比べて多くの利点を有している(非特許文献4参照)。
しかしながら、非特許文献4でも指摘されているように、RFMEMSスイッチは、構造に機械的な可動部を有するために、希ガス中や真空中などの高い清浄度を備えた状態で封止する必要がある。このため、RFMEMSは、パッケージコストが高く、また大量生産が困難であるという製造上の問題がある。
RFMEM switch consumes very little power during operation, high isolation when switching off (high-frequency signal separation between input and output terminals), low switching resistance when switching on, low distortion characteristics due to high linearity, etc. There are many advantages over conventional RF switches (see Non-Patent Document 4).
However, as pointed out in Non-Patent Document 4, since the RFMEMS switch has a mechanical movable part in the structure, it is necessary to seal the RFMEM switch with a high cleanliness such as in a rare gas or in a vacuum. There is. For this reason, RFMEMS has a manufacturing problem that the package cost is high and mass production is difficult.
従来のMEMSスイッチの例として、可動部分が1ヶ所で支持・固定されているスイッチ(特許文献1参照)と、可動部分が2ヶ所以上で支持・固定されているスイッチ(特許文献2,3参照)などがある。いずれのMEMSスイッチも、バネ構造に支えられた平板状の可動電極が静電力により吸引されることを利用し、スイッチ動作を実現している。特許文献1には、スイッチ構造に関してのみ記載されており、具体的な製造方法については記載されていない。
As an example of a conventional MEMS switch, a switch in which a movable part is supported and fixed at one place (see Patent Document 1) and a switch in which a movable part is supported and fixed at two or more places (see Patent Documents 2 and 3) )and so on. All the MEMS switches realize the switch operation by utilizing the fact that a flat movable electrode supported by a spring structure is attracted by an electrostatic force.
特許文献2には、信号線など電気的なパターンを作製した基板の上に、集積回路技術を応用したマイクロマシン技術によりスイッチ構造を作製することについて記載されている。特許文献3には、信号線など電気的なパターンを作製した基板に、可動部を作製した構造を貼り合わせてスイッチ構造を作製する技術につい記載されている。これらの従来技術では、スイッチの封止方法については考慮されていない。 Patent Document 2 describes that a switch structure is manufactured on a substrate on which an electrical pattern such as a signal line is manufactured by a micromachine technique using an integrated circuit technique. Patent Document 3 describes a technique for manufacturing a switch structure by bonding a structure in which a movable part is manufactured to a substrate on which an electrical pattern such as a signal line is manufactured. In these prior arts, no consideration is given to the method of sealing the switch.
従来のMEMSスイッチの封止方法には、シリコンウエハから個別のスイッチ素子を切り出した後に素子毎に封止する方法と、シリコンウエハの状態でスイッチ素子を一括で封止した後に個別のスイッチ素子を切り出す方法がある。
前者の素子毎に封止する方法には、公知の気密封止(ハーメチックシール)と類似の方法によりMEMSスイッチをパッケージに実装する方法がある。この技術では、MEMS素子をウエハ上に作製した後、実装のために素子を切り出す工程や、切り出した素子のハンドリングにおいて、スイッチ可動部に加わる振動などにより可動部が破損する危険性がある。
In a conventional MEMS switch sealing method, individual switch elements are cut out from a silicon wafer and then sealed for each element, and individual switch elements are sealed after the switch elements are collectively sealed in a silicon wafer state. There is a way to cut out.
As the former method of sealing each element, there is a method of mounting a MEMS switch on a package by a method similar to a known hermetic seal (hermetic seal). In this technique, there is a risk that the movable part may be damaged due to vibration applied to the switch movable part in a process of cutting out the element for mounting after the MEMS element is manufactured on the wafer and handling of the cut out element.
MEMSスイッチの実装工程では、微細な可動部の破損が発生しないよう細心の取り扱いが必要である。また、MEMSスイッチの実装後の検査工程では、各々のスイッチ素子について品質を保証することが必要となる。従って、従来の技術では、必然的に部品の寸法は大きくなり、また大量生産への適用を困難としていた。 In the mounting process of the MEMS switch, careful handling is necessary so that the fine movable part is not damaged. Further, in the inspection process after mounting the MEMS switch, it is necessary to guarantee the quality of each switch element. Therefore, in the prior art, the size of parts inevitably increases, and it is difficult to apply to mass production.
次に、後者のウエハの状態で一括して封止する方法の従来技術について述べる。例えば、SAW(Surface Acoustic Wave)共振子をパッケージングするために、ガラス基板に空間を作製し、作製した空間の中にSAWチップを内蔵させ、最後に2枚のガラス基板を貼り合わせてSAWチップを封止する方法が提案されている(非特許文献5参照)。 Next, a description will be given of the prior art of the method of collectively sealing the latter wafer. For example, in order to package a SAW (Surface Acoustic Wave) resonator, a space is produced in a glass substrate, a SAW chip is built in the produced space, and finally two glass substrates are bonded together to form a SAW chip. Has been proposed (see Non-Patent Document 5).
また、ウエハ上にMEMS素子を作製した後に、封止するための別の基板(封止チップ)を用意し、封止チップの上にMEMS素子の周囲を囲うような形状のBCB(ベンゾシクロブテン)膜による枠パターンを形成し、MEMS素子を作製したウエハに封止チップをフリップチップで貼り付けることで封止する方法が提案されている(非特許文献6参照)。 In addition, after manufacturing the MEMS element on the wafer, another substrate (sealing chip) for sealing is prepared, and BCB (benzocyclobutene) shaped so as to surround the periphery of the MEMS element on the sealing chip. ) A method of sealing by forming a frame pattern by a film and attaching a sealing chip to a wafer on which a MEMS element is manufactured by a flip chip has been proposed (see Non-Patent Document 6).
また、ウエハ上に作製したMEMS素子を素子サイズよりわずかに大きい程度の小型キャップで覆い、小型キャップの上からLCP(Liquid Crystal Polymer)と呼ばれる材料を堆積・固化させて封止する方法が提案されている(非特許文献7参照)。 In addition, a method has been proposed in which a MEMS element fabricated on a wafer is covered with a small cap that is slightly larger than the element size, and a material called LCP (Liquid Crystal Polymer) is deposited and solidified on the small cap for sealing. (See Non-Patent Document 7).
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
しかしながら、上述したいずれの技術においても、MEMS素子を封止するために特殊な専用プロセスが必要となり、実装も含めたMEMS素子の製造コストを下げることが非常に困難であった。更に、封止方法が特殊で汎用的ではないことから、MEMSスイッチの構造を大きく変更することには困難が伴い、構造やサイズなどが異なるMEMSスイッチを同一チップ上に作製して実装することが困難であった。 However, in any of the above-described techniques, a special dedicated process is required to seal the MEMS element, and it is very difficult to reduce the manufacturing cost of the MEMS element including the mounting. Furthermore, since the sealing method is special and not universal, it is difficult to greatly change the structure of the MEMS switch, and it is possible to manufacture and mount MEMS switches having different structures and sizes on the same chip. It was difficult.
本発明は、以上のような問題点を解消するためになされたものであり、MEMS素子などの微細な構造体から構成された異なる形態の素子を、LSIなどが形成されている半導体基板の上にモノリシックに搭載できるようにすることを目的とする。 The present invention has been made to solve the above-described problems. Elements in different forms composed of fine structures such as MEMS elements are mounted on a semiconductor substrate on which an LSI or the like is formed. The purpose is to enable monolithic mounting.
本発明に係る静電駆動スイッチの製造方法は、半導体基板の上に所定領域を囲うように側壁枠が形成された状態とする工程と、側壁枠の内側の半導体基板上に素子を形成する工程と、側壁枠の上に半導体基板の面に対向する天井壁が形成されて素子が側壁枠と天井壁とからなる容器に封止された状態とする工程とを少なくとも備え、素子は、支持部にバネ梁を介して半導体基板の上に空間を空けて支持された可動体と、この可動体の半導
体基板側の下面に配置された接点電極と、可動体の下に配置された信号線と、可動体の下に配置されて可動体を静電力により引きつける駆動電極とから構成され、接点電極と信号線との電気的導通状態によるスイッチ素子であるようにしたものである。
The method for manufacturing an electrostatic drive switch according to the present invention includes a step of forming a side wall frame on a semiconductor substrate so as to surround a predetermined region, and a step of forming an element on the semiconductor substrate inside the side wall frame. And a step of forming a ceiling wall facing the surface of the semiconductor substrate on the side wall frame so that the element is sealed in a container composed of the side wall frame and the ceiling wall. A movable body supported above the semiconductor substrate via a spring beam, a contact electrode disposed on the lower surface of the movable body on the semiconductor substrate side, and a signal line disposed below the movable body, The drive element is disposed under the movable body and attracts the movable body by electrostatic force, and is a switch element based on an electrical conduction state between the contact electrode and the signal line.
上記静電駆動スイッチの製造方法において、半導体基板上に第1シード層が形成された状態とする第1工程と、メッキ法により第1金属パターンが第1シード層の上に形成された状態とした後、第1金属パターンをマスクとしたエッチングによりシード層が選択的に除去された状態とする第2工程と、第1金属パターンを覆うように半導体基板の上に層間絶縁膜が形成された状態とする第3工程と、第1金属パターンの一部領域に当たる層間絶縁膜の所望の位置にコンタクトホールが開口された状態とする第4工程と、コンタクトホールの内部を含めた層間絶縁膜の上に第2シード層が形成された状態とする第5工程と、メッキ法により、第2金属パターン及びこれより厚い第3金属パターンが、第2シード層の上に形成された状態とした後、第2金属パターン及び第3金属パターンをマスクとしたエッチングにより第2シード層が選択的に除去された状態とする第6工程と、第3金属パターンの間を埋め込んで第2金属パターンが覆われた状態に、層間絶縁膜の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第3金属パターンの一部が露出した状態で層間絶縁膜の上に第1犠牲層が形成された状態とする第7工程と、露出した第3金属パターンの部分を含んで第1犠牲層の上に第3シード層が形成された状態とする第8工程と、メッキ法により、第3シード層の上に接点電極と第4金属パターンとが形成された状態とした後、接点電極及び第4金属パターンをマスクとしたエッチングにより第3シード層が選択的に除去された状態とする第9工程と、接点電極及び第4金属パターンの間を埋め込んで、第1犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、接点電極及び第4金属パターンの一部が露出した状態で第1犠牲層の上に第2犠牲層が形成された状態とする第10工程と、接点電極を含む第2犠牲層の上の所定領域に第1無機絶縁層が形成された状態とする第11工程と、第1無機絶縁層を覆って第2犠牲層の上に第4シード層が形成された状態とする第12工程と、メッキ法により第5金属パターンが第4シード層の上に形成された状態とした後、第1無機絶縁層及び第5金属パターンをマスクとしたエッチングにより第4シード層が選択的に除去された状態とする第13工程と、第1無機絶縁層及び第5金属パターンの間を埋め込んで、第2犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第1無機絶縁層及び第5金属パターンの一部が露出した状態で第2犠牲層の上に第3犠牲層が形成された状態とする第14工程と、露出した第1無機絶縁層及び第5金属パターンの部分を含んで第3犠牲層の上に第5シード層が形成された状態とする第15工程と、メッキ法により、第6金属パターン及びこれより厚い第7金属パターンが、第5シード層の上に形成された状態とした後、第6金属パターン及び第7金属パターンをマスクとしたエッチングにより第5シード層が選択的に除去された状態とする第16工程と、第1無機絶縁層の上部に当たる第6金属パターンの上の所定領域に第2無機絶縁層が形成された状態とする第17工程と、第7金属パターンの間を埋め込んで第3犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第7金属パターンの一部が露出した状態で第3犠牲層の上に第4犠牲層が形成された状態とする第18工程と、露出した第7金属パターンの部分を含む第4犠牲層の上に第6シード層が形成された状態とする第19工程と、メッキ法により、複数の開口部を備えた第8金属パターンが第6シード層の上に形成された状態とし後、第8金属パターンをマスクとしたエッチングにより第6シード層が選択的に除去された状態とする第20工程と、第8金属パターンの開口部を介したエッチングにより、第1犠牲層,第2犠牲層,第3犠牲層,及び第4犠牲層が除去された状態とする第21工程と、第8金属パターンの上に開口部を塞ぐように絶縁膜が形成された状態とする第22工程とを少なくとも備え、第3金属パターンは、第1金属パターンが形成された領域を囲う枠状の部分と、この枠状の部分の内側に配置された部分とから構成され、第6金属パターンは、内側に配置された部分にかけて形成されるようにしてもよい。 In the manufacturing method of the electrostatic drive switch, a first step in which the first seed layer is formed on the semiconductor substrate, and a state in which the first metal pattern is formed on the first seed layer by plating. After that, a second step in which the seed layer is selectively removed by etching using the first metal pattern as a mask, and an interlayer insulating film is formed on the semiconductor substrate so as to cover the first metal pattern A third step of forming a state, a fourth step of forming a contact hole at a desired position of the interlayer insulating film corresponding to a partial region of the first metal pattern, and an interlayer insulating film including the inside of the contact hole After the fifth step in which the second seed layer is formed on the second seed layer and the second metal pattern and the thicker third metal pattern formed on the second seed layer by plating. A sixth process in which the second seed layer is selectively removed by etching using the second metal pattern and the third metal pattern as a mask, and the second metal pattern is covered by filling the space between the third metal patterns. After the photosensitive organic resin film is formed on the interlayer insulating film, the photosensitive organic resin film is patterned by exposure and development, and the interlayer insulating is performed with a part of the third metal pattern exposed. A seventh step in which the first sacrificial layer is formed on the film; and a seventh step in which the third seed layer is formed on the first sacrificial layer including the exposed portion of the third metal pattern. After the contact electrode and the fourth metal pattern are formed on the third seed layer by eight steps and plating, the third seed layer is formed by etching using the contact electrode and the fourth metal pattern as a mask. Selectively removed The ninth step, and the contact electrode and the fourth metal pattern are embedded to form a photosensitive organic resin film on the first sacrificial layer, and then the photosensitive organic resin is exposed and developed. A tenth step of patterning the film to form a second sacrificial layer on the first sacrificial layer with the contact electrode and a portion of the fourth metal pattern exposed, and a second sacrificial including the contact electrode An eleventh step in which the first inorganic insulating layer is formed in a predetermined region on the layer; and a fourth seed layer is formed on the second sacrificial layer so as to cover the first inorganic insulating layer. After the twelfth step and the fifth metal pattern are formed on the fourth seed layer by plating, the fourth seed layer is selected by etching using the first inorganic insulating layer and the fifth metal pattern as a mask. The 13th step to be removed and the first inorganic After filling the space between the insulating layer and the fifth metal pattern to form a photosensitive organic resin film on the second sacrificial layer, the photosensitive organic resin film is patterned by exposure and development, and the first inorganic insulation is formed. A fourteenth step in which a third sacrificial layer is formed on the second sacrificial layer in a state where a part of the layer and the fifth metal pattern are exposed, and the exposed first inorganic insulating layer and the fifth metal pattern The fifth metal layer and the seventh metal pattern thicker than the fifteenth step, in which the fifth seed layer is formed on the third sacrificial layer including the portion, and the plating method, After the state formed above, the sixteenth step in which the fifth seed layer is selectively removed by etching using the sixth metal pattern and the seventh metal pattern as a mask, and the first inorganic insulating layer Of the sixth metal pattern that hits the top After the 17th step in which the second inorganic insulating layer is formed in the predetermined region, and between the seventh metal pattern and the photosensitive organic resin film is formed on the third sacrificial layer Then, the photosensitive organic resin film is patterned by exposure and development, and the eighteenth step is performed in which a fourth sacrificial layer is formed on the third sacrificial layer with a part of the seventh metal pattern exposed. A nineteenth step in which the sixth seed layer is formed on the fourth sacrificial layer including the seventh metal pattern portion, and an eighth metal pattern having a plurality of openings is formed by the sixth seed by plating. And a 20th step in which the sixth seed layer is selectively removed by etching using the eighth metal pattern as a mask, and an opening of the eighth metal pattern. By etching, the first sacrificial layer and the second sacrificial layer A twenty-first step in which the layer, the third sacrificial layer, and the fourth sacrificial layer are removed; and a twenty-second step in which an insulating film is formed on the eighth metal pattern so as to close the opening. The third metal pattern is composed of a frame-shaped part surrounding the region where the first metal pattern is formed, and a part arranged inside the frame-shaped part, and the sixth metal pattern is You may make it form over the part arrange | positioned inside.
また、上記静電駆動スイッチの製造方法において、半導体基板上に第1シード層が形成された状態とする第1工程と、メッキ法により第1金属パターンが第1シード層の上に形成された状態とした後、第1金属パターンをマスクとしたエッチングによりシード層が選択的に除去された状態とする第2工程と、第1金属パターンを覆うように半導体基板の上に層間絶縁膜が形成された状態とする第3工程と、第1金属パターンの一部領域に当たる層間絶縁膜の所望の位置にコンタクトホールが開口された状態とする第4工程と、コンタクトホールの内部を含めた層間絶縁膜の上に第2シード層が形成された状態とする第5工程と、メッキ法により、第2金属パターン及び第1金属パターンの上部を含む領域に配置されて第2金属パターンより厚い第3金属パターンが、第2シード層の上に形成された状態とした後、第2金属パターン及び第3金属パターンをマスクとしたエッチングにより第2シード層が選択的に除去された状態とする第6工程と、第3金属パターンの間を埋め込んで第2金属パターンが覆われた状態に、層間絶縁膜の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第3金属パターンの一部が露出した状態で層間絶縁膜の上に第1犠牲層が形成された状態とする第7工程と、露出した第3金属パターンの部分を含んで第1犠牲層の上に第3シード層が形成された状態とする第8工程と、メッキ法により、接点電極及び第3金属パターンの上部に配置された第4金属パターンが、第3シード層の上に形成された状態とした後、接点電極及び第4金属パターンをマスクとしたエッチングにより第3シード層が選択的に除去された状態とする第9工程と、接点電極及び第4金属パターンの間を埋め込んで、第1犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、接点電極及び第4金属パターンの一部が露出した状態で第1犠牲層の上に第2犠牲層が形成された状態とする第10工程と、接点電極を含む第2犠牲層の上の所定領域に第1無機絶縁層が形成された状態とする第11工程と、第1無機絶縁層を覆って第2犠牲層の上に第4シード層が形成された状態とする第12工程と、第4金属パターンの上部に配置された第5金属パターンが、第4シード層の上にメッキ法により形成された状態とした後、第1無機絶縁層及び第5金属パターンをマスクとしたエッチングにより第4シード層が選択的に除去された状態とする第13工程と、第1無機絶縁層及び第5金属パターンの間を埋め込んで、第2犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第1無機絶縁層及び第5金属パターンの一部が露出した状態で第2犠牲層の上に第3犠牲層が形成された状態とする第14工程と、露出した第1無機絶縁層及び第5金属パターンの部分を含んで第3犠牲層の上に第5シード層が形成された状態とする第15工程と、メッキ法により、第5金属パターンの上部を含む領域の上に配置された第6金属パターンが、第5シード層の上に形成された状態とした後、第6金属パターンをマスクとしたエッチングにより第5シード層が選択的に除去された状態とする第16工程と、第1無機絶縁層の上部に当たる第6金属パターンの上の所定領域に第2無機絶縁層が形成された状態とする第17工程と、第2無機絶縁層及び第6金属パターンの部分を含んで第3犠牲層の上に第6シード層が形成された状態とする第18工程と、メッキ法により、第5金属パターンの上部に配置された第7金属パターンが、第6シード層の上に形成された状態とした後、第7金属パターンをマスクとしたエッチングにより第6シード層が選択的に除去された状態とする第19工程と、第7金属パターンの間を埋め込んで第2無機絶縁層が覆われた状態に、第3犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により感光性有機樹脂膜をパターニングし、第7金属パターンの一部が露出した状態で第3犠牲層の上に第4犠牲層が形成された状態とする第20工程と、露出した第7金属パターンの部分を含む第4犠牲層の上に第7シード層が形成された状態とする第21工程と、メッキ法により、複数の開口部を備えた第8金属パターンが第7シード層の上に形成された状態とし後、第8金属パターンをマスクとしたエッチングにより第7シード層が選択的に除去された状態とする第22工程と、第8金属パターンの開口部を介したエッチングにより、第1犠牲層,第2犠牲層,第3犠牲層,及び第4犠牲層が除去された状態とする第23工程と、第8金属パターンの上に開口部を塞ぐように絶縁膜が形成された状態とする第24工程とを少なくとも備え、第3金属パターンは、第1金属パターンが形成された領域を囲う枠状に形成され、第6金属パターンは、第3金属パターンが配置された部分にかけて形成されるようにしてもよい。 In the method of manufacturing an electrostatic drive switch, the first metal layer is formed on the first seed layer by a first step of forming a first seed layer on the semiconductor substrate and a plating method. After the second state, the second step in which the seed layer is selectively removed by etching using the first metal pattern as a mask, and the interlayer insulating film is formed on the semiconductor substrate so as to cover the first metal pattern A third step in which the contact hole is formed, a fourth step in which the contact hole is opened at a desired position of the interlayer insulating film corresponding to a partial region of the first metal pattern, and interlayer insulation including the inside of the contact hole A fifth step in which a second seed layer is formed on the film, and a plating method that is disposed in a region including the second metal pattern and the upper portion of the first metal pattern and is thicker than the second metal pattern. After the third metal pattern is formed on the second seed layer, the second seed layer is selectively removed by etching using the second metal pattern and the third metal pattern as a mask. A photosensitive organic resin film is formed on the interlayer insulating film in a state in which the second metal pattern is covered by filling the space between the sixth step and the third metal pattern, and then exposed to light by exposure and development. Patterning the organic resin film to form a first sacrificial layer on the interlayer insulating film in a state in which a part of the third metal pattern is exposed; and a portion of the exposed third metal pattern In addition, an eighth step in which a third seed layer is formed on the first sacrificial layer, and a fourth metal pattern disposed on the contact electrode and the third metal pattern by the plating method, Form formed on seed layer After that, a ninth step of selectively removing the third seed layer by etching using the contact electrode and the fourth metal pattern as a mask, and filling between the contact electrode and the fourth metal pattern, After the photosensitive organic resin film is formed on the first sacrificial layer, the photosensitive organic resin film is patterned by exposure and development, and the first sacrificial film is exposed with a part of the contact electrode and the fourth metal pattern exposed. A tenth step in which the second sacrificial layer is formed on the layer, and an eleventh step in which the first inorganic insulating layer is formed in a predetermined region on the second sacrificial layer including the contact electrode; A twelfth step of covering the first inorganic insulating layer and forming a fourth seed layer on the second sacrificial layer; and a fifth metal pattern disposed on the fourth metal pattern, It is formed on the seed layer by plating. Then, between the first inorganic insulating layer and the fifth metal pattern, the thirteenth step in which the fourth seed layer is selectively removed by etching using the first inorganic insulating layer and the fifth metal pattern as a mask. Is embedded to form a photosensitive organic resin film on the second sacrificial layer, and then the photosensitive organic resin film is patterned by exposure and development to form a part of the first inorganic insulating layer and the fifth metal pattern. A 14th step of forming a third sacrificial layer on the second sacrificial layer with the exposed portion of the third sacrificial layer including the exposed first inorganic insulating layer and the fifth metal pattern portion; The sixth metal pattern disposed on the region including the upper part of the fifth metal pattern is formed on the fifth seed layer by the fifteenth step in which the fifth seed layer is formed on the upper surface and the plating method. After the formed state, the sixth metal pattern is A 16th step in which the fifth seed layer is selectively removed by etching that forms a mask, and a second inorganic insulating layer is formed in a predetermined region on the sixth metal pattern that hits the top of the first inorganic insulating layer. A seventeenth step in which the sixth seed layer is formed on the third sacrificial layer including the second inorganic insulating layer and the sixth metal pattern, and a plating method. Then, after the seventh metal pattern disposed on the fifth metal pattern is formed on the sixth seed layer, the sixth seed layer is selectively formed by etching using the seventh metal pattern as a mask. A state in which the photosensitive organic resin film is formed on the third sacrificial layer in a state in which the second inorganic insulating layer is covered by filling the space between the seventh metal pattern and the nineteenth step to be removed After exposure to photosensitive organic Patterning the oil film to form a fourth sacrificial layer on the third sacrificial layer with a portion of the seventh metal pattern exposed; and exposing the exposed portion of the seventh metal pattern. An eighth metal pattern having a plurality of openings is formed on the seventh seed layer by a twenty-first process in which the seventh seed layer is formed on the fourth sacrificial layer including the plating and a plating method. Then, the first sacrificial layer is formed by etching through the opening of the eighth metal pattern and the twenty-second process in which the seventh seed layer is selectively removed by etching using the eighth metal pattern as a mask. , A 23rd step in which the second sacrificial layer, the third sacrificial layer, and the fourth sacrificial layer are removed, and a state in which an insulating film is formed on the eighth metal pattern so as to close the opening. 24th process at least, and a 3rd metal putter The first metal pattern may be formed in a frame shape surrounding the region where the first metal pattern is formed, and the sixth metal pattern may be formed over a portion where the third metal pattern is disposed.
以上説明したように、本発明では、半導体基板の上に形成された半導体基板の面に対向する天井壁とこの天井壁を半導体基板の上に支持する側壁枠とを備えた容器により、半導体基板の上に形成されたスイッチ素子が封止されるようにした。この結果、本発明によれば、MEMS素子などの微細な構造体から構成された異なる形態の素子を、LSIなどが形成されている半導体基板の上に、例えば、一貫した製造プロセスなどにより、モノリシックに搭載できるようになるという優れた効果が得られる。 As described above, in the present invention, a semiconductor substrate is provided by a container including a ceiling wall facing the surface of the semiconductor substrate formed on the semiconductor substrate and a side wall frame that supports the ceiling wall on the semiconductor substrate. The switch element formed on is sealed. As a result, according to the present invention, different types of elements composed of fine structures such as MEMS elements are monolithically formed on a semiconductor substrate on which LSIs are formed, for example, by a consistent manufacturing process. The excellent effect of being able to be mounted on is obtained.
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態における静電駆動スイッチの構成例を示す平面図(a)及び断面図(b)である。図1に示す静電駆動スイッチは、シリコンなどの半導体基板101の上に層間絶縁層102を備え、層間絶縁層102の上に、平板可動電極105,平板可動電極105の両面に形成された絶縁層106を備える。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view (a) and a sectional view (b) showing a configuration example of an electrostatic drive switch according to an embodiment of the present invention. The electrostatic drive switch shown in FIG. 1 includes an interlayer insulating
また、図1に示す静電駆動スイッチは、平板可動電極105の側部に接続するバネ梁107、バネ梁107を層間絶縁層102の上に固定するアンカー108、平板可動電極105の下面に固定された接点電極109、層間絶縁層102の上に配設された駆動電極部110、信号配線部111を備えたスイッチ構造を備えている。平板可動電極105は、バネ梁107によりアンカー108の上部に連結され、半導体基板101の平面の法線方向に変位可能とされている。
The electrostatic drive switch shown in FIG. 1 is fixed to the lower surface of the
加えて、図1に示す静電駆動スイッチは、スイッチ構造を取り囲むように側壁枠103を備える。また、側壁枠103の上に、天井壁104を備え、これらでスイッチ構造を取り囲む容器が構成されている。側壁枠103及び天井壁104は、例えば金属材料から構成されている。側壁103及び天井壁104は、酸化シリコンや窒化シリコンなどの材料から構成されていてもよい。なお、図1(a)では、スイッチの平面構造を見やすくするために、天井壁104を示していない。
In addition, the electrostatic drive switch shown in FIG. 1 includes a
図1に示す静電駆動スイッチでは、側壁枠103と天井壁104からなる容器により、スイッチ構造を希ガスなどの不活性ガス雰囲気中や真空中に封止すること可能となり、電気的には外部雑音などの影響や外部への不要放射を遮蔽することができる。なお、側壁枠103は、平面形状を矩形としているが、これに限るものではなく、三角形や六角形などの多角形であってもよく、凸部や凹部を備える多角形であってもよい。特に、矩形、三角形、六角形であれば、複数の容器(側壁枠103)を同一平面に隙間なく配列することができる。
In the electrostatic drive switch shown in FIG. 1, the switch structure can be sealed in an inert gas atmosphere such as a rare gas or in a vacuum by a container including the
次に、容器内部のスイッチ構造の動作について説明する。図1に示す静電駆動スイッチは、平板可動電極105と駆動電極110との間に電圧Vswを印加することにより、静電力によって平板可動電極105を駆動電極110に引きつけ、接点電極109と信号線111が接触することでスイッチ動作をする。このときのVswは、平行平板のpull−in電圧として求めることができ、以下の(1)式で示すことができる。
Next, the operation of the switch structure inside the container will be described. The electrostatic drive switch shown in FIG. 1 applies the voltage Vsw between the flat plate
上記(1)式において、kはバネ梁107のバネ定数、dは平板可動電極105と駆動電極部110との間のギャップ、εはギャップの誘電率、Sは平板可動電極105の面積である。
In the above equation (1), k is the spring constant of the
次に、図1に示す静電駆動スイッチにおいて、まず1本のバネ梁107について、バネ定数を計算で求めることを考える。計算例として、図2に示されるような寸法をもった蛇行したバネ梁が、一端が固定され他端に紙面に上下方向の力が加わることで弾性的に変形するとしたときのバネ定数を計算する。このような構造におけるバネ定数kを求める計算式が非特許文献8に示されており、以下の(2)式により求めることができる。
Next, in the electrostatic drive switch shown in FIG. 1, it is first considered to obtain a spring constant for one
上記(2)式において、Nは蛇行するバネ梁の本数、wはバネ梁の幅、tはバネ梁の厚さ、lはバネ梁の短辺の長さ、Lはバネ梁の長辺の長さ、Eはヤング率、νはポアソン比である。 In the above equation (2), N is the number of meandering spring beams, w is the width of the spring beam, t is the thickness of the spring beam, l is the length of the short side of the spring beam, and L is the length of the long side of the spring beam. Length, E is Young's modulus, and ν is Poisson's ratio.
図1に示した静電駆動スイッチでは、平板可動電極105の四隅にN=2のバネ梁が4本接続されているので、全体のバネ定数k_totalは、以下の(3)式により求めることができる。
In the electrostatic drive switch shown in FIG. 1, since four spring beams with N = 2 are connected to the four corners of the plate
具体的に、図1に示した静電駆動スイッチについて計算すると、バネ梁を厚さ0.5μmの金とした場合には、E=78GPa、ν=0.31であり、構造定数をw=5μm,t=0.5μm,1=10μm,L=40μm、とした場合には、式3よりバネ定数k_total=1.48N/mとなる。このバネ構造で、平板可動電極105の構造をd=1.5μm、S=10000μm2とした場合のpull−in電圧は、式1よりVsw=4.1Vと求まる。
Specifically, when the electrostatic drive switch shown in FIG. 1 is calculated, when the spring beam is gold having a thickness of 0.5 μm, E = 78 GPa and ν = 0.31, and the structural constant is w = When 5 μm, t = 0.5 μm, 1 = 10 μm, and L = 40 μm, the spring constant k_total = 1.48 N / m from Equation 3. With this spring structure, the pull-in voltage when the structure of the plate
図1に示した静電駆動スイッチでは、平板可動電極105は長方形の形状を持ち、この四隅に4つのバネ梁107が連結した構造となっている。四隅にバネ梁107が配置されているので、ゆがみが少ないスイッチ構造とすることができ、スイッチ動作時に平板可動電極105が水平方向にずれる動きが抑圧できるようになる。更に、蛇行した構造のバネ梁107により、バネ定数が小さいバネ梁を小さな占有面積で実現することが可能となり、低いpull−in電圧で動作するスイッチ構造が実現できる。
In the electrostatic drive switch shown in FIG. 1, the plate
また、平板可動電極105は、図1(b)に示したように、平板状の金属製の平板可動電極105の上面及び下面に絶縁層106を備えているので、過大なスイッチ電圧の印加などにより平板可動電極105が大きく上下方向に動き、他の構造体に接触しても、電極のスティッキングやショートなどの問題が生じない。
Further, as shown in FIG. 1B, the flat plate
更に、可動する電極の部分を絶縁膜/金属膜/絶縁膜という3層構造にすることで、平板可動電極105のそりが防止できるようになる。一般に、異なる種類の材料からなる薄膜を貼り合わせた構造では、材料によって薄膜の内部応力が異なることからそりが発生し易い。これに対し、平板可動電極105では、同じ絶縁膜106で挾むようにしているので、内部応力の効果が互いに打ち消され、そりの発生が抑制できる。
Furthermore, warping of the plate
次に、本発明の他の静電駆動スイッチについて説明する。
図3は、発明の実施の形態における静電駆動スイッチの他の構成例を示す平面図(a)及び断面図(b)である。図3に示す静電駆動スイッチは、平板可動電極105が、バネ梁137により側壁枠103の内側に連結され、半導体基板101の平面の法線方向に変位可能とされている。図1に示す静電駆動スイッチが備えているアンカー108は、図3に示す静電駆動スイッチでは不要となる。他の構成は、図1に示す静電駆動スイッチと同様であり、説明は省略する。
Next, another electrostatic drive switch of the present invention will be described.
FIG. 3 is a plan view (a) and a cross-sectional view (b) showing another configuration example of the electrostatic drive switch according to the embodiment of the invention. In the electrostatic drive switch shown in FIG. 3, the plate
図3に示す静電駆動スイッチによれば、前述したようにアンカーを必要としないので、アンカーのための領域が不要となり、この領域を利用して、より蛇行回数の多いバネ梁137を用いることが可能となる。蛇行回数の多いバネ梁を用いることで、スイッチの動作電圧を低下させることが可能となる。
Since the electrostatic drive switch shown in FIG. 3 does not require an anchor as described above, an area for anchoring is not necessary, and the
図3の静電駆動スイッチについて、式1、式3によりスイッチの動作電圧を計算すると、Vsw=2.9Vとなる。なお、計算結果は、蛇行回数はN=4とし、これ以外の構造定数は、図1に示した静電駆動スイッチと同じ数値より求めている。図1の静電駆動スイッチの駆動電圧のシミュレーション結果は、4.1Vであるが、これに比較して、図3の静電駆動スイッチによれば、駆動電圧が低くなる。
With respect to the electrostatic drive switch of FIG. 3, when the operating voltage of the switch is calculated by
なお、動作電圧(駆動電圧)を下げる必要の無い場合には、バネ梁の蛇行回数を少なくし、アンカーの領域だけ側壁枠103の領域を狭くすることができ、素子全体の寸法を小さくできる。
When there is no need to lower the operating voltage (driving voltage), the number of meandering of the spring beam can be reduced, the area of the
次に、上述した静電駆動スイッチの製造方法について説明する。
はじめに、図1に示す静電駆動スイッチの製造方法例について説明する。
まず、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンからなる層間絶縁層102を形成する。半導体基板101は、複数のトランジスタ、抵抗、容量、配線などから構成された半導体集積回路を備えていてもよく、例えば、集積回路の配線と電気的に接続するためのコンタクトホールなどが、層間絶縁層102の所定の箇所に形成されていてもよい。
Next, a method for manufacturing the above-described electrostatic drive switch will be described.
First, an example of a manufacturing method of the electrostatic drive switch shown in FIG. 1 will be described.
First, an
このような基板を用意したら、図4(a)に示すように、層間絶縁層102の上に第1シード層203が形成された状態とする。第1シード層203は、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積してこの上に金を堆積することで形成すれば良い。チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。
When such a substrate is prepared, the
次に、第1シード層203の上にレジスト材料を塗布し、所望のパターンを備えるマスクを用いて露光することにより所望箇所に開口部を備えたレジストパターンを形成し、レジストパターンの開口部に露出する第1シード層203の上にメッキ法により金のパターンを形成し、この後レジストパターンを除去することで、図4(b)に示すように、第1金属パターン204が形成された状態とする。
このときのレジスト膜厚は1μm程度とし、メッキ膜を膜厚0.3μm程度に形成することで、第1金属パターン204の厚さが0.3μm程度に形成できる。
Next, a resist material is applied on the
At this time, the resist film thickness is about 1 μm, and the plating film is formed to a film thickness of about 0.3 μm, whereby the thickness of the
次に、第1金属パターン204をマスクとして第1シード層203をエッチング除去し、図4(c)に示すように、第1金属パターン204が層間絶縁層102の上で分離した状態とする。例えば、第1シード層203の上層にある金は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液により、ウエットエッチングすればよい。このエッチングにより露出した第1シード層203の下層のチタンは、フッ化水素水溶液によりウエットエッチングできる。
Next, the
次に、第1金属パターン204を含む層間絶縁層102の上に、例えばスパッタ法により酸化シリコン膜を堆積し、この膜を公知の等速エッチバック法を用いることで、図4(d)に示すように、表面が平坦化された状態で、膜厚1μm程度の層間絶縁膜205が形成された状態とする。
次に、図4(e)に示すように、公知のリソグラフィ技術とエッチング技術により、層間絶縁膜205の所望の位置にコンタクトホール206が形成された状態とする。
Next, a silicon oxide film is deposited on the
Next, as shown in FIG. 4E, a
次に、図4(f)に示すように、形成されたコンタクトホール206の部分を含め、層間絶縁膜205の上に第2シード層207が形成された状態とする。第2シード層207の形成方法は、第1シード層203と同様に形成できる。ついで、第1金属パターン204と同様にして第2金属パターン208が形成された状態とする。引き続き、同様の工程を繰り返すことにより、第3金属パターン209が形成された状態とする。第3金属パターン209は、第2金属パターン208より厚く形成された状態とする。
Next, as shown in FIG. 4F, the
例えば、第2金属パターン208の形成時には、マスクとなるレジストパターンの膜厚を1μm程度とし、メッキ膜を膜厚0.3μm程度に形成された状態とすればよい。また、第3金属パターン209の形成時には、マスクとなるレジストパターンの膜厚を1μm程度とし、メッキ膜を膜厚0.8μm程度に形成された状態とすればよい。
次に、第1シード層203と同様のエッチング法でシード層207を除去することにより、図4(g)に示すように、第2金属パターン208及び第3金属パターン209が、層間絶縁膜205の上で各々分離した状態とする。
For example, when the
Next, the
次に、図5(h)に示すように、第2金属パターン208は覆われ、第3金属パターン209の上面は露出された状態に、層間絶縁層102の上に第1犠牲層210が形成された状態とする。例えば、PBO(ポリベンザオキサゾール)からなる感光性有機樹脂を塗布して塗布膜を形成し、形成した塗布膜を公知のリソグラフィ技術によりパターニングすることで、第1犠牲層210が形成できる。
Next, as shown in FIG. 5H, the first
第1犠牲層210形成のためのパターニング処理では、前処理として120℃のプリベークを4分程度行い、パターニング後には310℃程度の加熱処理を行い、有機樹脂の膜が熱硬化された状態とする。上記有機樹脂としては、住友ベークライト社製のCRC8300を用いることができる。
In the patterning process for forming the first
次に、図5(i)に示すように、第1シード層203と同様にすることで、第3シード層211が形成された状態とし、第2金属パターン208と同様にすることで、膜厚0.3μm程度の接点電極212が形成された状態とし、また、第3金属パターン209と同様にすることで、膜厚0.3μm程度の第4金属パターン213が形成された状態とする。第4金属パターン213は、第3金属パターン209の上に接触して形成された状態となる。
Next, as shown in FIG. 5I, the
次に、図4(c)を用いて説明した方法と同様にして第3シード層211の露出している領域をエッチング除去し、各パターンが分離した状態とする。なお、接点電極212と第4金属パターン213とで、各々異なるシード層を用いるようにしてもよい。例えば、接点電極212の形成のためのシード層は、クロムと金からなる多層膜を用いるようにしてもよい。
Next, similarly to the method described with reference to FIG. 4C, the exposed region of the
引き続いて、上記各パターンの側部を埋め込むようにポリベンザオキサゾールからなる樹脂膜を形成することで、図5(j)に示すように、第2犠牲層214が形成された状態とする。第2犠牲層214は、第1犠牲層210と同様にすることで形成すればよい。
次に、図5(k)に示すように、第2犠牲層214の上にスパッタ法などによりチタン層215が形成された状態とし、チタン層215の上に第1無機絶縁層216が形成された状態とする。第1の無機絶縁層216は、例えばスパッタ法により堆積した酸化シリコン膜を、公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。なお、チタン層215の膜厚は0.1μm程度、第1無機絶縁層216の膜厚は0.3μm程度とすればよい。
Subsequently, a second
Next, as shown in FIG. 5K, the
次に、第1無機絶縁層216をマスクとし、フッ化水素水溶液を用いたウェットエッチングによりチタン層215をエッチングし、この後、第1シード層203の形成及び第1金属パターン204の形成と同様にすることで、図6(l)に示すように、第4シード層217と第5金属パターン218とが形成された状態とする。続いて、不要なシード層217を選択的に除去する。この結果、第1無機絶縁層216の上面が露出する。なお、第5金属パターン218のメッキ厚は0.3μm程度とすればよい。
Next, using the first inorganic insulating
次に、第1犠牲層210,第2犠牲層214の形成と同様にすることで、図5(m)に示すように、第3犠牲層219が形成された状態とする。第3犠牲層219は、第1無機絶縁層216及び第5金属パターン218の上面が露出した状態に形成する。
次に、図5(n)に示すように、第1無機絶縁層216及び第5金属パターン218の上面及び第3犠牲層219の上に、第5シード層220を形成し、この上に、2回のメッキ工程により第6金属パターン221及び第6金属パターン221より厚い第7金属パターン222が形成された状態とする。
Next, in the same manner as the formation of the first
Next, as shown in FIG. 5 (n), a
続いて、不要なシード層220を選択的に除去する。このとき、第6金属パターン221のメッキ厚は0.3μm程度、第7金属パターン222のメッキ厚は1μm程度とすればよい。
次に、前述と同様の方法によりチタン層223を堆積した後、第1無機絶縁層216と同様にすることで、図5(o)に示すように、第2絶縁層224が形成された状態とする。チタン層223の膜厚は0.1μm程度、第2絶縁層224の膜厚は0.3μm程度とすればよい。
Subsequently, the
Next, after the
次に、前述した各犠牲層の形成と同様の方法により、図7(p)に示すように、第4犠牲層225が形成された状態とする。
続いて、前述と同様の方法により、第4犠牲層225の上にシード層226が形成された状態とした後、シード層226の上に金属層(第8金属パターン)227が形成された状態とし、また、形成した金属層227をマスクパターンとして不要なシード層226が除去された状態とする(図7(q))。金属層227は、1つ以上の開口部228備える。金属層227は、例えば、複数の開口部228が、格子状の配置となるように設けられている。なお、金属パターン227は、膜厚1μm程度であればよい。
Next, the fourth
Subsequently, after the
次に、例えばオゾンアッシャー装置を用いてオゾンを金属層227の開口部228から第1犠牲層210,第2犠牲層214,第3犠牲層219,第4犠牲層225に作用させ、第1犠牲層210,第2犠牲層214,第3犠牲層219,第4犠牲層225を除去することで、図7(r)に示すように、金属層227の下部に空間が形成された状態とする。この後、STP(spin-coating film transfer and hot pressing:非特許文献9参照)法により金属層227の上面に絶縁膜229が貼り付けられた状態とする。金属層227及び絶縁膜229により天井壁104が構成される。
Next, ozone is applied to the first
絶縁膜229は、例えば、膜厚5μm程度の有機材料から構成されていればよい。なお、絶縁膜229は、他の手法により形成してもよい。例えば、樹脂を塗布することで形成してもよいし、化学的気相成長法により絶縁膜を堆積することで形成してもよい。また、絶縁膜229の代わりに金属などの導電性膜を金属層227の上に配置し、金属層227の開口部228を塞ぐようにしてもよい。
The insulating
次に、図3に示す静電駆動スイッチの製造方法例について説明する。
まず、前述した図4(a)〜図6(m)までの工程と同様にし、図8(a)に示すように、半導体基板101の上に、層間絶縁層102が形成され、第1シード層303,第1金属パターン304,層間絶縁膜305,第2シード層307,第2金属パターン308,第3金属パターン309,第1犠牲層310,第3シード層311,接点電極312,第4金属パターン313,第2犠牲層314,チタン層315,第1無機絶縁層316,第4シード層317,第5金属パターン318,及び第3犠牲層319が形成された状態とする。
Next, an example of a manufacturing method of the electrostatic drive switch shown in FIG. 3 will be described.
First, in the same manner as the above-described steps from FIG. 4A to FIG. 6M, the
なお、図6(m)に示す状態と比較し、図8(a)に示す工程では、アンカーとなる柱状構造がない。また、側壁となる部分の電位を固定するために、側壁構造の一部が第1金属パターン304に接続している。
In addition, compared with the state shown in FIG. 6M, there is no columnar structure serving as an anchor in the process shown in FIG. In addition, a part of the side wall structure is connected to the
以上に示したように、第3犠牲層319が形成された状態とした後、図8(b)に示すように、第5シード層320が形成された状態とし、また、第5シード層320の上に第6金属パターン321が形成された状態とする。ここで、第6金属パターン321により、図3に示した、平板可動電極105,バネ構造のバネ梁137となる部分、及びバネ梁137と側壁枠103との接続部分などが構成される。なお、第6金属パターン321のメッキ厚は0.3μm程度とすればよい。続いて、不要なシード層320を選択的に除去する。
As described above, after the third
次に、図8(c)に示すように、第6金属パターン321の上に、チタン層322を介して第2絶縁層323が形成された状態とする。例えば、まず、第6金属パターン321の上にチタン層321が形成された状態とし、チタン層321の上に、スパッタ法などにより酸化シリコン膜を堆積する。この後、公知のフォトリソグラフィ技術とエッチング技術とにより、堆積した酸化シリコン膜を加工することで第2絶縁層323が形成された状態が得られる。なお、チタン層321の膜厚は0.1μm程度、第2絶縁層323の膜厚は0.3μm程度とすればよい。
Next, as shown in FIG. 8C, the second insulating
続いて、第6シード層324を形成し、この上に第7金属パターン325を形成し、これをマスクとして不要な第6シード層324を選択的に除去する。第7金属パターン325のメッキ厚は0.6μm程度とすればよい。これらの上に前述したように、リソグラフィにより所望の箇所に開口を備えた第4犠牲層326が形成された状態とすることで、図8(d)に示すように、第7金属パターン325の間を充填して第2絶縁層323を覆うように第4犠牲層326が形成された状態が得られる。
Subsequently, a
次に、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積してこの上に金を堆積することで、第4犠牲層326の上にシード層(第7シード層)が形成された状態とする。チタンの膜厚は0.1μm程度とし、金の膜厚は0.1μm程度とすればよい。引き続いて、複数の開口部328を備えた金属層327が、上記シード層の上に形成された状態とし、また、形成した金属層327をマスクパターンとして不要なシード層が除去された状態とする。
Next, a seed layer (seventh seed layer) is formed on the fourth
以上のことにより、図9(e)に示すように、複数の開口部328を備えた金属層327が形成された状態が得られる。この後、例えばオゾンアッシャーにより、金属層327より下の各犠牲層を除去し、図9(f)に示すように、STP法により金属層327の上面に絶縁膜329が貼り付けられた状態とする。金属層327及び絶縁膜329により天井壁104が構成される。
As described above, as shown in FIG. 9E, a state in which the
絶縁膜329は、例えば、膜厚5μm程度の有機材料から構成されていればよい。なお、絶縁膜329は、他の手法により形成してもよい。例えば、樹脂を塗布することで形成してもよいし、化学的気相成長法により絶縁膜を堆積することで形成してもよい。また、絶縁膜329の代わりに金属などの導電性膜を金属層327の上に配置し、金属層327の開口部328を塞ぐようにしてもよい。
The insulating
以上の製造方法により、平板状の平板可動電極105,平板可動電極105に接続されたバネ梁137、平板可動電極105に絶縁膜を挟んで形成された接点電極109、半導体基板101上に固定された駆動電極部110、半導体基板101の上に配置された信号配線部111を備える機械的なスイッチ構造と、このスイッチ構造が天井壁104と側壁枠103とからなる容器に封止された構造が得られる。
By the above manufacturing method, the flat plate
また、上述した製造方法によれば、公知の半導体集積回路の製造プロセスの後工程としてMEMSスイッチを製造してこれを封止することが可能であり、半導体集積回路とMEMSスイッチが集積された半導体装置について、一貫した製造プロセスによって半導体集積回路の作製、MEMSスイッチの作製及びMEMSスイッチの封止まで行うことが可能である。 Further, according to the manufacturing method described above, a MEMS switch can be manufactured and sealed as a subsequent step of a known semiconductor integrated circuit manufacturing process, and the semiconductor integrated circuit and the MEMS switch are integrated. With respect to the device, it is possible to manufacture a semiconductor integrated circuit, a MEMS switch, and a MEMS switch by a consistent manufacturing process.
101…半導体基板、102…層間絶縁層、103…側壁枠、104…天井壁、105…平板可動電極、106…絶縁層、107…バネ梁、108…アンカー、109…接点電極、110…駆動電極部、111…信号配線部。
DESCRIPTION OF
Claims (2)
前記側壁枠の内側の前記半導体基板上に素子を形成する工程と、
前記側壁枠の上に前記半導体基板の面に対向する天井壁が形成されて前記素子が前記側壁枠と前記天井壁とからなる容器に封止された状態とする工程と
を少なくとも備え、
前記素子は、
支持部にバネ梁を介して前記半導体基板の上に空間を空けて支持された可動体と、
この可動体の前記半導体基板側の下面に配置された接点電極と、
前記可動体の下に配置された信号線と、
前記可動体の下に配置されて前記可動体を静電力により引きつける駆動電極と
から構成され、
前記接点電極と前記信号線との電気的導通状態によるスイッチ素子であり、
前記半導体基板上に第1シード層が形成された状態とする第1工程と、
メッキ法により第1金属パターンが前記第1シード層の上に形成された状態とした後、前記第1金属パターンをマスクとしたエッチングにより前記シード層が選択的に除去された状態とする第2工程と、
前記第1金属パターンを覆うように前記半導体基板の上に層間絶縁膜が形成された状態とする第3工程と、
前記第1金属パターンの一部領域に当たる前記層間絶縁膜の所望の位置にコンタクトホールが開口された状態とする第4工程と、
前記コンタクトホールの内部を含めた前記層間絶縁膜の上に第2シード層が形成された状態とする第5工程と、
メッキ法により、第2金属パターン及びこれより厚い第3金属パターンが、前記第2シード層の上に形成された状態とした後、前記第2金属パターン及び前記第3金属パターンをマスクとしたエッチングにより前記第2シード層が選択的に除去された状態とする第6工程と、
前記第3金属パターンの間を埋め込んで前記第2金属パターンが覆われた状態に、前記層間絶縁膜の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第3金属パターンの一部が露出した状態で前記層間絶縁膜の上に第1犠牲層が形成された状態とする第7工程と、
露出した前記第3金属パターンの部分を含んで前記第1犠牲層の上に第3シード層が形成された状態とする第8工程と、
メッキ法により、前記第3シード層の上に接点電極と第4金属パターンとが形成された状態とした後、前記接点電極及び前記第4金属パターンをマスクとしたエッチングにより前記第3シード層が選択的に除去された状態とする第9工程と、
前記接点電極及び前記第4金属パターンの間を埋め込んで、前記第1犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記接点電極及び前記第4金属パターンの一部が露出した状態で前記第1犠牲層の上に第2犠牲層が形成された状態とする第10工程と、
前記接点電極を含む前記第2犠牲層の上の所定領域に第1無機絶縁層が形成された状態とする第11工程と、
前記第1無機絶縁層を覆って前記第2犠牲層の上に第4シード層が形成された状態とする第12工程と、
メッキ法により第5金属パターンが前記第4シード層の上に形成された状態とした後、前記第1無機絶縁層及び前記第5金属パターンをマスクとしたエッチングにより前記第4シード層が選択的に除去された状態とする第13工程と、
前記第1無機絶縁層及び前記第5金属パターンの間を埋め込んで、前記第2犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第1無機絶縁層及び前記第5金属パターンの一部が露出した状態で前記第2犠牲層の上に第3犠牲層が形成された状態とする第14工程と、
露出した前記第1無機絶縁層及び前記第5金属パターンの部分を含んで前記第3犠牲層の上に第5シード層が形成された状態とする第15工程と、
メッキ法により、第6金属パターン及びこれより厚い第7金属パターンが、前記第5シード層の上に形成された状態とした後、前記第6金属パターン及び前記第7金属パターンをマスクとしたエッチングにより前記第5シード層が選択的に除去された状態とする第16工程と、
前記第1無機絶縁層の上部に当たる前記第6金属パターンの上の所定領域に第2無機絶縁層が形成された状態とする第17工程と、
前記第7金属パターンの間を埋め込んで前記第3犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第7金属パターンの一部が露出した状態で前記第3犠牲層の上に第4犠牲層が形成された状態とする第18工程と、
露出した前記第7金属パターンの部分を含む前記第4犠牲層の上に第6シード層が形成された状態とする第19工程と、
メッキ法により、複数の開口部を備えた第8金属パターンが前記第6シード層の上に形成された状態とし後、前記第8金属パターンをマスクとしたエッチングにより前記第6シード層が選択的に除去された状態とする第20工程と、
前記第8金属パターンの開口部を介したエッチングにより、前記第1犠牲層,前記第2犠牲層,前記第3犠牲層,及び前記第4犠牲層が除去された状態とする第21工程と、
前記第8金属パターンの上に前記開口部を塞ぐように絶縁膜が形成された状態とする第22工程と
を少なくとも備え、
前記第3金属パターンは、
前記第1金属パターンが形成された領域を囲う枠状の部分と、この枠状の部分の内側に配置された部分とから構成され、
前記第6金属パターンは、前記内側に配置された部分にかけて形成される
ことを特徴とする静電駆動スイッチの製造方法。 A step of forming a side wall frame on the semiconductor substrate so as to surround the predetermined region;
Forming an element on the semiconductor substrate inside the side wall frame;
A ceiling wall facing the surface of the semiconductor substrate is formed on the side wall frame, and the element is sealed in a container composed of the side wall frame and the ceiling wall.
The element is
A movable body supported with a space above the semiconductor substrate via a spring beam in a support portion;
A contact electrode disposed on the lower surface of the movable body on the semiconductor substrate side;
A signal line disposed under the movable body;
A driving electrode disposed under the movable body and attracting the movable body by electrostatic force;
A switch element according to an electrical conduction state between the contact electrode and the signal line;
A first step in which a first seed layer is formed on the semiconductor substrate;
After the first metal pattern is formed on the first seed layer by plating, the seed layer is selectively removed by etching using the first metal pattern as a mask. Process,
A third step in which an interlayer insulating film is formed on the semiconductor substrate so as to cover the first metal pattern;
A fourth step in which a contact hole is opened at a desired position of the interlayer insulating film corresponding to a partial region of the first metal pattern;
A fifth step in which a second seed layer is formed on the interlayer insulating film including the inside of the contact hole;
Etching using the second metal pattern and the third metal pattern as a mask after the second metal pattern and the third metal pattern thicker than the second metal pattern are formed on the second seed layer by plating. A sixth step of selectively removing the second seed layer by:
A photosensitive organic resin film is formed on the interlayer insulating film in a state where the space between the third metal patterns is filled and the second metal pattern is covered, and then the photosensitive organic resin is exposed and developed. A seventh step of patterning a resin film, wherein a first sacrificial layer is formed on the interlayer insulating film with a portion of the third metal pattern exposed;
An eighth step in which a third seed layer is formed on the first sacrificial layer including the exposed portion of the third metal pattern;
After the contact electrode and the fourth metal pattern are formed on the third seed layer by plating, the third seed layer is formed by etching using the contact electrode and the fourth metal pattern as a mask. A ninth step of selectively removing,
After filling the space between the contact electrode and the fourth metal pattern and forming a photosensitive organic resin film on the first sacrificial layer, patterning the photosensitive organic resin film by exposure and development, A tenth step in which a second sacrificial layer is formed on the first sacrificial layer with the contact electrode and a portion of the fourth metal pattern exposed;
An eleventh step in which a first inorganic insulating layer is formed in a predetermined region on the second sacrificial layer including the contact electrode;
A twelfth step of covering the first inorganic insulating layer and forming a fourth seed layer on the second sacrificial layer;
After the fifth metal pattern is formed on the fourth seed layer by plating, the fourth seed layer is selectively formed by etching using the first inorganic insulating layer and the fifth metal pattern as a mask. And a thirteenth step for removing the
A space between the first inorganic insulating layer and the fifth metal pattern is embedded to form a photosensitive organic resin film on the second sacrificial layer, and then the photosensitive organic resin film is exposed and developed. A 14th step of patterning, wherein a third sacrificial layer is formed on the second sacrificial layer with a portion of the first inorganic insulating layer and the fifth metal pattern exposed;
A fifteenth step in which a fifth seed layer is formed on the third sacrificial layer including the exposed portions of the first inorganic insulating layer and the fifth metal pattern;
Etching using the sixth metal pattern and the seventh metal pattern as a mask after the sixth metal pattern and the seventh metal pattern thicker than the sixth metal pattern are formed on the fifth seed layer by plating. A sixteenth step in which the fifth seed layer is selectively removed by
A seventeenth step in which a second inorganic insulating layer is formed in a predetermined region on the sixth metal pattern that hits the top of the first inorganic insulating layer;
After filling the space between the seventh metal patterns to form a photosensitive organic resin film on the third sacrificial layer, the photosensitive organic resin film is patterned by exposure and development, and the seventh metal pattern is formed. An eighteenth step in which a fourth sacrificial layer is formed on the third sacrificial layer with a part of
A nineteenth step in which a sixth seed layer is formed on the fourth sacrificial layer including the exposed portion of the seventh metal pattern;
After the eighth metal pattern having a plurality of openings is formed on the sixth seed layer by plating, the sixth seed layer is selectively etched by etching using the eighth metal pattern as a mask. And a twentieth step for removing the
A twenty-first step in which the first sacrificial layer, the second sacrificial layer, the third sacrificial layer, and the fourth sacrificial layer are removed by etching through the opening of the eighth metal pattern;
And at least a twenty-second step in which an insulating film is formed on the eighth metal pattern so as to close the opening.
The third metal pattern is
A frame-shaped portion surrounding the region where the first metal pattern is formed, and a portion disposed inside the frame-shaped portion;
The sixth metal pattern is formed over a portion disposed on the inner side. The method of manufacturing an electrostatic drive switch, wherein:
前記側壁枠の内側の前記半導体基板上に素子を形成する工程と、
前記側壁枠の上に前記半導体基板の面に対向する天井壁が形成されて前記素子が前記側壁枠と前記天井壁とからなる容器に封止された状態とする工程と
を少なくとも備え、
前記素子は、
支持部にバネ梁を介して前記半導体基板の上に空間を空けて支持された可動体と、
この可動体の前記半導体基板側の下面に配置された接点電極と、
前記可動体の下に配置された信号線と、
前記可動体の下に配置されて前記可動体を静電力により引きつける駆動電極と
から構成され、
前記接点電極と前記信号線との電気的導通状態によるスイッチ素子であり、
前記半導体基板上に第1シード層が形成された状態とする第1工程と、
メッキ法により第1金属パターンが前記第1シード層の上に形成された状態とした後、前記第1金属パターンをマスクとしたエッチングにより前記シード層が選択的に除去された状態とする第2工程と、
前記第1金属パターンを覆うように前記半導体基板の上に層間絶縁膜が形成された状態とする第3工程と、
前記第1金属パターンの一部領域に当たる前記層間絶縁膜の所望の位置にコンタクトホールが開口された状態とする第4工程と、
前記コンタクトホールの内部を含めた前記層間絶縁膜の上に第2シード層が形成された状態とする第5工程と、
メッキ法により、第2金属パターン及び前記第1金属パターンの上部を含む領域に配置されて前記第2金属パターンより厚い第3金属パターンが、前記第2シード層の上に形成された状態とした後、前記第2金属パターン及び前記第3金属パターンをマスクとしたエッチングにより前記第2シード層が選択的に除去された状態とする第6工程と、
前記第3金属パターンの間を埋め込んで前記第2金属パターンが覆われた状態に、前記層間絶縁膜の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第3金属パターンの一部が露出した状態で前記層間絶縁膜の上に第1犠牲層が形成された状態とする第7工程と、
露出した前記第3金属パターンの部分を含んで前記第1犠牲層の上に第3シード層が形成された状態とする第8工程と、
メッキ法により、接点電極及び前記第3金属パターンの上部に配置された第4金属パターンが、前記第3シード層の上に形成された状態とした後、前記接点電極及び前記第4金属パターンをマスクとしたエッチングにより前記第3シード層が選択的に除去された状態とする第9工程と、
前記接点電極及び前記第4金属パターンの間を埋め込んで、前記第1犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記接点電極及び前記第4金属パターンの一部が露出した状態で前記第1犠牲層の上に第2犠牲層が形成された状態とする第10工程と、
前記接点電極を含む前記第2犠牲層の上の所定領域に第1無機絶縁層が形成された状態とする第11工程と、
前記第1無機絶縁層を覆って前記第2犠牲層の上に第4シード層が形成された状態とする第12工程と、
前記第4金属パターンの上部に配置された第5金属パターンが、前記第4シード層の上にメッキ法により形成された状態とした後、前記第1無機絶縁層及び前記第5金属パターンをマスクとしたエッチングにより前記第4シード層が選択的に除去された状態とする第13工程と、
前記第1無機絶縁層及び前記第5金属パターンの間を埋め込んで、前記第2犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第1無機絶縁層及び前記第5金属パターンの一部が露出した状態で前記第2犠牲層の上に第3犠牲層が形成された状態とする第14工程と、
露出した前記第1無機絶縁層及び前記第5金属パターンの部分を含んで前記第3犠牲層の上に第5シード層が形成された状態とする第15工程と、
メッキ法により、前記第5金属パターンの上部を含む領域の上に配置された第6金属パターンが、前記第5シード層の上に形成された状態とした後、前記第6金属パターンをマスクとしたエッチングにより前記第5シード層が選択的に除去された状態とする第16工程と、
前記第1無機絶縁層の上部に当たる前記第6金属パターンの上の所定領域に第2無機絶縁層が形成された状態とする第17工程と、
前記第2無機絶縁層及び前記第6金属パターンの部分を含んで前記第3犠牲層の上に第6シード層が形成された状態とする第18工程と、
メッキ法により、前記第5金属パターンの上部に配置された第7金属パターンが、前記第6シード層の上に形成された状態とした後、前記第7金属パターンをマスクとしたエッチングにより前記第6シード層が選択的に除去された状態とする第19工程と、
前記第7金属パターンの間を埋め込んで前記第2無機絶縁層が覆われた状態に、前記第3犠牲層の上に感光性有機樹脂膜が形成された状態とした後、露光現像により前記感光性有機樹脂膜をパターニングし、前記第7金属パターンの一部が露出した状態で前記第3犠牲層の上に第4犠牲層が形成された状態とする第20工程と、
露出した前記第7金属パターンの部分を含む前記第4犠牲層の上に第7シード層が形成された状態とする第21工程と、
メッキ法により、複数の開口部を備えた第8金属パターンが前記第7シード層の上に形成された状態とし後、前記第8金属パターンをマスクとしたエッチングにより前記第7シード層が選択的に除去された状態とする第22工程と、
前記第8金属パターンの開口部を介したエッチングにより、前記第1犠牲層,前記第2犠牲層,前記第3犠牲層,及び前記第4犠牲層が除去された状態とする第23工程と、
前記第8金属パターンの上に前記開口部を塞ぐように絶縁膜が形成された状態とする第24工程と
を少なくとも備え、
前記第3金属パターンは、
前記第1金属パターンが形成された領域を囲う枠状に形成され、
前記第6金属パターンは、前記第3金属パターンが配置された部分にかけて形成される
ことを特徴とする静電駆動スイッチの製造方法。
A step of forming a side wall frame on the semiconductor substrate so as to surround the predetermined region;
Forming an element on the semiconductor substrate inside the side wall frame;
A ceiling wall facing the surface of the semiconductor substrate is formed on the side wall frame, and the element is sealed in a container composed of the side wall frame and the ceiling wall.
The element is
A movable body supported with a space above the semiconductor substrate via a spring beam in a support portion;
A contact electrode disposed on the lower surface of the movable body on the semiconductor substrate side;
A signal line disposed under the movable body;
A driving electrode disposed under the movable body and attracting the movable body by electrostatic force;
A switch element according to an electrical conduction state between the contact electrode and the signal line;
A first step in which a first seed layer is formed on the semiconductor substrate;
After the first metal pattern is formed on the first seed layer by plating, the seed layer is selectively removed by etching using the first metal pattern as a mask. Process,
A third step in which an interlayer insulating film is formed on the semiconductor substrate so as to cover the first metal pattern;
A fourth step in which a contact hole is opened at a desired position of the interlayer insulating film corresponding to a partial region of the first metal pattern;
A fifth step in which a second seed layer is formed on the interlayer insulating film including the inside of the contact hole;
A third metal pattern that is disposed in a region including the second metal pattern and the upper portion of the first metal pattern and is thicker than the second metal pattern is formed on the second seed layer by plating. And a sixth step of selectively removing the second seed layer by etching using the second metal pattern and the third metal pattern as a mask;
A photosensitive organic resin film is formed on the interlayer insulating film in a state where the space between the third metal patterns is filled and the second metal pattern is covered, and then the photosensitive organic resin is exposed and developed. A seventh step of patterning a resin film, wherein a first sacrificial layer is formed on the interlayer insulating film with a portion of the third metal pattern exposed;
An eighth step in which a third seed layer is formed on the first sacrificial layer including the exposed portion of the third metal pattern;
After the contact electrode and the fourth metal pattern disposed on the third metal pattern are formed on the third seed layer by plating, the contact electrode and the fourth metal pattern are formed. A ninth step in which the third seed layer is selectively removed by etching using a mask;
After filling the space between the contact electrode and the fourth metal pattern and forming a photosensitive organic resin film on the first sacrificial layer, patterning the photosensitive organic resin film by exposure and development, A tenth step in which a second sacrificial layer is formed on the first sacrificial layer with the contact electrode and a portion of the fourth metal pattern exposed;
An eleventh step in which a first inorganic insulating layer is formed in a predetermined region on the second sacrificial layer including the contact electrode;
A twelfth step of covering the first inorganic insulating layer and forming a fourth seed layer on the second sacrificial layer;
After the fifth metal pattern disposed on the fourth metal pattern is formed on the fourth seed layer by plating, the first inorganic insulating layer and the fifth metal pattern are masked. A thirteenth step in which the fourth seed layer is selectively removed by etching
A space between the first inorganic insulating layer and the fifth metal pattern is embedded to form a photosensitive organic resin film on the second sacrificial layer, and then the photosensitive organic resin film is exposed and developed. A 14th step of patterning, wherein a third sacrificial layer is formed on the second sacrificial layer with a portion of the first inorganic insulating layer and the fifth metal pattern exposed;
A fifteenth step in which a fifth seed layer is formed on the third sacrificial layer including the exposed portions of the first inorganic insulating layer and the fifth metal pattern;
After the sixth metal pattern disposed on the region including the upper portion of the fifth metal pattern is formed on the fifth seed layer by plating, the sixth metal pattern is used as a mask. A sixteenth step in which the fifth seed layer is selectively removed by the etched step;
A seventeenth step in which a second inorganic insulating layer is formed in a predetermined region on the sixth metal pattern that hits the top of the first inorganic insulating layer;
An eighteenth step in which a sixth seed layer is formed on the third sacrificial layer including the second inorganic insulating layer and the sixth metal pattern;
After the seventh metal pattern disposed on the fifth metal pattern is formed on the sixth seed layer by plating, the first metal pattern is etched by using the seventh metal pattern as a mask. A nineteenth step in which the six seed layers are selectively removed;
A photosensitive organic resin film is formed on the third sacrificial layer so that the second inorganic insulating layer is covered with the space between the seventh metal patterns, and then the photosensitive organic resin film is exposed and developed. A 20th step of patterning a conductive organic resin film, wherein a fourth sacrificial layer is formed on the third sacrificial layer in a state where a part of the seventh metal pattern is exposed;
A twenty-first step in which a seventh seed layer is formed on the fourth sacrificial layer including the exposed portion of the seventh metal pattern;
After the eighth metal pattern having a plurality of openings is formed on the seventh seed layer by plating, the seventh seed layer is selectively formed by etching using the eighth metal pattern as a mask. The 22nd step to be in a removed state;
A 23rd step of removing the first sacrificial layer, the second sacrificial layer, the third sacrificial layer, and the fourth sacrificial layer by etching through the opening of the eighth metal pattern;
And at least a twenty-fourth step in which an insulating film is formed on the eighth metal pattern so as to close the opening.
The third metal pattern is
Formed in a frame shape surrounding the region where the first metal pattern is formed,
The sixth metal pattern is formed over a portion where the third metal pattern is disposed. A method of manufacturing an electrostatic drive switch, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246434A JP4494130B2 (en) | 2004-08-26 | 2004-08-26 | Manufacturing method of electrostatic drive switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246434A JP4494130B2 (en) | 2004-08-26 | 2004-08-26 | Manufacturing method of electrostatic drive switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066178A JP2006066178A (en) | 2006-03-09 |
JP4494130B2 true JP4494130B2 (en) | 2010-06-30 |
Family
ID=36112494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004246434A Active JP4494130B2 (en) | 2004-08-26 | 2004-08-26 | Manufacturing method of electrostatic drive switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4494130B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017120205A (en) * | 2015-12-28 | 2017-07-06 | エヌ・ティ・ティ・アドバンステクノロジ株式会社 | Fine element and manufacturing method thereof |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4791766B2 (en) * | 2005-05-30 | 2011-10-12 | 株式会社東芝 | Semiconductor device using MEMS technology |
JP5554464B2 (en) | 2006-04-07 | 2014-07-23 | パナソニック株式会社 | Filter device |
WO2008001914A1 (en) * | 2006-06-29 | 2008-01-03 | Kyocera Corporation | Variable capacitance capacitor array, variable capacitance capacitor array device and circuit module |
JP2008155342A (en) * | 2006-12-26 | 2008-07-10 | Nippon Telegr & Teleph Corp <Ntt> | Manufacturing method for micro structure |
JP2008213061A (en) * | 2007-03-01 | 2008-09-18 | Toshiba Corp | Semiconductor device and its manufacturing method |
JP2009277617A (en) * | 2008-05-19 | 2009-11-26 | Nippon Telegr & Teleph Corp <Ntt> | Fine electronic mechanical switch and method of manufacturing the same |
US8531192B2 (en) | 2011-04-15 | 2013-09-10 | Robert Bosch Gmbh | High-impedance MEMS switch |
JP5945102B2 (en) * | 2011-09-01 | 2016-07-05 | 学校法人 関西大学 | Power generator |
JP6818299B2 (en) * | 2017-03-22 | 2021-01-20 | エヌ・ティ・ティ・アドバンステクノロジ株式会社 | Fine elements and their manufacturing methods |
CN109887806A (en) * | 2019-04-08 | 2019-06-14 | 深圳大学 | A kind of capacitive RF-MEMS switches |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000500274A (en) * | 1995-11-14 | 2000-01-11 | スミスズ インダストリーズ パブリック リミテッド カンパニー | Switches and switching systems |
WO2004031070A1 (en) * | 2002-10-03 | 2004-04-15 | Sharp Kabushiki Kaisha | Micro movable device |
JP2004127871A (en) * | 2002-08-08 | 2004-04-22 | Fujitsu Component Ltd | Micro relay and manufacturing method of micro relay |
JP2004208275A (en) * | 2002-12-12 | 2004-07-22 | Murata Mfg Co Ltd | Rfmems switch |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619061A (en) * | 1993-07-27 | 1997-04-08 | Texas Instruments Incorporated | Micromechanical microwave switching |
-
2004
- 2004-08-26 JP JP2004246434A patent/JP4494130B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000500274A (en) * | 1995-11-14 | 2000-01-11 | スミスズ インダストリーズ パブリック リミテッド カンパニー | Switches and switching systems |
JP2004127871A (en) * | 2002-08-08 | 2004-04-22 | Fujitsu Component Ltd | Micro relay and manufacturing method of micro relay |
WO2004031070A1 (en) * | 2002-10-03 | 2004-04-15 | Sharp Kabushiki Kaisha | Micro movable device |
JP2004208275A (en) * | 2002-12-12 | 2004-07-22 | Murata Mfg Co Ltd | Rfmems switch |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017120205A (en) * | 2015-12-28 | 2017-07-06 | エヌ・ティ・ティ・アドバンステクノロジ株式会社 | Fine element and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2006066178A (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4410085B2 (en) | Variable capacitance element and manufacturing method thereof | |
TWI224878B (en) | Piezoelectric actuator for tunable electronic components | |
EP1476394B1 (en) | Thin film encapsulation of mems devices | |
JP4469181B2 (en) | Electronic device and method of manufacturing the same | |
JP4494130B2 (en) | Manufacturing method of electrostatic drive switch | |
US20050218488A1 (en) | Electronic component having micro-electrical mechanical system | |
JP2011506106A (en) | MEMS package and method for manufacturing the MEMS package | |
JP2004006588A (en) | Variable capacitor and method of fabricating the same | |
EP1501756B1 (en) | Method of manufacturing an electronic device in a cavity with a cover | |
WO2010005061A1 (en) | Functional device and manufacturing method therefor | |
JP2007005909A (en) | Electromechanical signal selection element, manufacturing method thereof, and electric apparatus using the method | |
JP4820816B2 (en) | Micro electromechanical element and electromechanical switch using the same | |
JP4426413B2 (en) | Manufacturing method of semiconductor device | |
JP4504086B2 (en) | Manufacturing method of semiconductor device | |
WO2017171976A1 (en) | Piezoelectric package-integrated contour mode filter devices | |
US9343242B2 (en) | Method of making contact posts for a microelectromechanical device | |
JP4323435B2 (en) | Manufacturing method of semiconductor device | |
JP2009277617A (en) | Fine electronic mechanical switch and method of manufacturing the same | |
JP5139032B2 (en) | Fine structure and manufacturing method thereof | |
JP2011177824A (en) | Method of manufacturing electronic device | |
JP4359923B2 (en) | Manufacturing method of electromechanical switch | |
KR100468841B1 (en) | Micro Electromechanical System Device which can be packaged in the state of wafer level and Fablication method thereof | |
Prest et al. | Silicon comb-drive actuators for low-temperature tuning of superconducting microwave circuits | |
Qu | Design and modeling of a completely CMOS compatible RF varactor and a MUMPs varactor | |
JP2011041179A (en) | Micro resonator and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4494130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |