JPH11178365A - 振動型アクチュエータの駆動装置、振動型アクチュエータ装置システムおよび記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】高速、高精度の制御動作が行え、安価で汎用性
のある振動型アクチュエータの駆動装置を提供する。 【解決手段】電気−機械エネルギー変換素子に交番信号
を印加することで励振させ、駆動力を得る振動型アクチ
ュエータ４の駆動装置として、プログラム可能なロジッ
クデバイス２を利用し、このロジックデバイス２に振動
型アクチュエータの駆動信号を生成するための回路をＣ
ＰＵ１からの回路情報により形成するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は弾性体に振動を発生
させ、その振動エネルギーを利用して駆動力を与える振
動型モータ等の振動型アクチュエータの駆動装置、振動
型アクチュエータ装置システムおよびこの駆動装置に適
用される記録媒体に係り、特に汎用的に駆動できる駆動
装置、振動型アクチュエータ装置システムおよびこの駆
動装置の構築に必要な情報が記憶されている記録媒体に
関するものである。

【０００２】

【従来の技術】これまで、振動型アクチュエータの一種
である振動型モータの駆動方法に関しては種々の提案が
なされている。たとえば特開平５−１１５１８４号公報
では、図１７に示すように、振動型モータの駆動を制御
するためにマイコン１００を用いて制御している。

【０００３】図１７において、１１０は、棒状の振動型
アクチュエータで、例えば棒状振動波モータ等の名称で
本出願人により出願されているもので、図では振動体の
一部のみを示しており、円筒状の弾性体１１１と１１９
の間に、電気−機械エネルギー変換素子としての駆動用
の圧電素子１１４と１１８、各圧電素子１１４と１１８
の電極膜と接触して駆動のための交番信号（例えば交流
電圧）を印加するための電極板１１３と１１７、および
ＧＲＤ用の電極板１１５、絶縁用のシート１１２が配置
され、不図示の締結ボルト等により両方の弾性部材を締
結することでこれらの圧電素子等を挟持するようにして
いる。なお、図には示していないが、駆動状態を検出す
るためのセンサ用の圧電素子もこれらの中に配置される
ようにもなっている。また、圧電素子１１４と１１８と
は同一形状のものが使用され、直径部分を境にして両側
の分極方向が逆極性となっており、一方の圧電素子１１
４と他方の圧電素子１１８とは移相が９０度ずれて配置
されていて、厚み方向の変位により、振動体に横振動
（屈曲振動）を与える。

【０００４】１０２は電圧制御発振器（ＶＣＯ）で、電
圧値により出力される周波数を可変とするもので、この
出力を増幅器１０４に、また移相器１０３を介して増幅
器１０５に与える。そして、増幅器１０４と増幅器１０
５との位相にずれがある駆動用の交流電圧が圧電素子１
１４と圧電素子１１８に印加され、両圧電素子により形
成される横振動の合成により、駆動面を提供する弾性体
の外面に楕円運動が形成される。そして、この楕円運動
により、この駆動面に加圧接触している接触体と前記振
動体とが相対移動して駆動力が得られることになる。例
えば、接触体が移動体とする場合、この移動体あるいは
この移動体により駆動される駆動対象に、例えば投光素
子１０９及び受光素子１０７で構成されるフォトインタ
ラプタと、前記投受光素子間に配置されたエンコーダ１
０８を用いた回転検出器１０６のエンコーダ１０８が取
り付けられ、回転速度等を得るために検出情報をマイコ
ン１００に出力する。

【０００５】マイコン１００は、プログラムされた内容
にしたがって、例えば指令速度と検出速度が一致するよ
うに、駆動周波数の増減を指示するための制御命令がデ
ジタルアナログコンバータ（Ｄ／Ａ）１０１を介して電
圧制御発振器１０２に出力される。

【０００６】また、特開平９−１９１６６９号公報で
は、振動型モータの回転速度制御をロジック回路を用い
ることにより行っている。図１８はこのロジック回路を
示し禎る。

【０００７】振動型モータ２０３の動作状態はエンコー
ダ２０４によりパルス情報に変換され、上記パルス情報
はロジック回路で構成される速度差検出器によって目標
速度と現在の速度の差を表す複数ビットの信号に変換さ
れる。

【０００８】２０６および２０７はメモリであり、アド
レス入力に対するデータ出力が予め記憶されている。例
えば速度差に対応するアドレス入力の絶対値が大きい時
にはデータ出力が大きく、アドレス入力が小さき時には
データ出力が小さくなるようになっている。２０６は周
波数制御のためのメモリ、２０７はパルス幅制御のため
のメモリであり、それぞれの操作量が適切になるような
データが記憶されている。

【０００９】２０８および２０９は、ロジック回路から
なる加算器であり、メモリ２０６、２０７から出力され
るデータを積分している。

【００１０】２０１はパルス発生器であり、入力される
周波数デーｔとパルス幅データに応じたパルスを生成し
ている。このパルスを昇圧手段２０２で昇圧し、振動型
モータの駆動信号として与えている。

【００１１】上記構成により、振動型アクチュエータの
制御動作をロジック回路により行うことができる。

【００１２】

【発明が解決しようとする課題】しかしながら上述した
従来例においては以下のような問題点があった。

【００１３】図１７に示す駆動装置では、振動型モータ
の制御をマイコンによって行っているが、マイコンでは
検出動作、演算動作、駆動信号指令出力動作を順次行っ
ており、全ての動作を同時に行うことができない。

【００１４】したがって、高精度な制御を行うために制
御動作を高速に行おうとした場合、高速なマイコンを用
いることが考えられるが、回路が高価になってしまうと
いう課題があった。

【００１５】また、特開平９−１９１６６９号公報に記
載の駆動装置では、振動型モータの制御をロジック回路
によって行っている。ロジック回路は例えばゲートアレ
イ等で構成すれば安価でかつ高速な動作を行うことがで
きるという利点がある。

【００１６】しかし、振動型モータを汎用的に駆動する
回路として用いた場合、回路変更ができないために用途
に応じて個別の回路を用意する必要があるという問題点
があった。

【００１７】また、振動型アクチュエータは駆動周波数
や駆動に必要な信号の数、駆動方式（複数の屈曲振動の
合成による駆動方式、縦振動と屈曲振動の合成による駆
動方式等）等が多種多様であり、１つの回路で複数種類
の振動型アクチュエータを駆動するのは不可能であると
いう問題点もあった。

【００１８】本出願に係る第１発明の目的は、高速、高
精度の制御動作が行え、安価で汎用性のある振動型アク
チュエータの駆動装置を提供しようとするものである。

【００１９】本出願に係る第２の発明の目的は、上記し
た第１の発明の目的に加え、同一種類あるいは複数種類
のアクチュエータを駆動できる振動型アクチュエータの
駆動装置を提供しようとするものである。

【００２０】本出願に係る第３の発明の目的は、上記し
た第１、第２の発明の目的を実現する振動型アクチュエ
ータの駆動装置の構築に必要な情報が記憶されている記
録媒体を提供しようとするものである。

【００２１】本出願に係る第４発明の目的は、高速、高
精度の制御動作が行え、安価で汎用性のある振動型アク
チュエータ装置システムを提供しようとするものであ
る。

【００２２】

【課題を解決するための手段】本出願に係る第１の発明
の目的を実現する第１の構成は、電気−機械エネルギー
変換素子に交番信号を印加することで励振させ、駆動力
を得る振動型アクチュエータの駆動装置において、振動
型アクチュエータの駆動信号を生成するための回路を入
力される回路情報に従って内部に形成するプログラム可
能なロジックデバイスと、前記プログラム可能なロジッ
クデバイスに対して前記回路情報を出力する情報処理手
段とを有するものである。

【００２３】本出願に係る第１の発明の目的を実現する
第２の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動装置において、振動型アクチュエータ
の駆動信号を生成するための回路を入力される回路情報
に従って内部に書き換え可能に形成するプログラム可能
なロジックデバイスと、前記プログラム可能なロジック
デバイスに対して前記回路情報を出力する情報処理手段
とを有するものである。

【００２４】本出願に係る第１の発明の目的を実現する
第３の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動装置において、振動型アクチュエータ
の駆動信号を生成するための回路を入力される回路情報
に従って内部に書き換え可能に形成するプログラム可能
なロジックデバイスと、前記プログラム可能なロジック
デバイスに対して前記回路情報を出力する情報処理手段
と、前記情報処理手段に前記回路情報を通信手段を介し
て転送する情報入力手段とを有するものである。

【００２５】本出願に係る第２の発明の目的を実現する
第１の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動装置において、振動型アクチュエータ
の駆動信号を生成するための回路を入力される回路情報
に従って内部に書き換え可能に形成するプログラム可能
なロジックデバイスと、前記プログラム可能なロジック
デバイスに対して前記回路情報を出力する情報処理手段
と、前記情報処理手段が前記ロジックデバイスに入力す
る前記回路情報を記憶する前記情報処理手段の外部記憶
手段とを有するものである。

【００２６】本出願に係る第２の発明の目的を実現する
第２の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動装置において、振動型アクチュエータ
の駆動信号を生成するための回路を入力される回路情報
に従って内部に書き換え可能に形成するプログラム可能
なロジックデバイスと、前記プログラム可能なロジック
デバイスに対して前記回路情報を出力する情報処理手段
と、前記情報処理手段が前記ロジックデバイスに入力す
る前記回路情報を記憶する前記情報処理手段の外部記憶
手段と、前記情報処理手段に前記回路情報を通信手段を
介して転送する情報入力手段とを有するものである。

【００２７】前記記憶手段は、ＥＥＰＲＯＭ等の書き換
え可能な記憶素子を用いることができる。

【００２８】前記通信手段は、前記ロジックデバイスの
回路情報を前記情報処理手段または前記記憶手段に転送
するものである。

【００２９】前記情報入力手段はコンピュータとするこ
とができる。

【００３０】前記通信手段は、前記情報処理手段とシリ
アル通信またはパラレル通信により前記情報入力手段と
通信するものである。

【００３１】前記通信手段は、情報処理手段へネットワ
ーク上に接続された機器からネットワークプロトコルを
用いて情報の通信を行うものである。

【００３２】前記ロジックデバイスは、振動型アクチュ
エータの出力側から速度情報または位置情報がフィード
バック制御のために入力される。

【００３３】前記ロジックデバイスは、パルス生成部
と、前記パルス生成部のための演算部と、前記演算部の
ための速度差検出部をフィードバック制御のための回路
として形成される。

【００３４】前記ロジックデバイスは、パルス生成部
と、前記パルス生成部のための演算部と、前記演算部の
ための位置カウンタをフィードバック制御のための回路
として形成される。

【００３５】前記ロジックデバイスからの出力を、昇圧
手段により昇圧して振動型アクチュエータに印加するよ
うにしている。

【００３６】前記情報処理手段は前記ロジックデバイス
に指令値を出力する。

【００３７】本出願に係る第３の発明の目的を実現する
第１の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動信号を生成するための回路を入力され
る回路情報に従って内部に形成するプログラム可能なロ
ジックデバイスのための前記回路情報を記録したコンピ
ュータ読取可能な記録媒体とするものである。

【００３８】本出願に係る第３の発明の目的を実現する
第２の構成は、電気−機械エネルギー変換素子に交番信
号を印加することで励振させ、駆動力を得る振動型アク
チュエータの駆動信号を生成するための回路を回路情報
に従って内部に形成するプログラム可能なロジックデバ
イスに対して情報処理手段により前記回路情報を入力す
る際の処理動作のプログラムを記録したコンピュータ読
取可能な記録媒体とするものである。

【００３９】前記記録媒体に記録される前記回路情報
は、パルス生成部と、前記パルス生成部のための演算部
と、前記演算部のための速度差検出部で構成されるフィ
ードバック制御回路を構築するものである。

【００４０】前記記録媒体に記録される前記回路情報
は、パルス生成部と、前記パルス生成部のための演算部
と、前記演算部のための位置カウンタで構成されるフィ
ードバック制御回路を構築するものである。

【００４１】前記記録媒体に記録される前記処理動作
は、前記情報処理手段の外部記憶手段との間の動作、あ
るいはコンピュータとの間の動作である。

【００４２】本出願に係わる第４の発明の目的を実現す
る構成は 電気−機械エネルギー変換素子に交番信号を
印加して振動体を励振させ、駆動力を得る振動型アクチ
ュエータ装置のためのシステムにおいて、振動型アクチ
ュエータの駆動状態を検知する検知手段からの検知出力
を入力し、指令値と該検知出力に基づいて前記交番信号
を制御する信号を出力する制御回路を内部に形成するプ
ログラム可能なロジックデバイスと、該デバイスに対し
て前記指令値を設定するとともに、デバイス内部に形成
される制御回路を形成させるための回路情報を前記デバ
イスに通信する処理装置からなる振動型アクチュエータ
装置システムとするものである。

【００４３】前記処理装置から前記デバイスに通信され
る回路情報により、前記デバイスは前記制御回路を形成
する。

【００４４】前記回路情報が第１の情報の時、前記デバ
イスは第１の制御回路を形成し、第２の情報の時、前記
デバイスは前記第１とは異なる第２の制御回路を形成す
る。前記処理装置は、ＣＰＵである。

【００４５】

【発明の実施の形態】（第１の実施の形態）図１は本発
明の第１の実施の形態を示す振動型アクチュエータの駆
動装置の回路構成を表すブロック図である。以下図１を
用いて駆動装置の詳細について説明する。

【００４６】本実施の形態においては、振動型アクチュ
エータとして公知の振動型モータを用いている。本実施
の形態では進行波型の振動型モータを使用しており、時
間的に９０°の位相差を持つ２相の交番信号としての交
流電圧を例えば図１７に示す振動体１１０の圧電素子１
１４と１１８に印加することにより、振動型モータの構
成要素の一つである振動体としてのステータに進行波を
発生させ、進行波表面に生じる楕円運動を利用して振動
型モータの構成要素である、前記振動体と加圧接触して
前記振動体と相対移動する接触体としてのロータを移動
させる原理で回転力を得ている。

【００４７】図２に振動型モータに入力する２相の交流
電圧の周波数と速度の関係を示す。図２のように振動型
モータは、前記ステータの共振周波数ｆｒで最大の回転
速度となる。共振周波数ｆｒより高い周波数側は、共振
周波数ｆｒより低い周波数側よりも回転速度に対する勾
配がなだらかであるため、通常は共振周波数よりも高い
周波数側で振動型モータは制御される。

【００４８】印加する交流電圧の周波数以外にも駆動電
圧振幅や、２相の交流電圧の位相差を操作することによ
って、また、起動時において、定常速度の近傍まで周波
数を低周波数側にスイープしながら増速し、定常速度近
辺では電圧、あるいは位相差を制御して所定の速度を保
持するようにする制御方式等よって振動型モータの速度
を制御することはできるが、本実施の形態においては駆
動周波数で振動型モータの制御を行う場合を例にして以
下説明する。

【００４９】図１において、１はＣＰＵである。ＣＰＵ
１では振動型モータの駆動指令値の出力とＦＰＧＡの回
路情報出力の２つの動作を行っている。しかし、このＣ
ＰＵ１では従来のように振動型モータの駆動制御のため
の演算は行わない。

【００５０】２はプログラム可能なロジックデバイス
（Proguramable Logic Device ）で、例えば商品名ＦＰ
ＧＡ（ＡＬＴＥＲＡ社製、ＦＬＥＸ１０ｋ）、等があ
る。プログラム可能なロジックデバイス（以下ＰＬＤと
略す）２は、任意のロジック回路をデバイス上に複数構
成できる素子である。

【００５１】本実施の形態で使用するＰＬＤ２は、ＣＰ
Ｕ１からシリアルコンフィグレーションまたはパラレル
コンフィグレーションを用いて回路情報の書き込み、書
き換えを行うことができるデバイスを使用している。Ｐ
ＬＤ２では後述するエンコーダ５から振動型モータ４の
駆動状態を入力し、演算処理を行った後、昇圧手段３に
駆動パルスを出力している。

【００５２】３は昇圧手段である。昇圧手段３では振動
型モータを駆動するための電圧振幅が数百Ｖｐ−ｐ程度
で時間的に９０°の位相差を有する２相の交流電圧を発
生している。ここでは２相の交流波をそれぞれＡ相、Ｂ
相と呼ぶことにする。図３に昇圧手段３の内部回路を示
す。

【００５３】図３において、２７ａ、２７ｂ、２７ｃ、
２７ｄはＦＥＴである。２７ａと２７ｂはＡ相駆動信号
発生用のＦＥＴであり、２７ｃ、２７ｄはＢ相駆動信号
発生用のＦＥＴである。２８ａ、２８ｂはセンタータッ
プ付きのトランスである。図３において、トランス２８
ａの１次側のセンタータップ電極は電源電圧に接続され
ている。この電源電圧は機器内のスイッチングレギュレ
ータ等で発生されるＤＣ電圧である。１次側の残りの２
つの電極にはそれぞれＦＥＴ２７ａと２７ｂのドレイン
に接続されている。

【００５４】図４にＰＬＤ２から昇圧手段に出力される
駆動パルスのタイミングチャートを示す。ＰＬＤ２から
昇圧手段３に対して図４のようなＡ１、Ａ２、Ｂ１、Ｂ
２の４つのパルスを出力している。図４のＡ１とＡ２は
Ａ相用、Ｂ１とＢ２はＢ相用のパルスであり、パルスＡ
１とＡ２、パルスＢ１とＢ２はそれぞれ１８０°の位相
差を有し、パルスＡ１とＢ１、パルスＡ２とＢ２はそれ
ぞれ９０°の位相差を有しており、図４に示した駆動周
波数が振動型モータの駆動周波数となり、駆動パルス幅
は、昇圧手段３内のトランスが破損しない範囲のパルス
幅を選択する。ＰＬＤ２から出力されるパルス信号Ａ１
によって、ＦＥＴ２７ａが駆動され、パルス信号Ａ２に
よってＦＥＴ２７ｂが駆動される。結果として、トラン
ス２８ａの１次側はセンタータップから他の２端へ交互
に電流が流れることになる。トランス２８ａの２次側に
はトランス２８ａの昇圧率に応じた交流信号が発生す
る。これがＡ相交流波出力となる。同様にしてＢ相交流
波出力も生成される。Ａ１、Ａ２、Ｂ１、Ｂ２の４相の
パルス信号をＦＥＴ２７ａ〜２７ｄのゲート信号として
使用することにより、図５のようにＡ相交流波出力とＢ
相交流波出力は時間的に９０°の位相差を有する交流信
号となる。

【００５５】上記構成によって発生された交流信号は、
図１の振動型モータ４に入力される。

【００５６】図１に戻り、５はインクリメンタル式エン
コーダであり、振動型モータ４の出力軸に接続されてお
り、光学的または磁気的に回転量を検出し、回転速度に
応じた周波数のパルスを出力している。

【００５７】次に、以上のように構成された振動型モー
タの制御回路を汎用的な用途に使用する方法について述
べる。

【００５８】図６は図１のＰＬＤ２の内部回路の機能を
示すブロック図である。図６では振動型モータ４の速度
を制御するための回路が実現されている。

【００５９】このＰＬＤ２では、速度差検出部２ａと、
演算部２ｂと、パルス生成部２ｃがロジック回路により
形成されており、速度差検出部２ａではエンコーダ５か
ら出力されるパルス周期を計測するすることにより振動
型モータ５の回転速度を検出し、速度指令の目標速度と
の差を出力している。速度差検出部２ａのロジック回路
の一例を図７に示す。

【００６０】図７に示す速度差検出部２ａは同期ロジッ
ク回路により形成され、１１および１２はＤフリップフ
ロップである。Ｄフリップフロップ１２のＤ入力がハイ
レベルでＱ出力がローレベルのときにエンコーダからの
入力パルスの立ち上がりエッジとして検出される。この
時、ＡＮＤ１４からの出力がクロックの１周期の時間だ
けハイレベルとなる。１６ビットダウンカウンタ１５で
は、ＡＮＤ１４の出力がハイレベルの時、すなわちエン
コーダの立ち上がりエッジから１クロックサイクル後に
目標速度データがロードされ、それ以外のときはダウン
カウントを行う。

【００６１】目標速度データは、目標速度で動作してい
る時のエンコーダのパルスの１周期をクロックでカウン
トしたときのカウント数を設定する。目標速度データｖ
は以下の式によって求められる。

【００６２】ｖ＝ｆｃ／（Ｎ×Ｅｐ）−１ ここで、ｆｃはクロックの周波数［Ｈｚ］、Ｎは目標回
転数［１／ｓ］、Ｅｐは１回転あたりのエンコーダの出
力パルス数［Ｐ／Ｒ］である。例えば目標回転数１［１
／ｓ］でクロックの周波数が１０［ＭＨｚ］、モータ１
回転で２０００パルス出力されるエンコーダの場合、目
標速度データは４９９９となる。目標速度データはＣＰ
Ｕ１からデータバスを介して入力される。

【００６３】１６ビットレジスタ１６は、エンコーダの
エッジが検出されてから１クロックサイクル後にカウン
タ１５の値が書き込まれる。レジスタ１６にデータが書
き込まれる瞬間はカウンタ１５にはまだ目標速度はロー
ドされておらず、エンコーダエッジが検出される直前ま
でのカウント値が書き込まれることになる。レジスタ１
６の出力（バー）Ｑは、格納された値の反転データが出
力される。

【００６４】以上のような動作により、エンコーダの立
ち上がりエッジから次の立ち上がりエッジまでの時間を
カウントし、目標速度データを引いた値マイナス１、す
なわち Ｔｅ×ｆｃ−ｖ−１ がレジスタ１６から出力されることになる。

【００６５】ここでｖは目標速度データ、Ｔｅはエンコ
ーダから出力されるパルスの周期［ｓｅｃ］、ｆｃはク
ロックの周波数［Ｈｚ］である。

【００６６】演算部２ｂでは速度差検出部２ａで検出さ
れた速度差情報から、振動型モータ４の駆動周波数を決
定している。図８は演算部２ｂの具体的な構成を示す回
路図で、本実施の形態では、演算用にメモリー３０１と
アダー（加算器）３０２を使用している。速度差検出部
２ａで検出された速度差情報は、メモリー３０１のアド
レスとして入力される。メモリー３０１には、予め速度
差に対する操作量の関係が記憶されている。例えば以下
のような関係で値が格納されている。

【００６７】ＤＡＴＥ＝ＡＤＲＥＳＳ×Ｋ ここで、Ｋは制御ゲインに相当し、駆動している制御系
に応じて適当な定数を選択する。また、ＤＡＴＥとＡＤ
ＲＥＳＳは符号付きの情報として扱われる。これによ
り、検出された速度差に対応した操作量がメモリー３０
１のデータとして出力される。本実施の形態で使用する
ＰＬＤ２では、大規模なＲＡＭやＲＯＭといったメモリ
ーも作り込むことができるので、このような構成が可能
となっている。

【００６８】図８において、アダー３０２は、１６ビッ
トの加算器であり、メモリー３０１で決定された操作量
にオフセットとして初期周波数データを加算することに
より、振動型モータが駆動できる値に変換している。初
期周波数は振動型モータの共振周波数よりも高い適当な
値を予め求めて設定している。アダー３０２の出力は、
駆動周波数情報としてパルス発生部２ｃに出力される。

【００６９】パルス発生部２ｃでは、カウンタ、フリッ
プフロップ等を用いて演算部２ｂにおいて決定された駆
動周波数データに基づいて、振動型モータ４の駆動信号
を生成するためのパルス（図４のＡ１、Ａ２、Ｂ１、Ｂ
２）を生成している。パルス発生部２ｃの回路の一例を
図９に示す。

【００７０】図９において、１９は１６ビットダウンカ
ウンタである。ダウンカウンタ１９では、カウント値が
０となると、Ｃ出力からハイレベルが出力される。Ｃ出
力からハイレベルが出力されると、ダウンカウンタ１９
のロード入力ＬＤがハイレベルになるので、カウンタに
周数数データがロードされることになる。その後ダウン
カウンタ１９はダウンカウントを行う。

【００７１】以上のような構成により、ダウンカウンタ
１９のキャリー出力Ｃからは周波数データを１周期とし
てクロックの１サイクルの時間だけハイレベルとなるよ
うな信号が出力される。本実施の形態では周波数データ
と記述しているが、実際には駆動周波数の周期に相当す
る値を入力することになる。

【００７２】また、振動型モータの駆動交流波の１周期
はダウンカウンタ１９の４周期分に相当するので、周波
数データは振動型モータの駆動周波数の１／４周期分の
値を設定する。ダウンカウンタ１９のキャリー出力Ｃは
２ビットのカウンタ２０のイネーブル信号ＥＮとして入
力される。

【００７３】カウンタ２０はカウンタ１９のキャリー信
号が出力される毎にカウントアップを行う。カウント値
は０〜３までの４状態を繰り返す。カウンタの出力Ｑ
０、Ｑ１は２ビット入力４ビット出力のデコーダ２１に
入力される。

【００７４】デコーダ２１は、入力Ｇがローレベルのと
きはすべての出力Ｑ０〜Ｑ３はローレベルとなる。

【００７５】入力Ｇがハイレベルのときは入力Ａと入力
Ｂの組み合わせによりＱ０〜Ｑ３のいずれかの出力がハ
イレベルとなる。入力Ｇがハイレベルの時に入力Ａ、Ｂ
が共にローレベルの時はＱ０がハイレベルに、入力Ａが
ハイレベル、入力ＢがローレベルのときはＱ１がハイレ
ベルに、入力Ａがローレベル、入力Ｂがハイレベルの時
はＱ２がハイレベルに、入力Ａ、Ｂ共にハイレベルのと
きは出力Ｑ３がハイレベルとなる。

【００７６】上記構成により、ダウンカウンタ１９から
出力される周波数データを１周期とするキャリー出力Ｃ
がハイレベルになるときに、Ｑ０〜Ｑ３がクロックサイ
クルの１周期の時間だけ順次ハイレベルとなるように出
力される。デコーダの出力Ｑ０〜Ｑ３はＲＳフリップフ
ロップ２２〜２５のセット入力Ｓに入力される。

【００７７】ＲＳフリップフロップ２２〜２５は、それ
ぞれのセット入力がハイレベルの時に出力Ｑがハイレベ
ルとなり、その後はリセット入力Ｒがハイレベルとなる
まで値を保持する。ＲＳフリップフロップ２２〜２５の
リセット入力Ｒには１６ビットのダウンカウンタ２６の
キャリー出力Ｃが入力される。

【００７８】ダウンカウンタ２６はパルス幅の長さを決
定するために用いられている。ＲＳフリップフロップの
出力Ｑがハイレベルになるタイミング、すなわちダウン
カウンタ１９のキャリー出力Ｃがハイレベルになると、
ダウンカウンタ２６のロード入力ＬＤにハイレベルが入
力される。ダウンカウンタ２６のロード入力ＬＤにハイ
レベルが入力されるとダウンカウンタ２６には外部から
入力されるパルス幅データがロードされる。このパルス
幅データは固定値もしくはＣＰＵ１から所定の値が与え
られる。また、パルス幅データは上述した周波数データ
よりも小さい値となるようにしなければならない。上記
のような構成により、ダウンカウンタ２６はＲＳフリッ
プフロップのいずれかの出力Ｑがハイレベルになってか
らパルス幅データ分経過した後にハイレベルとなる。

【００７９】以上の動作によりパルス発生器からの出力
Ａ１、Ａ２、Ｂ１、Ｂ２は周波数データの４倍の周期で
パルス幅データ分のパルス幅を持つパルスとして出力さ
れる。

【００８０】以上のような回路構成をＰＬＤ２の内部回
路として書き込むことによって、振動型モータ４の回転
速度を一定にするような制御構成が実現できる。

【００８１】図１０は振動型モータ４を上記構成とは別
の用途に使用したものであり、位置の制御に使用してい
るものである。

【００８２】２ｄは位置カウンタで、エンコーダ５から
の入力パルス数をカウンタで計測することにより、振動
型モータ４の回転角すなわち移動量を検出している。

【００８３】図１１は位置カウンタ２ｄの具体的な構成
を示す回路図で、３０３と３０４はＤフリップフロップ
であり、速度差検出部２ａと同様にインバータ３０５と
ＡＮＤゲート３０６を用いてエンコーダパルスの立ち上
がりエッジを検出している。立ち上がりエッジ信号は、
１６ビットカウンタ３０７のイネーブル端子ＥＮに入力
されている。これにより、エンコーダパルスの立ち上が
りエッジが検出される毎に１６ビットカウンタ３０７の
値が１つづつカウントアップされる。この結果、１６ビ
ットカウンタ３０７からは位置データが出力される。

【００８４】本実施の形態において、エンコーダ信号
は、１相の信号で行っており、位置のカウントはカウン
トアップしか行っていないが、振動型モータの回転が逆
方向にも回転するような場合は、２相のエンコーダのパ
ルスとアップダウンカウンタを利用して位置をカウント
しても良い。

【００８５】２ｅは演算部で、位置カウンタ２ｄで検出
された移動量情報とＣＰＵ１から入力される位置指令を
比較して振動型モータ４の駆動周波数を決定している。

【００８６】図１２は演算部２ｅの具体的な構成を示す
回路図で、本実施の形態では減算器３０８とメモリー３
０９と加算器３１０を用いて位置カウンタから入力され
る値に応じて、パルス発生部２ｆに出力する駆動周波数
データを決定している。

【００８７】位置カウンタから得られる位置情報と位置
指令の差は、１６ビットアダーからなる減算器３０８で
減算処理される。減算処理されたデータは、メモリー３
０９のアドレスとして入力される。メモリー３０９は、
演算部２ｂと同様に、アドレス入力に対するデータ出力
が、制御系に応じた関係となるように予め設定されてい
る。メモリー３０９から出力されたデータは、演算部２
ｂと同様に初期周波数と加算され、駆動周波数データと
してパルス発生部２ｆに出力される。

【００８８】演算部２ｅで決定された周波数データは、
図６と同様な構成のパルス発生部２ｆ（不図示）に出力
される。パルス発生部２ｆとパルス発生部２ｃとの異な
る点は、制御部２ｅによってパルスを出力しないと判断
された場合にパルス発生部からパルスを出力しないよう
な回路が含まれている点である。

【００８９】以上のような回路構成をＰＬＤ２の内部回
路として書き込むことによって、振動型モータの回転
量、すなわち振動型モータの駆動対称物の位置を制御す
るような構成が実現できる。

【００９０】図１に戻り、上述した速度制御用の回路を
ＰＬＤ２内において構築するための速度制御用回路書き
込み情報と、位置制御用の回路をＰＬＤ２内において構
築するための位置制御用回路書き込み情報は、あらかじ
めＣＰＵ１の内部メモリーに格納されており、振動型モ
ータ４の用途に応じて任意に回路の機能の変更ができる
ような構成になっている。

【００９１】なお、上記構成を用いなくてもあらかじめ
全ての機能が実現できる回路をＰＬＤ２の内部に書き込
んでおけば、ＣＰＵ１からＰＬＤ２の内部回路の変更を
する必要はなくなるが、このような構成にした場合、規
模の大きなＰＬＤ２を使用しなければならなくなり、回
路構成が複雑かつ高価なものになってしまう。

【００９２】以上説明したように本発明の第１の実施の
形態によれば、エンコーダ５の出力をＣＰＵ１に出力し
て振動型モータの制御動作をＣＰＵ（マイクロコンピュ
ータ）１で行うのではなく、エンコーダ５の出力をＰＬ
Ｄ２に出力し、ＰＬＤ２内部のデジタル回路で振動型モ
ータの制御動作を行うようにしているので、高速かつ高
精度な制御を安価な回路で行うことができ、またＰＬＤ
２の回路構成を書き換えることによって汎用的な用途に
対しても柔軟に対応することができる。

【００９３】なお、本実施の形態では同種の振動型モー
タの用途に応じてＰＬＤ２の内部回路を変更する例を挙
げたが、パルス発生部２ｃの構成を書き換え、あるいは
新たに追加することにより、駆動方式が異なる振動型モ
ータに対する駆動回路として使用するよにしても良い。

【００９４】（第２の実施の形態）図１３は本発明の第
２の実施の形態を示すブロック図である。

【００９５】本実施の形態ではＣＰＵ１に格納されてい
る振動型モータ４の制御を行うＰＬＤ２の回路情報をパ
ソコン６からＲＳ２３２Ｃ等のシリアルインターフェイ
ス、もしくはパラレルポート等を利用したパラレルイン
ターフェイスを用いて転送できるように構成されてい
る。転送された回路情報はＣＰＵ１の内部に記憶され
る。これにより駆動回路がＣＰＵ１に格納された後であ
っても柔軟に回路の変更を行うことができる。振動型モ
ータ４の制御に関しては上述した第１の実施の形態と同
様であるので説明を省略する。

【００９６】（第３の実施の形態）図１４は本発明の第
３の実施の形態を示すブロック図である。本実施の形態
では第２の実施の形態においてＣＰＵ１の内部に格納さ
れていたＰＬＤ２の回路情報を再書き込み可能な記憶素
子であるＥＥＰＲＯＭに格納している。回路情報はパソ
コン６からシリアルインターフェイスもしくはパラレル
インターフェイスを介してＣＰＵ１に転送され、ＣＰＵ
１からＥＥＰＲＯＭに回路情報が格納される。これによ
りメモリー空間の少ないＣＰＵを使用した場合や規模の
大きなＰＬＤ２を使用した時に生じるＣＰＵのメモリー
不足を解消することができ、さらに上記従来例よりも選
択できる回路の種類を増やすことができる。振動型モー
タ４の制御に関しては前述した第１の実施の形態と同様
であるので説明を省略する。

【００９７】図１５は、本実施の形態におけるパソコン
とＣＰＵ１との間、ＣＰＵ１とＥＥＰＲＯＭ７との間、
およびＣＰＵ１とＰＬＤ２との間のデータ書き込み動作
を示すフローチャートである。なお、ＣＰＵ１の動作
は、パソコン６等で読取可能とするフロッピーディス
ク、ＣＤ−ＲＯＭ等の記録媒体を介して常に変更可能な
構成となっている。

【００９８】ＳＴＥＰ１で回路電源の投入となる。本実
施の形態のＰＬＤ２は、回路電源を切断すると、回路情
報が失われてしまうような種類のものを使用している。
よって、回路電源が投入された後にＰＬＤ２に回路情報
を書き込む必要がある。

【００９９】ＳＴＥＰ２では、ＥＥＰＲＯＭ７にＰＬＤ
２に書き込む回路情報が格納されているか否か調べてい
る。回路情報が格納されていない場合はＳＴＥＰ６に進
み、回路情報が外部から転送されるのを待つ動作を行
う。回路情報が格納されている場合は、ＳＴＥＰ３に進
む。

【０１００】ＳＴＥＰ３では、ＥＥＰＲＯＭ７から読み
込む回路情報が終了したかどうか検出している。終了し
ていなければ、ＳＴＥＰ４でＥＥＰＲＯＭ７から回路デ
ータを読み込む。終了していればＳＴＥＰ６に進み新し
い回路情報が外部から入ってくるまで待つ動作を行う。

【０１０１】ＳＴＥＰ５では、ＰＬＤ２に回路情報を転
送する動作を行っている。回路情報がＰＬＤ２に完全に
転送されるまではＰＬＤ２は振動型モータの制御回路と
して動作はしない。

【０１０２】ＳＴＥＰ６において、パソコン６からのデ
ータ送信がない場合は、ＳＴＥＰ６を繰り返し、データ
送信が発生すると、ＳＴＥＰ７に進む。

【０１０３】ＳＴＥＰ７では、パソコン６からのデータ
送信が終了したか否かを判断している。終了していなけ
れば、ＳＴＥＰ８でパソコン６からのデータを読み込
む。終了した場合は、前述のＳＴＥＰ３〜５に進み、Ｅ
ＥＰＲＯＭ７からＰＬＤ２への回路情報の書き込み動作
が行われる。

【０１０４】ＳＴＥＰ９では、パソコン６から読み取っ
たデータをＥＥＰＲＯＭ７に書き込んでいる。ＳＴＥＰ
７〜９により、全ての回路情報がＥＥＰＲＯＭ７に書き
込まれる。

【０１０５】ＥＥＰＲＯＭ７は、電源を切断しても情報
は失われることがないので、パソコン６から転送された
最新の回路情報は、次回の電源立ち上げ時には、ＳＴＥ
Ｐ３〜５による動作で、ＰＬＤ２に書き込むことができ
る。

【０１０６】なお、上記動作はＣＰＵ１の動作の一例で
あり、後に媒体を介して動作の変更を行うことができ
る。

【０１０７】（第４の実施の形態）図１６は本発明の第
４の実施の形態を示すブロック図である。本実施の形態
では回路情報の転送をＬＡＮ（イーサーネット）を使用
して行っている。回路情報はＬＡＮ上にあるパソコン６
ａ、６ｂまたはワークステーション１０等から転送する
ことができる。さらにパソコン６ｂに接続されているモ
デム１１を介して電話回線でＬＡＮ上以外のパソコン等
からも転送することができる。

【０１０８】本実施の形態のように構成することによ
り、上述した実施の形態よりも更に広範囲の端末から回
路情報を転送することができる。振動型モータの制御に
関しては上述した第１に実施の形態と同様であるので説
明を省略する。

【０１０９】なお、これまで述べてきた実施の形態にお
ける回路情報やＣＰＵのプログラム等の動作情報は、フ
ロッピーディスク等の記録媒体を介して流通してもよい
ものとする。

【０１１０】

【発明の効果】以上説明したように本出願に係る第１、
第４の発明では、電気−機械エネルギー変換素子に交番
信号を印加することで励振させ、駆動力を得る振動型ア
クチュエータの駆動装置において、振動型アクチュエー
タの駆動信号を生成するための回路としてプログラム可
能なロジックデバイスを利用しているので、高速で高精
度な制御系を振動型アクチュエータの種類や用途に応じ
て実現することができる。

【０１１１】また、本出願に係る第２の発明では、プロ
グラム可能なロジックデバイスの回路情報を情報処理手
段の外部の記憶手段を用いて記憶することにより、上記
した第１の発明の効果に加え、大規模で、かつ多種類の
回路情報を選択して使用することができ、この記憶手段
としてＥＥＰＲＯＭ等の書き換え可能な記憶素子を用い
ることにより、前述した効果に加えて、記憶させた回路
情報を書き換えることが可能になる。

【０１１２】また、第１、第２の発明において、前記回
路情報を通信手段によって転送することにより、上記効
果に加えて、回路情報をより広範囲な手段で、簡単に書
き換えることが可能となる。

【０１１３】本出願に係る第３の発明では上記したロジ
ックデバイスへの回路情報やＣＰＵの動作情報をフロッ
ピーディスク等の記録媒体を介して流通できるので、さ
らに広範囲で安価に情報の流通が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の回路構成を示すブ
ロック図。

【図２】図１の振動型モータの周波数−速度特性を示す
グラフ。

【図３】図１の昇圧手段である昇圧回路の回路図。

【図４】本発明の第１の実施の形態で使用するパルス発
生部を説明するためのタイミングチャート。

【図５】図１の昇圧手段から出力される電圧波形を示す
図。

【図６】図１のＰＬＤ２の内部構成（速度制御）を示す
ブロック図。

【図７】図６の速度差検出部を説明するための回路図。

【図８】図６の演算部を説明するための回路図。

【図９】図６のパルス発生部を説明するための回路図。

【図１０】図１のＰＬＤ２の内部構成（位置制御）を示
すブロック図。

【図１１】図１０の位置カウンタを説明するための回路
図。

【図１２】図１０の演算部を説明するための回路図。

【図１３】本発明の第２の実施の形態の回路構成を示す
ブロック図。

【図１４】本発明の第３の実施の形態の回路構成を示す
ブロック図。

【図１５】図１４のＥＥＰＲＯＭ、ＣＰＵ、マイコン、
ＰＬＤとの動作を説明するフローチャート。

【図１６】本発明の第４の実施の形態の回路構成を示す
ブロック図。

【図１７】振動型モータの制御にＣＰＵを用いた従来例
のブロック図。

【図１８】振動型モータの制御にロジック回路を用いた
従来例のブロック図。

【符号の説明】

１，１００…ＣＰＵ ２…ＰＬＤ２ ３，２０２…昇圧手段 ４，１１０，２０３…振動型モータ ５，２０４…エンコーダ ６…パソコン ７…ＥＥＰＲＯＭ ８…イーサネットハブ ９…プリンタ １０…ワークステーション １１…モデム ２７ａ，２７ｂ，２７ｃ，２７ｄ…ＦＥＴ ２８ａ，２８ｂ…トランス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 潤 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 熱田 暁生 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (24)

【特許請求の範囲】
1. 【請求項１】 電気−機械エネルギー変換素子に交番信
   号を印加することで励振させ、駆動力を得る振動型アク
   チュエータの駆動装置において、 振動型アクチュエータの駆動信号を生成するための回路
   を入力される回路情報に従って内部に形成するプログラ
   ム可能なロジックデバイスと、前記プログラム可能なロ
   ジックデバイスに対して前記回路情報を出力する情報処
   理手段とを有することを特徴とする振動型アクチュエー
   タの駆動装置。
2. 【請求項２】 電気−機械エネルギー変換素子に交番信
   号を印加することで励振させ、駆動力を得る振動型アク
   チュエータの駆動装置において、 振動型アクチュエータの駆動信号を生成するための回路
   を入力される回路情報に従って内部に書き換え可能に形
   成するプログラム可能なロジックデバイスと、前記プロ
   グラム可能なロジックデバイスに対して前記回路情報を
   出力する情報処理手段とを有することを特徴とする振動
   型アクチュエータの駆動装置。
3. 【請求項３】 電気−機械エネルギー変換素子に交番信
   号を印加することで励振させ、駆動力を得る振動型アク
   チュエータの駆動装置において、 振動型アクチュエータの駆動信号を生成するための回路
   を入力される回路情報に従って内部に書き換え可能に形
   成するプログラム可能なロジックデバイスと、前記プロ
   グラム可能なロジックデバイスに対して前記回路情報を
   出力する情報処理手段と、前記情報処理手段に前記回路
   情報を通信手段を介して転送する情報入力手段とを有す
   ることを特徴とする振動型アクチュエータの駆動装置。
4. 【請求項４】 電気−機械エネルギー変換素子に交番信
   号を印加することで励振させ、駆動力を得る振動型アク
   チュエータの駆動装置において、 振動型アクチュエータの駆動信号を生成するための回路
   を入力される回路情報に従って内部に書き換え可能に形
   成するプログラム可能なロジックデバイスと、前記プロ
   グラム可能なロジックデバイスに対して前記回路情報を
   出力する情報処理手段と、前記情報処理手段が前記ロジ
   ックデバイスに入力する前記回路情報を記憶する前記情
   報処理手段の外部記憶手段とを有することを特徴とする
   振動型アクチュエータの駆動装置。
5. 【請求項５】 電気−機械エネルギー変換素子に交番信
   号を印加することで励振させ、駆動力を得る振動型アク
   チュエータの駆動装置において、 振動型アクチュエータの駆動信号を生成するための回路
   を入力される回路情報に従って内部に書き換え可能に形
   成するプログラム可能なロジックデバイスと、前記プロ
   グラム可能なロジックデバイスに対して前記回路情報を
   出力する情報処理手段と、前記情報処理手段が前記ロジ
   ックデバイスに入力する前記回路情報を記憶する前記情
   報処理手段の外部記憶手段と、前記情報処理手段に前記
   回路情報を通信手段を介して転送する情報入力手段とを
   有することを特徴とする振動型アクチュエータの駆動装
   置。
6. 【請求項６】 前記記憶手段は、ＥＥＰＲＯＭ等の書き
   換え可能な記憶素子を用いることを特徴とする請求項４
   または５に記載の振動型アクチュエータの駆動装置。
7. 【請求項７】 前記通信手段は、前記ロジックデバイス
   の回路情報を前記情報処理手段または前記記憶手段に転
   送することを特徴とする請求項５に記載の振動型アクチ
   ュエータの駆動装置。
8. 【請求項８】 前記情報入力手段はコンピュータである
   ことを特徴とする請求項３、５または７に記載の振動型
   アクチュエータの駆動装置。
9. 【請求項９】 前記通信手段は、前記情報処理手段とシ
   リアル通信またはパラレル通信により前記情報入力手段
   と通信することを特徴とする請求項３、５、７または８
   に記載の振動型アクチュエータの駆動装置。
10. 【請求項１０】 前記通信手段は、情報処理手段へネッ
    トワーク上に接続された機器からネットワークプロトコ
    ルを用いて情報の通信を行うことを特徴とする請求項
    ３、５、７、８または９に記載の振動型アクチュエータ
    の駆動装置。
11. 【請求項１１】 前記ロジックデバイスは、振動型アク
    チュエータの出力側から速度情報または位置情報がフィ
    ードバック制御のために入力されていることを特徴とす
    る請求項１ないし１０のいずれか一つに記載の振動型ア
    クチュエータの駆動装置。
12. 【請求項１２】 前記ロジックデバイスは、パルス生成
    部と、前記パルス生成部のための演算部と、前記演算部
    のための速度差検出部をフィードバック制御のための回
    路として形成していることを特徴とする請求項１ないし
    １１のいずれか一つに記載の振動型アクチュエータの駆
    動装置。
13. 【請求項１３】 前記ロジックデバイスは、パルス生成
    部と、前記パルス生成部のための演算部と、前記演算部
    のための位置カウンタをフィードバック制御のための回
    路として形成していることを特徴とする請求項１ないし
    １１のいずれか一つに記載の振動型アクチュエータの駆
    動装置。
14. 【請求項１４】 前記ロジックデバイスからの出力を、
    昇圧手段により昇圧して振動型アクチュエータに印加す
    るようにしたことを特徴とする振動型アクチュエータの
    駆動装置。
15. 【請求項１５】 前記情報処理手段は前記ロジックデバ
    イスに指令値を出力することを特徴とする請求項１ない
    し１４のいずれか一つに記載の振動型アクチュエータの
    駆動装置。
16. 【請求項１６】 電気−機械エネルギー変換素子に交番
    信号を印加することで励振させ、駆動力を得る振動型ア
    クチュエータの駆動信号を生成するための回路を入力さ
    れる回路情報に従って内部に形成するプログラム可能な
    ロジックデバイスのための前記回路情報を記録したコン
    ピュータ読取可能な記録媒体。
17. 【請求項１７】 電気−機械エネルギー変換素子に交番
    信号を印加することで励振させ、駆動力を得る振動型ア
    クチュエータの駆動信号を生成するための回路を回路情
    報に従って内部に形成するプログラム可能なロジックデ
    バイスに対して情報処理手段により前記回路情報を入力
    する際の処理動作のプログラムを記録したコンピュータ
    読取可能な記録媒体。
18. 【請求項１８】 前記回路情報は、パルス生成部と、前
    記パルス生成部のための演算部と、前記演算部のための
    速度差検出部で構成されるフィードバック制御回路を構
    築するものであることを特徴とする請求項１６に記載の
    記録媒体。
19. 【請求項１９】 前記回路情報は、パルス生成部と、前
    記パルス生成部のための演算部と、前記演算部のための
    位置カウンタで構成されるフィードバック制御回路を構
    築するものであることを特徴とする請求項１６に記載の
    記録媒体。
20. 【請求項２０】 前記処理動作は、前記情報処理手段の
    外部記憶手段との間の動作、あるいはコンピュータとの
    間の動作であることを特徴とする請求項１７に記載の記
    録媒体。
21. 【請求項２１】 電気−機械エネルギー変換素子に交番
    信号を印加して振動体を励振させ、駆動力を得る振動型
    アクチュエータ装置のためのシステムにおいて、 振動型アクチュエータの駆動状態を検知する検知手段か
    らの検知出力を入力し、指令値と該検知出力に基づいて
    前記交番信号を制御する信号を出力する制御回路を内部
    に形成するプログラム可能なロジックデバイスと、該デ
    バイスに対して前記指令値を設定するとともに、デバイ
    ス内部に形成される制御回路を形成させるための回路情
    報を前記デバイスに通信する処理装置からなる振動型ア
    クチュエータ装置システム。
22. 【請求項２２】 前記処理装置から前記デバイスに通信
    される回路情報により、前記デバイスは前記制御回路を
    形成することを特徴とする請求項２１に記載の振動型ア
    クチュエータ装置システム。
23. 【請求項２３】 前記回路情報が第１の情報の時、前記
    デバイスは第１の制御回路を形成し、第２の情報の時、
    前記デバイスは前記第１とは異なる第２の制御回路を形
    成することを特徴とする請求項２２に記載の振動型アク
    チュエータ装置システム。
24. 【請求項２４】 前記処理装置は、ＣＰＵであることを
    特徴とする請求項２１、２２または２３に記載の振動型
    アクチュエータ装置システム。