JPH11177350A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH11177350A JPH11177350A JP9346059A JP34605997A JPH11177350A JP H11177350 A JPH11177350 A JP H11177350A JP 9346059 A JP9346059 A JP 9346059A JP 34605997 A JP34605997 A JP 34605997A JP H11177350 A JPH11177350 A JP H11177350A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- circuit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 定電圧制御用のトランジスタにコレクタ損失
の小さなものを使用できる増幅回路を提供する。 【解決手段】 ｏｎ／ｏｆｆ制御端子がハイのときトラ
ンジスタ５４をオンにし、定電圧ダイオード５３を短絡
してトランジスタ５１のベースは定電圧ダイオード５２
の電圧で制御され、出力側の電圧Ｖｅは低く制御され
る。この状態で増幅回路１の入力がないときは定電圧回
路５の入力側の電圧Ｖｃが高く、電圧比較器５７の中点
電圧も高くなり定電圧ダイオード５６の電圧を超えると
トランジスタ５５をオンに、トランジスタ５４をオフに
してトランジスタ５１のベースは定電圧ダイオード５２
と５３が直列になった高い電圧で制御され、出力側の電
圧Ｖｅが高くなるためトランジスタ５１内部の損失が少
なくなり低コレクタ損失のトランジスタでよい。
の小さなものを使用できる増幅回路を提供する。 【解決手段】 ｏｎ／ｏｆｆ制御端子がハイのときトラ
ンジスタ５４をオンにし、定電圧ダイオード５３を短絡
してトランジスタ５１のベースは定電圧ダイオード５２
の電圧で制御され、出力側の電圧Ｖｅは低く制御され
る。この状態で増幅回路１の入力がないときは定電圧回
路５の入力側の電圧Ｖｃが高く、電圧比較器５７の中点
電圧も高くなり定電圧ダイオード５６の電圧を超えると
トランジスタ５５をオンに、トランジスタ５４をオフに
してトランジスタ５１のベースは定電圧ダイオード５２
と５３が直列になった高い電圧で制御され、出力側の電
圧Ｖｅが高くなるためトランジスタ５１内部の損失が少
なくなり低コレクタ損失のトランジスタでよい。
Description
【０００１】
【発明の属する技術分野】本発明は入力信号を電圧増幅
したのち電力増幅する増幅回路に関するものである。
したのち電力増幅する増幅回路に関するものである。
【０００２】
【従来の技術】近年、音響用増幅回路において要求され
る出力が増大してきている。しかしながら価格は年々下
降してきており、増幅回路の出力増大とコストダウンと
を両立させなければならなくなっている。
る出力が増大してきている。しかしながら価格は年々下
降してきており、増幅回路の出力増大とコストダウンと
を両立させなければならなくなっている。
【０００３】
【発明が解決しようとする課題】基本回路構成を変えず
に増幅回路の出力を上げるには、電源の電圧を高くする
必要がある。そのためには、定電圧回路に使用するトラ
ンジスタは高コレクタ損失（Ｐｃ）の部品を使わなけれ
ばならず、コストアップの要因となっていた。
に増幅回路の出力を上げるには、電源の電圧を高くする
必要がある。そのためには、定電圧回路に使用するトラ
ンジスタは高コレクタ損失（Ｐｃ）の部品を使わなけれ
ばならず、コストアップの要因となっていた。
【０００４】本発明は、増幅回路の出力増大のため電源
電圧を上げても、定電圧回路に使用するトランジスタに
従来のように高コレクタ損失のものを必要としないよう
にする手段を提供することを目的とする。
電圧を上げても、定電圧回路に使用するトランジスタに
従来のように高コレクタ損失のものを必要としないよう
にする手段を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１の増幅回路は、入力信号を電圧増
幅するための電圧増幅手段と、電圧増幅手段の出力を入
力して電力増幅する電力増幅手段と、電力増幅手段へ直
流電源電圧を供給する電源手段と、電源手段の直流電源
電圧を定電圧化して電圧増幅手段へ直流電源電圧として
供給する定電圧回路手段とを備えた構成であり、電力増
幅手段の小出力時に定電圧回路手段の直流出力電圧を高
くするように作用する。
に、本発明の請求項１の増幅回路は、入力信号を電圧増
幅するための電圧増幅手段と、電圧増幅手段の出力を入
力して電力増幅する電力増幅手段と、電力増幅手段へ直
流電源電圧を供給する電源手段と、電源手段の直流電源
電圧を定電圧化して電圧増幅手段へ直流電源電圧として
供給する定電圧回路手段とを備えた構成であり、電力増
幅手段の小出力時に定電圧回路手段の直流出力電圧を高
くするように作用する。
【０００６】これにより小出力時の定電圧回路手段内部
の電圧低下すなわち損失を少なくでき、コレクタ損失の
小さいトランジスタを用いることができてコストを安く
することができる。
の電圧低下すなわち損失を少なくでき、コレクタ損失の
小さいトランジスタを用いることができてコストを安く
することができる。
【０００７】また請求項２の増幅回路は、請求項１の構
成において、定電圧回路手段は電源手段の直流電源電圧
を検出してそれが高いときには直流出力電圧を高くする
ように作用するものであり、電源電圧の変動から電力増
幅手段の出力を検出するもので、請求項１と同様な効果
を得ることができる。
成において、定電圧回路手段は電源手段の直流電源電圧
を検出してそれが高いときには直流出力電圧を高くする
ように作用するものであり、電源電圧の変動から電力増
幅手段の出力を検出するもので、請求項１と同様な効果
を得ることができる。
【０００８】つぎに請求項３の増幅回路は、請求項１の
構成において定電圧回路手段は少なくとも２種類以上ま
たは連続的に変化する直流出力電圧を有し、電力増幅手
段の大出力時に低い電圧を発生して電圧増幅手段の出力
電圧を制限し、電力増幅手段の小出力時に高い電圧を発
生することにより回路中の損失を低下させるように作用
するものであり、請求項１のさらに具体的な実現方法を
示すものである。
構成において定電圧回路手段は少なくとも２種類以上ま
たは連続的に変化する直流出力電圧を有し、電力増幅手
段の大出力時に低い電圧を発生して電圧増幅手段の出力
電圧を制限し、電力増幅手段の小出力時に高い電圧を発
生することにより回路中の損失を低下させるように作用
するものであり、請求項１のさらに具体的な実現方法を
示すものである。
【０００９】そして請求項４の増幅回路は、請求項１ま
たは２の構成において、定電圧回路手段の出力変化は電
力増幅手段の出力変化または電源手段の直流電源電圧の
変化に対してヒステリシス特性を持つように作用するも
のであり、微細な電源電圧変動の影響を受けにくくする
ものである。
たは２の構成において、定電圧回路手段の出力変化は電
力増幅手段の出力変化または電源手段の直流電源電圧の
変化に対してヒステリシス特性を持つように作用するも
のであり、微細な電源電圧変動の影響を受けにくくする
ものである。
【００１０】
【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１の増幅回路について、図面を参照しながら
説明する。図１は本発明の実施の形態１の増幅回路のブ
ロック図である。増幅回路１は簡単のために４チャンネ
ルの増幅回路のうち１チャンネル分だけを示す。増幅回
路１は電圧増幅手段である電圧増幅段２と電力増幅手段
である電力増幅段３とよりなり、この増幅回路１を動作
させるための電源電圧をトランス４で変圧したＡＣ電圧
を整流回路７で整流する電源手段で直流電源電圧として
電力増幅段３に供給するとともに、さらに定電圧回路手
段である正電圧側の定電圧回路５と負電圧側の定電圧回
路６とで定電圧化して定電圧直流電源電圧として電圧増
幅段２に供給する。制御切り替え回路８は２チャンネル
時と４チャンネル時とで定電圧回路５，６の出力電圧を
切り換えることによって４チャンネル時に増幅回路１の
最大出力を低下させるためのものである。
実施の形態１の増幅回路について、図面を参照しながら
説明する。図１は本発明の実施の形態１の増幅回路のブ
ロック図である。増幅回路１は簡単のために４チャンネ
ルの増幅回路のうち１チャンネル分だけを示す。増幅回
路１は電圧増幅手段である電圧増幅段２と電力増幅手段
である電力増幅段３とよりなり、この増幅回路１を動作
させるための電源電圧をトランス４で変圧したＡＣ電圧
を整流回路７で整流する電源手段で直流電源電圧として
電力増幅段３に供給するとともに、さらに定電圧回路手
段である正電圧側の定電圧回路５と負電圧側の定電圧回
路６とで定電圧化して定電圧直流電源電圧として電圧増
幅段２に供給する。制御切り替え回路８は２チャンネル
時と４チャンネル時とで定電圧回路５，６の出力電圧を
切り換えることによって４チャンネル時に増幅回路１の
最大出力を低下させるためのものである。
【００１１】入力信号は増幅回路１で増幅された後出力
されるが、増幅回路１は一般的に入力信号は電圧増幅段
２でその振幅を増幅され、その後電力増幅段３で電流を
増幅して出力される構成となっている。ここで増幅回路
１の出力しうる最大出力電圧は電圧増幅段２で決まり、
電圧増幅段２が出力しうる最大電圧は、電圧増幅段２に
供給される電圧すなわち定電圧回路５の直流出力電圧で
ある。言い替えればこの電圧によって増幅回路１の最大
出力を制限している。
されるが、増幅回路１は一般的に入力信号は電圧増幅段
２でその振幅を増幅され、その後電力増幅段３で電流を
増幅して出力される構成となっている。ここで増幅回路
１の出力しうる最大出力電圧は電圧増幅段２で決まり、
電圧増幅段２が出力しうる最大電圧は、電圧増幅段２に
供給される電圧すなわち定電圧回路５の直流出力電圧で
ある。言い替えればこの電圧によって増幅回路１の最大
出力を制限している。
【００１２】定電圧回路５の入力側の電圧をＶｃ、出力
側の電圧をＶｅとし、流れる電流をＩｃｅとすると、定
電圧回路５中のトランジスタに必要なコレクタ損失Ｐｃ
は、 Ｐｃ＝（Ｖｃ−Ｖｅ）＊Ｉｃｅ となる。しかしながら実際に使用するトランス４は、そ
の内部抵抗のために高負荷時すなわち電力増幅段３の大
出力時に、無負荷時（小出力時）より出力される電圧が
低くなるのが一般的である。ここで高負荷時の電圧をＶ
load、無負荷時の電圧をＶload＋Ｖαとすれば、高負荷
時にトランジスタに必要なコレクタ損失Ｐｃは、 Ｐｃ＝（Ｖload−Ｖｅ）＊Ｉｃｅ であり、無負荷時では、 Ｐｃ＝（Ｖload＋Ｖα−Ｖｅ）＊Ｉｃｅ となる。故に無負荷時には高負荷時より、トランジスタ
に必要なコレクタ損失ＰｃはＶα＊Ｉｃｅだけ大きくな
り、その分だけ高価なコレクタ損失Ｐｃの大きなトラン
ジスタを使用しなくてはならなくなる。
側の電圧をＶｅとし、流れる電流をＩｃｅとすると、定
電圧回路５中のトランジスタに必要なコレクタ損失Ｐｃ
は、 Ｐｃ＝（Ｖｃ−Ｖｅ）＊Ｉｃｅ となる。しかしながら実際に使用するトランス４は、そ
の内部抵抗のために高負荷時すなわち電力増幅段３の大
出力時に、無負荷時（小出力時）より出力される電圧が
低くなるのが一般的である。ここで高負荷時の電圧をＶ
load、無負荷時の電圧をＶload＋Ｖαとすれば、高負荷
時にトランジスタに必要なコレクタ損失Ｐｃは、 Ｐｃ＝（Ｖload−Ｖｅ）＊Ｉｃｅ であり、無負荷時では、 Ｐｃ＝（Ｖload＋Ｖα−Ｖｅ）＊Ｉｃｅ となる。故に無負荷時には高負荷時より、トランジスタ
に必要なコレクタ損失ＰｃはＶα＊Ｉｃｅだけ大きくな
り、その分だけ高価なコレクタ損失Ｐｃの大きなトラン
ジスタを使用しなくてはならなくなる。
【００１３】ここでＶｅを高く設定できれば、前述の
式、 Ｐｃ＝（Ｖload＋Ｖα−Ｖｅ）＊Ｉｃｅ より、トランジスタのコレクタ損失Ｐｃを低く設定でき
るころがわかるが、Ｖｅは電圧増幅段２の最大出力を制
限している電圧であるので、無条件に高く設定できな
い。
式、 Ｐｃ＝（Ｖload＋Ｖα−Ｖｅ）＊Ｉｃｅ より、トランジスタのコレクタ損失Ｐｃを低く設定でき
るころがわかるが、Ｖｅは電圧増幅段２の最大出力を制
限している電圧であるので、無条件に高く設定できな
い。
【００１４】ここで、本発明では、無負荷時に限りこの
定電圧回路より出力される電圧を高く設定することにし
た。すなわち無負荷時には入力信号が無いので、出力を
制限する必要はない。ゆえに上記の定電圧回路の出力電
圧Ｖｅを高く設定してもよい訳で、これにより、従来よ
りコレクタ損失Ｐｃの小さいトランジスタを使用できる
こととなり、コストダウンできる。
定電圧回路より出力される電圧を高く設定することにし
た。すなわち無負荷時には入力信号が無いので、出力を
制限する必要はない。ゆえに上記の定電圧回路の出力電
圧Ｖｅを高く設定してもよい訳で、これにより、従来よ
りコレクタ損失Ｐｃの小さいトランジスタを使用できる
こととなり、コストダウンできる。
【００１５】図２は図１の中の定電圧回路５の実際の回
路図である。トランジスタ５１は電圧増幅段２に供給す
る電圧Ｖｅを制御する。定電圧ダイオード５２，５３は
抵抗器Ｒ１とともに定電圧回路５の入力側の電圧Ｖｃを
分圧してトランジスタ５１のベース電位を規定し出力側
の電圧Ｖｅを決定する。トランジスタ５４は定電圧ダイ
オード５３を短絡することによってトランジスタ５１の
ベース電位を変化させる。トランジスタ５４のベース−
エミッタ間に接続されたトランジスタ５５のベースと電
圧比較器５７の中点との間には図の極性の定電圧ダイオ
ード５６が接続され、電圧比較器５７は定電圧回路５の
入力側の電圧Ｖｃとグランドの間に接続されている。さ
らにトランジスタ５４のコレクタと電圧比較器５７の中
点の間には抵抗器Ｒ２が接続され、この接続点とグラン
ドの間にはコンデンサＣ１が接続されている。トランジ
スタ５４のベースには制御切り替え回路８からのｏｎ／
ｏｆｆ制御端子が接続されている。
路図である。トランジスタ５１は電圧増幅段２に供給す
る電圧Ｖｅを制御する。定電圧ダイオード５２，５３は
抵抗器Ｒ１とともに定電圧回路５の入力側の電圧Ｖｃを
分圧してトランジスタ５１のベース電位を規定し出力側
の電圧Ｖｅを決定する。トランジスタ５４は定電圧ダイ
オード５３を短絡することによってトランジスタ５１の
ベース電位を変化させる。トランジスタ５４のベース−
エミッタ間に接続されたトランジスタ５５のベースと電
圧比較器５７の中点との間には図の極性の定電圧ダイオ
ード５６が接続され、電圧比較器５７は定電圧回路５の
入力側の電圧Ｖｃとグランドの間に接続されている。さ
らにトランジスタ５４のコレクタと電圧比較器５７の中
点の間には抵抗器Ｒ２が接続され、この接続点とグラン
ドの間にはコンデンサＣ１が接続されている。トランジ
スタ５４のベースには制御切り替え回路８からのｏｎ／
ｏｆｆ制御端子が接続されている。
【００１６】このように構成され、つぎにその動作を説
明する。２チャンネル使用時には増幅回路１の出力電力
を低下させる必要がないので、制御切り替え回路８はｏ
ｎ／ｏｆｆ制御端子をローにして、トランジスタ５４を
トランジスタ５５の入力の状態に無関係にオフにし、ト
ランジスタ５１のベースは定電圧ダイオード５２，５３
が直列になった電圧で制御され、定電圧回路５の出力側
の電圧Ｖｅは高く制御される。
明する。２チャンネル使用時には増幅回路１の出力電力
を低下させる必要がないので、制御切り替え回路８はｏ
ｎ／ｏｆｆ制御端子をローにして、トランジスタ５４を
トランジスタ５５の入力の状態に無関係にオフにし、ト
ランジスタ５１のベースは定電圧ダイオード５２，５３
が直列になった電圧で制御され、定電圧回路５の出力側
の電圧Ｖｅは高く制御される。
【００１７】４チャンネル使用時には、４つの増幅回路
が使用されるので、総合の消費電力が増え、個々の増幅
回路の出力を低下させる必要があり、制御切り替え回路
８はｏｎ／ｏｆｆ制御端子に制御電圧ハイを加えてトラ
ンジスタ５４をオンにし、定電圧ダイオード５３を短絡
してトランジスタ５１のベースは定電圧ダイオード５２
の電圧で制御され、定電圧回路５の出力側の電圧Ｖｅは
低く制御される。
が使用されるので、総合の消費電力が増え、個々の増幅
回路の出力を低下させる必要があり、制御切り替え回路
８はｏｎ／ｏｆｆ制御端子に制御電圧ハイを加えてトラ
ンジスタ５４をオンにし、定電圧ダイオード５３を短絡
してトランジスタ５１のベースは定電圧ダイオード５２
の電圧で制御され、定電圧回路５の出力側の電圧Ｖｅは
低く制御される。
【００１８】この状態で増幅回路１の入力がないとき、
すなわち無負荷時には、定電圧回路５の入力側の電圧Ｖ
ｃが高く、電圧比較器５７の中点電圧も高くなり定電圧
ダイオード５６の電圧を超えるとトランジスタ５５をオ
ンにし、トランジスタ５４をオフにさせるので、トラン
ジスタ５１のベースは定電圧ダイオード５２と５３が直
列になった高い電圧で制御され、定電圧回路５の出力側
の電圧Ｖｅが高くなる。
すなわち無負荷時には、定電圧回路５の入力側の電圧Ｖ
ｃが高く、電圧比較器５７の中点電圧も高くなり定電圧
ダイオード５６の電圧を超えるとトランジスタ５５をオ
ンにし、トランジスタ５４をオフにさせるので、トラン
ジスタ５１のベースは定電圧ダイオード５２と５３が直
列になった高い電圧で制御され、定電圧回路５の出力側
の電圧Ｖｅが高くなる。
【００１９】増幅回路１の入力が大きく電力増幅段３の
出力が大きいときには、トランス４から出力される電圧
すなわち定電圧回路５の入力側の電圧Ｖｃが小出力時に
比べて低くなり、電圧比較器５７の中点電圧も低くなり
定電圧ダイオード５６の電圧を超えられずトランジスタ
５５はオフとなり、トランジスタ５４をオンにさせるの
で、定電圧ダイオード５３はトランジスタ５４で短絡さ
れ、トランジスタ５１のベースは定電圧ダイオード５２
のみの低い電圧で制御され、定電圧回路５の出力側の電
圧Ｖｅが低くなり、電圧増幅段２の出力電圧を制限す
る。
出力が大きいときには、トランス４から出力される電圧
すなわち定電圧回路５の入力側の電圧Ｖｃが小出力時に
比べて低くなり、電圧比較器５７の中点電圧も低くなり
定電圧ダイオード５６の電圧を超えられずトランジスタ
５５はオフとなり、トランジスタ５４をオンにさせるの
で、定電圧ダイオード５３はトランジスタ５４で短絡さ
れ、トランジスタ５１のベースは定電圧ダイオード５２
のみの低い電圧で制御され、定電圧回路５の出力側の電
圧Ｖｅが低くなり、電圧増幅段２の出力電圧を制限す
る。
【００２０】ここで抵抗器Ｒ２の動作を説明すると、定
電圧回路５の入力側の電圧Ｖｃの細かい変化で出力側の
電圧Ｖｅが細かく変化するのを防ぐためのもので、電圧
Ｖｃが低くなろうとするとき、電圧比較器５７の中点
は、抵抗器Ｒ２によってトランジスタ５４のコレクタ電
圧を印加され、電圧比較器５７で規定された電圧より高
い電圧に維持され、中点電圧がより低い電圧にならない
とトランジスタ５５はオフにならない。またそうしてト
ランジスタ５４がいったんオフになるとトランジスタ５
４がオンとなり、抵抗器Ｒ２によって電圧比較器５７の
中点に低い電圧が印加されるので、Ｖｃがより高くなっ
て電圧比較器５７の中点がより高くならないとトランジ
スタ５５がオンにならないという正帰還によるヒステリ
シス現象を用いて電圧切り替えを安定に行うものであ
る。コンデンサＣ１は電圧比較器５７の中点に加わる電
源のリップルの影響を除くためのものである。
電圧回路５の入力側の電圧Ｖｃの細かい変化で出力側の
電圧Ｖｅが細かく変化するのを防ぐためのもので、電圧
Ｖｃが低くなろうとするとき、電圧比較器５７の中点
は、抵抗器Ｒ２によってトランジスタ５４のコレクタ電
圧を印加され、電圧比較器５７で規定された電圧より高
い電圧に維持され、中点電圧がより低い電圧にならない
とトランジスタ５５はオフにならない。またそうしてト
ランジスタ５４がいったんオフになるとトランジスタ５
４がオンとなり、抵抗器Ｒ２によって電圧比較器５７の
中点に低い電圧が印加されるので、Ｖｃがより高くなっ
て電圧比較器５７の中点がより高くならないとトランジ
スタ５５がオンにならないという正帰還によるヒステリ
シス現象を用いて電圧切り替えを安定に行うものであ
る。コンデンサＣ１は電圧比較器５７の中点に加わる電
源のリップルの影響を除くためのものである。
【００２１】以上のようにトランジスタ５１は、Ｖｃの
高い時にはＶｅも高く、Ｖｃの低いときにはＶｅも低く
出力すればよいので、Ｖｅの電圧が一定の回路よりもコ
レクタ損失Ｐｃの低いトランジスタを使用することがで
き、コストダウンできることになる。
高い時にはＶｅも高く、Ｖｃの低いときにはＶｅも低く
出力すればよいので、Ｖｅの電圧が一定の回路よりもコ
レクタ損失Ｐｃの低いトランジスタを使用することがで
き、コストダウンできることになる。
【００２２】ここでは定電圧回路５のみについて説明し
たが、定電圧回路６についても相補的に同様の回路で同
様の動作を行い、無負荷時には−Ｖｃの絶対値が高くな
れば−Ｖｅの絶対値も高くなるように動作する。
たが、定電圧回路６についても相補的に同様の回路で同
様の動作を行い、無負荷時には−Ｖｃの絶対値が高くな
れば−Ｖｅの絶対値も高くなるように動作する。
【００２３】またこの実施形態では定電圧回路５は２段
階に直流出力電圧を変化し得るように説明したが、３段
階以上に変化するようにしても、また図２の定電圧回路
のトランジスタ５４，５５で構成する部分を入力電圧を
アナログ的に増幅するようにして、定電圧ダイオード５
２，５３に代えてトランジスタの内部抵抗の変化でトラ
ンジスタ５１の出力電圧Ｖｅを連続的に変化させても同
様の効果を得ることができる。
階に直流出力電圧を変化し得るように説明したが、３段
階以上に変化するようにしても、また図２の定電圧回路
のトランジスタ５４，５５で構成する部分を入力電圧を
アナログ的に増幅するようにして、定電圧ダイオード５
２，５３に代えてトランジスタの内部抵抗の変化でトラ
ンジスタ５１の出力電圧Ｖｅを連続的に変化させても同
様の効果を得ることができる。
【００２４】このように本実施の形態では、定電圧回路
手段は電源手段の直流電源電圧を検出してそれが高いと
きには直流出力電圧を高くするように作用することによ
り、定電圧回路手段の直流出力電圧が一定のときよりも
定電圧制御用のトランジスタ５１内部の損失を少なくで
き、コレクタ損失Ｐｃの小さいトランジスタでよく、コ
ストを低減することができる。
手段は電源手段の直流電源電圧を検出してそれが高いと
きには直流出力電圧を高くするように作用することによ
り、定電圧回路手段の直流出力電圧が一定のときよりも
定電圧制御用のトランジスタ５１内部の損失を少なくで
き、コレクタ損失Ｐｃの小さいトランジスタでよく、コ
ストを低減することができる。
【００２５】（実施の形態２）図３は本発明の実施の形
態２の増幅回路のブロック図である。実施の形態１で
は、電力増幅段の小出力時に定電圧回路の出力電圧を高
めるために電源電圧の低下を検出することにより電力増
幅段の出力を検出したが、本実施形態では電力増幅段の
出力そのものを検出しようとするものである。増幅回路
全体の構成は図１とほぼ同一であり、出力信号を分岐し
て定電圧回路５ａ，６ａに加えて電力増幅段３の出力を
検出する点が異なる。図３の中の定電圧回路５ａの実際
の回路図を図４に示す。図４において、トランジスタ５
１ａは電圧増幅段２に供給する電圧Ｖｅを制御する。定
電圧ダイオード５２ａ，５３ａは抵抗器Ｒ１とともに定
電圧回路５ａの入力側の電圧Ｖｃを分圧してトランジス
タ５１ａのベース電位を規定し出力側の電圧Ｖｅを決定
する。トランジスタ５４ａは定電圧ダイオード５３ａを
短絡することによってトランジスタ５１ａのベース電位
を変化させる。トランジスタ５４ａのエミッタとグラン
ド間に接続されたトランジスタ５５ａのベースと電圧比
較器５７ａの中点との間には図の極性の定電圧ダイオー
ド５６ａが接続され、電圧比較器５７ａは、電力増幅段
３の出力を抵抗器Ｒ３を介して整流するダイオード５８
によって充電されるコンデンサＣ２と並列に接続されて
いる。トランジスタ５４ａのベースには制御切り替え回
路８からのｏｎ／ｏｆｆ制御端子が接続されている。
態２の増幅回路のブロック図である。実施の形態１で
は、電力増幅段の小出力時に定電圧回路の出力電圧を高
めるために電源電圧の低下を検出することにより電力増
幅段の出力を検出したが、本実施形態では電力増幅段の
出力そのものを検出しようとするものである。増幅回路
全体の構成は図１とほぼ同一であり、出力信号を分岐し
て定電圧回路５ａ，６ａに加えて電力増幅段３の出力を
検出する点が異なる。図３の中の定電圧回路５ａの実際
の回路図を図４に示す。図４において、トランジスタ５
１ａは電圧増幅段２に供給する電圧Ｖｅを制御する。定
電圧ダイオード５２ａ，５３ａは抵抗器Ｒ１とともに定
電圧回路５ａの入力側の電圧Ｖｃを分圧してトランジス
タ５１ａのベース電位を規定し出力側の電圧Ｖｅを決定
する。トランジスタ５４ａは定電圧ダイオード５３ａを
短絡することによってトランジスタ５１ａのベース電位
を変化させる。トランジスタ５４ａのエミッタとグラン
ド間に接続されたトランジスタ５５ａのベースと電圧比
較器５７ａの中点との間には図の極性の定電圧ダイオー
ド５６ａが接続され、電圧比較器５７ａは、電力増幅段
３の出力を抵抗器Ｒ３を介して整流するダイオード５８
によって充電されるコンデンサＣ２と並列に接続されて
いる。トランジスタ５４ａのベースには制御切り替え回
路８からのｏｎ／ｏｆｆ制御端子が接続されている。
【００２６】このように構成され、つぎにその動作を説
明する。２チャンネル使用時には増幅回路１の出力電力
を低下させる必要がないので、制御切り替え回路８はｏ
ｎ／ｏｆｆ制御端子をローにして、トランジスタ５４ａ
をオフにし、トランジスタ５５ａの状態に関わりなくト
ランジスタ５１ａのベースは定電圧ダイオード５２ａ，
５３ａが直列になった電圧で制御され、定電圧回路５の
出力側の電圧Ｖｅは高く制御される。
明する。２チャンネル使用時には増幅回路１の出力電力
を低下させる必要がないので、制御切り替え回路８はｏ
ｎ／ｏｆｆ制御端子をローにして、トランジスタ５４ａ
をオフにし、トランジスタ５５ａの状態に関わりなくト
ランジスタ５１ａのベースは定電圧ダイオード５２ａ，
５３ａが直列になった電圧で制御され、定電圧回路５の
出力側の電圧Ｖｅは高く制御される。
【００２７】４チャンネル使用時には、４つの増幅回路
が使用されるので、総合の消費電力が増え、個々の増幅
回路の出力を低下させる必要があり、制御切り替え回路
８はｏｎ／ｏｆｆ制御端子に制御電圧ハイを加えてトラ
ンジスタ５４をオン可能な状態にする。
が使用されるので、総合の消費電力が増え、個々の増幅
回路の出力を低下させる必要があり、制御切り替え回路
８はｏｎ／ｏｆｆ制御端子に制御電圧ハイを加えてトラ
ンジスタ５４をオン可能な状態にする。
【００２８】この状態で増幅回路１の入力（したがって
出力）がないとき、すなわち無負荷時には、電圧比較器
５７ａの中点電圧が定電圧ダイオード５６ａのツェナー
電圧を超えないため、トランジスタ５５ａはオフとな
り、トランジスタ５４ａはオン可能であってもトランジ
スタ５４ａのコレクタはオープンとなり、トランジスタ
５１のベースは定電圧ダイオード５２と５３が直列にな
った高い電圧で制御され、定電圧回路５の出力側の電圧
Ｖｅが高くなる。
出力）がないとき、すなわち無負荷時には、電圧比較器
５７ａの中点電圧が定電圧ダイオード５６ａのツェナー
電圧を超えないため、トランジスタ５５ａはオフとな
り、トランジスタ５４ａはオン可能であってもトランジ
スタ５４ａのコレクタはオープンとなり、トランジスタ
５１のベースは定電圧ダイオード５２と５３が直列にな
った高い電圧で制御され、定電圧回路５の出力側の電圧
Ｖｅが高くなる。
【００２９】ｏｎ／ｏｆｆ制御端子の制御電圧がハイ
で、トランジスタ５４がオン可能な状態において、電力
増幅段３の出力が大きくなると、抵抗器Ｒ３を介してコ
ンデンサＣ２が充電され、電圧比較器５７ａに印加さ
れ、その中点の電圧が定電圧ダイオード５６ａのツェナ
ー電圧を超えたとき、トランジスタ５５ａはオンとな
り、したがってトランジスタ５４ａのコレクタはグラン
ド電位となり、定電圧ダイオード５３ａを短絡してトラ
ンジスタ５１ａのベースは定電圧ダイオード５２ａの電
圧で制御され、定電圧回路５の出力側の電圧Ｖｅは低く
制御される。
で、トランジスタ５４がオン可能な状態において、電力
増幅段３の出力が大きくなると、抵抗器Ｒ３を介してコ
ンデンサＣ２が充電され、電圧比較器５７ａに印加さ
れ、その中点の電圧が定電圧ダイオード５６ａのツェナ
ー電圧を超えたとき、トランジスタ５５ａはオンとな
り、したがってトランジスタ５４ａのコレクタはグラン
ド電位となり、定電圧ダイオード５３ａを短絡してトラ
ンジスタ５１ａのベースは定電圧ダイオード５２ａの電
圧で制御され、定電圧回路５の出力側の電圧Ｖｅは低く
制御される。
【００３０】このように本実施の形態では、定電圧回路
手段は電力増幅段の出力を検出してそれが小さいときに
は直流出力電圧を高くするように作用することにより、
定電圧回路手段の直流出力電圧が一定のときよりも定電
圧制御用のトランジスタ５１ａ内部の損失を少なくで
き、コレクタ損失Ｐｃの小さいトランジスタでよく、コ
ストを低減することができる。本実施の形態においても
実施の形態１における変形は同様に可能である。たとえ
ば出力の微少な変化に対して定電圧回路手段の出力電圧
がヒステリシス特性を持つようにすることもできる。
手段は電力増幅段の出力を検出してそれが小さいときに
は直流出力電圧を高くするように作用することにより、
定電圧回路手段の直流出力電圧が一定のときよりも定電
圧制御用のトランジスタ５１ａ内部の損失を少なくで
き、コレクタ損失Ｐｃの小さいトランジスタでよく、コ
ストを低減することができる。本実施の形態においても
実施の形態１における変形は同様に可能である。たとえ
ば出力の微少な変化に対して定電圧回路手段の出力電圧
がヒステリシス特性を持つようにすることもできる。
【００３１】
【発明の効果】以上説明したように本発明の増幅回路
は、請求項１または３の構成により、電力増幅手段の小
出力時に定電圧回路手段の直流出力電圧を高くするよう
に作用するので、小出力時の定電圧回路手段内部の電圧
低下すなわち損失を少なくでき、コレクタ損失の小さい
トランジスタを用いることができてコストを安くするこ
とができる。
は、請求項１または３の構成により、電力増幅手段の小
出力時に定電圧回路手段の直流出力電圧を高くするよう
に作用するので、小出力時の定電圧回路手段内部の電圧
低下すなわち損失を少なくでき、コレクタ損失の小さい
トランジスタを用いることができてコストを安くするこ
とができる。
【００３２】また請求項２の構成により、定電圧回路手
段は電源手段の直流電源電圧を検出してそれが高いとき
には直流出力電圧を高くするように作用するものであ
り、電源電圧の変動を検出して出力を知ることができ、
請求項１と同様な効果を得ることができる。
段は電源手段の直流電源電圧を検出してそれが高いとき
には直流出力電圧を高くするように作用するものであ
り、電源電圧の変動を検出して出力を知ることができ、
請求項１と同様な効果を得ることができる。
【００３３】そして請求項４の構成により、定電圧回路
手段の出力変化は電力増幅手段の出力変化または電源手
段の直流電源電圧の変化に対してヒステリシス特性を持
つので、微細な電源電圧変動の影響を受けないという効
果が得られる。
手段の出力変化は電力増幅手段の出力変化または電源手
段の直流電源電圧の変化に対してヒステリシス特性を持
つので、微細な電源電圧変動の影響を受けないという効
果が得られる。
【図１】本発明の実施の形態１の増幅回路のブロック図
【図２】同じく図１中の定電圧回路５の回路図
【図３】同じく実施の形態２の増幅回路のブロック図
【図４】同じく図３中の定電圧回路５ａの回路図
１ 増幅回路 ２ 電圧増幅段 ３ 電力増幅段 ４ トランス ５ 定電圧回路（正電圧側） ６ 定電圧回路（負電圧側） ７ 整流回路 ８ 制御切り替え回路 ５１，５１ａ 定電圧回路の出力トランジスタ ５２，５２ａ ツェナーダイオード ５３，５３ａ ツェナーダイオード ５４，５４ａ トランジスタ ５５，５５ａ トランジスタ ５６，５６ａ ツェナーダイオード ５７，５７ａ 電圧比較器 ５８ ダイオード Ｒ１，Ｒ２，Ｒ３ 抵抗器 Ｃ１，Ｃ２ コンデンサ
Claims (4)
- 【請求項１】 入力信号を電圧増幅するための電圧増幅
手段と、 前記電圧増幅手段の出力を入力して電力増幅する電力増
幅手段と、 前記電力増幅手段へ直流電源電圧を供給する電源手段
と、 前記電源手段の直流電源電圧を定電圧化して前記電圧増
幅手段へ定電圧直流電源電圧として供給する定電圧回路
手段とを備え、 前記電力増幅手段の小出力時に前記定電圧回路手段の直
流出力電圧を高くすることを特徴とする増幅回路。 - 【請求項２】 定電圧回路手段は電源手段の直流電源電
圧を検出してそれが高いときには直流出力電圧を高くす
ることを特徴とする請求項１記載の増幅回路。 - 【請求項３】 定電圧回路手段は少なくとも２種類以上
または連続的に変化する直流出力電圧を有し、 電力増幅手段の大出力時に低い電圧を発生して電圧増幅
手段の出力電圧を制限し、 前記電力増幅手段の小出力時に高い電圧を発生すること
により回路中の損失を低下させるものである請求項１記
載の増幅回路。 - 【請求項４】 定電圧回路手段の出力変化は電力増幅手
段の出力変化または電源手段の直流電源電圧の変化に対
してヒステリシス特性を持つことを特徴とする請求項１
または２記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34605997A JP3552509B2 (ja) | 1997-12-16 | 1997-12-16 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34605997A JP3552509B2 (ja) | 1997-12-16 | 1997-12-16 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177350A true JPH11177350A (ja) | 1999-07-02 |
| JP3552509B2 JP3552509B2 (ja) | 2004-08-11 |
Family
ID=18380868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34605997A Expired - Fee Related JP3552509B2 (ja) | 1997-12-16 | 1997-12-16 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552509B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
-
1997
- 1997-12-16 JP JP34605997A patent/JP3552509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3552509B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| JP3522969B2 (ja) | Ｂｔｌ増幅器装置 | |
| US8284581B2 (en) | Active rectifier and method for energy harvesting power management circuit | |
| US20060091961A1 (en) | Overcurrent protection circuit with fast current limiting control | |
| US5675239A (en) | Voltage balancing circuit | |
| US5949233A (en) | Circuit for detecting overcharging and overdischarging | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| US7205834B2 (en) | Power amplifier | |
| US6922474B2 (en) | Shock sound prevention circuit | |
| US5196807A (en) | Amplifying circuit | |
| EP0468760A1 (en) | Amplifier having two operating modes | |
| US11218074B2 (en) | Error amplifier with accurate output clamp function | |
| JPH0577206B2 (ja) | ||
| KR20080000542A (ko) | 스위칭 레귤레이터 | |
| JPH11177350A (ja) | 増幅回路 | |
| WO2007080828A1 (ja) | 負出力レギュレータ回路及びこれを用いた電気機器 | |
| US7535267B2 (en) | Output circuit and operational amplifier | |
| US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| US20020089346A1 (en) | Power supply for individually controlling discharge current and absorbing current as output current supplied to load | |
| JP3338577B2 (ja) | 電力増幅装置 | |
| JP3360419B2 (ja) | 増幅回路 | |
| JP3383490B2 (ja) | 過電流検出回路 | |
| JPH09331219A (ja) | 負荷ショート検出回路 | |
| JPH0744248A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |